JP2000236091A - Poly-gate electrode forming method - Google Patents

Abstract

PROBLEM TO BE SOLVED: To make a gate electrode width narrow for attempting minimization by forming the gate electrode made of poly-silicon by a resist pattern having an exposure limit size width by using an i beam light source, by oxidizing up to a predetermined depth from the surface and by eliminating an oxidized region. SOLUTION: A silicon oxide film 2 and a poly-silicon film 3 are formed by laminating on a semiconductor substrate 1. A resist mask 4 is formed on the poly-silicon film 3 and this is imagined as a minimum width by an i beam exposure device, for example a pattern of 0.365 μm. Next the poly-silicon film 3 is eliminated by etching and a required film thickness is made to remain. Next the semiconductor 1 is entered in oxygen atmosphere to be heated and the poly-silicon film 3 is oxidized from the surface side. In the case oxidation is made from the poly-silicon film 3 remained while the etching to reach the silicon oxide film 2 and an oxide region 7 having a required film thickness is formed on the whole surface. After that all the oxidized region 7 is eliminated by etching.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、半導体基板上に回
路素子を形成する製造工程において、微細化されるポリ
ゲート電極の形成方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a poly gate electrode to be miniaturized in a manufacturing process for forming a circuit element on a semiconductor substrate.

【０００２】[0002]

【従来の技術】半導体基板上に形成される回路素子、例
えばトランジスタのゲートとして、ポリシリコンからな
る電極を用いるものがある。その製造工程においては、
半導体基板上に、ゲート絶縁膜、ポリシリコン膜を積層
させる。このポリシリコン膜上にフォトリソグラフィ技
術によるレジストパターンを形成して、これをマスクと
して用いて、異方性エッチングを行い、ゲート電極を形
成している。このゲート電極を挟んだ両側に不純物を導
入して、ソース・ドレインを形成している。2. Description of the Related Art There is a circuit element formed on a semiconductor substrate, for example, one using an electrode made of polysilicon as a gate of a transistor. In the manufacturing process,
A gate insulating film and a polysilicon film are stacked on a semiconductor substrate. A resist pattern is formed on the polysilicon film by a photolithography technique, and anisotropic etching is performed using the resist pattern as a mask to form a gate electrode. Impurities are introduced into both sides of the gate electrode to form a source / drain.

【０００３】このため、トランジスタの高集積化を図ろ
うとする場合、レジストパターンの微細化が実現されれ
ば、それに伴うエッチングなよりトランジスタが小面積
化されるため、実現可能となる。For this reason, in the case of increasing the degree of integration of a transistor, if the size of the resist pattern is reduced, the area of the transistor can be reduced more than etching, which can be realized.

【０００４】[0004]

【発明が解決しようとする課題】通常、レジストパター
ンを形成する場合、スピンコート等を用いて、感光剤
（ポジ型若しくはネガ型）からなるレジストを均一な膜
厚になるように基板上に塗布し、レクチルをフォトマス
クとして用いて露光する。この露光により、光ビームが
照射された領域が現像液に対して可溶性、若しくは難溶
性となり、これらを現像して所望するパターン形成を行
っている。Usually, when a resist pattern is formed, a resist composed of a photosensitive agent (positive or negative type) is coated on a substrate by spin coating or the like so as to have a uniform film thickness. Then, exposure is performed using the reticle as a photomask. By this exposure, the region irradiated with the light beam becomes soluble or hardly soluble in the developing solution, and these are developed to form a desired pattern.

【０００５】レジストパターンの微細化を実現するため
のフォトリソグラフィ技術の解像力の向上は、光源の短
波長化と投影光学系の高ＮＡ（開口数）化によって押し
進められてきた。現在、主流となっている波長３６５ｎ
ｍのｉ線露光装置により、０．５〜０．３６５μｍの回
路パターンを形成するためのレジストパターンが量産さ
れている。The improvement of the resolution of the photolithography technology for realizing the miniaturization of the resist pattern has been promoted by shortening the wavelength of the light source and increasing the NA (numerical aperture) of the projection optical system. Currently, the mainstream wavelength of 365n
A resist pattern for forming a circuit pattern of 0.5 to 0.365 μm is mass-produced by m i-line exposure apparatuses.

【０００６】しかし解像限界は、光源の波長により定ま
っているため、ｉ線を用いる限り、０．３６５μｍより
も微細な回路パターンは形成できない。However, since the resolution limit is determined by the wavelength of the light source, a circuit pattern finer than 0.365 μm cannot be formed as long as i-line is used.

【０００７】そこで、さらに微細な回路パターンを形成
するために波長２４８ｎｍのＫｒＦエキシマレーザが検
討され、０．２５μｍの回路パターンが実現されてい
る。Therefore, a KrF excimer laser having a wavelength of 248 nm has been studied in order to form a finer circuit pattern, and a 0.25 μm circuit pattern has been realized.

【０００８】しかし、エキシマレーザを用いた場合、量
産という意味での完成度は必ずしも十分ではない。また
エキシマレーザを用いた露光装置は、ｉ線露光装置より
も高価であり、リソグラフィ工程のコストを押し上げ、
如いては製造コスト全体をアップさせる原因ともなる。However, when an excimer laser is used, the completeness in terms of mass production is not always sufficient. Exposure apparatuses using excimer lasers are more expensive than i-line exposure apparatuses, and increase the cost of the lithography process.
In this case, the production cost may be increased.

【０００９】そこで本発明は、相対的に安価なｉ線露光
技術を用いて、さらに微細化されたポリシリコンからな
るゲート電極の形成方法を提供することを目的とする。Accordingly, an object of the present invention is to provide a method of forming a gate electrode made of finer polysilicon using a relatively inexpensive i-ray exposure technique.

【００１０】[0010]

【課題を解決するための手段】本発明は上記目的を達成
するために、半導体基板上のシリコン酸化（Ｓi Ｏ2）
膜に積層されたポリシリコン（poly- Ｓi ）膜をｉ線露
光によるレジストパターンをマスクとしてエッチングを
行い、前記マスクで覆われていない領域を所望膜厚を残
す工程と、イオン注入により不純物をそれぞれ注入し
て、ソース・ドレインを形成する工程と、酸素雰囲気中
で前記半導体基板を加熱して、前記ポリシリコン膜を表
面側から前記シリコン酸化膜に達するまで酸化させ、全
面に渡り前記所望膜厚分の酸化領域を形成する工程と、
前記酸化領域を除去して、ゲート電極を形成する工程
と、前記ゲート電極を含み半導体基板全面上に熱酸化法
により酸化膜を形成した後、イオン注入により、ライト
・リード・ドープスドレイン（ＬＤＤ）領域を形成し、
前記酸化膜を除去する工程とからなるポリゲート電極の
形成方法を提供する。SUMMARY OF THE INVENTION In order to achieve the above object, the present invention provides a silicon oxide (SiO2) on a semiconductor substrate.
The polysilicon (poly-Si) film laminated on the film is etched using a resist pattern by i-line exposure as a mask, and a region not covered with the mask is left with a desired film thickness. Implanting and forming a source / drain; and heating the semiconductor substrate in an oxygen atmosphere to oxidize the polysilicon film from the surface side to the silicon oxide film, Forming an oxidized region for a minute;
Removing the oxidized region to form a gate electrode; forming an oxide film on the entire surface of the semiconductor substrate including the gate electrode by a thermal oxidation method; and ion-implanting a write / read / doped drain (LDD). ) Form an area,
Removing the oxide film.

【００１１】以上のようなポリゲート電極の形成方法
は、ｉ線の光源で露光限界寸法幅のレジストパターンに
より形成したポリシリコンからなるゲート電極の表面か
ら所定の厚さまで酸化させて除去することにより、ゲー
ト電極の側面側から、さらに所望する幅まで狭められ
る。The method of forming a poly gate electrode as described above is to oxidize and remove a predetermined thickness from the surface of a gate electrode made of polysilicon formed by a resist pattern having an exposure critical dimension width with an i-line light source. The width is further reduced to a desired width from the side surface of the gate electrode.

【００１２】[0012]

【発明の実施の形態】以下、図面を参照して本発明の実
施形態について詳細に説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.

【００１３】図１（ａ）〜（ｆ）に示す製造工程を参照
して、本発明のポリゲート電極の形成方法に係る実施形
態について説明する。An embodiment of the method for forming a poly gate electrode according to the present invention will be described with reference to the manufacturing steps shown in FIGS.

【００１４】図１（ａ）において、シリコン等からなる
半導体基板１上にシリコン酸化（Ｓi Ｏ2 ）膜２、ポリ
シリコン（poly- Ｓi ）膜３を積層形成する。In FIG. 1A, a silicon oxide (SiO 2) film 2 and a polysilicon (poly-Si) film 3 are formed on a semiconductor substrate 1 made of silicon or the like.

【００１５】そして、ポリシリコン膜３上にフォトリソ
グラフィ技術によるレジストマスク４を形成する。本実
施形態では、このレジストマスク４をｉ線露光装置によ
る最小幅０．３６５μｍのパターンとして想定する。Then, a resist mask 4 is formed on the polysilicon film 3 by photolithography. In the present embodiment, the resist mask 4 is assumed to be a pattern having a minimum width of 0.365 μm by an i-line exposure apparatus.

【００１６】図１（ｂ）に示すように、ＲＩＥ等の異方
性エッチングによりポリシリコン膜３を除去し、厚さ１
０００〓を残した時点で中止する。次にイオン注入によ
り打ち込みエネルギー量を調整して不純物をそれぞれ注
入し、ソース５・ドレイン６を形成する。As shown in FIG. 1B, the polysilicon film 3 is removed by anisotropic etching such as RIE, and the thickness is
Stop as soon as 000 mm is left. Next, the amount of implantation energy is adjusted by ion implantation to implant impurities, thereby forming the source 5 and the drain 6.

【００１７】図１（ｃ）に示すように、熱酸化法を用い
て、即ち、酸素雰囲気中に半導体基板１を入れ加熱し
て、ポリシリコン膜３を表面側から酸化させる。この場
合には、前述したエッチングの際に残したポリシリコン
膜３からシリコン酸化膜２に達するまでの厚さ１０００
オングストロームを酸化させる。この酸化により、ポリ
シリコン膜３の両側面からも、共に１０００オングスト
ローム内側に向かう酸化領域７が全面上に形成される。As shown in FIG. 1C, the polysilicon film 3 is oxidized from the front side by using a thermal oxidation method, that is, by heating the semiconductor substrate 1 by placing it in an oxygen atmosphere. In this case, a thickness of 1000 to reach the silicon oxide film 2 from the polysilicon film 3 left during the above-described etching.
Angstroms are oxidized. Due to this oxidation, an oxidized region 7 is formed on the entire surface from both sides of the polysilicon film 3 to the inside of 1000 Å.

【００１８】その後、図１（ｄ）に示すように、酸化領
域７をウエットエッチングのような等方エッチングを用
いてすべて除去する。このエッチングによりゲート酸化
膜８及びゲート電極９が形成される。Thereafter, as shown in FIG. 1D, the oxidized region 7 is entirely removed by using isotropic etching such as wet etching. By this etching, a gate oxide film 8 and a gate electrode 9 are formed.

【００１９】図１（ｅ）に示すように、さらに熱酸化法
により、全面上に１００オングストロームのシリコン酸
化膜１０を形成した後、イオン注入により、ライト・リ
ード・ドープスドレイン（ＬＤＤ）領域１１を形成す
る。そして図１（ｆ）に示すように、酸化膜１０を除去
する。As shown in FIG. 1E, a 100 angstrom silicon oxide film 10 is further formed on the entire surface by a thermal oxidation method, and then a write / read / doped drain (LDD) region 11 is formed by ion implantation. To form Then, as shown in FIG. 1F, the oxide film 10 is removed.

【００２０】以上の製造工程により、ｉ線露光装置とエ
ッチングによる０．３６５μｍの幅から酸化による両側
面の２２００オングストロームを引いた幅１４５０オン
グストロームのポリゲート電極が形成される。Through the above manufacturing steps, a poly gate electrode having a width of 1450 angstroms, which is obtained by subtracting 2200 angstroms on both sides by oxidation from the width of 0.365 μm by i-line exposure apparatus and etching, is formed.

【００２１】本実施形態によれば、ｉ線光源用いたフォ
トリソグラフィ技術による限界となる０．３６５μｍよ
りさらに微細なポリゲート電極を形成することができ
る。According to this embodiment, it is possible to form a poly gate electrode finer than 0.365 μm, which is a limit due to photolithography using an i-line light source.

【００２２】ポリゲート電極を形成する際に、絶縁膜上
に残す任意の膜厚分だけポリゲート電極の両側面から除
去できるため、レジストパターンの幅に制限されず、微
細化を実現することができる。When the poly gate electrode is formed, it can be removed from both side surfaces of the poly gate electrode by an arbitrary thickness left on the insulating film, so that miniaturization can be realized without being limited by the width of the resist pattern.

【００２３】[0023]

【発明の効果】以上詳述したように本発明によれば、相
対的に安価なｉ線露光技術を用いて、さらに微細化され
たポリシリコンからなるゲート電極の形成方法を提供す
ることができる。As described above in detail, according to the present invention, it is possible to provide a method of forming a gate electrode made of finer polysilicon using a relatively inexpensive i-line exposure technique. .

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明のポリゲート電極形成方法に係る実施形
態について説明するための製造工程を示す図である。FIG. 1 is a view showing a manufacturing process for describing an embodiment according to a polygate electrode forming method of the present invention.

【符号の説明】[Explanation of symbols]

１…半導体基板 ２，１０…シリコン酸化（Ｓi Ｏ2 ）膜 ３…ポリシリコン膜 ４…レジストマスク ５…ソース ６…ドレイン ７…酸化領域 ８…ゲート酸化膜 ９…ポリゲート電極 １１…ライトリードドープスドレイン（ＬＤＤ）領域 REFERENCE SIGNS LIST 1 semiconductor substrate 2 10 silicon oxide (SiO 2) film 3 polysilicon film 4 resist mask 5 source 6 drain 7 oxidized region 8 gate oxide film 9 polygate electrode 11 write read dope drain (LDD) area

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】 半導体基板上に形成されたポリシリコン
からなるゲート電極を酸素雰囲気中で酸化させ、酸化さ
れた領域を取り除くことにより、ゲート電極の幅を狭く
することを特徴とするポリゲート電極の形成方法。A gate electrode formed of polysilicon formed on a semiconductor substrate is oxidized in an oxygen atmosphere, and an oxidized region is removed to reduce the width of the gate electrode. Forming method. 【請求項２】 半導体基板上のシリコン酸化（Ｓi Ｏ2
）膜に積層されたポリシリコン（poly- Ｓi ）膜をｉ
線露光によるレジストパターンをマスクとしてエッチン
グを行い、前記マスクで覆われていない領域を所望膜厚
を残す工程と、 イオン注入により不純物をそれぞれ注入して、ソース・
ドレインを形成する工程と、 酸素雰囲気中で前記半導体基板を加熱して、前記ポリシ
リコン膜を表面側から前記シリコン酸化膜に達するまで
酸化させ、全面に渡り前記所望膜厚分の酸化領域を形成
する工程と、 前記酸化領域を除去して、ゲート電極を形成する工程
と、 前記ゲート電極を含み半導体基板全面上に熱酸化法によ
り酸化膜を形成した後、イオン注入により、ライト・リ
ード・ドープスドレイン（ＬＤＤ）領域を形成し、前記
酸化膜を除去する工程と、を具備することを特徴とする
ポリゲート電極の形成方法。2. The method according to claim 1, wherein the silicon oxide (SiO 2) on the semiconductor substrate is formed.
) The polysilicon (poly-Si) film laminated on the film is i
Etching using a resist pattern by linear exposure as a mask to leave a desired film thickness in a region not covered with the mask;
Forming a drain; heating the semiconductor substrate in an oxygen atmosphere to oxidize the polysilicon film from the surface side to the silicon oxide film, thereby forming an oxidized region of the desired thickness over the entire surface. Forming a gate electrode by removing the oxidized region, forming an oxide film by thermal oxidation on the entire surface of the semiconductor substrate including the gate electrode, and then performing write-read doping by ion implantation. Forming a drain (LDD) region and removing the oxide film.