JP2000235494A - Digital signal processor - Google Patents
Digital signal processorInfo
- Publication number
- JP2000235494A JP2000235494A JP11034727A JP3472799A JP2000235494A JP 2000235494 A JP2000235494 A JP 2000235494A JP 11034727 A JP11034727 A JP 11034727A JP 3472799 A JP3472799 A JP 3472799A JP 2000235494 A JP2000235494 A JP 2000235494A
- Authority
- JP
- Japan
- Prior art keywords
- program
- memory
- storage means
- signal processing
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stored Programmes (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は，ディジタル信号処
理装置に係り，詳しくは，演算手段と，上記演算手段に
より実行されるプログラムを記憶するための不揮発性の
プログラム記憶手段とを具備し，異なる複数のプログラ
ムが上記プログラム記憶手段に記憶されている場合に，
上記演算手段が，上記プログラム記憶手段に記憶されて
いる複数のプログラムのうちのいずれかを選択して実行
しディジタル信号を処理してなるディジタル信号処理装
置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital signal processing device, and more particularly, to a digital signal processing device, which comprises an operation means and a non-volatile program storage means for storing a program executed by the operation means. When a plurality of programs are stored in the program storage means,
The present invention relates to a digital signal processing device in which the arithmetic means selects and executes any one of a plurality of programs stored in the program storage means to process a digital signal.
【０００２】[0002]
【従来の技術】近年半導体技術の向上に連れて，比較的
大容量の半導体メモリが安価に供給されるようになった
ため，半導体メモリを記憶媒体に用いた音響信号などの
再生装置が商品化されつつある。ただ，比較的大容量の
半導体メモリを用いることができても，時系列に変化す
る音響信号や映像信号は，その情報量が膨大であるた
め，これらの信号の記憶時に高能率符号化処理を行うこ
とは必須である。もちろん，携帯電話やインターネット
などを用いて通信する，即ち比較的狭い帯域を用いて通
信を行う場合にも，高能率符号化処理及びそれと対をな
す復号化処理が必要である。このため，音響信号や映像
信号などを比較的低消費電力で高速に処理することがで
きるDigital Signal Processor(DSP) の需要が高まって
おり，ＣＤやＭＤといった再生装置，携帯電話，モデム
など多くの機器にＤＳＰが搭載されている。例えば上記
した半導体メモリを記憶媒体に用いた再生装置では，上
記ＤＳＰを組み合わせ，半導体メモリに記憶された符号
化音響信号などを上記ＤＳＰによって復号化処理を行わ
せ再生出力することにより，装置の小型化，耐振性，低
消費電力，高速動作を実現した携帯性の優れた再生装置
を提供することができる。ところで，上記のような再生
装置では，様々な符号化方式に対応するため，上記ＤＳ
Ｐにより実行される復号化プログラムなどが複数用意さ
れる場合がある。この場合には，記憶された複数のプロ
グラムの中から必要に応じて一つのプログラムを選択す
る必要が生じる。このように，記憶された複数のプログ
ラムの中から一つのプログラムを選択して処理を実行す
る技術は，例えば特開平７−３０６８０６号公報に記載
されている。上記公報に記載の技術では，操作キーが操
作されるとシステムコントローラの制御によりメモリパ
ックから複数のプログラムのうちの一つが選択されて，
例えばオーディオデータ伸長回路やビデオデータ伸長回
路に供給され，音響，映像が再生出力されるが，複数の
プログラムのうちの一つを選択するために，メモリパッ
クには読出し専用メモリの他，管理メモリ，アドレス制
御回路が搭載されている。管理メモリには，各プログラ
ムに対応して読み出し許可フラグなどを含むアクセス管
理情報が記憶されており，該アクセス管理情報に基づい
て，選択されたプログラムの先頭アドレスが読み出さ
れ，アドレス制御回路により読み出しアドレスが設定さ
れる。この読み出しアドレスを用いて上記読出し専用メ
モリに記憶された複数のプログラムのうちの一つが読み
出される。2. Description of the Related Art In recent years, as semiconductor technology has improved, relatively large-capacity semiconductor memories have been supplied at a low cost. Therefore, audio signal reproducing devices using semiconductor memories as storage media have been commercialized. It is getting. However, even if a relatively large-capacity semiconductor memory can be used, since the amount of information of audio signals and video signals that change in time series is enormous, high-efficiency encoding processing must be performed when storing these signals. It is mandatory to do. Of course, even when communication is performed using a mobile phone or the Internet, that is, when communication is performed using a relatively narrow band, a high-efficiency encoding process and a decoding process that is paired with the high-efficiency encoding process are required. For this reason, the demand for Digital Signal Processors (DSPs), which can process audio signals and video signals at high speed with relatively low power consumption, is increasing. The device is equipped with a DSP. For example, in a reproducing apparatus using the above-mentioned semiconductor memory as a storage medium, the above-mentioned DSP is combined, and a coded audio signal or the like stored in the semiconductor memory is subjected to decoding processing by the above-mentioned DSP and reproduced and output, thereby reducing the size of the apparatus. Thus, it is possible to provide a portable device having excellent portability, realizing high performance, vibration resistance, low power consumption, and high speed operation. By the way, in the above-mentioned reproducing apparatus, in order to cope with various encoding methods, the above-mentioned DS is used.
There may be a case where a plurality of decryption programs executed by P are prepared. In this case, it is necessary to select one program from a plurality of stored programs as needed. A technique for selecting one program from a plurality of stored programs and executing the processing is described in, for example, Japanese Patent Application Laid-Open No. 7-306806. In the technology described in the above publication, when an operation key is operated, one of a plurality of programs is selected from a memory pack under the control of a system controller,
For example, the data is supplied to an audio data decompression circuit or a video data decompression circuit, and audio and video are reproduced and output. In order to select one of a plurality of programs, a memory pack includes a read-only memory and a management memory. And an address control circuit. Access management information including a read permission flag and the like corresponding to each program is stored in the management memory. Based on the access management information, the start address of the selected program is read out and read by the address control circuit. The read address is set. One of a plurality of programs stored in the read-only memory is read using the read address.
【０００３】[0003]
【発明が解決しようとする課題】上記公報に記載の技術
では，複数のプログラムに共通の部分があったとして
も，上記読み出し専用メモリから伸長回路などの信号処
回路に読み出しが各プログラム毎に行われるため，異な
るプログラムを実行する度に，上記共通の部分を何度も
読み出し直す必要が生じ，オーバヘッドが増加してしま
う。また，上記公報に記載の技術では，メモリに対して
ポート読み出しにしか対応しておらず，信号処理回路の
アドレス空間にマップすることができない。このため，
メモリの物理的制約に大きな影響を受けてしまう。例え
ば信号処理回路が備える処理用メモリは比較的小容量で
あるから，読み出し専用メモリに記憶されたプログラム
を一度に転送できない場合が多いが，読み出し専用メモ
リがアドレス空間にマップされないために，信号処理回
路が処理用メモリに記憶されていない部分を実行するた
めには，再度ポートを介して読み出し専用メモリにアク
セスする必要が生じ，実行速度が低下してしまう。ま
た，プログラム自体についてもユーザが処理用メモリの
容量を考慮して独立動作可能なように作成せねばなら
ず，ユーザの負担が増大する。また，読み出し専用メモ
リに記憶された複数のプログラムのうちから一つを選択
するために，アドレス制御回路などが必要となり，回路
構成が複雑になる。本発明は，このような従来の技術に
おける課題を解決するために，ディジタル信号処理装置
を改良し，プログラム記憶手段に記憶される複数のプロ
グラムのうち共通のモジュールを予め不揮発性の第２の
記憶手段に記憶しておき，上記複数のプログラムのうち
のいずれかが演算手段により実行されることが選択され
た場合には，選択された当該プログラムに対応するモジ
ュールのうち上記共通のモジュール以外の非共通モジュ
ールを上記プログラム記憶手段から書き換え可能な揮発
性の第１の記憶手段に複製し，演算手段が，上記第１の
記憶手段及び第２の記憶手段から上記非共通モジュール
及び共通のモジュールをそれぞれ読み出して当該プログ
ラムを実行することにより，複数のプログラム間で共通
の部分がある場合にも読み出し直しが発生するのを抑制
することができるディジタル信号処理装置を提供するこ
とを目的とするものである。また，他の目的は，選択さ
れた当該プログラムの全てのモジュールをプログラム空
間に配置することにより，非共通モジュールが上記第１
の記憶手段に収まりきらなかった場合でも，読み出し直
しが生じるのを抑制したり，プログラムに対するメモリ
の物理的制約を緩和しユーザの負担を軽減することであ
る。さらに，他の目的は，複数のプログラムを選択する
構成を簡略化することである。In the technique described in the above publication, even if a plurality of programs have a common part, reading from the read-only memory to a signal processing circuit such as an expansion circuit is performed for each program. Therefore, each time a different program is executed, it is necessary to reread the common portion many times, and the overhead increases. Further, the technology described in the above publication only supports port reading from a memory, and cannot map the address space of a signal processing circuit. For this reason,
It is greatly affected by the physical constraints of the memory. For example, the processing memory provided in the signal processing circuit has a relatively small capacity, so that the program stored in the read-only memory cannot be transferred at one time in many cases. However, since the read-only memory is not mapped to the address space, the signal processing circuit is not used. In order for the circuit to execute a portion that is not stored in the processing memory, it is necessary to access the read-only memory again via the port, and the execution speed is reduced. In addition, the program itself must be created so that the user can operate independently in consideration of the capacity of the processing memory, which increases the burden on the user. Further, an address control circuit or the like is required to select one of a plurality of programs stored in the read-only memory, and the circuit configuration becomes complicated. In order to solve the problems in the prior art, the present invention has improved a digital signal processing device, and a common module among a plurality of programs stored in a program storage means has been previously stored in a nonvolatile second storage. When any one of the plurality of programs is selected to be executed by the arithmetic means, the non-common modules other than the common module among the modules corresponding to the selected program are stored. The common module is copied from the program storage unit to the rewritable volatile first storage unit, and the operation unit transfers the non-common module and the common module from the first storage unit and the second storage unit, respectively. By reading and executing the program, re-reading is possible even when there is a common part between multiple programs. It is an object to provide a digital signal processing apparatus which can suppress to live. Another object is to arrange all the modules of the selected program in the program space so that the non-common module can be used in the first program.
Even if the data cannot be stored in the storage means, it is necessary to suppress the occurrence of rereading, or to reduce the physical constraints on the memory of the program to reduce the burden on the user. Still another object is to simplify a configuration for selecting a plurality of programs.
【０００４】[0004]
【課題を解決するための手段】上記目的を達成するため
に，請求項１に係る発明は，演算手段と，上記演算手段
により実行されるプログラムを記憶するための不揮発性
のプログラム記憶手段とを具備し，異なる複数のプログ
ラムが上記プログラム記憶手段に記憶されている場合
に，上記演算手段が，上記プログラム記憶手段に記憶さ
れている複数のプログラムのうちのいずれかを選択して
実行しディジタル信号を処理してなるディジタル信号処
理装置において，書き換え可能な揮発性の第１の記憶手
段と，各プログラムを構成するモジュールのうち，上記
複数のプログラムのなかで共通のモジュールを予め記憶
した不揮発性で読み出し専用の第２の記憶手段とを具備
し，上記複数のプログラムのうちのいずれかが上記演算
手段により実行されることが選択された場合には，上記
プログラム記憶手段に記憶されている当該プログラムに
対応するモジュールのうち上記共通のモジュール以外の
非共通モジュールの全部又は一部を上記プログラム記憶
手段から上記第１の記憶手段に複製し，上記演算手段
が，上記第１の記憶手段及び第２の記憶手段から上記非
共通モジュール及び共通のモジュールをそれぞれ読み出
して当該プログラムを実行してなることを特徴とするデ
ィジタル信号処理装置として構成されている。また，請
求項２に係る発明は，上記請求項１に記載のディジタル
信号処理装置において，上記プログラム記憶手段から上
記第１の記憶手段に当該プログラムに対応する非共通モ
ジュールの全部が複製されなかった場合には，上記非共
通モジュールの複製されなかった部分も上記演算手段の
プログラムメモリ空間に配置してなることをその要旨と
する。また，請求項３に係る発明は，上記請求項１又は
２に記載のディジタル情報処理装置において，上記第１
の記憶手段及び上記第２の記憶手段のいずれか一方又は
両方が上記演算手段に内部接続されてなることをその要
旨とする。また，請求項４に係る発明は，上記請求項１
〜３のいずれか１項に記載のディジタル信号処理装置に
おいて，上記複数のプログラムが上記プログラム記憶手
段の異なる連続領域にそれぞれ記憶されており，上記演
算手段が，上記連続領域を選択するための選択回路を用
いて，上記プログラム記憶手段に記憶されている複数の
プログラムのいずれかを選択してなることをその要旨と
する。また，請求項５に係る発明は，上記請求項１〜４
のいずれか１項に記載のディジタル信号処理装置におい
て，上記複数のプログラムがディジタル音響信号を再生
するためのプログラムであることをその要旨とする。In order to achieve the above object, the invention according to claim 1 comprises an arithmetic unit and a non-volatile program storage unit for storing a program executed by the arithmetic unit. When a plurality of different programs are stored in the program storage means, the arithmetic means selects and executes any one of the plurality of programs stored in the program storage means to execute the digital signal. In the digital signal processing apparatus which processes the above, a rewritable volatile first storage means, and a nonvolatile non-volatile storage of a module common among the plurality of programs in advance among modules constituting each program Read-only second storage means, and any one of the plurality of programs is executed by the arithmetic means. Is selected, all or some of the non-common modules other than the common module among the modules corresponding to the program stored in the program storage means are transferred from the program storage means to the first module. A digital signal which is copied to a storage means, wherein the arithmetic means reads the non-common module and the common module from the first storage means and the second storage means, respectively, and executes the program. It is configured as a processing device. According to a second aspect of the present invention, in the digital signal processing device according to the first aspect, all of the non-common modules corresponding to the program are not copied from the program storage unit to the first storage unit. In this case, the gist is that the non-replicated part of the non-common module is also arranged in the program memory space of the arithmetic means. According to a third aspect of the present invention, there is provided the digital information processing apparatus according to the first or second aspect.
The gist is that one or both of the storage means and the second storage means are internally connected to the arithmetic means. The invention according to claim 4 is the same as the above claim 1.
4. The digital signal processing device according to any one of 3 to 3, wherein the plurality of programs are stored in different continuous areas of the program storage means, respectively, and the arithmetic means selects the continuous area. The gist is that any one of the plurality of programs stored in the program storage means is selected using a circuit. The invention according to claim 5 is the same as the above claims 1 to 4.
In the digital signal processing device according to any one of the above, the gist is that the plurality of programs are programs for reproducing a digital audio signal.
【０００５】上記請求項１〜５のいずれか１項に記載の
ディジタル信号処理装置によれば，プログラム記憶手段
に記憶される複数のプログラムのうち共通のモジュール
を予め不揮発性の第２の記憶手段に記憶しておき，上記
複数のプログラムのうちのいずれかが演算手段により実
行されることが選択された場合には，選択された当該プ
ログラムに対応するモジュールのうち上記共通のモジュ
ール以外の非共通モジュールを上記プログラム記憶手段
から書き換え可能な揮発性の第１の記憶手段に複製し，
演算手段が，上記第１の記憶手段及び第２の記憶手段か
ら上記非共通モジュール及び共通のモジュールをそれぞ
れ読み出して当該プログラムを実行することにより，複
数のプログラム間で共通の部分がある場合にも読み出し
直しが発生するのを抑制することができる。また，上記
共通のモジュールは上記第２の記憶手段に予め記憶され
るため，プログラム記憶手段から転送するオーバーヘッ
ドが抑制され，さらにプログラム記憶手段に必要な容量
も低減することができ，システム全体の小規模化を図る
ことができる。しかも，上記請求項２に記載のディジタ
ル信号処理装置によれば，上記プログラム記憶手段から
上記第１の記憶手段に当該プログラムに対応する非共通
モジュールの全部が複製されなかった場合には，上記非
共通モジュールの複製されなかった部分も上記演算手段
のプログラムメモリ空間に配置されるため，上記非共通
モジュールの複製されなかった部分を上記第１の記憶手
段に読み出し直したりする必要をなくすと共に，プログ
ラムに対するメモリの物理的制約を緩和し，ユーザの負
担を軽減することができる。さらに，上記請求項３に記
載のディジタル信号処理装置によれば，上記第１の記憶
手段及び上記第２の記憶手段のいずれか一方又は両方が
上記演算手段に内部接続されるため，回路の簡素化，小
型化が図られ，バス構成によって高速化を図ることも容
易となる。さらに，上記請求項４に記載のディジタル信
号処理装置によれば，上記複数のプログラムが上記プロ
グラム記憶手段の異なる連続領域にそれぞれ記憶されて
おり，上記演算手段が，上記連続領域を選択するための
選択回路を用いて，上記プログラム記憶手段に記憶され
ている複数のプログラムのいずれかを選択するため，例
えば単純な論理回路などにより複数のプログラムのうち
のいずれかを容易に選択することができる。[0005] According to the digital signal processing apparatus of any one of claims 1 to 5, a common module among a plurality of programs stored in the program storage means is stored in a nonvolatile second storage means in advance. When it is selected that one of the plurality of programs is to be executed by the arithmetic means, the non-common module other than the common module among the modules corresponding to the selected program is selected. Copying the module from the program storage means to the rewritable volatile first storage means,
The arithmetic unit reads out the non-common module and the common module from the first storage unit and the second storage unit, respectively, and executes the program, so that even when there is a common part between a plurality of programs, The occurrence of rereading can be suppressed. Further, since the common module is stored in the second storage means in advance, overhead transferred from the program storage means can be suppressed, the capacity required for the program storage means can be reduced, and the size of the entire system can be reduced. The scale can be increased. In addition, according to the digital signal processing device of the second aspect, if all the non-common modules corresponding to the program are not copied from the program storage means to the first storage means, Since the non-replicated part of the common module is also arranged in the program memory space of the arithmetic means, it is not necessary to re-read the non-replicated part of the non-common module to the first storage means, , The physical constraint of the memory on the user can be relaxed, and the burden on the user can be reduced. Further, according to the digital signal processing device of the third aspect, since one or both of the first storage means and the second storage means are internally connected to the arithmetic means, the circuit is simplified. The size and size are reduced, and it is easy to increase the speed with the bus configuration. Further, according to the digital signal processing device of the fourth aspect, the plurality of programs are stored in different continuous areas of the program storage means, respectively, and the arithmetic means is configured to select the continuous area. Since any one of the plurality of programs stored in the program storage means is selected using the selection circuit, any one of the plurality of programs can be easily selected by, for example, a simple logic circuit.
【０００６】[0006]
【発明の実施の形態】以下，添付図面を参照して，本発
明の実施の形態につき説明し，本発明の理解に供する。
尚，以下の実施の形態は，本発明の具体的な一例であっ
て，本発明の技術的範囲を限定する性格のものではな
い。まず，本発明の一実施の形態に係るディジタル信号
処理装置は，例えば予め符号化されて記憶された音響情
報を復号化するプログラムを実行するための装置として
具体化され，携帯用の小型音響情報再生装置などに搭載
される。ここで，図１は本発明の一実施の形態に係るデ
ィジタル信号処理装置の概略構成を示す図である。図１
に示す如く，本発明の一実施の形態に係るディジタル信
号処理装置は，乗算器，累算器などを備え，級数演算な
どの演算処理を高速に実行する信号処理素子（演算手段
に相当）１００と，上記信号処理素子１００に内部接続
された揮発性の書き換え可能メモリ（第１の記憶手段に
相当）１０１，及び不揮発性の読み出し専用メモリ（第
２の記憶手段に相当）１０２と，上記信号処理素子１０
０に外部接続され，上記信号処理素子１００により実行
されるプログラムを格納するためのプログラム格納用メ
モリ（プログラム記憶手段に相当）１０３とを具備す
る。上記プログラム格納用メモリ１０３に格納されるプ
ログラムは，本実施の形態では，音響情報再生用の復号
化プログラムである。音響情報の符号化復号化方式に
は，種々の方式があり，代表的なものとしては，ＮＴＴ
ヒューマンインターフェース研究所により開発されたTw
inVQや，インターネットでも用いられているMPEG Audio
Layer3 ，ＭＤに採用されているATRAC などがある。ま
た，同じ方式であっても，サンプリング周波数や圧縮レ
ートが異なる場合には，異なったプログラムが必要とな
る。このため，データの再生を汎用的に行うことができ
る音響情報再生装置を実現するためには，上記複数の方
式やサンプリング周波数，圧縮レートなどに対応した復
号化プログラムを上記プログラム格納用メモリ１０３に
それぞれ記憶しておく必要がある。ただ，種々の方式が
あるといっても，これら復号化プログラムは，全く類似
点のないものではなく，時間軸−周波数軸変換のための
モジュールや算術計算のためのデータテーブルを共通し
て含んでいる。そこで，本発明の一実施の形態に係るデ
ィジタル信号処理装置では，上記した各プログラムに共
通するモジュールなど（以下，共通モジュールと称す）
は，予め上記読み出し専用メモリ１０２に記憶され，上
記共通モジュール以外の非共通モジュールだけがプログ
ラム格納用メモリ１０３に記憶される。そして，上記複
数のプログラムのうちのいずれかが選択された場合に
は，当該プログラムに対応した非共通モジュールが書き
換え可能メモリ１０１に複製され，信号処理素子１００
により，読み出し専用メモリ１０２，及び書き換え可能
メモリ１０１から上記共通モジュール，及び非共通モジ
ュールがそれぞれ読み出されて実行される。Embodiments of the present invention will be described below with reference to the accompanying drawings to provide an understanding of the present invention.
The following embodiment is a specific example of the present invention and does not limit the technical scope of the present invention. First, a digital signal processing device according to an embodiment of the present invention is embodied as, for example, a device for executing a program for decoding pre-encoded and stored audio information, and is a portable small audio information device. It is mounted on a playback device. Here, FIG. 1 is a diagram showing a schematic configuration of a digital signal processing device according to one embodiment of the present invention. FIG.
As shown in FIG. 1, a digital signal processing apparatus according to an embodiment of the present invention includes a multiplier, an accumulator, and the like, and a signal processing element (corresponding to arithmetic means) 100 for executing arithmetic processing such as series arithmetic at high speed. A volatile rewritable memory (corresponding to a first storage unit) 101 and a nonvolatile read-only memory (corresponding to a second storage unit) 102 internally connected to the signal processing element 100; Processing element 10
0, and a program storage memory (corresponding to a program storage means) 103 for storing a program executed by the signal processing element 100. In the present embodiment, the program stored in the program storage memory 103 is a decoding program for reproducing acoustic information. There are various encoding / decoding methods for acoustic information, and a typical one is NTT.
Tw developed by Human Interface Laboratory
inVQ and MPEG Audio used on the Internet
There are ATRAC used for Layer3 and MD. Even if the same method is used, different programs are required if the sampling frequency and compression rate are different. For this reason, in order to realize an audio information reproducing apparatus capable of general-purpose reproduction of data, a decoding program corresponding to the above-mentioned plurality of methods, sampling frequencies, compression rates, and the like is stored in the program storage memory 103. Each must be remembered. However, even though there are various methods, these decoding programs are not completely different from each other, and commonly include a module for time axis-frequency axis conversion and a data table for arithmetic calculation. In. Therefore, in the digital signal processing device according to one embodiment of the present invention, a module common to the above-described programs and the like (hereinafter, referred to as a common module)
Are stored in the read-only memory 102 in advance, and only non-common modules other than the common module are stored in the program storage memory 103. When one of the plurality of programs is selected, the non-common module corresponding to the program is copied to the rewritable memory 101, and the signal processing element 100
Thus, the common module and the non-common module are read from the read-only memory 102 and the rewritable memory 101, respectively, and are executed.
【０００７】以下，上記ディジタル信号処理装置の詳細
について説明する。上記ディジタル信号処理装置におい
て，上記書き換え可能メモリ１０１，及び読み出し専用
メモリ１０２は，信号処理素子１００と同じチップに集
積されている。上記信号処理素子１００には，音響情報
をリアルタイムで処理するために高速動作が可能なプロ
セッサが用いられ，その動作クロックは例えば５０ＭＨ
ｚ程度である。上記ディジタル信号処理装置では，プロ
グラムバスとデータバスを独立して備えるハーバードア
ーキテクチャが内部バスに採用されており，上記信号処
理素子１００は，例えばプログラムメモリ空間，及びデ
ータメモリ空間をそれぞれ６４ｋワード程度備える。
尚，上記プログラムバスとデータバスにはそれぞれアド
レスバスとデータバスが存在する。上記内部バスに接続
される上記書き換え可能メモリ１０１には，例えば合計
３２ｋワード（１６ビット幅）程度の容量を備えた，デ
ュアルアクセスＲＡＭやシングルアクセスＲＡＭなどが
用いられる。これらは，信号処理素子１００に対して倍
又は同じ速度で高速な動作が可能である。また，同じく
上記内部バスに接続される上記読み出し専用メモリ１０
２には，例えば１６ｋワード（１６ビット幅）程度の容
量を備えたマスクＲＯＭなどが用いられる。この読み出
し専用メモリ１０２に，上記共通モジュールが予め記憶
されている。上記書き換え可能メモリ１０１及び読み出
し専用メモリ１０２は，それぞれ例えば上記プログラム
メモリ空間に配置される。Hereinafter, the digital signal processing device will be described in detail. In the digital signal processing device, the rewritable memory 101 and the read-only memory 102 are integrated on the same chip as the signal processing element 100. As the signal processing element 100, a processor capable of high-speed operation is used to process acoustic information in real time, and its operation clock is, for example, 50 MHz.
about z. In the digital signal processing device, a Harvard architecture having a program bus and a data bus independently is employed for an internal bus, and the signal processing element 100 has, for example, a program memory space and a data memory space of about 64 k words each. .
The program bus and the data bus include an address bus and a data bus, respectively. As the rewritable memory 101 connected to the internal bus, for example, a dual access RAM or a single access RAM having a capacity of about 32 k words (16 bit width) is used. These can operate at twice or the same speed as the signal processing element 100 at high speed. The read-only memory 10 also connected to the internal bus
For example, a mask ROM having a capacity of, for example, about 16 k words (16 bits width) is used as 2. The common module is stored in the read-only memory 102 in advance. The rewritable memory 101 and the read-only memory 102 are respectively arranged, for example, in the program memory space.
【０００８】上記プログラム格納用メモリ１０３には，
不揮発性のフラッシュメモリなどが用いられ，例えば５
１２ｋワード（ビット幅１６）程度の容量を備える。上
記プログラム格納用メモリ１０３は，図示しない外部メ
モリインターフェースを介して信号処理素子１００に外
部バスを介して接続されている。外部接続されている上
記プログラム格納用メモリ１０３に対しては，プログラ
ムメモリ空間，データメモリ空間のいずれにも同じバス
（外部バス）が用いられる。このプログラム格納用メモ
リ１０３には，上記したTwinVQ，やMPEG Audio Layer3
，ATRAC などの各方式，サンプリング周波数，圧縮レ
ートなどにそれぞれ対応した複数種類のプログラムのう
ち上記共通モジュール以外の非共通モジュールが記憶さ
れる。上記非共通モジュールだけを上記プログラム格納
用メモリ１０３に記憶させておくことにより，全てのモ
ジュールを記憶させておく場合と較べて，上記プログラ
ム格納用メモリ１０３に必要な容量を抑えることがで
き，上記プログラム格納用メモリ１０３から上記書き換
え可能メモリ１０１に転送するためのオーバーヘッドも
抑えることができる。ここで，図２に上記信号処理素子
とプログラム格納用メモリの接続構成を簡略的に示す。
図２に示す如く，上記信号処理素子１００は，上記プロ
グラム格納用メモリ１０３へのアクセスのために，１６
ビット幅のアドレスバス１０４の他に，３ビット幅のセ
レクタ回路（選択回路に相当）１０５を備える。上記セ
レクタ回路１０５は，アドレスバス１０４の分も含めた
１９ビットのアドレスのうち，上位３ビットのアドレス
を制御するためのものであり，例えば単純な論理回路に
より構成可能である。このセレクタ回路１０５を用いる
ことにより，上記信号処理素子１００は，上記プログラ
ム格納用メモリ１０３に対して例えば６４ｋワード（１
６ビット幅）の連続領域毎に容易にアクセスを行うこと
ができる。ここで，図３に上記信号処理素子のプログラ
ム空間とプログラム格納用メモリのメモリ空間の一例を
示す。上記信号処理素子１００のプログラムメモリ空間
のうち，００００ｈ〜７ＦＦＦｈの先頭にある予約領域
を除いた領域に上記書き換え可能メモリ１０１が配置可
能である。また，図３に示す如く，上記読み出し専用メ
モリ１０２はＣ０００ｈ〜ＦＦＦＦｈに配置されてい
る。上記プログラム格納用メモリ１０３の５１２ｋワー
ドからなるメモリ空間は，図４に示す如く，６４ｋワー
ドの連続領域毎にブロック分けされており，８つのブロ
ック（Block0, …, Ｂlock7)の先頭００００ｈ，…，７
０００ｈが上記セレクタ回路１０５の制御により選択さ
れる。上記したTwinVQ，やMPEG Audio Layer3 ，ATRAC
などの各方式，サンプリング周波数，圧縮レートなどに
それぞれ対応した複数種類のプログラムのうち上記共通
モジュール以外の非共通モジュールは，その種類に応じ
て各ブロック（Block0, …, Ｂlock7)に分けて格納され
ている。尚，図３では，各種類の非共通モジュールは斜
線で示されている。The program storage memory 103 includes:
A non-volatile flash memory or the like is used.
It has a capacity of about 12k words (bit width 16). The program storage memory 103 is connected to the signal processing element 100 via an external bus (not shown) via an external bus. For the externally connected program storage memory 103, the same bus (external bus) is used for both the program memory space and the data memory space. The program storage memory 103 includes the above-described TwinVQ or MPEG Audio Layer 3
, ATRAC, etc., non-common modules other than the above-mentioned common module among a plurality of types of programs respectively corresponding to the sampling frequency, the compression rate, etc. are stored. By storing only the non-common modules in the program storage memory 103, the required capacity of the program storage memory 103 can be reduced as compared with the case where all modules are stored. The overhead for transferring from the program storage memory 103 to the rewritable memory 101 can also be suppressed. Here, FIG. 2 schematically shows a connection configuration between the signal processing element and a program storage memory.
As shown in FIG. 2, the signal processing element 100
In addition to a bit width address bus 104, a 3-bit width selector circuit (corresponding to a selection circuit) 105 is provided. The selector circuit 105 is for controlling the upper 3 bits of the 19-bit address including the address bus 104, and can be constituted by a simple logic circuit, for example. By using the selector circuit 105, the signal processing element 100 can store, for example, 64 k words (1
Access can be easily performed for each continuous area (6 bits wide). Here, FIG. 3 shows an example of the program space of the signal processing element and the memory space of the program storage memory. In the program memory space of the signal processing element 100, the rewritable memory 101 can be arranged in an area excluding a reserved area at the head of 0000h to 7FFFFh. Further, as shown in FIG. 3, the read only memory 102 is arranged in C000h to FFFFh. As shown in FIG. 4, the memory space composed of 512 k words of the program storage memory 103 is divided into blocks each having a continuous area of 64 k words, and the first 0000h,..., Of eight blocks (Block 0,. 7
000h is selected under the control of the selector circuit 105. TwinVQ, MPEG Audio Layer3, ATRAC mentioned above
Non-common modules other than the above-mentioned common modules among a plurality of types of programs corresponding to each method, sampling frequency, compression rate, etc. are stored in each block (Block0,…, Block7) according to the type. ing. In FIG. 3, each type of non-common module is indicated by oblique lines.
【０００９】続いて，上記ディジタル信号処理装置の動
作について説明する。まず，例えば音響情報再生装置の
筐体やリモコンなどに配置されたスイッチや，音声認識
などを用いて，半導体メモリに記憶された符号化音響情
報の再生が使用者により指示されると，上記ディジタル
情報処理装置とは別に備えられたマイコンにより，上記
符号化音響情報に対応して記憶されたヘッダ情報が参照
され，使用者により選択された音響情報の符号化方式や
サンプリング周波数，圧縮レートなどが判別される。次
に，上記判別された符号化方式，サンプリング周波数，
圧縮レートなどの情報を含んだ制御信号が上記マイコン
から上記ディジタル信号処理装置に出力される。上記デ
ィジタル信号処理装置では，上記制御信号に基づいて上
記プログラム格納用メモリ１０３に記憶された複数の非
共通モジュールのうちの一つを指定するためのセレクタ
信号を含む指定情報が生成される。そして，上記指定情
報に基づいてセレクタ回路１０５などによりアドレスが
設定され，例えばBlock0に記憶されている非共通モジュ
ールが上記書き換え可能メモリ１０１に複製される。こ
のとき，上記書き換え可能メモリ１０１の容量に応じ
て，上記非共通モジュールの全てを上記書き換え可能メ
モリ１０１に複製してもよいし，一部を複製するように
してもよい。上記書き換え可能メモリ１０１の容量が上
記非共通モジュールに対して少ないときでも，上記書き
換え可能メモリ１０１に格納されなかった部分も，上記
信号処理素子１００のプログラムメモリ空間に配置され
る。信号処理素子１００から見れば，その非共通モジュ
ールが物理的にどのメモリにあるかは関係がない。但
し，上記プログラム格納用メモリ１０３に用いられるフ
ラッシュメモリの動作速度は１０ＭＨｚ程度であり，５
０ＭＨｚ程度で動作する上記信号処理素子１００と較べ
て遅いので，上記プログラム格納用メモリ１０３から読
み出して上記非共通モジュールを実行する場合には，ア
クセス頻度の比較的低い部分を上記プログラム格納用メ
モリ１０３に残しておき，アクセス頻度の比較的高い部
分については上記書き換え可能メモリ１０１に複製して
おくのが好ましい。上記のように，上記書き換え可能メ
モリ１０１に複製されなかった上記非共通モジュールの
一部もプログラムメモリ空間に配置しておくことによ
り，非共通モジュールの複製されなかった部分を上記書
き換え可能メモリ１０１に読み出し直したりする必要を
なくすと共に，プログラムに対するメモリの物理的制約
を緩和し，ユーザの負担を軽減することができる。そし
て，上記信号処理素子１００が，自己のプログラムメモ
リ空間を介して書き換え可能メモリ１０１（必要に応じ
てプログラム格納用メモリ１０３も含む），及び読み出
し専用メモリ１０２から非共通モジュール及び共通モジ
ュールをそれぞれ読み出し実行する。上記のようにして
音響信号について復号化が行われ，再生が終了すると，
上記書き換え可能メモリ１０１のうち上記非共通モジュ
ールの格納に用いられていた部分が開放され，次の復号
化に備えられる。Next, the operation of the digital signal processing device will be described. First, when a user instructs to reproduce the encoded acoustic information stored in the semiconductor memory using, for example, a switch disposed on a housing of an acoustic information reproducing apparatus, a remote control, or the like, or voice recognition or the like, the digital A microcomputer provided separately from the information processing device refers to the header information stored in correspondence with the encoded audio information, and determines the encoding method, sampling frequency, compression rate, and the like of the audio information selected by the user. Is determined. Next, the coding method, sampling frequency,
A control signal including information such as a compression rate is output from the microcomputer to the digital signal processing device. In the digital signal processing device, designation information including a selector signal for designating one of the plurality of non-common modules stored in the program storage memory 103 is generated based on the control signal. Then, an address is set by the selector circuit 105 or the like based on the designation information, and the non-common module stored in, for example, Block0 is copied to the rewritable memory 101. At this time, depending on the capacity of the rewritable memory 101, all of the non-common modules may be copied to the rewritable memory 101, or a part of them may be copied. Even when the capacity of the rewritable memory 101 is smaller than that of the non-common module, a portion not stored in the rewritable memory 101 is also arranged in the program memory space of the signal processing element 100. From the perspective of the signal processing element 100, it does not matter which memory the non-common module is physically located in. However, the operation speed of the flash memory used for the program storage memory 103 is about 10 MHz,
Since it is slower than the signal processing element 100 operating at about 0 MHz, when reading from the program storage memory 103 and executing the non-common module, a portion having a relatively low access frequency is stored in the program storage memory 103. It is preferable to copy the portion having a relatively high access frequency to the rewritable memory 101. As described above, a part of the non-common module that has not been copied to the rewritable memory 101 is also arranged in the program memory space. In addition to eliminating the need for re-reading, the physical constraints on the memory for the program can be relaxed and the burden on the user can be reduced. Then, the signal processing element 100 reads the non-common module and the common module from the rewritable memory 101 (including the program storage memory 103 as necessary) and the read-only memory 102 via its own program memory space. Execute. When the audio signal is decoded as described above and the reproduction is completed,
The portion of the rewritable memory 101 used for storing the non-common module is released and prepared for the next decryption.
【００１０】このように，本実施の形態に係るディジタ
ル信号処理装置によれば，プログラム格納用メモリに記
憶される複数のプログラムのうち共通のモジュールを予
め不揮発性の読み出し専用メモリに記憶しておき，上記
複数のプログラムのうちのいずれかが信号処理素子によ
り実行されることが選択された場合には，選択された当
該プログラムに対応するモジュールのうち上記共通のモ
ジュール以外の非共通モジュールを上記プログラム格納
用メモリから書き換え可能メモリに複製し，信号処理素
子が，書き換え可能メモリ及び読み出し専用メモリから
上記非共通モジュール及び共通のモジュールをそれぞれ
読み出して当該プログラムを実行することにより，複数
のプログラム間で共通の部分がある場合にも読み出し直
しが発生するのを抑制することができる。また，上記共
通のモジュールは上記読み出し専用メモリに予め記憶さ
れるため，プログラム格納用メモリから転送するオーバ
ーヘッドが抑制され，さらにプログラム格納用メモリに
必要な容量も低減することができ，システム全体の小規
模化を図ることができる。しかも，上記プログラム格納
用メモリから上記書き換え可能メモリに当該プログラム
に対応する非共通モジュールの全部が複製されなかった
場合には，上記非共通モジュールの複製されなかった部
分も上記信号処理素子のプログラムメモリ空間に配置さ
れるため，上記非共通モジュールの複製されなかった部
分を上記書き換え可能メモリに読み出し直したりする必
要をなくすと共に，プログラムに対するメモリの物理的
制約を緩和し，ユーザの負担を軽減することができる。
さらに，上記書き換え可能メモリ及び読み出し専用メモ
リが上記信号処理素子に内部接続されるため，回路の簡
素化，小型化が図られ，バス構成によって高速化を図る
ことも容易となる。さらに，上記複数のプログラムが上
記プログラム格納用メモリの異なる連続領域にそれぞれ
記憶されており，上記信号処理素子が，上記連続領域を
選択するためのセレクタ回路を用いて，上記プログラム
格納用メモリに記憶されている複数のプログラムのいず
れかを選択するため，例えば単純な論理回路などにより
複数のプログラムのうちのいずれかを容易に選択するこ
とができる。As described above, according to the digital signal processing device of the present embodiment, a common module among a plurality of programs stored in the program storage memory is stored in the nonvolatile read-only memory in advance. If any one of the plurality of programs is selected to be executed by the signal processing element, a non-common module other than the common module among modules corresponding to the selected program is replaced with the program. By duplicating from the storage memory to the rewritable memory, the signal processing element reads out the non-common module and the common module from the rewritable memory and the read-only memory, respectively, and executes the program, so that the program is shared among a plurality of programs. Re-reading occurs even when there is It is possible to win. In addition, since the common module is stored in the read-only memory in advance, the overhead of transferring from the program storage memory can be suppressed, the capacity required for the program storage memory can be reduced, and the size of the entire system can be reduced. The scale can be increased. In addition, if all of the non-common modules corresponding to the program are not copied from the program storage memory to the rewritable memory, the non-replicated parts of the non-common module are also stored in the program memory of the signal processing element. The arrangement in the space eliminates the need to re-read the non-replicated part of the non-common module into the rewritable memory, and also alleviates the physical constraints on the memory for the program and reduces the burden on the user. Can be.
Further, since the rewritable memory and the read-only memory are internally connected to the signal processing element, the circuit can be simplified and downsized, and the speed can be easily increased by using a bus structure. Further, the plurality of programs are stored in different continuous areas of the program storage memory, respectively, and the signal processing element stores the programs in the program storage memory using a selector circuit for selecting the continuous area. In order to select any one of the plurality of programs, any one of the plurality of programs can be easily selected by, for example, a simple logic circuit.
【００１１】[0011]
【実施例】上記実施の形態では，本発明を音響信号を再
生する音響信号再生装置に適用したが，これに限られる
ものではなく，映像信号など他のディジタル信号を処理
する装置に適用することも可能である。また，上記実施
の形態では，書き換え可能メモリ及び読み出し専用メモ
リの全てがオンチップで搭載されていたが，これに限ら
れるものではなく，書き換え可能メモリ又は読み出し専
用メモリの一部に外部バスに接続された外付けメモリを
用いてもよい。このようなディジタル信号処理装置も本
発明におけるディジタル信号処理装置の一例である。ま
た，上記実施の形態では，プログラム格納用メモリ１０
３には，非共通モジュールのみを記憶させていたが，プ
ログラム格納用メモリ１０３の容量が比較的多い場合に
は，共通モジュールを記憶させておいても構わない。こ
のようなディジタル信号処理装置も本発明におけるディ
ジタル信号処理装置の一例である。In the above embodiment, the present invention is applied to an audio signal reproducing apparatus for reproducing an audio signal. However, the present invention is not limited to this, and may be applied to an apparatus for processing another digital signal such as a video signal. Is also possible. In the above embodiment, all of the rewritable memory and the read-only memory are mounted on-chip. However, the present invention is not limited to this, and a part of the rewritable memory or the read-only memory is connected to an external bus. An external memory may be used. Such a digital signal processing device is also an example of the digital signal processing device of the present invention. In the above embodiment, the program storage memory 10 is used.
3, only the non-common modules are stored, but if the capacity of the program storage memory 103 is relatively large, the common modules may be stored. Such a digital signal processing device is also an example of the digital signal processing device of the present invention.
【００１２】[0012]
【発明の効果】以上説明した通り，上記請求項１〜５の
いずれか１項に記載のディジタル信号処理装置によれ
ば，プログラム記憶手段に記憶される複数のプログラム
のうち共通のモジュールを予め不揮発性の第２の記憶手
段に記憶しておき，上記複数のプログラムのうちのいず
れかが演算手段により実行されることが選択された場合
には，選択された当該プログラムに対応するモジュール
のうち上記共通のモジュール以外の非共通モジュールを
上記プログラム記憶手段から書き換え可能な揮発性の第
１の記憶手段に複製し，演算手段が，上記第１の記憶手
段及び第２の記憶手段から上記非共通モジュール及び共
通のモジュールをそれぞれ読み出して当該プログラムを
実行することにより，複数のプログラム間で共通の部分
がある場合にも読み出し直しが発生するのを抑制するこ
とができる。また，上記共通のモジュールは上記第２の
記憶手段に予め記憶されるため，プログラム記憶手段か
ら転送するオーバーヘッドが抑制され，さらにプログラ
ム記憶手段に必要な容量も低減することができ，システ
ム全体の小規模化を図ることができる。しかも，上記請
求項２に記載のディジタル信号処理装置によれば，上記
プログラム記憶手段から上記第１の記憶手段に当該プロ
グラムに対応する非共通モジュールの全部が複製されな
かった場合には，上記非共通モジュールの複製されなか
った部分も上記演算手段のプログラムメモリ空間に配置
されるため，上記非共通モジュールの複製されなかった
部分を上記第１の記憶手段に読み出し直したりする必要
をなくすと共に，プログラムに対するメモリの物理的制
約を緩和し，ユーザの負担を軽減することができる。さ
らに，上記請求項３に記載のディジタル信号処理装置に
よれば，上記第１の記憶手段及び上記第２の記憶手段の
いずれか一方又は両方が上記演算手段に内部接続される
ため，回路の簡素化，小型化が図られ，バス構成によっ
て高速化を図ることも容易となる。さらに，上記請求項
４に記載のディジタル信号処理装置によれば，上記複数
のプログラムが上記プログラム記憶手段の異なる連続領
域にそれぞれ記憶されており，上記演算手段が，上記連
続領域を選択するための選択回路を用いて，上記プログ
ラム記憶手段に記憶されている複数のプログラムのいず
れかを選択するため，例えば単純な論理回路などにより
複数のプログラムのうちのいずれかを容易に選択するこ
とができる。As described above, according to the digital signal processing apparatus of any one of claims 1 to 5, a common module among a plurality of programs stored in the program storage means is stored in a nonvolatile manner in advance. If any one of the plurality of programs is selected to be executed by the arithmetic means, it is stored in the second storage means, and among the modules corresponding to the selected program, A non-common module other than a common module is copied from the program storage means to a rewritable volatile first storage means, and an arithmetic means reads the non-common module from the first storage means and the second storage means. By reading out the common module and executing the program, the program can be read even if there is a common part between multiple programs. And again it is possible to prevent the occurrence. Further, since the common module is stored in the second storage means in advance, overhead transferred from the program storage means can be suppressed, the capacity required for the program storage means can be reduced, and the size of the entire system can be reduced. The scale can be increased. In addition, according to the digital signal processing device of the second aspect, if all the non-common modules corresponding to the program are not copied from the program storage means to the first storage means, Since the non-replicated part of the common module is also arranged in the program memory space of the arithmetic means, it is not necessary to re-read the non-replicated part of the non-common module to the first storage means, , The physical constraint of the memory on the user can be relaxed, and the burden on the user can be reduced. Further, according to the digital signal processing device of the third aspect, since one or both of the first storage means and the second storage means are internally connected to the arithmetic means, the circuit is simplified. The size and size are reduced, and it is easy to increase the speed with the bus configuration. Further, according to the digital signal processing device of the fourth aspect, the plurality of programs are stored in different continuous areas of the program storage means, respectively, and the arithmetic means is configured to select the continuous area. Since any one of the plurality of programs stored in the program storage means is selected using the selection circuit, any one of the plurality of programs can be easily selected by, for example, a simple logic circuit.
【図１】 本発明の一実施の形態に係るディジタル信号
処理装置の概略構成を示す図。FIG. 1 is a diagram showing a schematic configuration of a digital signal processing device according to an embodiment of the present invention.
【図２】 上記ディジタル信号処理装置における信号処
理素子とプログラム格納用メモリの接続構成を簡略的に
示す図。FIG. 2 is a diagram schematically showing a connection configuration between a signal processing element and a program storage memory in the digital signal processing device.
【図３】 上記信号処理素子とプログラム格納用メモリ
のメモリ空間の一例を示す図。FIG. 3 is a diagram showing an example of a memory space of the signal processing element and a program storage memory.
１００…信号処理素子 １０１…書き換え可能メモリ １０２…読み出し専用メモリ １０３…プログラム格納用メモリ １０５…セレクタ回路 REFERENCE SIGNS LIST 100 signal processing element 101 rewritable memory 102 read-only memory 103 program storage memory 105 selector circuit
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 哲也 兵庫県神戸市西区高塚台１丁目５番５号 株式会社神戸製鋼所神戸総合技術研究所内 (72)発明者 西元 善郎 兵庫県神戸市西区高塚台１丁目５番５号 株式会社神戸製鋼所神戸総合技術研究所内 Ｆターム(参考） 5B076 AB19 BB17 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Tetsuya Takahashi 1-5-5 Takatsukadai, Nishi-ku, Kobe City, Hyogo Prefecture Inside Kobe Research Institute, Kobe Steel Ltd. (72) Inventor Yoshiro Nishimoto Takatsuka, Nishi-ku, Kobe City, Hyogo Prefecture No. 1-5-5 Kobe Steel, Ltd. Kobe Research Institute F-term (reference) 5B076 AB19 BB17
Claims (5)
れるプログラムを記憶するための不揮発性のプログラム
記憶手段とを具備し，異なる複数のプログラムが上記プ
ログラム記憶手段に記憶されている場合に，上記演算手
段が，上記プログラム記憶手段に記憶されている複数の
プログラムのうちのいずれかを選択して実行しディジタ
ル信号を処理してなるディジタル信号処理装置におい
て，書き換え可能な揮発性の第１の記憶手段と，各プロ
グラムを構成するモジュールのうち，上記複数のプログ
ラムのなかで共通のモジュールを予め記憶した不揮発性
で読み出し専用の第２の記憶手段とを具備し，上記複数
のプログラムのうちのいずれかが上記演算手段により実
行されることが選択された場合には，上記プログラム記
憶手段に記憶されている当該プログラムに対応するモジ
ュールのうち上記共通のモジュール以外の非共通モジュ
ールの全部又は一部を上記プログラム記憶手段から上記
第１の記憶手段に複製し，上記演算手段が，上記第１の
記憶手段及び第２の記憶手段から上記非共通モジュール
及び共通のモジュールをそれぞれ読み出して当該プログ
ラムを実行してなることを特徴とするディジタル信号処
理装置。An information processing apparatus comprising: an arithmetic means; and a non-volatile program storage means for storing a program executed by the arithmetic means. When a plurality of different programs are stored in the program storage means, In the digital signal processing device in which the arithmetic means selects and executes any one of the plurality of programs stored in the program storage means and processes the digital signal, the first rewritable volatile memory is used. Storage means; and a non-volatile, read-only second storage means pre-stored with a common module among the plurality of programs among modules constituting each program, and If any one of them is selected to be executed by the arithmetic means, the program is stored in the program storage means. All or some of the non-common modules other than the common module among the modules corresponding to the program are copied from the program storage means to the first storage means, and the arithmetic means stores the first storage means A digital signal processing device configured to read out the non-common module and the common module from the second storage unit and execute the program.
記憶手段に当該プログラムに対応する非共通モジュール
の全部が複製されなかった場合には，上記非共通モジュ
ールの複製されなかった部分も上記演算手段のプログラ
ムメモリ空間に配置してなる請求項１に記載のディジタ
ル信号処理装置。2. When all of the non-common modules corresponding to the program are not copied from the program storage means to the first storage means, the non-replicated portions of the non-common modules are also copied by the arithmetic means. 2. The digital signal processing device according to claim 1, wherein the digital signal processing device is arranged in a program memory space.
手段のいずれか一方又は両方が上記演算手段に内部接続
されてなる請求項１又は２に記載のディジタル信号処理
装置。3. The digital signal processing device according to claim 1, wherein one or both of said first storage means and said second storage means are internally connected to said arithmetic means.
記憶手段の異なる連続領域にそれぞれ記憶されており，
上記演算手段が，上記連続領域を選択するための選択回
路を用いて，上記プログラム記憶手段に記憶されている
複数のプログラムのいずれかを選択してなる請求項１〜
３のいずれか１項に記載のディジタル信号処理装置。4. The plurality of programs are stored in different continuous areas of the program storage means, respectively.
4. The method according to claim 1, wherein said calculating means selects one of a plurality of programs stored in said program storage means using a selection circuit for selecting said continuous area.
4. The digital signal processing device according to any one of 3.
信号を再生するためのプログラムである請求項１〜４の
いずれか１項に記載のディジタル信号処理装置。5. The digital signal processing device according to claim 1, wherein the plurality of programs are programs for reproducing a digital audio signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03472799A JP3273926B2 (en) | 1999-02-12 | 1999-02-12 | Digital signal processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03472799A JP3273926B2 (en) | 1999-02-12 | 1999-02-12 | Digital signal processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000235494A true JP2000235494A (en) | 2000-08-29 |
| JP3273926B2 JP3273926B2 (en) | 2002-04-15 |
Family
ID=12422364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03472799A Expired - Fee Related JP3273926B2 (en) | 1999-02-12 | 1999-02-12 | Digital signal processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3273926B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005086485A1 (en) * | 2004-03-09 | 2005-09-15 | Matsushita Electric Industrial Co., Ltd. | Encoded data decoding apparatus |
| US7760198B2 (en) | 2004-12-28 | 2010-07-20 | Seiko Epson Corporation | Display controller |
| JP2011187089A (en) * | 2004-06-30 | 2011-09-22 | Microsoft Corp | System and method for protected operating system boot using state validation |
-
1999
- 1999-02-12 JP JP03472799A patent/JP3273926B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005086485A1 (en) * | 2004-03-09 | 2005-09-15 | Matsushita Electric Industrial Co., Ltd. | Encoded data decoding apparatus |
| JP2011187089A (en) * | 2004-06-30 | 2011-09-22 | Microsoft Corp | System and method for protected operating system boot using state validation |
| US7760198B2 (en) | 2004-12-28 | 2010-07-20 | Seiko Epson Corporation | Display controller |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3273926B2 (en) | 2002-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060165390A1 (en) | Optical disc player system and method of controlling a decoding unit in the optical disc player system to read encoded bitstream data from a buffer memory | |
| US8190582B2 (en) | Multi-processor | |
| CA1037159A (en) | Processing link control system for data processing equipment | |
| JP2002041285A (en) | Data processing equipment and data processing method | |
| JP2009151763A (en) | Media processing device | |
| JP4310821B2 (en) | Information recording apparatus and method | |
| JP3273926B2 (en) | Digital signal processor | |
| JP2007306618A (en) | Recording/reproduction device and recording/reproduction method for voice and video signal | |
| JP3826859B2 (en) | Information processing method, program for realizing the method, and recording medium | |
| JP2007215149A (en) | Memory card with function of video/audio data processing | |
| JP4655545B2 (en) | Memory card and playback device | |
| JP2669267B2 (en) | Buffer memory device | |
| JP2993455B2 (en) | Image and audio playback device | |
| JP2008097430A (en) | Stream data reproduction system | |
| JP2860655B2 (en) | Parallel instruction execution type processor | |
| JP2001211412A (en) | High-speed av information server and its magnetic disk device adding method | |
| JP2005190332A (en) | Data transfer control unit | |
| JP2006065505A (en) | Memory card and reproducing apparatus | |
| JP3258276B2 (en) | Information reproducing apparatus and information recording / reproducing apparatus | |
| JPH0512119A (en) | Cache memory circuit | |
| JPH0225542B2 (en) | ||
| JPH045698A (en) | Voice output device | |
| JPH11328870A (en) | Device and method for recording data | |
| JP2006215292A (en) | Audio data processing equipment | |
| JP2002297444A (en) | Data recording method and data reading method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090201 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100201 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100201 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |