JP2000223965A - Audio amplifier circuit and audio device using the same circuit - Google Patents
Audio amplifier circuit and audio device using the same circuitInfo
- Publication number
- JP2000223965A JP2000223965A JP11307616A JP30761699A JP2000223965A JP 2000223965 A JP2000223965 A JP 2000223965A JP 11307616 A JP11307616 A JP 11307616A JP 30761699 A JP30761699 A JP 30761699A JP 2000223965 A JP2000223965 A JP 2000223965A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- pulse
- output
- audio signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は、オーディオ信号
増幅回路およびこの回路を用いたオーディオ装置に関
し、詳しくは、デジタルオーディオ信号をアナログオー
ディオ信号に変換して増幅するポータブル磁気テーププ
レーヤやポータブルCDプレーヤ、ICメモリを利用し
たオーディオプレーヤ(ICメモリオーディオプレー
ヤ)などの音響機器におけるオーディオ増幅回路におい
て、回路の消費電力を低減し、高効率で電池による演奏
時間を延ばすことができるような携帯用の音響機器に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an audio signal amplifying circuit and an audio apparatus using the same, and more particularly, to a portable magnetic tape player or a portable CD player for converting a digital audio signal into an analog audio signal and amplifying the same. 2. Description of the Related Art In an audio amplifier circuit of an audio device such as an audio player using an IC memory (IC memory audio player), a portable audio device capable of reducing the power consumption of the circuit and increasing the performance time of a battery with high efficiency. About.
【0002】[0002]
【従来の技術】従来のヘッドホーンステレオやDCC、
DATなどのポータブル磁気テーププレーヤ、MD、C
Dなどのポータブルディスクプレーヤ、そして現在開発
されているICメモリオーディオプレーヤなどの音響機
器は、乾電池で駆動され、その本数は、1本から2本程
度である。したがって、オーディオ回路の電源電圧は、
1.2Vあるいは2.4V程度でしかない。しかも、多
くの場合ステレオ機能を備えていて、その出力増幅回路
は2系統になっている。このようなポータブル形の音響
機器では、駆動電源を電池1本とするような要請が多
く、長時間演奏を実現する要請が強い。さらに、最近の
回路では、低域ブーストアンプを備えていて、消費電力
が増加する傾向にある。2. Description of the Related Art Conventional headphone stereo, DCC,
Portable magnetic tape players such as DAT, MD, C
Audio devices such as portable disk players such as D and currently developed IC memory audio players are driven by dry batteries, and the number is about one or two. Therefore, the power supply voltage of the audio circuit is
It is only about 1.2V or 2.4V. In addition, in many cases, a stereo function is provided, and the output amplifier circuit has two systems. In such portable audio equipment, there are many demands for using a single battery as a drive power source, and there is a strong demand for realizing a long-time performance. Furthermore, recent circuits are equipped with a low-frequency boost amplifier, and the power consumption tends to increase.
【0003】この種の回路あるいは装置で電力消費が大
きいのは、オーディオ出力回路とモータ駆動回路であ
る。オーディオ出力回路の動作電流を低減して消費電力
を抑制するものとしては、特開平4-111506号,特願平7-
50637号等を挙げることができる。前者は、入力信号を
信号増幅系とは別の電源系に加えて入力信号を全波整流
して、全波整流した信号によりオーディオ出力回路の動
作電流を制御することにより入力信号の振幅に応じた電
力をオーディオ出力回路に供給するようにしている。後
者は、ステレオ信号を増幅する際に仮想接地のセンター
アンプ部分をスイッチングレギュレータに置き換えるこ
とで仮想接地レベルの電圧を発生して電力消費の低減を
図っている。従来のこの種のオーディオ増幅回路、特
に、CDあるいはMD、ICメモリオーディオプレーヤ
などは、デジタル信号をアナログ信号に変換してアナロ
グ信号を増幅してアナログ信号出力によりダイナミック
スピーカを駆動している。また、ポータブル磁気テープ
プレーヤなどは、アナログで再生された信号がアナログ
増幅されてスピーカをアナログ信号出力で駆動してい
る。[0003] In this kind of circuit or device, the power consumption is large in an audio output circuit and a motor drive circuit. Japanese Patent Application Laid-Open No. HEI 4-111506 and Japanese Patent Application No. Hei.
No. 50637 and the like. The former applies an input signal to a power supply system separate from the signal amplification system, performs full-wave rectification on the input signal, and controls the operating current of the audio output circuit by the full-wave rectified signal to respond to the amplitude of the input signal. Power supplied to the audio output circuit. In the latter case, when a stereo signal is amplified, the center amplifier portion of the virtual ground is replaced with a switching regulator to generate a voltage at a virtual ground level, thereby reducing power consumption. 2. Description of the Related Art A conventional audio amplifier circuit of this type, particularly a CD or MD, an IC memory audio player, etc., converts a digital signal into an analog signal, amplifies the analog signal, and drives a dynamic speaker by outputting the analog signal. In a portable magnetic tape player or the like, a signal reproduced in analog is analog-amplified and a speaker is driven by an analog signal output.
【0004】[0004]
【発明が解決しようとする課題】このようなアナログ信
号による増幅とアナログ信号出力によるダイナミックス
ピーカの駆動にあっては、微少信号からパワー出力まで
にプリアンプや音量調節回路などが必要であり、オーデ
ィオ信号の増幅を何回も繰り返さなければならない。し
たがって、コンデンサや抵抗回路が多くなり、トランジ
スタ数も増加し、音を発生するまでの電力変換効率がせ
いぜい60%〜70%程度にとどまる。現在のところそ
れ以上の効率を期待することはできない。したがって、
電池による電力消費もある程度までしか低減できず、ま
た、IC化により回路を小さくしたとしても装置の薄型
化、小型化には限界がある。この発明の目的は、このよ
うな従来技術の問題点を解決するものであって、消費電
力を低減し、高効率で電池の演奏時間を延ばすことがで
きるオーディオ信号増幅回路およびオーディオ装置を提
供することにある。In the case of the amplification of an analog signal and the driving of a dynamic speaker by the output of an analog signal, a preamplifier and a volume control circuit are required from a minute signal to a power output. Must be repeated many times. Therefore, the number of capacitors and resistance circuits increases, the number of transistors also increases, and the power conversion efficiency until sound is generated is at most about 60% to 70%. At present no further efficiency can be expected. Therefore,
The power consumption by the battery can be reduced only to a certain extent, and even if the circuit is reduced by using an IC, there is a limit to the reduction in thickness and size of the device. SUMMARY OF THE INVENTION An object of the present invention is to solve such problems of the prior art, and to provide an audio signal amplifying circuit and an audio device capable of reducing power consumption and extending the playing time of a battery with high efficiency. It is in.
【0005】[0005]
【課題を解決するための手段】このような目的を達成す
るためのこの発明のオーディオ信号増幅回路およびオー
ディオ装置の特徴は、デジタルオーディオ信号を受けて
音量調整のためのデジタルの制御信号に応じて音量調整
に対応するデジタルの算出値を発生する演算回路と、こ
の演算回路の算出値をD/A変換してアナログ値を発生
するD/A変換回路と、このD/A変換回路の出力値に
応じて発生期間がPWM変調された所定周波数のパルス
を発生するパルス発生回路と、このパルス発生回路のパ
ルスを受けてPWM変調に対応する電流値の電流を発生
する駆動電流発生回路とを備えていて、駆動電流発生回
路の出力に応じてスピーカを駆動するものである。SUMMARY OF THE INVENTION An audio signal amplifying circuit and an audio device according to the present invention for achieving the above object are characterized by receiving a digital audio signal and responding to a digital control signal for adjusting a volume. An arithmetic circuit for generating a digital calculated value corresponding to volume adjustment, a D / A converting circuit for D / A converting the calculated value of the arithmetic circuit to generate an analog value, and an output value of the D / A converting circuit A pulse generating circuit for generating a pulse of a predetermined frequency whose generation period is PWM-modulated in accordance with the following, and a driving current generating circuit for receiving a pulse of the pulse generating circuit and generating a current having a current value corresponding to the PWM modulation And drives the speaker in accordance with the output of the drive current generation circuit.
【0006】[0006]
【発明の実施の形態】このように、この発明は、音量調
節からオーディオ出力までの回路が演算回路とD/A変
換回路とパルス発生回路と駆動電流発生回路とによるの
で、駆動信号発生までの回路にコンデンサや抵抗回路を
多数設けなくても済む。特に、出力アンプがパルス発生
回路となっていて、スピーカを駆動する出力は、パルス
発生回路の出力を受ける駆動電流発生回路によることに
なるので、アナログ信号を増幅して出力しないで済み、
トランジスタ数も低減することができる。しかも、デジ
タル値で直接音量調整ができるので音量調整回路がアナ
ログ信号の場合より簡単になる。その結果、音を発生す
るまでの電力変換効率がアナログ信号の増幅出力の場合
よりも向上し、小型、薄型な装置を実現することができ
る。特に、ICメモリオーディオプレーヤに適したオー
ディオ装置を実現することができる。As described above, according to the present invention, since the circuit from volume control to audio output is constituted by the arithmetic circuit, the D / A conversion circuit, the pulse generation circuit, and the drive current generation circuit, the circuit until the generation of the drive signal It is not necessary to provide a large number of capacitors and resistor circuits in the circuit. In particular, since the output amplifier is a pulse generation circuit and the output for driving the speaker is based on the drive current generation circuit receiving the output of the pulse generation circuit, it is not necessary to amplify and output the analog signal.
The number of transistors can be reduced. In addition, since the volume can be directly adjusted by a digital value, the volume adjustment circuit becomes simpler than the case of an analog signal. As a result, the power conversion efficiency until the sound is generated is improved as compared with the case of the amplified output of the analog signal, and a small and thin device can be realized. In particular, it is possible to realize an audio device suitable for an IC memory audio player.
【0007】[0007]
【実施例】図1において、1は、Rチャネルのヘッドホ
ーンアンプのオーディオ信号出力回路である。Lチャネ
ルも同様な回路になるので、Rチャネルのみ具体的に示
し、Lチャネルのオーディオ信号出力回路は、ブラック
ボックス2として単に示す。以下、Rチャネルのオーデ
ィオ信号出力回路1のみについて説明し、Lチャネルの
オーディオ信号出力回路2の説明については割愛する。
なお、10は、コントローラであって、オーディオ信号
出力回路1,2の音量等を調整するためにその制御信号
をデジタル値で発生する回路である。また、クロック信
号CLKを発生する。図中、電源となる電池は省略して
ある。Rチャネルのオーディオ信号出力回路1は、ビッ
トシフタ3とD/A変換回路(D/A)4と、PWMス
イッチングパワーアンプ5、そして駆動電流発生回路と
してのL形フィルタ回路6とからなり、ヘッドホーンス
ピーカ7(右側)を駆動する。FIG. 1 shows an audio signal output circuit 1 of an R-channel headphone amplifier. Since the L channel is a similar circuit, only the R channel is specifically shown, and the audio signal output circuit of the L channel is simply shown as a black box 2. Hereinafter, only the R channel audio signal output circuit 1 will be described, and the description of the L channel audio signal output circuit 2 will be omitted.
Reference numeral 10 denotes a controller, which is a circuit that generates a control signal as a digital value in order to adjust the volume and the like of the audio signal output circuits 1 and 2. Further, it generates a clock signal CLK. In the figure, a battery serving as a power supply is omitted. The R-channel audio signal output circuit 1 includes a bit shifter 3, a D / A conversion circuit (D / A) 4, a PWM switching power amplifier 5, and an L-type filter circuit 6 as a drive current generation circuit. The speaker 7 (right side) is driven.
【0008】ビットシフタ3は、いわゆるシフトレジス
タであって、2の累乗の乗算回路である。これは、アナ
ログ信号の増幅回路において音量等を制御する回路に対
応するものであって、音量調整操作に従って音量を調整
する音量調節回路に相当し、ICメモリ9に記憶されて
いるオーディオデジタル信号(主信号S)を直接入力端
子3aに受ける。この主信号S(オーディオデジタル信
号)は、8ビットが有効ビットであり、基準レベルに対
して正負を示す1ビットと“0”のダミービットのnビ
ット付加したn+8ビット、ただしnは2以上の整数で
ある。この実施例ではn=7であり、7ビットが主信号
8ビットの上位に付加され、15ビット+正負を示す1
ビットの合計16ビットの信号である。これは、コント
ローラ10によりICメモリ9から読み出される。ビッ
トシフタ3の入力端子3bには、音量調整操作に従って
コントローラ10から3ビットの音量コントロール信号
Vdを受ける。ビットシフタ3は、入力端子3bに受け
た3ビットのの音量コントロール信号Vdのデジタル値
に従って入力端子3aの8ビットの主信号Sをその分、
上位側にビットシフトさせる。このビットシフトは下位
に“0”のビットを加えることで行われ、シフトした信
号を出力端子3cに発生する。なお、音量調整が“0”
であり、音量調整されない状態ではシフトはされない。The bit shifter 3 is a so-called shift register, and is a power-of-two multiplication circuit. This corresponds to a circuit for controlling the volume or the like in an analog signal amplifier circuit, corresponds to a volume control circuit for adjusting the volume in accordance with a volume control operation, and corresponds to an audio digital signal (IC) stored in the IC memory 9. The main signal S) is directly received at the input terminal 3a. The main signal S (audio digital signal) has 8 bits as valid bits, and n + 8 bits obtained by adding 1 bit indicating positive / negative to the reference level and n dummy bits of “0”, where n is 2 or more. It is an integer. In this embodiment, n = 7, and 7 bits are added to the higher order of 8 bits of the main signal, and 15 bits + 1 indicating positive / negative
It is a signal of 16 bits in total. This is read from the IC memory 9 by the controller 10. The input terminal 3b of the bit shifter 3 receives a 3-bit volume control signal Vd from the controller 10 according to the volume adjustment operation. The bit shifter 3 converts the 8-bit main signal S of the input terminal 3a accordingly to the digital value of the 3-bit volume control signal Vd received at the input terminal 3b.
Bit shift to upper bits. This bit shift is performed by adding a lower-order bit of "0", and a shifted signal is generated at the output terminal 3c. Note that the volume adjustment is “0”
In the state where the volume is not adjusted, no shift is performed.
【0009】具体的には、ビットシフタ3は、15ビッ
トのシフトレジスタ31とフリップフロップ(F/F)
32、レジスタ33、シフトクロック発生回路34とに
より構成される。コントローラ10は、メモリ9の読出
信号Rを発生して、これに対応して読出された読出信号
の16ビットをビットシフタ3の入力端子3aに供給す
る。ビットシフタ3のシフトクロック発生回路34は、
読出信号Rをタイミング信号してコントローラ10から
受けて制御信号CTを発生してこれに応じてそのうちの
主信号Sの8ビットとダミービットを含む15ビットを
シフトレジスタ31にセットし、最上位の正負を示す1
ビットをフリップフロップ32にセットする。次に、シ
フトクロック発生回路33がシフトレジスタ31にセッ
トされた主信号Sの8ビットとダミービットとをコント
ローラ10からのクロックCLKに応じて制御信号CK
により音量コントロール信号Vdのデジタル値の値分だ
け上位桁方向にシフトさせる。More specifically, the bit shifter 3 comprises a 15-bit shift register 31 and a flip-flop (F / F).
32, a register 33, and a shift clock generation circuit 34. Controller 10 generates read signal R for memory 9 and supplies 16 bits of the read signal corresponding to the read signal R to input terminal 3 a of bit shifter 3. The shift clock generation circuit 34 of the bit shifter 3
The read signal R is received as a timing signal from the controller 10 to generate a control signal CT. In response to the control signal CT, 8 bits of the main signal S and 15 bits including a dummy bit are set in the shift register 31, and 1 indicating positive or negative
The bit is set in the flip-flop 32. Next, the shift clock generation circuit 33 converts the eight bits of the main signal S set in the shift register 31 and the dummy bits into a control signal CK in accordance with the clock CLK from the controller 10.
To shift in the upper digit direction by the digital value of the volume control signal Vd.
【0010】例えば、主信号Sの8ビットの値が“10
010010”であり、音量コントロール信号Vdのデ
ジタル値が“011”(=3)であったとすると、主信
号Sを上位方向に3ビットシフトさせる。それは、シフ
トクロック発生回路34が音量コントロール信号Vdの
値“011”を入力端子3bに受けてコントローラ10
からのクロックCLKを3クロック分だけ制御信号CK
としてシフトレジスタ31に加え、セットされている
“10010010”のデータの下位に“0”を3ビッ
ト加わて上位にデータをシフトする。これにより上位に
あるダミービットの“0”が3ビットオーバーフローし
て消失する。その結果、主信号Sのデジタル値は、“1
0010010000”の11ビットになり、シフトレ
ジスタ31の値は、“00001001001000
0”の15ビットとなる。For example, if the 8-bit value of the main signal S is "10
010010 ", and assuming that the digital value of the volume control signal Vd is" 011 "(= 3), the main signal S is shifted upward by 3 bits. The value “011” is received at the input terminal 3b and the controller 10
From the control signal CK for three clocks
And shifts the data upward by adding 3 bits of “0” to the lower part of the set data “10010010”. As a result, “0” of the upper dummy bit overflows by 3 bits and disappears. As a result, the digital value of the main signal S becomes “1”.
The value of the shift register 31 becomes “00001001001000”.
This is 15 bits of 0 ".
【0011】シフトクロック発生回路34によるシフト
が終了すると、図1に示すように、シフトクロック発生
回路34からラッチパルスLpが発生して、これの立ち
上がりでシフトレジスタ31の15ビットの値とフリッ
プフロップ3bの1ビット(最上位ビットとして)との
合計16ビットがパラレルにレジスタ33にセットされ
る。そして、ラッチパルスLpの立ち下がりでレジズタ
33から16ビットのデータ(フリップフロップ32に
セットされた正負を示す1ビットとシフトレジスタ31
の15ビットのデータ)がパラレルにD/A4に出力さ
れる。このとき、正負の1ビットは、入力されたときの
まま最上位ビット(MSB)として出力される。When the shift by the shift clock generation circuit 34 is completed, a latch pulse Lp is generated from the shift clock generation circuit 34, as shown in FIG. A total of 16 bits including one bit of 3b (as the most significant bit) are set in the register 33 in parallel. Then, at the falling edge of the latch pulse Lp, the register 33 outputs 16-bit data (1 bit indicating positive or negative set in the flip-flop 32 and the shift register 31).
Is output in parallel to the D / A 4. At this time, one positive / negative bit is output as the most significant bit (MSB) as input.
【0012】この場合、1ビットシフトで主信号Sの値
が2倍になるので、3ビット分のシフトで主信号Sの値
は、8倍の値になる。ここでは、音量コントロール信号
Vdが3ビットであるので、最大シフト量が“111”
(=7)となり、128倍となる。ここで出力端子3c
の出力を16ビットとし、正負の符号にそのうちの1ビ
ットを採るとすると、有効ビットが15ビットとなっ
て、7ビットまで最大シフトが可能である。なお、入力
側の主信号Sに入力信号として基準レベルに対して正負
の符号ビットを1ビットを加えると主信号Sは9ビット
である。したがって、主信号Sの最大の倍数は、128
倍までになり、最大で128倍の出力信号が得られる。
ただし、これは信号の振幅についてのものであり、音量
自体は、デシベルとなるので、音が128倍として出力
される訳ではない。In this case, since the value of the main signal S is doubled by one-bit shift, the value of the main signal S becomes eight times by the shift of three bits. Here, since the volume control signal Vd is 3 bits, the maximum shift amount is “111”.
(= 7), which is 128 times. Here, the output terminal 3c
Is 16 bits, and one bit is taken as the positive / negative sign, the effective bits are 15 bits, and the maximum shift is possible up to 7 bits. It should be noted that adding one sign bit plus or minus the reference level as an input signal to the main signal S on the input side makes the main signal S 9 bits. Therefore, the maximum multiple of the main signal S is 128
The output signal can be obtained up to 128 times.
However, this is for the amplitude of the signal, and the sound volume itself is in decibels, so that the sound is not output as 128 times.
【0013】D/A4は、ビットシフタ3のこのような
デジタル値をその出力端子3cから受けてアナログ信号
に変換する。したがって、ビットシフタ3によるビット
シフトによって出力信号を2の累乗数で調整することが
でき、デジタル値で出力時の音量を簡単に調節すること
ができる。D/A4のアナログ信号出力は、PWMスイ
ッチングパワーアンプ5に入力される。スイッチングパ
ワーアンプ5は、PWMパルス発生回路5aと、スイッ
チングパワー回路として500kHzのパルスで発振す
るパルス発振器5bとから構成され、D/A4の出力値
に応じて発生期間がPWM変調された所定周波数、ここ
では500kHzのパルスを基準電圧に対して正側と負
側との両方向に発生することができるプッシュ・プル出
力のパルス発生回路である。なお、所定の周波数として
は、100kHz〜1MHz程度の範囲がよい。The D / A 4 receives such a digital value of the bit shifter 3 from its output terminal 3c and converts it into an analog signal. Therefore, the output signal can be adjusted by a power of 2 by the bit shift by the bit shifter 3, and the volume at the time of output can be easily adjusted by a digital value. The analog signal output of the D / A 4 is input to the PWM switching power amplifier 5. The switching power amplifier 5 includes a PWM pulse generation circuit 5a and a pulse oscillator 5b oscillating with a pulse of 500 kHz as a switching power circuit. The switching power amplifier 5 has a predetermined frequency whose generation period is PWM-modulated according to the output value of the D / A 4, Here, this is a push-pull output pulse generation circuit capable of generating a 500 kHz pulse in both the positive side and the negative side with respect to the reference voltage. The predetermined frequency is preferably in the range of about 100 kHz to 1 MHz.
【0014】PWMパルス発生回路5aは、例えば、正
側と負側とにそれぞれ対応して設けられた三角波発生回
路と、三角波発生回路の出力と入力信号と比較するコン
パレータとで構成され、D/A4の出力信号(図2
(a)D/A出力参照)を入力信号として受けてその正
負の振幅レベルを正負の信号レベルに対応してそれぞれ
のコンパレータで比較し、それに応じて正負それぞれの
側において信号レベルが大きいときにパルス幅が大きく
なるパルスを発生する。なお、上記の場合、三角波発生
回路の周波数は、50kHz程度であり、オーディオ信
号に対して十分高い周波数である。また、正側における
コンパレータは、(+)入力側に入力信号を受け、基準
側の(−)入力に三角波出力を受け、負側におけるコン
パレータは、(−)入力側に入力信号を受け、(+)入
力に三角波出力を受ける。The PWM pulse generating circuit 5a includes, for example, a triangular wave generating circuit provided for each of the positive side and the negative side, and a comparator for comparing the output of the triangular wave generating circuit with an input signal. A4 output signal (FIG. 2
(A) D / A output) is received as an input signal, and the positive and negative amplitude levels are compared by respective comparators corresponding to the positive and negative signal levels. Generate a pulse whose pulse width increases. In the above case, the frequency of the triangular wave generation circuit is about 50 kHz, which is a sufficiently high frequency for the audio signal. The comparator on the positive side receives the input signal on the (+) input side, receives the triangular wave output on the (−) input on the reference side, and the comparator on the negative side receives the input signal on the (−) input side, +) Receives triangular wave output at input.
【0015】これにより、所定の基準レベルに対して正
負のPWMパルス(図2(b)PWMパルス参照)を発
生する。PWMパルス発生回路5aからこの正負のPW
Mパルスをパルス発振器5bが受けて、パルス発振器5
bがパルスのある期間の間500kHzのスイッチング
パルスを発生し、このスイッチングパルスとして正側ア
ナログ信号に応じて正側パルスを発生し、負側アナログ
信号に応じて負側パルスを発生する。その結果、パルス
の発生期間がD/A4のアナログ信号出力に応じてPW
M変調された500kHzの出力パルス(図2(c)参
照)がパルス発振器5bから得られる。この出力パルス
がL形フィルタ回路6に送出される。なお、実際の出力
パルス数は図2(c)に示すものよりも多いが、説明の
都合上、それを簡略化して図2(c)に示す。L形フィ
ルタ回路6は、コイルLの後端にコンデンサCが設けら
れ、これを介して接地されたL形フィルタであって、特
にコイルLによりPWM信号がアナログ信号の振幅に対
応する電流値を持つ駆動電流に変換される。この駆動電
流に変換された信号がスピーカ7に加えられて、音に変
換され、外部へと出力される。As a result, positive and negative PWM pulses are generated with respect to a predetermined reference level (refer to FIG. 2B). The positive and negative PWM signals are output from the PWM pulse generation circuit 5a.
The pulse generator 5b receives the M pulse,
b generates a switching pulse of 500 kHz for a certain period of the pulse, generates a positive pulse in accordance with the positive analog signal as the switching pulse, and generates a negative pulse in accordance with the negative analog signal. As a result, the pulse generation period is set to PW in accordance with the analog signal output of D / A4.
An M-modulated output pulse of 500 kHz (see FIG. 2C) is obtained from the pulse generator 5b. This output pulse is sent to the L-type filter circuit 6. Although the actual number of output pulses is larger than that shown in FIG. 2 (c), it is simplified and shown in FIG. 2 (c) for convenience of explanation. The L-type filter circuit 6 is an L-type filter in which a capacitor C is provided at the rear end of the coil L, and is grounded through the capacitor C. It is converted to the drive current that it has. The signal converted into the drive current is applied to the speaker 7, converted into sound, and output to the outside.
【0016】なお、L形フィルタ回路6は、周波数が5
00kHzの信号をオーディオ周波数の信号に変換する
ので、小さなコイルと小さなコンデンサを有する受動回
路で済む。また、このとき、スピーカ7のコイル成分も
電流値変換に寄与する。このような回路においては、出
力増幅回路はなく、音量調整もデジタル値でできるの
で、音量調整回路からオーディオ出力アンプまでの回路
全体が簡単な回路になる。The L-type filter circuit 6 has a frequency of 5
Since a signal of 00 kHz is converted into a signal of an audio frequency, a passive circuit having a small coil and a small capacitor is sufficient. At this time, the coil component of the speaker 7 also contributes to the current value conversion. In such a circuit, there is no output amplifying circuit and the volume can be adjusted by digital values, so that the entire circuit from the volume adjusting circuit to the audio output amplifier is a simple circuit.
【0017】ところで、実施例では、最上位ビット(M
SB)を正負の符号ビットとして設けて、ビットシフタ
では最上位ビットをフリップフロップに記憶しておき、
1個のシフトレジスタで主信号Sのビットを音量に応じ
てビットシフトしているが、この場合にフリップフロッ
プを削除して、正側と負側のそれれぞれに対応してシフ
トレジスタを設け、正負の符号ビットに応じてシフトレ
ジスタを選択しるようにしてもよい。このような場合に
は、選択されたシフトレジズタの1つの最上位ビットを
常に“1”とし、他方の最上位ビットを常に“0”にな
るようにすればよい。In the embodiment, the most significant bit (M
SB) as positive and negative sign bits, and the bit shifter stores the most significant bit in a flip-flop,
The bit of the main signal S is bit-shifted by one shift register in accordance with the volume. In this case, the flip-flop is deleted, and the shift register is shifted in accordance with each of the positive side and the negative side. The shift register may be provided in accordance with the sign bit of the positive or negative sign. In such a case, one most significant bit of the selected shift register should always be "1", and the other most significant bit should always be "0".
【0018】また、実施例では、音量調整としてビット
シフタを用いているが、これは、回路構成を簡単にする
ために使用したものであって、ビットシフタに換えてデ
ジタルの乗算器、あるいは特定の数値を乗算あるいは加
算する演算回路を有する音量調整回路により制御値との
間で演算することで主信号Sの値を算出するものであっ
てもよいことはもちろんである。また、L形の受動フィ
ルタ回路は、コイルを有する回路であばよく、コイル成
分のある他の回路であってもよい。スピーカのコイル成
分が大きなL成分をもっていれば、これをそのまま利用
することも可能である。さらに、実施例の3ビットの音
量コントロール信号Vdに1ビット正負の制御符号を加
えて、音量調節として下位方向にシフトさせて主信号S
の値を累乗に小さくすることもできる。これにより音量
を“0”にするか、絞ることが可能である。このような
音量コントロール信号Vdは、2ビットであってもよ
く、また、3ビット以上であってもよい。Further, in the embodiment, the bit shifter is used for volume control, but this is used for simplifying the circuit configuration. Instead of the bit shifter, a digital multiplier or a specific numerical value is used. Of course, the value of the main signal S may be calculated by calculating with the control value by a volume control circuit having a calculation circuit for multiplying or adding. The L-type passive filter circuit may be a circuit having a coil, and may be another circuit having a coil component. If the coil component of the speaker has a large L component, it can be used as it is. Further, a 1-bit positive / negative control code is added to the 3-bit volume control signal Vd of the embodiment, and the main signal S is shifted downward to adjust the volume.
Can be reduced to a power. As a result, the volume can be set to “0” or reduced. Such a volume control signal Vd may be 2 bits, or may be 3 bits or more.
【0019】[0019]
【発明の効果】以上説明したきたように、この発明にあ
っては、音量調節からオーディオ出力までの回路が演算
回路とD/A変換回路とパルス発生回路と駆動電流発生
回路とによるので、駆動信号発生までの回路にコンデン
サや抵抗回路を多数設けなくても済む。特に、出力アン
プがパルス発生回路となっていて、スピーカを駆動する
出力は、パルス発生回路の出力を受ける駆動電流発生回
路によることになるので、アナログ信号を増幅して出力
しないで済み、トランジスタ数も低減することができ
る。しかも、デジタル値で直接音量調整ができるので音
量調整回路がアナログ信号の場合より簡単になる。その
結果、音を発生するまでの電力変換効率がアナログ信号
の増幅出力の場合よりも向上し、小型、薄型な装置を実
現することができる。特に、ICメモリオーディオプレ
ーヤに適したオーディオ装置を実現することができる。As described above, according to the present invention, since the circuit from volume control to audio output is constituted by the arithmetic circuit, the D / A conversion circuit, the pulse generation circuit and the drive current generation circuit, There is no need to provide a large number of capacitors and resistor circuits in the circuit up to the signal generation. In particular, since the output amplifier is a pulse generation circuit, and the output for driving the speaker depends on the drive current generation circuit receiving the output of the pulse generation circuit, it is not necessary to amplify and output the analog signal, and the number of transistors Can also be reduced. In addition, since the volume can be directly adjusted by a digital value, the volume adjustment circuit becomes simpler than the case of an analog signal. As a result, the power conversion efficiency until the sound is generated is improved as compared with the case of the amplified output of the analog signal, and a small and thin device can be realized. In particular, it is possible to realize an audio device suitable for an IC memory audio player.
【図1】図1は、この発明のオーディオ信号増幅回路を
適用した一実施例の電池駆動のオーディオ出力回路を中
心としたブロック図である。FIG. 1 is a block diagram mainly showing a battery-driven audio output circuit according to an embodiment to which an audio signal amplifying circuit of the present invention is applied;
【図2】図2は、PWMスイッチングパワーアンプの動
作波形の説明図である。FIG. 2 is an explanatory diagram of operation waveforms of a PWM switching power amplifier.
1,2…オーディオ信号出力回路、3…ビットシフト、
4…D/A変換回路(D/A)、5…PWMスイッチン
グパワー出力アンプ、5a…PWMパルス発生回路、5
b…パルス発振器、6…L形フィルタ回路、7…ヘッド
ホーンスピーカ、10…コントローラ、3a,3B…入
力端子、3c…出力端子、31…シフトレジスタ、32
…フリップフロップ(F/F)、33…レジスタ、34
…シフトクロック発生回路。1, 2, audio signal output circuit, 3 bit shift,
4 ... D / A conversion circuit (D / A), 5 ... PWM switching power output amplifier, 5a ... PWM pulse generation circuit, 5
b: pulse oscillator, 6: L-type filter circuit, 7: headphone speaker, 10: controller, 3a, 3B: input terminal, 3c: output terminal, 31: shift register, 32
... Flip-flop (F / F), 33 ... Register, 34
... Shift clock generation circuit.
Claims (7)
ィオ信号に変換して増幅するオーディオ増幅回路におい
て、前記デジタルオーディオ信号を受けて音量調整のた
めのデジタルの制御信号に応じて前記音量調整に対応す
るデジタルの算出値を発生する演算回路と、この演算回
路の前記算出値をD/A変換してアナログ値を発生する
D/A変換回路と、このD/A変換回路の出力値に応じ
て発生期間がPWM変調された所定周波数のパルスを発
生するパルス発生回路と、このパルス発生回路の前記パ
ルスを受けてPWM変調に対応する電流値の電流を発生
する駆動電流発生回路とを備え、前記駆動電流発生回路
の出力に応じてスピーカを駆動するオーディオ増幅回
路。1. An audio amplifier circuit for converting a digital audio signal into an analog audio signal and amplifying the digital audio signal, the digital amplifier corresponding to the digital audio signal in response to a digital control signal for adjusting the volume. An arithmetic circuit for generating a calculated value, a D / A conversion circuit for D / A converting the calculated value of the arithmetic circuit to generate an analog value, and a generation period corresponding to an output value of the D / A conversion circuit. A pulse generation circuit for generating a pulse of a predetermined frequency subjected to PWM modulation, and a drive current generation circuit for receiving the pulse of the pulse generation circuit and generating a current having a current value corresponding to the PWM modulation; An audio amplifier circuit that drives a speaker according to the output of the circuit.
電流発生回路はコイルを有するフィルタ回路であり、前
記パルス発生回路はスイッチングしている期間が前記D
/A変換回路の正側および負側の前記出力値においてそ
れぞれ大きくなると長くなるスイッチングパワー回路で
ある請求項1記載のオーディオ増幅回路。2. The driving circuit according to claim 1, wherein the arithmetic circuit is a multiplying circuit, the driving current generating circuit is a filter circuit having a coil, and the pulse generating circuit has a period during which the switching is performed.
2. The audio amplifier circuit according to claim 1, wherein the switching power circuit becomes longer as the output values on the positive and negative sides of the / A conversion circuit become larger.
デジタルオーディオ信号は、ICメモリから読み出され
るものであり、前記ICメモリから読出されるデータ
は、上位桁側にn個(nは2かそれ以上の整数)のダミ
ービットが付加されていて、前記ビットシフタは、シフ
トレジスタを有していて前記n個のダミービットが付加
された前記デジタルオーディオ信号を前記シフトレジス
タにセットして前記音量調整のためのデジタルの制御信
号に応じて前記シフトレジスタのデータを上位桁方向に
シフトさせるものである請求項2記載のオーディオ増幅
回路。3. The multiplying circuit is a bit shifter, wherein the digital audio signal is read from an IC memory, and the number of data read from the IC memory is n (n is 2 or The bit shifter has a shift register, sets the digital audio signal to which the n dummy bits are added in the shift register, and sets the digital audio signal for the volume adjustment. 3. The audio amplifying circuit according to claim 2, wherein the data in the shift register is shifted in a direction of an upper digit in accordance with a digital control signal.
ットが値の正負をしめす符号ビットであり、この符号ビ
ットはシフトされることなく最上位ビットとして前記D
/A回路に出力される請求項4記載のオーディオ増幅回
路。4. The digital audio signal, wherein the most significant bit is a sign bit indicating whether the value is positive or negative, and this sign bit is not shifted and is used as the most significant bit as the D bit.
5. The audio amplifier circuit according to claim 4, wherein the signal is output to a / A circuit.
ィオ信号に変換して増幅するオーディオ装置において、
前記デジタルオーディオ信号を受けて音量調整のための
デジタルの制御信号に応じて前記音量調整に対応するデ
ジタルの算出値を発生する演算回路と、この演算回路の
前記算出値をD/A変換してアナログ値を発生するD/
A変換回路と、このD/A変換回路の出力値に応じて発
生期間がPWM変調された所定周波数のパルスを発生す
るパルス発生回路と、このパルス発生回路の前記パルス
を受けてPWM変調に対応する電流値の電流を発生する
駆動電流発生回路とを有するオーディオ増幅回路と、音
量調整操作に応じて前記制御信号を発生するコントロー
ラと、前記駆動電流発生回路の出力に応じて駆動される
スピーカとを備えたオーディオ装置。5. An audio device for converting a digital audio signal into an analog audio signal and amplifying the same,
An arithmetic circuit that receives the digital audio signal and generates a digital calculation value corresponding to the volume adjustment in response to a digital control signal for adjusting the volume; and performs D / A conversion on the calculation value of the arithmetic circuit. D / to generate an analog value
An A conversion circuit, a pulse generation circuit for generating a pulse of a predetermined frequency whose generation period is PWM-modulated in accordance with the output value of the D / A conversion circuit, and receiving the pulse of the pulse generation circuit, corresponding to the PWM modulation An audio amplifier circuit having a drive current generation circuit that generates a current having a current value to be controlled, a controller that generates the control signal in accordance with a volume adjustment operation, and a speaker that is driven in accordance with an output of the drive current generation circuit. Audio device equipped with.
電流発生回路はコイルを有するフィルタ回路であり、前
記パルス発生回路はスイッチングしている期間が前記D
/A変換回路の正側および負側の前記出力値においてそ
れぞれ大きくなると長くなるスイッチングパワー回路で
ある請求項5記載のオーディオ装置。6. The driving circuit according to claim 1, wherein the arithmetic circuit is a multiplying circuit, the driving current generating circuit is a filter circuit having a coil, and the pulse generating circuit has a period during which the D is switched.
6. The audio apparatus according to claim 5, wherein the switching power circuit becomes longer as the output values on the positive and negative sides of the / A conversion circuit increase.
デジタルオーディオ信号は、ICメモリから読み出され
るものであり、前記ICメモリから読出されるデータ
は、上位桁側にn個(nは2かそれ以上の整数)のダミ
ービットが付加されていて、前記ビットシフタは、シフ
トレジスタを有していて前記n個のダミービットが付加
された前記デジタルオーディオ信号を前記シフトレジス
タにセットして前記音量調整のためのデジタルの制御信
号に応じて前記シフトレジスタのデータを上位桁方向に
シフトさせるものである請求項8記載のオーディオ装
置。7. The multiplying circuit is a bit shifter, wherein the digital audio signal is read from an IC memory, and the number of data read from the IC memory is n (n is 2 or more) in an upper digit side. The bit shifter has a shift register, sets the digital audio signal to which the n dummy bits are added in the shift register, and sets the digital audio signal for the volume adjustment. 9. The audio device according to claim 8, wherein the data in the shift register is shifted in an upper digit direction in accordance with a digital control signal for the shift operation.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11307616A JP2000223965A (en) | 1998-11-04 | 1999-10-28 | Audio amplifier circuit and audio device using the same circuit |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10-313433 | 1998-11-04 | ||
JP31343398 | 1998-11-04 | ||
JP11307616A JP2000223965A (en) | 1998-11-04 | 1999-10-28 | Audio amplifier circuit and audio device using the same circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000223965A true JP2000223965A (en) | 2000-08-11 |
Family
ID=26565193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11307616A Pending JP2000223965A (en) | 1998-11-04 | 1999-10-28 | Audio amplifier circuit and audio device using the same circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000223965A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030080460A (en) * | 2002-04-08 | 2003-10-17 | 이성호 | Battery current up equipment $ low frequency maker |
KR101053011B1 (en) * | 2003-09-19 | 2011-07-29 | 소니 주식회사 | Digital amplifier |
CN111083606A (en) * | 2018-10-19 | 2020-04-28 | 知微电子有限公司 | Sound producing apparatus |
-
1999
- 1999-10-28 JP JP11307616A patent/JP2000223965A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030080460A (en) * | 2002-04-08 | 2003-10-17 | 이성호 | Battery current up equipment $ low frequency maker |
KR101053011B1 (en) * | 2003-09-19 | 2011-07-29 | 소니 주식회사 | Digital amplifier |
CN111083606A (en) * | 2018-10-19 | 2020-04-28 | 知微电子有限公司 | Sound producing apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6466087B2 (en) | Method and apparatus providing digital error correction for a class D power stage | |
CN100514842C (en) | Signal output circuit, audio signal output apparatus using the same, and electronic device | |
JP2010504004A (en) | Class D audio amplifier | |
CN101010873A (en) | Audio signal amplifying circuit and electronic device using the same | |
JP4662860B2 (en) | Pop noise reduction circuit | |
US6853325B2 (en) | Pulse width modulation digital amplifier | |
US6441760B2 (en) | Method and apparatus for digital to analog conversion | |
US6266425B1 (en) | Audio amplifier circuit and audio device using the circuit | |
JP2004222251A (en) | Digital amplifier | |
US8249274B2 (en) | Audio amplifier with timing circuit to power down bias control and amplifying circuits in sequence | |
JP2000223965A (en) | Audio amplifier circuit and audio device using the same circuit | |
JPS5833293A (en) | Power conservator for electronic musical instrument | |
JP2005223667A (en) | Audio signal amplification method and apparatus | |
US7532543B2 (en) | Acoustic signal generating apparatus | |
US7629842B2 (en) | Class D audio amplifier | |
US20080253585A1 (en) | Apparatus and method for controlling volume | |
JP2003338718A (en) | Digital amplifier | |
JP3907982B2 (en) | amplifier | |
JPH07184370A (en) | Battery-driven acoustic device | |
JPH08222976A (en) | Audio signal amplifier | |
JP3586054B2 (en) | Power amplifier | |
JPH09148851A (en) | Switching power source for audio | |
JPH06260908A (en) | Pwm converting circuit | |
JP3857154B2 (en) | Pulse code modulation signal regeneration device | |
JP4688225B2 (en) | Power amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040604 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060502 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060502 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070109 |