JP2000221931A - Image display method - Google Patents

Image display method

Info

Publication number
JP2000221931A
JP2000221931A JP2447099A JP2447099A JP2000221931A JP 2000221931 A JP2000221931 A JP 2000221931A JP 2447099 A JP2447099 A JP 2447099A JP 2447099 A JP2447099 A JP 2447099A JP 2000221931 A JP2000221931 A JP 2000221931A
Authority
JP
Japan
Prior art keywords
signal
time
rgb
unit
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2447099A
Other languages
Japanese (ja)
Inventor
Yoshihiro Yamaguchi
順弘 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Akai Electric Co Ltd
Original Assignee
Akai Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Akai Electric Co Ltd filed Critical Akai Electric Co Ltd
Priority to JP2447099A priority Critical patent/JP2000221931A/en
Publication of JP2000221931A publication Critical patent/JP2000221931A/en
Pending legal-status Critical Current

Links

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

PROBLEM TO BE SOLVED: To acquire RGB signals at the same time, and to improve an apparent horizontal resolution. SOLUTION: A picture image by an image signal is displayed on a display panel 9 where each pixel is composed by three display cells of RGB. Analog image signals are sampled for every pixel unit and converted into digital values, and digital image signals of a pixel unit acquired at the same time are converted into an R signal, a G signal and a B signal, and displayed on the panel 9. Sampling is executed by having a horizontal scanning on the panel 9 as a unit time, by having a time difference of [(1/a sampling frequency of a pixel unit)/3] relative to the reference time, and by having three unit times as one cycle. The combination order of the RGB display cells comprising a pixel is changed at every unit time, so that display positions on the panel 9 of the R signal, the G signal and the B signal converted from the digital image signals acquired at the same time are displayed by images on the positions corresponding to time differences of sampling of at every unit time by being shifted as much as the time differences of sampling at every unit time.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明が属する技術分野】この発明はアナログ映像信号
を離散的な信号に変換して表示する画像表示方法に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image display method for converting an analog video signal into a discrete signal for display.

【0002】[0002]

【従来の技術】一般に、AC(交流)型PDP(プラズ
マ・ディスプレイ・パネル)のような固定画素発光によ
る表示機器は、基本的にRGBの3種のセルの組を一画
素単位として表示する。この表示パネル上のRGBセル
の位置はずれているが、このずれは微少なため、人間の
目にはこれが加法混色により一画素単位の光として認識
される。そして、この表示における水平解像度はパネル
が有する水平画素数により決定される。
2. Description of the Related Art In general, a display device using fixed pixel light emission such as an AC (AC) type PDP (plasma display panel) basically displays a set of three types of RGB cells as one pixel unit. Although the positions of the RGB cells on the display panel are shifted, the shift is so small that human eyes recognize this as light of one pixel unit by additive color mixture. The horizontal resolution in this display is determined by the number of horizontal pixels of the panel.

【0003】また、このような表示機器では、アナログ
映像信号を前記パネルが有する1水平走査区間内の画素
数分サンプル取得してディジタル映像信号に変換し、表
示するのが普通である。このように、従来の上記した画
像表示方法では、水平解像度の向上のために、RGBセ
ル単位の個々の分解能を活かすことはなされていなかっ
た。ただ、特開平1−97089号公報には、RGBア
ナログ信号をディジタル信号に変換する際の前記RGB
アナログ信号からのサンプル取得においては、各々の信
号を実質上、同一時刻にサンプル取得せず、表示機器の
RGBセルの位置ずれに応じた時間をずらせてサンプル
取得することにより、見掛け上の水平解像度を高めるも
のが示されている。このように、前記公報のものでは、
有効とするRGB信号の取得時刻が物理的なパネル上の
RGBセル位置ずれと一致している。
In such a display device, it is common that an analog video signal is sampled for the number of pixels in one horizontal scanning section of the panel, converted into a digital video signal, and displayed. As described above, in the above-described conventional image display method, individual resolutions in units of RGB cells have not been utilized in order to improve the horizontal resolution. However, Japanese Unexamined Patent Publication No. Hei 1-97089 discloses that the RGB analog signal when converting an RGB analog signal into a digital signal.
In obtaining a sample from an analog signal, an apparent horizontal resolution is obtained by obtaining a sample at a time corresponding to a position shift of an RGB cell of a display device without substantially obtaining a sample of each signal at the same time. Are shown. Thus, in the publication,
The acquisition time of the valid RGB signal matches the RGB cell position shift on the physical panel.

【0004】[0004]

【発明が解決しようとする課題】この発明は、前記した
公報のように、有効とするRGB信号の取得時刻をずら
すことなく、RGB信号を同一時刻に取得し、しかも水
平解像度を見掛け上向上させることができる画像表示方
法を提供することを目的とするものである。
According to the present invention, as described in the above-mentioned publication, the RGB signals are acquired at the same time without shifting the acquisition times of the valid RGB signals, and the horizontal resolution is apparently improved. It is an object of the present invention to provide an image display method capable of performing the following.

【0005】[0005]

【課題を解決するための手段】アナログ映像信号のサン
プリング時、サンプリングクロックもしくは信号自体
を、3単位時間シーケンスでずらす。最小単位時間は1
水平走査期間毎とする。即ち、1水平走査期間内でのサ
ンプリング時刻が単位時間毎に(1/fs)/3時間ず
つ水平方向に基準時刻に対してずれるようにし、これが
3単位時間周期で元に戻るようにする。ここで1/fs
は1/サンプリングクロックであり、AD変換後のデー
タ周期を示す。そして、これをパネル上に表示する際に
も、このずれを保つようにする。即ち、1単位時間目は
通常の一映像画素単位である[RGB]セル組み合わせ
を1単位に、2単位時間目は前者に対して一つ後の組の
Rセルを使った組み合わせである[GBR]を、3単位
時間目は一つ後の組のR,G画素を使った組み合わせで
ある[BRG]を一映像画素単位として、サンプリング
された時刻の画像と対応させる。
When an analog video signal is sampled, the sampling clock or the signal itself is shifted in a three-unit time sequence. The minimum unit time is 1
It is every horizontal scanning period. That is, the sampling time within one horizontal scanning period is shifted from the reference time in the horizontal direction by (1 / fs) / 3 hours per unit time, and this is returned in the unit time period of 3 units. Where 1 / fs
Denotes a 1 / sampling clock, which indicates a data cycle after AD conversion. Then, when displaying this on the panel, this deviation is maintained. That is, the first unit time is a unit using the [RGB] cell combination that is a normal one pixel unit, and the second unit time is a combination using the next set of R cells with respect to the former [GBR]. ] Is associated with the image at the sampled time in the third unit time using [BRG], which is the combination using the next set of R and G pixels, as one image pixel unit.

【0006】[0006]

【作用】アナログ映像信号を周波数fs のクロックに
て、例えばフィールド毎に水平同期信号を基準として
{(1/fs)/3}時間のずれを持つようにサンプリ
ングする。このようにして取得されたディジタル信号は
RGB信号に変換される。この1単位のRGB信号の組
を前記単位時間、例えばフィールド毎に位置をずらして
表示することにより、見掛け上水平解像度が上がったよ
うに見える。
The analog video signal is sampled by a clock having a frequency of fs so as to have a time shift of {(1 / fs) / 3} with respect to the horizontal synchronization signal for each field, for example. The digital signal thus obtained is converted into an RGB signal. By displaying the set of one unit of RGB signal with the position shifted by the unit time, for example, for each field, it appears that the apparent horizontal resolution has increased.

【0007】[0007]

【発明の実施の形態】以下、本発明の実施形態を図1か
ら図3までを用いて説明する。図1はアナログ輝度色差
映像信号を、RGBストライプセル構造を持つパネルに
表示するための回路ブロック図であり、1はアナログ輝
度信号が入力される入力端子、2はアナログR−Y信号
が入力される入力端子、3はアナログB−Y信号が入力
される入力端子である。4、5、6は前記輝度色差信号
をアナログからディジタルに変換するAD変換器であ
り、そのサンプリングクロックが制御ブロック10より
入力される。7はAD変換器4,5,6からの輝度色差
信号をRGB信号に変換するマトリクス回路である。8
は後述の表示パネルでの画像拡大縮小等の機能を実現す
るためのデータ保持に用いられるメモリ+演算器、9は
RGBストライプセル構造を有する表示パネルである。
11は入力映像信号の同期信号類の入力端子、10は前
記したようにAD変換器4,5,6へのサンプリングク
ロックの供給、メモリ+演算回路8へのデータリードラ
イト指示、表示パネル9への同期出力等を制御する制御
ブロックである。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS. FIG. 1 is a circuit block diagram for displaying an analog luminance color difference video signal on a panel having an RGB stripe cell structure, wherein 1 is an input terminal to which an analog luminance signal is input, and 2 is an analog RY signal. The input terminal 3 is an input terminal to which an analog BY signal is input. Reference numerals 4, 5, and 6 denote AD converters for converting the luminance and color difference signals from analog to digital. The sampling clocks are input from the control block 10. Reference numeral 7 denotes a matrix circuit for converting the luminance / color difference signals from the AD converters 4, 5, and 6 into RGB signals. 8
Is a memory + arithmetic unit used for holding data for realizing functions such as image enlargement / reduction in a display panel described later, and 9 is a display panel having an RGB stripe cell structure.
Reference numeral 11 denotes an input terminal for input video signal synchronization signals and the like. Reference numeral 10 denotes supply of a sampling clock to the AD converters 4, 5, and 6, data read / write instructions to the memory + arithmetic circuit 8, and display panel 9 as described above. Is a control block for controlling a synchronous output and the like.

【0008】次に図1の動作を、図2及び図3を参照し
ながら説明する。図2における(a)は図1の入力端子
1、2、3への入力映像信号の水平同期信号であり、図
1の入力端子11への入力同期信号の一部である。
(b)は3フィールドシーケンスでの1フィールド目の
入力映像信号に対するサンプリングクロック位相を示
す。そして、2フィールド目は(c)、3フィールド目
は(d)に示すような、1フィールド毎に{(1/f
s)/3}時間ずつ位相をずらしたサンプリングクロッ
クにより入力映像信号をサンプリングする。図1,図2
においてはサンプリングクロック側の位相をずらしてい
るが、クロックは一定として入力信号側をずらすように
しても実現可能である。
Next, the operation of FIG. 1 will be described with reference to FIGS. FIG. 2A shows a horizontal synchronization signal of the input video signal to the input terminals 1, 2, and 3 in FIG. 1, and is a part of the input synchronization signal to the input terminal 11 in FIG.
(B) shows the sampling clock phase for the input video signal of the first field in the three-field sequence. The second field is (c), and the third field is as shown in (d).
s) The input video signal is sampled by a sampling clock whose phase is shifted by} time. 1 and 2
In the above, the phase of the sampling clock is shifted, but it is also possible to shift the input signal side while keeping the clock constant.

【0009】さて、このように取得された映像信号は静
止画入力として考えると、1フィールド目を基準とした
時には2フィールド目、3フィールド目では画面上で順
次右方向にずれた映像であることが理解できる。そし
て、4フィールド目には1フィールド目の位置に戻る。
このようなフィールド毎の切換制御の下に取得された輝
度色差信号は、図1のマトリクス回路7にて同時刻に取
得された輝度色差信号よりRGB信号へ変換される。
[0009] Considering that the video signal thus obtained is a still image input, the video signal is sequentially shifted rightward on the screen in the second field and the third field with reference to the first field. Can understand. Then, in the fourth field, the position returns to the position of the first field.
The luminance and chrominance signals acquired under such switching control for each field are converted from the luminance and chrominance signals acquired at the same time by the matrix circuit 7 in FIG. 1 into RGB signals.

【0010】この変換されたRGB信号は、通常前記し
た表示パネル9へ入力する前に図1のメモリ+演算回路
8にて画像拡大縮小等の補間処理が行われる。このメモ
リ+演算回路8への信号書き込みをフィールド毎のずれ
無く行うように制御し、前記メモリ+演算回路8からの
表示パネル9へのRGB信号出力がフィールド毎にずれ
を持つように、図1の制御ブロック10にて前記メモリ
+演算回路8に対し制御する。
The converted RGB signals are usually subjected to interpolation processing such as image enlargement / reduction by the memory + arithmetic circuit 8 in FIG. 1 before being input to the display panel 9 described above. 1 is controlled so that the signal writing to the memory + arithmetic circuit 8 is performed without deviation for each field, and the RGB signal output from the memory + arithmetic circuit 8 to the display panel 9 has a deviation for each field. The control block 10 controls the memory + arithmetic circuit 8.

【0011】この位置関係を表示パネル9上に実現させ
るための具体例を説明する。図3は表示パネル9上での
RGBセルの配置及びRGBセルのうち、同時に表示さ
れる組み合わせを概念的に示すものであり、この図にお
ける(e)は、図2(b)でのサンプリング位相により
取得された輝度色差信号から変換された一画素を構成す
るRGB信号を表示する際の、対応するRGBセルの組
み合わせを表し、同様にして図3(f)は図2(c)、
図3(g)は図2(d)のものを表している。
A specific example for realizing this positional relationship on the display panel 9 will be described. FIG. 3 conceptually shows the arrangement of the RGB cells on the display panel 9 and the combination displayed simultaneously among the RGB cells. FIG. 3 (e) shows the sampling phase in FIG. 2 (b). 3C shows a combination of corresponding RGB cells when displaying RGB signals constituting one pixel converted from the luminance / color difference signals obtained by the above. Similarly, FIG.
FIG. 3 (g) shows that of FIG. 2 (d).

【0012】表示パネル9の前記したRGBセルへの対
応を実現させる手法として、次のようなものが考えられ
る。即ち、使用する表示パネル9への信号入力方法が、
RGB信号を各々並列に入力する仕様であるとし、その
時に一組の画像データとして扱われるRGB信号のパネ
ル表示上での組み合わせが、図3(e)に示すものであ
るとする。前記したようにメモリ+演算回路8への書き
込みについて、同一時刻に取得した輝度色差信号から変
換したRGB信号をずれなくメモリ+演算回路8上に格
納しているとすれば、図2(b)のサンプリングを元と
するRGB信号はそのまま並列に表示パネル9へ出力、
図2(c)のRGB信号はR信号のみを次の並列転送で
表示パネル9へ送るように遅らせて出力、図2(d)の
RGB信号はR及びGの信号を次の並列転送で表示パネ
ル9へ送るように遅らせて出力する。
As a method of realizing the display panel 9 corresponding to the above-described RGB cells, the following method is considered. That is, the signal input method to the display panel 9 to be used is as follows.
It is assumed that the RGB signals are input in parallel, and the combination of the RGB signals treated as a set of image data on the panel display at that time is as shown in FIG. As described above, for writing to the memory + arithmetic circuit 8, if the RGB signals converted from the luminance / chrominance signals acquired at the same time are stored in the memory + arithmetic circuit 8 without deviation, FIG. The RGB signals based on the sampling of are output to the display panel 9 in parallel as they are,
The RGB signal shown in FIG. 2C is output with a delay such that only the R signal is sent to the display panel 9 in the next parallel transfer, and the RGB signal shown in FIG. 2D displays the R and G signals in the next parallel transfer. The output is delayed and sent to panel 9.

【0013】このように出力制御することにより、図3
(e)に示す標準の一画素を構成するRGBセルの組み
合わせが、2フィールド目、3フィールド目には図3
(f),(g)に示すRGBセルの組み合わせにするこ
とができ、結果的にサンプリングにおけるフィールド毎
の取得画像のずれを、表示パネル9上に再現することが
できる。上記の例はフィールドを単位時間としての制御
したものであるが、ライン単位で切換て3ラインシーケ
ンス制御としてもよいし、ライン単位とフィールド単位
とを組み合わせて制御してもよい。
[0013] By controlling the output in this manner, FIG.
The combination of the RGB cells constituting one standard pixel shown in FIG.
The combination of the RGB cells shown in (f) and (g) can be used, and as a result, the shift of the acquired image for each field in sampling can be reproduced on the display panel 9. In the above example, the field is controlled as a unit time, but switching may be performed in line units to perform three-line sequence control, or control may be performed by combining line units and field units.

【0014】因みに、表示機器のための必須機能として
画質調整機能が知られているが、この機能をディジタル
回路にて小規模で行うために、RGB信号での処理では
なく、輝度及び色差信号で処理するのが普通である。即
ち、明るさ、コントラスト、シャープネス等の調整は輝
度信号のみに対して処理し、色相、色飽和度等は色差信
号のみに対して処理する。RGB信号での処理において
はこのような処理をRGB全てに対して行わねばならな
らず、ディジタル回路の規模が大きくなるという問題が
ある。前記実施形態のようにサンプル取得されたディジ
タル映像信号が輝度色差信号である場合には、前記ディ
ジタル回路の小規模化が可能である。
Incidentally, an image quality adjustment function is known as an essential function for a display device. However, since this function is performed on a small scale by a digital circuit, it is not processed by an RGB signal but by a luminance and color difference signal. It is common to process. That is, adjustment of brightness, contrast, sharpness, etc. is performed only on the luminance signal, and hue, color saturation, etc. are processed only on the color difference signal. In the case of processing with RGB signals, such processing must be performed for all of RGB, and there is a problem that the scale of a digital circuit becomes large. When the digital video signal sampled and obtained is a luminance / color difference signal as in the above embodiment, the digital circuit can be downsized.

【0015】尚、上記実施形態では、アナログ映像信号
として、アナログ輝度色差映像信号を用い、これをサン
プリングしたが、アナログ映像信号としては、RGB信
号等を用い、これをサンプリングするようにしても実施
できる。
In the above embodiment, an analog luminance / chrominance video signal is used as an analog video signal, and the analog video signal is sampled. it can.

【0016】[0016]

【発明の効果】本発明によれば、アナログ信号を単位時
間毎に{(1/fs)/3}時刻ずつずらしてサンプリ
ングし、RGBの3種のセルにて一映像を構成する画素
のRGBセルの組み合わせをサンプリング時刻のずれと
対応させるように単位時間毎にずらすので、通常の画像
表示方法よりも見掛け上の水平解像度を高くすることが
できるという効果が得られる。
According to the present invention, an analog signal is sampled with a shift of {(1 / fs) / 3} time per unit time, and RGB of pixels constituting one image is composed of three types of RGB cells. Since the combination of cells is shifted for each unit time so as to correspond to the shift of the sampling time, the effect that the apparent horizontal resolution can be increased as compared with the normal image display method can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の実施形態の説明に用いるブロック図
である。
FIG. 1 is a block diagram used for describing an embodiment of the present invention.

【図2】図1の動作の説明に用いるタイムチャート図で
ある。
FIG. 2 is a time chart used for explaining the operation of FIG. 1;

【図3】図1の動作の説明に用いるものであり、表示パ
ネルにおけるRGBセルの配置等を示す概念図である。
FIG. 3 is a conceptual diagram showing an arrangement of RGB cells in a display panel, which is used for explaining the operation of FIG. 1;

【符号の説明】[Explanation of symbols]

1,2,3 入力端子 4,5,6 AD変換器 7 マトリクス 8 メモリ+演算回路 9 表示パネル 10 制御ブロック 11 同期信号類の入力端子 1, 2, 3 input terminal 4, 5, 6 AD converter 7 matrix 8 memory + arithmetic circuit 9 display panel 10 control block 11 input terminal for synchronization signals

フロントページの続き Fターム(参考) 5C058 AA12 AB02 BA04 BA25 BB04 BB06 BB23 5C060 BB02 BB11 BC01 BE01 HB07 HB10 HB22 HB24 HC16 5C080 AA05 AA10 BB05 CC03 DD07 EE29 EE30 GG08 JJ02 JJ04 KK43 5C082 AA02 BA34 BA35 BA41 CA12 DA51 DA53 MM10 Continued on the front page F-term (reference)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 表示画面を構成する各画素が、三原色、
即ちRGBの各色に対応する3個の表示セルによって構
成される画像表示装置に、映像信号による画像を表示す
る方法であって、 アナログ映像信号を前記画素単位毎にサンプリングする
ことにより離散的なディジタル値に変換し、 この変換により同一時刻に取得された画素単位のディジ
タル映像信号を、R信号、G信号及びB信号に変換し、前
記画像表示装置に表示する画像表示方法において、 前記したサンプリングは、前記表示画面における一水平
走査またはその整数倍を単位時間として、この単位時間
毎に、その単位時間の基準時刻に対して{(1/画素単
位のサンプリング周波数)/3}の時刻差を有し、かつ
3単位時間を1周期としたものであって、 前記したR信号、G信号及びB信号を前記画像表示装置に
表示する際には、 この表示装置における、同一時刻に取得された前記のデ
ィジタル映像信号から変換されたR信号、G信号及びB信
号の表示位置が、前記単位時間毎のサンプリングの時刻
差に相当する分だけずれて、前記単位時間毎の前記サン
プリングの前記した時刻差に対応した位置に画像表示さ
れるように、前記画素を構成する前記RGB表示セルの
組み合わせ順を、前記単位時間毎に変えるようにしたこ
とを特徴とする画像表示方法。
1. Each pixel constituting a display screen has three primary colors,
That is, a method of displaying an image based on a video signal on an image display device including three display cells corresponding to each color of RGB, wherein a discrete digital signal is obtained by sampling an analog video signal for each pixel unit. In the image display method of converting a digital video signal in pixel units acquired at the same time by this conversion into an R signal, a G signal and a B signal, and displaying the signal on the image display device, One horizontal scan on the display screen or an integral multiple thereof is defined as a unit time, and for each unit time, there is a time difference of {(1 / pixel unit sampling frequency) / 3} with respect to the reference time of the unit time. And three units of time are defined as one cycle, and when displaying the R signal, the G signal, and the B signal on the image display device, The display positions of the R signal, G signal, and B signal converted from the digital video signal acquired at the same time are shifted by an amount corresponding to the sampling time difference for each unit time, and the unit time An image characterized in that the combination order of the RGB display cells constituting the pixel is changed for each unit time so that an image is displayed at a position corresponding to the time difference of each sampling. Display method.
JP2447099A 1999-02-02 1999-02-02 Image display method Pending JP2000221931A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2447099A JP2000221931A (en) 1999-02-02 1999-02-02 Image display method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2447099A JP2000221931A (en) 1999-02-02 1999-02-02 Image display method

Publications (1)

Publication Number Publication Date
JP2000221931A true JP2000221931A (en) 2000-08-11

Family

ID=12139065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2447099A Pending JP2000221931A (en) 1999-02-02 1999-02-02 Image display method

Country Status (1)

Country Link
JP (1) JP2000221931A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008083621A (en) * 2006-09-29 2008-04-10 Sanyo Electric Co Ltd Video display apparatus and video display method
JP2009104011A (en) * 2007-10-25 2009-05-14 Yamaha Corp Device and program for plotting
JP2010008598A (en) * 2008-06-25 2010-01-14 Funai Electric Co Ltd Video display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008083621A (en) * 2006-09-29 2008-04-10 Sanyo Electric Co Ltd Video display apparatus and video display method
JP2009104011A (en) * 2007-10-25 2009-05-14 Yamaha Corp Device and program for plotting
JP2010008598A (en) * 2008-06-25 2010-01-14 Funai Electric Co Ltd Video display device

Similar Documents

Publication Publication Date Title
JP3659065B2 (en) Image display device
US6664970B1 (en) Display apparatus capable of on-screen display
US6480230B1 (en) Image processing of video signal for display
JP4445122B2 (en) System and method for 2-tap / 3-tap flicker filtering
US20060028493A1 (en) Image display device
JP2000221931A (en) Image display method
JP3162908B2 (en) Video signal processing device
JPH06242755A (en) Plural screen mode display method and device therefor
JPH09212131A (en) Image processor
US5896178A (en) Method and system for converting VGA signals to television signals including horizontally averaging and thinning scanning lines before vertically averaging the scanning lines
US7646359B2 (en) Flat display unit and method for converting color signal in the unit
JP2914241B2 (en) Image processing device
JP2000023033A (en) Split multi-screen display device
JPH10503351A (en) Image display device with line number conversion means
JPH07319420A (en) Pixel synchronization device
JP3474104B2 (en) Scan converter
JPH08137444A (en) Liquid crystal multiscan displaying method and device therefor
JPH07129125A (en) Picture element arrangement display device
JP3826015B2 (en) Video signal generator, display, and image display system
JP2670200B2 (en) Thinning circuit in image data reproducing device
JPH10322723A (en) Video signal matrix converter
JP2994928B2 (en) Video printer
JP3109897B2 (en) Matrix display device
JPH04280589A (en) Scanning line number converter
WO1999046935A2 (en) Image and/or data signal processing