JP2000215090A - プログラム管理装置 - Google Patents
プログラム管理装置Info
- Publication number
- JP2000215090A JP2000215090A JP11016296A JP1629699A JP2000215090A JP 2000215090 A JP2000215090 A JP 2000215090A JP 11016296 A JP11016296 A JP 11016296A JP 1629699 A JP1629699 A JP 1629699A JP 2000215090 A JP2000215090 A JP 2000215090A
- Authority
- JP
- Japan
- Prior art keywords
- program
- address
- physical
- page
- logical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
(57)【要約】
【課題】 記憶装置に登録された複数のプログラムを効
率よく管理する。 【解決手段】 制御装置内のメモリ２０にプログラム、
またはデータの登録時、プログラムあるいはデータにプ
ログラム識別番号（ＰＩＤ＃）を付加して、その番号を
プログラム格納アドレスの上位部として使用する。この
ことによりプログラム格納アドレスは、ＰＩＤ＃に対応
した固定アドレスおよび範囲となり、プログラムの管理
が容易になる。実際のプログラムの格納アドレスは、ア
ドレス変換テーブル１８を用いて、ＰＩＤ＃を含む論理
アドレスＳ４を物理アドレスＳ９に変換する。
率よく管理する。 【解決手段】 制御装置内のメモリ２０にプログラム、
またはデータの登録時、プログラムあるいはデータにプ
ログラム識別番号（ＰＩＤ＃）を付加して、その番号を
プログラム格納アドレスの上位部として使用する。この
ことによりプログラム格納アドレスは、ＰＩＤ＃に対応
した固定アドレスおよび範囲となり、プログラムの管理
が容易になる。実際のプログラムの格納アドレスは、ア
ドレス変換テーブル１８を用いて、ＰＩＤ＃を含む論理
アドレスＳ４を物理アドレスＳ９に変換する。
Description
【０００１】
【発明の属する技術分野】本発明は、複数のプログラム
の物理メモリへの格納、削除などの管理を行うプログラ
ム管理装置に関する。
の物理メモリへの格納、削除などの管理を行うプログラ
ム管理装置に関する。
【０００２】
【従来の技術】図５は、従来技術によるプログラム管理
方法と、プログラムから物理メモリを参照する方法とを
説明するための機能ブロック図である。図において、外
部記憶装置６６からプログラムＰ１を物理メモリ６０に
ロードする場合、プログラム格納手段６４は、物理メモ
リ６０の未使用領域の先頭アドレスから順番に格納す
る。この時、プログラム管理手段６５には、プログラム
Ｐ１のファイル名、格納先頭アドレス、プログラム容
量、プログラム識別番号等が記憶される。プログラムＰ
２、プログラムＰ３についても物理メモリ６０の連続し
たメモリアドレス上に順番に格納される。
方法と、プログラムから物理メモリを参照する方法とを
説明するための機能ブロック図である。図において、外
部記憶装置６６からプログラムＰ１を物理メモリ６０に
ロードする場合、プログラム格納手段６４は、物理メモ
リ６０の未使用領域の先頭アドレスから順番に格納す
る。この時、プログラム管理手段６５には、プログラム
Ｐ１のファイル名、格納先頭アドレス、プログラム容
量、プログラム識別番号等が記憶される。プログラムＰ
２、プログラムＰ３についても物理メモリ６０の連続し
たメモリアドレス上に順番に格納される。
【０００３】プログラムを削除する場合には、削除する
プログラムの上位に格納されているプログラムを、削除
するプログラムの先頭アドレスの位置まで移動（再配
置）することにより行う。例えば、プログラムＰ２を削
除する場合には、プログラム管理手段６５に記録されて
いるプログラムＰ２の先頭アドレスと、プログラムＰ２
の上位アドレスに位置するプログラムＰ３の先頭アドレ
スと、その容量を求めて、プログラムＰ３をプログラム
Ｐ２の位置まで移動する。これと同時に、プログラム管
理手段６５に記憶されている、プログラムＰ３が格納さ
れている先頭アドレスの情報を更新する。
プログラムの上位に格納されているプログラムを、削除
するプログラムの先頭アドレスの位置まで移動（再配
置）することにより行う。例えば、プログラムＰ２を削
除する場合には、プログラム管理手段６５に記録されて
いるプログラムＰ２の先頭アドレスと、プログラムＰ２
の上位アドレスに位置するプログラムＰ３の先頭アドレ
スと、その容量を求めて、プログラムＰ３をプログラム
Ｐ２の位置まで移動する。これと同時に、プログラム管
理手段６５に記憶されている、プログラムＰ３が格納さ
れている先頭アドレスの情報を更新する。
【０００４】プログラムを登録するための制御ソフトウ
ェアからプログラム格納手段６４に与えるのは、常に物
理アドレスであり、プログラム管理手段６５に記憶され
た情報もすべて物理アドレスを用いている。また、プロ
グラム内に記述されたプログラム・アドレス６１は、実
行プログラムの先頭からのオフセット・アドレスが格納
されているので、プログラムから特定の領域を参照、あ
るいは変更するには、このプログラム・アドレス６１と
実行プログラムの先頭アドレス６２とを、演算手段６３
により加算を行うことにより実際の物理アドレスを求め
なければならない。通常、この操作は、プログラム内の
命令を実行する度に必要になる。
ェアからプログラム格納手段６４に与えるのは、常に物
理アドレスであり、プログラム管理手段６５に記憶され
た情報もすべて物理アドレスを用いている。また、プロ
グラム内に記述されたプログラム・アドレス６１は、実
行プログラムの先頭からのオフセット・アドレスが格納
されているので、プログラムから特定の領域を参照、あ
るいは変更するには、このプログラム・アドレス６１と
実行プログラムの先頭アドレス６２とを、演算手段６３
により加算を行うことにより実際の物理アドレスを求め
なければならない。通常、この操作は、プログラム内の
命令を実行する度に必要になる。
【０００５】
【発明が解決しようとする課題】ところで、従来技術で
は、図５に示すように、プログラムを削除するとき、削
除しようとするプログラムが記憶装置６０のアドレスの
最上位にある場合には、問題は発生しないが、例えば削
除するプログラムが記憶装置６０の先頭に格納されてお
り、上位アドレスに複数のプログラムが格納されている
場合には、上位アドレスに格納されている複数のプログ
ラムを全て再配置する必要がある。このため、本操作に
非常に時間を要するという問題がある。
は、図５に示すように、プログラムを削除するとき、削
除しようとするプログラムが記憶装置６０のアドレスの
最上位にある場合には、問題は発生しないが、例えば削
除するプログラムが記憶装置６０の先頭に格納されてお
り、上位アドレスに複数のプログラムが格納されている
場合には、上位アドレスに格納されている複数のプログ
ラムを全て再配置する必要がある。このため、本操作に
非常に時間を要するという問題がある。
【０００６】また、削除するプログラムより上位アドレ
スに位置するプログラムが使用中の場合には、プログラ
ムの再配置が不可能なため、プログラムの削除ができ
ず、通常、プログラムが未使用になるまで待ち状態とな
るという問題がある。また、プログラムを実行する場合
のプログラム・アドレス６１を実際の物理アドレス６６
に変換するためのソフトウェア・オーバーヘッドも無視
できず、時間を要するという問題がある。。
スに位置するプログラムが使用中の場合には、プログラ
ムの再配置が不可能なため、プログラムの削除ができ
ず、通常、プログラムが未使用になるまで待ち状態とな
るという問題がある。また、プログラムを実行する場合
のプログラム・アドレス６１を実際の物理アドレス６６
に変換するためのソフトウェア・オーバーヘッドも無視
できず、時間を要するという問題がある。。
【０００７】この発明は上述した事情に鑑みてなされた
もので、記憶装置に登録された複数のプログラムを効率
よく管理することができるプログラム管理装置を提供す
ることを目的とする。
もので、記憶装置に登録された複数のプログラムを効率
よく管理することができるプログラム管理装置を提供す
ることを目的とする。
【０００８】
【課題を解決するための手段】上述した問題点を解決す
るために、請求項１記載の発明では、複数のプログラム
を記憶装置に格納、削除するプログラム管理装置におい
て、前記複数のプログラムの各々に付加された識別番号
に基づいて、該当プログラムが格納されるべき論理アド
レスを生成する論理アドレス生成手段と、前記論理アド
レス生成手段によって生成された論理アドレスを、物理
アドレスに変換するアドレス変換手段と、前記アドレス
変換手段により変換された物理アドレスに基づいて、該
当プログラムを格納する記憶装置とを具備することを特
徴とする。
るために、請求項１記載の発明では、複数のプログラム
を記憶装置に格納、削除するプログラム管理装置におい
て、前記複数のプログラムの各々に付加された識別番号
に基づいて、該当プログラムが格納されるべき論理アド
レスを生成する論理アドレス生成手段と、前記論理アド
レス生成手段によって生成された論理アドレスを、物理
アドレスに変換するアドレス変換手段と、前記アドレス
変換手段により変換された物理アドレスに基づいて、該
当プログラムを格納する記憶装置とを具備することを特
徴とする。
【０００９】また、請求項２記載の発明では、請求項１
記載のプログラム管理装置において、前記記憶装置は、
所定容量のページ単位で管理されており、前記アドレス
変換手段は、前記論理アドレス生成手段によって生成さ
れた論理アドレスを、前記記憶装置のページを指定する
ページ番号へ変換することを特徴とする。
記載のプログラム管理装置において、前記記憶装置は、
所定容量のページ単位で管理されており、前記アドレス
変換手段は、前記論理アドレス生成手段によって生成さ
れた論理アドレスを、前記記憶装置のページを指定する
ページ番号へ変換することを特徴とする。
【００１０】また、請求項３記載の発明では、請求項１
または２記載のプログラム管理装置において、前記識別
番号は、前記論理アドレスの上位アドレスであることを
特徴とする。
または２記載のプログラム管理装置において、前記識別
番号は、前記論理アドレスの上位アドレスであることを
特徴とする。
【００１１】この発明では、プログラムを識別番号で管
理し、またプログラムを制御装置に格納するとき、識別
番号を論理アドレスの上位部として利用する。このよう
に、プログラムの論理アドレスと識別番号とを関連づけ
ることで特定のアドレスの範囲がそのプログラムのため
に一意的に確保される。そして、プログラムを登録する
ときの識別番号を決定すると、プログラムの格納アドレ
スも自動的に決定される。同様にプログラムをアクセス
するときも全て識別番号に基づいて操作する。
理し、またプログラムを制御装置に格納するとき、識別
番号を論理アドレスの上位部として利用する。このよう
に、プログラムの論理アドレスと識別番号とを関連づけ
ることで特定のアドレスの範囲がそのプログラムのため
に一意的に確保される。そして、プログラムを登録する
ときの識別番号を決定すると、プログラムの格納アドレ
スも自動的に決定される。同様にプログラムをアクセス
するときも全て識別番号に基づいて操作する。
【００１２】上記アドレスは全て論理アドレスを使用す
るので、実際にはマッピング・レジスタを使用したアド
レス変換を行い、プログラムの格納もアドレス変換後の
物理アドレスで行われる。したがって、論理的には、記
憶装置に格納されたプログラムは、識別番号の順番に固
定長の連続した空間に格納されるが、物理的にはマッピ
ング情報により決定される。
るので、実際にはマッピング・レジスタを使用したアド
レス変換を行い、プログラムの格納もアドレス変換後の
物理アドレスで行われる。したがって、論理的には、記
憶装置に格納されたプログラムは、識別番号の順番に固
定長の連続した空間に格納されるが、物理的にはマッピ
ング情報により決定される。
【００１３】このように、プログラムは、特定の固定し
た論理アドレス上に格納される。またプログラムが不正
なアドレスをアクセスしようとした場合も、そのプログ
ラムは特定のアドレス上に位置しているのが明確なので
容易に検出することが可能である。
た論理アドレス上に格納される。またプログラムが不正
なアドレスをアクセスしようとした場合も、そのプログ
ラムは特定のアドレス上に位置しているのが明確なので
容易に検出することが可能である。
【００１４】
【発明の実施の形態】以下、図面を用いて本発明の実施
の形態を説明する。 Ａ．実施形態の構成 図１は、本発明の実施形態による全体の構成を示すブロ
ック図である。図において、ＰＩＤ＃１１は、プログラ
ムを制御装置の物理メモリ２０に格納する時に付加され
る識別番号であり、そのフォーマットは、図３（ａ）に
示す「Ｓ１」になる。プログラム・アドレス１２は、プ
ログラム内のアドレスであり、プログラムの先頭アドレ
スからのオフセット値になる。そのフォーマットは、図
３（ａ）に示す「Ｓ２」になる。
の形態を説明する。 Ａ．実施形態の構成 図１は、本発明の実施形態による全体の構成を示すブロ
ック図である。図において、ＰＩＤ＃１１は、プログラ
ムを制御装置の物理メモリ２０に格納する時に付加され
る識別番号であり、そのフォーマットは、図３（ａ）に
示す「Ｓ１」になる。プログラム・アドレス１２は、プ
ログラム内のアドレスであり、プログラムの先頭アドレ
スからのオフセット値になる。そのフォーマットは、図
３（ａ）に示す「Ｓ２」になる。
【００１５】論理アドレス合成回路１３は、上記２つの
信号（ＰＩＤ＃１１、プログラム・アドレス１２）に従
って、論理アドレスＳ３を生成し（図３（ａ）参照）、
論理アドレス分離回路１４に供給する。論理アドレス分
離回路１４は、論理アドレスＳ３を、上位アドレスと下
位アドレスとに分け、図４に示すように、上位アドレス
を論理ページ番号Ｓ４（図４参照）、下位アドレスをペ
ージ内のオフセット・アドレスＳ７（図３（ｂ）参照）
とする。物理ページ管理テーブル１５は、後述する物理
メモリ２０に設定されたページ領域の使用、非使用を示
すフラグを記憶する。このフラグは、物理ページ使用フ
ラグ設定手段２１により管理されている。
信号（ＰＩＤ＃１１、プログラム・アドレス１２）に従
って、論理アドレスＳ３を生成し（図３（ａ）参照）、
論理アドレス分離回路１４に供給する。論理アドレス分
離回路１４は、論理アドレスＳ３を、上位アドレスと下
位アドレスとに分け、図４に示すように、上位アドレス
を論理ページ番号Ｓ４（図４参照）、下位アドレスをペ
ージ内のオフセット・アドレスＳ７（図３（ｂ）参照）
とする。物理ページ管理テーブル１５は、後述する物理
メモリ２０に設定されたページ領域の使用、非使用を示
すフラグを記憶する。このフラグは、物理ページ使用フ
ラグ設定手段２１により管理されている。
【００１６】加算器１７は、図４に示す論理ページ番号
Ｓ４と、同図に示すページ・テーブル基底アドレス１６
（Ｓ５）とを加算し、論理ページ番号Ｓ４を物理ページ
番号Ｓ８へ変換するための変換テーブル１８をアクセス
するためのページ番号Ｓ６を生成し、変換テーブル１８
に供給する。次に、変換テーブル１８は、複数のページ
・テーブル１８ａから構成されており、ページ番号Ｓ６
に従って、対応する物理ページ番号Ｓ８を読み出し、物
理アドレス生成回路１９に供給する。
Ｓ４と、同図に示すページ・テーブル基底アドレス１６
（Ｓ５）とを加算し、論理ページ番号Ｓ４を物理ページ
番号Ｓ８へ変換するための変換テーブル１８をアクセス
するためのページ番号Ｓ６を生成し、変換テーブル１８
に供給する。次に、変換テーブル１８は、複数のページ
・テーブル１８ａから構成されており、ページ番号Ｓ６
に従って、対応する物理ページ番号Ｓ８を読み出し、物
理アドレス生成回路１９に供給する。
【００１７】ここで、図２は、アドレス変換装置１０の
アドレス変換テーブル１８の詳細な構成を示す概念図で
ある。図において、アドレス変換テーブル１８のページ
・テーブル１８ａの数は、物理メモリ２０のページの数
と同じだけ存在する。ページ・テーブル１８ａの初期値
は、ＰＩＤ＃０の部分を除いて全てゼロである。ＰＩＤ
＃０は、システム・プログラムとして予約されており、
そのテーブルは、システム・プログラムで必要とされる
分だけ予め初期化されている。変換テーブル１８は、前
述したように、ページ番号Ｓ６に従って、対応する物理
ページ番号Ｓ８を読み出し、物理アドレス生成回路１９
に供給する。
アドレス変換テーブル１８の詳細な構成を示す概念図で
ある。図において、アドレス変換テーブル１８のページ
・テーブル１８ａの数は、物理メモリ２０のページの数
と同じだけ存在する。ページ・テーブル１８ａの初期値
は、ＰＩＤ＃０の部分を除いて全てゼロである。ＰＩＤ
＃０は、システム・プログラムとして予約されており、
そのテーブルは、システム・プログラムで必要とされる
分だけ予め初期化されている。変換テーブル１８は、前
述したように、ページ番号Ｓ６に従って、対応する物理
ページ番号Ｓ８を読み出し、物理アドレス生成回路１９
に供給する。
【００１８】物理アドレス生成回路１９は、物理ページ
番号Ｓ８とオフセット・アドレスＳ７とを加算して物理
メモリ２０をアクセスするための物理アドレスＳ９を生
成し（図２参照）、物理メモリ２０に供給する。物理メ
モリ２０は、所定容量（ｍＫバイト）のページ単位（Ｐ
ａｇｅ０、Ｐａｇｅ１、Ｐａｇｅ２、…、ＰａｇｅＮ）
で管理される。
番号Ｓ８とオフセット・アドレスＳ７とを加算して物理
メモリ２０をアクセスするための物理アドレスＳ９を生
成し（図２参照）、物理メモリ２０に供給する。物理メ
モリ２０は、所定容量（ｍＫバイト）のページ単位（Ｐ
ａｇｅ０、Ｐａｇｅ１、Ｐａｇｅ２、…、ＰａｇｅＮ）
で管理される。
【００１９】Ｂ．実施形態の動作 次に、本実施形態の動作について詳細に説明する。ま
ず、論理アドレス合成回路１３により、ＰＩＤ＃１１、
プログラム・アドレス１２に従って、論理アドレスＳ３
が生成される。また、論理アドレスＳ３は、論理アドレ
ス分離回路１４により、論理ページ番号Ｓ４として用い
られる上位アドレスと、ページ内のオフセット・アドレ
スＳ７として用いられる下位アドレスに分けられる。論
理ページ番号Ｓ４は、ページ・テーブル基底アドレス１
６と加算されて、論理ページ番号から物理ページ番号Ｓ
８へ変換するための変換テーブル１８をアクセスするた
めに使用される。一方、下位アドレスＳ７は、変換テー
ブル１８により生成された物理ページ番号Ｓ８でアクセ
スされる物理ページ内のオフセット・アドレスとしてそ
のまま使用される。
ず、論理アドレス合成回路１３により、ＰＩＤ＃１１、
プログラム・アドレス１２に従って、論理アドレスＳ３
が生成される。また、論理アドレスＳ３は、論理アドレ
ス分離回路１４により、論理ページ番号Ｓ４として用い
られる上位アドレスと、ページ内のオフセット・アドレ
スＳ７として用いられる下位アドレスに分けられる。論
理ページ番号Ｓ４は、ページ・テーブル基底アドレス１
６と加算されて、論理ページ番号から物理ページ番号Ｓ
８へ変換するための変換テーブル１８をアクセスするた
めに使用される。一方、下位アドレスＳ７は、変換テー
ブル１８により生成された物理ページ番号Ｓ８でアクセ
スされる物理ページ内のオフセット・アドレスとしてそ
のまま使用される。
【００２０】まず、プログラムを制御装置のメモリに格
納する場合には、アドレス変換テーブル１８の空き部分
をＰＩＤ＃１からＰＩＤ＃ｎまでの先頭のページテーブ
ル１８ａの内容が初期化されている部分を検索する。内
容が初期化されているページテーブルのオフセット・ア
ドレスからＰＩＤ＃を決定する。
納する場合には、アドレス変換テーブル１８の空き部分
をＰＩＤ＃１からＰＩＤ＃ｎまでの先頭のページテーブ
ル１８ａの内容が初期化されている部分を検索する。内
容が初期化されているページテーブルのオフセット・ア
ドレスからＰＩＤ＃を決定する。
【００２１】続いて、物理ページ管理テーブル１５を検
索して、格納しようとするプログラム容量分が空いてい
るかどうか調査する。ここで、空き容量がある場合に
は、空いている物理ページ番号１９ａを変換テーブル１
８に書き込込み、変換テーブル１８を有効にする。引き
続いて、プログラムは、ＰＩＤ＃に対応するアドレス、
すなわち、ページテーブル１８ａにより変換された物理
アドレスＳ９に従って、物理メモリ２０に格納される。
索して、格納しようとするプログラム容量分が空いてい
るかどうか調査する。ここで、空き容量がある場合に
は、空いている物理ページ番号１９ａを変換テーブル１
８に書き込込み、変換テーブル１８を有効にする。引き
続いて、プログラムは、ＰＩＤ＃に対応するアドレス、
すなわち、ページテーブル１８ａにより変換された物理
アドレスＳ９に従って、物理メモリ２０に格納される。
【００２２】プログラムを削除する場合には、目的のＰ
ＩＤ＃に対応するページテーブル１８ａに書き込まれて
いる物理ページ番号１９ａに相当する物理ページ管理テ
ーブル１５を初期化する。この操作を容量分繰り返し、
最後にＰＩＤ＃に対応するページテーブルを初期化して
ページテーブルおよびＰＩＤ＃を解放することで削除の
処理を完了する。
ＩＤ＃に対応するページテーブル１８ａに書き込まれて
いる物理ページ番号１９ａに相当する物理ページ管理テ
ーブル１５を初期化する。この操作を容量分繰り返し、
最後にＰＩＤ＃に対応するページテーブルを初期化して
ページテーブルおよびＰＩＤ＃を解放することで削除の
処理を完了する。
【００２３】また、特定のプログラムを変更する場合に
は、ページテーブル１８ａの指定されたＰＩＤ＃に対応
する範囲を、ページテーブル１８ａの目的のＰＩＤ＃へ
複写した後、指定されたＰＩＤ＃の範囲を初期化する。
は、ページテーブル１８ａの指定されたＰＩＤ＃に対応
する範囲を、ページテーブル１８ａの目的のＰＩＤ＃へ
複写した後、指定されたＰＩＤ＃の範囲を初期化する。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
プログラム毎に付加した識別番号に基づいて、固定され
た論理アドレス上にプログラムを格納するようにしたの
で、メモリ上に複数のプログラムが存在する場合でも、
１つのプログラムの占有する論理アドレスの空間は常に
一定であるため、プログラムの格納、削除、移動等を容
易に管理することができるという利点が得られる。ま
た、プログラムの管理を論理アドレスで行うため、プロ
グラムの削除を行っても実際のプログラムの移動等が不
要であり、たとえ他のプログラムが実行であっても管理
テーブルの操作だけで削除やＰＩＤ＃の変更を行うこと
ができるという利点が得られる。また、プログラムが暴
走してもプログラムの論理アドレスの上位部と実行プロ
グラムのＰＩＤ＃を比較することにより簡単に不正アド
レスを検出できるという利点が得られる。
プログラム毎に付加した識別番号に基づいて、固定され
た論理アドレス上にプログラムを格納するようにしたの
で、メモリ上に複数のプログラムが存在する場合でも、
１つのプログラムの占有する論理アドレスの空間は常に
一定であるため、プログラムの格納、削除、移動等を容
易に管理することができるという利点が得られる。ま
た、プログラムの管理を論理アドレスで行うため、プロ
グラムの削除を行っても実際のプログラムの移動等が不
要であり、たとえ他のプログラムが実行であっても管理
テーブルの操作だけで削除やＰＩＤ＃の変更を行うこと
ができるという利点が得られる。また、プログラムが暴
走してもプログラムの論理アドレスの上位部と実行プロ
グラムのＰＩＤ＃を比較することにより簡単に不正アド
レスを検出できるという利点が得られる。
【図１】 本発明の実施形態によるプログラム管理装置
を説明するためのブロック図である。
を説明するためのブロック図である。
【図２】 本実施形態によるプログラムの管理テーブル
の構成図である。
の構成図である。
【図３】 本実施形態で使用される各部のアドレス信号
のフォーマット図である。
のフォーマット図である。
【図４】 本実施形態で使用される各部のアドレス信号
のフォーマット図である。
のフォーマット図である。
【図５】 従来技術によるプログラム管理方法を説明す
るためのブロック図である。
るためのブロック図である。
１１ ＰＩＤ＃（識別番号） １２ プログラム・アドレス １３ 論理アドレス合成回路（論理アドレス生成手段） １４ 論理アドレス分離回路 １５ 物理ページ管理テーブル １６ ページ・テーブル基底アドレス １７ 加算器 １８ 変換テーブル（アドレス変換手段） １８ａ ページ・テーブル １９ 物理アドレス生成回路（アドレス変換手段） ２０ 物理メモリ（記憶装置）
Claims (3)
- 【請求項１】 複数のプログラムを記憶装置に格納、削
除するプログラム管理装置において、 前記複数のプログラムの各々に付加された識別番号に基
づいて、該当プログラムが格納されるべき論理アドレス
を生成する論理アドレス生成手段と、 前記論理アドレス生成手段によって生成された論理アド
レスを、物理アドレスに変換するアドレス変換手段と、 前記アドレス変換手段により変換された物理アドレスに
基づいて、該当プログラムを格納する記憶装置とを具備
することを特徴とするプログラム管理装置。 - 【請求項２】 前記記憶装置は、所定容量のページ単位
で管理されており、 前記アドレス変換手段は、前記論理アドレス生成手段に
よって生成された論理アドレスを、前記記憶装置のペー
ジを指定するページ番号へ変換することを特徴とする請
求項１記載のプログラム管理装置。 - 【請求項３】 前記識別番号は、前記論理アドレスの上
位アドレスであることを特徴とする請求項１または２記
載のプログラム管理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11016296A JP2000215090A (ja) | 1999-01-25 | 1999-01-25 | プログラム管理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11016296A JP2000215090A (ja) | 1999-01-25 | 1999-01-25 | プログラム管理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000215090A true JP2000215090A (ja) | 2000-08-04 |
Family
ID=11912594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11016296A Pending JP2000215090A (ja) | 1999-01-25 | 1999-01-25 | プログラム管理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000215090A (ja) |
-
1999
- 1999-01-25 JP JP11016296A patent/JP2000215090A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE42263E1 (en) | Address conversion unit for memory device | |
| US7861028B2 (en) | System and method for configuration and management of flash memory | |
| KR960032163A (ko) | 반도체 디스크 장치 | |
| JP2000305839A (ja) | 記憶装置、記憶システム、メモリ管理方法及び記録媒体 | |
| JPH11203191A (ja) | 不揮発性記憶装置、不揮発性記憶装置の制御方法、および、不揮発性記憶装置を制御するプログラムを記録した情報記録媒体 | |
| JPS63244145A (ja) | ファイル管理装置 | |
| JPWO2009153982A1 (ja) | 複数区分型不揮発性記憶装置およびシステム | |
| JPH04186447A (ja) | 情報処理装置 | |
| US20050286377A1 (en) | Record carrier having a main file system area and a virtual file system area | |
| US9535796B2 (en) | Method, apparatus and computer for data operation | |
| JP2000215090A (ja) | プログラム管理装置 | |
| JP2000030375A (ja) | データ処理システム、アクセス装置及び記録媒体 | |
| JP2583703B2 (ja) | 記憶媒体に対する情報記憶方法およびそのためのシステム | |
| JPH0546456A (ja) | 追記型記憶媒体のアクセス方式 | |
| JP2001110169A (ja) | データ管理方法 | |
| JP2004086300A (ja) | フラッシュメモリ論理アドレス検出方法 | |
| JP3169596B2 (ja) | データベース管理装置 | |
| JP2004206615A (ja) | 記憶装置 | |
| JP4561323B2 (ja) | 情報処理装置、情報処理方法、及びプログラム | |
| JP2010009549A (ja) | データ処理装置およびデータ処理方法 | |
| JPH04111086A (ja) | Ｉｃカード | |
| JPH01112446A (ja) | 内部データ管理方式 | |
| CN117909259A (zh) | 固态硬盘逻辑地址的管理方法、设备以及可读存储介质 | |
| JP2748504B2 (ja) | 入力処理装置 | |
| JP2006065505A (ja) | メモリーカード及び再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041001 |