JP2000208911A - 電極パッド上にバンプを形成したソルダーレジスト層付実装基板の製造方法 - Google Patents
電極パッド上にバンプを形成したソルダーレジスト層付実装基板の製造方法Info
- Publication number
- JP2000208911A JP2000208911A JP11009375A JP937599A JP2000208911A JP 2000208911 A JP2000208911 A JP 2000208911A JP 11009375 A JP11009375 A JP 11009375A JP 937599 A JP937599 A JP 937599A JP 2000208911 A JP2000208911 A JP 2000208911A
- Authority
- JP
- Japan
- Prior art keywords
- resist layer
- solder resist
- solder
- dry film
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 199
- 239000000758 substrate Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 239000010410 layer Substances 0.000 claims description 122
- 229910052751 metal Inorganic materials 0.000 claims description 65
- 239000002184 metal Substances 0.000 claims description 65
- 238000000034 method Methods 0.000 claims description 50
- 238000005530 etching Methods 0.000 claims description 44
- 239000002335 surface treatment layer Substances 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000007747 plating Methods 0.000 description 27
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 14
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 12
- 238000007639 printing Methods 0.000 description 12
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- 229910052763 palladium Inorganic materials 0.000 description 7
- HZAXFHJVJLSVMW-UHFFFAOYSA-N 2-Aminoethan-1-ol Chemical compound NCCO HZAXFHJVJLSVMW-UHFFFAOYSA-N 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 6
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 6
- 229920002799 BoPET Polymers 0.000 description 4
- 239000005041 Mylar™ Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 235000011121 sodium hydroxide Nutrition 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 230000000740 bleeding effect Effects 0.000 description 3
- 239000003960 organic solvent Substances 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- IDCBOTIENDVCBQ-UHFFFAOYSA-N TEPP Chemical compound CCOP(=O)(OCC)OP(=O)(OCC)OCC IDCBOTIENDVCBQ-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 238000007766 curtain coating Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003223 poly(pyromellitimide-1,4-diphenyl ether) Polymers 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
- H05K3/247—Finish coating of conductors by using conductive pastes, inks or powders
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
- H01L2224/11474—Multilayer masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
- H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01011—Sodium [Na]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01038—Strontium [Sr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0568—Resist used for applying paste, ink or powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0577—Double layer of resist having the same pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 各電極パッド上に所望量のはんだペーストを
供給して所望の大きさのはんだバンプを形成することが
でき、電極パッド配列ピッチが微細化しても隣接バンプ
間ではんだブリッジが生ずる可能性が小さい実装基板を
提供する。 【解決手段】 表面に形成された複数の電極パッド３を
有する配線基板３０上にソルダーレジスト層４を形成
し、その表面上にドライフィルムを形成し、これらソル
ダーレジスト層４及びドライフィルムに開口を形成し、
これら開口内へはんだペーストを充填し、リフローを行
ってはんだペーストを溶融及び固化させてはんだバンプ
１を形成し、しかる後にドライフィルムを除去すること
で、はんだバンプ１の付設された電極パッド３により構
成される前記電極部どうしの間にソルダーレジスト層４
が形成され、はんだバンプ１の頂部がソルダーレジスト
層４の表面より上方に位置している実装基板が提供され
る。
供給して所望の大きさのはんだバンプを形成することが
でき、電極パッド配列ピッチが微細化しても隣接バンプ
間ではんだブリッジが生ずる可能性が小さい実装基板を
提供する。 【解決手段】 表面に形成された複数の電極パッド３を
有する配線基板３０上にソルダーレジスト層４を形成
し、その表面上にドライフィルムを形成し、これらソル
ダーレジスト層４及びドライフィルムに開口を形成し、
これら開口内へはんだペーストを充填し、リフローを行
ってはんだペーストを溶融及び固化させてはんだバンプ
１を形成し、しかる後にドライフィルムを除去すること
で、はんだバンプ１の付設された電極パッド３により構
成される前記電極部どうしの間にソルダーレジスト層４
が形成され、はんだバンプ１の頂部がソルダーレジスト
層４の表面より上方に位置している実装基板が提供され
る。
Description
【０００１】
【発明の属する技術分野】本発明は、配線基板の技術分
野に属するものであり、特に配線基板の電極パッド上に
バンプ（はんだプリコートを含む）を形成したソルダー
レジスト層付の実装基板及びその製造方法に関するもの
である。
野に属するものであり、特に配線基板の電極パッド上に
バンプ（はんだプリコートを含む）を形成したソルダー
レジスト層付の実装基板及びその製造方法に関するもの
である。
【０００２】
【従来の技術及び発明が解決しようとする課題】従来、
この種の実装基板即ち電極パッド上にはんだバンプ（は
んだプリコート）や金属バンプなどのバンプを形成した
実装基板を製造する方法としては、スクリーン印刷を用
いたものが主流であった。また、はんだバンプを形成す
る方法としては、一般に、（１）無電解はんだめっき液
にて電極パッド表面にはんだを供給した後にフュージン
グを施すめっき法、（２）ホット・エアー・レベラー法
にてはんだを供給する浸漬法（はんだディップ法）、
（３）印刷用マスク（テトロンスクリーン、メタルマス
ク、プラスチックマスク等）を利用し、はんだバンプ用
のはんだペーストをそのまま印刷供給した後に硬化させ
るはんだペースト印刷法（スーパーソルダー法）、
（４）はんだ供給を施すパッド部に形成した粘着層には
んだ粉末をふりかけた後、リフローを行い、硬化させる
はんだ粉末法（特開平７−７４４５９号公報参照）など
がある。
この種の実装基板即ち電極パッド上にはんだバンプ（は
んだプリコート）や金属バンプなどのバンプを形成した
実装基板を製造する方法としては、スクリーン印刷を用
いたものが主流であった。また、はんだバンプを形成す
る方法としては、一般に、（１）無電解はんだめっき液
にて電極パッド表面にはんだを供給した後にフュージン
グを施すめっき法、（２）ホット・エアー・レベラー法
にてはんだを供給する浸漬法（はんだディップ法）、
（３）印刷用マスク（テトロンスクリーン、メタルマス
ク、プラスチックマスク等）を利用し、はんだバンプ用
のはんだペーストをそのまま印刷供給した後に硬化させ
るはんだペースト印刷法（スーパーソルダー法）、
（４）はんだ供給を施すパッド部に形成した粘着層には
んだ粉末をふりかけた後、リフローを行い、硬化させる
はんだ粉末法（特開平７−７４４５９号公報参照）など
がある。
【０００３】しかしながら、これらのどの方法も、各電
極パッドに供給されるはんだ量のバラツキが大きく、特
に電極パッド配列のピッチが微細化するにつれて隣接パ
ッド間ではんだブリッジが生ずる可能性が大きい等の欠
点がある。
極パッドに供給されるはんだ量のバラツキが大きく、特
に電極パッド配列のピッチが微細化するにつれて隣接パ
ッド間ではんだブリッジが生ずる可能性が大きい等の欠
点がある。
【０００４】更に、特開平４−１７３３８５号公報に
は、基板表面に粘着されたフィルム状マスクを介してス
キージを用いてクリームはんだを印刷し、マスクを剥離
する方法が開示されている。
は、基板表面に粘着されたフィルム状マスクを介してス
キージを用いてクリームはんだを印刷し、マスクを剥離
する方法が開示されている。
【０００５】更に、特開平６−３５０２３０号公報に
は、第１のソルダーレジスト層上により幅の狭い第２の
ソルダーレジスト層を形成し、電極パッド間に該電極パ
ッドより厚いソルダーレジスト層を形成することで、は
んだブリッジの発生を防止することが開示されている。
は、第１のソルダーレジスト層上により幅の狭い第２の
ソルダーレジスト層を形成し、電極パッド間に該電極パ
ッドより厚いソルダーレジスト層を形成することで、は
んだブリッジの発生を防止することが開示されている。
【０００６】更に、特開平１０−３５０２３０号公報に
は、ソルダーダムと電極パッドとの間に空隙を設けるこ
とにより、素子実装時の不良発生率を低減させることが
開示されている。
は、ソルダーダムと電極パッドとの間に空隙を設けるこ
とにより、素子実装時の不良発生率を低減させることが
開示されている。
【０００７】しかしながら、これら公報には、隣接する
バンプ付きパッド間のはんだブリッジの発生を防止でき
且つ微細ピッチの電極パッド上にバンプを形成したソル
ダーレジスト層付きの実装基板を開示してはいない。
バンプ付きパッド間のはんだブリッジの発生を防止でき
且つ微細ピッチの電極パッド上にバンプを形成したソル
ダーレジスト層付きの実装基板を開示してはいない。
【０００８】本発明は、以上のような従来技術の問題点
に鑑みて、各電極パッド上に所望量のはんだペーストや
金属ペーストを供給して所望の大きさのはんだバンプや
金属バンプを形成することができ、しかも、電極パッド
配列のピッチが微細化しても隣接バンプ間ではんだブリ
ッジが生ずる可能性が極めて小さい、改良された実装基
板を提供することを目的とするものである。
に鑑みて、各電極パッド上に所望量のはんだペーストや
金属ペーストを供給して所望の大きさのはんだバンプや
金属バンプを形成することができ、しかも、電極パッド
配列のピッチが微細化しても隣接バンプ間ではんだブリ
ッジが生ずる可能性が極めて小さい、改良された実装基
板を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】本発明によれば、以上の
如き目的を達成するものとして、配線基板の表面に形成
された複数の電極パッドのそれぞれの上面にはバンプが
付設されており、該バンプの付設された電極パッドによ
り電極部が構成されており、前記配線基板上には前記電
極部どうしの間には該電極部に接するソルダーレジスト
層が形成されており、前記バンプの頂部は前記ソルダー
レジスト層の表面より上方に位置していることを特徴と
する、電極パッド上にバンプを形成したソルダーレジス
ト層付実装基板、が提供される。
如き目的を達成するものとして、配線基板の表面に形成
された複数の電極パッドのそれぞれの上面にはバンプが
付設されており、該バンプの付設された電極パッドによ
り電極部が構成されており、前記配線基板上には前記電
極部どうしの間には該電極部に接するソルダーレジスト
層が形成されており、前記バンプの頂部は前記ソルダー
レジスト層の表面より上方に位置していることを特徴と
する、電極パッド上にバンプを形成したソルダーレジス
ト層付実装基板、が提供される。
【００１０】本発明の一態様においては、前記バンプは
はんだバンプまたは金属バンプである。前記バンプの前
記ソルダーレジスト層の表面より上方に位置している部
分の表面には表面処理層が付されていても良い。
はんだバンプまたは金属バンプである。前記バンプの前
記ソルダーレジスト層の表面より上方に位置している部
分の表面には表面処理層が付されていても良い。
【００１１】また、本発明によれば、以上の如き目的を
達成するものとして、表面に形成された複数の電極パッ
ドを有する配線基板の表面上に前記電極パッドをも覆う
ようにしてソルダーレジスト層を形成し、該ソルダーレ
ジスト層の表面上にエッチングドライフィルムを形成
し、これらソルダーレジスト層及びエッチングドライフ
ィルムに前記電極パッドに対応する位置において開口を
形成し、これら開口内へはんだペーストまたは金属ペー
ストを前記エッチングドライフィルムの表面と同等の高
さまで充填し、リフローまたはベーキングを行って前記
はんだペーストまたは金属ペーストを溶融及び固化させ
てはんだバンプまたは金属バンプを形成し、しかる後に
前記エッチングドライフィルムを除去することを特徴と
する、電極パッド上にバンプを形成したソルダーレジス
ト層付実装基板の製造方法、が提供される。
達成するものとして、表面に形成された複数の電極パッ
ドを有する配線基板の表面上に前記電極パッドをも覆う
ようにしてソルダーレジスト層を形成し、該ソルダーレ
ジスト層の表面上にエッチングドライフィルムを形成
し、これらソルダーレジスト層及びエッチングドライフ
ィルムに前記電極パッドに対応する位置において開口を
形成し、これら開口内へはんだペーストまたは金属ペー
ストを前記エッチングドライフィルムの表面と同等の高
さまで充填し、リフローまたはベーキングを行って前記
はんだペーストまたは金属ペーストを溶融及び固化させ
てはんだバンプまたは金属バンプを形成し、しかる後に
前記エッチングドライフィルムを除去することを特徴と
する、電極パッド上にバンプを形成したソルダーレジス
ト層付実装基板の製造方法、が提供される。
【００１２】本発明の一態様においては、前記ソルダー
レジスト層及びエッチングドライフィルムに開口を形成
する工程は、前記ソルダーレジスト層の形成及び前記エ
ッチングドライフィルムの形成の後になされる。
レジスト層及びエッチングドライフィルムに開口を形成
する工程は、前記ソルダーレジスト層の形成及び前記エ
ッチングドライフィルムの形成の後になされる。
【００１３】本発明の一態様においては、前記ソルダー
レジスト層及びエッチングドライフィルムに開口を形成
する工程は、前記ソルダーレジスト層を形成した後に前
記エッチングドライフィルムの形成の前に前記ソルダー
レジスト膜に第１開口を形成する第１工程と、前記エッ
チングドライフィルムの形成の後に該エッチングドライ
フィルムに前記第１開口に対応する位置において第２開
口を形成する第２工程とからなる。
レジスト層及びエッチングドライフィルムに開口を形成
する工程は、前記ソルダーレジスト層を形成した後に前
記エッチングドライフィルムの形成の前に前記ソルダー
レジスト膜に第１開口を形成する第１工程と、前記エッ
チングドライフィルムの形成の後に該エッチングドライ
フィルムに前記第１開口に対応する位置において第２開
口を形成する第２工程とからなる。
【００１４】本発明の一態様においては、前記第２工程
により前記エッチングドライフィルムに形成される第２
開口の径は前記第１工程により前記ソルダーレジスト層
に形成される第１開口の径より大きい。
により前記エッチングドライフィルムに形成される第２
開口の径は前記第１工程により前記ソルダーレジスト層
に形成される第１開口の径より大きい。
【００１５】本発明の一態様においては、前記開口内へ
はんだペーストまたは金属ペーストを充填する工程は、
スキージを用いて行われる。
はんだペーストまたは金属ペーストを充填する工程は、
スキージを用いて行われる。
【００１６】本発明の一態様においては、前記エッチン
グドライフィルムを除去する工程の後に、前記金属バン
プの露出部分の表面に表面処理層を形成する。
グドライフィルムを除去する工程の後に、前記金属バン
プの露出部分の表面に表面処理層を形成する。
【００１７】本発明の一態様においては、前記ソルダー
レジスト層の表面上でのエッチングドライフィルムの形
成は、エッチングドライフィルムを貼付することにより
なされる。
レジスト層の表面上でのエッチングドライフィルムの形
成は、エッチングドライフィルムを貼付することにより
なされる。
【００１８】本発明の一態様においては、前記開口の形
成は、レーザ加工またはソルダーレジスト層のレーザ加
工とエッチングドライフィルムの露光・現像との組み合
わせにより行なわれる。
成は、レーザ加工またはソルダーレジスト層のレーザ加
工とエッチングドライフィルムの露光・現像との組み合
わせにより行なわれる。
【００１９】本発明の一態様においては、前記開口内へ
のはんだペーストまたは金属ペーストの充填は、前記開
口内へのはんだペーストまたは金属ペーストの導入と導
入されたはんだペーストまたは金属ペーストの加圧とを
交互に行うことでなされる。
のはんだペーストまたは金属ペーストの充填は、前記開
口内へのはんだペーストまたは金属ペーストの導入と導
入されたはんだペーストまたは金属ペーストの加圧とを
交互に行うことでなされる。
【００２０】
【発明の実施の形態】以下、本発明の電極パッド上にバ
ンプを形成したソルダーレジスト層付実装基板及びその
製造方法の実施の形態について図面を参照しながら説明
する。
ンプを形成したソルダーレジスト層付実装基板及びその
製造方法の実施の形態について図面を参照しながら説明
する。
【００２１】図１は本発明による配線基板の３つの実施
形態を示す模式的断面図である。図１において、同等の
機能を有する部材または部分には同一の符号が付されて
いる。
形態を示す模式的断面図である。図１において、同等の
機能を有する部材または部分には同一の符号が付されて
いる。
【００２２】図１（Ａ）に示されている第１実施形態に
おいて、配線基板３０の表面（上面）上には該配線基板
の配線の複数の電極パッド３が形成されている。各電極
パッド３の表面（上面）上には、はんだバンプ１が付設
されている。これら電極パッド３と金属バンプ１とで電
極部が構成されている。配線基板３０上には電極部どう
しの間に該電極部に接してソルダーレジスト層４が形成
されている。ソルダーレジスト層４は電極パッド３を完
全に覆っているが、はんだバンプ１を完全には覆ってい
ない。即ち、電極パッド３の下部はソルダーレジスト層
４により覆われているが、電極パッド３の上部はソルダ
ーレジスト層４の表面より上方に位置していて該ソルダ
ーレジスト層４で覆われてはいない。かくして、はんだ
バンプ１の頂部はソルダーレジスト層４の表面より上方
に位置しており、全てのはんだバンプ１の頂部はソルダ
ーレジスト層４の表面から同等の高さに位置している。
はんだバンプ１の表面には水溶性プリフラックス層やニ
ッケル−金めっき層、すずめっき層、すず−銀めっき
層、パラジウムめっき層などの表面処理層を付すること
ができる。また、ソルダーレジスト層４は、パーマネン
トの樹脂層であれば、それ以外の所望の樹脂層（例えば
アディティブめっきレジスト層など）を含んでいてもよ
い。
おいて、配線基板３０の表面（上面）上には該配線基板
の配線の複数の電極パッド３が形成されている。各電極
パッド３の表面（上面）上には、はんだバンプ１が付設
されている。これら電極パッド３と金属バンプ１とで電
極部が構成されている。配線基板３０上には電極部どう
しの間に該電極部に接してソルダーレジスト層４が形成
されている。ソルダーレジスト層４は電極パッド３を完
全に覆っているが、はんだバンプ１を完全には覆ってい
ない。即ち、電極パッド３の下部はソルダーレジスト層
４により覆われているが、電極パッド３の上部はソルダ
ーレジスト層４の表面より上方に位置していて該ソルダ
ーレジスト層４で覆われてはいない。かくして、はんだ
バンプ１の頂部はソルダーレジスト層４の表面より上方
に位置しており、全てのはんだバンプ１の頂部はソルダ
ーレジスト層４の表面から同等の高さに位置している。
はんだバンプ１の表面には水溶性プリフラックス層やニ
ッケル−金めっき層、すずめっき層、すず−銀めっき
層、パラジウムめっき層などの表面処理層を付すること
ができる。また、ソルダーレジスト層４は、パーマネン
トの樹脂層であれば、それ以外の所望の樹脂層（例えば
アディティブめっきレジスト層など）を含んでいてもよ
い。
【００２３】図１（Ｂ）に示されている第２実施形態に
おいては、各電極パッド３の表面（上面）上に、金属バ
ンプ（例えばニッケルバンプ、パラジウムバンプ、金バ
ンプなど）２が付設されている。これら電極パッド３と
金属バンプ１とで電極部が構成されている。本実施形態
は、バンプが金属バンプである点を除いて図１（Ａ）の
実施形態と同様である。
おいては、各電極パッド３の表面（上面）上に、金属バ
ンプ（例えばニッケルバンプ、パラジウムバンプ、金バ
ンプなど）２が付設されている。これら電極パッド３と
金属バンプ１とで電極部が構成されている。本実施形態
は、バンプが金属バンプである点を除いて図１（Ａ）の
実施形態と同様である。
【００２４】図１（Ｃ）に示されている第３実施形態に
おいては、金属バンプ２のソルダーレジスト層４から上
方へと突出せる部分（上部）の表面には表面処理層１１
が付されている。表面処理層１１としては、水溶性プリ
フラックス層、ニッケル−金めっき層、すずめっき層、
すず−銀めっき層、パラジウムめっき層などを用いるこ
とができる。
おいては、金属バンプ２のソルダーレジスト層４から上
方へと突出せる部分（上部）の表面には表面処理層１１
が付されている。表面処理層１１としては、水溶性プリ
フラックス層、ニッケル−金めっき層、すずめっき層、
すず−銀めっき層、パラジウムめっき層などを用いるこ
とができる。
【００２５】尚、以上の実施形態において、電極パッド
３の表面には、ニッケル−金めっき層、すずめっき層、
すず−銀めっき層、パラジウムめっき層などの表面処理
層が形成されていてもよい。
３の表面には、ニッケル−金めっき層、すずめっき層、
すず−銀めっき層、パラジウムめっき層などの表面処理
層が形成されていてもよい。
【００２６】以上の実施形態の配線基板によれば、複数
のはんだバンプ１または金属バンプ２の上部がソルダー
レジスト層４の表面から同等の高さに突出しており、し
かも、これら複数のはんだバンプ１または金属バンプ２
を含む電極部の間には該電極部に接してソルダーレジス
ト層４が介在しているので、隣接電極部間での短絡など
の不具合が生ずる可能性は極めて小さく、半導体装置そ
の他の素子をはんだ付けにより取り付ける際の作業性が
良好である。
のはんだバンプ１または金属バンプ２の上部がソルダー
レジスト層４の表面から同等の高さに突出しており、し
かも、これら複数のはんだバンプ１または金属バンプ２
を含む電極部の間には該電極部に接してソルダーレジス
ト層４が介在しているので、隣接電極部間での短絡など
の不具合が生ずる可能性は極めて小さく、半導体装置そ
の他の素子をはんだ付けにより取り付ける際の作業性が
良好である。
【００２７】図２及び図３は、上記図１（Ａ）〜（Ｃ）
に示されている配線基板の製造方法の一実施形態を示す
模式的工程断面図である。
に示されている配線基板の製造方法の一実施形態を示す
模式的工程断面図である。
【００２８】先ず、図２（Ａ）に示されているように、
表面に複数の電極パッド３が形成されている配線基板３
０の表面上にソルダーレジスト層４を形成し、該ソルダ
ーレジスト層４により電極パッド３を覆う。ソルダーレ
ジスト層４の形成は、例えば熱硬化型または光硬化型の
ソルダーレジスト（ＳＲ）インク［例えば太陽インク製
造株式会社製パッケージ用熱硬化型（二液性）絶縁材料
Ｓ−５００Ｒ０１/ ＨＤ−５０Ｒ−０１等］をスクリー
ン印刷法、ロールコート法、カーテンコート法、スプレ
ーコート法等により塗布し、硬化させることで行うこと
ができる。ソルダーレジスト層４の厚さは、例えば２０
〜５０μｍである。尚、電極パッド３の表面には、表面
に水溶性プリフラックス層、ニッケル−金めっき層、す
ずめっき層、すず−銀めっき層、パラジウムめっき層な
どの表面処理層が形成されていてもよい。
表面に複数の電極パッド３が形成されている配線基板３
０の表面上にソルダーレジスト層４を形成し、該ソルダ
ーレジスト層４により電極パッド３を覆う。ソルダーレ
ジスト層４の形成は、例えば熱硬化型または光硬化型の
ソルダーレジスト（ＳＲ）インク［例えば太陽インク製
造株式会社製パッケージ用熱硬化型（二液性）絶縁材料
Ｓ−５００Ｒ０１/ ＨＤ−５０Ｒ−０１等］をスクリー
ン印刷法、ロールコート法、カーテンコート法、スプレ
ーコート法等により塗布し、硬化させることで行うこと
ができる。ソルダーレジスト層４の厚さは、例えば２０
〜５０μｍである。尚、電極パッド３の表面には、表面
に水溶性プリフラックス層、ニッケル−金めっき層、す
ずめっき層、すず−銀めっき層、パラジウムめっき層な
どの表面処理層が形成されていてもよい。
【００２９】次に、図２（Ｂ）に示されているように、
ソルダーレジスト層４の表面上に、エッチングドライフ
ィルム５を形成する。このエッチングドライフィルム５
は、例えばアルカリ可溶性光硬化型のエッチングドライ
フィルムであり、例えば日立化成（株）製フォテックＨ
−Ｎ１５０（厚み：５０μｍ）、フォテックＨ−Ｗ４７
５（厚み：７５μｍ）等を選択することが可能である。
エッチングドライフィルム５の形成は貼付により行うこ
とができる。エッチングドライフィルム５は、加熱圧着
または適宜の接着剤を用いて直接貼付してもよいし、あ
るいは粘着剤層とマイラーフィルムとでエッチングドラ
イフィルム５を挟持してなる粘着剤付き耐熱シート（例
えばデュポン社製：カプトン等）を貼付してもよい。
尚、粘着剤付き耐熱シートを貼付した場合には、直後に
マイラーフィルムを剥離してもよいし、後工程で開口を
形成した後、あるいは後工程で該開口内にはんだバンプ
用ペーストあるいは金属バンプ用ペーストを充填した
後、あるいは後工程ではんだバンプ用ペーストのリフロ
ーあるいは金属バンプ用ペーストのベーキング後に剥離
してもよい。エッチングドライフィルム５の厚さは、例
えば２０〜７５μｍであり、この厚さは後工程で形成す
べきはんだバンプあるいは金属バンプのソルダーレジス
ト層４の表面からの所望の突出高さに応じて設定され
る。尚、上記粘着剤付き耐熱シートを貼付し、後工程で
該開口内にはんだバンプ用ペーストあるいは金属バンプ
用ペーストを充填する工程の後にマイラーフィルムを剥
離する場合には、粘着剤付き耐熱シートとして所望の突
出高さに応じたものが選択される。
ソルダーレジスト層４の表面上に、エッチングドライフ
ィルム５を形成する。このエッチングドライフィルム５
は、例えばアルカリ可溶性光硬化型のエッチングドライ
フィルムであり、例えば日立化成（株）製フォテックＨ
−Ｎ１５０（厚み：５０μｍ）、フォテックＨ−Ｗ４７
５（厚み：７５μｍ）等を選択することが可能である。
エッチングドライフィルム５の形成は貼付により行うこ
とができる。エッチングドライフィルム５は、加熱圧着
または適宜の接着剤を用いて直接貼付してもよいし、あ
るいは粘着剤層とマイラーフィルムとでエッチングドラ
イフィルム５を挟持してなる粘着剤付き耐熱シート（例
えばデュポン社製：カプトン等）を貼付してもよい。
尚、粘着剤付き耐熱シートを貼付した場合には、直後に
マイラーフィルムを剥離してもよいし、後工程で開口を
形成した後、あるいは後工程で該開口内にはんだバンプ
用ペーストあるいは金属バンプ用ペーストを充填した
後、あるいは後工程ではんだバンプ用ペーストのリフロ
ーあるいは金属バンプ用ペーストのベーキング後に剥離
してもよい。エッチングドライフィルム５の厚さは、例
えば２０〜７５μｍであり、この厚さは後工程で形成す
べきはんだバンプあるいは金属バンプのソルダーレジス
ト層４の表面からの所望の突出高さに応じて設定され
る。尚、上記粘着剤付き耐熱シートを貼付し、後工程で
該開口内にはんだバンプ用ペーストあるいは金属バンプ
用ペーストを充填する工程の後にマイラーフィルムを剥
離する場合には、粘着剤付き耐熱シートとして所望の突
出高さに応じたものが選択される。
【００３０】次に、図２（Ｃ）に示されているように、
レーザ加工により、ソルダーレジスト層４及びエッチン
グドライフィルム５（あるいは粘着剤付き耐熱シート）
の電極パッド３の上方位置の部分に、パッド３の外径以
下であって形成すべきはんだバンプまたは金属バンプの
所望の外径に対応する内径の開口Ａを形成する。該開口
Ａは、ソルダーレジスト層４に形成された第１開口４ａ
とエッチングドライフィルム５に形成された第２開口５
ａとからなる。第１開口４ａの形成は第２開口５ａの形
成に引き続いて行われる。
レーザ加工により、ソルダーレジスト層４及びエッチン
グドライフィルム５（あるいは粘着剤付き耐熱シート）
の電極パッド３の上方位置の部分に、パッド３の外径以
下であって形成すべきはんだバンプまたは金属バンプの
所望の外径に対応する内径の開口Ａを形成する。該開口
Ａは、ソルダーレジスト層４に形成された第１開口４ａ
とエッチングドライフィルム５に形成された第２開口５
ａとからなる。第１開口４ａの形成は第２開口５ａの形
成に引き続いて行われる。
【００３１】次に、図２（Ｄ）に示されているように、
ドライフィルム５上からスキージ１０を利用して、はん
だバンプ用ペースト８あるいは金属バンプ用ペースト９
を印刷供給する。そして、図３（Ａ）に示されているよ
うに、はんだバンプ用ペースト８あるいは金属バンプ用
ペースト９をオートクレーブなどで例えば６Ｋｇｆ／ｃ
ｍ2 以上の圧力で１０分間以上加圧して、開口Ａ内のは
んだバンプ用ペースト８あるいは金属バンプ用ペースト
９の脱泡を行なう。そして、図３（Ｂ）に示されている
ように、再びドライフィルム５上からスキージ１０を利
用して、はんだバンプ用ペースト８あるいは金属バンプ
用ペースト９を印刷供給する。図３（Ａ）及び（Ｂ）の
工程を繰り返すことで、図３（Ｃ）に示されているよう
に、ドライフィルム５の表面の面位置まで十分な量のペ
ースト供給を行う。
ドライフィルム５上からスキージ１０を利用して、はん
だバンプ用ペースト８あるいは金属バンプ用ペースト９
を印刷供給する。そして、図３（Ａ）に示されているよ
うに、はんだバンプ用ペースト８あるいは金属バンプ用
ペースト９をオートクレーブなどで例えば６Ｋｇｆ／ｃ
ｍ2 以上の圧力で１０分間以上加圧して、開口Ａ内のは
んだバンプ用ペースト８あるいは金属バンプ用ペースト
９の脱泡を行なう。そして、図３（Ｂ）に示されている
ように、再びドライフィルム５上からスキージ１０を利
用して、はんだバンプ用ペースト８あるいは金属バンプ
用ペースト９を印刷供給する。図３（Ａ）及び（Ｂ）の
工程を繰り返すことで、図３（Ｃ）に示されているよう
に、ドライフィルム５の表面の面位置まで十分な量のペ
ースト供給を行う。
【００３２】尚、本発明では、上記粘着剤付き耐熱シー
トを貼付し、開口内にはんだバンプ用ペーストあるいは
金属バンプ用ペーストを充填する工程の後にマイラーフ
ィルムを剥離するような場合をも、便宜上、開口内へは
んだペーストまたは金属ペーストをエッチングドライフ
ィルムの表面と同等の高さまで充填する、と表現するこ
ととする。
トを貼付し、開口内にはんだバンプ用ペーストあるいは
金属バンプ用ペーストを充填する工程の後にマイラーフ
ィルムを剥離するような場合をも、便宜上、開口内へは
んだペーストまたは金属ペーストをエッチングドライフ
ィルムの表面と同等の高さまで充填する、と表現するこ
ととする。
【００３３】次に、ペーストとしてはんだペースト８を
用いた場合には、図３（Ｄ）に示されているように、は
んだペースト８のリフローを行ない硬化させることで、
はんだバンプ１を形成する。その後、苛性ソーダや有機
溶剤たとえばエタノールアミンなどのアルカリ溶剤にて
ドライフィルム５を剥離除去し、洗浄を行なうことで、
図１（Ａ）に示される実装基板が得られる。
用いた場合には、図３（Ｄ）に示されているように、は
んだペースト８のリフローを行ない硬化させることで、
はんだバンプ１を形成する。その後、苛性ソーダや有機
溶剤たとえばエタノールアミンなどのアルカリ溶剤にて
ドライフィルム５を剥離除去し、洗浄を行なうことで、
図１（Ａ）に示される実装基板が得られる。
【００３４】また、ペーストとして金属ペースト９を用
いた場合には、図３（Ｃ）の工程の後に、図３（Ｅ）に
示されているように、ペースト９のベーキングを行ない
硬化させることで、金属バンプ２を形成する。その後、
苛性ソーダや溶剤にてドライフィルム５を剥離除去し、
洗浄を行なうことで、図１（Ｂ）に示される実装基板が
得られる。
いた場合には、図３（Ｃ）の工程の後に、図３（Ｅ）に
示されているように、ペースト９のベーキングを行ない
硬化させることで、金属バンプ２を形成する。その後、
苛性ソーダや溶剤にてドライフィルム５を剥離除去し、
洗浄を行なうことで、図１（Ｂ）に示される実装基板が
得られる。
【００３５】その後、金属バンプ２のソルダーレジスト
層４の表面より上方へと突出せる部分（上部）の表面に
ニッケル−金めっき、すずめっき、すず−銀めっき、パ
ラジウムめっきなどの表面処理を行なって表面処理層１
１が付することにより、図１（Ｃ）に示される実装基板
が得られる。
層４の表面より上方へと突出せる部分（上部）の表面に
ニッケル−金めっき、すずめっき、すず−銀めっき、パ
ラジウムめっきなどの表面処理を行なって表面処理層１
１が付することにより、図１（Ｃ）に示される実装基板
が得られる。
【００３６】以上のような本実施形態の製造方法によれ
ば、ソルダーレジスト層４上に形成したドライフィルム
５をマスクとして用いてペースト印刷を行なうので、配
線基板がそり・ねじれ等を有するものであっても、コプ
ラナリティー追従が可能となり、各バンプ形成のための
印刷ペースト量を安定化させることができ、更に、ペー
ストのにじみ等の印刷不具合を防ぐことが可能である。
また、マスクパターンを直接配線基板上で形成する為、
開口位置ひいてはバンプ位置の精度が向上する。
ば、ソルダーレジスト層４上に形成したドライフィルム
５をマスクとして用いてペースト印刷を行なうので、配
線基板がそり・ねじれ等を有するものであっても、コプ
ラナリティー追従が可能となり、各バンプ形成のための
印刷ペースト量を安定化させることができ、更に、ペー
ストのにじみ等の印刷不具合を防ぐことが可能である。
また、マスクパターンを直接配線基板上で形成する為、
開口位置ひいてはバンプ位置の精度が向上する。
【００３７】更に、このマスクパターンとして利用され
るドライフィルム５は、最終的には剥離されるので、得
られたソルダーレジスト層付実装基板ではソルダーレジ
スト層４の表面にははんだや金属は存在せず、良好なは
んだレジスト性が得られる。
るドライフィルム５は、最終的には剥離されるので、得
られたソルダーレジスト層付実装基板ではソルダーレジ
スト層４の表面にははんだや金属は存在せず、良好なは
んだレジスト性が得られる。
【００３８】更に、本実施形態のマスクパターン形成に
は、通常の基板プロセスの流用が可能であり、新規設備
を要せずして高精度な加工が可能である。
は、通常の基板プロセスの流用が可能であり、新規設備
を要せずして高精度な加工が可能である。
【００３９】図４及び図５は、上記図１（Ａ）〜（Ｃ）
に示されている配線基板の製造方法の他の実施形態を示
す模式的工程断面図である。これらの図において、上記
図１〜３におけると同様の部材には同一の符号が付され
ている。
に示されている配線基板の製造方法の他の実施形態を示
す模式的工程断面図である。これらの図において、上記
図１〜３におけると同様の部材には同一の符号が付され
ている。
【００４０】先ず、図４（Ａ）に示されているように、
表面に複数の電極パッド３が形成されている配線基板３
０の表面上にソルダーレジスト層４を形成し、該ソルダ
ーレジスト層４により電極パッド３を覆う。この工程
は、図２（Ａ）の工程と同一である。
表面に複数の電極パッド３が形成されている配線基板３
０の表面上にソルダーレジスト層４を形成し、該ソルダ
ーレジスト層４により電極パッド３を覆う。この工程
は、図２（Ａ）の工程と同一である。
【００４１】次に、図４（Ｂ）に示されているように、
レーザ加工により、ソルダーレジスト層４の電極パッド
３の上方位置の部分に、パッド３の外径以下であって形
成すべきはんだバンプまたは金属バンプの所望の外径に
対応する内径の第１開口４ａを形成する。
レーザ加工により、ソルダーレジスト層４の電極パッド
３の上方位置の部分に、パッド３の外径以下であって形
成すべきはんだバンプまたは金属バンプの所望の外径に
対応する内径の第１開口４ａを形成する。
【００４２】次に、図４（Ｃ）に示されているように、
ソルダーレジスト層４の表面上に、エッチングドライフ
ィルム５を付与する。
ソルダーレジスト層４の表面上に、エッチングドライフ
ィルム５を付与する。
【００４３】次に、図４（Ｄ）に示されているように、
ドライフィルム５の表面上に付与した露光用マスク１２
を介して、ドライフィルム５を露光及び現像する。これ
により、ドライフィルム５の電極パッド３の上方位置の
部分に、第１開口４ａに対応して第２開口５ａが形成さ
れる。この第２開口５ａは、ソルダーレジスト層４に形
成された第１開口５ｂより大きな内径を有する。第１開
口４ａ及び第２開口５ａにより開口Ａが構成される。
ドライフィルム５の表面上に付与した露光用マスク１２
を介して、ドライフィルム５を露光及び現像する。これ
により、ドライフィルム５の電極パッド３の上方位置の
部分に、第１開口４ａに対応して第２開口５ａが形成さ
れる。この第２開口５ａは、ソルダーレジスト層４に形
成された第１開口５ｂより大きな内径を有する。第１開
口４ａ及び第２開口５ａにより開口Ａが構成される。
【００４４】次に、図４（Ｅ）に示されているように、
ドライフィルム５上からスキージ１０を利用して、はん
だバンプ用ペースト８あるいは金属バンプ用ペースト９
を印刷供給する。そして、図５（Ａ）〜（Ｂ）に示され
ているように、図３（Ａ）〜（Ｂ）と同様にして、はん
だバンプ用ペースト８あるいは金属バンプ用ペースト９
の加圧による脱泡とはんだバンプ用ペースト８あるいは
金属バンプ用ペースト９の印刷供給とを繰り返すこと
で、図５（Ｃ）に示されているように、ドライフィルム
５の表面の面位置まで十分な量のペースト供給を行う。
ドライフィルム５上からスキージ１０を利用して、はん
だバンプ用ペースト８あるいは金属バンプ用ペースト９
を印刷供給する。そして、図５（Ａ）〜（Ｂ）に示され
ているように、図３（Ａ）〜（Ｂ）と同様にして、はん
だバンプ用ペースト８あるいは金属バンプ用ペースト９
の加圧による脱泡とはんだバンプ用ペースト８あるいは
金属バンプ用ペースト９の印刷供給とを繰り返すこと
で、図５（Ｃ）に示されているように、ドライフィルム
５の表面の面位置まで十分な量のペースト供給を行う。
【００４５】次に、ペーストとしてはんだペースト８を
用いた場合には、図５（Ｄ）に示されているように、は
んだペースト８のリフローを行ない硬化させることで、
はんだバンプ１を形成する。その後、苛性ソーダや有機
溶剤たとえばエタノールアミンなどのアルカリ溶剤にて
ドライフィルム５を剥離除去し、洗浄を行なうことで、
図１（Ａ）に示される実装基板が得られる。この工程
は、図３（Ｄ）の工程に対応している。
用いた場合には、図５（Ｄ）に示されているように、は
んだペースト８のリフローを行ない硬化させることで、
はんだバンプ１を形成する。その後、苛性ソーダや有機
溶剤たとえばエタノールアミンなどのアルカリ溶剤にて
ドライフィルム５を剥離除去し、洗浄を行なうことで、
図１（Ａ）に示される実装基板が得られる。この工程
は、図３（Ｄ）の工程に対応している。
【００４６】また、ペーストとして金属ペースト９を用
いた場合には、図５（Ｃ）の工程の後に、図５（Ｅ）に
示されているように、ペースト９のベーキングを行ない
硬化させることで、金属バンプ２を形成する。その後、
苛性ソーダや有機溶剤たとえばエタノールアミンなどの
アルカリ溶剤にてドライフィルム５を剥離除去し、洗浄
を行なうことで、図１（Ｂ）に示される実装基板が得ら
れる。この工程は、図３（Ｅ）の工程に対応している。
いた場合には、図５（Ｃ）の工程の後に、図５（Ｅ）に
示されているように、ペースト９のベーキングを行ない
硬化させることで、金属バンプ２を形成する。その後、
苛性ソーダや有機溶剤たとえばエタノールアミンなどの
アルカリ溶剤にてドライフィルム５を剥離除去し、洗浄
を行なうことで、図１（Ｂ）に示される実装基板が得ら
れる。この工程は、図３（Ｅ）の工程に対応している。
【００４７】これらの図５（Ｄ），（Ｅ）の工程では、
ソルダーレジスト層２の表面より上方においては、リフ
ローまたはベーキングの際にはんだペースト８や金属ペ
ースト９が凝集してほぼソルダーレジスト層４に形成さ
れた上記第１開口４ａの内径と同様な外径を持つように
なる。
ソルダーレジスト層２の表面より上方においては、リフ
ローまたはベーキングの際にはんだペースト８や金属ペ
ースト９が凝集してほぼソルダーレジスト層４に形成さ
れた上記第１開口４ａの内径と同様な外径を持つように
なる。
【００４８】その後、金属バンプ２のソルダーレジスト
層４の表面より上方へと突出せる部分（上部）の表面に
ニッケル−金めっき、すずめっき、すず−銀めっき、パ
ラジウムめっきなどの表面処理を行なって表面処理層１
１が付することにより、図１（Ｃ）に示される実装基板
が得られる。
層４の表面より上方へと突出せる部分（上部）の表面に
ニッケル−金めっき、すずめっき、すず−銀めっき、パ
ラジウムめっきなどの表面処理を行なって表面処理層１
１が付することにより、図１（Ｃ）に示される実装基板
が得られる。
【００４９】本実施形態の製造方法は、上記図２〜３の
実施形態と同様な効果を奏することができる。
実施形態と同様な効果を奏することができる。
【００５０】
【発明の効果】以上説明したように、本発明の電極パッ
ド上にバンプを形成したソルダーレジスト層付実装基板
によれば、複数のはんだバンプまたは金属バンプの上部
がソルダーレジスト層の表面から同等の高さに突出して
おり、しかも、これら複数のはんだバンプまたは金属バ
ンプを含む電極部の間には該電極部に接してソルダーレ
ジスト層が介在しているので、半導体装置その他の素子
をはんだ付けにより取り付ける際にも隣接電極部間での
短絡などの不具合が生ずる可能性は極めて小さく、取り
付け作業の作業性が良好である。
ド上にバンプを形成したソルダーレジスト層付実装基板
によれば、複数のはんだバンプまたは金属バンプの上部
がソルダーレジスト層の表面から同等の高さに突出して
おり、しかも、これら複数のはんだバンプまたは金属バ
ンプを含む電極部の間には該電極部に接してソルダーレ
ジスト層が介在しているので、半導体装置その他の素子
をはんだ付けにより取り付ける際にも隣接電極部間での
短絡などの不具合が生ずる可能性は極めて小さく、取り
付け作業の作業性が良好である。
【００５１】また、本発明の電極パッド上にバンプを形
成したソルダーレジスト層付実装基板の製造方法によれ
ば、ソルダーレジスト層上に形成したドライフィルムを
マスクとして用いてペースト印刷を行なうので、配線基
板がそり・ねじれ等を有するものであっても、コプラナ
リティー追従が可能となり、各バンプ形成のための印刷
ペースト量を安定化させることができる。更に、ペース
トのにじみ等の印刷不具合を防ぐことが可能である。ま
た、マスクパターンを直接配線基板上で形成する為、開
口位置ひいてはバンプ位置の精度が向上する。更に、こ
のマスクパターンとして利用されるドライフィルムは、
最終的には剥離されるので、得られたソルダーレジスト
層付実装基板ではソルダーレジスト層の表面にははんだ
や金属は存在せず、良好なはんだレジスト性が得られ
る。
成したソルダーレジスト層付実装基板の製造方法によれ
ば、ソルダーレジスト層上に形成したドライフィルムを
マスクとして用いてペースト印刷を行なうので、配線基
板がそり・ねじれ等を有するものであっても、コプラナ
リティー追従が可能となり、各バンプ形成のための印刷
ペースト量を安定化させることができる。更に、ペース
トのにじみ等の印刷不具合を防ぐことが可能である。ま
た、マスクパターンを直接配線基板上で形成する為、開
口位置ひいてはバンプ位置の精度が向上する。更に、こ
のマスクパターンとして利用されるドライフィルムは、
最終的には剥離されるので、得られたソルダーレジスト
層付実装基板ではソルダーレジスト層の表面にははんだ
や金属は存在せず、良好なはんだレジスト性が得られ
る。
【図１】本発明による配線基板の３つの実施形態を示す
模式的断面図である。
模式的断面図である。
【図２】図１に示されている配線基板の製造方法の一実
施形態を示す模式的工程断面図である。
施形態を示す模式的工程断面図である。
【図３】図１に示されている配線基板の製造方法の一実
施形態を示す模式的工程断面図である。
施形態を示す模式的工程断面図である。
【図４】図１に示されている配線基板の製造方法の他の
実施形態を示す模式的工程断面図である。
実施形態を示す模式的工程断面図である。
【図５】図１に示されている配線基板の製造方法の他の
実施形態を示す模式的工程断面図である。
実施形態を示す模式的工程断面図である。
１ はんだバンプ ２ 金属バンプ ３ 電極パッド ４ ソルダーレジスト層 ４ａ 第１開口 ５ ドライフィルム ５ａ 第２開口 ８ はんだペースト ９ 金属ペースト １０ スキージ １１ 表面処理層 １２ 露光用マスク ３０ 配線基板
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年１１月１８日（１９９９．１１．
１８）
１８）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 電極パッド上にバンプを形成したソル
ダーレジスト層付実装基板の製造方法
ダーレジスト層付実装基板の製造方法
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正内容】
【０００１】
【発明の属する技術分野】本発明は、配線基板の技術分
野に属するものであり、特に配線基板の電極パッド上に
バンプ（はんだプリコートを含む）を形成したソルダー
レジスト層付の実装基板の製造方法に関するものであ
る。
野に属するものであり、特に配線基板の電極パッド上に
バンプ（はんだプリコートを含む）を形成したソルダー
レジスト層付の実装基板の製造方法に関するものであ
る。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】
【課題を解決するための手段】本発明によれば、以上の
如き目的を達成し得る電極パッド上にバンプを形成した
ソルダーレジスト層付実装基板の製造方法が提供され
る。
如き目的を達成し得る電極パッド上にバンプを形成した
ソルダーレジスト層付実装基板の製造方法が提供され
る。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正内容】
【００１０】即ち、本発明のソルダーレジスト層付実装
基板の製造方法は、表面に形成された複数の電極パッド
を有する配線基板の表面上に前記電極パッドをも覆うよ
うにしてソルダーレジスト層を形成し、該ソルダーレジ
スト層の表面上にエッチングドライフィルムを形成し、
これらソルダーレジスト層及びエッチングドライフィル
ムに前記電極パッドに対応する位置において開口を形成
し、これら開口内へはんだペーストまたは金属ペースト
を前記エッチングドライフィルムの表面と同等の高さま
で充填し、リフローまたはベーキングを行って前記はん
だペーストまたは金属ペーストを溶融及び固化させては
んだバンプまたは金属バンプを形成し、しかる後に前記
エッチングドライフィルムを除去することを特徴とす
る。
基板の製造方法は、表面に形成された複数の電極パッド
を有する配線基板の表面上に前記電極パッドをも覆うよ
うにしてソルダーレジスト層を形成し、該ソルダーレジ
スト層の表面上にエッチングドライフィルムを形成し、
これらソルダーレジスト層及びエッチングドライフィル
ムに前記電極パッドに対応する位置において開口を形成
し、これら開口内へはんだペーストまたは金属ペースト
を前記エッチングドライフィルムの表面と同等の高さま
で充填し、リフローまたはベーキングを行って前記はん
だペーストまたは金属ペーストを溶融及び固化させては
んだバンプまたは金属バンプを形成し、しかる後に前記
エッチングドライフィルムを除去することを特徴とす
る。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】特に、本発明は、ソルダーレジスト層及び
エッチングドライフィルムに形成した開口内へ充填した
はんだペーストまたは金属ペーストを溶融及び固化させ
てはんだバンプまたは金属バンプを形成した後に、前記
エッチングドライフィルムを除去する点に特徴を有する
ものである。
エッチングドライフィルムに形成した開口内へ充填した
はんだペーストまたは金属ペーストを溶融及び固化させ
てはんだバンプまたは金属バンプを形成した後に、前記
エッチングドライフィルムを除去する点に特徴を有する
ものである。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正内容】
【００２０】
【発明の実施の形態】以下、本発明の電極パッド上にバ
ンプを形成したソルダーレジスト層付実装基板の製造方
法の実施の形態について図面を参照しながら説明する。
ンプを形成したソルダーレジスト層付実装基板の製造方
法の実施の形態について図面を参照しながら説明する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正内容】
【００５０】
【発明の効果】以上説明したように、本発明方法により
得られる電極パッド上にバンプを形成したソルダーレジ
スト層付実装基板によれば、複数のはんだバンプまたは
金属バンプの上部がソルダーレジスト層の表面から同等
の高さに突出しており、しかも、これら複数のはんだバ
ンプまたは金属バンプを含む電極部の間には該電極部に
接してソルダーレジスト層が介在しているので、半導体
装置その他の素子をはんだ付けにより取り付ける際にも
隣接電極部間での短絡などの不具合が生ずる可能性は極
めて小さく、取り付け作業の作業性が良好である。ま
た、本発明の電極パッド上にバンプを形成したソルダー
レジスト層付実装基板の製造方法によれば、ソルダーレ
ジスト層上に形成したドライフィルムをマスクとして用
いてペースト印刷を行なうので、配線基板がそり・ねじ
れ等を有するものであっても、コプラナリティー追従が
可能となり、各バンプ形成のための印刷ペースト量を安
定化させることができる。更に、ペーストのにじみ等の
印刷不具合を防ぐことが可能である。また、マスクパタ
ーンを直接配線基板上で形成する為、開口位置ひいては
バンプ位置の精度が向上する。更に、このマスクパター
ンとして利用されるドライフィルムは、最終的には剥離
されるので、得られたソルダーレジスト層付実装基板で
はソルダーレジスト層の表面にははんだや金属は存在せ
ず、良好なはんだレジスト性が得られる。
得られる電極パッド上にバンプを形成したソルダーレジ
スト層付実装基板によれば、複数のはんだバンプまたは
金属バンプの上部がソルダーレジスト層の表面から同等
の高さに突出しており、しかも、これら複数のはんだバ
ンプまたは金属バンプを含む電極部の間には該電極部に
接してソルダーレジスト層が介在しているので、半導体
装置その他の素子をはんだ付けにより取り付ける際にも
隣接電極部間での短絡などの不具合が生ずる可能性は極
めて小さく、取り付け作業の作業性が良好である。ま
た、本発明の電極パッド上にバンプを形成したソルダー
レジスト層付実装基板の製造方法によれば、ソルダーレ
ジスト層上に形成したドライフィルムをマスクとして用
いてペースト印刷を行なうので、配線基板がそり・ねじ
れ等を有するものであっても、コプラナリティー追従が
可能となり、各バンプ形成のための印刷ペースト量を安
定化させることができる。更に、ペーストのにじみ等の
印刷不具合を防ぐことが可能である。また、マスクパタ
ーンを直接配線基板上で形成する為、開口位置ひいては
バンプ位置の精度が向上する。更に、このマスクパター
ンとして利用されるドライフィルムは、最終的には剥離
されるので、得られたソルダーレジスト層付実装基板で
はソルダーレジスト層の表面にははんだや金属は存在せ
ず、良好なはんだレジスト性が得られる。
Claims (13)
- 【請求項１】 配線基板の表面に形成された複数の電極
パッドのそれぞれの上面にはバンプが付設されており、
該バンプの付設された電極パッドにより電極部が構成さ
れており、前記配線基板上には前記電極部どうしの間に
は該電極部に接するソルダーレジスト層が形成されてお
り、前記バンプの頂部は前記ソルダーレジスト層の表面
より上方に位置していることを特徴とする、電極パッド
上にバンプを形成したソルダーレジスト層付実装基板。 - 【請求項２】 前記バンプははんだバンプであることを
特徴とする、請求項１に記載のソルダーレジスト層付実
装基板。 - 【請求項３】 前記バンプは金属バンプであることを特
徴とする、請求項１に記載のソルダーレジスト層付実装
基板。 - 【請求項４】 前記バンプの前記ソルダーレジスト層の
表面より上方に位置している部分の表面には表面処理層
が付されていることを特徴とする、請求項１〜３のいず
れかに記載のソルダーレジスト層付実装基板。 - 【請求項５】 表面に形成された複数の電極パッドを有
する配線基板の表面上に前記電極パッドをも覆うように
してソルダーレジスト層を形成し、該ソルダーレジスト
層の表面上にエッチングドライフィルムを形成し、これ
らソルダーレジスト層及びエッチングドライフィルムに
前記電極パッドに対応する位置において開口を形成し、
これら開口内へはんだペーストまたは金属ペーストを前
記エッチングドライフィルムの表面と同等の高さまで充
填し、リフローまたはベーキングを行って前記はんだペ
ーストまたは金属ペーストを溶融及び固化させてはんだ
バンプまたは金属バンプを形成し、しかる後に前記エッ
チングドライフィルムを除去することを特徴とする、電
極パッド上にバンプを形成したソルダーレジスト層付実
装基板の製造方法。 - 【請求項６】 前記ソルダーレジスト層及びエッチング
ドライフィルムに開口を形成する工程は、前記ソルダー
レジスト層の形成及び前記エッチングドライフィルムの
形成の後になされることを特徴とする、請求項５に記載
のソルダーレジスト層付実装基板の製造方法。 - 【請求項７】 前記ソルダーレジスト層及びエッチング
ドライフィルムに開口を形成する工程は、前記ソルダー
レジスト層を形成した後に前記エッチングドライフィル
ムの形成の前に前記ソルダーレジスト膜に第１開口を形
成する第１工程と、前記エッチングドライフィルムの形
成の後に該エッチングドライフィルムに前記第１開口に
対応する位置において第２開口を形成する第２工程とか
らなることを特徴とする、請求項５に記載のソルダーレ
ジスト層付実装基板の製造方法。 - 【請求項８】 前記第２工程により前記エッチングドラ
イフィルムに形成される第２開口の径は前記第１工程に
より前記ソルダーレジスト層に形成される第１開口の径
より大きいことを特徴とする、請求項７に記載のソルダ
ーレジスト層付実装基板の製造方法。 - 【請求項９】 前記開口内へはんだペーストまたは金属
ペーストを充填する工程は、スキージを用いて行われる
ことを特徴とする、請求項５〜８のいずれかに記載のソ
ルダーレジスト層付実装基板の製造方法。 - 【請求項１０】 前記エッチングドライフィルムを除去
する工程の後に、前記金属バンプの露出部分の表面に表
面処理層を形成することを特徴とする、請求項５〜９の
いずれかに記載のソルダーレジスト層付実装基板の製造
方法。 - 【請求項１１】 前記ソルダーレジスト層の表面上での
エッチングドライフィルムの形成は、エッチングドライ
フィルムを貼付することによりなされることを特徴とす
る、請求項５〜１０のいずれかに記載のソルダーレジス
ト層付実装基板の製造方法。 - 【請求項１２】 前記開口の形成は、レーザ加工または
ソルダーレジスト層のレーザ加工とエッチングドライフ
ィルムの露光・現像との組み合わせにより行なわれるこ
とを特徴とする、請求項５〜１１のいずれかに記載のソ
ルダーレジスト層付実装基板の製造方法。 - 【請求項１３】 前記開口内へのはんだペーストまたは
金属ペーストの充填は、前記開口内へのはんだペースト
または金属ペーストの導入と導入されたはんだペースト
または金属ペーストの加圧とを交互に行うことでなされ
ることを特徴とする、請求項５〜１２のいずれかに記載
のソルダーレジスト層付実装基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11009375A JP3056192B1 (ja) | 1999-01-18 | 1999-01-18 | 電極パッド上にバンプを形成したソルダーレジスト層付実装基板の製造方法 |
| US09/484,857 US6420255B1 (en) | 1999-01-18 | 2000-01-18 | Mounting substrate with a solder resist layer and method of forming the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11009375A JP3056192B1 (ja) | 1999-01-18 | 1999-01-18 | 電極パッド上にバンプを形成したソルダーレジスト層付実装基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP3056192B1 JP3056192B1 (ja) | 2000-06-26 |
| JP2000208911A true JP2000208911A (ja) | 2000-07-28 |
Family
ID=11718721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11009375A Expired - Fee Related JP3056192B1 (ja) | 1999-01-18 | 1999-01-18 | 電極パッド上にバンプを形成したソルダーレジスト層付実装基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6420255B1 (ja) |
| JP (1) | JP3056192B1 (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134890A (ja) * | 2000-10-19 | 2002-05-10 | Ibiden Co Ltd | プリント配線板の製造方法 |
| JP2002134891A (ja) * | 2000-10-19 | 2002-05-10 | Ibiden Co Ltd | プリント配線板の製造方法 |
| JP2002134923A (ja) * | 2000-10-19 | 2002-05-10 | Ibiden Co Ltd | プリント配線板の製造方法 |
| JP2002134889A (ja) * | 2000-10-19 | 2002-05-10 | Ibiden Co Ltd | プリント配線板の製造方法 |
| JP2004140313A (ja) * | 2002-08-22 | 2004-05-13 | Jsr Corp | 二層積層膜を用いた電極パッド上へのバンプ形成方法 |
| WO2005081064A1 (ja) * | 2004-02-20 | 2005-09-01 | Jsr Corporation | バンプ形成用二層積層膜、およびバンプ形成方法 |
| JP2009105259A (ja) * | 2007-10-24 | 2009-05-14 | Shindengen Electric Mfg Co Ltd | プリント基板 |
| JP2010049262A (ja) * | 2009-09-14 | 2010-03-04 | Hitachi Chem Co Ltd | 感光性樹脂組成物 |
| JP2010109104A (ja) * | 2008-10-29 | 2010-05-13 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
| JP2010225716A (ja) * | 2009-03-23 | 2010-10-07 | Toppan Printing Co Ltd | 配線基板、配線基板の製造方法、および半導体装置 |
| KR101060791B1 (ko) * | 2009-08-10 | 2011-08-30 | 삼성전기주식회사 | 솔더 범프 제조방법 |
| KR101069980B1 (ko) * | 2009-09-15 | 2011-10-04 | 삼성전기주식회사 | 솔더 범프 형성 방법 |
| KR101173397B1 (ko) * | 2010-12-24 | 2012-08-10 | 엘지이노텍 주식회사 | 인쇄회로기판의 제조 방법 |
| KR101258869B1 (ko) * | 2009-09-04 | 2013-04-29 | 아페리오(주) | 플립칩 실장을 위한 미세 피치의 금속 범프 제조 방법 |
| KR101278426B1 (ko) | 2010-09-02 | 2013-06-24 | 삼성전기주식회사 | 반도체 패키지 기판의 제조방법 |
| KR20130088347A (ko) * | 2012-01-31 | 2013-08-08 | 삼성전기주식회사 | 인쇄회로기판 및 그의 제조방법 |
| JP2014078551A (ja) * | 2012-10-09 | 2014-05-01 | Ngk Spark Plug Co Ltd | 配線基板、配線基板の製造方法 |
| KR20150013035A (ko) | 2013-07-25 | 2015-02-04 | 산에이카가쿠 가부시키가이샤 | 땜납 범프 형성용 수지 조성물, 땜납 범프 형성 방법, 및 땜납 범프를 구비한 부재 |
| US9706652B2 (en) | 2010-12-24 | 2017-07-11 | Lg Innotek Co., Ltd. | Printed circuit board and method for manufacturing same |
| CN111698834A (zh) * | 2020-06-29 | 2020-09-22 | 百强电子（深圳）有限公司 | 一种厚铜板阻焊印制方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6608385B2 (en) * | 1998-11-30 | 2003-08-19 | Advantest Corp. | Contact structure and production method thereof and probe contact assembly using same |
| JP2002093811A (ja) * | 2000-09-11 | 2002-03-29 | Sony Corp | 電極および半導体装置の製造方法 |
| JP3875077B2 (ja) * | 2001-11-16 | 2007-01-31 | 富士通株式会社 | 電子デバイス及びデバイス接続方法 |
| TWI244129B (en) * | 2002-10-25 | 2005-11-21 | Via Tech Inc | Bonding column process |
| US7180186B2 (en) * | 2003-07-31 | 2007-02-20 | Cts Corporation | Ball grid array package |
| US20060160346A1 (en) * | 2005-01-19 | 2006-07-20 | Intel Corporation | Substrate bump formation |
| US7714451B2 (en) * | 2005-02-18 | 2010-05-11 | Stats Chippac Ltd. | Semiconductor package system with thermal die bonding |
| US7517788B2 (en) * | 2005-12-29 | 2009-04-14 | Intel Corporation | System, apparatus, and method for advanced solder bumping |
| TWM397591U (en) * | 2010-04-22 | 2011-02-01 | Mao Bang Electronic Co Ltd | Bumping structure |
| CN104517921B (zh) * | 2013-09-30 | 2017-09-22 | 中芯国际集成电路制造(上海)有限公司 | 键合基底及其形成方法、三维封装结构及其形成方法 |
| US9966341B1 (en) * | 2016-10-31 | 2018-05-08 | Infineon Technologies Americas Corp. | Input/output pins for chip-embedded substrate |
| CN109922607A (zh) * | 2019-03-19 | 2019-06-21 | 金禄（清远）精密科研投资有限公司 | 一种低压喷涂阻焊电路板制作工艺 |
| CN113923885B (zh) * | 2021-09-18 | 2023-05-05 | 厦门大学 | 用于焊接微小芯片的柔性线路板的制作方法 |
| CN114585175B (zh) * | 2022-04-29 | 2022-07-15 | 广东科翔电子科技股份有限公司 | 一种Mini-LED焊盘加高方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5024372A (en) * | 1989-01-03 | 1991-06-18 | Motorola, Inc. | Method of making high density solder bumps and a substrate socket for high density solder bumps |
| JP3215424B2 (ja) * | 1992-03-24 | 2001-10-09 | ユニシス・コーポレイション | 微細自己整合特性を有する集積回路モジュール |
| US5313021A (en) * | 1992-09-18 | 1994-05-17 | Aptix Corporation | Circuit board for high pin count surface mount pin grid arrays |
| US5597469A (en) * | 1995-02-13 | 1997-01-28 | International Business Machines Corporation | Process for selective application of solder to circuit packages |
| US5868302A (en) * | 1995-09-06 | 1999-02-09 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for mounting electronic component |
| JPH11145176A (ja) * | 1997-11-11 | 1999-05-28 | Fujitsu Ltd | ハンダバンプの形成方法及び予備ハンダの形成方法 |
-
1999
- 1999-01-18 JP JP11009375A patent/JP3056192B1/ja not_active Expired - Fee Related
-
2000
- 2000-01-18 US US09/484,857 patent/US6420255B1/en not_active Expired - Lifetime
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134890A (ja) * | 2000-10-19 | 2002-05-10 | Ibiden Co Ltd | プリント配線板の製造方法 |
| JP2002134891A (ja) * | 2000-10-19 | 2002-05-10 | Ibiden Co Ltd | プリント配線板の製造方法 |
| JP2002134923A (ja) * | 2000-10-19 | 2002-05-10 | Ibiden Co Ltd | プリント配線板の製造方法 |
| JP2002134889A (ja) * | 2000-10-19 | 2002-05-10 | Ibiden Co Ltd | プリント配線板の製造方法 |
| JP4514308B2 (ja) * | 2000-10-19 | 2010-07-28 | イビデン株式会社 | 多層プリント配線板の製造方法 |
| JP4514309B2 (ja) * | 2000-10-19 | 2010-07-28 | イビデン株式会社 | 多層プリント配線板の製造方法 |
| JP4518660B2 (ja) * | 2000-10-19 | 2010-08-04 | イビデン株式会社 | 多層プリント配線板の製造方法 |
| JP4484350B2 (ja) * | 2000-10-19 | 2010-06-16 | イビデン株式会社 | プリント配線板の製造方法 |
| US7265044B2 (en) | 2002-08-22 | 2007-09-04 | Jsr Corporation | Method for forming bump on electrode pad with use of double-layered film |
| JP2004140313A (ja) * | 2002-08-22 | 2004-05-13 | Jsr Corp | 二層積層膜を用いた電極パッド上へのバンプ形成方法 |
| WO2005081064A1 (ja) * | 2004-02-20 | 2005-09-01 | Jsr Corporation | バンプ形成用二層積層膜、およびバンプ形成方法 |
| JP2009105259A (ja) * | 2007-10-24 | 2009-05-14 | Shindengen Electric Mfg Co Ltd | プリント基板 |
| JP2010109104A (ja) * | 2008-10-29 | 2010-05-13 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
| JP2010225716A (ja) * | 2009-03-23 | 2010-10-07 | Toppan Printing Co Ltd | 配線基板、配線基板の製造方法、および半導体装置 |
| KR101060791B1 (ko) * | 2009-08-10 | 2011-08-30 | 삼성전기주식회사 | 솔더 범프 제조방법 |
| KR101258869B1 (ko) * | 2009-09-04 | 2013-04-29 | 아페리오(주) | 플립칩 실장을 위한 미세 피치의 금속 범프 제조 방법 |
| JP2010049262A (ja) * | 2009-09-14 | 2010-03-04 | Hitachi Chem Co Ltd | 感光性樹脂組成物 |
| KR101069980B1 (ko) * | 2009-09-15 | 2011-10-04 | 삼성전기주식회사 | 솔더 범프 형성 방법 |
| KR101278426B1 (ko) | 2010-09-02 | 2013-06-24 | 삼성전기주식회사 | 반도체 패키지 기판의 제조방법 |
| US9706652B2 (en) | 2010-12-24 | 2017-07-11 | Lg Innotek Co., Ltd. | Printed circuit board and method for manufacturing same |
| KR101173397B1 (ko) * | 2010-12-24 | 2012-08-10 | 엘지이노텍 주식회사 | 인쇄회로기판의 제조 방법 |
| KR20130088347A (ko) * | 2012-01-31 | 2013-08-08 | 삼성전기주식회사 | 인쇄회로기판 및 그의 제조방법 |
| KR101884431B1 (ko) * | 2012-01-31 | 2018-08-02 | 삼성전기주식회사 | 인쇄회로기판 및 그의 제조방법 |
| JP2014078551A (ja) * | 2012-10-09 | 2014-05-01 | Ngk Spark Plug Co Ltd | 配線基板、配線基板の製造方法 |
| KR20150013035A (ko) | 2013-07-25 | 2015-02-04 | 산에이카가쿠 가부시키가이샤 | 땜납 범프 형성용 수지 조성물, 땜납 범프 형성 방법, 및 땜납 범프를 구비한 부재 |
| DE102014010775A1 (de) | 2013-07-25 | 2015-02-26 | San-Ei Kagaku Co. Ltd. | Harzzusammensetzung zur Lötpunktbildung, Lötpunkt-Bildungsverfahren und Bauelement mit Lötpunkten |
| US9415469B2 (en) | 2013-07-25 | 2016-08-16 | San-Ei Kagaku Co., Ltd. | Resin composition for solder bump formation, solder bump formation method, and member having solder bumps |
| CN111698834A (zh) * | 2020-06-29 | 2020-09-22 | 百强电子（深圳）有限公司 | 一种厚铜板阻焊印制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3056192B1 (ja) | 2000-06-26 |
| US6420255B1 (en) | 2002-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3056192B1 (ja) | 電極パッド上にバンプを形成したソルダーレジスト層付実装基板の製造方法 | |
| KR100188625B1 (ko) | 인쇄 회로 기판상에 미세 피치 땜납 피착 방법 및 그 제품 | |
| JPH11297886A (ja) | はんだバンプ形成方法 | |
| TW201414386A (zh) | 印刷電路基板之製造方法 | |
| JPH09232741A (ja) | プリント配線板 | |
| JP4181236B2 (ja) | 凹版印刷方法、バンプ形成方法，配線パターンの形成方法，並びに，バンプおよび配線パターン形成方法 | |
| JPH11191673A (ja) | はんだプリコート方法 | |
| JP3961876B2 (ja) | 半導体装置用はんだバンプの製造方法 | |
| JP2000059010A (ja) | プリント配線板およびその製造方法 | |
| JPH03252197A (ja) | 半田印刷方法 | |
| JP3848109B2 (ja) | 基板実装方法 | |
| JPH09326412A (ja) | ハンダボールの取り付け方法 | |
| JP2000183498A (ja) | 半田バンプ形成方法 | |
| JP2000349190A (ja) | 半導体装置の製造方法 | |
| JPH08335781A (ja) | 多層プリント配線板 | |
| JPH08236921A (ja) | 電子部品の半田付け方法 | |
| JPH10112580A (ja) | プリント配線基板 | |
| JP2768358B2 (ja) | 多端子部品実装用プリント基板 | |
| JPH10242629A (ja) | プリント配線板及びその製造方法 | |
| JP2004014947A (ja) | 電子回路板の製造方法 | |
| JP2862003B2 (ja) | 多端子部品実装用プリント基板 | |
| JP2768357B2 (ja) | 多端子部品実装用プリント基板 | |
| JPH05283855A (ja) | プリント配線板上へのはんだ層形成方法 | |
| JPH11330704A (ja) | プリント配線板およびプリント配線板の製造方法 | |
| JPH0443697A (ja) | ハンダ付け方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080414 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140414 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |