JP2000208521A - Method for forming wiring of semiconductor device - Google Patents
Method for forming wiring of semiconductor deviceInfo
- Publication number
- JP2000208521A JP2000208521A JP11002924A JP292499A JP2000208521A JP 2000208521 A JP2000208521 A JP 2000208521A JP 11002924 A JP11002924 A JP 11002924A JP 292499 A JP292499 A JP 292499A JP 2000208521 A JP2000208521 A JP 2000208521A
- Authority
- JP
- Japan
- Prior art keywords
- light
- photoresist film
- wiring
- insulating layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置に設け
る配線の形成方法に係り、特に多層配線を有する半導体
装置を製造するのに好適な半導体装置の配線形成方法に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a wiring provided in a semiconductor device, and more particularly to a method for forming a wiring of a semiconductor device suitable for manufacturing a semiconductor device having a multilayer wiring.
【０００２】[0002]
【従来の技術】従来、半導体装置の配線は、次のように
形成していた。2. Description of the Related Art Conventionally, wiring of a semiconductor device has been formed as follows.
【０００３】（１）まず、半導体基板上に絶縁膜を形成
する。（２）次に、絶縁膜をエッチングして絶縁膜を貫
通した接続孔を設け、絶縁膜下部の拡散層や下層配線な
どの導電部の一部を露出させる。（３）その後、接続孔
と絶縁膜の全体とを覆ってアルミニウム合金などの金属
膜をスパッタリングにより形成する。（４）金属膜の上
部にフォトレジスト膜からなる配線用のパターンを形成
し、このパターンを保護膜にして金属膜をエッチング
し、金属配線を形成する。(1) First, an insulating film is formed on a semiconductor substrate. (2) Next, the insulating film is etched to provide a connection hole penetrating the insulating film, thereby exposing a part of a conductive portion such as a diffusion layer and a lower wiring below the insulating film. (3) Thereafter, a metal film such as an aluminum alloy is formed by sputtering so as to cover the connection holes and the entire insulating film. (4) A wiring pattern made of a photoresist film is formed on the metal film, and the metal film is etched by using this pattern as a protective film to form a metal wiring.
【０００４】ところで、近年、配線材料として、アルミ
ニウムやアルミニウム合金より導電性に優れているとと
もに、マイグレーションなどに対する信頼性の高い銅を
使用することが試みられている。ところが、銅は、エッ
チングが困難であるため、従来のようにエッチングして
配線を形成することが極めて難しい。このため、近年
は、デュアルダマシンという手法により配線を形成する
ようになってきている。In recent years, attempts have been made to use copper as a wiring material, which has higher conductivity than aluminum and aluminum alloy and has high reliability against migration and the like. However, since copper is difficult to etch, it is extremely difficult to form wiring by etching as in the prior art. For this reason, in recent years, wiring has been formed by a technique called dual damascene.
【０００５】このデュアルダマシンによる配線の形成
は、特開平１０−１１６９０４号公報に記載されている
ように、次のようにして行なう。（１）まず、半導体基
板の上部に絶縁層を形成したのち、絶縁層の上部にフォ
トレジスト膜を形成する。（２）次に、配線用の拡大マ
スク（レチクル）を用いたフォトリソグラフィーにより
フォトレジスト膜をパターニングしてレジスト膜からな
る保護膜（マスク）を形成する。（３）この保護膜を用
いて絶縁層をエッチングして絶縁層の上部に配線溝を形
成したのち、保護膜を除去する。（４）その後、絶縁層
の上部に再びフォトレジスト膜を形成し、接続孔用のレ
チクルを用いてフォトリソグラフィーによってフォトレ
ジスト膜をパターニングして接続孔用の保護膜を形成す
る。（５）接続孔用保護膜を用いて絶縁層をエッチング
し、配線溝内に絶縁層を貫通させた接続孔を形成して絶
縁層下部の導電部を露出させ、保護膜を除去する。
（６）次に、絶縁層の全体を覆って金属膜をスパッタリ
ングなどによって成膜したのち、ケミカルメカニカルポ
リッシング（ＣＭＰ）法によって不要な金属膜を除去
し、配線溝内にのみ金属膜を残して金属配線とする。[0005] The formation of wiring by this dual damascene is performed as follows, as described in JP-A-10-116904. (1) First, after forming an insulating layer on a semiconductor substrate, a photoresist film is formed on the insulating layer. (2) Next, the photoresist film is patterned by photolithography using an enlarged mask (reticle) for wiring to form a protective film (mask) made of a resist film. (3) The insulating layer is etched using this protective film to form a wiring groove on the insulating layer, and then the protective film is removed. (4) Thereafter, a photoresist film is formed again on the insulating layer, and the photoresist film is patterned by photolithography using a reticle for a connection hole to form a protection film for the connection hole. (5) The insulating layer is etched using the protective film for the connection hole to form a connection hole penetrating the insulating layer in the wiring groove to expose a conductive portion below the insulating layer, and remove the protective film.
(6) Next, after a metal film is formed by sputtering or the like covering the entire insulating layer, an unnecessary metal film is removed by a chemical mechanical polishing (CMP) method, and the metal film is left only in the wiring groove. Metal wiring.
【０００６】[0006]
【発明が解決しようとする課題】しかし、上記したデュ
アルダマシンによって配線を形成する場合、接続孔用の
保護膜マスクを形成する際に、絶縁層に形成した配線溝
による段差があるため、フォトレジスト膜の塗布不良が
発生したり、焦点ボケなどを生じて微細な加工が困難と
なる。さらに、配線用のレチクルと接続孔用のレチクル
とを使用するため、アライメント（位置合わせ）の誤差
を生じて形成した接続孔の位置が配線溝から外れる場合
がある。However, when the wiring is formed by the above-described dual damascene, when forming the protective film mask for the connection hole, there is a step due to the wiring groove formed in the insulating layer. Insufficient coating of the film occurs, and defocusing occurs, so that fine processing becomes difficult. Furthermore, since a wiring reticle and a connection hole reticle are used, an alignment (alignment) error may occur, and the position of the formed connection hole may deviate from the wiring groove.
【０００７】本発明は、前記従来技術の欠点を解消する
ためになされたもので、同一のマスクを用いて配線溝と
接続孔とを形成し、接続孔と配線溝との位置ずれをなく
すことを目的としている。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned drawbacks of the prior art, in which a wiring groove and a connection hole are formed by using the same mask to eliminate a positional shift between the connection hole and the wiring groove. It is an object.
【０００８】[0008]
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の第１に係る半導体装置の配線形成方法
は、半導体基板の上部に絶縁層を形成したのち、前記絶
縁層に接続孔を形成して絶縁層下部の導電部を露出さ
せ、前記接続孔を介して前記導電部と電気的に接続した
配線を前記絶縁層の上部に形成する半導体装置の配線形
成方法において、前記絶縁層の上部にポジ型フォトレジ
スト膜を形成する工程と、前記ポジ型フォトレジスト膜
の上部に遮光フォトレジスト膜を形成する工程と、前記
遮光フォトレジスト膜の上部にネガ型フォトレジスト膜
を形成する工程と、前記各フォトレジスト膜を形成した
前記半導体基板の上方に、透光性本体の上面に配線用遮
光パターン、下面に接続孔用遮光パターンを設けたマス
クを配置し、前記配線用遮光パターンに焦点を合わせて
前記ネガ型フォトレジストを露光したのち、前記接続孔
用遮光パターンに焦点を合わせて前記遮光フォトレジス
ト膜を露光し、さらに露光した前記遮光フォトレジスト
膜を保護膜として前記ポジ型フォトレジストを露光して
前記各フォトレジスト膜からなるレジストパターンを形
成する工程と、前記レジストパターンを保護膜として前
記絶縁層をエッチングし、絶縁層に接続孔と配線溝とを
形成する工程と、前記接続孔と前記配線溝とを導電性部
材によって埋める工程と、を有することを特徴としてい
る。According to a first aspect of the present invention, there is provided a method of forming a wiring of a semiconductor device, comprising: forming an insulating layer on a semiconductor substrate; The method of forming a wiring of a semiconductor device, wherein a hole is formed to expose a conductive portion below the insulating layer, and a wiring electrically connected to the conductive portion through the connection hole is formed above the insulating layer. Forming a positive photoresist film on the layer, forming a light-shielding photoresist film on the positive photoresist film, and forming a negative photoresist film on the light-shielding photoresist film And a step of disposing a mask having a light-shielding pattern for wiring on the upper surface of the light-transmitting main body and a light-shielding pattern for connection holes on the lower surface, above the semiconductor substrate on which the photoresist films are formed. After exposing the negative photoresist by focusing on the light-shielding pattern, exposing the light-shielding photoresist film by focusing on the connection-hole light-shielding pattern, further exposing the exposed light-shielding photoresist film as a protective film. Exposing a positive photoresist to form a resist pattern comprising each of the photoresist films, and etching the insulating layer using the resist pattern as a protective film to form connection holes and wiring grooves in the insulating layer. And a step of filling the connection hole and the wiring groove with a conductive member.
【０００９】このように構成した本発明の第１は、１つ
のマスク（レチクル）によって接続孔と配線溝とを形成
することができるため、接続孔と配線溝との位置ずれが
生ずるのを防止することができ、微細な加工が可能とな
って半導体装置の集積度を向上することができる。In the first aspect of the present invention having such a configuration, since the connection hole and the wiring groove can be formed by one mask (reticle), the positional deviation between the connection hole and the wiring groove is prevented. And fine processing can be performed, and the degree of integration of the semiconductor device can be improved.
【００１０】ポジ型フォトレジスト膜の露光は、マスク
を除去した全面露光とすることにより、遮光フォトレジ
スト膜を保護膜とした露光を容易に行なえ、接続孔を形
成するためのパターンと配線溝を形成するためのパター
ンとを位置ずれを生ずることなく容易に形成することが
できる。また、ポジ型フォトレジスト膜の露光は、遮光
フォトレジスト膜の露光後に、ネガ型フォトレジスト膜
と遮光フォトレジスト膜との未感光部を除去したのちに
行なうと、ポジ型フォトレジスト膜を露光する際にネガ
型フォトレジスト膜や遮光フォトレジスト膜の露光する
必要のない部分を露光することがなく、所定のパターン
を有するレジストパターンを確実に形成することができ
る。Exposure of the positive type photoresist film is performed by exposing the entire surface with the mask removed, thereby facilitating exposure using the light-shielding photoresist film as a protective film, and forming a pattern and a wiring groove for forming a connection hole. A pattern to be formed can be easily formed without causing a positional shift. In addition, if the exposure of the positive photoresist film is performed after removing the unexposed portions of the negative photoresist film and the light-shielding photoresist film after the exposure of the light-shielding photoresist film, the exposure of the positive photoresist film is performed. In this case, a portion of the negative photoresist film or the light-shielding photoresist film that does not need to be exposed is not exposed, so that a resist pattern having a predetermined pattern can be reliably formed.
【００１１】さらに、ネガ型フォトレジスト膜と遮光フ
ォトレジスト膜とを露光する光と、ポジ型フォトレジス
ト膜を露光する光との波長を異ならせることにより、ネ
ガ型フォトレジスト膜と遮光フォトレジスト膜とを露光
した際に、ポジ型フォトレジスト膜が感光するのを防ぐ
ことができ、ポジ型レジスト膜に所定のパターンを容
易、確実に形成することが可能となる。ネガ型フォトレ
ジスト膜と遮光フォトレジスト膜とはｉ線によって露光
を行ない、ポジ型フォトレジスト膜はｇ線によって露光
を行なうようにすると、いずれも光源として水銀ランプ
を使用でき、同一の光源を用いた露光が行なえ、各フォ
トレジスト膜の露光を容易に行なうことができる。遮光
フォトレジスト膜は、ネガ型フォトレジスト膜より高感
度にしておくと、小さな光のエネルギーによって容易に
感光させることができ、ネガ型フォトレジスト膜、遮光
フォトレジスト膜の露光をポジ型フォトレジスト膜にほ
とんど影響を与えることなく行なうことができる。Further, the wavelengths of the light for exposing the negative photoresist film and the light-shielding photoresist film and the light for exposing the positive photoresist film are made different, so that the negative photoresist film and the light-shielding photoresist film are different. When the resist is exposed, the positive photoresist film can be prevented from being exposed to light, and a predetermined pattern can be easily and reliably formed on the positive photoresist film. If the negative photoresist film and the light-shielding photoresist film are exposed by i-line, and the positive photoresist film is exposed by g-line, a mercury lamp can be used as a light source, and the same light source can be used. Exposure can be performed, and each photoresist film can be easily exposed. If the light-shielding photoresist film is made more sensitive than the negative-type photoresist film, it can be easily exposed by small light energy, and the exposure of the negative-type photoresist film and the light-shielding photoresist film is changed to the positive-type photoresist film. Can be done with little effect on
【００１２】そして、絶縁層に接続孔と配線溝とを形成
する工程は、レジストパターンを保護膜として絶縁層を
エッチングして接続孔を形成したのち、レジストパター
ンをハーフエッチングする工程と、このハーフエッチン
グしたレジストパターンを保護膜として絶縁層をエッチ
ングして配線溝を形成する工程とを有するように構成す
ることにより、接続孔と配線溝とを容易に形成すること
ができる。In the step of forming the connection hole and the wiring groove in the insulating layer, the step of forming the connection hole by etching the insulating layer using the resist pattern as a protective film and then half-etching the resist pattern is performed. By forming a wiring groove by etching the insulating layer using the etched resist pattern as a protective film, the connection hole and the wiring groove can be easily formed.
【００１３】また、本発明の第２に係る半導体装置の配
線形成方法は、半導体基板の上部に絶縁層を形成したの
ち、前記絶縁層に接続孔を形成して絶縁層下部の導電部
を露出させ、前記接続孔を介して前記導電部と電気的に
接続した配線を前記絶縁層の上部に形成する半導体装置
の配線形成方法において、前記絶縁層の上部に近紫外線
より短い波長の光で感光させる第１のフォトレジスト膜
を形成する工程と、前記第１のフォトレジスト膜の上部
に近紫外線以上の波長の光で感光させる第２のフォトレ
ジスト膜を形成する工程と、前記各フォトレジスト膜を
形成した前記半導体基板の上方に、透光性本体の上面に
配線用遮光パターン、下面に接続孔用遮光パターンを設
けた拡大マスクを配置し、前記接続孔用遮光パターンに
焦点を合わせて前記第１のフォトレジストを露光したの
ち、前記配線用遮光パターンに焦点を合わせて第２のフ
ォトレジスト膜を露光して前記各フォトレジスト膜から
なるレジストパターンを形成する工程と、前記レジスト
パターンを保護膜として前記絶縁層をエッチングし、絶
縁層に接続孔と配線溝とを形成する工程と、前記接続孔
と前記配線溝とを導電性部材によって埋める工程と、を
有することを特徴としている。According to a second aspect of the present invention, in a method of forming a wiring of a semiconductor device, an insulating layer is formed on a semiconductor substrate, and then a connection hole is formed in the insulating layer to expose a conductive portion below the insulating layer. Forming a wiring electrically connected to the conductive portion through the connection hole on the insulating layer, wherein the wiring is formed on the insulating layer by light having a wavelength shorter than that of near ultraviolet light. Forming a first photoresist film to be formed, forming a second photoresist film on top of the first photoresist film with light having a wavelength of near ultraviolet light or more, and forming each of the photoresist films Above the semiconductor substrate on which is formed, an enlarged mask provided with a wiring light-shielding pattern on the upper surface of the light-transmitting main body and a connection-hole light-shielding pattern on the lower surface is arranged, and focused on the connection-hole light-shielding pattern. Exposing the first photoresist and then exposing the second photoresist film to focus on the wiring light-shielding pattern to form a resist pattern composed of the respective photoresist films; and protecting the resist pattern. A step of etching the insulating layer as a film to form a connection hole and a wiring groove in the insulating layer; and a step of filling the connection hole and the wiring groove with a conductive member.
【００１４】このように構成した本発明の第１において
は、前記と同様の効果を得ることができる。しかも、フ
ォトレジスト膜は、近紫外線より短い波長の光によって
反応する反応機構と、近紫外線以上の波長による反応機
構とが異なるため、光源を切り替えるだけで接続孔よう
のパターンと配線溝ようのパターンとを有するレジスト
パターンを形成することが可能で、工程の簡素化を図る
ことができる。According to the first aspect of the present invention configured as described above, the same effects as described above can be obtained. In addition, the reaction mechanism of the photoresist film, which reacts with light having a wavelength shorter than that of near-ultraviolet light, and the reaction mechanism of light with a wavelength longer than near-ultraviolet light, are different. Can be formed, and the process can be simplified.
【００１５】第１のフォトレジスト膜を露光する光はエ
キシマレーザ光であってよく、第２のフォトレジスト膜
を露光する光はｉ線であってよい。そして、エキシマレ
ーザ光としては、フッ化アルゴンまたはフッ化クリプト
ンを解離させることにより、市販されているエキシマレ
ーザ装置を使用して近紫外線より波長の短い光を容易に
生成することができる。The light for exposing the first photoresist film may be excimer laser light, and the light for exposing the second photoresist film may be i-line. By dissociating argon fluoride or krypton fluoride as excimer laser light, light having a shorter wavelength than near ultraviolet light can be easily generated using a commercially available excimer laser device.
【００１６】そして、絶縁層に接続孔と配線溝とを形成
するする場合、第１の発明と同様に、レジストパターン
を保護膜として絶縁層をエッチングして接続孔を形成し
たのち、レジストパターンをハーフエッチングする工程
と、このハーフエッチングしたレジストパターンを保護
膜として絶縁層をエッチングして配線溝を形成する工程
とによって形成してよい。In the case where the connection hole and the wiring groove are formed in the insulating layer, as in the first invention, the connection hole is formed by etching the insulating layer using the resist pattern as a protective film, and then the resist pattern is formed. It may be formed by a half-etching step and a step of forming a wiring groove by etching an insulating layer using the half-etched resist pattern as a protective film.
【００１７】[0017]
【発明の実施の形態】本発明に係る半導体装置の配線形
成方法の好ましい実施の形態を、添付図面に従って詳細
に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of a method for forming a wiring of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.
【００１８】図１は、本発明の第１実施の形態に係る半
導体装置の配線接続方法の工程説明図である。まず、図
１（ａ）に示したように、上部にトランジスタなどの素
子が形成してある半導体基板（ウエハ）１０の上にシリ
コン酸化膜（ＳｉＯ2 膜）などからなる絶縁層１２をＣ
ＶＤ法などにより所定の厚さ形成する。その後、絶縁層
１２の上部にポジ型フォトレジスト膜１４、遮光フォト
レジスト膜１６、ネガ型フォトレジスト膜１８を、この
順に回転塗布（スピンコート）法などにより順次積層し
て形成する。FIG. 1 is a process explanatory view of a wiring connection method for a semiconductor device according to a first embodiment of the present invention. First, as shown in FIG. 1A, an insulating layer 12 made of a silicon oxide film (SiO 2 film) or the like is formed on a semiconductor substrate (wafer) 10 on which elements such as transistors are formed.
A predetermined thickness is formed by a VD method or the like. Thereafter, a positive photoresist film 14, a light-shielding photoresist film 16, and a negative photoresist film 18 are sequentially laminated on the insulating layer 12 in this order by a spin coating method or the like.
【００１９】この実施形態の場合、ポジ型フォトレジス
ト膜１４としてポリヒドロキシスチレンからなるなるも
のを用いており、遮光フォトレジスト膜１６はｐ−アセ
トキシスチレンをベースにした樹脂によって形成してあ
る。また、ネガ型フォトレジスト膜１８は、実施形態の
場合、フェノールノボラック樹脂から形成してある。そ
して、遮光フォトレジスト膜１６を形成する場合、ポジ
型フォトレジスト膜１４を塗布したのちに７５℃程度の
温度に数分間加熱して乾燥させ、その後に遮光フォトレ
ジスト膜１６を塗布してポジ型フォトレジスト膜１４と
遮光フォトレジスト膜１６とが混じり合わないようにし
ている。遮光フォトレジスト膜１６の上にネガ型フォト
レジスト膜１８を形成する場合も同様であって、遮光フ
ォトレジスト膜１６を塗布後に前記と同様にして遮光フ
ォトレジスト膜１６を加熱、乾燥させている。In this embodiment, the positive photoresist film 14 is made of polyhydroxystyrene, and the light-shielding photoresist film 16 is formed of a resin based on p-acetoxystyrene. In the case of the embodiment, the negative type photoresist film 18 is formed from a phenol novolak resin. When the light-shielding photoresist film 16 is formed, the positive-type photoresist film 14 is applied, heated to a temperature of about 75 ° C. for several minutes, and dried. The photoresist film 14 and the light-shielding photoresist film 16 are not mixed. The same applies to the case where the negative photoresist film 18 is formed on the light-shielding photoresist film 16. After the light-shielding photoresist film 16 is applied, the light-shielding photoresist film 16 is heated and dried in the same manner as described above.
【００２０】遮光フォトレジスト膜１６は、ポジ型フォ
トレジスト膜１４、ネガ型フォトレジスト膜１８より薄
く形成してあるとともに、ネガ型フォトレジスト膜１８
よりはるかに高感度となっていて、遮光フォトレジスト
膜１６に架橋反応を起させるのに必要な光のエネルギー
をＷｋとし、ネガ型フォトレジスト膜１８に架橋反応を
起させるのに必要な光のエネルギーをＷｎとした場合、The light-shielding photoresist film 16 is formed to be thinner than the positive photoresist film 14 and the negative photoresist film 18, and
The light energy required to cause a crosslinking reaction in the light-shielding photoresist film 16 is Wk, and the light energy required to cause a crosslinking reaction in the negative-type photoresist film 18 is set. When the energy is Wn,
【００２１】[0021]
【数１】Ｗｋ≪Ｗｎ の関係を満足するようにしてある。## EQU1 ## The relationship Wk≪Wn is satisfied.
【００２２】この高感度の遮光フォトレジスタ膜１６
は、感光剤の量をネガ型フォトレジスト膜１８より多く
することにより容易に形成することができる。また、遮
光フォトレジスト膜１６は任意の厚さに形成してよい
が、エッチング性を考慮すると、６００オングストロー
ム程度の厚さが望ましい。This highly sensitive light-shielding photoresist film 16
Can be easily formed by making the amount of the photosensitive agent larger than that of the negative photoresist film 18. Further, the light-shielding photoresist film 16 may be formed to have an arbitrary thickness, but is preferably about 600 Å in consideration of the etching property.
【００２３】なお、図１（ａ）に示した符号２０は、半
導体基板１０の上部に形成した例えばトランジスタのソ
ースまたはドレインなどの導電部である。Reference numeral 20 shown in FIG. 1A denotes a conductive portion formed on the semiconductor substrate 10 such as a source or a drain of a transistor.
【００２４】次に、フォトレジスト膜１４、１６、１８
を形成した半導体基板１０は、図示しない縮小投影露光
装置（ステッパ）のワークテーブルの上に配置する。そ
して、図１（ｂ）に示したように、ステッパのレチクル
台にマスクである拡大マスク（以下、レチクルという）
２２配置し、レチクル２２用いてフォトリソグラフィー
法によってフォトレジスト膜１４、１６、１８のパター
ニングを行なう。Next, the photoresist films 14, 16, 18
Is formed on a work table of a reduction projection exposure apparatus (stepper) (not shown). Then, as shown in FIG. 1B, an enlarged mask (hereinafter, referred to as a reticle) as a mask is provided on the reticle table of the stepper.
Then, using the reticle 22, the photoresist films 14, 16, and 18 are patterned by photolithography.
【００２５】レチクル２２は、詳細が図２（ａ）に示し
たようになっていて、透明なガラス板からなる厚さ２〜
３ｃｍの透光性本体２４の上面に、光を透過させないク
ロムによって形成した帯状の配線用遮光パターン２６が
設けてある。また、透光性本体２２の下面には、クロム
によって形成した円形の接続孔用遮光パターン２８が設
けてある。この接続孔用遮光パターン２８は、同図
（ｂ）に示してあるように、配線用遮光パターン２６の
真下に位置している。このように構成したレチクル２２
によるフォトレジスト１４、１６、１８へのパターンの
転写は、次のごとくして行なう。The reticle 22 is as shown in detail in FIG.
A strip-shaped wiring light-shielding pattern 26 made of chrome that does not transmit light is provided on the upper surface of the light-transmitting main body 24 of 3 cm. On the lower surface of the translucent main body 22, a circular connection hole light-shielding pattern 28 made of chromium is provided. The connection hole light-shielding pattern 28 is located immediately below the wiring light-shielding pattern 26 as shown in FIG. Reticle 22 configured in this manner
The transfer of the pattern to the photoresists 14, 16 and 18 is performed as follows.
【００２６】まず、図１（ｂ）に示したように、ステッ
パのレチクル配置台を上下移動させ、レチクル２２の配
線用遮光パターン２６を設けた透孔性本体２４の上面が
焦点位置Ｘとなるように調整し、波長３６５ｎｍのｉ線
３０をレチクル２２に照射する。これにより、ネガ型フ
ォトレジスト膜１８は、斜線に示した配線用遮光パター
ン２６と対応した部分以外の部分がｉ線３０のレチクル
２２を透過した透過光３２によって感光される。また、
このとき、遮光フォトレジスト膜１６は、透過光３２の
入射する部分が斑点状に示したようにやや感光される。First, as shown in FIG. 1B, the reticle mounting table of the stepper is moved up and down so that the upper surface of the permeable body 24 provided with the wiring light-shielding pattern 26 of the reticle 22 is the focal position X. The reticle 22 is irradiated with the i-ray 30 having a wavelength of 365 nm. Thus, the portion of the negative photoresist film 18 other than the portion corresponding to the hatched wiring light-shielding pattern 26 is exposed to the transmitted light 32 transmitted through the reticle 22 of the i-line 30. Also,
At this time, the light-shielding photoresist film 16 is slightly exposed as a spot where the transmitted light 32 is incident is shown as a spot.
【００２７】次に、図１（ｃ）に示したように、接続孔
用遮光パターン２８を設けた透孔性本体２４の下面を焦
点位置Ｘにし、上記と同様にしてｉ線３０をレチクル２
２に照射する。これにより、レチクル２２に照射したｉ
線３０は、回折現象により配線用遮光パターン２６の内
側への回り込みを生じ、接続孔用遮光パターン２８と対
応した部分以外の遮光フォトレジスト膜１６を斜線で示
したように感光する。このとき、遮光フォトレジスト膜
１６は、ネガ型フォトレジスト膜１８より高感度であっ
て、感光に要する光のエネルギーに対して上記の数式１
の関係を満たすように設定してあるため、遮光フォトレ
ジスト膜１６が感光してもネガ型フォトレジスト膜１８
の配線用遮光パターン２６と対応した部分は感光しな
い。Next, as shown in FIG. 1C, the lower surface of the porous main body 24 provided with the connection hole light-shielding pattern 28 is set at the focal position X, and the i-line 30 is applied to the reticle 2 in the same manner as described above.
Irradiate 2 As a result, i
The line 30 wraps around the inside of the wiring light-shielding pattern 26 due to the diffraction phenomenon, and exposes the light-shielding photoresist film 16 other than the portion corresponding to the connection hole light-shielding pattern 28 as shown by oblique lines. At this time, the light-shielding photoresist film 16 has higher sensitivity than the negative-type photoresist film 18 and has the above-described formula
Is set so as to satisfy the relationship, even if the light-shielding photoresist film 16 is exposed to light, the negative photoresist film 18
The portion corresponding to the wiring light-shielding pattern 26 is not exposed.
【００２８】ネガ型フォトレジスト膜１８と遮光フォト
レジスト膜１６とを露光して感光させたならば現像し、
図１（ｄ）に示したように、ネガ型フォトレジスト膜１
８と遮光フォトレジスト膜１６との感光していない部分
を除去する。これにより、ネガ型フォトレジスト膜１８
に配線溝に対応した溝３４が形成され、遮光フォトレジ
スト膜１６に接続孔に対応した孔３６が形成される。If the negative type photoresist film 18 and the light-shielding photoresist film 16 are exposed and exposed, then developed,
As shown in FIG. 1D, a negative photoresist film 1 is formed.
The unexposed portions of the light-shielding photoresist film 8 and the light-shielding photoresist film 16 are removed. Thereby, the negative photoresist film 18 is formed.
Then, a groove 34 corresponding to the wiring groove is formed, and a hole 36 corresponding to the connection hole is formed in the light-shielding photoresist film 16.
【００２９】次に、図１（ｄ）に示したように、レチク
ルを外した状態でネガ型フォトレジスト膜１８の上面全
体を波長４３６ｎｍのｇ線３８によって露光する、いわ
ゆる全面露光を行なう。これにより、遮光フォトレジス
ト膜１４を保護膜（マスク）としたポジ型フォトレジス
ト膜１４の露光が行われ、遮光フォトレジスト膜１６の
孔３６に対応した部分のポジ型フォトレジスト膜１４が
斜線に示したように感光される。その後、ポジ型フォト
レジスト膜１４の感光させた部分を除去し、図１（ｅ）
に示したように、ポジ型フォトレジスト膜１４に接続孔
用の孔４０を形成し、ポジ型フォトレジスト膜１４、遮
光フォトレジスト膜１６、ネガ型フォトレジスト膜１８
からなるレジストパターン４２を完成させる。Next, as shown in FIG. 1D, in a state where the reticle is removed, the entire upper surface of the negative type photoresist film 18 is exposed by a g-line 38 having a wavelength of 436 nm, that is, so-called overall exposure is performed. As a result, exposure of the positive photoresist film 14 using the light-shielding photoresist film 14 as a protective film (mask) is performed, and the portion of the positive photoresist film 14 corresponding to the hole 36 of the light-shielding photoresist film 16 is hatched. It is exposed as shown. Thereafter, the exposed portion of the positive photoresist film 14 is removed, and FIG.
As shown in FIG. 7, holes 40 for connection holes are formed in the positive photoresist film 14, and the positive photoresist film 14, the light-shielding photoresist film 16, and the negative photoresist film 18 are formed.
Is completed.
【００３０】次に、レジストパターン４２を保護膜（マ
スク）としてＣＦ4 やＣＨＦ3 、ＳＦ6 などのエッチン
グガスを用いてシリコン酸化膜からなる絶縁層１２をエ
ッチングし、絶縁層１２を貫通した接続孔４４を形成し
て絶縁層４４下部の導電部２０を露出させる。その後、
エッチングガスを酸素ガスに切り替え、フォトレジスト
膜１４、１６、１８からなるレジストパターン４２をハ
ーフエッチングし、図１（ｆ）に示したように、ネガ型
フォトレジスト膜１８に形成した溝３４に対応した溝４
６をポジ型フォトレジスト膜１４に形成する。さらに、
再びエッチングガスを上記した絶縁層１２をエッチング
するガスに切り替え、同図（ｇ）に示したように、ハー
フエッチングしたレジストパターン４２を保護膜として
絶縁層１２をハーフエッチングし、絶縁層１２の上部に
配線溝４８を形成したのち、レジストパターン４２を除
去する。Next, using the resist pattern 42 as a protective film (mask), the insulating layer 12 made of a silicon oxide film is etched using an etching gas such as CF 4 , CHF 3 , SF 6, etc. A hole 44 is formed to expose the conductive portion 20 under the insulating layer 44. afterwards,
The etching gas is switched to oxygen gas, and the resist pattern 42 composed of the photoresist films 14, 16 and 18 is half-etched to correspond to the grooves 34 formed in the negative photoresist film 18 as shown in FIG. Groove 4
6 is formed on the positive photoresist film 14. further,
The etching gas is switched again to the gas for etching the insulating layer 12, and as shown in FIG. 9G, the insulating layer 12 is half-etched using the half-etched resist pattern 42 as a protective film, and the upper part of the insulating layer 12 is formed. After forming the wiring groove 48, the resist pattern 42 is removed.
【００３１】その後、図１（ｈ）に示したように、絶縁
層１２の接続孔４４、配線溝４８を埋めるように銅や銅
合金、アルミニウム合金などの導電性金属膜５０を絶縁
層１２の上部にスパッタリングなどによって堆積する。
そして、ケミカルメカニカルポリッシング（ＣＭＰ）法
などによって不要な金属膜５０を除去して配線溝４８と
接続孔４４との内部にのみ金属膜を残して配線５２を形
成する。Thereafter, as shown in FIG. 1H, a conductive metal film 50 of copper, a copper alloy, an aluminum alloy or the like is formed so as to fill the connection holes 44 and the wiring grooves 48 of the insulating layer 12. It is deposited on the upper part by sputtering or the like.
Then, the unnecessary metal film 50 is removed by a chemical mechanical polishing (CMP) method or the like, and the wiring 52 is formed while leaving the metal film only inside the wiring groove 48 and the connection hole 44.
【００３２】このように、第１実施の形態においては、
絶縁層１２の上部にポジ型フォトレジスト膜１４、遮光
フォトレジスト膜１６、ネガ型フォトレジスト膜１８を
設けるとともに、透孔性本体２４の上面に配線用遮光パ
ターン２６、下面に接続孔用遮光パターン２８を設けた
レチクル２２を用いて露光を行なうことにより、１つの
レチクルを用いて絶縁層１２に接続孔４４と配線溝４８
とを形成することができ、接続孔４４と配線溝４８との
位置ずれを防止できて微細加工が可能となり、半導体装
置の集積度を向上することができる。As described above, in the first embodiment,
A positive-type photoresist film 14, a light-shielding photoresist film 16, and a negative-type photoresist film 18 are provided on the insulating layer 12, and a wiring light-shielding pattern 26 is formed on the upper surface of the porous main body 24, and a connection light-shielding pattern is formed on the lower surface. By performing exposure using the reticle 22 provided with the reticle 28, the connection hole 44 and the wiring groove 48 are formed in the insulating layer 12 using one reticle.
Can be formed, the positional deviation between the connection hole 44 and the wiring groove 48 can be prevented, and fine processing can be performed, and the degree of integration of the semiconductor device can be improved.
【００３３】また、ポジ型フォトレジスト膜１４の露光
は、レチクル２２を除去した全面露光としているため、
位置合わせ（アライメント）を必要とせず、遮光フォト
レジスト膜１６を保護膜とした露光を容易に行なえ、接
続孔４４を形成するためのパターンと配線溝４８を形成
するためのパターンとを位置ずれを生ずることなく容易
に形成することができる。そして、ポジ型フォトレジス
ト膜１４の露光は、遮光フォトレジスト膜１６の露光後
に、ネガ型フォトレジスト膜１８と遮光フォトレジスト
膜１６との未感光部を除去したのちに行なっているた
め、ポジ型フォトレジスト膜１４を露光する際にネガ型
フォトレジスト膜１８や遮光フォトレジスト膜１６の露
光する必要のない部分を露光することがなく、所定のパ
ターンを有するレジストパターン４２を確実に形成する
ことができる。The exposure of the positive type photoresist film 14 is performed by exposing the entire surface with the reticle 22 removed.
Exposure using the light-shielding photoresist film 16 as a protective film can be easily performed without the need for alignment, and the pattern for forming the connection hole 44 and the pattern for forming the wiring groove 48 are misaligned. It can be easily formed without any occurrence. Since the exposure of the positive photoresist film 14 is performed after the unexposed portions of the negative photoresist film 18 and the light-shielding photoresist film 16 are removed after the light-shielding photoresist film 16 is exposed, the positive photoresist film 14 is exposed. When exposing the photoresist film 14, it is possible to reliably form the resist pattern 42 having a predetermined pattern without exposing portions of the negative photoresist film 18 and the light-shielding photoresist film 16 that do not need to be exposed. it can.
【００３４】さらに、ネガ型フォトレジスト膜１８と遮
光フォトレジスト膜１６とをｉ線３０によって露光し、
ポジ型フォトレジスト膜１４をｇ線３８によって露光し
ているため、ネガ型フォトレジスト膜１８と遮光フォト
レジスト膜１６とを露光した際に、ポジ型フォトレジス
ト膜１４が感光するのを防ぐことができ、ポジ型レジス
ト膜１４に所定のパターンを容易、確実に形成すること
が可能となる。しかも、ｉ線３０とｇ線３８とは、水銀
ランプによって発生させることができ、同一の光源を用
いた露光が行なえて各フォトレジスト膜１４、１６、１
８の露光、感光を容易に行なうことができる。 また、
遮光フォトレジスト膜１６は、ネガ型フォトレジスト膜
１８より高感度となっているため、小さな光のエネルギ
ーによって容易に感光させることができ、ネガ型フォト
レジスト膜１８、遮光フォトレジスト膜１６の露光をポ
ジ型フォトレジスト膜１４にほとんど影響を与えること
なく行なうことができる。さらに、絶縁層１２に接続孔
４４と配線溝４８とを形成する場合、レジストパターン
４２を保護膜として絶縁層１２をエッチングして接続孔
４４を形成し、その後、レジストパターン４２をハーフ
エッチングしてポジ型レジスト膜１４にネガ型フォトレ
ジスト膜１８に形成した溝４４に対応した溝４６を形成
し、ハーフエッチングしたレジストパターン４２を保護
膜にして絶縁層１２をハーフエッチングして配線溝４８
を形成するようにしているため、接続孔４４と配線溝４
８とを位置ずれすることなく容易、確実に形成すること
ができる。Further, the negative type photoresist film 18 and the light-shielding photoresist film 16 are exposed by i-line 30,
Since the positive type photoresist film 14 is exposed by the g-line 38, it is possible to prevent the positive type photoresist film 14 from being exposed when the negative type photoresist film 18 and the light-shielding photoresist film 16 are exposed. As a result, a predetermined pattern can be easily and reliably formed on the positive resist film 14. In addition, the i-line 30 and the g-line 38 can be generated by a mercury lamp, and can be exposed using the same light source so that each of the photoresist films 14, 16, 1
8 can easily be performed. Also,
Since the light-shielding photoresist film 16 has higher sensitivity than the negative-type photoresist film 18, it can be easily exposed to light with a small energy, and the exposure of the negative-type photoresist film 18 and the light-shielding photoresist film 16 can be performed. This can be performed with little effect on the positive photoresist film 14. Further, when forming the connection hole 44 and the wiring groove 48 in the insulating layer 12, the insulating layer 12 is etched using the resist pattern 42 as a protective film to form the connection hole 44, and then the resist pattern 42 is half-etched. A groove 46 corresponding to the groove 44 formed in the negative photoresist film 18 is formed in the positive resist film 14, and the insulating layer 12 is half-etched by using the half-etched resist pattern 42 as a protective film to form a wiring groove 48.
Is formed, the connection hole 44 and the wiring groove 4 are formed.
8 can be easily and reliably formed without displacement.
【００３５】なお、配線５２の上方に他の配線（上層配
線）を形成するいわゆる多層配線構造の場合も、上記と
同様にして上層配線を形成することができる。In the case of a so-called multilayer wiring structure in which another wiring (upper wiring) is formed above the wiring 52, the upper wiring can be formed in the same manner as described above.
【００３６】図３は、本発明の第２実施形態の工程説明
図である。まず、図３（ａ）に示したように、絶縁層１
２の上部に第１のフォトレジスト膜５４をスピンコート
法などにより形成する。この第１のフォトレジスト膜５
４は、近紫外線よりも短い波長の光、例えばフッ化アル
ゴン（ＡｒＦ）が解離するときに放射される波長１９３
ｎｍのエキシマレーザ光、またはフッ化クリプトン（Ｋ
ｒＦ）が解離するときに放射される波長２４９ｎｍのエ
キシマレーザ光によって感光される樹脂(例えば、ｐ−
ポルミルオキシスチレン)から構成してある。FIG. 3 is an explanatory view of a process according to a second embodiment of the present invention. First, as shown in FIG.
A first photoresist film 54 is formed on the upper part 2 by spin coating or the like. This first photoresist film 5
Reference numeral 4 denotes a wavelength 193 emitted when light having a wavelength shorter than that of near ultraviolet light, for example, argon fluoride (ArF) is dissociated.
nm excimer laser light or krypton fluoride (K
rF) is dissociated, and is exposed to a resin (for example, p-
Poryloxystyrene).
【００３７】次に、第１のフォトレジスト膜５４の上部
に第２のフォトレジスト膜５６を第１のフォトレジスト
膜５４と同様にして形成する。この第２のフォトレジス
ト膜５６は、近紫外線以上の波長の光によって感光する
樹脂から形成してあって、実施の形態の場合、ｉ線によ
って感光できる樹脂からなっている。Next, a second photoresist film 56 is formed on the first photoresist film 54 in the same manner as the first photoresist film 54. The second photoresist film 56 is formed of a resin that is sensitive to light having a wavelength equal to or greater than near-ultraviolet rays.
【００３８】その後、図３（ｂ）に示したように、半導
体基板１０の上方にレチクル２２を配置し、透孔性本体
２４の下面がステッパの焦点位置Ｘとなるようにし、レ
チクル２２に波長１９３ｎｍまたは波長ｎｍのエキシマ
レーザ光（以下、単にエキシマレーザ光という）５８を
照射する。これにより、レチクル２２を透過した光５９
が第１のフォトレジスト膜５４の接続孔用遮光パターン
２８と対応した部分以外の部分（斜線に示した部分）を
露光して感光させる。Thereafter, as shown in FIG. 3B, the reticle 22 is disposed above the semiconductor substrate 10 so that the lower surface of the porous main body 24 is at the focal position X of the stepper. An excimer laser beam (hereinafter, simply referred to as an excimer laser beam) 58 having a wavelength of 193 nm or nm is irradiated. Thus, the light 59 transmitted through the reticle 22
Exposes and exposes portions other than the portions corresponding to the connection hole light-shielding patterns 28 of the first photoresist film 54 (shaded portions).
【００３９】次に、ステッパのレチクル配置台を下降さ
せ、レチクル２２の透孔性本体２４の上面を焦点位置Ｘ
にし（図３（ｃ）参照）、レチクル２２にｉ線３０を照
射し、レチクル２２を透過した光３２によって第２のフ
ォトレジスト膜５６の配線用遮光パターン２６と対応し
た部分以外の部分（斜線で示した部分）を露光して感光
させる。その後、フォトレジスト膜５４、５６を現像し
て未感光の部分を除去し、図３（ｄ）に示したように、
第１のフォトレジスト膜５４に接続孔に対応した孔６０
を形成し、第２のフォトレジスト膜５６に配線溝に対応
した溝６２を形成し、第１フォトレジスト膜５４と第２
フォトレジスト膜５６とからなるレジストパターン６４
を形成する。Next, the reticle mounting table of the stepper is lowered, and the upper surface of the porous main body 24 of the reticle 22 is moved to the focal position X.
(See FIG. 3C), the reticle 22 is irradiated with the i-line 30, and the light 32 transmitted through the reticle 22 causes portions (diagonal lines) other than the portion corresponding to the wiring light-shielding pattern 26 of the second photoresist film 56. Is exposed to light. Thereafter, the photoresist films 54 and 56 are developed to remove unexposed portions, and as shown in FIG.
Holes 60 corresponding to the connection holes in first photoresist film 54
Is formed, a groove 62 corresponding to the wiring groove is formed in the second photoresist film 56, and the first photoresist film 54 and the second
Resist pattern 64 composed of photoresist film 56
To form
【００４０】次に、レジストパター６４を保護膜として
絶縁層１２をエッチングし、絶縁層１２を貫通させた接
続孔４４を形成する。さらに、エッチングガスを酸素ガ
スとしてレジストパターン６４のハーフエッチングを行
ない、図３（ｆ）に示したように、第２のフォトレジス
ト膜５６に形成した溝６２に対応した溝６６を第１のフ
ォトレジスト膜５４に形成する。そして、ハーフエッチ
ングしたレジストパターン６４を保護膜として絶縁層１
２をハーフエッチングし、絶縁層１２の上部に配線溝４
８を形成する（図３（ｇ）参照）。その後、接続孔４４
と配線溝４８とを埋めるように金属膜５０を第１実施形
態と同様に形成し、さらにＣＭＰなどによって余分な金
属膜５０を除去して接続孔４４と配線溝４８とを埋めた
配線５２を形成する。Next, the insulating layer 12 is etched using the resist pattern 64 as a protective film to form a connection hole 44 penetrating the insulating layer 12. Further, half etching of the resist pattern 64 is performed by using an etching gas as an oxygen gas, and a groove 66 corresponding to the groove 62 formed in the second photoresist film 56 is formed as shown in FIG. Formed on the resist film 54. Then, the insulating layer 1 is formed using the half-etched resist pattern 64 as a protective film.
2 is half-etched to form a wiring groove 4 on the insulating layer 12.
8 is formed (see FIG. 3G). Then, the connection hole 44
A metal film 50 is formed in the same manner as in the first embodiment so as to fill the wiring hole 48 and the wiring groove 48, and an extra metal film 50 is removed by CMP or the like to remove the wiring 52 in which the connection hole 44 and the wiring groove 48 are filled. Form.
【００４１】この第２実施の形態においては、前記の実
施形態と同様に１つのレチクル２２によって接続孔４４
と配線溝４８とを形成できるばかりでなく、第１のフォ
トレジスト膜５４をエキシマレーザ光５８によって感光
する樹脂によって構成し、第２のフォトレジスト膜５６
をｉ線３０によって感光する樹脂によって形成したこと
により、光源を切り替えるだけで各フォトレジスト膜５
４、５６を感光させることが可能で、工程の簡素化を図
ることができる。In the second embodiment, the connection hole 44 is formed by one reticle 22 in the same manner as in the previous embodiment.
In addition to forming the first photoresist film 54 and the wiring groove 48, the first photoresist film 54 is formed of a resin that is sensitized by an excimer laser beam 58 and the second photoresist film 56
Is formed of a resin that is exposed to the i-ray 30 so that each photoresist film 5 can be formed simply by switching the light source.
4, 56 can be exposed, and the process can be simplified.
【００４２】図４は、第２実施の形態において使用する
ステッパの概略構成図である。図４において、ステッパ
７０は、ｉ線３０を出射可能な水銀ランプなどから構成
した光源７２と、エキシマレーザ光５８を出射するエキ
シマレーザ光源７４とを有している。各光源７２、７４
の前方には、それぞれ集光レンズ７６、７８、コリメー
トレンズ８０、８２が配設してあり、光源７２、７４が
出射した光を並行光にできるようにしてある。また、コ
リメートレンズ８０、８２の前方の光軸上には、半透鏡
（ハーフミラー）８４が設けてある。この半透鏡８４
は、光源７２からの光（ｉ線３０）を透過させ、エキシ
マレーザ光源８４からの光（エキシマレーザ光５８）を
反射して光路を９０度変更する。FIG. 4 is a schematic configuration diagram of a stepper used in the second embodiment. In FIG. 4, the stepper 70 has a light source 72 composed of a mercury lamp or the like that can emit the i-ray 30 and an excimer laser light source 74 that emits the excimer laser light 58. Each light source 72, 74
A condenser lens 76, 78 and a collimator lens 80, 82 are disposed in front of the light source, respectively, so that the light emitted from the light sources 72, 74 can be converted into parallel light. A semi-transparent mirror (half mirror) 84 is provided on the optical axis in front of the collimating lenses 80 and 82. This semi-transparent mirror 84
Transmits the light (i-line 30) from the light source 72 and reflects the light (excimer laser light 58) from the excimer laser light source 84 to change the optical path by 90 degrees.
【００４３】半透鏡８４の下方には、拡散レンズ８６が
配置してあって、半透鏡８４からの光８８を広げること
ができるようにしてある。そして、拡散レンズ８６の下
方にはコリメートレンズ９０が設けてあり、拡散レンズ
８６によって広げた光を並行光にしてコリメートレンズ
９０の下方に配設したレチクル台９２に配置したレチク
ル２２に照射できるようになっている。レチクル台９２
は、図示しない移動機構により上下方向移動可能に形成
してある。また、レチクル台９２の下方には、縮小レン
ズ９４が設けてある。この縮小レンズ９４は、平面移動
可能なワークテーブル９６の上面に配置した半導体基板
１０に、レチクル２２に形成したパターンを１／５また
は１／１０に縮小して投影できるようになっている。A diffusion lens 86 is arranged below the semi-transparent mirror 84 so that the light 88 from the semi-transparent mirror 84 can be spread. A collimating lens 90 is provided below the diffusing lens 86 so that the light spread by the diffusing lens 86 can be converted into parallel light and can be applied to the reticle 22 disposed on a reticle table 92 disposed below the collimating lens 90. It has become. Reticle stand 92
Is formed to be vertically movable by a moving mechanism (not shown). A reduction lens 94 is provided below the reticle base 92. The reduction lens 94 can project a pattern formed on the reticle 22 to １ ／ or 1/10 on the semiconductor substrate 10 arranged on the upper surface of a worktable 96 that can move in a plane.
【００４４】このように形成したステッパ７０は、エキ
シマレーザ光源７４と光源７２とを切り替えて作動させ
ることにより、レチクル２２にエキシマレーザ光５８と
ｉ線３０とを任意に切り替えて照射することができる。
なお、光源７２とエキシマレーザ光源７４とを移動可能
に構成するとともにこれらを並べてレチクル台９２の上
方に配置し、これらの光源７２、７４をレチクル台９２
の真上に順次移動させてレチクル２２にそれぞれの光源
から出射した光を照射するようにしてもよい。The stepper 70 thus formed can irradiate the reticle 22 with the excimer laser beam 58 and the i-ray 30 by arbitrarily switching the excimer laser light source 74 and the light source 72 to operate. .
The light source 72 and the excimer laser light source 74 are configured to be movable, and they are arranged side by side and arranged above the reticle table 92.
May be sequentially moved to just above the reticle 22 to irradiate the reticle 22 with light emitted from each light source.
【００４５】[0045]
【発明の効果】以上に説明したように、本発明の第１に
よれば、絶縁層の上部にポジ型フォトレジスト膜、遮光
フォトレジスト膜、ネガ型フォトレジスト膜を設けると
ともに、透孔性本体の上面に配線用遮光パターン、下面
に接続孔用遮光パターンを設けたマスクを用いて露光を
行なうことにより、１つのマスクを用いて絶縁層に接続
孔と配線溝とを形成することができ、接続孔と配線溝と
の位置ずれを防止できて微細加工が可能となり、半導体
装置の集積度を向上することができる。As described above, according to the first aspect of the present invention, a positive photoresist film, a light-shielding photoresist film, a negative photoresist film are provided on an insulating layer, and a porous main body is provided. By performing exposure using a mask having a light-shielding pattern for wiring on the upper surface and a light-shielding pattern for connection holes on the lower surface, connection holes and wiring grooves can be formed in the insulating layer using one mask, Dislocation between the connection hole and the wiring groove can be prevented, and fine processing can be performed, so that the degree of integration of the semiconductor device can be improved.
【００４６】また、本発明の第２によれば、絶縁層の上
部に近紫外線より短い波長で感光する第１のフォトレジ
スト膜と、近紫外線以上の波長で感光する第２のフォト
レジスト膜とを設け、透孔性本体の上面に配線用遮光パ
ターン、下面に接続孔用遮光パターンを設けたマスクを
用いて近紫外線より波長の短い光と近紫外線以上の波長
の光とによって露光を行なうことにより、１つのマスク
によって絶縁層に接続孔と配線溝とを形成することがで
きるばかりでなく、光源を切り替えるだけで各フォトレ
ジスト膜を感光させることが可能で、工程の簡素化を図
ることができる。According to the second aspect of the present invention, a first photoresist film exposed at a wavelength shorter than near ultraviolet light and a second photoresist film exposed at a wavelength longer than near ultraviolet light are formed on the insulating layer. Using a mask having a wiring light-shielding pattern on the upper surface of the porous body and a connection hole light-shielding pattern on the lower surface, and performing exposure with light having a wavelength shorter than near ultraviolet light and light having a wavelength equal to or longer than near ultraviolet light. Accordingly, not only the connection hole and the wiring groove can be formed in the insulating layer by one mask, but also each photoresist film can be exposed only by switching the light source, and the process can be simplified. it can.
【図１】本発明の第１実施の形態に係る半導体装置の配
線形成方法の工程説明図である。FIG. 1 is a process explanatory view of a method for forming a wiring of a semiconductor device according to a first embodiment of the present invention;
【図２】実施の形態に係るレチクルの詳細説明図であっ
て、（１）はレチクルの位置部を示す斜視図、（２）は
レチクルの位置部を示す側面図である。FIGS. 2A and 2B are detailed explanatory views of the reticle according to the embodiment, wherein FIG. 2A is a perspective view showing a position portion of the reticle, and FIG. 2B is a side view showing a position portion of the reticle.
【図３】本発明の第２実施の形態に係る半導体装置の配
線形成方法の工程説明図である。FIG. 3 is a process explanatory view of a wiring forming method for a semiconductor device according to a second embodiment of the present invention;
【図４】実施の形態に係るステッパの概略構成図であ
る。FIG. 4 is a schematic configuration diagram of a stepper according to the embodiment.
１０ 半導体基板 １２ 絶縁層 １４ ポジ型フォトレジスト膜 １６ 遮光フォトレジスト膜 １８ ネガ型フォトレジスト膜 ２０ 導電部 ２２ マスク（レチクル） ２４ 透孔性本体 ２６ 配線用遮光パターン ２８ 接続孔用遮光パターン ３０ ｉ線 ３８ ｇ線 ４２、６４ レジストパターン ４４ 接続孔 ４８ 配線溝 ５２ 配線 ５４ 第１のフォトレジスト膜 ５６ 第２のフォトレジスト膜 ５８ エキシマレーザ光 DESCRIPTION OF SYMBOLS 10 Semiconductor substrate 12 Insulating layer 14 Positive photoresist film 16 Light-shielding photoresist film 18 Negative-type photoresist film 20 Conductive part 22 Mask (reticle) 24 Porous body 26 Light-shielding pattern for wiring 28 Light-shielding pattern for connection hole 30 i-line 38 g-line 42, 64 Resist pattern 44 Connection hole 48 Wiring groove 52 Wiring 54 First photoresist film 56 Second photoresist film 58 Excimer laser light
フロントページの続き Ｆターム(参考） 4M104 BB02 BB04 CC01 DD02 DD08 DD16 DD37 FF30 HH14 HH20 5F033 HH09 HH11 HH12 JJ01 JJ09 JJ11 JJ12 KK01 MM02 PP15 QQ01 QQ09 QQ10 QQ11 QQ21 QQ29 QQ48 RR04 SS11 XX03 XX33 5F046 AA11 AA20 BA03 CA02 CA04 CA07 CB07 CB22 DA14 NA06 NA12 NA19 Continued on the front page F-term (reference) 4M104 BB02 BB04 CC01 DD02 DD08 DD16 DD37 FF30 HH14 HH20 5F033 HH09 HH11 HH12 JJ01 JJ09 JJ11 JJ12 KK01 MM02 PP15 QQ01 QQ09 QQ10 QQ11 QQ21 QQ29 QQ48 XXXXXA033 CB22 DA14 NA06 NA12 NA19
Claims (11)
ち、前記絶縁層に接続孔を形成して絶縁層下部の導電部
を露出させ、前記接続孔を介して前記導電部と電気的に
接続した配線を前記絶縁層の上部に形成する半導体装置
の配線形成方法において、 前記絶縁層の上部にポジ型フォトレジスト膜を形成する
工程と、 前記ポジ型フォトレジスト膜の上部に遮光フォトレジス
ト膜を形成する工程と、 前記遮光フォトレジスト膜の上部にネガ型フォトレジス
ト膜を形成する工程と、 前記各フォトレジスト膜を形成した前記半導体基板の上
方に、透光性本体の上面に配線用遮光パターン、下面に
接続孔用遮光パターンを設けたマスクを配置し、前記配
線用遮光パターンに焦点を合わせて前記ネガ型フォトレ
ジストを露光したのち、前記接続孔用遮光パターンに焦
点を合わせて前記遮光フォトレジスト膜を露光し、さら
に露光した前記遮光フォトレジスト膜を保護膜として前
記ポジ型フォトレジストを露光して前記各フォトレジス
ト膜からなるレジストパターンを形成する工程と、 前記レジストパターンを保護膜として前記絶縁層をエッ
チングし、絶縁層に接続孔と配線溝とを形成する工程
と、 前記接続孔と前記配線溝とを導電性部材によって埋める
工程と、 を有することを特徴とする半導体装置の配線形成方法。After forming an insulating layer on an upper portion of a semiconductor substrate, a connecting hole is formed in the insulating layer to expose a conductive portion below the insulating layer, and the conductive portion is electrically connected to the conductive portion through the connecting hole. In a method of forming a wiring of a semiconductor device, wherein a connected wiring is formed on the insulating layer, a step of forming a positive photoresist film on the insulating layer, and a light-shielding photoresist film on the positive photoresist film Forming a negative photoresist film on the light-shielding photoresist film; and forming a wiring light-shield on the upper surface of the light-transmitting body above the semiconductor substrate on which the respective photoresist films are formed. After arranging a mask provided with a light blocking pattern for connection holes on the lower surface of the pattern and exposing the negative photoresist to focus on the light blocking pattern for wiring, the light shielding for connection holes is formed. Exposing the light-shielding photoresist film by focusing on a turn, and further exposing the positive photoresist with the exposed light-shielding photoresist film as a protective film to form a resist pattern composed of the respective photoresist films; and Forming a connection hole and a wiring groove in the insulating layer by etching the insulating layer using the resist pattern as a protective film; and filling the connection hole and the wiring groove with a conductive member. A method for forming a wiring of a semiconductor device, comprising:
前記マスクを除去して行なう全面露光であることを特徴
とする請求項１に記載の半導体装置の配線形成方法。2. The method according to claim 1, wherein the exposure of the positive photoresist film comprises:
2. The method according to claim 1, wherein the entire surface is exposed by removing the mask.
前記遮光フォトレジスト膜の露光後に、前記ネガ型フォ
トレジスト膜と前記遮光フォトレジスト膜との未感光部
を除去したのちに行なうことを特徴とする請求項２に記
載の半導体装置の配線形成方法。3. The exposure of the positive photoresist film,
3. The method according to claim 2, wherein, after exposing the light-shielding photoresist film, removing the unexposed portions of the negative photoresist film and the light-shielding photoresist film.
フォトレジスト膜とを露光する光と、前記ポジ型フォト
レジスト膜を露光する光とは、波長が異なっていること
を特徴とする請求項１ないし３のいずれかに記載の半導
体装置の配線形成方法。4. A light beam for exposing the negative photoresist film and the light-shielding photoresist film and a light beam for exposing the positive photoresist film have different wavelengths. 4. The method for forming a wiring of a semiconductor device according to any one of items 3 to 3.
フォトレジスト膜とはｉ線によって露光を行ない、前記
ポジ型フォトレジスト膜はｇ線によって露光を行なうこ
とを特徴とする請求項４に記載の半導体装置の配線形成
方法。5. The method according to claim 4, wherein the negative photoresist film and the light-shielding photoresist film are exposed by i-line, and the positive photoresist film is exposed by g-line. A method for forming a wiring of a semiconductor device.
型フォトレジスト膜より高感度であることを特徴とする
請求項４または５に記載の半導体装置の配線形成方法。6. The method according to claim 4, wherein the light-shielding photoresist film has higher sensitivity than the negative photoresist film.
を形成する工程は、前記レジストパターンを保護膜とし
て前記絶縁層をエッチングして接続孔を形成したのち、
前記レジストパターンをハーフエッチングする工程と、
このハーフエッチングしたレジストパターンを保護膜と
して前記絶縁層をエッチングして配線溝を形成する工程
とを有することを特徴とする請求項１ないし６のいずれ
かに記載の半導体装置の配線形成方法。7. The step of forming the connection hole and the wiring groove in the insulating layer includes: forming the connection hole by etching the insulating layer using the resist pattern as a protective film;
Half-etching the resist pattern;
7. The method according to claim 1, further comprising: forming a wiring groove by etching the insulating layer using the half-etched resist pattern as a protective film.
ち、前記絶縁層に接続孔を形成して絶縁層下部の導電部
を露出させ、前記接続孔を介して前記導電部と電気的に
接続した配線を前記絶縁層の上部に形成する半導体装置
の配線形成方法において、 前記絶縁層の上部に近紫外線より短い波長の光で感光さ
せる第１のフォトレジスト膜を形成する工程と、 前記第１のフォトレジスト膜の上部に近紫外線以上の波
長の光で感光させる第２のフォトレジスト膜を形成する
工程と、 前記各フォトレジスト膜を形成した前記半導体基板の上
方に、透光性本体の上面に配線用遮光パターン、下面に
接続孔用遮光パターンを設けたマスクを配置し、前記接
続孔用遮光パターンに焦点を合わせて前記第１のフォト
レジストを露光したのち、前記配線用遮光パターンに焦
点を合わせて第２のフォトレジスト膜を露光して前記各
フォトレジスト膜からなるレジストパターンを形成する
工程と、 前記レジストパターンを保護膜として前記絶縁層をエッ
チングし、絶縁層に接続孔と配線溝とを形成する工程
と、 前記接続孔と前記配線溝とを導電性部材によって埋める
工程と、 を有することを特徴とする半導体装置の配線形成方法。8. An insulating layer is formed on an upper portion of the semiconductor substrate, and a connection hole is formed in the insulating layer to expose a conductive portion below the insulating layer, and the conductive portion is electrically connected to the conductive portion via the connection hole. A method of forming a wiring of a semiconductor device, wherein a connected wiring is formed on the insulating layer; forming a first photoresist film on the insulating layer, the first photoresist film being exposed to light having a wavelength shorter than near-ultraviolet light; Forming a second photoresist film that is exposed to light having a wavelength of near-ultraviolet light or more on top of the first photoresist film; and forming a light-transmitting main body above the semiconductor substrate on which each of the photoresist films has been formed. After disposing a mask having a light-shielding pattern for wiring on the upper surface and a light-shielding pattern for connection holes on the lower surface, exposing the first photoresist to focus on the light-shielding pattern for connection holes, and then exposing the light-shielding pattern for wiring. Exposing the second photoresist film to focus on the turn to form a resist pattern composed of each of the photoresist films; etching the insulating layer using the resist pattern as a protective film to form a connection hole in the insulating layer; Forming a wiring groove and a wiring groove, and filling the connection hole and the wiring groove with a conductive member.
光はエキシマレーザ光であり、前記第２のフォトレジス
ト膜を露光する光はｉ線であることを特徴とする請求項
８に記載の半導体装置の配線形成方法。9. The method according to claim 8, wherein the light for exposing the first photoresist film is excimer laser light, and the light for exposing the second photoresist film is i-line. A method for forming a wiring of a semiconductor device.
ゴンまたはフッ化クリプトンを解離させて生成すること
を特徴とする請求項９に記載の半導体装置の配線形成方
法。10. The method according to claim 9, wherein the excimer laser light is generated by dissociating argon fluoride or krypton fluoride.
とを形成する工程は、前記レジストパターンを保護膜と
して前記絶縁層をエッチングして接続孔を形成したの
ち、前記レジストパターンをハーフエッチングする工程
と、このハーフエッチングしたレジストパターンを保護
膜として前記絶縁層をエッチングして配線溝を形成する
工程とを有することを特徴とする請求項８ないし１０の
いずれかに記載の半導体装置の配線形成方法。11. The step of forming the connection hole and the wiring groove in the insulating layer includes forming the connection hole by etching the insulating layer using the resist pattern as a protective film, and then half-etching the resist pattern. 11. The wiring of the semiconductor device according to claim 8, further comprising: a step of forming the wiring groove by etching the insulating layer using the half-etched resist pattern as a protective film. Forming method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11002924A JP2000208521A (en) | 1999-01-08 | 1999-01-08 | Method for forming wiring of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11002924A JP2000208521A (en) | 1999-01-08 | 1999-01-08 | Method for forming wiring of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000208521A true JP2000208521A (en) | 2000-07-28 |
Family
ID=11542903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11002924A Withdrawn JP2000208521A (en) | 1999-01-08 | 1999-01-08 | Method for forming wiring of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000208521A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030058507A (en) * | 2001-12-31 | 2003-07-07 | 주식회사 하이닉스반도체 | Method for forming mask pattern of semiconductor device |
| JP2007173826A (en) * | 2005-12-24 | 2007-07-05 | Internatl Business Mach Corp <Ibm> | Method of fabricating dual damascene structure |
| KR100875027B1 (en) * | 2002-06-29 | 2008-12-19 | 매그나칩 반도체 유한회사 | Metal line formation method of semiconductor device |
| KR100875026B1 (en) * | 2002-06-29 | 2008-12-19 | 매그나칩 반도체 유한회사 | Metal line formation method of semiconductor device |
-
1999
- 1999-01-08 JP JP11002924A patent/JP2000208521A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030058507A (en) * | 2001-12-31 | 2003-07-07 | 주식회사 하이닉스반도체 | Method for forming mask pattern of semiconductor device |
| KR100875027B1 (en) * | 2002-06-29 | 2008-12-19 | 매그나칩 반도체 유한회사 | Metal line formation method of semiconductor device |
| KR100875026B1 (en) * | 2002-06-29 | 2008-12-19 | 매그나칩 반도체 유한회사 | Metal line formation method of semiconductor device |
| JP2007173826A (en) * | 2005-12-24 | 2007-07-05 | Internatl Business Mach Corp <Ibm> | Method of fabricating dual damascene structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7579135B2 (en) | Lithography apparatus for manufacture of integrated circuits | |
| US20090011374A1 (en) | Method and material for forming high etch resistant double exposure patterns | |
| US8268535B2 (en) | Pattern formation method | |
| KR20140031884A (en) | Method of slimming radiation-sensitive material lines in lithographic applications | |
| JP2011199321A (en) | Lithography method | |
| KR20140134590A (en) | Method to define multiple layer patterns using a single exposure | |
| KR20070025954A (en) | A system and method for photolithography in semiconductor manufacturing | |
| US11022874B2 (en) | Chromeless phase shift mask structure and process | |
| US9952520B2 (en) | Method for semiconductor wafer alignment | |
| KR20130040845A (en) | Method of slimming radiation-sensitive material lines in lithographic applications | |
| JP2000315647A (en) | Formation of resist pattern | |
| CN108983546A (en) | Method for photolithography | |
| KR100675782B1 (en) | Non absorbing reticle and method of making same | |
| US20040063001A1 (en) | Method of making an integrated circuit using a photomask having a dual antireflective coating | |
| JP3353744B2 (en) | Pattern formation method | |
| JP2001291651A (en) | Method for forming resist pattern, and method for manufacturing semiconductor device | |
| JP2000208521A (en) | Method for forming wiring of semiconductor device | |
| JP2000021978A (en) | Photomask and pattern formation method | |
| JP2006229132A (en) | Resist pattern forming method | |
| JPH0936017A (en) | Pattern forming method and semiconductor manufacturing method using the pattern forming method | |
| KR20020000351A (en) | A method for a fine pattern of a semiconductor device | |
| KR100272519B1 (en) | Patterning method of semiconductor device | |
| KR0171944B1 (en) | Micro-pattern forming method of semiconductor device | |
| JPS63304250A (en) | Formation of fine resist pattern | |
| KR100309906B1 (en) | How to improve dry etching resistance of photoresist |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060404 |