JP2000194604A - 不正アクセス防止機能付記憶装置、デ―タ処理装置及びデ―タ処理システム - Google Patents
不正アクセス防止機能付記憶装置、デ―タ処理装置及びデ―タ処理システムInfo
- Publication number
- JP2000194604A JP2000194604A JP10371266A JP37126698A JP2000194604A JP 2000194604 A JP2000194604 A JP 2000194604A JP 10371266 A JP10371266 A JP 10371266A JP 37126698 A JP37126698 A JP 37126698A JP 2000194604 A JP2000194604 A JP 2000194604A
- Authority
- JP
- Japan
- Prior art keywords
- key code
- data
- storage device
- card
- prevention function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】
【課題】データアクセス許可用鍵コードを不正に入手し
てもデータアクセスができないようにする。 【解決手段】利用者データ及び鍵コードが格納されるデ
ータメモリ22と、この鍵コードが読み出されて保持さ
れるレジスタ28と、外部から供給される鍵コードが保
持されるレジスタ24と、両レジスタの内容を比較する
比較回路29と、該データが所定量アクセスされる毎
に、比較回路29が一致を検出した場合に該データに対
するアクセスを行うメモリアクセス制御回路26と、該
データが所定量アクセスされる毎にレジスタ28内の鍵
コードを更新する鍵コード変更回路20とを備えてい
る。
てもデータアクセスができないようにする。 【解決手段】利用者データ及び鍵コードが格納されるデ
ータメモリ22と、この鍵コードが読み出されて保持さ
れるレジスタ28と、外部から供給される鍵コードが保
持されるレジスタ24と、両レジスタの内容を比較する
比較回路29と、該データが所定量アクセスされる毎
に、比較回路29が一致を検出した場合に該データに対
するアクセスを行うメモリアクセス制御回路26と、該
データが所定量アクセスされる毎にレジスタ28内の鍵
コードを更新する鍵コード変更回路20とを備えてい
る。
Description
【0001】
【発明の属する技術分野】本発明は、鍵コードにより不
正アクセスを防止する不正アクセス防止機能付記憶装
置、この不正アクセス防止機能付記憶装置との間でデー
タアクセスが行われるデータ処理装置、及び、両装置を
含むデータ処理システムに関する。
正アクセスを防止する不正アクセス防止機能付記憶装
置、この不正アクセス防止機能付記憶装置との間でデー
タアクセスが行われるデータ処理装置、及び、両装置を
含むデータ処理システムに関する。
【0002】
【従来の技術】半導体チップを内蔵したICカードは、
金融や医療などの分野で用いられ、その利用増大に伴
い、不正使用を困難にしてセキュリティを高めることが
要求されている。
金融や医療などの分野で用いられ、その利用増大に伴
い、不正使用を困難にしてセキュリティを高めることが
要求されている。
【0003】図8は、ICカード10とホストコンピュ
ータ11の間で端末装置12を介してデータをアクセス
するシステムを示す概略ブロック図である。
ータ11の間で端末装置12を介してデータをアクセス
するシステムを示す概略ブロック図である。
【0004】ICカード10に内蔵されたメモリには、
利用者データのみならず、ICカード10の製造番号等
のICカード識別コード(IDコード)、ホストコンピ
ュータ11に対する利用者の暗唱番号、他の不正装置で
ICカード10の記憶内容が不正アクセスされるのを防
止するための鍵コードが格納されている。
利用者データのみならず、ICカード10の製造番号等
のICカード識別コード(IDコード)、ホストコンピ
ュータ11に対する利用者の暗唱番号、他の不正装置で
ICカード10の記憶内容が不正アクセスされるのを防
止するための鍵コードが格納されている。
【0005】これに対し、ホストコンピュータ11の記
憶装置には、ICカード識別コードと鍵コードとの対応
表が登録されている。ホストコンピュータ11と端末装
置12との間は回線で接続されている。端末装置12
は、キーボード13と、無線通信回路とを備えている。
ICカード10は、端末装置12と通信するための無線
通信回路を備えている。
憶装置には、ICカード識別コードと鍵コードとの対応
表が登録されている。ホストコンピュータ11と端末装
置12との間は回線で接続されている。端末装置12
は、キーボード13と、無線通信回路とを備えている。
ICカード10は、端末装置12と通信するための無線
通信回路を備えている。
【0006】図9は、図8のシステムのデータアクセス
動作を示すフローチャートである。以下、括弧内は図中
のステップ識別符号であり、Sはステップを示してい
る。
動作を示すフローチャートである。以下、括弧内は図中
のステップ識別符号であり、Sはステップを示してい
る。
【0007】(S1,S2)ICカード10を携帯した
利用者が端末装置12に接近すると、ICカード10と
端末装置12との間で通信が開始され、ICカード10
から端末装置12へ暗唱番号が送信される。
利用者が端末装置12に接近すると、ICカード10と
端末装置12との間で通信が開始され、ICカード10
から端末装置12へ暗唱番号が送信される。
【0008】(S3)この利用者は、端末装置12のキ
ーボード13を操作して暗唱番号を入力する。
ーボード13を操作して暗唱番号を入力する。
【0009】(S4)端末装置12は、両暗唱番号が不
一致であると判定すると、ICカード10との間の通信
を終了する。
一致であると判定すると、ICカード10との間の通信
を終了する。
【0010】(S5,S6)端末装置12は、両暗唱番
号が一致していると判定すると、ICカード10から電
波を介してICカード識別コードを受信し、これをホス
トコンピュータ11へ送信する。
号が一致していると判定すると、ICカード10から電
波を介してICカード識別コードを受信し、これをホス
トコンピュータ11へ送信する。
【0011】(S7,S8)ホストコンピュータ11
は、上記対応表を参照して、このICカード識別コード
に対応した鍵コードを検索し、見つけた鍵コードを端末
装置12に送信する。
は、上記対応表を参照して、このICカード識別コード
に対応した鍵コードを検索し、見つけた鍵コードを端末
装置12に送信する。
【0012】(S9)端末装置12は、この鍵コードを
ICカード10へ電波で送信する。
ICカード10へ電波で送信する。
【0013】(S10、S11)ICカード10は、こ
の鍵コードを受信し、そのメモリ内の鍵コードと一致し
ているかどうかを判定する。ICカード10は、両鍵コ
ードが不一致であれば該メモリへのアクセスを許可せ
ず、端末装置12との間の通信を終了する。
の鍵コードを受信し、そのメモリ内の鍵コードと一致し
ているかどうかを判定する。ICカード10は、両鍵コ
ードが不一致であれば該メモリへのアクセスを許可せ
ず、端末装置12との間の通信を終了する。
【0014】(S12,S13)両鍵コードが一致して
おれば該メモリへのアクセスが許可され、電波を用い
て、端末装置12を介しホストコンピュータ11との間
でデータアクセスが行われる。
おれば該メモリへのアクセスが許可され、電波を用い
て、端末装置12を介しホストコンピュータ11との間
でデータアクセスが行われる。
【0015】ホストコンピュータ11は、多数の利用者
との間で時分割によるリアルタイム処理を行っているの
で、所定時間後、ICカード10と端末装置12との間
の通信が中断される。通信再開後も上記S8〜S11の
処理により鍵コードの確認が行われ、その後にS12で
データアクセスが行われる。
との間で時分割によるリアルタイム処理を行っているの
で、所定時間後、ICカード10と端末装置12との間
の通信が中断される。通信再開後も上記S8〜S11の
処理により鍵コードの確認が行われ、その後にS12で
データアクセスが行われる。
【0016】このように、暗唱番号によりホストコンピ
ュータ11は利用者が正しいことを確認することがで
き、鍵コードによりICカード10はホストコンピュー
タ11が正しい装置であることを確認することができ
る。
ュータ11は利用者が正しいことを確認することがで
き、鍵コードによりICカード10はホストコンピュー
タ11が正しい装置であることを確認することができ
る。
【0017】
【発明が解決しようとする課題】しかしながら、第3者
が通信電波を傍受することにより鍵コードを不正に入手
し、この第3者が他の装置を使用してICカード10に
鍵コードを供給することにより、ICカード10の利用
者データが書き換えられたり、読み出されたりするとい
うことが考えられる。
が通信電波を傍受することにより鍵コードを不正に入手
し、この第3者が他の装置を使用してICカード10に
鍵コードを供給することにより、ICカード10の利用
者データが書き換えられたり、読み出されたりするとい
うことが考えられる。
【0018】本発明の目的は、このような問題点に鑑
み、第3者がデータアクセス許可用鍵コードを不正に入
手してもデータアクセスができないようにした不正アク
セス防止機能付記憶装置、この不正アクセス防止機能付
記憶装置との間でデータアクセスが行われるデータ処理
装置、及び、両装置を含むデータ処理システムを提供す
ることにある。
み、第3者がデータアクセス許可用鍵コードを不正に入
手してもデータアクセスができないようにした不正アク
セス防止機能付記憶装置、この不正アクセス防止機能付
記憶装置との間でデータアクセスが行われるデータ処理
装置、及び、両装置を含むデータ処理システムを提供す
ることにある。
【0019】
【課題を解決するための手段及びその作用効果】請求項
1の不正アクセス防止機能付記憶装置では、データ及び
第1鍵コードが格納される記憶部と、外部から供給され
る第2鍵コードが該第1鍵コードと対応しているかどう
かを判定するアクセス許可判定部と、該アクセス許可判
定部が肯定判定した場合に、該メモリ装置の該データに
対するアクセスを行うメモリアクセス制御部と、該デー
タが第1所定量アクセスされる毎に該第1鍵コードを更
新する第1鍵コード変更部とを有する。
1の不正アクセス防止機能付記憶装置では、データ及び
第1鍵コードが格納される記憶部と、外部から供給され
る第2鍵コードが該第1鍵コードと対応しているかどう
かを判定するアクセス許可判定部と、該アクセス許可判
定部が肯定判定した場合に、該メモリ装置の該データに
対するアクセスを行うメモリアクセス制御部と、該デー
タが第1所定量アクセスされる毎に該第1鍵コードを更
新する第1鍵コード変更部とを有する。
【0020】この不正アクセス防止機能付記憶装置によ
れば、記憶部内のデータが第1所定量アクセスされる毎
に第1鍵コードが第1鍵コード変更部で更新されるの
で、第3者がある時点で第2鍵コードを不正に入手し、
正しい装置で不正アクセス防止機能付記憶装置がアクセ
スされた後に、この入手した第2鍵コードを用いて該第
3者が不正装置で不正アクセス防止機能付記憶装置内の
データを書き換えたり読み出したりしようとしても、ア
クセスが拒絶される。
れば、記憶部内のデータが第1所定量アクセスされる毎
に第1鍵コードが第1鍵コード変更部で更新されるの
で、第3者がある時点で第2鍵コードを不正に入手し、
正しい装置で不正アクセス防止機能付記憶装置がアクセ
スされた後に、この入手した第2鍵コードを用いて該第
3者が不正装置で不正アクセス防止機能付記憶装置内の
データを書き換えたり読み出したりしようとしても、ア
クセスが拒絶される。
【0021】請求項2の不正アクセス防止機能付記憶装
置では、請求項1において、上記アクセス許可判定部
は、該データが第2所定量又は所定時間アクセスされる
毎に上記判定を行う。
置では、請求項1において、上記アクセス許可判定部
は、該データが第2所定量又は所定時間アクセスされる
毎に上記判定を行う。
【0022】この不正アクセス防止機能付記憶装置によ
れば、第2鍵コードの不正入手時点と、この入手した第
2鍵コードを用いる時点との間で、正しい装置で不正ア
クセス防止機能付記憶装置がアクセスされなかった場合
に、最初の第1所定量、例えば1バイトのデータしか不
正アクセスすることができないので、セキュリティがさ
らに高くなる。
れば、第2鍵コードの不正入手時点と、この入手した第
2鍵コードを用いる時点との間で、正しい装置で不正ア
クセス防止機能付記憶装置がアクセスされなかった場合
に、最初の第1所定量、例えば1バイトのデータしか不
正アクセスすることができないので、セキュリティがさ
らに高くなる。
【0023】請求項3の不正アクセス防止機能付記憶装
置では、請求項1又は2において、上記第1鍵コード変
更部はさらに、上記データがアクセスされる前において
も上記第1鍵コードを更新する。
置では、請求項1又は2において、上記第1鍵コード変
更部はさらに、上記データがアクセスされる前において
も上記第1鍵コードを更新する。
【0024】この不正アクセス防止機能付記憶装置によ
れば、上記最初の第1所定量のデータも不正アクセスす
ることができなくなるので、セキュリティがさらに高く
なる。
れば、上記最初の第1所定量のデータも不正アクセスす
ることができなくなるので、セキュリティがさらに高く
なる。
【0025】請求項4の不正アクセス防止機能付記憶装
置では、請求項1乃至3のいずれか1つにおいて、上記
アクセス許可判定は、プログラムに従ってMPUにより
行われる。
置では、請求項1乃至3のいずれか1つにおいて、上記
アクセス許可判定は、プログラムに従ってMPUにより
行われる。
【0026】この不正アクセス防止機能付記憶装置によ
れば、不正アクセス防止機能付記憶装置のハードウェア
構成が簡単になる。
れば、不正アクセス防止機能付記憶装置のハードウェア
構成が簡単になる。
【0027】請求項5の不正アクセス防止機能付記憶装
置では、請求項1乃至3のいずれか1つにおいて、上記
第1鍵コード更新は、プログラムに従ってMPUにより
行われる。
置では、請求項1乃至3のいずれか1つにおいて、上記
第1鍵コード更新は、プログラムに従ってMPUにより
行われる。
【0028】この不正アクセス防止機能付記憶装置によ
れば、不正アクセス防止機能付記憶装置のハードウェア
構成が簡単になる。
れば、不正アクセス防止機能付記憶装置のハードウェア
構成が簡単になる。
【0029】請求項6の不正アクセス防止機能付記憶装
置では、請求項1乃至3のいずれか1つにおいて、上記
記憶部は、第1鍵コードが格納されるEPROMを有す
る。
置では、請求項1乃至3のいずれか1つにおいて、上記
記憶部は、第1鍵コードが格納されるEPROMを有す
る。
【0030】請求項7の不正アクセス防止機能付記憶装
置は、請求項1乃至6のいずれか1つにおいて、ICカ
ードに備えられた半導体集積回路である。
置は、請求項1乃至6のいずれか1つにおいて、ICカ
ードに備えられた半導体集積回路である。
【0031】請求項8では、データ及びアクセス許可判
定用第1鍵コード及びが格納される記憶部を備えた不正
アクセス防止機能付記憶装置に対し、第2鍵コードを供
給してアクセスが許可された場合に該データをアクセス
するデータ処理装置において、該データを所定量アクセ
スする毎に該第2鍵コードを更新する第2鍵コード変更
部を有する。
定用第1鍵コード及びが格納される記憶部を備えた不正
アクセス防止機能付記憶装置に対し、第2鍵コードを供
給してアクセスが許可された場合に該データをアクセス
するデータ処理装置において、該データを所定量アクセ
スする毎に該第2鍵コードを更新する第2鍵コード変更
部を有する。
【0032】このデータ処理装置を上記不正アクセス防
止機能付記憶装置と共に用いれば、上記不正アクセス防
止機能付記憶装置の効果が得られる。
止機能付記憶装置と共に用いれば、上記不正アクセス防
止機能付記憶装置の効果が得られる。
【0033】請求項9のデータ処理装置では、請求項8
において、上記第2鍵コード変更部を有するホストコン
ピュータと、該ホストコンピュータと回線で接続され、
上記不正アクセス防止機能付記憶装置の記憶部に対しア
クセスを行う端末装置とを有する。
において、上記第2鍵コード変更部を有するホストコン
ピュータと、該ホストコンピュータと回線で接続され、
上記不正アクセス防止機能付記憶装置の記憶部に対しア
クセスを行う端末装置とを有する。
【0034】請求項10のデータ処理システムでは、請
求項1乃至7のいずれか1つに記載の不正アクセス防止
機能付記憶装置と、請求項8又は9記載のデータ処理装
置とを有し、上記第1及び第2鍵コード変更部はそれぞ
れ、上記第1及び第2鍵コードが互いに対応するように
上記更新を行う。
求項1乃至7のいずれか1つに記載の不正アクセス防止
機能付記憶装置と、請求項8又は9記載のデータ処理装
置とを有し、上記第1及び第2鍵コード変更部はそれぞ
れ、上記第1及び第2鍵コードが互いに対応するように
上記更新を行う。
【0035】
【発明の実施の形態】以下、図面に基づいて本発明の実
施形態を説明する。
施形態を説明する。
【0036】[第1実施形態]図1は、ICカード10
Aを用いた本発明の第1実施形態のデータ処理システム
の概略構成を示すブロック図である。
Aを用いた本発明の第1実施形態のデータ処理システム
の概略構成を示すブロック図である。
【0037】ICカード10Aは鍵コード変更回路20
を備え、これに対応してホストコンピュータ11Aも鍵
コード変更部21を備えている。鍵コード変更部21は
ハードウェア構成であってもソフトウエア構成であって
もよい。
を備え、これに対応してホストコンピュータ11Aも鍵
コード変更部21を備えている。鍵コード変更部21は
ハードウェア構成であってもソフトウエア構成であって
もよい。
【0038】暗唱番号及び鍵コードの確認については、
図8の場合と同一である。
図8の場合と同一である。
【0039】このシステムではさらに、ICカード10
Aに対し不正アクセスできないようにするために、IC
カード10Aとホストコンピュータ11Aとの間で端末
装置12を介し所定量、例えば1バイトのデータをアク
セスする毎に、鍵コード変更回路20と鍵コード変更部
21とで同じ方法により鍵コードを更新している。
Aに対し不正アクセスできないようにするために、IC
カード10Aとホストコンピュータ11Aとの間で端末
装置12を介し所定量、例えば1バイトのデータをアク
セスする毎に、鍵コード変更回路20と鍵コード変更部
21とで同じ方法により鍵コードを更新している。
【0040】この更新方法がICカード10Aとホスト
コンピュータ11Aとで同一であることから、鍵コード
を変更する毎にICカード10Aと端末装置12との間
で電波により鍵コードを送受する必要がない。これによ
り、第3者が鍵コードを電波で傍受したとしても、その
後、電波を介さずに鍵コードが自動変更されるので、入
手した鍵コードを使用してICカード10Aの内容を書
き換えたり読み出したりすることができなくなる。
コンピュータ11Aとで同一であることから、鍵コード
を変更する毎にICカード10Aと端末装置12との間
で電波により鍵コードを送受する必要がない。これによ
り、第3者が鍵コードを電波で傍受したとしても、その
後、電波を介さずに鍵コードが自動変更されるので、入
手した鍵コードを使用してICカード10Aの内容を書
き換えたり読み出したりすることができなくなる。
【0041】図2は、ICカード10A内の回路を示す
ブロック図である。
ブロック図である。
【0042】データメモリ22は、例えばフラッシュメ
モリや強誘電体メモリなどのEPROMである。データ
メモリ22には、上述のICカード識別コード(IDコ
ード)、ホストコンピュータ11に対する利用者の暗唱
番号、データメモリ22に対するアクセス許可を判定す
るための鍵コード、及び、利用者データが格納されてい
る。
モリや強誘電体メモリなどのEPROMである。データ
メモリ22には、上述のICカード識別コード(IDコ
ード)、ホストコンピュータ11に対する利用者の暗唱
番号、データメモリ22に対するアクセス許可を判定す
るための鍵コード、及び、利用者データが格納されてい
る。
【0043】通信回路23は、受信電波を復調してデー
タを再生し、例えばそのデータの一部であるヘッダの内
容から鍵コードを識別してこれを分離し、鍵コードレジ
スタ24に保持させる。通信回路23は、鍵コード以外
のデータをバッファレジスタ25に保持させる。
タを再生し、例えばそのデータの一部であるヘッダの内
容から鍵コードを識別してこれを分離し、鍵コードレジ
スタ24に保持させる。通信回路23は、鍵コード以外
のデータをバッファレジスタ25に保持させる。
【0044】メモリアクセス制御回路26は、MPU及
びプログラムメモリを備え全体制御を行うCPU26か
らの指令に応答して、バッファレジスタ25の内容をデ
ータメモリ22に書き込み、また、データメモリ22か
ら鍵コードを読み出して鍵コードレジスタ28に保持さ
せる。鍵コードレジスタ24と28の内容は、アクセス
許可判定部としての比較回路29に供給され、比較回路
29は比較結果をメモリアクセス制御回路26に供給す
る。
びプログラムメモリを備え全体制御を行うCPU26か
らの指令に応答して、バッファレジスタ25の内容をデ
ータメモリ22に書き込み、また、データメモリ22か
ら鍵コードを読み出して鍵コードレジスタ28に保持さ
せる。鍵コードレジスタ24と28の内容は、アクセス
許可判定部としての比較回路29に供給され、比較回路
29は比較結果をメモリアクセス制御回路26に供給す
る。
【0045】メモリアクセス制御回路26は、一致判定
時にこの比較結果が不一致を示している場合にはアクセ
ス制御を終了し、一致している場合にはアクセス制御を
続行する。メモリアクセス制御回路26は、予め決めら
れた量のデータをデータメモリ22に対しアクセスする
毎に、鍵コード変更回路20に対し更新指令を供給す
る。鍵コード変更回路20はこれに応答して、予め決め
られた方法、例えば鍵コードレジスタ28の内容を3倍
することにより、鍵コードレジスタ28の内容を変更す
る。
時にこの比較結果が不一致を示している場合にはアクセ
ス制御を終了し、一致している場合にはアクセス制御を
続行する。メモリアクセス制御回路26は、予め決めら
れた量のデータをデータメモリ22に対しアクセスする
毎に、鍵コード変更回路20に対し更新指令を供給す
る。鍵コード変更回路20はこれに応答して、予め決め
られた方法、例えば鍵コードレジスタ28の内容を3倍
することにより、鍵コードレジスタ28の内容を変更す
る。
【0046】図3は、図1のICカード10Aとホスト
コンピュータ11Aとの間で端末装置12を介し行われ
るデータアクセスのフローチャートである。
コンピュータ11Aとの間で端末装置12を介し行われ
るデータアクセスのフローチャートである。
【0047】S1〜S12での処理は、図9の場合と同
一であり、その説明を省略する。
一であり、その説明を省略する。
【0048】(S12A)ICカード10Aとホストコ
ンピュータ11Aとの間で端末装置12を介してデータ
アクセスが行われ、所定量、例えば1バイトのデータア
クセスが終了する毎に、ICカード10AではS14へ
進み、ホストコンピュータ11AではS16へ進む。
ンピュータ11Aとの間で端末装置12を介してデータ
アクセスが行われ、所定量、例えば1バイトのデータア
クセスが終了する毎に、ICカード10AではS14へ
進み、ホストコンピュータ11AではS16へ進む。
【0049】(S14)鍵コード変更回路20は、メモ
リアクセス制御回路26からの更新指令に応答して、上
述のように鍵コードレジスタ28の内容を更新する。
リアクセス制御回路26からの更新指令に応答して、上
述のように鍵コードレジスタ28の内容を更新する。
【0050】(S15)メモリアクセス制御回路26
は、鍵コードレジスタ28の内容で、データメモリ22
の所定番地に格納されている鍵コードを更新する。
は、鍵コードレジスタ28の内容で、データメモリ22
の所定番地に格納されている鍵コードを更新する。
【0051】次にS8へ戻り、上述のように鍵コードが
確認され、鍵コードが一致していると判定されると所定
量のデータアクセスが再度行われる。
確認され、鍵コードが一致していると判定されると所定
量のデータアクセスが再度行われる。
【0052】図4は、ICカード10Aとその内容を不
正に書き換えようとする装置との間のアクセスを示すフ
ローチャートである。
正に書き換えようとする装置との間のアクセスを示すフ
ローチャートである。
【0053】この不正書換装置は、データ書き換えに関
して図3のホストコンピュータと端末装置の処理を真似
たものである。ICカード10Aについては、図3の処
理と同一である。
して図3のホストコンピュータと端末装置の処理を真似
たものである。ICカード10Aについては、図3の処
理と同一である。
【0054】図1において、ICカード10Aが動作中
に第3者が電波を傍受して鍵コードを不正に入手し、さ
らにICカード10Aを不正に取得したとする。
に第3者が電波を傍受して鍵コードを不正に入手し、さ
らにICカード10Aを不正に取得したとする。
【0055】この第3者が鍵コードを不正装置でICカ
ード10Aに供給しても、上述のように鍵コードがその
後、更新されているので、通常はS11において不一致
と判定され、ICカード10Aに対するアクセスが拒絶
される。
ード10Aに供給しても、上述のように鍵コードがその
後、更新されているので、通常はS11において不一致
と判定され、ICカード10Aに対するアクセスが拒絶
される。
【0056】万一、両鍵コードが一致してS12Aで所
定量、例えば1バイトのデータをアクセスすることがで
きたとしても、不正装置では鍵コードの更新方法が判ら
ないので、次のアクセス前に、図3のS8に対応した図
4のS18において、前回と同じ鍵コードをICカード
10Aに供給する。これに対しICカード10Aでは、
鍵コードがS14及びS15で書き換えられるので、S
11において不一致と判定され、データアクセスが終了
する。
定量、例えば1バイトのデータをアクセスすることがで
きたとしても、不正装置では鍵コードの更新方法が判ら
ないので、次のアクセス前に、図3のS8に対応した図
4のS18において、前回と同じ鍵コードをICカード
10Aに供給する。これに対しICカード10Aでは、
鍵コードがS14及びS15で書き換えられるので、S
11において不一致と判定され、データアクセスが終了
する。
【0057】したがって、第3者が例え電波を傍受して
鍵コードを入手しかつICカード10Aを取得したとし
ても、ICカード10Aに対するアクセスが拒絶され
て、その内容を第3者の思うように書き換えたり読み出
したりすることができず、不正使用が防止される。
鍵コードを入手しかつICカード10Aを取得したとし
ても、ICカード10Aに対するアクセスが拒絶され
て、その内容を第3者の思うように書き換えたり読み出
したりすることができず、不正使用が防止される。
【0058】[第2実施形態]図5は、本発明の第2実
施形態の、図3に対応したフローチャートである。
施形態の、図3に対応したフローチャートである。
【0059】このフローチャートでは、S10からS1
4へ進み、S7からS16へ進んでいる点で、図3と異
なる。
4へ進み、S7からS16へ進んでいる点で、図3と異
なる。
【0060】これにより、鍵コードの不正入手時点と、
この入手した鍵コードを用いる時点との間で、正しい装
置でICカード10Aがアクセスされなくても、最初の
不正アクセスが拒絶される。すなわち、不正装置でIC
カード10A内のデータを書き換えたり読み出したりし
ようとすると、10A内では最初の利用者データアクセ
ス前にS14及びS15の処理が行われ、これに対し不
正装置ではS16及びS17の処理が行われないので、
最初の不正アクセスが拒絶される。
この入手した鍵コードを用いる時点との間で、正しい装
置でICカード10Aがアクセスされなくても、最初の
不正アクセスが拒絶される。すなわち、不正装置でIC
カード10A内のデータを書き換えたり読み出したりし
ようとすると、10A内では最初の利用者データアクセ
ス前にS14及びS15の処理が行われ、これに対し不
正装置ではS16及びS17の処理が行われないので、
最初の不正アクセスが拒絶される。
【0061】他の点は、上記第1実施形態と同一であ
る。
る。
【0062】[第3実施形態]図6は、ICカード10
Bを用いた本発明の第3実施形態のデータ処理システム
の概略構成を示すブロック図である。
Bを用いた本発明の第3実施形態のデータ処理システム
の概略構成を示すブロック図である。
【0063】このシステムでは、コンピュータコンピュ
ータ11BとICカードリーダ・ライタ12Bとが配線
で接続され、ICカード10BをICカードリーダ・ラ
イタ12Bに装着することにより、コンピュータ11B
とICカード10Bとの間でICカードリーダ・ライタ
12Bを介しデータアクセスが行われる。
ータ11BとICカードリーダ・ライタ12Bとが配線
で接続され、ICカード10BをICカードリーダ・ラ
イタ12Bに装着することにより、コンピュータ11B
とICカード10Bとの間でICカードリーダ・ライタ
12Bを介しデータアクセスが行われる。
【0064】図7は、図6のICカード10B内の回路
を示すブロック図である。
を示すブロック図である。
【0065】ICカード10Bでは、図2の無線通信回
路23及びバッファレジスタ25の替わりにバッファレ
ジスタ25を備えたI/Oインタフェース30が用いら
れ、図2の鍵コード変更回路20、メモリアクセス制御
回路26、CPU27、鍵コードレジスタ28及び比較
回路29の替わりにMPU31及びプログラムメモリ3
2が用いられている。データメモリ22、I/Oインタ
フェース30、MPU31及びプログラムメモリ32は
バス33で互いに接続されている。
路23及びバッファレジスタ25の替わりにバッファレ
ジスタ25を備えたI/Oインタフェース30が用いら
れ、図2の鍵コード変更回路20、メモリアクセス制御
回路26、CPU27、鍵コードレジスタ28及び比較
回路29の替わりにMPU31及びプログラムメモリ3
2が用いられている。データメモリ22、I/Oインタ
フェース30、MPU31及びプログラムメモリ32は
バス33で互いに接続されている。
【0066】MPU31は、プログラムメモリ32に格
納されたプログラムに従って、次のような基本的な処理
を行い、これらの処理を組み合わせることにより、図3
と同様な処理を行う。
納されたプログラムに従って、次のような基本的な処理
を行い、これらの処理を組み合わせることにより、図3
と同様な処理を行う。
【0067】(1)コンピュータ11BからICカード
リーダ・ライタ12Bを介し供給されるデータが鍵コー
ドであるかどうかを判別し、鍵コードであれば内部レジ
スタR1に保持する。
リーダ・ライタ12Bを介し供給されるデータが鍵コー
ドであるかどうかを判別し、鍵コードであれば内部レジ
スタR1に保持する。
【0068】(2)データメモリ22内の鍵コードを内
部レジスタR2に保持し、これが内部レジスタR1内の
鍵コードと対応しているかどうかを判定する。この対応
は、一致でなくてもよく、例えば、内部レジスタR1と
R2の所定関数Fが、F(R1,R2)=所定値となる
場合に両鍵コードが対応していると判定する。
部レジスタR2に保持し、これが内部レジスタR1内の
鍵コードと対応しているかどうかを判定する。この対応
は、一致でなくてもよく、例えば、内部レジスタR1と
R2の所定関数Fが、F(R1,R2)=所定値となる
場合に両鍵コードが対応していると判定する。
【0069】(3)データメモリ22に対し利用者デー
タを所定量アクセスする毎に、内部レジスタR2内の鍵
コードを変更する。内部レジスタR1とR2とをそれぞ
れ所定の方法で更新した場合に、上式を満たすように更
新する。
タを所定量アクセスする毎に、内部レジスタR2内の鍵
コードを変更する。内部レジスタR1とR2とをそれぞ
れ所定の方法で更新した場合に、上式を満たすように更
新する。
【0070】内部レジスタR2の更新方法は、内部レジ
スタR1のそれと異なるものであってもよい。
スタR1のそれと異なるものであってもよい。
【0071】なお、本発明には外にも種々の変形例が含
まれる。
まれる。
【0072】例えば、図2の鍵コード変更回路20は、
レジスタ28内の鍵コードを初期値とし、予め定められ
た乱数発生関数を用いて乱数を発生させることにより鍵
コードを更新してもよい。
レジスタ28内の鍵コードを初期値とし、予め定められ
た乱数発生関数を用いて乱数を発生させることにより鍵
コードを更新してもよい。
【0073】ICカード内の記憶部は、鍵コード格納用
EPROMと利用者データメモリとが異なるものであっ
てもよい。
EPROMと利用者データメモリとが異なるものであっ
てもよい。
【0074】また、不正アクセス防止機能付記憶装置は
ICカードに限定されないず、記憶内容に対するアクセ
スを保護するものであればよい。
ICカードに限定されないず、記憶内容に対するアクセ
スを保護するものであればよい。
【図1】本発明の第1実施形態の、ICカードを用いた
データ処理システム概略構成を示すブロック図である。
データ処理システム概略構成を示すブロック図である。
【図2】図1のICカード内の回路を示すブロック図で
ある。
ある。
【図3】図1のICカードとホストコンピュータとの間
で端末装置を介し行われるデータアクセスのフローチャ
ートである。
で端末装置を介し行われるデータアクセスのフローチャ
ートである。
【図4】ICカードとその内容を不正に書き換えようと
する装置との間のアクセスを示すフローチャートであ
る。
する装置との間のアクセスを示すフローチャートであ
る。
【図5】本発明の第2実施形態の、図3に対応したフロ
ーチャートである。
ーチャートである。
【図6】本発明の第3実施形態の、ICカードを用いた
データ処理システム概略構成を示すブロック図である。
データ処理システム概略構成を示すブロック図である。
【図7】図6のICカード内の回路を示すブロック図で
ある。
ある。
【図8】従来の、ICカードを用いたデータ処理システ
ム概略構成を示すブロック図である。
ム概略構成を示すブロック図である。
【図9】図8のシステムのデータアクセス動作を示すフ
ローチャートである。
ローチャートである。
10、10A、10B ICカード 11、11A ホストコンピュータ 11B コンピュータ 12 端末装置 12B ICカードリーダ・ライタ 13 キーボード 20 鍵コード変更回路 21 鍵コード変更部 22 データメモリ 23 通信回路 24、28 鍵コードレジスタ 25 バッファレジスタ 26 メモリアクセス制御回路 27 CPU 29 比較回路 30 I/Oインタフェース 31 MPU 32 プログラムメモリ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G06K 19/10 G06K 19/00 R
Claims (10)
- 【請求項1】 データ及び第1鍵コードが格納される記
憶部と、 外部から供給される第2鍵コードが該第1鍵コードと対
応しているかどうかを判定するアクセス許可判定部と、 該アクセス許可判定部が肯定判定した場合に、該メモリ
装置の該データに対するアクセスを行うメモリアクセス
制御部と、 該データが第1所定量アクセスされる毎に該第1鍵コー
ドを更新する第1鍵コード変更部と、 を有することを特徴とする不正アクセス防止機能付記憶
装置。 - 【請求項2】 上記アクセス許可判定部は、該データが
第2所定量又は所定時間アクセスされる毎に上記判定を
行うことを特徴とする請求項1記載の不正アクセス防止
機能付記憶装置。 - 【請求項3】 上記第1鍵コード変更部はさらに、上記
データがアクセスされる前においても上記第1鍵コード
を更新することを特徴とする請求項1乃至3のいずれか
1つに記載の不正アクセス防止機能付記憶装置。 - 【請求項4】 上記アクセス許可判定は、プログラムに
従ってMPUにより行われることを特徴とする請求項1
乃至3のいずれか1つに記載の不正アクセス防止機能付
記憶装置。 - 【請求項5】 上記第1鍵コード更新は、プログラムに
従ってMPUにより行われることを特徴とする請求項1
乃至3のいずれか1つに記載の不正アクセス防止機能付
記憶装置。 - 【請求項6】 上記記憶部は、第1鍵コードが格納され
るEPROMを有することを特徴とする請求項1乃至3
のいずれか1つに記載の不正アクセス防止機能付記憶装
置。 - 【請求項7】 ICカードに備えられた半導体集積回路
であることを特徴とする請求項1乃至6のいずれか1つ
に記載の不正アクセス防止機能付記憶装置。 - 【請求項8】 データ及びアクセス許可判定用第1鍵コ
ード及びが格納される記憶部を備えた不正アクセス防止
機能付記憶装置に対し、第2鍵コードを供給してアクセ
スが許可された場合に該データをアクセスするデータ処
理装置において、 該データを所定量アクセスする毎に該第2鍵コードを更
新する第2鍵コード変更部を有することを特徴とするデ
ータ処理装置。 - 【請求項9】 上記第2鍵コード変更部を有するホスト
コンピュータと、 該ホストコンピュータと回線で接続され、上記不正アク
セス防止機能付記憶装置の記憶部に対しアクセスを行う
端末装置と、 を有することを特徴とする請求項8記載のデータ処理装
置。 - 【請求項10】 請求項1乃至7のいずれか1つに記載
の不正アクセス防止機能付記憶装置と、 請求項8又は9記載のデータ処理装置と、 を有し、上記第1及び第2鍵コード変更部はそれぞれ、
上記第1及び第2鍵コードが互いに対応するように上記
更新を行うことを特徴とするデータ処理システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10371266A JP2000194604A (ja) | 1998-12-25 | 1998-12-25 | 不正アクセス防止機能付記憶装置、デ―タ処理装置及びデ―タ処理システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10371266A JP2000194604A (ja) | 1998-12-25 | 1998-12-25 | 不正アクセス防止機能付記憶装置、デ―タ処理装置及びデ―タ処理システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000194604A true JP2000194604A (ja) | 2000-07-14 |
Family
ID=18498414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10371266A Withdrawn JP2000194604A (ja) | 1998-12-25 | 1998-12-25 | 不正アクセス防止機能付記憶装置、デ―タ処理装置及びデ―タ処理システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000194604A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6490667B1 (en) | 2000-09-18 | 2002-12-03 | Kabushiki Kaisha Toshiba | Portable electronic medium |
WO2005106680A1 (ja) * | 2004-04-28 | 2005-11-10 | Hitachi, Ltd. | 個体識別番号を更新する個体識別システム、個体識別タグ、個体識別装置及び個体識別方法 |
WO2006080052A1 (ja) * | 2005-01-26 | 2006-08-03 | Hitachi Ulsi Systems Co., Ltd. | Rfid装置 |
CN100375521C (zh) * | 2001-07-04 | 2008-03-12 | 天地数码网络有限公司 | 用于加密信号传输过程的安全单元 |
-
1998
- 1998-12-25 JP JP10371266A patent/JP2000194604A/ja not_active Withdrawn
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6490667B1 (en) | 2000-09-18 | 2002-12-03 | Kabushiki Kaisha Toshiba | Portable electronic medium |
CN100375521C (zh) * | 2001-07-04 | 2008-03-12 | 天地数码网络有限公司 | 用于加密信号传输过程的安全单元 |
WO2005106680A1 (ja) * | 2004-04-28 | 2005-11-10 | Hitachi, Ltd. | 個体識別番号を更新する個体識別システム、個体識別タグ、個体識別装置及び個体識別方法 |
JPWO2005106680A1 (ja) * | 2004-04-28 | 2008-03-21 | 株式会社日立製作所 | 個体識別番号を更新する個体識別システム、個体識別タグ、個体識別装置及び個体識別方法 |
JP4545743B2 (ja) * | 2004-04-28 | 2010-09-15 | 株式会社日立製作所 | 個体識別番号を更新する個体識別システム、個体識別タグ、個体識別装置及び個体識別方法 |
WO2006080052A1 (ja) * | 2005-01-26 | 2006-08-03 | Hitachi Ulsi Systems Co., Ltd. | Rfid装置 |
JPWO2006080052A1 (ja) * | 2005-01-26 | 2008-08-07 | 株式会社日立超エル・エス・アイ・システムズ | Rfid装置 |
JP4519168B2 (ja) * | 2005-01-26 | 2010-08-04 | 株式会社日立超エル・エス・アイ・システムズ | Rfid装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6223284B1 (en) | Method and apparatus for remote ROM flashing and security management for a computer system | |
EP0588083B1 (en) | Portable computer system | |
US6625729B1 (en) | Computer system having security features for authenticating different components | |
US7010684B2 (en) | Method and apparatus for authenticating an open system application to a portable IC device | |
US6598165B1 (en) | Secure memory | |
US7139915B2 (en) | Method and apparatus for authenticating an open system application to a portable IC device | |
US7065654B1 (en) | Secure execution box | |
US20030200445A1 (en) | Secure computer system using SIM card and control method thereof | |
US20030041248A1 (en) | External locking mechanism for personal computer memory locations | |
US20050138354A1 (en) | Framework for providing a security context and configurable firewall for computing systems | |
US7003676B1 (en) | Locking mechanism override and disable for personal computer ROM access protection | |
JP2007527579A (ja) | セキュリティで保護されたコンパクト・フラッシュ | |
US7610488B2 (en) | Data processing device and method and program of same | |
WO2003009115A1 (en) | Computer with a modified north bridge, security engine and smart card for secure boot | |
US6862641B1 (en) | Interruptable and re-enterable system management mode programming code | |
US20030028781A1 (en) | Mechanism for closing back door access mechanisms in personal computer systems | |
US8738924B2 (en) | Electronic system and digital right management methods thereof | |
US7007300B1 (en) | Secure booting of a personal computer system | |
EP4185980B1 (en) | Methods and apparatus for in-memory device access control | |
JP2005515542A (ja) | 対応するコンピュータプログラム及び対応するコンピュータにより読み出し可能な記憶媒体と共にコントローラアーキテクチャにおけるnvメモリに書き込むための装置及び方法 | |
US7216362B1 (en) | Enhanced security and manageability using secure storage in a personal computer system | |
WO2010130171A1 (zh) | 一种移动终端及保护其***数据的方法 | |
JP2004005679A (ja) | コンピュータシステム、メモリ構造、および、プログラムを実行する方法 | |
US7836219B1 (en) | System and method for authentication of embedded RAID on a host RAID card | |
JP2000194604A (ja) | 不正アクセス防止機能付記憶装置、デ―タ処理装置及びデ―タ処理システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060307 |