JP2000183263A - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法Info
- Publication number
- JP2000183263A JP2000183263A JP36051398A JP36051398A JP2000183263A JP 2000183263 A JP2000183263 A JP 2000183263A JP 36051398 A JP36051398 A JP 36051398A JP 36051398 A JP36051398 A JP 36051398A JP 2000183263 A JP2000183263 A JP 2000183263A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor package
- lead frame
- sealing
- sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
を行うと、リード先端部に金属バリが発生し、実装信頼
性が低下する課題があった。 【解決手段】 樹脂封止後のリードフレームに対して、
シート21を貼り付けたまま、形成された半導体パッケ
ージ27のリード部28とリードフレーム29とを分離
するためにリード部28の先端カットをダイサー30に
より行い、リードを確実に先端部分を平行にして切断す
る。したがってシート21を貼り付けた状態でダイサー
30でカットするため、リード先端の金属バリの発生は
なく、基板実装時の半田フィレットの形成に支障がな
く、基板実装の信頼性が向上する。
Description
導体パッケージに対して、その半導体パッケージのリー
ド部分とリードフレーム部分とを切断する際、リード先
端部に金属バリが発生しない半導体装置用パッケージの
製造方法に関するものである。
法について図面を参照しながら説明する。
ップ1が搭載され、ワイヤーボンドされたリードフレー
ム2に対して、半導体チップ1の外囲を樹脂封止するに
あたり、封止金型の下金型3に載置する。
の上金型4、下金型3により、半導体チップ1が搭載さ
れたリードフレーム2に対して型締めした状態でトラン
スファーモールドすることにより樹脂封止するものであ
る。
た状態を示す断面図である。図8に示すように、リード
フレームのダイパッド部5上に半導体チップ1が搭載さ
れ、半導体チップ1とリードフレームのリード部6とは
金属細線7によりワイヤーボンドされて電気的に接続さ
れている。そして半導体チップ1、金属細線7、ダイパ
ッド部5、リード部6の一部の外囲として、リードフレ
ームの片面領域は、封止樹脂8により封止されているも
のである。
ド部6とリードフレームとを分離するためにリード部6
の先端カットを行うが、従来、半導体パッケージのリー
ドカットをする時には、金型により打ち抜く工法で行わ
れていた。図9には金型によりリード部をカットした状
態を示している。
ケージ9に対して、そのリード部10の所定の位置にポ
ンチと称されるリードカット用の金型11の切断部分1
2を当接させ、押圧によりリード部10をリードフレー
ム13から分離して半導体パッケージを得るものであ
る。なお、リードフレームに接続した半導体パッケージ
9は下型台14上に載置されているものである。
ケージを製造していた。
うに、リード部のカットを金型により打ち抜く工法で行
った場合、リード部の先端部のカット面に金属バリが形
成されるという課題があった。図10にその状態を示
す。図10に示すように、半導体パッケージ9のカット
されたリード部10の先端部分15は、その下方部分に
金属バリ16が形成されている。この金属バリ16は、
金型によりリード部10の上面からの押圧により打ち抜
いているため、そのカットエンド部分に突出したバリが
発生してしまうものである。
ージの基板実装時に基板表面の配線を傷つけ、最悪の場
合は配線を断線させる恐れがある。また、この金属バリ
16の面には半田メッキ等のメッキは無く、基板実装時
にリード部の先端にできる半田フィレット17の形成に
影響し、最悪の場合はフィレットの形成ができなくな
り、半田接合強度の著しい低下を招いて、実装信頼性の
低下という課題となる。
合においては、打ち抜いた後にピックアップするときに
振動、風などにより位置ずれした場合、そのままピック
アップされトレー等に収納されるため、トレー等のポケ
ットに入らない、また最悪の場合、ポケットのコーナー
部に押さえつけられてパッケージに傷、また割れ等が発
生する場合がある。
で、リードカットした後でもリード部の先端部に金属バ
リが発生しない基板実装の信頼性を向上させた半導体パ
ッケージの製造方法を提供することを目的とする。
決するために本発明の半導体パッケージの製造方法は、
以下のような構成を有している。すなわち、リードフレ
ームに対して半導体チップを搭載し、前記リードフレー
ムのリードと前記半導体チップとを電気的に接続する工
程と、前記半導体チップの外囲を封止金型により樹脂封
止する工程と、樹脂封止後の半導体チップを搭載したリ
ードフレームのリードをカットするリードカット工程と
を有する半導体パッケージの製造方法であって、前記樹
脂封止工程では、封止用のシートを前記リードフレーム
の裏面に敷いて樹脂封止する工程であり、樹脂封止後は
前記シートを前記リードフレームの裏面に貼り付けた状
態で封止金型から搬出し、次いでリードカット工程で
は、リードフレームの裏面に前記シートを貼り付けた状
態で、リードをダイサーでカットし、リードフレームか
ら半導体パッケージを切り離す工程である半導体パッケ
ージの製造方法である。
に金属バリが出ることを防止でき、実装時に基板表面の
配線を傷つけ、配線を断線させることがなくなる。ま
た、実装時にリード先端に出来る半田フィレットの形成
に対しても効果があり、半田接合強度の著しい低下を防
止できる。
トしなければ、極めて小型のパッケージにおいても、パ
ッケージはシートで固定されることになり、ピックアッ
プするときに振動、風などにより位置ずれを防止でき、
ピックアップしてトレー等に確実に収納でき、パッケー
ジに傷、また割れ等が発生することはない。またUVシ
ートを用いることにより、カットの時には十分な粘着力
を確保しておき、カット後のUV照射することにより粘
着力を低下させ、スムーズにピックアップすることがで
きる。また、封止時に使用するシートをそのままリード
カット工程でも用いているので、コスト的にも問題はな
い。
の製造方法の一実施形態について、図面を参照しながら
説明する。
ップ18が搭載され、ワイヤーボンドされたリードフレ
ーム19に対して、半導体チップ18の外囲を樹脂封止
するにあたり、封止金型の下金型20に載置する。この
時、シート21を介してリードフレーム19を下金型2
0上に載置するものである。すなわち、下金型20の上
に封止用のシート21を敷き、その上にリードフレーム
19を乗せ、金型を締めて樹脂封止を行おうとするもの
である。
の上金型22、下金型20により、半導体チップ18が
搭載されたリードフレーム19に対して型締めした状態
でトランスファーモールドすることにより樹脂封止する
ものである。
した状態を示す断面図である。図3に示すように、リー
ドフレームのダイパッド部23上に半導体チップ18が
搭載され、半導体チップ18とリードフレームのリード
部24とは金属細線25によりワイヤーボンドされて電
気的に接続されている。そして半導体チップ18、金属
細線25、ダイパッド部23、リード部24の一部の外
囲として、リードフレームの片面領域は、封止樹脂26
により封止されているものである。またこの状態におい
てもシート21をリードフレーム裏面に貼り付けてい
る。すなわち樹脂封止後に封止金型からリードフレーム
を取り出した際にもまだシート21をリードフレーム裏
面に貼り付けている。
後のリードフレームに対して、形成された半導体パッケ
ージ27のリード部28とリードフレーム29とを分離
するためにリード部28の先端カットを行うが、本実施
形態では、ダイサー30により切断するものである。
のシート21を貼り付けた状態でダイサー30でカット
するため、リード先端の金属バリの発生はなく、また、
シート21にリードフレーム裏面が貼り付いているた
め、カット後に位置ズレすることもないため、コレット
によりピックアップし、トレー等に確実に収納でき、パ
ッケージに傷、また割れ等が発生することはない。この
ダイサーによるリードカットでは、シート21の一部も
リードと同時にカットすることにより、リードを確実に
先端部分を平行にして切断できるものである。ただし、
シート21をフルカットする場合は、位置ズレ等が発生
する恐れがあり、また後工程で別途、シートを分離した
半導体パッケージの裏面から除去する工程が必要とな
り、余分な工程が付加されるので避ける。また、シート
21についてはダイサー30でカット後にピックアップ
しやすいように、UV照射をすることによりシートの粘
着力を低下させることができるタイプのものを選択す
る。
ジの状態を示す断面図である。図5に示すように、半導
体パッケージ31のリード部32の先端に金属バリがな
く、リード部32の先端部分33に突起状のものがない
ため、基板実装時には、リード先端に効果的に半田フィ
レット34が形成される。そのため、本実施形態で採用
したリードカットによって形成された半導体パッケージ
では、フィレットが効率的に形成され、基板実装後の半
田付け強度が大きくなり、半田剥がれ等の不良を防止す
ることができる。
造方法は、リードフレームに対して半導体チップを搭載
し、そのリードフレームのリードと半導体チップとを電
気的に接続する工程と、半導体チップの外囲を封止金型
により樹脂封止する工程と、樹脂封止後の半導体チップ
を搭載したリードフレームのリードをカットするリード
カット工程とを有する半導体パッケージの製造方法であ
って、樹脂封止工程では、封止用のシートをリードフレ
ームの裏面に敷いて樹脂封止し、そして樹脂封止後はそ
のシートをリードフレームの裏面に貼り付けた状態で封
止金型から搬出し、次いでリードカット工程では、リー
ドフレームの裏面に封止で用いたシートを剥がさずにそ
のまま貼り付けた状態で、リードをダイサーでカット
し、リードフレームから半導体パッケージを切り離す工
程である半導体パッケージの製造方法である。
断するものではなく、リード先端部分を確実に平行に切
断するため、リード先端部のカット面に金属バリが発生
することを防止でき、実装時に基板表面の配線を傷つ
け、配線を断線させることがなくなる。またリード先端
の金属バリの発生がないため、基板実装時の半田フィレ
ットの形成に支障がなく、基板実装の信頼性が向上す
る。
ッケージの製造方法では、リード先端部のカット面に金
属バリが発生することを防止でき、実装時に基板表面の
配線を傷つけ、配線を断線させることがなくなる。ま
た、基板実装時にリード先端にできる半田フィレットの
形成に対しても効果があり、半田接合強度の著しい低下
を防止でき、基板実装の信頼性を向上することができ
る。
方法を示す平面図
方法を示す断面図
封止後の状態を示す断面図
方法を示す斜視図
ドカット後の状態を示す断面図
図
図
示す断面図
図
カット後の状態を示す断面図
Claims (2)
- 【請求項1】 リードフレームに対して半導体チップを
搭載し、前記リードフレームのリードと前記半導体チッ
プとを電気的に接続する工程と、前記半導体チップの外
囲を封止金型により樹脂封止する工程と、樹脂封止後の
半導体チップを搭載したリードフレームのリードをカッ
トするリードカット工程とを有する半導体パッケージの
製造方法であって、前記樹脂封止工程では、封止用のシ
ートを前記リードフレームの裏面に敷いて樹脂封止する
工程であり、樹脂封止後は前記シートを前記リードフレ
ームの裏面に貼り付けた状態で封止金型から搬出し、次
いでリードカット工程では、リードフレームの裏面に前
記シートを貼り付けた状態で、リードをダイサーでカッ
トし、リードフレームから半導体パッケージを切り離す
工程であることを特徴とする半導体パッケージの製造方
法。 - 【請求項2】 リードカット工程では、ダイサーにより
リードとともに、シートの一部も同時にカットすること
を特徴とする請求項1に記載の半導体パッケージの製造
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36051398A JP3428475B2 (ja) | 1998-12-18 | 1998-12-18 | 半導体パッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36051398A JP3428475B2 (ja) | 1998-12-18 | 1998-12-18 | 半導体パッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000183263A true JP2000183263A (ja) | 2000-06-30 |
JP3428475B2 JP3428475B2 (ja) | 2003-07-22 |
Family
ID=18469729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36051398A Expired - Fee Related JP3428475B2 (ja) | 1998-12-18 | 1998-12-18 | 半導体パッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3428475B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002151625A (ja) * | 2000-08-31 | 2002-05-24 | Hitachi Ltd | 半導体装置及びその製造方法 |
GB2382218A (en) * | 2000-06-23 | 2003-05-21 | Carsem Semiconductor Sdn Bhd | Method for sawing a moulded leadframe package |
JP2004214233A (ja) * | 2002-12-26 | 2004-07-29 | Renesas Technology Corp | 半導体装置およびその製造方法 |
KR100688835B1 (ko) | 2004-12-24 | 2007-03-02 | 삼성전기주식회사 | 도금 리드선을 포함하는 기판의 가공 방법 |
JP2011049604A (ja) * | 2000-08-31 | 2011-03-10 | Elpida Memory Inc | 半導体装置の製造方法 |
-
1998
- 1998-12-18 JP JP36051398A patent/JP3428475B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2382218A (en) * | 2000-06-23 | 2003-05-21 | Carsem Semiconductor Sdn Bhd | Method for sawing a moulded leadframe package |
DE10154854A1 (de) * | 2000-06-23 | 2003-05-28 | Carsem Semiconductor Sdn Bhd | Verfahren zum Sägen eines umgossenen Leiterrahmen-Bausteins |
JP2002151625A (ja) * | 2000-08-31 | 2002-05-24 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2011049604A (ja) * | 2000-08-31 | 2011-03-10 | Elpida Memory Inc | 半導体装置の製造方法 |
JP4669166B2 (ja) * | 2000-08-31 | 2011-04-13 | エルピーダメモリ株式会社 | 半導体装置 |
JP2004214233A (ja) * | 2002-12-26 | 2004-07-29 | Renesas Technology Corp | 半導体装置およびその製造方法 |
KR100688835B1 (ko) | 2004-12-24 | 2007-03-02 | 삼성전기주식회사 | 도금 리드선을 포함하는 기판의 가공 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP3428475B2 (ja) | 2003-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20010004562A (ko) | 칩 사이즈 스택 패키지 및 그의 제조 방법 | |
JP2001189410A (ja) | 半導体装置およびその製造方法 | |
JP2004349728A (ja) | カプセル化電子部品、特に集積回路の製造方法 | |
JP2000183263A (ja) | 半導体パッケージの製造方法 | |
JPH07211852A (ja) | リードフレーム、それを用いた半導体装置及びその製造装置 | |
US5029747A (en) | Apparatus for replacing defective electronic components | |
JP2586352B2 (ja) | 半導体装置用リード切断装置 | |
JPH0878505A (ja) | 半導体チップ分離装置 | |
JP4172111B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JPH0786459A (ja) | 半導体装置 | |
JP3723351B2 (ja) | 半導体装置、およびその製造方法 | |
JPH09223767A (ja) | リードフレーム | |
JP2978829B2 (ja) | 絶縁テープ付き半導体チップ | |
KR100244270B1 (ko) | 반도체 패키지의 제조방법 | |
KR200159861Y1 (ko) | 반도체 패키지 | |
JP2991174B2 (ja) | 半導体装置用リードフレームおよびその半導体装置の製造方法 | |
JP2699784B2 (ja) | 半導体チップの除去方法 | |
JP3482900B2 (ja) | Bga型半導体装置の製造方法 | |
JPH06334059A (ja) | 半導体搭載用基板及びその製造方法 | |
JPH06151525A (ja) | ワイヤボンディング装置 | |
JPH06209065A (ja) | 電子部品搭載装置 | |
JP2002026168A (ja) | 半導体装置およびその製造方法 | |
JP5077076B2 (ja) | 半導体装置及びその製造方法 | |
US7245026B2 (en) | Configuration and method for contacting circuit structure | |
JPH11340399A (ja) | 半導体装置用リードフレーム及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080516 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |