JP2000183121A - 多点導電シート - Google Patents

多点導電シート

Info

Publication number
JP2000183121A
JP2000183121A JP10351704A JP35170498A JP2000183121A JP 2000183121 A JP2000183121 A JP 2000183121A JP 10351704 A JP10351704 A JP 10351704A JP 35170498 A JP35170498 A JP 35170498A JP 2000183121 A JP2000183121 A JP 2000183121A
Authority
JP
Japan
Prior art keywords
conductive
sheet
main surface
conductive particles
slot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10351704A
Other languages
English (en)
Other versions
JP3162677B2 (ja
Inventor
Toshio Okuno
敏雄 奥野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SOUSHIYOU TEC KK
Original Assignee
SOUSHIYOU TEC KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SOUSHIYOU TEC KK filed Critical SOUSHIYOU TEC KK
Priority to JP35170498A priority Critical patent/JP3162677B2/ja
Priority to TW088108125A priority patent/TW412887B/zh
Priority to US09/323,036 priority patent/US6217343B1/en
Priority to EP99304313A priority patent/EP1009027A3/en
Priority to KR1019990020473A priority patent/KR20000047409A/ko
Publication of JP2000183121A publication Critical patent/JP2000183121A/ja
Application granted granted Critical
Publication of JP3162677B2 publication Critical patent/JP3162677B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Push-Button Switches (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】多点導電シートに高密度に配置した各導電性粒
体が単独で上下に変位する一定の自由度を付与し、絶縁
シートの撓みを伴って各導電性粒体が上下に変位した場
合に、隣接する導電性粒体が互いに共連れを生ずる現象
を有効に防止し、各導電性粒体と電子部品の電極パッド
との相対位置を適正に確保する。 【解決手段】絶縁シート３ｃの第１主面３ａから第２主
面へ貫通し多点配置された導電性粒体４を備え、該各導
電性粒体４は一端に第１主面３ａ上に多点配置された第
１接触端４ａを有すると共に、同他端に第２主面上に多
点配置された第２接触端を有する多点導電シート３にお
いて、上記各導電性粒体４を部分的に包囲するように絶
縁シート３ｃを貫くスリット又はスロット６を形成し、
該スリット又はスロット６内域の各シート部片７上に上
記各導電性粒体４が配在され、該各導電性粒体４が該各
シート部片７を撓ませて第１，第２主面方向へ変位可能
な構成とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は電子部品相互間に介
在して両電子部品間の接続媒体として使用する多点導電
シートに関する。
【０００２】
【従来の技術】特開平７−２３１０１９号においては、
半導体ウェハと配線基板間を接続する手段として絶縁シ
ートの第１の主面から第２の主面へ貫通し多点配置され
た導電性粒体を備え、該各導電性粒体の一端に第１の主
面上に多点配置された第１接触端を設ける共に、同他端
に第２の主面上に多点配置された第２接触端を設けた多
点導電シートを示している。この先行例においては、バ
ンプ１０４を多点配置したフレキシブル基板１０１によ
って該多点導電シートを構成している。
【０００３】上記多点導電シートは半導体ウェハと配線
回路基板間に介在し、重ね合わせ状態にして加圧するこ
とにより第１接触端を半導体ウェハの電極パッドに加圧
接触させると共に、第２接触端を電極パッドに加圧接触
せしめ、配線基板を検査装置に接続してバーインテスト
を行うようにしている。上記配線基板と多点導電シート
間には異方導電性ゴムを介在せしめ、導電性粒体の高さ
のバラツキや配線基板の反り等を吸収し均一なる接触を
図らんとしている。
【０００４】
【発明が解決しようとする課題】而して上記フレキシブ
ル基板上に形成された多点導電シートは、半導体ウェハ
の電極パッドに対応する無数の導電性粒体が高密度で配
置されており、各導電性粒体はフレキシブル基板が撓む
ことによって厚み方向に変位することができるのである
が、図１に示すように、この撓み時に各導電性粒体２に
は常にフレキシブル基板１の拘束を受けつつ変位するた
め、図中矢印と破線で示すように、隣接する導電性粒２
体間における共連れを生じ各導電性粒体２の電極バッド
に対する位置ずれを招来する問題を内在している。
【０００５】
【課題を解決するための手段】本発明は上記問題点を適
切に解決する多点導電シートを提供するものである。
【０００６】その手段として、絶縁シートの第１の主面
から第２の主面へ貫通し多点配置された導電性粒体を備
え、該各導電性粒体の一端に第１の主面上に多点配置さ
れた第１接触端を設け、同他端に第２の主面上に多点配
置された第２接触端を設けた多点導電シートにおいて、
上記各導電性粒体に隣接せる絶縁シートを貫くスリット
又はスロットを形成する。
【０００７】上記スリット又はスロットは各導電性粒体
の前後左右の少なくとも二方に延在して、該スリット又
はスロット内域の各シート部片上に上記各導電性粒体を
延在せしめる。
【０００８】そして上記各導電性粒体が上記各シート部
片を撓ませて第１，第２の主面方向へ変位可能な構成と
する。
【０００９】上記スリット又はスロットは上記導電性粒
体の二方又は三方を包囲するように連続して形成し、該
スリット又はスロットを形成した以外の部位で上記シー
ト部片と絶縁シートを連結した状態にする。
【００１０】上記導電性粒体はメッキ成長により構成さ
れた無垢の金属粒体である。
【００１１】上記各導電性粒体はスリット又はスロット
により絶縁シートから部分的に切り離されたシート部片
上に配在され、該スリット又はスロット形成部位におい
てシート部片に対する絶縁シートによる拘束が排除さ
れ、シート部片が導電性粒体と一緒に単独で上下に変位
する一定の自由度が付与される。
【００１２】この結果、絶縁シートの撓みを伴って各導
電性粒体が上下に変位した場合における隣接する導電性
粒体の共連れ現象を有効に防止でき、各導電性粒体の第
１，２接触端と電極パッドとの相対位置を適正に確保で
きる。
【００１３】
【発明の実施の形態】以下本発明の実施の形態を、図２
Ａ乃至図６に基づいて説明する。
【００１４】多点導電シート３は、絶縁シート３ｃの第
１の主面３ａから第２の主面３ｂへ貫通し多点配置され
た導電性粒体４を備える。
【００１５】上記絶縁シート３ｃはポリイミドフィルム
等のフレキシブル合成樹脂フィルムから成る。
【００１６】上記導電性粒体４は一端に第１の主面３ａ
上に多点配置された第１接触端４ａを有すると共に、同
他端に第２の主面３ｂ上に多点配置された第２接触端４
ｂを有する。
【００１７】上記第１，第２接触端４ａ，４ｂは図２に
示すように球面形又は山形のバンプにて形成し、上記第
１，第２主面３ａ，３ｂから突出せしめる。
【００１８】又は図３に示すように、第１，第２接触端
４ａ，４ｂの一方を球面形又は山形等のバンプにして第
１主面３ａから突出せしめ、他方をランド形のバンプに
して第２主面３ｂから突出せしめる。
【００１９】上記導電性粒体４は絶縁シート３ｃの第１
主面３ａから第２主面３ｂに貫通する孔５内を埋める連
結部４ｃを有し、該貫通孔５の一端即ち連結部４ｃの一
端に上記バンプから成る第１接触端４ａを、同各他端に
第２接触端４ｂを連設している。三者４ａ，４ｂ，４ｃ
は前記の通りメッキ成長により形成した無垢の金属粒体
である。
【００２０】上記第１，第２接触端４ａ，４ｂを形成す
るバンプは、貫通孔５及び連結部４ｃの断面積より大き
な断面積を有し、連結部４ｃの周囲即ち貫通孔５の開口
端面の周囲において第１，第２主面３ａ，３ｂの表面に
密着しており、その平面形状が円形である。
【００２１】図面においては、絶縁シート３ｃ及び導電
性粒体４の要部を拡大して示したが、各導電性粒体４は
極めて微細であり、絶縁シート３ｃの全域に極小ピッチ
を以って高密度に配置されている。例えば第１，第２接
触端４ａ，４ｂたるバンプの直径Ｒ１は約３０μｍ、貫
通孔５及び連結部４ｃの直径Ｒ２は約２０μｍ、同バン
プピッチＰは約５０μｍ等であり、絶縁シート３ｃの厚
みＴは約７５μｍ等である。
【００２２】以下図２Ａ乃至図２Ｂ基づき多点導電シー
ト３の製造法を説明し、構造の理解に供する。
【００２３】図２Ａに示すように、ポリイミド等の第１
主面３ａに無数のバンプ（第１接触端４ａ）をメッキ又
は印刷等により形成し、同主面３ａに密着形成せしめ
る。
【００２４】次に図２Ｂに示すように、上記絶縁シート
３ｃに第２主面３ｂから第１主面３ａに達する貫通孔５
をレーザービームを用いて穿孔する。この貫通孔５は第
１，第２接触端４ａ，４ｂたるバンプの中心と同芯であ
る。
【００２５】次に図２Ｃに示すように、メッキにより上
記貫通孔５を導電金属で埋めて貫通孔５の一端開口面に
おいて、上記第１接触端４ａたるバンプの密着面中心部
に接合し、これにより連結部４ｃを形成しつつ、更に貫
通孔５の他端開口面から突出する第２接触端４ｂたるバ
ンプのメッキ成長を促す。よってこの第２接触端４ｂは
連結部４ｃの端部に一体に接合されている。
【００２６】次に図２Ｄに示すように、上記各導電性粒
体４に隣接して絶縁シート３ｃを貫くスリット又はスロ
ット６を形成する。
【００２７】ここにスリットとは図５Ａ，Ｂに示すよう
に、絶縁シート３ｃの母材を排除せずに線状に切り裂い
たものを意味し、スロットとは図２乃至図４に示すよう
に、母材の一部を排除して切り抜いたものを意味する。
従ってスロットは一定の開口面積を有する。これらスリ
ットは刃物を用いて形成し、他方スロットは刃物を用い
て打ち抜き形成するか、又はレーザービームを用い一定
の幅に焼き切ることによって形成する。
【００２８】好ましくはレーザービームを用い、絶縁シ
ート３ｃを焼き切ることによって一定の幅のスロット６
を形成する。これにより形成されたスロット６はスロッ
ト６の周囲縁部の強度が強化され、引き裂け防止に有効
であると共にスロット６の幅設定が容易で、微細ピッチ
のバンプ間に微細スロットの加工が容易に行える。
【００２９】上記スリット又はスロット６は各導電性粒
体４の前後左右の少なくとも二方に延在せしめる。該ス
リット又はスロット６の形成により、その内域に該スリ
ット又はスロット６形成部位において絶縁シート３ｃか
ら分離されたシート部片７を形成し、該各シート部片７
上に各導電性粒体４を配在せしめる。
【００３０】各導電性粒体４は該各シート部片７を撓ま
せて第１，第２の主面３ａ，３ｂ方向へ変位可能であ
る。
【００３１】図４Ａ，Ｂに示すように、上記スリット又
はスロット６は上記導電性粒体４の三方を包囲するよう
に連続して形成する。図４Ａはスリット又はスロット６
を四辺形の三辺から成るＵの字形にし、図４Ｂはスリッ
ト又はスロット６を弧形のＵ字形にし、各Ｕ字形スリッ
ト又はスロット６の内域のシート部片７上に上記導電性
粒体４を配在する。
【００３２】他例として、上記スリット又はスロット６
は、図４Ｃに示すように、上記導電性粒体４の二方に対
向して並成する。
【００３３】更に他例として、上記スリット又はスロッ
ト６は、図４Ｄに示すように、Ｌ形に形成する。例えば
四辺形の隣接する二辺を以って上記スリット又はスロッ
ト６を形成し、図４Ｃ，Ｄの何れの例においても、スリ
ット又はスロット６の内域のシート部片７上に上記導電
性粒体４を配在せしめる。
【００３４】図４Ａ，Ｂに示すように、Ｕ字形のスリッ
ト又はスロット６を形成する場合、隣接する一方の導電
性粒体４においては、縦方向に配向し、他方の導電性粒
体４においては横方向に配向し、隣接するＵ字形スリッ
ト又はスロット６が互いに干渉しないようにすると共
に、微細ピッチの導電性粒体４間にＵ字形のスリット又
はスロット６を適正に形成できるようにする。
【００３５】図６に示すように、上記多点導電シート３
は電子部品間、例えば配線基板８と液晶パネル９又はプ
ラズマディスプレイ又は半導体パッケージ又は半導体チ
ップ又は半導体ウェハ間に介在され、両者８，９間の接
続媒体として使用する。配線基板８は多層基板から成
り、多点導電シート３との対向面に多数の外部接点たる
電極パッド８ａを有している。
【００３６】他方液晶パネル９はガラス基板９ｂの表面
に外部接点たる電極パッド９ａが列状に並置された基板
である。同様にプラズマディスプレイ又は半導体パッケ
ージ又は半導体チップ又は半導体ウェハは、多点導電シ
ート３との対向面に外部接点たる多数の電極パッド９ａ
を有する。
【００３７】上記多点導電シート３と配線基板８間には
弾力性を有する異方導電性エラストマー１０を介在し、
導電性粒体４の高さのバラツキを吸収することができ
る。そして上記導電性粒体４は、上記各電極パッド８
ａ，９ａに対応して配置され、従って第１，第２接触端
４ａ，４ｂは各電極パッド８ａ，９ａに対応して配置さ
れ、各要素４，４ａ，４ｂ，８ａ，９ａは同一軸線にお
いて加圧接触するように配置する。
【００３８】而して上記配線基板８と異方導電性エラス
トマー１０と液晶パネル９等とを個の順序で重ね、重ね
方向に加圧することにより、導電性粒体４の第１接触端
４ａが異方導電性エラストマー１０を介して配線基板８
の電極パッド８ａに加圧接触されると共に、同第２接触
端４ｂが液晶パネル９等の電極パッド９ａに加圧接触さ
れる。
【００３９】配線基板８には検査装置が接続されてお
り、上記多点導電シート３を介して検査対象たる液晶パ
ネル９等と検査用配線基板８との接触が微細ピッチ化に
おいても、有効に達成される。
【００４０】
【発明の効果】本発明によれば、各導電性粒体はスリッ
ト又はスロットにより絶縁シートから部分的に切り離さ
れたシート部片上に配在され、該スリット又はスロット
形成部位においてシート部片に対する絶縁シートによる
拘束が排除され、シート部片が導電性粒体と一緒に単独
で上下に変位する一定の自由度が付与される。
【００４１】この結果、絶縁シートの撓みを伴って各導
電性粒体が上下に変位した場合に、隣接する導電性粒体
が互いに共連れを生ずる現象を有効に防止し、各導電性
粒体の第１，２接触端と電極パッドとの相対位置を適正
に確保できる。
【００４２】又、各導電性粒体毎にスリット又はスロッ
トを形成する極めて簡素な手段にて、各導電性粒体の位
置狂いを有効に防止でき、電極パッドの微細ピッチ化に
おける接触媒体として極めて有効である。
【図面の簡単な説明】
【図１】従来例の多点導電シートにおける導電性粒体の
共連れ現象を説明する要部拡大図。
【図２】Ａ乃至Ｄは本発明の実施形態例を示す多点導電
シートの製造工程を順を追って説明する要部拡大断面
図。
【図３】上記多点導電シートにおけるバンプの他例を示
す要部拡大断面図。
【図４】Ａはスリット又はスロットの第一例を示す多点
導電シートの要部拡大平面図、Ｂは同第二例を示す同要
部拡大平面図、Ｃは同第三例を示す同要部拡大平面図、
Ｄは同第四例を示す同要部拡大平面図。
【図５】Ａは上記スリットを形成した多点導電シートの
要部拡大平面図、Ｂは同断面図。
【図６】上記多点導電シートを介して電子部品間を接続
した検査装置の要部拡大断面図。
【符号の説明】
３ 多点導電シート ３ａ 第１主面 ３ｂ 第２主面 ３ｃ 絶縁シート ４ 導電性粒体 ４ａ 第１接触端 ４ｂ 第２接触端 ４ｃ 連結部 ５ 貫通孔 ６ スリット又はスロット ７ スリット又はスロット内域のシート部片 ８ 配線基板 ８ａ 電極パッド ９ 液晶パネル ９ａ 電極パッド ９ｂ ガラス基板 １０ 異方導電性エラストマー

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】絶縁シートの第１の主面から第２の主面へ
    貫通し多点配置された導電性粒体を備え、該各導電性粒
    体は一端に第１の主面上に多点配置された第１接触端を
    有すると共に、同他端に第２の主面上に多点配置された
    第２接触端を有する多点導電シートにおいて、上記各導
    電性粒体に隣接して絶縁シートを貫くスリット又はスロ
    ットを形成し、該スリット又はスロットを各導電性粒体
    の前後左右の少なくとも二方に延在せしめ、該スリット
    又はスロット内域の各シート部片上に上記各導電性粒体
    が配在され、該各導電性粒体が該各シート部片を撓ませ
    て第１，第２の主面方向へ変位可能な構成を有すること
    を特徴とする多点導電シート。
  2. 【請求項２】上記スリット又はスロットを上記導電性粒
    体の三方を包囲するように連続して形成したことを特徴
    とする請求項１記載の多点導電シート。
  3. 【請求項３】上記スリット又はスロットを上記導電性粒
    体の二方に対向して並成したことを特徴とする請求項１
    記載の多点導電シート。
  4. 【請求項４】上記導電性粒体がメッキにより構成された
    ものであることを特徴とする請求項１記載の多点導電シ
    ート。
JP35170498A 1998-12-10 1998-12-10 多点導電シート Expired - Fee Related JP3162677B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP35170498A JP3162677B2 (ja) 1998-12-10 1998-12-10 多点導電シート
TW088108125A TW412887B (en) 1998-12-10 1999-05-18 Multipoint conductive sheet
US09/323,036 US6217343B1 (en) 1998-12-10 1999-06-01 Multipoint conductive sheet
EP99304313A EP1009027A3 (en) 1998-12-10 1999-06-03 Multipoint conductive sheet
KR1019990020473A KR20000047409A (ko) 1998-12-10 1999-06-03 다점 도전 시트

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35170498A JP3162677B2 (ja) 1998-12-10 1998-12-10 多点導電シート

Publications (2)

Publication Number Publication Date
JP2000183121A true JP2000183121A (ja) 2000-06-30
JP3162677B2 JP3162677B2 (ja) 2001-05-08

Family

ID=18419061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35170498A Expired - Fee Related JP3162677B2 (ja) 1998-12-10 1998-12-10 多点導電シート

Country Status (5)

Country Link
US (1) US6217343B1 (ja)
EP (1) EP1009027A3 (ja)
JP (1) JP3162677B2 (ja)
KR (1) KR20000047409A (ja)
TW (1) TW412887B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002107416A (ja) * 2000-09-27 2002-04-10 Kamotekku Kk 半導体検査治具
WO2005109576A1 (ja) * 2004-05-11 2005-11-17 Omron Corporation 異方性導電フィルム
JP2006075404A (ja) * 2004-09-10 2006-03-23 Olympus Corp 内視鏡装置
JP2011034978A (ja) * 2010-10-29 2011-02-17 Japan Aviation Electronics Industry Ltd Ｉｃソケット
JP2013206707A (ja) * 2012-03-28 2013-10-07 Fujitsu Ltd 実装用アダプタ、プリント基板及びその製造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007469A (ja) * 1999-06-23 2001-01-12 Sony Corp プリント配線板およびプリント配線板の製造方法
US7115986B2 (en) * 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
SG122743A1 (en) * 2001-08-21 2006-06-29 Micron Technology Inc Microelectronic devices and methods of manufacture
SG104293A1 (en) * 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
US6975035B2 (en) * 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
SG115459A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
SG121707A1 (en) * 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
SG115456A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
SG115455A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
SG111935A1 (en) 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
US20040036170A1 (en) * 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
JP4213455B2 (ja) * 2002-11-27 2009-01-21 株式会社エンプラス 電気部品用ソケット
FR2857782B1 (fr) * 2003-07-18 2005-10-14 Commissariat Energie Atomique Film conducteur anisotrope a inserts conducteurs ameliores
DE10339609A1 (de) * 2003-08-28 2005-03-24 Forschungszentrum Karlsruhe Gmbh Oligonukleotid, Verfahren und System zur Detektion von Antibiotikaresistenz-vermittelnden Genen in Mikroorganismen mittels der Echtzeit-PCR
JP4587676B2 (ja) * 2004-01-29 2010-11-24 ルネサスエレクトロニクス株式会社 チップ積層構成の３次元半導体装置
US20070068700A1 (en) * 2005-09-26 2007-03-29 Ddk Ltd. Electric contact and method for producing the same and connector using the electric contacts
US7448883B2 (en) * 2007-02-05 2008-11-11 Tyco Electronics Corporation Connector with metalized coated polymer contact
TWM427673U (en) * 2011-09-27 2012-04-21 Syratek Corp Surface light source module with multipoint-type COB
KR102232589B1 (ko) 2018-02-07 2021-03-26 김성영 배수관 청소장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5207585A (en) * 1990-10-31 1993-05-04 International Business Machines Corporation Thin interface pellicle for dense arrays of electrical interconnects
DE69233088T2 (de) * 1991-02-25 2003-12-24 Canon Kk Elektrisches Verbindungsteil und sein Herstellungsverfahren
US5239448A (en) * 1991-10-28 1993-08-24 International Business Machines Corporation Formulation of multichip modules
JP2828410B2 (ja) 1993-12-21 1998-11-25 松下電器産業株式会社 プローブカード及び半導体チップの検査方法
JP2000512065A (ja) * 1996-05-24 2000-09-12 テセラ，インコーポレイテッド 超小型電子素子のコネクタ
US5759047A (en) * 1996-05-24 1998-06-02 International Business Machines Corporation Flexible circuitized interposer with apertured member and method for making same
US5829988A (en) * 1996-11-14 1998-11-03 Amkor Electronics, Inc. Socket assembly for integrated circuit chip carrier package
US6064576A (en) * 1997-01-02 2000-05-16 Texas Instruments Incorporated Interposer having a cantilevered ball connection and being electrically connected to a printed circuit board
US5931685A (en) * 1997-06-02 1999-08-03 Micron Technology, Inc. Interconnect for making temporary electrical connections with bumped semiconductor components

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002107416A (ja) * 2000-09-27 2002-04-10 Kamotekku Kk 半導体検査治具
WO2005109576A1 (ja) * 2004-05-11 2005-11-17 Omron Corporation 異方性導電フィルム
CN100435418C (zh) * 2004-05-11 2008-11-19 欧姆龙株式会社 各向异性导电膜
US7537459B2 (en) 2004-05-11 2009-05-26 Omron Corporation Anisotropic conductive film
JP2006075404A (ja) * 2004-09-10 2006-03-23 Olympus Corp 内視鏡装置
JP4689995B2 (ja) * 2004-09-10 2011-06-01 オリンパス株式会社 内視鏡装置
JP2011034978A (ja) * 2010-10-29 2011-02-17 Japan Aviation Electronics Industry Ltd Ｉｃソケット
JP2013206707A (ja) * 2012-03-28 2013-10-07 Fujitsu Ltd 実装用アダプタ、プリント基板及びその製造方法

Also Published As

Publication number Publication date
US6217343B1 (en) 2001-04-17
TW412887B (en) 2000-11-21
EP1009027A2 (en) 2000-06-14
KR20000047409A (ko) 2000-07-25
EP1009027A3 (en) 2003-05-07
JP3162677B2 (ja) 2001-05-08

Similar Documents

Publication Publication Date Title
JP3162677B2 (ja) 多点導電シート
US5207585A (en) Thin interface pellicle for dense arrays of electrical interconnects
US6493932B1 (en) Lidless socket and method of making same
US6719569B2 (en) Contact sheet for providing an electrical connection between a plurality of electronic devices
US6286205B1 (en) Method for making connections to a microelectronic device having bump leads
KR100499899B1 (ko) 반도체 장치의 제조 방법
US6474997B1 (en) Contact sheet
KR100915643B1 (ko) 프로브 카드
KR20080046021A (ko) 높이가 다른 범프를 갖는 반도체 칩 및 이를 포함하는반도체 패키지
JP2002062315A (ja) コンタクトストラクチャ
JP3737683B2 (ja) コンタクトシート
JP4434371B2 (ja) プローブユニット及びプローブカード
JP2976326B2 (ja) Ｂｇａ用コンタクト
JPH11201990A (ja) プローブユニット
JPH04363671A (ja) プローブボード
JPH11135217A (ja) Ｉｃソケット
JP3595102B2 (ja) 平板状被検査体のための検査用ヘッド
JP4778164B2 (ja) 接触子及びプローブカード
JP2001124799A (ja) プローブシート及びその製造方法並びにプローブカード
JPH10282147A (ja) 平板状被検査体の試験用ヘッド
JPH06180329A (ja) 多層コンタクター
JP3519923B2 (ja) パッケージ基板検査装置
JP2001201516A (ja) プローブ要素の製作方法及び装置並びに窪み形成装置
JP2000028642A (ja) コンタクトプローブ
JP2023134162A (ja) プローブシート及びその製造方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees