JP2000181082A - Production of semiconductor device - Google Patents
Production of semiconductor deviceInfo
- Publication number
- JP2000181082A JP2000181082A JP35160598A JP35160598A JP2000181082A JP 2000181082 A JP2000181082 A JP 2000181082A JP 35160598 A JP35160598 A JP 35160598A JP 35160598 A JP35160598 A JP 35160598A JP 2000181082 A JP2000181082 A JP 2000181082A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- photoresist
- pattern
- patterning
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関する。特に、超微細なパターニング加工が可能
で、しかも加工安定性，制御性が良好で、信頼性の高い
半導体装置を得ることができる半導体装置の製造方法を
提供するものである。The present invention relates to a method for manufacturing a semiconductor device. In particular, it is an object of the present invention to provide a method of manufacturing a semiconductor device capable of obtaining a highly reliable semiconductor device which can perform ultra-fine patterning processing, has good processing stability and controllability, and has high reliability.
【０００２】[0002]
【従来の技術】従来より、半導体装置の製造の際に被加
工材を加工する場合、所望の被加工材の上層にフォトレ
ジストを形成し、これをフォトリソグラフィ技術を用い
てパターン露光してパターニングし、パターニングされ
たフォトレジストをマスクとして、加工を行う。たとえ
ば、半導体装置の電極形成その他のパターニング加工を
行う場合、フォトマスクを用いて回路パターンをレジス
トに転写し、パターニングされたレジストをマスクに電
極形成材料をパターニングする。あるいは、他の材料を
該レジストをマスクにパターニングし、これをマスクに
電極形成材料をパターニングする。2. Description of the Related Art Conventionally, when processing a material to be processed in the manufacture of a semiconductor device, a photoresist is formed on an upper layer of a desired material to be processed, and the photoresist is subjected to pattern exposure using a photolithography technique. Then, processing is performed using the patterned photoresist as a mask. For example, when forming an electrode of a semiconductor device or performing other patterning processing, a circuit pattern is transferred to a resist using a photomask, and the electrode forming material is patterned using the patterned resist as a mask. Alternatively, another material is patterned using the resist as a mask, and the electrode forming material is patterned using the resist as a mask.
【０００３】この場合、加工可能な限界線幅は、理論的
にはフォトレジスト材料に転写可能な限界線幅となる。
たとえば波長３６５ｎｍのｉ線での露光によれば、その
波長が限界線幅となる。波長２４８ｎｍのエキシマレー
ザ露光についても、同様である。この結果、露光装置の
性能がそのまま、可能限界性能となってしまっていた。In this case, the limit line width that can be processed is theoretically the limit line width that can be transferred to a photoresist material.
For example, according to exposure with an i-line having a wavelength of 365 nm, that wavelength becomes the critical line width. The same applies to excimer laser exposure at a wavelength of 248 nm. As a result, the performance of the exposure apparatus has reached the limit performance as it is.
【０００４】上記従来技術について、図５を参照して説
明すると、次のとおりである。従来技術にあっては、下
地基板（たとえばＳｉ基板等の半導体基板など）もしく
は下地膜（たとえばＳｉＯ2 膜等の絶縁膜など）等の下
地１上に、所望の被加工材料２（たとえば電極形成の場
合は、ＷＳｉ等の金属シリサイドや、Ａｌ等の金属、あ
るいはその合金等の、各種材料）を成膜する。その上層
にフォトレジストを塗布して、これをフォトマスク４を
用いて露光光５によるパターン露光を用いたフォトリソ
グラフィ技術等を利用してパターニングし、パターン状
のフォトレジスト３を得る（図５（ａ））。The above prior art will be described below with reference to FIG. In the prior art, a desired material 2 (for example, electrode formation) is formed on a base 1 such as a base substrate (for example, a semiconductor substrate such as a Si substrate) or a base film (for example, an insulating film such as a SiO 2 film). In this case, various materials such as metal silicide such as WSi, metal such as Al, or an alloy thereof are formed. A photoresist is applied to the upper layer, and the photoresist is patterned using a photomask 4 and a photolithography technique using pattern exposure with exposure light 5 using a photomask 4 to obtain a patterned photoresist 3 (FIG. 5 ( a)).
【０００５】上記でパターニングされて得られたフォト
レジスト３ををマスク材料として、被加工材料２を、異
方性エッチング技術（ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏ
ｎＥｔｃｈｉｎｇ：反応性イオンエッチング等）を用い
て加工する。これにより、フォトレジスト３のパターン
形状にしたがい、被加工材料２が加工されて、電極材料
その他の所望のパターン加工がなされる（図５
（ｂ））。Using the photoresist 3 obtained by patterning as described above as a mask material, the material to be processed 2 is subjected to an anisotropic etching technique (RIE (Reactive Io)).
nEtching: reactive ion etching or the like). As a result, the material to be processed 2 is processed according to the pattern shape of the photoresist 3, and the electrode material and other desired pattern processing are performed (FIG. 5).
(B)).
【０００６】このとき、加工可能な限界線幅は理論的に
はフォトレジスト材料に転写可能な限界線幅となるわけ
で、露光装置の性能がそのまま、可能限界性能となる。
より高機能な半導体デバイスを実現しようと配線密度を
上げようとすると、必然的に、さらに微細なパターンま
で転写可能な露光装置が必要となる。At this time, the limit line width that can be processed is theoretically the limit line width that can be transferred to a photoresist material, and the performance of the exposure apparatus is the limit performance as it is.
In order to increase the wiring density in order to realize a more sophisticated semiconductor device, an exposure apparatus capable of transferring even finer patterns is inevitably required.
【０００７】微細な加工が要せられる場合に、上述した
波長等による露光装置の限界線幅のぎりぎりで、あるい
は該限界線幅よりも多少微細に加工することは、やり方
によっては必ずしも不可能ではない。しかしそうすると
レジストパターンの線幅の均一性が低下し、線幅の制御
性もきわめて悪くなる。このように加工の安定性が劣化
すると、製品の信頼性が低下する。よってこの手法は、
たとえば論理回路形成の場合のようにきわめて精密な加
工が要せられる場合には適用できない。設計の１／１０
０程度のずれであっても、所定の品質は得られなくなる
からである。また、限界線幅のぎりぎりではなく、余裕
をもってパターニングする方が安定な加工が達成でき、
生産性も上がるのであるが、上記のような手法では、生
産性の向上も図りにくい。In the case where fine processing is required, it is not always possible to perform processing at the margin or slightly smaller than the limit line width of the exposure apparatus due to the above-mentioned wavelength or the like. Absent. However, this reduces the uniformity of the line width of the resist pattern, and the controllability of the line width also becomes extremely poor. When the processing stability is deteriorated in this way, the reliability of the product is reduced. So this technique
For example, it cannot be applied when extremely precise processing is required as in the case of forming a logic circuit. 1/10 of design
This is because a predetermined quality cannot be obtained even with a deviation of about 0. Also, rather than just at the limit of the critical line width, patterning with a margin can achieve stable processing,
Although the productivity also increases, it is difficult to improve the productivity by the above-described method.
【０００８】結局、従来技術にっては、より高機能な半
導体デバイスを実現しようと配線密度を上げようとする
と、必然的にさらに微細なパターンまで転写可能な露光
装置が必要となってしまう。しかし露光装置について
は、コストの問題もあり、また、波長による限界は避け
られず、かつ上記したように限界線幅のぎりぎりでの加
工は望ましくない。After all, according to the prior art, in order to increase the wiring density in order to realize a more sophisticated semiconductor device, an exposure apparatus capable of transferring even finer patterns is inevitably required. However, the exposure apparatus has a problem of cost, and the limit due to the wavelength is unavoidable, and as described above, processing near the limit line width is not desirable.
【０００９】[0009]
【発明が解決しようとする課題】上記したような事情
で、きわめて微細な加工が可能であるが、しかし加工の
制御性が良く、線幅等の加工寸法が均一で、安定な加工
ができ、よって信頼性の高い製品が得られ、しかもこれ
を生産性良く実現する技術が望まれている。Under the circumstances described above, extremely fine processing is possible, but the controllability of the processing is good, the processing dimensions such as line width are uniform, and stable processing is possible. Therefore, there is a demand for a technology that can obtain a highly reliable product and that realizes it with high productivity.
【００１０】本発明は、上述した事情に鑑みてなされた
もので、その目的は、きわめて微細な加工を、制御性良
く、かつ加工寸法を均一に、安定に実現でき、よって信
頼性の高い製品を、しかもを生産性良く得られる、半導
体装置の製造方法を提供せんとすることである。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has as its object to achieve extremely fine processing with good controllability, uniform processing dimensions, and a stable product. Another object of the present invention is to provide a method for manufacturing a semiconductor device, which can obtain a high productivity with high productivity.
【００１１】[0011]
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、パターン露光されたフォトレジストを該
パターン状にパターニングし、これを用いて被加工材を
加工する工程を有する半導体装置の製造方法において、
フォトレジストについてこれを前記パターン状にパター
ニングしたのち、等方性エッチングを用いて処理するこ
とにより、前記パターニングよりも微細なパターニング
を行う工程を具備することを特徴とするものである。According to the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of patterning a pattern-exposed photoresist into the pattern and processing a workpiece using the patterned photoresist. In the manufacturing method,
After patterning the photoresist in the pattern, the process is performed using isotropic etching, thereby performing a finer patterning than the patterning.
【００１２】また、本発明に係る半導体装置の製造方法
は、パターン露光されたフォトレジストを該パターン状
にパターニングし、これを用いて被加工材を加工する工
程を有する半導体装置の製造方法において、フォトレジ
ストについて露光波長の解像力の解像限界より余裕をも
ったパターン露光を行い、その後等方性エッチングを用
いて処理することにより、前記露光波長の解像力の解像
限界よりも微細なパターニングを行うことを特徴とする
ものである。Further, the method of manufacturing a semiconductor device according to the present invention is directed to a method of manufacturing a semiconductor device, comprising the steps of patterning a pattern-exposed photoresist into the pattern and processing a workpiece using the photoresist. By performing pattern exposure with a margin more than the resolution limit of the resolution of the exposure wavelength for the photoresist, and then performing processing using isotropic etching, patterning finer than the resolution limit of the resolution of the exposure wavelength It is characterized by the following.
【００１３】本発明によれば、パターン状にパターニン
グフォトレジストを、等方性エッチングを用いて処理す
ることにより、レジストパターンをさらに微細化でき、
よって露光装置の転写限界寸法を下回る線幅まで、加工
することが可能となる。かつ本発明においては、より微
細な加工性能の露光装置を用いる必要なく、また必ずし
も露光装置の転写限界のぎりぎりでの加工等を行わなく
ても、より微細な加工が達成でき、制御性の良い、線幅
等の加工寸法を均一にした加工が安定に実現できる。よ
って信頼性の高い製品が得られる。かつ、安定な状態で
の加工ができ、生産性も良い。According to the present invention, a resist pattern can be further miniaturized by treating a patterned photoresist in a pattern by using isotropic etching.
Therefore, processing can be performed up to a line width smaller than the transfer limit dimension of the exposure apparatus. And, in the present invention, it is not necessary to use an exposure apparatus having finer processing performance, and without necessarily performing processing at the very limit of the transfer limit of the exposure apparatus, finer processing can be achieved and good controllability can be achieved. In addition, processing with uniform processing dimensions such as line width can be stably realized. Therefore, a highly reliable product can be obtained. In addition, processing can be performed in a stable state, and the productivity is good.
【００１４】本発明に係る半導体装置の製造方法は、パ
ターン露光されたフォトレジストを該パターン状にパタ
ーニングし、得られたレジストパターンを用いてマスク
材料をパターニングして、該パターニングされたマスク
材料により被加工材を加工する工程を有する半導体装置
の製造方法において、フォトレジストについてこれを前
記パターン状にパターニングしたのち、異方性エッチン
グによりマスク材料をパターニングし、さらに等方性エ
ッチングを用いて該マスク材料を処理することにより、
該マスク材料を微細化する工程を具備することを特徴と
するものである。In the method of manufacturing a semiconductor device according to the present invention, a pattern-exposed photoresist is patterned into the pattern, and a mask material is patterned using the obtained resist pattern. In a method of manufacturing a semiconductor device having a process of processing a workpiece, a photoresist is patterned in the pattern shape, and then a mask material is patterned by anisotropic etching, and the mask is further etched using isotropic etching. By processing the material,
A step of miniaturizing the mask material.
【００１５】また、本発明に係る半導体装置の製造方法
は、パターン露光されたフォトレジストを該パターン状
にパターニングし、得られたレジストパターンを用いて
マスク材料をパターニングして、該パターニングされた
マスク材料により被加工材を加工する工程を有する半導
体装置の製造方法において、フォトレジストについて露
光波長の解像力の解像限界より余裕をもったパターン露
光を行い、これによりマスク材料を加工し、その後等方
性エッチングを用いて該マスク材料を処理することによ
り、前記露光波長の解像力の解像限界よりも微細なパタ
ーニングを行うことを特徴とするものである。Further, in the method of manufacturing a semiconductor device according to the present invention, the pattern-exposed photoresist is patterned into the pattern, and a mask material is patterned using the obtained resist pattern. In a method of manufacturing a semiconductor device having a process of processing a material to be processed with a material, pattern exposure is performed on a photoresist with a margin beyond the resolution limit of the resolution of an exposure wavelength, thereby processing a mask material, and then isotropically. By processing the mask material using reactive etching, patterning finer than the resolution limit of the resolving power of the exposure wavelength is performed.
【００１６】本発明によれば、フォトレジストにより形
成されたマスク材料を、等方性エッチングを用いて処理
することにより、当初のパターン寸法よりさらに微細化
でき、よって露光装置の転写限界寸法を下回る線幅ま
で、加工することが可能となる。かつ本発明において
は、より微細な加工性能の露光装置を用いる必要なく、
また必ずしも露光装置の転写限界のぎりぎりでの加工等
を行わなくても、より微細な加工が達成でき、制御性の
良い、線幅等の加工寸法を均一にした加工が安定に実現
できる。よって信頼性の高い製品が得られる。かつ、安
定な状態での加工ができ、生産性も良い。According to the present invention, by processing a mask material formed of a photoresist by using isotropic etching, the pattern size can be further reduced from the original pattern size, and thus becomes smaller than the transfer limit size of the exposure apparatus. It is possible to process up to the line width. And in the present invention, there is no need to use an exposure apparatus with finer processing performance,
Further, finer processing can be achieved without necessarily performing processing at the very limit of the transfer limit of the exposure apparatus, and processing with good controllability and uniform processing dimensions such as line width can be stably realized. Therefore, a highly reliable product can be obtained. In addition, processing can be performed in a stable state, and the productivity is good.
【００１７】[0017]
【発明の実施の形態】以下、本発明の好ましい実施の形
態について説明し、さらに図面を参照して具体的な実施
の形態例を説明する。但し当然のことではあるが、本発
明は以下の説明及び図示の実施の形態例により限定を受
けるものではない。DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below, and specific embodiments will be described with reference to the drawings. However, it goes without saying that the present invention is not limited by the following description and illustrated embodiments.
【００１８】実施の形態例１ この実施の形態例は、超微細で精密なパターニングを要
する論理回路用半導体装置の製造の際に本発明を適用し
たものであり、特にその電極材料をパターニングする場
合に適用した。本発明は、必ずしも超微細なパターニン
グの場合にのみ適用するものではなく、被加工材料も電
極形成材料には限らないが、精密で安定なパターニング
が実現できる本発明は、超微細なパターニングを要する
本例のような場合に、好適である。Embodiment 1 In this embodiment, the present invention is applied to the manufacture of a semiconductor device for a logic circuit which requires ultra-fine and precise patterning, and particularly when the electrode material is patterned. Applied to The present invention is not necessarily applied only in the case of ultrafine patterning, and the material to be processed is not limited to the electrode forming material, but the present invention that can realize precise and stable patterning requires ultrafine patterning. This is suitable for the case like this example.
【００１９】図１を参照する。本実施の形態例において
は、次の工程（Ａ）〜（Ｃ）により、被加工材料２の加
工を行う。図１及び図２を参照する。Referring to FIG. In the present embodiment, the material to be processed 2 is processed in the following steps (A) to (C). Please refer to FIG. 1 and FIG.
【００２０】（Ａ）下地基板（たとえばＳｉ基板等の半
導体基板など）もしくは下地膜（たとえばＳｉＯ2 膜等
の絶縁膜など）等の下地１上に、所望の被加工材料２
（ここでは電極形成としてたとえばＷＳｉ等の金属シリ
サイドや、Ａｌ等の金属、あるいはその合金等の、各種
材料）を成膜する。その上層にフォトレジストを塗布し
て、これをフォトマスク４を用いて露光光５によるパタ
ーン露光を用いたフォトリソグラフィ技術等を利用して
パターニングし、パターン状のフォトレジスト３を得る
（図１（ａ））。ここでは、フォトリソグラフィ装置の
限界加工寸法のぎりぎりではなく、ある程度余裕をもっ
た寸法での加工を行う。たとえば、理論限界加工寸法が
０．３６５μｍの露光装置の場合においては、０．４０
μｍ程度の寸法での加工を行う。これにより、制御性の
良い、均一な線幅加工が、安定的に達成可能となる。(A) A desired material 2 to be processed is placed on a base 1 such as a base substrate (eg, a semiconductor substrate such as a Si substrate) or a base film (eg, an insulating film such as a SiO 2 film).
(Here, various materials such as a metal silicide such as WSi, a metal such as Al, or an alloy thereof) are formed as electrodes. A photoresist is applied to the upper layer, and the photoresist is patterned using a photolithography technique or the like using pattern exposure with exposure light 5 using a photomask 4 to obtain a patterned photoresist 3 (FIG. 1 ( a)). Here, processing is performed not to the limit of the limit processing dimension of the photolithography apparatus but to a dimension having a certain margin. For example, in the case of an exposure apparatus having a theoretical limit processing dimension of 0.365 μm, 0.40
Processing with dimensions of about μm. As a result, uniform line width processing with good controllability can be stably achieved.
【００２１】上記において、露光光５としては、所望の
精密性に応じた波長のものを使用し、フォトレジストと
しては、該露光光５に対応した感光性のものを用いる。
たとえば、ｉ線（光源波長：３６５ｎｍ）露光装置を使
用し、フォトレジストとして、ＦＨＩ−６１０Ｕ（富士
ハント株式会社製）を用いた場合は、露光量としては３
００〜４００（ｍｓｅｃ）程度で加工を行う。In the above description, the exposure light 5 has a wavelength corresponding to the desired precision, and the photoresist has a photosensitive property corresponding to the exposure light 5.
For example, when an i-line (light source wavelength: 365 nm) exposure apparatus is used and FHI-610U (manufactured by Fuji Hunt Co.) is used as a photoresist, the exposure amount is 3
Processing is performed in about 00 to 400 (msec).
【００２２】（Ｂ）次に、上記でマスクパターンが転写
されてパターニングされたフォトレジスト３を、Ｏ2 プ
ラズマ等による等方性エッチング技術を用いて、処理す
る。図中、符号６により、模式的に等方性エッチングを
示す。これにより、初期転写線幅より細線化されたフォ
トレジスト３ａを得る（図１（ｂ））。ここで、初期転
写線幅より細線化されるようにフォトレジスト３を加工
するのは、次のように条件設定する。たとえば、ｉ線
（光源波長：３６５ｎｍ）露光装置を使用し、フォトレ
ジストとして前記ＦＨＩ−６１０Ｕを用いた場合、Ｏ2
プラズマの条件として、たとえば、装置チャンバー内圧
力を３０００〜６０００（Ｐａ）程度の範囲のいずれか
の値、ＲＦ電力を装置に応じた値たとえば７００（Ｗ）
前後、酸素流量を１００００（ｓｃｃｍ）前後の適宜の
値に設定した条件で、作業時間を振って作業し、出来上
がり線幅を測定することにより、所望の線幅となる作業
時間を求めて、最適条件を設定する。たとえばこのよう
な或る条件を定めて作業時間を振って最適な作業時間を
求めるという作業方法により、所望の寸法加工が安定的
に行える最適条件を得ることができるのである。このよ
うな場合、最適の作業時間は要せられる精密性・制御性
に基づいて決めるが、生産性を考慮する必要があるとき
は、もちろん作業時間等は生産性との兼ね合いで決定す
る。(B) Next, the photoresist 3 on which the mask pattern has been transferred and patterned as described above is processed using an isotropic etching technique using O 2 plasma or the like. In the drawing, reference numeral 6 schematically indicates isotropic etching. Thus, a photoresist 3a thinner than the initial transfer line width is obtained (FIG. 1B). Here, conditions for processing the photoresist 3 so as to be thinner than the initial transfer line width are set as follows. For example, when an i-line (light source wavelength: 365 nm) exposure apparatus is used and the FHI-610U is used as a photoresist, O 2
As plasma conditions, for example, the pressure in the apparatus chamber is any value in the range of about 3000 to 6000 (Pa), and the RF power is a value corresponding to the apparatus, for example, 700 (W).
Before and after, the oxygen flow rate was set to an appropriate value of about 10000 (sccm), the work time was varied, and the finished line width was measured. Set conditions. For example, by such a working method of determining a certain condition and varying the working time to obtain the optimum working time, it is possible to obtain the optimum condition for stably performing the desired dimensional processing. In such a case, the optimal working time is determined based on the required precision and controllability. However, when productivity needs to be considered, the working time and the like are naturally determined in consideration of productivity.
【００２３】（Ｃ）次に、上記で細線化されて得られた
フォトレジスト３ａをマスク材料として、被加工材料２
を、異方性エッチング技術（ＲＩＥ（Ｒｅａｃｔｉｖｅ
Ｉｏｎ Ｅｔｃｈｉｎｇ：反応性イオンエッチング
等）を用いて加工する。図中、符号７により、模式的に
この異方性エッチングを示す（図２（ａ））。これによ
り、細線化されたフォトレジスト３ａのパターン形状に
したがい、被加工材料２が加工されて、電極材料として
の所望のパターン加工がなされる（図２（ｂ））。この
とき、フォトレジスト３ａはほとんどエッチングされ
ず、所望の被加工材料２のみエッチングされるような、
選択比の充分に高い条件でエッチングを行うことが望ま
しい。(C) Next, using the photoresist 3a obtained by thinning as described above as a mask material,
Using an anisotropic etching technique (RIE (Reactive)
(Ion Etching: reactive ion etching or the like). In the figure, the anisotropic etching is schematically indicated by reference numeral 7 (FIG. 2A). As a result, the material to be processed 2 is processed according to the pattern shape of the thinned photoresist 3a, and a desired pattern processing as an electrode material is performed (FIG. 2B). At this time, the photoresist 3a is hardly etched, and only the desired material 2 is etched.
It is desirable to perform the etching under the condition that the selectivity is sufficiently high.
【００２４】本実施の形態例では、被加工材料２がタン
グステンシリサイドで、フォトレジストとして前記ＦＨ
Ｉ−６１０Ｕを用いた場合、次のように、エッチング条
件を設定した。 装置チャンバー内圧力＝０．２〜０．５（Ｐａ） ＲＦ電力＝７０（Ｗ） 酸素流量＝５〜１０（ｓｃｃｍ） 塩素流量＝５０〜１００（ｓｃｃｍ）In this embodiment, the material to be processed 2 is tungsten silicide, and the FH is used as a photoresist.
When I-610U was used, the etching conditions were set as follows. Pressure in the apparatus chamber = 0.2 to 0.5 (Pa) RF power = 70 (W) Oxygen flow rate = 5 to 10 (sccm) Chlorine flow rate = 50 to 100 (sccm)
【００２５】上記により、細線化されたフォトレジスト
３ａを用いることで、フォトリソグラフィ技術を用いて
転写した初期パターン寸法よりも微細な加工が加工にな
る。よって、フォトリソグラフィ装置の性能はそのまま
で、該装置の転写可能な限界寸法を下回る寸法の線幅の
加工が実現できる。As described above, by using the thinned photoresist 3a, processing smaller than the initial pattern size transferred using the photolithography technique can be performed. Therefore, processing with a line width smaller than the transferable critical dimension of the photolithography apparatus can be realized while maintaining the performance of the photolithography apparatus.
【００２６】本例のように、半導体装置のトランジスタ
電極の加工時に本発明を適用したことにより、フォトリ
ソグラフィ装置の性能を特に高める必要なく、そのまま
で、該装置の転写可能な限界寸法を下回る寸法の線幅の
加工が実現できる。これにより、より高性能な半導体装
置を加工するために、より微細な加工が必要な場合で
も、既存装置をさらに使用し続けることができ、投資効
率を向上させることも可能となるという利益がある。By applying the present invention to the processing of the transistor electrode of the semiconductor device as in this example, it is not necessary to particularly enhance the performance of the photolithography device, and the size of the photolithography device falls below the critical dimension that can be transferred. Can be realized. As a result, even when finer processing is required to process a higher-performance semiconductor device, there is an advantage that existing devices can be further used and investment efficiency can be improved. .
【００２７】実施の形態例２ この実施の形態例は、実施の形態例１と同様の半導体デ
バイスの製造に本発明を適用したものであるが、ここで
は、レジストの下地にＳｉＯ2 膜等を介在させて、レジ
ストパターンでパターニングされたＳｉＯ2 膜等をマス
クとするとともに、このＳｉＯ2 マスクの線幅を細らせ
て、微細な加工を行うようにした。図３及び図４を参照
する。Embodiment 2 In this embodiment, the present invention is applied to the manufacture of a semiconductor device similar to that of Embodiment 1, but here, a SiO 2 film or the like is used as a resist underlayer. The SiO 2 film or the like patterned by the resist pattern is used as a mask, and the line width of the SiO 2 mask is reduced to perform fine processing. Please refer to FIG. 3 and FIG.
【００２８】（Ａ）下地基板（たとえばＳｉ基板等の半
導体基板など）もしくは下地膜（たとえばＳｉＯ2 膜等
の絶縁膜など）等の下地１上に、所望の被加工材料２
（ここでは電極形成としてたとえばＷＳｉ等の金属シリ
サイドや、Ａｌ等の金属、あるいはその合金等の、各種
材料）を成膜する。その上層に、被加工材料２を加工す
る際、被加工材料２と大きなエッチング選択比が得られ
るような特性を有するマスク材料（たとえばＳｉＯ2 な
ど）を成膜する。その上層にフォトレジストを塗布し
て、これをフォトマスク４を用いて露光光５によるパタ
ーン露光を用いたフォトリソグラフィ技術等を利用して
パターニングし、パターン状のフォトレジスト３を得る
（図３（ａ））。ここでは、フォトリソグラフィ装置の
限界加工寸法のぎりぎりではなく、ある程度余裕をもっ
た寸法での加工を行う。たとえば、理論限界加工寸法が
０．３６５μｍの露光装置の場合においては、０．４０
μｍ程度の寸法での加工を行う。これにより、制御性の
良い、均一な線幅加工が、安定的に達成可能となる。(A) A desired material 2 to be processed is formed on a base 1 such as a base substrate (eg, a semiconductor substrate such as a Si substrate) or a base film (eg, an insulating film such as a SiO 2 film).
(Here, various materials such as a metal silicide such as WSi, a metal such as Al, or an alloy thereof) are formed as electrodes. When processing the material 2 to be processed, a mask material (for example, SiO 2 or the like) having such a property as to obtain a large etching selectivity with the material 2 to be processed is formed on the upper layer. A photoresist is applied on the upper layer, and the photoresist is patterned using a photomask 4 and a photolithography technique using pattern exposure with exposure light 5 using a photomask 4 to obtain a patterned photoresist 3 (FIG. 3 ( a)). Here, processing is performed not to the limit of the limit processing dimension of the photolithography apparatus but to a dimension having a certain margin. For example, in the case of an exposure apparatus having a theoretical limit processing dimension of 0.365 μm, 0.40
Processing with dimensions of about μm. As a result, uniform line width processing with good controllability can be stably achieved.
【００２９】上記において、露光光５としては、所望の
精密性に応じた波長のものを使用し、フォトレジストと
しては、該露光光５に対応した感光性のものを用いる。
たとえば、ｉ線（光源波長：３６５ｎｍ）露光装置を使
用し、フォトレジストとして、ＦＨＩ−６１０Ｕ（富士
ハント株式会社製）を用いた場合は、露光量としては３
００〜４００（ｍｓｅｃ）程度で加工を行う。In the above description, the exposure light 5 has a wavelength corresponding to the desired precision, and the photoresist has a photosensitive property corresponding to the exposure light 5.
For example, when an i-line (light source wavelength: 365 nm) exposure apparatus is used and FHI-610U (manufactured by Fuji Hunt Co.) is used as a photoresist, the exposure amount is 3
Processing is performed in about 00 to 400 (msec).
【００３０】（Ｂ）次に、上記でマスクパターンが転写
されてパターニングされたフォトレジスト３をマスク
に、マスク材料８（ＳｉＯ2 等）を異方性エッチング
（反応性イオンエッチング（ＲＩＥ（Ｒｅａｃｔｉｖｅ
Ｉｏｎ Ｅｔｃｈｉｎｇ）等）を用いて、加工する。
これにより、レジストマスクパターンの形状に従い、マ
スク材料８が加工される。続いて、このマスク材料８
を、ウェットエッチング等の等方性エッチング技術を用
いて、処理する。たとえばマスク材料８としてＳｉＯ2
を用いた場合、ＨＦ：Ｈ2 Ｏ＝１：１００程度の希弗酸
を用いて適切な時間、処理することにより、レジストマ
スクパターンよりも細線化する。図中、符号６により、
模式的に等方性エッチングを示す。異方性エッチングで
加工されたマスク材料８を破線で示し、等方性エッチン
グで細線化されたマスク材料８を実線で示す。これによ
り、初期転写線幅より細線化されたマスク材料８を得る
（図３（ｂ））。(B) Next, the mask material 8 (SiO 2 or the like) is anisotropically etched (reactive ion etching (RIE (Reactive)) using the photoresist 3 on which the mask pattern has been transferred and patterned as described above as a mask.
(Ion Etching) etc.).
Thereby, the mask material 8 is processed according to the shape of the resist mask pattern. Then, this mask material 8
Is processed using an isotropic etching technique such as wet etching. For example, SiO 2 is used as the mask material 8.
Is used, a thinner line than the resist mask pattern can be obtained by performing treatment with a dilute hydrofluoric acid of HF: H 2 O = 1: 100 for an appropriate time. In FIG.
1 schematically shows isotropic etching. The mask material 8 processed by anisotropic etching is shown by a broken line, and the mask material 8 thinned by isotropic etching is shown by a solid line. As a result, a mask material 8 thinner than the initial transfer line width is obtained (FIG. 3B).
【００３１】（Ｃ）次に、上記で細線化されて得られた
マスク材料８をマスクとして、被加工材料２を、異方性
エッチング技術（ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ
Ｅｔｃｈｉｎｇ：反応性イオンエッチング等）を用いて
加工する。図中、符号７により、模式的にこの異方性エ
ッチングを示す（図４（ａ））。これにより、細線化さ
れたマスク材料８のパターン形状にしたがい、被加工材
料２が加工されて、電極材料としての所望のパターン加
工がなされる（図４（ｂ））。(C) Next, using the mask material 8 obtained by thinning the above as a mask, the material to be processed 2 is subjected to an anisotropic etching technique (RIE (Reactive Ion)).
(Etching: reactive ion etching or the like). In the figure, the anisotropic etching is schematically indicated by reference numeral 7 (FIG. 4A). Thus, the material to be processed 2 is processed according to the pattern shape of the thinned mask material 8, and a desired pattern processing as an electrode material is performed (FIG. 4B).
【００３２】上記により、細線化されたマスク材料８を
用いることで、フォトリソグラフィ技術を用いて転写し
た初期パターン寸法よりも微細な加工が加工になる。よ
って、フォトリソグラフィ装置の性能はそのままで、該
装置の転写可能な限界寸法を下回る寸法の線幅の加工が
実現できる。As described above, by using the thinned mask material 8, processing smaller than the initial pattern size transferred using the photolithography technique can be performed. Therefore, processing with a line width smaller than the transferable critical dimension of the photolithography apparatus can be realized while maintaining the performance of the photolithography apparatus.
【００３３】本例も、実施の形態例１と同様の作用効果
を得ることができる。In this embodiment, the same operation and effect as those of the first embodiment can be obtained.
【００３４】[0034]
【発明の効果】上述したように、本発明に係る半導体装
置の製造方法によれば、きわめて微細な加工を、制御性
良く、かつ加工寸法を均一に、安定に実現でき、よって
信頼性の高い製品を、しかも生産性良く得られ、また、
既存の装置を使用してこの効果が得られるので、投資効
率上の利益も大きい。As described above, according to the method of manufacturing a semiconductor device according to the present invention, extremely fine processing can be realized stably with good controllability, uniform processing dimensions, and high reliability. Products can be obtained with good productivity,
Since this effect can be obtained by using existing equipment, the return on investment efficiency is great.
【図１】 本発明の実施の形態例１を説明する断面図で
ある。FIG. 1 is a cross-sectional view illustrating a first embodiment of the present invention.
【図２】 本発明の実施の形態例１を説明する断面図で
ある。FIG. 2 is a sectional view illustrating Embodiment 1 of the present invention.
【図３】 本発明の実施の形態例２を説明する断面図で
ある。FIG. 3 is a sectional view illustrating Embodiment 2 of the present invention.
【図４】 本発明の実施の形態例２を説明する断面図で
ある。FIG. 4 is a sectional view illustrating Embodiment 2 of the present invention.
【図５】 従来技術の問題点を示す図である。FIG. 5 is a diagram showing a problem of the related art.
１・・・下地、２・・・被加工材、３・・・フォトレジ
スト、３ａ・・・細線化されたフォトレジスト、４・・
・フォトマスク、５・・・露光光、６・・・等方性エッ
チング、７・・・異方性エッチング、８・・・マスク材
料（ＳｉＯ2 膜等）。DESCRIPTION OF SYMBOLS 1 ... Base, 2 ... Work material, 3 ... Photoresist, 3a ... Thinned photoresist, 4 ...
Photomask, 5: exposure light, 6: isotropic etching, 7: anisotropic etching, 8: mask material (SiO 2 film etc.).
Claims (4)
パターン状にパターニングし、これを用いて被加工材を
加工する工程を有する半導体装置の製造方法において、 フォトレジストについてこれを前記パターン状にパター
ニングしたのち、等方性エッチングを用いて処理するこ
とにより、前記パターニングよりも微細なパターニング
を行う工程を具備することを特徴とする半導体装置の製
造方法。1. A method of manufacturing a semiconductor device, comprising: patterning a photoresist that has been subjected to pattern exposure into a pattern, and processing a workpiece using the photoresist, wherein the photoresist is patterned into the pattern. A method of manufacturing a semiconductor device, comprising a step of performing finer patterning than the patterning by performing processing using isotropic etching.
パターン状にパターニングし、得られたレジストパター
ンを用いてマスク材料をパターニングして、該パターニ
ングされたマスク材料により被加工材を加工する工程を
有する半導体装置の製造方法において、 フォトレジストについてこれを前記パターン状にパター
ニングしたのち、異方性エッチングによりマスク材料を
パターニングし、さらに等方性エッチングを用いて該マ
スク材料を処理することにより、該マスク材料を微細化
する工程を具備することを特徴とする半導体装置の製造
方法。2. A method of patterning a pattern-exposed photoresist into the pattern, patterning a mask material using the obtained resist pattern, and processing a material to be processed with the patterned mask material. In the method for manufacturing a semiconductor device, the photoresist is patterned in the pattern shape, and then the mask material is patterned by anisotropic etching, and the mask material is further processed by isotropic etching. A method for manufacturing a semiconductor device, comprising a step of miniaturizing a material.
パターン状にパターニングし、これを用いて被加工材を
加工する工程を有する半導体装置の製造方法において、 フォトレジストについて露光波長の解像力の解像限界よ
り余裕をもったパターン露光を行い、その後等方性エッ
チングを用いて処理することにより、前記露光波長の解
像力の解像限界よりも微細なパターニングを行うことを
特徴とする半導体装置の製造方法。3. A method of manufacturing a semiconductor device, comprising: patterning a photoresist that has been subjected to pattern exposure into a pattern, and processing a workpiece using the photoresist. A method of manufacturing a semiconductor device, comprising: performing pattern exposure with more margin, and then performing processing using isotropic etching, thereby performing patterning finer than the resolution limit of the resolution of the exposure wavelength.
パターン状にパターニングし、得られたレジストパター
ンを用いてマスク材料をパターニングして、該パターニ
ングされたマスク材料により被加工材を加工する工程を
有する半導体装置の製造方法において、 フォトレジストについて露光波長の解像力の解像限界よ
り余裕をもったパターン露光を行い、これによりマスク
材料を加工し、その後等方性エッチングを用いて該マス
ク材料を処理することにより、前記露光波長の解像力の
解像限界よりも微細なパターニングを行うことを特徴と
する半導体装置の製造方法。4. A step of patterning a pattern-exposed photoresist into the pattern, patterning a mask material using the obtained resist pattern, and processing a material to be processed with the patterned mask material. In a method of manufacturing a semiconductor device, a photoresist is subjected to pattern exposure with a margin larger than the resolution limit of the resolution of an exposure wavelength, thereby processing a mask material, and thereafter processing the mask material using isotropic etching. A patterning process finer than the resolution limit of the resolution of the exposure wavelength.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35160598A JP2000181082A (en) | 1998-12-10 | 1998-12-10 | Production of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35160598A JP2000181082A (en) | 1998-12-10 | 1998-12-10 | Production of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000181082A true JP2000181082A (en) | 2000-06-30 |
Family
ID=18418407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35160598A Pending JP2000181082A (en) | 1998-12-10 | 1998-12-10 | Production of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000181082A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004530922A (en) * | 2001-03-28 | 2004-10-07 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Process for forming sublithographic photoresist features |
| JP2004533110A (en) * | 2001-03-28 | 2004-10-28 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Improved transistor gate using e-beam radiation |
| US6916597B2 (en) | 2000-10-05 | 2005-07-12 | Tdk Corporation | Method for fabricating a resist pattern, a method for patterning a thin film and a method for manufacturing a micro device |
| US7208423B2 (en) | 2001-03-29 | 2007-04-24 | Kabushiki Kaisha Toshiba | Semiconductor device fabrication method and semiconductor device |
| US8158527B2 (en) | 2001-04-20 | 2012-04-17 | Kabushiki Kaisha Toshiba | Semiconductor device fabrication method using multiple resist patterns |
| KR101290450B1 (en) | 2008-07-10 | 2013-07-26 | 더 스와치 그룹 리서치 앤 디벨롭먼트 엘티디 | Method of manufacturing a micromechanical part |
-
1998
- 1998-12-10 JP JP35160598A patent/JP2000181082A/en active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6916597B2 (en) | 2000-10-05 | 2005-07-12 | Tdk Corporation | Method for fabricating a resist pattern, a method for patterning a thin film and a method for manufacturing a micro device |
| JP2004530922A (en) * | 2001-03-28 | 2004-10-07 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Process for forming sublithographic photoresist features |
| JP2004533110A (en) * | 2001-03-28 | 2004-10-28 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Improved transistor gate using e-beam radiation |
| US7208423B2 (en) | 2001-03-29 | 2007-04-24 | Kabushiki Kaisha Toshiba | Semiconductor device fabrication method and semiconductor device |
| US7824996B2 (en) | 2001-03-29 | 2010-11-02 | Kabushiki Kaisha Toshiba | Semiconductor device fabrication method and semiconductor device |
| US8163611B2 (en) | 2001-03-29 | 2012-04-24 | Kabushiki Kaisha Toshiba | Semiconductor device fabrication method and semiconductor device |
| US8183119B2 (en) | 2001-03-29 | 2012-05-22 | Kabushiki Kaisha Toshiba | Semiconductor device fabrication method using multiple mask patterns |
| US8158527B2 (en) | 2001-04-20 | 2012-04-17 | Kabushiki Kaisha Toshiba | Semiconductor device fabrication method using multiple resist patterns |
| KR101290450B1 (en) | 2008-07-10 | 2013-07-26 | 더 스와치 그룹 리서치 앤 디벨롭먼트 엘티디 | Method of manufacturing a micromechanical part |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6926843B2 (en) | Etching of hard masks | |
| JP2002217170A (en) | Method of forming fine pattern, method of fabricating semiconductor device and semiconductor device | |
| JPH09251988A (en) | Intermediate layer lithography method for removing part of intermediate layer | |
| US6589880B2 (en) | Fine pattern formation method and semiconductor device or liquid crystal device manufacturing method employing this method | |
| JPH09237777A (en) | Intermediate layer lithography method by which a part of top coat is eliminated | |
| JP2000181082A (en) | Production of semiconductor device | |
| JPH04251925A (en) | Manufacture of semiconductor device | |
| KR20050065745A (en) | Method for fabricating patterns of shallow trench isolation | |
| JP2001230233A (en) | Method for manufacturing semiconductor device | |
| JP4095588B2 (en) | Method for defining a minimum pitch that exceeds photolithographic resolution in an integrated circuit | |
| JP3685832B2 (en) | Manufacturing method of semiconductor device | |
| JP3516653B2 (en) | Method for manufacturing semiconductor device | |
| JP3371988B2 (en) | Processing method of thin film | |
| JPH05121371A (en) | Method of manufacturing semiconductor device | |
| KR100450245B1 (en) | Formation method of gate electrode in semiconductor device | |
| JPH07226396A (en) | Pattern forming method | |
| US7268086B2 (en) | Method for reducing critical dimension and semiconductor etching method | |
| JPS63258020A (en) | Formation of element isolation pattern | |
| KR20050007779A (en) | Method for manufacturing nano pattern of the semiconductor device | |
| JPH06224161A (en) | Manufacture of semiconductor device | |
| JPH03108330A (en) | Manufacture of semiconductor | |
| JPH03257825A (en) | Manufacture of semiconductor device | |
| JPH06244157A (en) | Manufacture of semiconductor device | |
| JPH09232233A (en) | Intermediate layer lithography method for contracting upper layer | |
| KR100516771B1 (en) | Method of forming gate electrode in semiconductor device |