JP2000171493A - Method and instrument for measuring current - Google Patents
Method and instrument for measuring currentInfo
- Publication number
- JP2000171493A JP2000171493A JP10343427A JP34342798A JP2000171493A JP 2000171493 A JP2000171493 A JP 2000171493A JP 10343427 A JP10343427 A JP 10343427A JP 34342798 A JP34342798 A JP 34342798A JP 2000171493 A JP2000171493 A JP 2000171493A
- Authority
- JP
- Japan
- Prior art keywords
- current
- capacitor
- terminal
- predetermined
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体デバイスの
端子に生じる電流を測定する電流測定方法及び電流測定
装置に関する。特に本発明は、半導体デバイスの電源端
子に生じる電源電流を高速かつ正確に測定する電流測定
方法及び電流測定装置に関する。[0001] 1. Field of the Invention [0002] The present invention relates to a current measuring method and a current measuring apparatus for measuring a current generated at a terminal of a semiconductor device. In particular, the present invention relates to a current measuring method and a current measuring device for quickly and accurately measuring a power supply current generated at a power supply terminal of a semiconductor device.
【０００２】[0002]
【従来の技術】近年、ＣＭＯＳ技術の向上によって、高
集積で低消費電力の半導体デバイスが出現している。シ
ステムＬＳＩ等の半導体デバイスには、マイクロコンピ
ュータ、メモリ、ＤＳＰに代表される高速演算素子等を
集積することができる。このような半導体デバイスにお
いては、通常は、ＣＭＯＳ・ＩＣが非動作時に電源電流
を測定している。しかしながらＣＭＯＳ・ＩＣには動作
時に大きな突入電力が流れる。システムＬＳＩ等でチッ
プ内の多種の回路が高速で複雑な動作を行うと、動作時
の電流が大きくなり電源端子の電圧変動が大きくなり、
ひいてはデバイスが誤動作するおそれがある。また電池
で動作するデバイスでは、動作時の突入電流が大きいと
電池の寿命を低下させてしまう。このため、動作中の一
定期間の突入電流も含めた電流を測定する必要がある。2. Description of the Related Art In recent years, with the improvement of CMOS technology, semiconductor devices with high integration and low power consumption have appeared. In a semiconductor device such as a system LSI, a microcomputer, a memory, a high-speed operation element represented by a DSP, and the like can be integrated. In such a semiconductor device, the power supply current is usually measured when the CMOS IC is not operating. However, large inrush power flows through the CMOS IC during operation. When various circuits in a chip perform high-speed and complicated operations in a system LSI or the like, the current during operation increases, and the voltage fluctuation at the power supply terminal increases.
Eventually, the device may malfunction. In a device that operates on a battery, a large inrush current during operation shortens the life of the battery. Therefore, it is necessary to measure a current including a rush current for a certain period during operation.
【０００３】図１は、従来の電流測定方法を示すブロッ
ク図である。デバイス（ＤＵＴ）２０に電源電圧を与え
る電源（ＶＳ）１０は、任意の電圧を高い精度で提供す
る必要がある。このため電源１０には、一般的に負帰還
型電圧源が使用される。しかし、負帰還型電圧源による
電流供給の応答速度には限界がある。電源電流IＤＵ Ｔ
の変化が大きく、早い場合、電源（ＶＳ）１０は応答出
来ないので、主にＤＵＴ２０の近傍に設けられたバイパ
ス・コンデンサＣＬから、ＤＵＴ２０に電流Ｉ ＣＬ１が
供給される。FIG. 1 is a block diagram showing a conventional current measuring method.
FIG. Supply a power supply voltage to the device (DUT) 20
Power supply (VS) 10 provides an arbitrary voltage with high accuracy.
Need to be Therefore, the power supply 10 generally has a negative feedback.
A type voltage source is used. However, due to the negative feedback voltage source
The response speed of the current supply is limited. Power supply current IDU T
If the change is large and fast, the power supply (VS) 10 responds
Because it does not come, the bypass provided mainly near the DUT 20
Capacitor CLFrom the IUT CL1But
Supplied.
【０００４】図２は、電流測定方法の原理を示す説明図
である。電源出力ＶＯが変化すると、電源１０に設けら
れた負帰還が働き電源１０から電流ＩＰＳが供給され、
バイパスコンデンサＣＬから放電された電流が充電され
る。ＤＵＴ２０が電源を消費してから次に電源電流を消
費するまでの期間が長い場合は、その間に一旦ＩＰＳ
（ｔｙ）＝０となるので、各周期中での「電源電流の積
分値＝Ｘ１」と「電源から供給された電流（ＩＰＳ）の
積分値＝Ｘ２」が等しくなる。このため、電源１０から
供給される電流（ＩＰＳ）を測定することで、その周期
においてＤＵＴ２０が消費する電流を求めることができ
る。しかし、電源電流（ＩＤＵＴ）の変化の周期が短い
場合は、「ＩＰＳ（ｔｙ）＝０」とならず測定周期以前
の影響が残るので、電源からの電流（ＩＰＳ）を測定す
るのみでは、デバイスＤＵＴに対する正確な電流を求め
ることができない。FIG. 2 is an explanatory diagram showing the principle of the current measuring method. When the power output V O is changed, the current I PS supplied from the power source 10 acts negative feedback provided to the power supply 10,
Discharged current is charged from the bypass capacitor C L. If the period from when the DUT 20 consumes power to when the next power supply current is consumed is long, the IPS
Since (ty) = 0, “integrated value of power supply current = X1” and “integrated value of current (IPS) supplied from power supply = X2” in each cycle are equal. Therefore, by measuring the current (IPS) supplied from the power supply 10, the current consumed by the DUT 20 in that cycle can be obtained. However, when the cycle of the change of the power supply current (IDUT) is short, “IPS (ty) = 0” is not satisfied, and the influence before the measurement cycle remains. It is not possible to determine an accurate current for the DUT.
【０００５】図３は、従来の電流測定方法を示す他のブ
ロック図である。上記問題点解決のためには、電源（Ｖ
Ｓ）１０とＤＵＴ２０の電源端子間に電流電圧変換素子
１２を入れ、電源電流ＩＤＵＴを直接観測すれば良い。
このような測定のためには、例えばソニー・テクトロニ
クス社（商標）の電流トランスフォーマ（ＣＴ―１）
（商標）等を用いることができる。しかし、一般の電流
電流電圧変換素子１２は外形が大きいので、ＤＵＴ２０
がウェハー状態で試験する場合は、電流電圧変換素子１
２をＤＵＴ２０から離れた位置に置く必要がある。この
ため電流電圧変換素子１２とバイパス・コンデンサＣＬ
の距離が長くなっってしまう。そのため、電源電流の変
化が大きい場合は、バイパス・コンデンサＣＬが瞬時に
電流を供給することができず、電源端子の電圧ＶＯ’の
変動が大きくなってしまい、ＤＵＴ２０が誤動作する。
また、電源電流の積分値を求めるには、ＶＭを積分する
ための手段が必要となる。FIG. 3 is another block diagram showing a conventional current measuring method. To solve the above problems, the power supply (V
S) The current-voltage conversion element 12 may be inserted between the power supply terminal 10 and the power supply terminal of the DUT 20 , and the power supply current IDUT may be directly observed.
For such a measurement, for example, a current transformer (CT-1) manufactured by Sony Tektronix (trademark) is used.
(Trademark) or the like can be used. However, since the general current-to-voltage conversion element 12 has a large external shape, the DUT 20
When testing in a wafer state, the current-voltage conversion element 1
2 needs to be placed away from the DUT 20. Therefore, the current-voltage conversion element 12 and the bypass capacitor C L
The distance of becomes long. Therefore, if the change of the power source current is large, the bypass capacitor C L is not able to supply current instantaneously, variations in the voltage V O 'of the power supply terminal becomes large, DUT 20 to malfunction.
Further, in order to obtain the integrated value of the power supply current, means for integrating VM is required.
【０００６】[0006]
【発明が解決しようとする課題】そこで本発明は、上記
の課題を解決することのできる電流測定方法及び電流測
定装置を提供することを目的とする。この目的は特許請
求の範囲における独立項に記載の特徴の組み合わせによ
り達成される。また従属項は本発明の更なる有利な具体
例を規定する。SUMMARY OF THE INVENTION An object of the present invention is to provide a current measuring method and a current measuring device which can solve the above-mentioned problems. This object is achieved by a combination of features described in the independent claims. The dependent claims define further advantageous embodiments of the present invention.
【０００７】[0007]
【課題を解決するための手段】本発明の第１の形態によ
れば、半導体試験装置を用いて半導体デバイスの端子に
生じるデバイス電流を測定する電流測定方法であって、
端子と半導体デバイスのアース電位との間にコンデンサ
を接続し、コンデンサを所定の電圧に蓄電し、被試験デ
バイスを動作させ、所定の試験時間経過後にコンデンサ
の端子側の電位を測定し、試験時間、コンデンサの容量
及び電位に基づいてデバイス電流を算出する。コンデン
サを所定の電圧に設定し、コンデンサに所定の電流を与
え、所定の時間経過後にコンデンサの端子側の変化電位
を測定し、所定の電流、所定の時間、及び変化電位に基
づいてコンデンサの容量を算出してもよい。According to a first aspect of the present invention, there is provided a current measuring method for measuring a device current generated at a terminal of a semiconductor device using a semiconductor test apparatus,
A capacitor is connected between the terminal and the ground potential of the semiconductor device, the capacitor is charged to a predetermined voltage, the device under test is operated, and after a predetermined test time has elapsed, the potential on the terminal side of the capacitor is measured. The device current is calculated based on the capacitance and the potential of the capacitor. A capacitor is set to a predetermined voltage, a predetermined current is applied to the capacitor, and after a predetermined time elapses, a change potential on a terminal side of the capacitor is measured. May be calculated.
【０００８】コンデンサを所定の電圧に設定する初期化
し、コンデンサに所定の電流を与え、コンデンサの端子
側の電位が所定の変化電位になるまでの時間を測定し、
所定の電流、時間、及び変化電位に基づいてコンデンサ
の容量を算出してもよい。所定の電圧は正電圧であり、
所定の電流はコンデンサに蓄積された正電圧を放電させ
る電流であってもよい。コンデンサに与える電流は、既
知の定電流であっても、既知の定電圧を既知の抵抗を介
して与えたものであっても良い。端子において許容する
ことのできる最大の許容電流及びコンデンサの容量に基
づいて、試験時間経過後において許容される電位の範囲
を計算し、電位が範囲に含まれない場合に、半導体デバ
イスが不良であると判断してもよい。端子の電位が所定
の値以下になったときに、デバイス電流を補う補助電流
を端子に与えてもよい。補助電流は、定電圧電源からダ
イオードを介して端子に与えてもよい。端子は半導体デ
バイスに電源を供給する電源端子であってもよい。[0008] Initializing the capacitor to a predetermined voltage, applying a predetermined current to the capacitor, measuring the time until the potential on the terminal side of the capacitor reaches a predetermined change potential,
The capacitance of the capacitor may be calculated based on a predetermined current, time, and change potential. The predetermined voltage is a positive voltage,
The predetermined current may be a current for discharging the positive voltage stored in the capacitor. The current applied to the capacitor may be a known constant current, or a current obtained by applying a known constant voltage via a known resistor. Based on the maximum allowable current allowed at the terminal and the capacity of the capacitor, calculate the range of potential allowed after the test time has elapsed, and if the potential is not included in the range, the semiconductor device is defective. May be determined. When the potential of the terminal becomes equal to or less than a predetermined value, an auxiliary current that supplements the device current may be supplied to the terminal. The auxiliary current may be supplied to a terminal from a constant voltage power supply via a diode. The terminal may be a power terminal for supplying power to the semiconductor device.
【０００９】本発明の第２の形態によれば、半導体デバ
イスの端子に生じるデバイス電流を測定する電流測定装
置であって、端子と半導体デバイスのアース電位との間
に接続されたコンデンサと、コンデンサを所定の電圧に
蓄電するドライバと、被試験デバイスを動作させるパタ
ーン生成装置と、所定の試験時間経過後にコンデンサの
端子側の電位を測定するコンパレータと、試験時間、コ
ンデンサの容量及び電位に基づいてデバイス電流を算出
する手段とを備えたことを特徴とする電流測定装置。コ
ンデンサを所定の電圧に設定した後にコンデンサに所定
の電流を与える疑似負荷回路と、疑似負荷回路により所
定の時間所定の電流をコンデンサに与えた後にコンパレ
ータで測定した端子側の電位、及び所定の電流に基づい
てコンデンサの容量を算出する手段とを更に備えてもよ
い。According to a second aspect of the present invention, there is provided a current measuring device for measuring a device current generated at a terminal of a semiconductor device, comprising: a capacitor connected between the terminal and a ground potential of the semiconductor device; Based on the test time, the capacitance and the potential of the capacitor, and a driver that stores the voltage to a predetermined voltage, a pattern generation device that operates the device under test, a comparator that measures the potential on the terminal side of the capacitor after a predetermined test time has elapsed. A device for calculating a device current. A pseudo load circuit that applies a predetermined current to the capacitor after setting the capacitor to a predetermined voltage, a terminal potential measured by a comparator after applying a predetermined current to the capacitor for a predetermined time by the pseudo load circuit, and a predetermined current Means for calculating the capacitance of the capacitor based on
【００１０】所定の電圧は正電圧であり、所定の電流は
コンデンサに蓄積された正電圧を放電させる電流であっ
てもよい。疑似負荷回路は、既知の定電流をコンデンサ
に与えてもよい疑似負荷回路は、既知の定電圧を既知の
抵抗を介してコンデンサに与えてもよい端子において許
容することのできる最大の許容電流及びコンデンサの容
量に基づいて、試験時間経過後において許容される電位
の範囲を計算する手段と、電位が範囲に含まれない場合
に、半導体デバイスが不良であると判断してもよい。端
子の電位が所定の値以下になったときに、デバイス電流
を補う補助電流を端子に与える電源を更に備えてもよ
い。電源と端子とを接続するダイオードを更に備えても
よい。端子は半導体デバイスに電源を供給する電源端子
であってもよい。The predetermined voltage may be a positive voltage, and the predetermined current may be a current for discharging the positive voltage stored in the capacitor. The pseudo load circuit may supply a known constant current to the capacitor.The pseudo load circuit may supply a known constant voltage to the capacitor through a known resistor at the maximum allowable current and at the terminal. Based on the capacity of the capacitor, the means for calculating the range of potential allowed after the elapse of the test time, and when the potential is not included in the range, the semiconductor device may be determined to be defective. A power supply may be further provided that supplies an auxiliary current to the terminal when the potential of the terminal becomes equal to or lower than a predetermined value. The power supply may further include a diode for connecting the power supply and the terminal. The terminal may be a power terminal for supplying power to the semiconductor device.
【００１１】なお上記の発明の概要は、本発明の必要な
特徴の全てを列挙したものではなく、これらの特徴群の
サブコンビネーションも又発明となりうる。The above summary of the invention does not enumerate all of the necessary features of the present invention, and a sub-combination of these features can also be an invention.
【００１２】[0012]
【発明の実施の形態】以下、発明の実施の形態を通じて
本発明を説明するが、以下の実施形態はクレームにかか
る発明を限定するものではなく、又実施形態の中で説明
されている特徴の組み合わせの全てが発明の解決手段に
必須であるとは限らない。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described through embodiments of the present invention. However, the following embodiments do not limit the claimed invention and have the features described in the embodiments. Not all combinations are essential to the solution of the invention.
【００１３】図４は、本実施形態による電流測定装置を
示すブロック図である。本電流測定装置は、半導体デバ
イス等のＤＵＴ２０の端子に生じるデバイス電流を測定
する。ＤＵＴの端子と半導体デバイスのアース電位との
間には、コンデンサＣＬが設けられている。また本電流
測定装置は、コンデンサＣＬを所定の電圧に蓄電するド
ライバＤＲ２２と、被試験デバイスを動作させる為のテ
ストパターンを生成するパターン生成装置３０と、所定
の試験時間Ｔが経過した後にコンデンサＣＬの端子側の
電位を測定するコンパレータＣＰと、試験時間Ｔ、コン
デンサＣＬの容量及びコンパレータＣＰにより測定され
た電位に基づいてデバイス電流ＩＤＵＴを算出する電流
算出手段３２とを備える。FIG. 4 is a block diagram showing the current measuring device according to the present embodiment. The current measuring device measures a device current generated at a terminal of the DUT 20 such as a semiconductor device. A capacitor CL is provided between the terminal of the DUT and the ground potential of the semiconductor device. The present current measuring device, a capacitor and a driver DR22 storing electric capacitor C L to a predetermined voltage, the pattern generator 30 for generating a test pattern for operating the device under test, after a predetermined test time T has elapsed It comprises a comparator CP for measuring the potential of the C L terminal side of, the test time T, and a current calculation means 32 for calculating a device current I DUT based on the capacity and the potential measured by the comparator CP of the capacitor C L.
【００１４】ドライバＤＲ２２は、ＤＵＴ２０に対して
ハイ又はロウの電圧を与える電圧源であり、高速にハ
イ、ロウ、又はハイインピーダンスの状態のいずれかに
切り替わることができる。ドライバＤＲ２２の内部抵抗
をＲｏとすると、コンデンサＣ Ｌに蓄電するための蓄電
カーブは、時定数τｘ＝Ｒｏ・ＣＬで定まる。コンパレ
ータＣＰ１４は、ＳＴＲＯＢＥ信号が入力されたときの
入力電圧が、ＶＯＨより小さいか否か、及びＶＯＬより
小さいか否かを測定する。電圧の測定を繰り返し、その
都度、ＶＯＨ及びＶＯＬの設定電圧を入力電圧の近傍の
値に近づけることにより、ＤＵＴ２０の測定端子の電圧
を高速かつ正確に測定することができる。The driver DR22 is connected to the DUT 20
A voltage source that provides a high or low voltage,
A, low, or high impedance state
You can switch. Internal resistance of driver DR22
Is Ro, the capacitor C LStorage for storing electricity
The curve has a time constant τx = Ro · CLIs determined by Compare
Data CP14 is used when the STROBE signal is input.
When the input voltage is VOHLess than and VOLThan
Measure whether it is small. Repeat the voltage measurement
Each time, VOHAnd VOLThe set voltage of
By approaching the value, the voltage of the measurement terminal of the DUT 20
Can be measured quickly and accurately.
【００１５】図５（Ａ）及び（Ｂ）は、疑似負荷回路１
８の構成例を示す。図５（Ａ）に示すように、ダイオー
ドブリッジにより、定電流をＤＵＴに対して与える定電
流回路１８Ａを形成することができる。また図５（Ｂ）
に示すように、所定の内部抵抗を有するドライバ３４の
制御入力電圧をコンデンサＣＬに蓄積した電圧よりもや
や小さくすると、コンデンサＣＬの端子側電位とドライ
バ３４の制御入力電位との電位差を内部抵抗で割って得
られる大きさの電流が生じさせることができる。FIGS. 5A and 5B show a pseudo load circuit 1. FIG.
8 shows a configuration example. As shown in FIG. 5A, a constant current circuit 18A that supplies a constant current to the DUT can be formed by the diode bridge. FIG. 5 (B)
As shown, when slightly less than the voltage obtained by accumulating the control input voltage of the driver 34 to the capacitor C L having a predetermined internal resistance, the internal potential difference between the control input potential at the terminal side potential and the driver 34 of the capacitor C L A current of the magnitude obtained by dividing by the resistance can be generated.
【００１６】図６は、本電流測定装置によってＤＵＴの
端子に生じる電流を測定する動作を示すフローチャート
である。まずＤＵＴ２０の初期設定を行い、ドライバＤ
Ｒ２２によりコンデンサＣＬを所定の電圧Ｖiniに蓄電
する（Ｓ１０）。このときコンデンサＣＬの他方の端子
は接地されているので、ＤＵＴ２０側の端子の電位はＶ
iniとなる。次にコンデンサＣＬの容量を算出するため
の試験条件、即ち測定間隔及びコンデンサＣＬに与える
電流ＩＬを定める（Ｓ１２）。更にコンデンサＣＬに所
定の電流ＩＬを与え、所定の時間ｔｃａｌが経過した後
にコンデンサＣ ＬのＤＵＴ端子側の電位（変化電位）Ｖ
ｏを測定する。コンデンサＣＬに与えた所定の電流
ＩＬ、所定の時間ｔｃａｌ、及び変化電位Ｖｏに基づい
てコンデンサＣＬの容量を算出する（Ｓ１４）。FIG. 6 shows that the current measuring device has a DUT.
Flowchart showing the operation of measuring the current generated at the terminal
It is. First, the DUT 20 is initialized, and the driver D
Capacitor C by R22LTo a predetermined voltage Vini
(S10). At this time, the capacitor CLThe other terminal of
Is grounded, the potential of the terminal on the DUT 20 side is V
ini. Next, capacitor CLTo calculate the capacity of
Test conditions, ie, measurement interval and capacitor CLGive to
Current ILIs determined (S12). Furthermore, capacitor CLPlace
Constant current ILAnd a predetermined time tcalAfter
Capacitor C LPotential on the DUT terminal side (change potential) V
Measure o. Capacitor CLGiven current given to
IL, A predetermined time tcal, And the change potential Vo
Capacitor CLIs calculated (S14).
【００１７】測定する端子が正の電源をＤＵＴ２０に供
給する電源ピンである場合には、コンデンサに蓄電する
電圧は正の電源電圧であることが好ましい。また所定の
電流ＩＬは、コンデンサＣＬを放電させる方向の電流で
あることが好ましい。この所定の電流ＩＬは、既知の定
電流であっても、既知の定電圧を既知の抵抗を介して与
えたものであっても良い。端子において許容することの
できる最大の許容電流が、所定の試験時間ｔの間流れた
場合におけるコンデンサＣＬの閾値電圧ＶＯＨ Ｓを、コ
ンデンサＣＬの容量に基づいて計算する（Ｓ１６）。When the terminal to be measured is a power supply pin for supplying a positive power supply to the DUT 20, the voltage stored in the capacitor is preferably a positive power supply voltage. Preferably, the predetermined current IL is a current in a direction in which the capacitor CL is discharged. The predetermined current IL may be a known constant current, or may be a value obtained by applying a known constant voltage via a known resistor. Maximum allowable current that can be tolerated in the terminal, the threshold voltage V OH S of the capacitor C L in case of flow during a predetermined test time t, is calculated based on the capacitance of the capacitor C L (S16).
【００１８】次に、ＤＵＴ２０が停止した状態で、ドラ
イバＤＲ２２により再度コンデンサＣＬを所定の電圧に
蓄電する（Ｓ１８）。蓄電が終了するとドライバＤＲ２
２を切り離し、ＤＵＴ２０に試験パターンを与えてＤＵ
Ｔ２０を動作させる（Ｓ２０）。試験時間ｔが経過した
後にコンデンサＣＬのＤＵＴ端子側の電位Ｖｔを測定
し、測定した電位Ｖｔが許容される電位の閾値ＶＯＨＳ
を超えた場合には、ＤＵＴ２０が不良であると判断す
る。この判断結果は不図示のメモリに書き込まれる。必
要な全ての試験パターンがＤＵＴに与えられるまでステ
ップ１８、ステップ２０を繰り返し、全ての試験パター
ンに対する試験が終了すると（Ｓ２４）、メモリから判
定結果を読み出して試験を終了する（Ｓ２４）。[0018] Then, with the DUT20 is stopped again stores electric capacitor C L to a predetermined voltage by the driver DR22 (S18). When the storage is completed, the driver DR2
2 and the test pattern is given to the DUT 20 to
T20 is operated (S20). Threshold V OHS potential the potential Vt of the DUT terminal side of the capacitor C L after test time t has elapsed to measure the measured voltage Vt is allowed
Is exceeded, it is determined that the DUT 20 is defective. This determination result is written to a memory (not shown). Steps 18 and 20 are repeated until all necessary test patterns are given to the DUT. When the tests for all the test patterns are completed (S24), the judgment results are read out from the memory and the test is terminated (S24).
【００１９】ドライバ２２によりコンデンサＣＬの充電
を開始又は終了するときに、スパイク電流が生じるおそ
れがある。そこで測定端子の電位が所定の値以下になっ
たときにデバイス電流を補う電源（ＶＳ）１０を設ける
ことが更に好ましい。電源１０は、補助電流を定電圧電
源４０からダイオードＤｐを介して端子に与える。定電
圧電源４０が生成する電圧からダイオードＤｐが降下さ
せる電位差を減じた電位よりも測定端子の電位Ｖｏが小
さくなった場合に、電源１０から補助電流がＤＵＴ２０
に供給される。[0019] When starting or terminating the charging of the capacitor C L by a driver 22, there is a risk that the spike current. Therefore, it is more preferable to provide a power supply (VS) 10 for supplementing the device current when the potential of the measurement terminal becomes equal to or lower than a predetermined value. The power supply 10 supplies an auxiliary current from the constant voltage power supply 40 to the terminal via the diode Dp. When the potential Vo at the measurement terminal is smaller than the potential obtained by subtracting the potential difference caused by the diode Dp from the voltage generated by the constant voltage power supply 40, the auxiliary current is supplied from the power supply 10 to the DUT 20.
Supplied to
【００２０】図７は、図５（Ａ）に示す疑似負荷回路１
８Ａを用いた場合における、電流測定装置の動作を示す
シーケンス図である。同図において、ＰＩＮはパターン
生成装置３０から供給される、ＤＵＴ２０の駆動信号、
ＰＨＬＤは、ドライバＤＲ２２を駆動する駆動信号、Ｖ
ＤＲは、ドライバＤＲ２２の出力、ＩＤＵＴは、ＤＵＴ
２０が動作したときに電源端子からＤＵＴ２０に供給さ
れる電流、ＩＬは、疑似負荷回路１８をコンデンサＣＬ
に接続した場合に、コンデンサＣＬから疑似負荷回路１
８へ流れる電流、ＳＴＲＯＢは、コンパレータ１４によ
り電源端子の電圧を取り込むためのストローブ信号、Ｖ
０は、電源端子の電圧（コンデンサＣＬにおける電源端
子側の電圧）である。FIG. 7 shows the pseudo load circuit 1 shown in FIG.
FIG. 9 is a sequence diagram showing an operation of the current measuring device when 8A is used. In the figure, P IN is supplied from the pattern generator 30, the drive signal of DUT 20,
P HLD, the drive signal for driving the driver DR22, V
DR is the output of the driver DR22, I DUT is DUT
Current 20 is supplied to the DUT20 from the power supply terminal when the operation, I L is the dummy load circuit 18 capacitor C L
When connected, the dummy load circuit 1 from the capacitor C L
8, a strobe signal for taking in the voltage of the power supply terminal by the comparator 14,
0 is the voltage of the power supply terminal (voltage of the power supply terminal side of the capacitor C L).
【００２１】ＣＬ＝０．１ｕＦ、キャリブレーションの
条件をＩＬ＝２０ｍＡ、ｔＣＡＬ＝５００ｎＳとする
と、その間に端子電圧は、 ＶＯＣ＝（２０ｍＡ × ５００ｎＳ）／約０．１ｕＦ
＝１００ｍＶ だけ変化する。すなわち端子電圧は、１００ｍＶ／５０
０ｎＳ＝５ｍＶ／２５ｎＳの速度で変化する。従って、
コンパレータ１４により２５ｎＳ毎に端子電圧Ｖｏをサ
ンプリングし、コンパレータＣＰ１４の出力が反転する
時間を検出すると、誤差５ｍＶの精度で端子電圧Ｖｏを
測定することができる。コンデンサＣＬの容量に誤差が
含まれるので、測定された端子電圧Ｖｏを用いて再度コ
ンデンサＣ Ｌの容量を算出する。例えばコンパレータＣ
Ｐ１４における判定値ＶＯＨを１００ｍＶに設定する
と、５ｍＶ／１００ｍＶ＝５％の精度でＣＬの値を算出
することができる。ＣＬの誤差が大きい場合はｔＣＡＬ
の範囲を広げることが好ましい。CL= 0.1uF, calibration
Condition IL= 20 mA, tCAL= 500 ns
And the terminal voltage between them is VOC= (20 mA × 500 nS) / about 0.1 uF
= 100 mV. That is, the terminal voltage is 100 mV / 50
It changes at a speed of 0 nS = 5 mV / 25 nS. Therefore,
The terminal voltage Vo is supported by the comparator 14 every 25 nS.
And the output of the comparator CP14 is inverted.
When the time is detected, the terminal voltage Vo is detected with an accuracy of 5 mV.
Can be measured. Capacitor CLError in the capacity of
Since it is included, re-
Capacitor C LIs calculated. For example, comparator C
Determination value V in P14OHSet to 100mV
And 5 mV / 100 mV = 5% accuracy with CLCalculate the value of
can do. CLIf the error ofCAL
Is preferably widened.
【００２２】算出したＣＬの値に基づいて、ＤＵＴ２０
の電源電流の良否を判定する為の閾値ＶＯＨＳを設定す
る。ある２０ｎＳの区間において、ＤＵＴ２０の動作時
における平均電源電流がＩＤＵＴｎ＝５０ｍＡであると
すると、２０ｎＳ後におけるコンデンサＣＬの電圧降下
の大きさは、 ＶＯＨＳ＝ＩＤＵＴｎ／ＣＬ＝（５０ｍＡ × ２０ｎ
Ｓ）／０．１ｕＦ＝１０ｍＶ となる。この値に所定のマージンを乗じて得られた値よ
りも試験時におけるコンデンサＣＬの電圧効降下が大き
い場合には、ＤＵＴ２０が不良であると判断することが
できる。[0022] based on the value of the calculated C L, DUT20
A threshold value V OHS for determining whether the power supply current is good or bad is set. In the section of a 20nS, the average power supply current in operation of DUT20 is assumed to be I DUTn = 50mA, the magnitude of the voltage drop of the capacitor C L after 20nS is, V OHS = I DUTn / C L = (50mA × 20n
S) /0.1 uF = 10 mV. If the voltage drop across the effective capacitor C L is large at the time of the test than the value obtained by multiplying a predetermined margin to this value, it can be determined that DUT20 is defective.
【００２３】図８は、図５（Ｂ）に示す疑似負荷回路１
８Ｂを用いた場合における、電流測定装置の動作を示す
シーケンス図である。図７と同一の信号には図７と同一
の記号を付したので、それらの説明は省略する。図８に
おいて、ＰＣＡＬは疑似負荷回路１８Ｂにおける出力電
圧の設定値である。コンデンサＣＬに蓄電した後に、疑
似負荷回路１８Ｂの出力制御電圧を下げることによりコ
ンデンサＣＬが放電する。FIG. 8 shows the pseudo load circuit 1 shown in FIG.
FIG. 8 is a sequence diagram showing an operation of the current measuring device when 8B is used. The same signals as those in FIG. 7 are denoted by the same symbols as those in FIG. 7, and thus description thereof is omitted. In FIG. 8, P CAL is a set value of the output voltage in the pseudo load circuit 18B. After the capacitor C L is charged, the output control voltage of the dummy load circuit 18B is reduced to discharge the capacitor C L.
【００２４】放電のために疑似負荷回路１８Ｂの出力電
圧を下げる下げ幅ＶＸを１Ｖ、疑似負荷回路１８Ｂに設
けられたドライバ３４の内部抵抗をＲＯ2＝５０Ωとす
ると、コンデンサＣＬからＩＬ＝２０ｍＡの電流が流れ
る。従って、図５（Ａ）に示す定電流回路１８Ａを用い
た場合と同様に、放電時の電圧変化速度に基づいてコン
デンサＣＬの容量を正確に算出することができる。算出
されたコンデンサＣＬの容量に基づいて、図７に示した
場合と同様にＤＵＴ２０の電源電流を算出することがで
きる。[0024] 1V the decrease width V X to lower the output voltage of the dummy load circuit 18B for discharge, if the internal resistance of the dummy load circuit 18B is provided to the driver 34 and R O2 = 50Ω, I L from the capacitor C L = 20 mA of current flows. Therefore, as in the case of using the constant current circuit 18A shown in FIG. 5 (A), it is possible to accurately calculate the capacitance of the capacitor C L based on the voltage change rate at the time of discharge. Based on the amount of the calculated capacitor C L, as in the case shown in FIG. 7 can be calculated supply current DUT 20.
【００２５】図９は、電流測定装置の他の実施形態を示
すブロック図である。図４に示した実施形態において
は、コンパレータＣＰ１４に定期的にストローブ信号を
入力し、端子電圧Ｖｏが規定値に到達するまでの時間を
測定することにより端子電流を測定した。しかし他の実
施形態としては、コンパレータＣＰ１４に代えて高速Ａ
／Ｄコントローラ２４を備え、所定の時間が経過したと
きの端子電圧Ｖｏをデジタルデータに変換して測定して
も良い。FIG. 9 is a block diagram showing another embodiment of the current measuring device. In the embodiment shown in FIG. 4, the terminal current is measured by periodically inputting a strobe signal to the comparator CP14 and measuring the time until the terminal voltage Vo reaches a specified value. However, in another embodiment, a high-speed A
A / D controller 24 may be provided, and the terminal voltage Vo when a predetermined time has elapsed may be converted into digital data and measured.
【００２６】また通常の試験と端子電流の測定試験の双
方を高速に行うためには、ダイオードＤｐをバイパスす
るバイパス回路を設けることが好ましい。例えば図９に
示すように、ダイオードＤｐのバイパスを遮断するスイ
ッチＳ３と、電源ＶＳへの負帰還線路を遮断するスイッ
チＳ２と、電源ＶＳの出力を電源ＶＳのセンス入力にフ
ィードバックするスイッチＳ１とを設ける。端子電流を
測定する場合には、スイッチＳ１、Ｓ２、Ｓ３をそれぞ
れＯＮ、ＯＦＦ、ＯＦＦとし、通常の試験を行うときに
は、スイッチＳ１、Ｓ２、Ｓ３をそれぞれＯＦＦ、Ｏ
Ｎ、ＯＮとすることにより、電流測定及び通常の試験を
高速に切り替えて実行することができる。In order to perform both the normal test and the terminal current measurement test at high speed, it is preferable to provide a bypass circuit for bypassing the diode Dp. For example, as shown in FIG. 9, a switch S3 for cutting off the bypass of the diode Dp, a switch S2 for cutting off the negative feedback line to the power supply VS, and a switch S1 for feeding back the output of the power supply VS to the sense input of the power supply VS. Provide. When measuring the terminal current, the switches S1, S2, and S3 are turned ON, OFF, and OFF, respectively. When performing a normal test, the switches S1, S2, and S3 are turned OFF and O, respectively.
By setting N and ON, the current measurement and the normal test can be switched and executed at high speed.
【００２７】（その他）測定端子におけるＤＵＴの電流
が大きい場合、特に測定端子が電源電流の大きな電源端
子である場合は、ＤＵＴを動作させている間に電圧Ｖｏ
が大きく降下する。このため、ＤＵＴの本来の電源電流
を正確に測定することができない。この様な場合は、コ
ンデンサＣＬの容量を大きくすることが好ましい。容量
が大きなコンデンサＣＬの蓄電時間を短くするために
は、ドライバＤＲ２２を複数個並列に設けても良い。ま
た、コンデンサＣＬの容量を算出するキャリブレーショ
ンを、実際にＤＵＴが動作している場合に近似した環境
で行うためには、疑似負荷回路１８を複数並列に設けて
も良い。この場合は、複数の疑似負荷回路１８の動作タ
イミングをそれぞれ独立に設定することにより、多様な
電流ＩＬの波形において、端子電圧Ｖｏの降下の大きさ
を測定することができる。(Others) When the current of the DUT at the measurement terminal is large, particularly when the measurement terminal is a power supply terminal having a large power supply current, the voltage Vo is maintained while the DUT is operating.
Falls significantly. Therefore, the original power supply current of the DUT cannot be accurately measured. In such a case, it is preferable to increase the capacitance of the capacitor C L. Capacity in order to shorten the power storage time of large capacitor C L may be provided with a driver DR22 a plurality parallel. Further, the calibration calculating the capacitance of the capacitor C L, in order to perform actual environment which approximates when the DUT is operating, may be provided with dummy load circuit 18 in a plurality parallel. In this case, by setting independently the operation timing of the plurality of dummy load circuit 18, the waveform of a variety of current I L, it is possible to measure the size of the drop of the terminal voltage Vo.
【００２８】上記実施形態においては、予めコンデンサ
ＣＬの容量を算出し、それに基づいてＤＵＴの測定端子
に生じる電流を測定した。しかしながら他の実施形態と
しては、予めコンデンサＣＬを所定の電圧に蓄電した後
で、ＤＵＴの動作を停止し、ＤＵＴの被測定端子に許容
される最大の電流を疑似負荷回路１８から出力して所定
時間経過後の電圧を閾値電圧として測定しておいてもよ
い。この場合は、実際の試験時にコンデンサＣＬの電圧
が閾値電圧より小さくなるか否かによってＤＵＴ２０の
良否を判断することができる。[0028] In the above embodiment, previously calculates the capacitance of the capacitor C L, the measurement of the current generated in the measuring terminals of the DUT based on it. However Other embodiments, after storing electric advance capacitor C L to a predetermined voltage, and stops the operation of the DUT, and outputs the maximum current allowed in the measured terminal of the DUT from the dummy load circuit 18 The voltage after a predetermined time has elapsed may be measured as the threshold voltage. In this case, it is possible to determine the acceptability of DUT20 depending on whether the voltage of the capacitor C L is smaller than the threshold voltage during the actual test.
【００２９】以上、本発明を実施の形態を用いて説明し
たが、本発明の技術的範囲は上記実施の形態に記載の範
囲には限定されない。上記実施の形態に、多様な変更又
は改良を加えることができることが当業者に明らかであ
る。その様な変更又は改良を加えた形態も本発明の技術
的範囲に含まれ得ることが、特許請求の範囲の記載から
明らかである。Although the present invention has been described with reference to the embodiment, the technical scope of the present invention is not limited to the scope described in the above embodiment. It is apparent to those skilled in the art that various changes or improvements can be added to the above embodiment. It is apparent from the description of the appended claims that embodiments with such changes or improvements can be included in the technical scope of the present invention.
【００３０】[0030]
【発明の効果】上記説明から明らかなように、本発明に
よれば試験対象のデバイスの各ピンに生じる電流を正確
に測定することができる。As is apparent from the above description, according to the present invention, the current generated at each pin of the device under test can be accurately measured.
【図１】 従来の電流測定方法を示すブロック図であ
る。FIG. 1 is a block diagram showing a conventional current measuring method.
【図２】 電流測定方法の原理を示す説明図である。FIG. 2 is an explanatory diagram showing the principle of a current measuring method.
【図３】 従来の電流測定方法を示す他のブロック図で
ある。FIG. 3 is another block diagram showing a conventional current measuring method.
【図４】 本実施形態による電流測定方法を示すブロッ
ク図である。FIG. 4 is a block diagram illustrating a current measuring method according to the present embodiment.
【図５】 疑似負荷回路１８の詳細な構成を示すブロッ
ク図である。FIG. 5 is a block diagram showing a detailed configuration of a pseudo load circuit 18.
【図６】 本実施形態による電流測定方法を示すフロー
チャートである。FIG. 6 is a flowchart illustrating a current measuring method according to the present embodiment.
【図７】 本実施形態による電流測定方法のシーケンス
を示すシーケンス図である。FIG. 7 is a sequence diagram showing a sequence of a current measuring method according to the present embodiment.
【図８】 本実施形態による電流測定方法の他のシーケ
ンスを示すシーケンス図である。FIG. 8 is a sequence diagram showing another sequence of the current measuring method according to the present embodiment.
【図９】 本発明による電流測定装置の他の実施形態を
示すブロック図である。FIG. 9 is a block diagram showing another embodiment of the current measuring device according to the present invention.
１０ 電源 １２ 電流電圧変換器 １
４ コンパレータ １６ 抵抗 １８ 疑似負荷回路 ２
０ ＤＵＴ ２２ ドライバ ２４ Ａ／Ｄコントローラ ３
０ パターン発生装置 ３２ 電流算出手段 ３４ ドライバ ４
０ 定電圧電源10 Power supply 12 Current-voltage converter 1
4 Comparator 16 Resistance 18 Pseudo load circuit 2
0 DUT 22 Driver 24 A / D controller 3
0 pattern generator 32 current calculation means 34 driver 4
0 constant voltage power supply
─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成１１年１月１２日（１９９９．１．１
２）[Submission date] January 12, 1999 (1999.1.1)
2)
【手続補正１】[Procedure amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００２２[Correction target item name] 0022
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【００２２】 算出したＣＬの値に基づいて、ＤＵＴ２
０の電源電流の良否を判定する為の閾値ＶＯＨＳを設定
する。ある２０ｎＳの区間において、ＤＵＴ２０の動作
時における平均電源電流がＩＤＵＴｎ＝５０ｍＡである
とすると、２０ｎＳ後におけるコンデンサＣＬの電圧降
下の大きさは、ＶＯＨＳ＝（ＩＤＵＴ × Ｔｘ）／ＣＬ＝（５０ｍＡ
× ２０ｎＳ）／０．１ｕＦ＝１０ｍＶ となる。この値に所定のマージンを乗じて得られた値よ
りも試験時におけるコンデンサＣＬの電圧効降下が大き
い場合には、ＤＵＴ２０が不良であると判断することが
できる。[0022] based on the value of the calculated C L, DUT2
A threshold value V OHS for determining whether the power supply current is 0 is set. In the section of a 20nS, the average power supply current in operation of DUT20 is assumed to be I DUTn = 50mA, the magnitude of the voltage drop of the capacitor C L after 20nS is, V OHS = (I DUT × T x) / C L = (50 mA
× 20 nS) /0.1 uF = 10 mV . If the voltage drop across the effective capacitor C L is large at the time of the test than the value obtained by multiplying a predetermined margin to this value, it can be determined that DUT20 is defective.
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G003 AA07 AB02 AB07 AE01 AE08 AF06 AH01 AH04 AH05 2G032 AA03 AA07 AD01 AD03 AE07 AE08 AE12 AE14 AG10 AH04 AL00 2G035 AA13 AB02 AC02 AD04 AD10 AD13 AD19 AD23 AD44 AD49 AD56 AD61 AD65 9A001 BB06 KK37 LL05 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 2G003 AA07 AB02 AB07 AE01 AE08 AF06 AH01 AH04 AH05 2G032 AA03 AA07 AD01 AD03 AE07 AE08 AE12 AE14 AG10 AH04 AL00 2G035 AA13 AB02 AC02 AD04 AD10 AD13 AD19 AD56 AD44 AD9 KK37 LL05
Claims (19)
の端子に生じるデバイス電流を測定する電流測定方法で
あって、 前記端子と前記半導体デバイスのアース電位との間にコ
ンデンサを接続するステップと、 前記コンデンサを所定の電圧に蓄電するステップと、 前記被試験デバイスを動作させる動作ステップと、 所定の試験時間経過後に前記コンデンサの前記端子側の
電位を測定するステップと、 前記試験時間、前記コンデンサの容量及び前記電位に基
づいて前記デバイス電流を算出するステップとを備えた
ことを特徴とする電流測定方法。1. A current measuring method for measuring a device current generated at a terminal of a semiconductor device using a semiconductor test apparatus, comprising: connecting a capacitor between the terminal and a ground potential of the semiconductor device; Storing a capacitor to a predetermined voltage; operating an operation of the device under test; measuring a potential on the terminal side of the capacitor after a predetermined test time elapses; the test time and the capacitance of the capacitor And calculating the device current based on the potential.
初期化ステップと、 前記コンデンサに所定の電流を与える加電流ステップ
と、 所定の時間経過後に前記コンデンサの前記端子側の変化
電位を測定するステップと、 前記所定の電流、前記所定の時間、及び前記変化電位に
基づいて前記コンデンサの前記容量を算出するステップ
とを更に備えたことを特徴とする請求項１に記載の電流
測定方法。2. An initialization step of setting the capacitor to a predetermined voltage; an applying step of applying a predetermined current to the capacitor; and a step of measuring a change potential on the terminal side of the capacitor after a predetermined time has elapsed. The method according to claim 1, further comprising: calculating the capacitance of the capacitor based on the predetermined current, the predetermined time, and the change potential.
初期化ステップと、 前記コンデンサに所定の電流を与える加電流ステップ
と、 前記コンデンサの前記端子側の電位が所定の変化電位に
なるまでの時間を測定するステップと、 前記所定の電流、前記時間、及び前記変化電位に基づい
て前記コンデンサの前記容量を算出するステップとを更
に備えたことを特徴とする請求項１に記載の電流測定方
法。3. an initialization step of setting the capacitor to a predetermined voltage; an applying step of applying a predetermined current to the capacitor; and a time until the potential of the terminal of the capacitor becomes a predetermined change potential. The method according to claim 1, further comprising: measuring the predetermined current, the time, and the change potential, and calculating the capacitance of the capacitor.
定の電流は前記コンデンサに蓄積された前記正電圧を放
電させる電流であることを特徴とする請求項２又は３に
記載の電流測定方法。4. The current measurement according to claim 2, wherein the predetermined voltage is a positive voltage, and the predetermined current is a current for discharging the positive voltage stored in the capacitor. Method.
前記コンデンサに与えるステップを有することを特徴と
する請求項２又は３に記載の電流測定方法。5. The current measuring method according to claim 2, wherein said applying current step includes a step of applying a known constant current to said capacitor.
既知の抵抗を介して前記コンデンサに与えるステップを
有することを特徴とする請求項２又は３に記載の電流測
定方法。6. The current measuring method according to claim 2, wherein said applying current step includes a step of applying a known constant voltage to said capacitor via a known resistor.
最大の許容電流及び前記コンデンサの前記容量に基づい
て、前記試験時間経過後において許容される前記電位の
範囲を計算するステップと、 前記電位が前記範囲に含まれない場合に、前記半導体デ
バイスが不良であると判断するステップとを更に備えた
ことを特徴とする請求項１に記載の電流測定方法。7. A step of calculating a range of the potential allowed after the test time has elapsed based on a maximum allowable current allowed at the terminal and the capacitance of the capacitor; Determining that the semiconductor device is defective if not included in the range, the current measuring method according to claim 1, further comprising:
ときに、前記デバイス電流を補う補助電流を前記端子に
与える補助ステップを更に備えたことを特徴とする請求
項１に記載の電流測定方法。8. The current according to claim 1, further comprising: an auxiliary step of applying an auxiliary current to the terminal when the potential of the terminal becomes equal to or less than a predetermined value. Measuring method.
イオードを介して前記補助電流を前記端子に与えること
を特徴とする請求項７に記載の電流測定方法。9. The current measuring method according to claim 7, wherein said auxiliary step supplies said auxiliary current to said terminal from a constant voltage power supply via a diode.
を供給する電源端子であることを特徴とする請求項１に
記載の電流測定方法。10. The method according to claim 1, wherein the terminal is a power supply terminal for supplying power to the semiconductor device.
ス電流を測定する電流測定装置であって、 前記端子と前記半導体デバイスのアース電位との間に接
続されたコンデンサと、 前記コンデンサを所定の電圧に蓄電するドライバと、 前記被試験デバイスを動作させるパターン生成装置と、 所定の試験時間経過後に前記コンデンサの前記端子側の
電位を測定するコンパレータと、 前記試験時間、前記コンデンサの容量及び前記電位に基
づいて前記デバイス電流を算出する手段とを備えたこと
を特徴とする電流測定装置。11. A current measuring device for measuring a device current generated at a terminal of a semiconductor device, comprising: a capacitor connected between the terminal and a ground potential of the semiconductor device; and storing the capacitor at a predetermined voltage. A pattern generating device that operates the device under test; a comparator that measures the potential of the terminal of the capacitor after a predetermined test time has elapsed; and a comparator that measures the test time, the capacitance of the capacitor, and the potential. Means for calculating the device current.
た後に前記コンデンサに所定の電流を与える疑似負荷回
路と、 前記疑似負荷回路により所定の時間前記所定の電流を前
記コンデンサに与えた後に前記コンパレータで測定した
前記端子側の電位、及び前記所定の電流に基づいて前記
コンデンサの前記容量を算出する手段とを更に備えたこ
とを特徴とする請求項１１に記載の電流測定装置。12. A pseudo load circuit for applying a predetermined current to the capacitor after setting the capacitor to a predetermined voltage; and a comparator for supplying the predetermined current to the capacitor for a predetermined time by the pseudo load circuit. 12. The current measuring device according to claim 11, further comprising: means for calculating the capacitance of the capacitor based on the measured potential on the terminal side and the predetermined current.
所定の電流は前記コンデンサに蓄積された前記正電圧を
放電させる電流であることを特徴とする請求項１２に記
載の電流測定装置。13. The current measuring device according to claim 12, wherein the predetermined voltage is a positive voltage, and the predetermined current is a current for discharging the positive voltage stored in the capacitor.
前記コンデンサに与えることを特徴とする請求項１２に
記載の電流測定装置14. The current measuring device according to claim 12, wherein the pseudo load circuit supplies a known constant current to the capacitor.
既知の抵抗を介して前記コンデンサに与えることを特徴
とする請求項１２に記載の電流測定装置15. The current measuring device according to claim 12, wherein the pseudo load circuit applies a known constant voltage to the capacitor via a known resistor.
る最大の許容電流及び前記コンデンサの前記容量に基づ
いて、前記試験時間経過後において許容される前記電位
の範囲を計算する手段と、 前記電位が前記範囲に含まれない場合に、前記半導体デ
バイスが不良であると判断する手段とを更に備えたこと
を特徴とする請求項１１に記載の電流測定装置。16. A means for calculating a range of the potential allowed after the test time has elapsed based on a maximum allowable current allowed at the terminal and the capacitance of the capacitor; 12. The current measuring device according to claim 11, further comprising: means for determining that the semiconductor device is defective when not included in the range.
たときに、前記デバイス電流を補う補助電流を前記端子
に与える電源を更に備えたことを特徴とする請求項１１
に記載の電流測定装置。17. The power supply according to claim 11, further comprising: a power supply that supplies an auxiliary current to the terminal when the potential of the terminal becomes equal to or lower than a predetermined value.
The current measuring device according to claim 1.
オードを更に備えたことを特徴とする請求項１７に記載
の電流測定装置。18. The current measuring device according to claim 17, further comprising a diode connecting the power supply and the terminal.
を供給する電源端子であることを特徴とする請求項１１
に記載の電流測定装置。19. The terminal according to claim 11, wherein the terminal is a power supply terminal for supplying power to the semiconductor device.
The current measuring device according to claim 1.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10343427A JP2000171493A (en) | 1998-12-02 | 1998-12-02 | Method and instrument for measuring current |
| KR1019990054466A KR100334398B1 (en) | 1998-12-02 | 1999-12-02 | Current measuring method and current measuring apparatus |
| TW088120961A TW434873B (en) | 1998-12-02 | 1999-12-16 | Current measurement method and current measurement device |
| US09/905,026 US6492831B2 (en) | 1998-12-02 | 2001-07-13 | Current measuring method and current measuring apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10343427A JP2000171493A (en) | 1998-12-02 | 1998-12-02 | Method and instrument for measuring current |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000171493A true JP2000171493A (en) | 2000-06-23 |
Family
ID=18361439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10343427A Withdrawn JP2000171493A (en) | 1998-12-02 | 1998-12-02 | Method and instrument for measuring current |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2000171493A (en) |
| KR (1) | KR100334398B1 (en) |
| TW (1) | TW434873B (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005516226A (en) * | 2002-01-30 | 2005-06-02 | フォームファクター，インコーポレイテッド | Predictive adaptive power supply for integrated circuits under test. |
| WO2007049331A1 (en) * | 2005-10-25 | 2007-05-03 | Renesas Technology Corp. | Connecting device, iddq test method and semiconductor integrated circuit |
| JP2007172766A (en) * | 2005-12-22 | 2007-07-05 | Matsushita Electric Ind Co Ltd | Semiconductor leak current detector, leak current measuring method, semiconductor leak current detector with voltage trimming function, reference voltage trimming method, and semiconductor integrated circuit therefor |
| JP2007523518A (en) * | 2003-12-10 | 2007-08-16 | クウォリタウ・インコーポレーテッド | Pulse current source circuit with charge booster |
| KR20180128708A (en) * | 2017-05-24 | 2018-12-04 | 포스필 주식회사 | Current measuring apparatus including means of charging and discharging and current measuring method using the same |
| CN109799451A (en) * | 2019-04-16 | 2019-05-24 | 长沙丰灼通讯科技有限公司 | A kind of current testing device on production line |
-
1998
- 1998-12-02 JP JP10343427A patent/JP2000171493A/en not_active Withdrawn
-
1999
- 1999-12-02 KR KR1019990054466A patent/KR100334398B1/en not_active IP Right Cessation
- 1999-12-16 TW TW088120961A patent/TW434873B/en not_active IP Right Cessation
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7714603B2 (en) | 2000-01-18 | 2010-05-11 | Formfactor, Inc. | Predictive, adaptive power supply for an integrated circuit under test |
| JP2005516226A (en) * | 2002-01-30 | 2005-06-02 | フォームファクター，インコーポレイテッド | Predictive adaptive power supply for integrated circuits under test. |
| JP2007523518A (en) * | 2003-12-10 | 2007-08-16 | クウォリタウ・インコーポレーテッド | Pulse current source circuit with charge booster |
| WO2007049331A1 (en) * | 2005-10-25 | 2007-05-03 | Renesas Technology Corp. | Connecting device, iddq test method and semiconductor integrated circuit |
| JP2007172766A (en) * | 2005-12-22 | 2007-07-05 | Matsushita Electric Ind Co Ltd | Semiconductor leak current detector, leak current measuring method, semiconductor leak current detector with voltage trimming function, reference voltage trimming method, and semiconductor integrated circuit therefor |
| KR20180128708A (en) * | 2017-05-24 | 2018-12-04 | 포스필 주식회사 | Current measuring apparatus including means of charging and discharging and current measuring method using the same |
| KR101970273B1 (en) | 2017-05-24 | 2019-04-18 | 포스필 주식회사 | Current measuring apparatus including means of charging and discharging and current measuring method using the same |
| CN109799451A (en) * | 2019-04-16 | 2019-05-24 | 长沙丰灼通讯科技有限公司 | A kind of current testing device on production line |
| CN109799451B (en) * | 2019-04-16 | 2019-07-12 | 长沙丰灼通讯科技有限公司 | A kind of current testing device on production line |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000047865A (en) | 2000-07-25 |
| KR100334398B1 (en) | 2002-05-03 |
| TW434873B (en) | 2001-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6456103B1 (en) | Apparatus for reducing power supply noise in an integrated circuit | |
| US7342405B2 (en) | Apparatus for reducing power supply noise in an integrated circuit | |
| US7539075B2 (en) | Implementation of a fusing scheme to allow internal voltage trimming | |
| US6879174B2 (en) | Testing method and testing device for semiconductor integrated circuits | |
| KR100223077B1 (en) | Apparatus for testing integrated circuit | |
| KR20010020388A (en) | Integrated circuit tester with compensation for leakage current | |
| KR101063123B1 (en) | Power Supply, Test Device and Power Voltage Stabilizer | |
| JP2000171493A (en) | Method and instrument for measuring current | |
| US6492831B2 (en) | Current measuring method and current measuring apparatus | |
| US20110299332A1 (en) | Test system and high voltage measurement method | |
| WO2004104605A1 (en) | Current measurement device and test device | |
| US20070024314A1 (en) | Test system and single-chip tester capable of testing a plurality of chips simultaneously | |
| US7126326B2 (en) | Semiconductor device testing apparatus, semiconductor device testing system, and semiconductor device testing method for measuring and trimming the output impedance of driver devices | |
| JP2004347421A (en) | Current measuring apparatus and testing device | |
| JP2002156403A (en) | Apparatus for testing electronic device | |
| JP4380601B2 (en) | Circuit for testing semiconductor device and test apparatus for semiconductor device | |
| KR20070038675A (en) | Apparatus and method for controlling voltage of semiconductor integrated circuit | |
| JPS59231459A (en) | Testing apparatus | |
| JPH07218573A (en) | Ic leg floatage, bridge solder detecting method by in-circuit tester | |
| CN115436777A (en) | Open short circuit testing arrangement | |
| KR100916763B1 (en) | semiconductor device test system | |
| JPH11133117A (en) | Comparator circuit | |
| WO2009122315A1 (en) | Integrated circuit with test arrangement, integrated circuit arrangement and text method | |
| JP2003279625A (en) | Semiconductor integrated circuit | |
| JP2001174513A (en) | Semiconductor integrated circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060207 |