JP2000167191A5 - - Google Patents

Description

【書類名】 明細書
【発明の名称】 遊技機
【特許請求の範囲】
【請求項１】
乱数カウンタと、その乱数カウンタの値を所定の範囲内で更新する第１更新手段と、所定の契機に基づいて前記乱数カウンタの値を読み出す読出手段と、その読出手段により読み出された前記乱数カウンタの値が予め定められた値と一致する場合に遊技者に所定の遊技価値を付与する制御手段とを備えた遊技機において、
前記乱数カウンタの値は、前記第１更新手段により所定回更新されることで一周するものであり、
前記第１更新手段は、前記乱数カウンタの値が一周すると、前記所定の範囲内のいずれかの値を更新の初期値として次の周の更新を行うものであり、
前記制御手段は、
前記乱数カウンタの値が一周する毎に、前記第１更新手段の更新の初期値を変更する変更手段と、
前記所定の範囲と同じ範囲で更新され、前記変更手段が初期値の変更に使用する少なくとも２バイトで構成された初期値カウンタと、
その初期値カウンタの値を読み出して、その値を加算方向に更新し、更新された値を前記初期値カウンタへ下位バイト上位バイトの順に書き込む第２更新手段とを備え、
定期的な割込信号に基づいて定期処理を行うとともに、その定期処理の終了の後、次の割込信号に基づく定期処理が行われるまでの期間に繰り返し所定の処理を行うものであり、
その所定の処理において、前記第２更新手段による、読み出し、更新、および書き込み処理が行われることを特徴とする遊技機。
【請求項２】
乱数カウンタと、その乱数カウンタの値を所定の範囲内で更新する第１更新手段と、所定の契機に基づいて前記乱数カウンタの値を読み出す読出手段と、その読出手段により読み出された前記乱数カウンタの値が予め定められた値と一致する場合に遊技者に所定の遊技価値を付与する制御手段とを備えた遊技機において、
前記乱数カウンタの値は、前記第１更新手段により所定回更新されることで一周するものであり、
前記第１更新手段は、前記乱数カウンタの値が一周すると、前記所定の範囲内のいずれかの値を更新の初期値として次の周の更新を行うものであり、
前記制御手段は、
前記乱数カウンタの値が一周する毎に、前記第１更新手段の更新の初期値を変更する変更手段と、
前記所定の範囲と同じ範囲で更新され、前記変更手段が初期値の変更に使用する少なくとも２バイトで構成された初期値カウンタと、
その初期値カウンタの値を読み出して、その値を減算方向に更新し、更新された値を前記初期値カウンタへ上位バイト下位バイトの順に書き込む第２更新手段とを備え、
定期的な割込信号に基づいて定期処理を行うとともに、その定期処理の終了の後、次の割込信号に基づく定期処理が行われるまでの期間に繰り返し所定の処理を行うものであり、
その所定の処理において、前記第２更新手段による、読み出し、更新、および書き込み処理が行われることを特徴とする遊技機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】 本発明は、パチンコ遊技機などに代表される遊技機に関し、特に、「ぶら下げ基板」等による不正行為を防止することができる遊技機に関するものである。
【０００２】
【従来の技術】 この種のパチンコ遊技機は、複数種類の図柄を変動表示可能な表示装置を備えており、遊技領域に打ち込まれた打球が図柄作動ゲートを通過すると、変動表示を開始するように構成されている。この変動表示が予め定められた図柄の組み合わせと一致して停止すると、大当たりとなって、遊技者に所定の遊技価値が付与され、大量の遊技球が払出可能な状態となる。
【０００３】
かかる大当たりの発生の有無は、打球が図柄作動ゲートを通過するタイミングで決定される。即ち、１カウントずつ定期的に一定の範囲で（例えば、１カウントずつ、２ｍｓ毎に、０から６３０の範囲で）更新されるカウンタを備え、打球が図柄作動ゲートを通過したときに、そのカウンタの値を読み出して、読み出されたカウンタの値が、例えば「７」などの所定値と一致する場合に、大当たりを発生するようにしている。
【０００４】
【発明が解決しようとする課題】 ところが、最近、「ぶら下げ基板」と呼ばれる不正な基板を使用した不正行為が報告されている。この不正行為は、制御基板と表示装置の表示用基板等との間に、不正な基板をぶら下げて（不正な「ぶら下げ基板」を取り付けて）、不当に大当たりを発生させるというものである。具体的には、前記したパチンコ遊技機に設けられる大当たりを決定するためのカウンタと同様の働きをするカウンタ（１カウントずつ定期的に一定の範囲で更新されるカウンタ）を「ぶら下げ基板」内に設け、そのカウンタの値をパチンコ遊技機の電源投入に合わせてリセット（０クリア）することにより、「ぶら下げ基板」内で大当たりの発生タイミングを把握するのである。そして、その把握した大当たりの発生タイミングに合わせて、「ぶら下げ基板」内で打球の図柄作動ゲート通過信号を不正に生成し、これをパチンコ遊技機の制御基板へ出力して、不当に大当たりを発生させるというものである。遊技場などでは、この「ぶら下げ基板」を用いた不正行為により、多大な被害を被っているという問題点があった。
【０００５】
本発明は上述した問題点を解決するためになされたものであり、大当たりの発生タイミングの把握を不可能にして、「ぶら下げ基板」等を用いた不正行為を防止することができる遊技機を提供することを目的としている。
【０００６】
【課題を解決するための手段】 この目的を達成するために請求項１記載の遊技機は、乱数カウンタと、その乱数カウンタの値を所定の範囲内で更新する第１更新手段と、所定の契機に基づいて前記乱数カウンタの値を読み出す読出手段と、その読出手段により読み出された前記乱数カウンタの値が予め定められた値と一致する場合に遊技者に所定の遊技価値を付与する制御手段とを備え、更に、前記乱数カウンタの値は、前記第１更新手段により所定回更新されることで一周するものであり、前記第１更新手段は、前記乱数カウンタの値が一周すると、前記所定の範囲内のいずれかの値を更新の初期値として次の周の更新を行うものであり、前記制御手段は、前記乱数カウンタの値が一周する毎に、前記第１更新手段の更新の初期値を変更する変更手段と、前記所定の範囲と同じ範囲で更新され、前記変更手段が初期値の変更に使用する少なくとも２バイトで構成された初期値カウンタと、その初期値カウンタの値を読み出して、その値を加算方向に更新し、更新された値を前記初期値カウンタへ下位バイト上位バイトの順に書き込む第２更新手段とを備え、定期的な割込信号に基づいて定期処理を行うとともに、その定期処理の終了の後、次の割込信号に基づく定期処理が行われるまでの期間に繰り返し所定の処理を行うものであり、その所定の処理において、前記第２更新手段による、読み出し、更新、および書き込み処理が行われる。
【０００７】
また、請求項２記載の遊技機は、乱数カウンタと、その乱数カウンタの値を所定の範囲内で更新する第１更新手段と、所定の契機に基づいて前記乱数カウンタの値を読み出す読出手段と、その読出手段により読み出された前記乱数カウンタの値が予め定められた値と一致する場合に遊技者に所定の遊技価値を付与する制御手段とを備え、更に、前記乱数カウンタの値は、前記第１更新手段により所定回更新されることで一周するものであり、前記第１更新手段は、前記乱数カウンタの値が一周すると、前記所定の範囲内のいずれかの値を更新の初期値として次の周の更新を行うものであり、前記制御手段は、前記乱数カウンタの値が一周する毎に、前記第１更新手段の更新の初期値を変更する変更手段と、前記所定の範囲と同じ範囲で更新され、前記変更手段が初期値の変更に使用する少なくとも２バイトで構成された初期値カウンタと、その初期値カウンタの値を読み出して、その値を減算方向に更新し、更新された値を前記初期値カウンタへ上位バイト下位バイトの順に書き込む第２更新手段とを備え、定期的な割込信号に基づいて定期処理を行うとともに、その定期処理の終了の後、次の割込信号に基づく定期処理が行われるまでの期間に繰り返し所定の処理を行うものであり、その所定の処理において、前記第２更新手段による、読み出し、更新、および書き込み処理が行われる。
【０００８】
本発明の遊技機によれば、乱数カウンタの値は、第１更新手段により更新されると共に、所定の契機により読出手段によって読み出される。読み出された乱数カウンタの値が予め定められた値と一致すると、大当たりとなって、遊技者に所定の遊技価値が付与される。
【０００９】
乱数カウンタの更新の初期値は、初期値カウンタの値に基づいて変更される。このように、乱数カウンタの更新の初期値は、固定値ではなく、定期的に変更される値であるので、遊技機の電源投入に合わせて、「ぶら下げ基板」等がその内部の不正なカウンタをリセットしても、その不正なカウンタの値を乱数カウンタの値と一致させることはできない。従って、「ぶら下げ基板」等が大当たりの発生タイミングを把握することを防止することができるのである。
【００１０】
しかも、乱数カウンタの更新の初期値の変更に使用される初期値カウンタの値は、定期的な割込信号に基づいて実行される定期処理後の時間に、第２更新手段によって繰り返し更新される。定期処理後の時間の長さは、遊技の状態に応じて変化するので、「ぶら下げ基板」等で把握することはできない。よって、かかる定期処理後の時間に第２更新手段を繰り返し実行して初期値カウンタの値を更新しているので、この点においても「ぶら下げ基板」等による乱数カウンタの値の把握を防止することができる。
【００１１】
【００１２】
【００１３】
【００１４】
【００１５】
【００１６】
【発明の実施の形態】 以下、本発明の好ましい実施例について、添付図面を参照して説明する。本実施例では、遊技機の一例としてパチンコ遊技機、特に、第１種パチンコ遊技機を用いて説明する。なお、本発明を第３種パチンコ遊技機や他の遊技機に用いることは、当然に可能である。
【００１７】
図１は、第１実施例におけるパチンコ遊技機Ｐの遊技盤の正面図である。遊技盤１の周囲には、打球が入賞することにより５個から１５個の遊技球が払い出される複数の入賞口２が設けられている。また、遊技盤１の中央には、複数種類の識別情報としての図柄などを表示する液晶（ＬＣＤ）ディスプレイ３が設けられている。このＬＣＤディスプレイ３の表示画面は横方向に３分割されており、３分割された各表示領域において、それぞれ図柄の変動表示が行われる。
【００１８】
ＬＣＤディスプレイ３の下方には、図柄作動ゲート（第１種始動口）４が設けられ、打球がこの図柄作動ゲート４を通過することにより、前記したＬＣＤディスプレイ３の変動表示が開始される。図柄作動ゲート４の下方には、特定入賞口（大入賞口）５が設けられている。この特定入賞口５は、ＬＣＤディスプレイ３の変動後の表示結果が予め定められた図柄の組み合わせの１つと一致する場合に、大当たりとなって、打球が入賞しやすいように所定時間（例えば、３０秒経過するまで、あるいは、打球が１０個入賞するまで）開放される入賞口である。この特定入賞口５内には、Ｖゾーン５ａが設けられており、特定入賞口５の開放中に、打球がＶゾーン５ａ内を通過すると、継続権が成立して、特定入賞口５の閉鎖後、再度、その特定入賞口５が所定時間（又は、特定入賞口５に打球が所定個数入賞するまで）開放される。この特定入賞口５の開閉動作は、最高で１６回（１６ラウンド）繰り返し可能にされており、開閉動作の行われ得る状態が、いわゆる所定の遊技価値の付与された状態（特別遊技状態）である。
【００１９】
図２は、かかるパチンコ遊技機Ｐの電気的構成を示したブロック図である。パチンコ遊技機Ｐの制御部Ｃは、演算装置であるＣＰＵ１１と、そのＣＰＵ１１により実行される各種の制御プログラムや固定値データを記憶したＲＯＭ１２と、各種のデータ等を一時的に記憶するためのメモリであるＲＡＭ１３とを備えている。図３から図５に示すフローチャートのプログラムは、制御プログラムの一部としてＲＯＭ１２内に記憶されている。
【００２０】
ＣＰＵ１１は、演算を行うＡＬＵのほか、アキュームレータ（以下「Ａｃｃ」と称す）１１ａや複数の内部レジスタ１１ｂ、フラグレジスタ１１ｃを備えている。ＲＡＭ１３内に設けられるカウンタ等の値は、一旦、ＣＰＵ１１の内部レジスタ１１ｂへロードされ（書き込まれ）、その内部レジスタ１１ｂ内で更新された後に、ＲＡＭ１３の元のカウンタ内へセイブされて（書き込まれて）、更新される。
【００２１】
なお、６８系の８ビットＣＰＵ１１では、ペアになっている２バイト（１６ビット）の内部レジスタ１１ｂの値を、連続したアドレスの２バイトのメモリ（ＲＡＭ１３内）へ１命令でセイブする（書き込む）ことができる。この場合の書き込みは、バスライン１４のデータバスは８ビットで構成されるので、上位バイト、下位バイトの順に行われる。また、８０系の８ビットＣＰＵでは、６８系のＣＰＵ１１とは逆に、ペアになっている２バイト（１６ビット）の内部レジスタの値を、連続したアドレスの２バイトのメモリへ、下位バイト上位バイトの順に１命令でセイブすることができる。
【００２２】
ＲＡＭ１３は、乱数カウンタ１３ａと、初期値カウンタ１３ｂと、初期値メモリ１３ｃとを備えている。乱数カウンタ１３ａは、大当たりの発生を決定するためのカウンタであり、図４の乱数更新処理（Ｓ６）によって、「０〜６３０（０〜２７６ｈ）」の範囲で、２ｍｓ毎に１カウントずつ更新される。このため乱数カウンタ１３ａは２バイトで構成されている。打球が図柄作動ゲート４を通過したときに取得した乱数カウンタ１３ａの値が例えば「７」であると、大当たりが発生する。大当たりが発生すると、大当たりコマンドが制御部Ｃから後述する表示装置Ｄへ送られる。表示装置Ｄは、この大当たりコマンドに基づいて、ＬＣＤディスプレイ３の変動表示を大当たりの状態に制御する。
【００２３】
初期値カウンタ１３ｂは、乱数カウンタ１３ａの更新の初期値をカウントするためのカウンタであり、乱数カウンタ１３ａと同様に２バイトで構成されている。この初期値カウンタ１３ｂの値は、図５の初期値カウンタ更新処理（Ｓ２１）によって、乱数カウンタ１３ａの更新範囲と同じ「０〜６３０（２７６ｈ）」の範囲で、１カウントずつ更新される。
【００２４】
図５の初期値カウンタ更新処理は、図３のリセット割込処理における残余時間の間、即ち、効果音処理（Ｓ１９）の終了後、次のリセット割込処理が発生するまでの間に、繰り返し実行される（Ｓ２１）。リセット割込処理は２ｍｓ毎に実行されるが、１回のリセット割込処理において実行されるＳ１からＳ１９の各処理の処理時間は遊技の状況に応じて変化するので、リセット割込処理の残余時間は、一定な時間ではなく、遊技の状況に応じて変化する不定な時間となる。「ぶら下げ基板」ではこの不定な時間を把握することはできないので、かかる不定な時間内に繰り返し更新される初期値カウンタ１３ｂの値を乱数カウンタ１３ａの更新の初期値として使用することにより、「ぶら下げ基板」による大当たり発生のタイミングの把握を不可能にしている。
【００２５】
なお、図５の説明で詳述するように、初期値カウンタ１３ｂの値の更新は、初期値カウンタ更新処理（Ｓ２１）によって、次のように行われる。即ち、初期値カウンタ１３ｂの値は、一旦、ＣＰＵ１１の内部レジスタ１１ｂへ読み込まれ、その内部レジスタ１１ｂ内で１加算されて更新される。更新後の値は、内部レジスタ１１ｂから初期値カウンタ１３ｂへ、下位バイト、上位バイトの順に書き込まれ、これにより、初期値カウンタ１３ｂの値が更新される。
【００２６】
この初期値カウンタ更新処理（Ｓ２１）は、図３のリセット割込処理における残余時間の間に繰り返し実行される。リセット割込は、割込の発生を禁止することができないノンマスカブルな割込であると共に、割込の優先順位が最も高く、ＣＰＵ１１の命令の実行途中であっても強制的に開始される割込である。このため、内部レジスタ１１ｂで更新された値を初期値カウンタ１３ｂへの書き込み途中に、次のリセット割込が発生する場合があり、かかる場合には、書き込み途中の値が更新された初期値カウンタ１３ｂの値になってしまう。
【００２７】
しかし、内部レジスタ１１ｂで更新された値は、下位バイト、上位バイトの順に、初期値カウンタ１３ｂへ書き込まれるので、下位バイトの書き込み後であって上位バイトの書き込み前に、次のリセット割込が発生して、書き込み途中の値が更新された初期値カウンタ１３ｂの値になったとしても、初期値カウンタ１３ｂの値を本来の更新範囲内の値である「０〜６３０（０〜２７６ｈ）」の範囲内に維持することができる。
【００２８】
例えば、初期値カウンタ１３ｂの値が「１ＦＦｈ」である場合の更新は、次のように行われる。まず、初期値カウンタ１３ｂの値である「１ＦＦｈ」がＣＰＵ１１の内部レジスタ１１ｂへ書き込まれ、その内部レジスタ１１ｂ内で１加算されて「２００ｈ」に更新される。更新後の値は、下位バイト、上位バイトの順に、内部レジスタ１１ｂから初期値カウンタ１３ｂへ書き込まれるので、初期値カウンタ１３ｂの値は下位バイトの書き込みにより一旦「１００ｈ」となり、その後、上位バイトの書き込みによって「２００ｈ」となって更新が完了する。よって、次のリセット割込が、初期値カウンタ１３ｂの下位バイトへの書き込み後であって上位バイトへの書き込み前に発生しても、初期値カウンタ１３ｂの値は「１００ｈ」に更新されるだけであり、本来の更新範囲の値である「０〜６３０（０〜２７６ｈ）」の範囲外の値となることはないのである。
【００２９】
初期値メモリ１３ｃは、乱数カウンタ１３ａの更新の初期値を記憶するためのメモリであり、乱数カウンタ１３ａと同様に２バイトで構成されている。本実施例では、乱数カウンタ１３ａの更新の初期値は、乱数カウンタの一回りの更新毎に変更される。よって、更新された乱数カウンタ１３ａの値が初期値メモリ１３ｃの値と一致すると、乱数カウンタ１３ａの一回りの更新が終了したことになるので、両値１３ａ，１３ｃの一致を契機として、そのときの初期値カウンタ１３ｂの値が乱数カウンタ１３ａおよび初期値メモリ１３ｃに書き込まれて、乱数カウンタ１３ａの更新の初期値が変更される。従って、乱数カウンタ１３ａの更新の初期値を変更しても、乱数の一様性（連続で取得した場合に同じ値を取ることがなく、しかも、すべての値が同じ確率で取り出せること）のある乱数値を得ることができるのである。
【００３０】
これらのＣＰＵ１１、ＲＯＭ１２、ＲＡＭ１３は、バスライン１４を介して互いに接続されており、バスライン１４は、また、入出力ポート１５にも接続されている。この入出力ポート１５は表示装置Ｄや他の入出力装置１６と接続されている。制御部Ｃは、入出力ポート１５を介して、表示装置Ｄや他の入出力装置１６へ動作コマンドを送り、それら各装置を制御する。ＬＣＤディスプレイ３の変動表示や特定入賞口５の開閉動作も、この動作コマンドに基づいて制御される。
【００３１】
表示装置Ｄは、ＣＰＵ２１と、プログラムＲＯＭ２２と、ワークＲＡＭ２３と、ビデオＲＡＭ２４と、キャラクタＲＯＭ２５と、画像コントローラ２６と、入出力ポート２７と、ＬＣＤディスプレイ３とを備えている。表示装置ＤのＣＰＵ２１は、制御部Ｃから出力される動作コマンドに応じて、ＬＣＤディスプレイ３の表示制御（変動表示）を行うものであり、プログラムＲＯＭ２２には、このＣＰＵ２１により実行されるプログラムが記憶されている。ワークＲＡＭ２３は、ＣＰＵ２１によるプログラムの実行時に使用されるワークデータが記憶されるメモリである。
【００３２】
ビデオＲＡＭ２４は、ＬＣＤディスプレイ３に表示されるデータが記憶されるメモリであり、このビデオＲＡＭ２４の内容を書き換えることにより、ＬＣＤディスプレイ３の表示内容が変更される。即ち、各表示領域における図柄の変動表示は、ビデオＲＡＭ２４の内容が書き換えられることにより行われる。キャラクタＲＯＭ２５は、ＬＣＤディスプレイ３に表示される図柄などのキャラクタデータを記憶するメモリである。画像コントローラ２６は、ＣＰＵ２１、ビデオＲＡＭ２４、入出力ポート２７のそれぞれのタイミングを調整して、データの読み書きを介在するとともに、ビデオＲＡＭ２４に記憶される表示データをキャラクタＲＯＭ２５を参照して所定のタイミングでＬＣＤディスプレイ３に表示させるものである。
【００３３】
次に、上記のように構成されたパチンコ遊技機Ｐで実行される各処理を、図３から図５のフローチャートを参照して説明する。図３は、パチンコ遊技機Ｐの制御部Ｃにおいて、２ｍｓ毎に実行されるリセット割込処理のフローチャートである。パチンコ遊技機Ｐの主な制御は、このリセット割込処理によって実行される。
【００３４】
リセット割込処理では、まず、スタックポインタを設定し（Ｓ１）、ＲＡＭ１３の所定エリアに書き込まれているパターンのチェックを行う（Ｓ２）。チェックの結果、所定エリアに所定のパターンが書き込まれていれば、ＲＡＭ１３に異常はなく正常であるので（Ｓ２：正常）、処理をＳ３へ移行する。一方、Ｓ２のチェックの結果、所定エリアに所定のパターンが書き込まれていなければ、電源投入後最初に実行されたリセット割込処理であるか、或いは、ＲＡＭ１３に異常があるので（Ｓ２：異常）、この場合には処理をＳ２２へ移行して、一旦、ＲＡＭ１３の内容をクリアした後、ＲＡＭ１３内へ初期値を書き込んで（Ｓ２２）、次のリセット割込処理の発生を待機する。
【００３５】
Ｓ３の処理ではタイマ割込の設定を行う（Ｓ３）。ここで設定されるタイマ割込としては、ＬＣＤディスプレイ３の表示を制御するコマンドを表示装置Ｄへ送信するためのストローブ信号を発生させるタイマ割込などがある。タイマ割込の設定後は、各割込を許可状態とする（Ｓ４）。割込の許可後は、特別図柄変動処理（Ｓ１５）や、表示データ作成処理（Ｓ１７）、ランプ・情報処理（Ｓ１８）などにより、前回のリセット割込処理において更新された出力データを一度に各ポートへ出力するポート出力処理を実行する（Ｓ５）。ポート出力処理の実行後は、後述する乱数更新処理（Ｓ６）を実行して、乱数カウンタ１３ａの値を「＋１」更新し、更に、記憶タイマ減算処理を実行する（Ｓ７）。記憶タイマ減算処理は、大当たり判定の保留球が所定数以上あり、且つ、ＬＣＤディスプレイ３において図柄の変動表示中である場合に、図柄の変動表示時間の短縮を行うものである。
【００３６】
スイッチ読込処理（Ｓ８）は、各スイッチの値を読み込むことにより、遊技領域１へ打ち込まれた打球の入賞口２や大入賞口５（Ｖゾーン５ａを含む）への入賞、図柄作動ゲート４の通過、更には賞球や貸球を検出するための処理である。カウント異常監視処理（Ｓ９）は、Ｓ８のスイッチ読込処理によって読み込まれたスイッチデータに異常があるか否かを監視するための処理である。例えば、大入賞口５が開放され、打球のＶゾーン５ａの通過を検出するＶカウントスイッチで打球が検出されたにも拘わらず、Ｖゾーン５ａ以外の大入賞口５への入賞を検出する１０カウントスイッチで１球の打球も検出できない場合には、１０カウントスイッチが抜き取られるか故障するなどして、１０カウントスイッチに何らかの異常が発生している。また、賞球を払い出すモータを駆動したにも拘わらず、１球の賞球も払い出されない場合には、賞球の払出装置に何らかの異常が発生している。このようにカウント異常監視処理（Ｓ９）では、スイッチ読込処理（Ｓ８）によって読み込まれたスイッチデータに基づいて、上記のような異常の有無を監視している。
【００３７】
図柄カウンタ更新処理（Ｓ１０）では、ＬＣＤディスプレイ３で行われる変動表示の結果、停止表示される図柄を決定するためのカウンタの更新処理が行われる。また、図柄チェック処理（Ｓ１１）では、図柄カウンタ更新処理（Ｓ１０）で更新されたカウンタの値に基づいて、特別図柄変動処理（Ｓ１５）で使用される大当たり図柄や、はずれ図柄、更にはリーチ図柄などが決定される。
【００３８】
Ｓ３からＳ１１までの処理において、エラーが発生していなければ（Ｓ１２：正常）、普通図柄変動処理（Ｓ１３）によって、７セグメントＬＥＤの変動表示を行うと共に、その変動表示の結果、当たりが発生した場合には普通電動役物（図示せず）を所定時間開放する当たり処理を実行する。その後、状態フラグをチェックし（Ｓ１４）、ＬＣＤディスプレイ３の図柄の変動表示中であれば（Ｓ１４：図柄変動中）、特別図柄変動処理（Ｓ１５）によって、打球が図柄作動ゲート４を通過するタイミングで読みとられた乱数カウンタ１３ａの値に基づいて、大当たりか否かの判定が行われると共に、ＬＣＤディスプレイ３の表示図柄の変動処理を実行する。一方、状態フラグをチェックした結果、大当たり中であれば（Ｓ１４：大当り中）、大入賞口５を開放するなどの大当たり処理（Ｓ１６）を実行する。更に、状態フラグをチェックした結果、図柄の変動中でも大当たり中でもなければ（Ｓ１４：その他）、Ｓ１５及びＳ１６の処理をスキップして、Ｓ１７の表示データ作成処理へ移行する。なお、Ｓ１２の処理において、エラーが確認された場合には（Ｓ１２：エラー）、Ｓ１３〜Ｓ１６の各処理をスキップして、Ｓ１７の表示データ作成処理へ移行する。
【００３９】
表示データ作成処理（Ｓ１７）では、図柄の変動表示以外にＬＣＤディスプレイ３に表示されるデモデータや、７セグメントＬＥＤの表示データなどが作成され、ランプ・情報処理（Ｓ１８）では、保留球のランプデータをはじめ、各種のランプデータが作成される。効果音処理（Ｓ１９）では、遊技の状況に応じた効果音データが作成される。なお、これらの表示データおよび効果音データは、前記したポート出力処理（Ｓ５）やタイマ割込処理によって各装置へ出力される。
【００４０】
効果音処理（Ｓ１９）の終了後は、次のリセット割込処理が発生するまでの残余時間の間、Ｓ１０と同一の処理である図柄カウンタ更新処理（Ｓ２０）と、初期値カウンタ更新処理（Ｓ２１）とを繰り返し実行する。Ｓ１〜Ｓ１９の各処理の実行時間は遊技の状態に応じて変化するので、次のリセット割込処理が発生するまでの残余時間は、一定の時間ではなく、遊技の状態に応じて変化する。よって、かかる残余時間を使用して図柄カウンタ更新処理（Ｓ２０）を繰り返し実行することにより、停止図柄をランダムに変更することができる。また、かかる残余時間を使用して初期値カウンタ更新処理（Ｓ２１）を繰り返し実行することにより、乱数カウンタ１３ａの更新の初期値となる初期値カウンタ１３ｂの値を「ぶら下げ基板」で把握不可能とすることができる。
【００４１】
図４は、乱数更新処理のフローチャートである。乱数更新処理（Ｓ６）では、ＣＰＵ１１の内部レジスタ１１ｂを介して、乱数カウンタ１３ａの値を「０〜６３０（０〜２７６ｈ）」の範囲内で「＋１」ずつ更新すると共に、制御部Ｃで使用される他の乱数の更新を行っている。
【００４２】
まず、２バイトで構成される乱数カウンタ１３ａの値を２バイトの内部レジスタ１１ｂへ書き込む（Ｓ３１）。内部レジスタ１１ｂの値を１加算し（Ｓ３２）、加算後の内部レジスタ１１ｂの値が「６３１」以上であるか否か、即ち、乱数カウンタ１３ａの更新範囲の値を超えている否かを調べる（Ｓ３３）。加算後の内部レジスタ１１ｂの値が「６３１」以上であれば（Ｓ３３：Ｙｅｓ）、更新範囲の値を超えているので、内部レジスタ１１ｂの値を「０」クリアする（Ｓ３４）。一方、加算後の内部レジスタ１１ｂの値が「６３０」以下であれば（Ｓ３３：Ｎｏ）、更新範囲内の値であるので、Ｓ３４の処理をスキップして、Ｓ３５の処理へ移行する。
【００４３】
Ｓ３５の処理では、更新後の内部レジスタ１１ｂの値と初期値メモリ１３ｃの値とが比較される。初期値メモリ１３ｃには乱数カウンタ１３ａの更新の初期値が記憶されているので、両値が等しい場合には（Ｓ３５：Ｙｅｓ）、乱数カウンタ１３ａの更新は一回り終了したということである。よって、かかる場合には、２バイトの初期値カウンタ１３ｂの値を内部レジスタ１１ｂへ書き込み（Ｓ３６）、その内部レジスタ１１ｂの値を初期値メモリ１３ｃ及び乱数カウンタ１３ａへ書き込んで（Ｓ３７，Ｓ３８）、乱数カウンタ１３ａの更新の初期値を変更する。
【００４４】
一方、更新後の内部レジスタ１１ｂの値と初期値メモリ１３ｃの値とが等しくない場合には（Ｓ３５：Ｎｏ）、乱数カウンタ１３ａの更新は未だ一回り終了していないので、Ｓ３６及びＳ３７の処理をスキップして、Ｓ３２からＳ３４の処理で更新された内部レジスタ１１ｂの値を乱数カウンタ１３ａへ書き込み（Ｓ３８）、乱数カウンタ１３ａの更新を行う。その後は、制御部Ｃで使用される他の乱数の更新処理を行って（Ｓ３９）、この乱数更新処理を終了する。
【００４５】
図５は、初期値カウンタ更新処理のフローチャートである。初期値カウンタ更新処理（Ｓ２１）では、ＣＰＵ１１の内部レジスタ１１ｂを介して、乱数カウンタ１３ａの更新の初期値をカウントする初期値カウンタ１３ｂの値を、乱数カウンタ１３ａの更新範囲の「０〜６３０（０〜２７６ｈ）」の範囲内で「＋１」ずつ更新する。
【００４６】
まず、２バイトで構成される初期値カウンタ１３ｂの値を２バイトの内部レジスタ１１ｂへ書き込む（Ｓ４１）。内部レジスタ１１ｂの値を１加算し（Ｓ４２）、加算後の内部レジスタ１１ｂの値が「６３１」以上であるか否か、即ち、乱数カウンタ１３ａの更新範囲の値を超えている否かを調べる（Ｓ４３）。加算後の内部レジスタ１１ｂの値が「６３１」以上であれば（Ｓ４３：Ｙｅｓ）、乱数カウンタ１３ａの更新範囲の値を超えているので、内部レジスタ１１ｂの値を「０」クリアする（Ｓ４４）。一方、加算後の内部レジスタ１１ｂの値が「６３０」以下であれば（Ｓ４３：Ｎｏ）、乱数カウンタ１３ａの更新範囲内の値であるので、Ｓ４４の処理をスキップして、Ｓ４５の処理へ移行する。
【００４７】
Ｓ４５及びＳ４６の処理では、更新された内部レジスタ１１ｂの値を、６８系ＣＰＵ１１の２バイト書き込み命令によって上位バイト下位バイトの順に初期値カウンタ１３ｂへ書き込むのではなく、下位バイト上位バイトの順に１バイトずつ初期値カウンタ１３ｂへ書き込む。即ち、まず、更新された２バイトの内部レジスタ１１ｂの下位バイトの値を２バイトの初期値カウンタ１３ｂの下位バイトへ書き込み（Ｓ４５）、次に、２バイトの内部レジスタ１１ｂの上位バイトの値を２バイトの初期値カウンタ１３ｂの上位バイトへ書き込むのである（Ｓ４６）。なお、８０系ＣＰＵでは、２バイト書き込み命令によって、１命令で下位バイト上位バイトの順に内部レジスタの値を初期値カウンタ１３ｂへ書き込むことができる。
【００４８】
前記した通り、初期値カウンタ更新処理は、リセット割込処理において、次のリセット割込が発生するまでの残余時間の間に繰り返し実行される（Ｓ２１）。このため、Ｓ４５の処理によって内部レジスタ１１ｂの下位バイトが初期値カウンタ１３ｂへ書き込まれた後であって、Ｓ４６の処理による上位バイトの書き込み前に、次のリセット割込が発生する場合がある。リセット割込は、割込の優先順位が最も高く、割込処理の開始を禁止できないノンマスカブルな割込であるので、かかる場合には、Ｓ４６の処理が行われないまま、初期値カウンタ更新処理が強制終了され、図３のＳ１の処理が実行される。これにより、書き込み途中の値が更新された初期値カウンタ１３ｂの値になってしまう。
【００４９】
しかし、内部レジスタ１１ｂで加算方向に更新された値は、下位バイト上位バイトの順に、初期値カウンタ１３ｂへ書き込まれるので、下位バイトの書き込み後であって上位バイトの書き込み前に、即ち、Ｓ４５とＳ４６の処理の間に、次のリセット割込が発生して書き込み途中の値が更新された初期値カウンタ１３ｂの値になったとしても、初期値カウンタ１３ｂの値を本来の更新範囲内の値である「０〜６３０（０〜２７６ｈ）」の範囲内に維持することができる。
【００５０】
例えば、初期値カウンタ１３ｂの値が「１ＦＦｈ」である場合、Ｓ４１からＳ４４の処理によって、ＣＰＵ１１の内部レジスタ１１ｂの値は「２００ｈ」に更新される。更新後の値は、下位バイト上位バイトの順に内部レジスタ１１ｂから初期値カウンタ１３ｂへ書き込まれるので、初期値カウンタ１３ｂの値は下位バイトの書き込みにより一旦「１００ｈ」となり（Ｓ４５）、その後、上位バイトの書き込みによって「２００ｈ」となって（Ｓ４６）、初期値カウンタ１３ｂの更新が完了する。よって、次のリセット割込が、初期値カウンタ１３ｂの下位バイトへの書き込み後であって上位バイトへの書き込み前に発生しても、初期値カウンタ１３ｂの値は「１００ｈ」に更新されるだけであり、本来の更新範囲の値である「０〜６３０（０〜２７６ｈ）」の範囲外の値となることはない。
【００５１】
このように、初期値カウンタ１３ｂの値は、本来の更新範囲の値であると共に乱数カウンタ１３ａの更新範囲の値でもある「０〜６３０（０〜２７６ｈ）」の範囲で更新されるので、この値を乱数カウンタ１３ａの更新の初期値として使用しても、乱数カウンタ１３ａの値を常に所定の更新範囲内で更新することができるのである。
【００５２】
図６は、第２実施例における初期値カウンタ更新処理のフローチャートである。第１実施例の初期値カウンタ更新処理が、初期値カウンタ１３ｂの値を加算方向に「＋１」ずつ更新し、且つ、更新後の値を下位バイト上位バイトの順に初期値カウンタ１３ｂへ書き込むのに対し、第２実施例の初期値カウンタ更新処理では、初期値カウンタ１３ｂの値を減算方向に「−１」ずつ更新し、且つ、６８系ＣＰＵ１１の２バイト書き込みの１命令によって、更新後の値を上位バイト下位バイトの順に初期値カウンタ１３ｂへ書き込んでいる。なお、前記した第１実施例と同一の部分には同一の符号を付し、その説明は省略する。
【００５３】
まず、２バイトで構成される初期値カウンタ１３ｂの値を２バイトの内部レジスタ１１ｂへ書き込む（Ｓ５１）。内部レジスタ１１ｂの値を１減算し（Ｓ５２）、減算後の内部レジスタ１１ｂの値が「６３１（２７７ｈ）」以上であるか否かを調べる（Ｓ５３）。減算前の内部レジスタ１１ｂの値が「０」であれば、減算によってその値は「０ＦＦＦＦｈ」となる。よって、減算後の内部レジスタ１１ｂの値が「０ＦＦＦＦｈ」も含めた「６３１（２７７ｈ）」以上であれば（Ｓ５３：Ｙｅｓ）、乱数カウンタ１３ａの更新範囲の最大値である「６３０（２７６ｈ）」を内部レジスタ１１ｂへ書き込む（Ｓ５４）。一方、減算後の内部レジスタ１１ｂの値が「６３０（２７６ｈ）」以下であれば（Ｓ５３：Ｎｏ）、Ｓ５４の処理をスキップして、Ｓ５５の処理へ移行する。
【００５４】
Ｓ５５の処理では、減算方向に更新された２バイトの内部レジスタ１１ｂの値を、６８系ＣＰＵ１１の２バイト書き込みの１命令によって、上位バイト下位バイトの順に初期値カウンタ１３ｂへ書き込み（Ｓ５５）、初期値カウンタ更新処理を終了する。なお、８０系ＣＰＵでは、２バイトの内部レジスタの値を１命令で上位バイト下位バイトの順に書き込むことはできないので、２命令で１バイトずつ、上位バイト下位バイトの順に書き込むのである。
【００５５】
前記した通り、初期値カウンタ更新処理は、リセット割込処理において、次のリセット割込が発生するまでの残余時間の間に繰り返し実行される（Ｓ２１）。このため、Ｓ５５の処理において内部レジスタ１１ｂの上位バイトが初期値カウンタ１３ｂへ書き込まれた後であって下位バイトの書き込み前に、次のリセット割込が発生する場合がある。リセット割込は、割込の優先順位が最も高く、割込処理の開始を禁止できないノンマスカブルな割込であるので、かかる場合には、初期値カウンタ１３ｂへの下位バイトの書き込みが行われないまま、初期値カウンタ更新処理が強制終了され、図３のＳ１の処理が実行される。これにより、書き込み途中の値が更新された初期値カウンタ１３ｂの値になってしまう。
【００５６】
しかし、内部レジスタ１１ｂで減算方向に更新された値は、上位バイト下位バイトの順に初期値カウンタ１３ｂへ書き込まれるので、上位バイトの書き込み後であって下位バイトの書き込み前に、即ち、Ｓ５５の処理の途中で、次のリセット割込が発生して書き込み途中の値が更新された初期値カウンタ１３ｂの値になったとしても、初期値カウンタ１３ｂの値を本来の更新範囲内の値である「０〜６３０（０〜２７６ｈ）」の範囲内に維持することができる。
【００５７】
例えば、初期値カウンタ１３ｂの値が「２００ｈ」である場合、Ｓ５１からＳ５３の処理によって、ＣＰＵ１１の内部レジスタ１１ｂの値は「１ＦＦｈ」に更新される。更新後の値は、上位バイト下位バイトの順に内部レジスタ１１ｂから初期値カウンタ１３ｂへ書き込まれるので、初期値カウンタ１３ｂの値は上位バイトの書き込みにより一旦「１００ｈ」となり、その後、下位バイトの書き込みにより「１ＦＦｈ」となって（Ｓ５５）、初期値カウンタ１３ｂの更新が完了する。よって、次のリセット割込が、初期値カウンタ１３ｂの上位バイトへの書き込み後であって下位バイトへの書き込み前に発生しても、初期値カウンタ１３ｂの値は「１００ｈ」に更新されるだけであり、本来の更新範囲の値である「０〜６３０（０〜２７６ｈ）」の範囲外の値となることはない。
【００５８】
図７は、第３実施例における初期値カウンタ更新処理のフローチャートである。第３実施例の初期値カウンタ更新処理は、第２実施例の初期値カウンタ更新処理における内部レジスタ１１ｂの値の減算方式を変更して、プログラムサイズを減少し、処理速度を向上している。なお、前記した第１及び第２実施例と同一の部分には同一の符号を付し、その説明は省略する。
【００５９】
まず、２バイトで構成される初期値カウンタ１３ｂの値を２バイトの内部レジスタ１１ｂへ書き込む（Ｓ６１）。内部レジスタ１１ｂの値が「０」であるか否かを調べ（Ｓ６２）、「０」であれば（Ｓ６２：Ｙｅｓ）、乱数カウンタ１３ａの更新範囲の最大値＋１の値である「６３１（２７７ｈ）」を内部レジスタ１１ｂへ書き込む（Ｓ６３）。一方、内部レジスタ１１ｂの値が「０」でなければ（Ｓ６２：Ｎｏ）、Ｓ６３の処理をスキップして、Ｓ６４の処理へ移行する。Ｓ６４の処理では、内部レジスタ１１ｂの値を１減算し（Ｓ６４）、その後は、減算方向に更新された２バイトの内部レジスタ１１ｂの値を、６８系ＣＰＵ１１の２バイト書き込みの１命令によって、上位バイト下位バイトの順に初期値カウンタ１３ｂへ書き込み（Ｓ６５）、初期値カウンタ更新処理を終了する。
【００６０】
上記のように初期値カウンタ１３ｂの値を減算方向に更新することにより、プログラムサイズが小さく速度の速い処理とすることができる。初期値カウンタ更新処理はリセット割込処理の残余時間の間に繰り返し実行されるが、これにより、かかる残余時間が僅かであっても、初期値カウンタ１３ｂの更新を十分に行うことができる。
【００６１】
なお、上記各実施例において、請求項１及び２記載の定期処理としてはノンマスカブルなリセット割込処理が該当し、第１更新手段としては図４の乱数更新処理（Ｓ６）のＳ３１からＳ３４及びＳ３８の処理が該当する。変更手段としては、Ｓ３５からＳ３８の処理が該当する。また、請求項１記載の第２更新手段としては図５の初期値カウンタ更新処理（Ｓ２１）が該当し、請求項２記載の第２更新手段としては図６及び図７の初期値カウンタ更新処理（Ｓ２１）が該当する。
【００６２】
以上、実施例に基づき本発明を説明したが、本発明は上記実施例に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良変形が可能であることは容易に推察できるものである。
【００６３】
例えば、初期値カウンタ１３ｂの値の更新は、その値をＣＰＵ１１の内部レジスタ１１ｂへ一旦読み込んだ後に行われたが、内部レジスタ１１ｂを介さずに、ＣＰＵ１１内のＡＬＵへ直接読み込んで更新するようにしても良い。
【００６４】
以下に本発明の変形例を示す。請求項２記載の弾球遊技機において、前記第２更新手段による更新後の値の前記初期値カウンタへの書き込みは、上位バイト下位バイトの順に２バイトの書き込みが１命令で行われる書き込み命令により実行されることを特徴とする弾球遊技機１。
【００６５】
請求項１若しくは２に記載の弾球遊技機または弾球遊技機１において、前記初期値カウンタの値は、前記乱数カウンタの値が前記初期値メモリの値と一致する場合に、前記乱数カウンタおよび初期値メモリに書き込まれることを特徴とする弾球遊技機２。
【００６６】
【発明の効果】 本発明の遊技機によれば、大当たりを決定するための乱数カウンタの更新の初期値は、固定値ではなく、定期的に変更される値であるので、遊技機の電源投入に合わせて、「ぶら下げ基板」等がその内部の不正なカウンタをリセットしても、そのカウンタの値を乱数カウンタの値と一致させることはできない。従って、「ぶら下げ基板」等による大当たりの発生タイミングの把握を不可能にして、「ぶら下げ基板」等による不正行為を防止することができるという効果がある。
【００６７】
しかも、乱数カウンタの初期値の変更に使用される初期値カウンタの値は、定期的な割込信号に基づいて実行される定期処理後の時間に繰り返し更新される。定期処理後の時間の長さは、遊技の状態に応じて変化するので、「ぶら下げ基板」等で把握することはできない。よって、かかる定期処理後の時間に初期値カウンタの値を繰り返し更新しているので、この点においても「ぶら下げ基板」等による乱数カウンタの値の把握を防止することができるという効果がある。
【図面の簡単な説明】
【図１】 本発明の第１実施例であるパチンコ遊技機の遊技盤の正面図である。
【図２】 パチンコ遊技機の電気的構成を示したブロック図である。
【図３】 リセット割込処理を示したフローチャートである。
【図４】 乱数更新処理を示したフローチャートである。
【図５】 初期値カウンタ更新処理を示したフローチャートである。
【図６】 第２実施例の初期値カウンタ更新処理を示したフローチャートである。
【図７】 第３実施例の初期値カウンタ更新処理を示したフローチャートである。
【符号の説明】
１１ 制御部のＣＰＵ
１１ｂ 制御部のＣＰＵの内部レジスタ
１３ 制御部のＲＡＭ
１３ａ 乱数カウンタ
１３ｂ 初期値カウンタ
１３ｃ 初期値メモリ
Ｃ 制御部（制御手段）
Ｐ パチンコ遊技機（遊技機） [Document name] Statement
[Title of Invention] YuMachine
[Claims]
[Claim 1]
A random number counter, a first updating means for updating the value of the random number counter within a predetermined range, a reading means for reading the value of the random number counter based on a predetermined trigger, and the random number read by the reading means. In a game machine provided with a control means for giving a predetermined game value to a player when the value of the counter matches a predetermined value.
The value of the random number counter goes around by being updated a predetermined number of times by the first updating means.
When the value of the random number counter goes around, the first updating means updates the next round with any value within the predetermined range as the initial value for updating.
The control means
A changing means that changes the initial value of the update of the first updating means every time the value of the random number counter goes around, and a changing means.
An initial value counter that is updated in the same range as the predetermined range and is composed of at least 2 bytes used by the changing means to change the initial value.
It is provided with a second update means for reading the value of the initial value counter, updating the value in the addition direction, and writing the updated value to the initial value counter in the order of lower byte and upper byte.
Periodic processing is performed based on the periodic interrupt signal, and after the completion of the periodic processing, the predetermined processing is repeatedly performed during the period until the periodic processing based on the next interrupt signal is performed.
A gaming machine characterized in that a read, update, and write process is performed by the second update means in the predetermined process.
2.
A random number counter, a first updating means for updating the value of the random number counter within a predetermined range, a reading means for reading the value of the random number counter based on a predetermined trigger, and the random number read by the reading means. In a game machine provided with a control means for giving a predetermined game value to a player when the value of the counter matches a predetermined value.
The value of the random number counter goes around by being updated a predetermined number of times by the first updating means.
When the value of the random number counter goes around, the first updating means updates the next round with any value within the predetermined range as the initial value for updating.
The control means
A changing means that changes the initial value of the update of the first updating means every time the value of the random number counter goes around, and a changing means.
An initial value counter that is updated in the same range as the predetermined range and is composed of at least 2 bytes used by the changing means to change the initial value.
It is provided with a second update means for reading the value of the initial value counter, updating the value in the subtraction direction, and writing the updated value to the initial value counter in the order of upper byte and lower byte.
Periodic processing is performed based on the periodic interrupt signal, and after the completion of the periodic processing, the predetermined processing is repeatedly performed during the period until the periodic processing based on the next interrupt signal is performed.
A gaming machine characterized in that a read, update, and write process is performed by the second update means in the predetermined process.
Description: TECHNICAL FIELD [Detailed description of the invention]
[0001]
INDUSTRIAL APPLICABILITY The present invention is represented by a pachinko gaming machine or the like.YuWith regard to technical equipment, in particular, it is possible to prevent fraudulent acts such as "hanging boards".YuIt is about a technical machine.
0002.
PROBLEM TO BE SOLVED: To provide a display device capable of variablely displaying a plurality of types of symbols in this type of pachinko gaming machine, and to start variable display when a hit ball hit into a game area passes through a symbol operating gate. It is configured in. When this variation display coincides with a predetermined combination of symbols and is stopped, a big hit is obtained, a predetermined game value is given to the player, and a large number of game balls can be paid out.
0003
Whether or not such a big hit occurs is determined at the timing when the hit ball passes through the symbol actuating gate. That is, it is provided with a counter that is periodically updated by 1 count in a fixed range (for example, by 1 count, every 2 ms, in the range of 0 to 630), and when the hit ball passes through the symbol operating gate, the counter is provided. The value of is read, and when the value of the read counter matches a predetermined value such as "7", a big hit is generated...
0004
However, recently, fraudulent acts using a fraudulent substrate called a "hanging substrate" have been reported. This fraudulent activity is the display board of the control board and the display device.etcIn the meantime, an illegal board is hung (with an illegal "hanging board" attached) to generate an unjustified jackpot. Specifically, a counter (a counter that is periodically updated in a certain range by one count) that functions in the same manner as the counter for determining the jackpot provided in the above-mentioned pachinko gaming machine is placed in the "hanging board". By providing and resetting (clearing 0) the value of the counter in accordance with the power-on of the pachinko gaming machine, the timing of occurrence of a big hit in the "hanging board" is grasped. Then, according to the grasped timing of the jackpot, the signal for passing the symbol operation gate of the hit ball is illegally generated in the "hanging board" and output to the control board of the pachinko gaming machine to generate an unjust jackpot. It is to let you. In amusement parks and the like, there is a problem that fraudulent acts using this "hanging board" have caused a great deal of damage.
0005
The present invention has been made to solve the above-mentioned problems, and it is possible to make it impossible to grasp the timing of occurrence of a jackpot and prevent fraudulent acts using a "hanging substrate" or the like.YuThe purpose is to provide a technical machine.
0006
[Means for Solving the Problems] The first aspect of the present invention is to achieve this object.YuThe machine isA random number counter, a first updating means for updating the value of the random number counter within a predetermined range, a reading means for reading the value of the random number counter based on a predetermined trigger, and the random number read by the reading means. A control means for giving a predetermined game value to the player when the value of the counter matches a predetermined value is provided, and the value of the random number counter is updated a predetermined number of times by the first updating means. When the value of the random number counter goes around, the first updating means updates the next round with any value within the predetermined range as the initial value for updating. Each time the value of the random number counter goes around, the control means is updated with a changing means for changing the initial value of the update of the first updating means and the same range as the predetermined range, and the changing means is initially set. The initial value counter consisting of at least 2 bytes used to change the value, the value of the initial value counter is read, the value is updated in the addition direction, and the updated value is lower byte higher than the initial value counter. It is equipped with a second update means that writes in the order of bytes, and performs periodic processing based on the periodic interrupt signal, and after the end of the periodic processing, until the periodic processing based on the next interrupt signal is performed. The predetermined process is repeatedly performed, and in the predetermined process, the read, update, and write processes are performed by the second update means.
0007
Also, according to claim 2.YuThe machine isA random number counter, a first updating means for updating the value of the random number counter within a predetermined range, a reading means for reading the value of the random number counter based on a predetermined trigger, and the random number read by the reading means. A control means for giving a predetermined game value to the player when the value of the counter matches a predetermined value is provided, and the value of the random number counter is updated a predetermined number of times by the first updating means. When the value of the random number counter goes around, the first updating means updates the next round with any value within the predetermined range as the initial value for updating. Each time the value of the random number counter goes around, the control means is updated with a changing means for changing the initial value of the update of the first updating means and the same range as the predetermined range, and the changing means is initially set. The initial value counter consisting of at least 2 bytes used to change the value, the value of the initial value counter is read, the value is updated in the subtraction direction, and the updated value is lower than the initial value counter by upper bytes. It is equipped with a second update means that writes in the order of bytes, and performs periodic processing based on the periodic interrupt signal, and after the end of the periodic processing, until the periodic processing based on the next interrupt signal is performed. The predetermined process is repeatedly performed, and in the predetermined process, the read, update, and write processes are performed by the second update means.
0008
Of the present inventionYuAccording to the machine,RanThe value of the number counter is updated by the first updating means and is read out by the reading means at a predetermined opportunity. The value of the read random number counter is a predetermined valueWhenIf they match, it becomes a big hit and becomes a playerPlaceA certain game value is given.
0009
The initial value of updating the random number counter is changed based on the value of the initial value counter.In this way, the initial value for updating the random number counter is not a fixed value, but a value that changes periodically.YuEven if the "hanging board" or the like resets the illegal counter inside the machine when the power is turned on, the value of the illegal counter cannot be matched with the value of the random number counter. Therefore, it is possible to prevent the "hanging substrate" and the like from grasping the timing of occurrence of the jackpot.
0010
Moreover, the initial value for updating the random number counterUsed to changeThe value of the initial value counter isBased on regular interrupt signalsBe executedTime after regular processingIn addition, it is repeatedly updated by the second updating means.After regular processingSince the length of time changes according to the state of the game, it cannot be grasped by a "hanging board" or the like. Therefore, it takesTime after regular processingSince the value of the initial value counter is updated by repeatedly executing the second updating means, it is possible to prevent the value of the random number counter from being grasped by the "hanging board" or the like at this point as well.
0011
0012
0013
0014.
0015.
0016.
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. In this embodimentYuAs an example of the technical machine, a pachinko gaming machine, particularly a first-class pachinko gaming machine, will be described. In addition, the present invention is applied to a third-class pachinko gaming machine and other machines.YuOf course, it is possible to use it for a technical machine.
[0017]
FIG. 1 is a front view of the gaming board of the pachinko gaming machine P according to the first embodiment. Around the game board 1, there are a plurality of winning openings 2 in which 5 to 15 game balls are paid out when a hit ball wins a prize. Further, in the center of the game board 1, a liquid crystal (LCD) display 3 for displaying a pattern or the like as a plurality of types of identification information is provided. The display screen of the LCD display 3 is divided into three in the horizontal direction, and a variable display of a symbol is performed in each of the three divided display areas.
0018
A symbol operating gate (type 1 starting port) 4 is provided below the LCD display 3, and when a hit ball passes through the symbol operating gate 4, the variable display of the LCD display 3 is started. A specific winning opening (large winning opening) 5 is provided below the symbol operating gate 4. When the display result after the change of the LCD display 3 matches one of the predetermined combinations of symbols, the specific winning opening 5 becomes a big hit and a predetermined time (for example, 30) so that the hit ball can easily win a prize. It is a winning opening that is opened until a second elapses or until 10 hit balls are won. A V zone 5a is provided in the specific winning opening 5, and if a hit ball passes through the V zone 5a while the specific winning opening 5 is open, a continuation right is established and the specific winning opening 5 is closed. After that, the specific winning opening 5 is opened again for a predetermined time (or until a predetermined number of hit balls are won in the specific winning opening 5). The opening / closing operation of the specific winning opening 5 can be repeated up to 16 times (16 rounds), and the state in which the opening / closing operation can be performed is a state in which a so-called predetermined game value is given (special game state). is there.
0019
FIG. 2 is a block diagram showing the electrical configuration of the pachinko gaming machine P. The control unit C of the pachinko gaming machine P includes a CPU 11 which is an arithmetic unit, a ROM 12 which stores various control programs and fixed value data executed by the CPU 11, and a memory for temporarily storing various data and the like. The RAM 13 is provided. The flowchart programs shown in FIGS. 3 to 5 are stored in the ROM 12 as a part of the control program.
0020
The CPU 11 includes an accumulator (hereinafter referred to as “Acc”) 11a, a plurality of internal registers 11b, and a flag register 11c, in addition to the ALU that performs operations. The value of the counter or the like provided in the RAM 13 is once loaded (written) into the internal register 11b of the CPU 11, updated in the internal register 11b, and then saved (written) in the original counter of the RAM 13. ), Will be updated.
0021.
In the 68-series 8-bit CPU 11, the value of the paired 2-byte (16-bit) internal register 11b is saved (written) to the 2-byte memory (in RAM 13) of consecutive addresses with one instruction. be able to. In this case, since the data bus of the bus line 14 is composed of 8 bits, the writing is performed in the order of upper byte and lower byte. Further, in the 80-series 8-bit CPU, contrary to the 68-series CPU 11, the value of the paired 2-byte (16-bit) internal register is moved to the 2-byte memory of the continuous address by the lower byte. It can be saved with one instruction in the order of bytes.
0022.
The RAM 13 includes a random number counter 13a, an initial value counter 13b, and an initial value memory 13c. The random number counter 13a is a counter for determining the occurrence of a jackpot, and is updated by one count every 2 ms in the range of "0 to 630 (0 to 276 h)" by the random number update process (S6) of FIG. Random numbers. Therefore, the random number counter 13a is composed of 2 bytes. If the value of the random number counter 13a acquired when the hit ball passes through the symbol actuating gate 4 is, for example, "7", a big hit occurs. When a jackpot occurs, a jackpot command is sent from the control unit C to the display device D, which will be described later. The display device D controls the variable display of the LCD display 3 to the jackpot state based on this jackpot command.
[0023]
The initial value counter 13b is a counter for counting the initial value of the update of the random number counter 13a, and is composed of 2 bytes like the random number counter 13a. The value of the initial value counter 13b is updated one count at a time in the range of "0 to 630 (276h)" which is the same as the update range of the random number counter 13a by the initial value counter update process (S21) of FIG.
0024
The initial value counter update process of FIG. 5 is repeated during the remaining time in the reset interrupt process of FIG. 3, that is, after the end of the sound effect process (S19) until the next reset interrupt process occurs. It is executed (S21). The reset interrupt process is executed every 2 ms, but the processing time of each process from S1 to S19 executed in one reset interrupt process changes according to the game situation, so the remainder of the reset interrupt process. The time is not a fixed time, but an indefinite time that changes according to the situation of the game. Since this indefinite time cannot be grasped by the "hanging board", by using the value of the initial value counter 13b, which is repeatedly updated within the indefinite time, as the initial value of the update of the random number counter 13a, "hanging" is performed. It is impossible to grasp the timing of the jackpot occurrence by the "board".
0025
As will be described in detail in FIG. 5, the value of the initial value counter 13b is updated as follows by the initial value counter update process (S21). That is, the value of the initial value counter 13b is once read into the internal register 11b of the CPU 11, added by 1 in the internal register 11b, and updated. The updated value is written from the internal register 11b to the initial value counter 13b in the order of lower byte and upper byte, whereby the value of the initial value counter 13b is updated.
0026
This initial value counter update process (S21) is repeatedly executed during the remaining time in the reset interrupt process of FIG. The reset interrupt is a non-maskable interrupt that cannot be prohibited from occurring, and has the highest interrupt priority, and is forcibly started even during the execution of the instruction of the CPU 11. Is. Therefore, the next reset interrupt may occur while writing the value updated in the internal register 11b to the initial value counter 13b. In such a case, the value in the middle of writing is updated in the initial value counter. It becomes the value of 13b.
[0027]
However, since the value updated in the internal register 11b is written to the initial value counter 13b in the order of the lower byte and the upper byte, the next reset interrupt is performed after the lower byte is written and before the upper byte is written. Even if the value in the middle of writing becomes the value of the updated initial value counter 13b, the value of the initial value counter 13b is set to the value within the original update range "0 to 630 (0 to 276h)". Can be maintained within the range of.
[0028]
For example, when the value of the initial value counter 13b is "1FFh", the update is performed as follows. First, "1FFh", which is the value of the initial value counter 13b, is written to the internal register 11b of the CPU 11, is added by 1 in the internal register 11b, and updated to "200h". Since the updated value is written from the internal register 11b to the initial value counter 13b in the order of the lower byte and the upper byte, the value of the initial value counter 13b is once set to "100h" by writing the lower byte, and then the upper byte. By writing, it becomes "200h" and the update is completed. Therefore, even if the next reset interrupt occurs after writing to the lower byte of the initial value counter 13b and before writing to the upper byte, the value of the initial value counter 13b is only updated to "100h". Therefore, the value does not fall outside the range of "0 to 630 (0 to 276h)", which is the value of the original update range.
[0029]
The initial value memory 13c is a memory for storing the initial value of the update of the random number counter 13a, and is composed of 2 bytes like the random number counter 13a. In this embodiment, the initial value of updating the random number counter 13a is changed every time the random number counter is updated once. Therefore, when the updated value of the random number counter 13a matches the value of the initial value memory 13c, the one-time update of the random number counter 13a is completed. The value of the initial value counter 13b is written to the random number counter 13a and the initial value memory 13c, and the initial value for updating the random number counter 13a is changed. Therefore, even if the initial value for updating the random number counter 13a is changed, the random numbers are uniform (they do not take the same value when continuously acquired, and all the values can be extracted with the same probability). You can get a random number value.
[0030]
The CPU 11, ROM 12, and RAM 13 are connected to each other via a bus line 14, and the bus line 14 is also connected to an input / output port 15. The input / output port 15 is connected to the display device D and another input / output device 16. The control unit C sends an operation command to the display device D and other input / output devices 16 via the input / output port 15 and controls each of these devices. The variable display of the LCD display 3 and the opening / closing operation of the specific winning opening 5 are also controlled based on this operation command.
0031
The display device D includes a CPU 21, a program ROM 22, a work RAM 23, a video RAM 24, a character ROM 25, an image controller 26, an input / output port 27, and an LCD display 3. The CPU 21 of the display device D performs display control (variable display) of the LCD display 3 in response to an operation command output from the control unit C, and the program ROM 22 stores a program executed by the CPU 21. Has been done. The work RAM 23 is a memory for storing work data used when the CPU 21 executes a program.
[0032]
The video RAM 24 is a memory for storing data displayed on the LCD display 3, and the display contents of the LCD display 3 are changed by rewriting the contents of the video RAM 24. That is, the variable display of the symbol in each display area is performed by rewriting the contents of the video RAM 24. The character ROM 25 is a memory for storing character data such as a symbol displayed on the LCD display 3. The image controller 26 adjusts the timings of the CPU 21, the video RAM 24, and the input / output port 27 to intervene in reading and writing data, and at a predetermined timing, refers to the character ROM 25 for the display data stored in the video RAM 24. It is to be displayed on the LCD display 3.
0033
Next, each process executed by the pachinko gaming machine P configured as described above will be described with reference to the flowcharts of FIGS. 3 to 5. FIG. 3 is a flowchart of a reset interrupt process executed every 2 ms in the control unit C of the pachinko gaming machine P. The main control of the pachinko gaming machine P is executed by this reset interrupt process.
0034
In the reset interrupt process, first, the stack pointer is set (S1), and the pattern written in the predetermined area of the RAM 13 is checked (S2). As a result of the check, if a predetermined pattern is written in the predetermined area, there is no abnormality in the RAM 13 and it is normal (S2: normal), so the process is shifted to S3. On the other hand, if the predetermined pattern is not written in the predetermined area as a result of the check in S2, it means that the reset interrupt process is executed first after the power is turned on, or there is an abnormality in the RAM 13 (S2: abnormality). In this case, the process is shifted to S22, the contents of the RAM 13 are once cleared, the initial value is written in the RAM 13 (S22), and the next reset interrupt process is waited for.
0035.
In the process of S3, the timer interrupt is set (S3). The timer interrupt set here includes a timer interrupt that generates a strobe signal for transmitting a command for controlling the display of the LCD display 3 to the display device D. After setting the timer interrupt, each interrupt is enabled (S4). After the interrupt is permitted, the output data updated in the previous reset interrupt process can be processed at once by the special symbol variation process (S15), display data creation process (S17), lamp / information processing (S18), etc. The port output process for outputting to the port is executed (S5). After the port output process is executed, the random number update process (S6) described later is executed to update the value of the random number counter 13a by "+1", and further, the storage timer subtraction process is executed (S7). The storage timer subtraction process shortens the fluctuation display time of the symbol when there are a predetermined number or more of the holding balls for the jackpot determination and the fluctuation display of the symbol is being displayed on the LCD display 3.
0036
In the switch reading process (S8), by reading the value of each switch, the winning opening 2 and the large winning opening 5 (including the V zone 5a) of the hit ball hit into the game area 1 are won, and the symbol operating gate 4 is used. It is a process for detecting passing, and even prize balls and rental balls. The count abnormality monitoring process (S9) is a process for monitoring whether or not there is an abnormality in the switch data read by the switch reading process in S8. For example, even though the large winning opening 5 is opened and the hit ball is detected by the V count switch that detects the passage of the hit ball through the V zone 5a, the winning of the large winning opening 5 other than the V zone 5a is detected10. If the count switch cannot detect even one hit ball, the 10 count switch is pulled out or malfunctions, and some abnormality has occurred in the 10 count switch. Further, if even one prize ball is not paid out even though the motor for paying out the prize ball is driven, some abnormality has occurred in the prize ball payout device. In this way, the count abnormality monitoring process (S9) monitors the presence or absence of the above-mentioned abnormality based on the switch data read by the switch read process (S8).
0037
In the symbol counter update process (S10), as a result of the fluctuation display performed on the LCD display 3, the counter update process for determining the symbol to be stopped and displayed is performed. Further, in the symbol check process (S11), the jackpot symbol, the missed symbol, and the reach symbol used in the special symbol variation process (S15) are based on the value of the counter updated in the symbol counter update process (S10). Etc. are decided.
[0038]
If no error has occurred in the processes from S3 to S11 (S12: normal), the 7-segment LED variation display is performed by the normal symbol variation process (S13), and as a result of the variation display, a hit occurs. In that case, a hit process of opening the ordinary electric accessory (not shown) for a predetermined time is executed. After that, if the status flag is checked (S14) and the symbol of the LCD display 3 is being displayed as fluctuating (S14: the symbol is fluctuating), the timing at which the hit ball passes through the symbol operating gate 4 by the special symbol variation processing (S15). Based on the value of the random number counter 13a read in, the determination of whether or not it is a big hit is performed, and the change processing of the display symbol of the LCD display 3 is executed. On the other hand, as a result of checking the status flag, if the jackpot is in progress (S14: jackpot in progress), the jackpot process (S16) such as opening the jackpot 5 is executed. Further, as a result of checking the state flag, if the symbol is neither fluctuating nor a big hit (S14: other), the processing of S15 and S16 is skipped, and the process proceeds to the display data creation processing of S17. If an error is confirmed in the process of S12 (S12: error), each process of S13 to S16 is skipped, and the process proceeds to the display data creation process of S17.
[0039]
In the display data creation process (S17), demo data displayed on the LCD display 3 and display data of the 7-segment LED are created in addition to the variable display of the symbol, and in the lamp / information processing (S18), the lamp of the holding ball is created. Various lamp data including data are created. In the sound effect processing (S19), sound effect data according to the situation of the game is created. The display data and the sound effect data are output to each device by the port output process (S5) and the timer interrupt process described above.
0040
After the sound effect processing (S19) is completed, the symbol counter update processing (S20) and the initial value counter update processing (S21), which are the same processing as S10, are performed during the remaining time until the next reset interrupt processing occurs. ) And repeatedly. Since the execution time of each process of S1 to S19 changes according to the state of the game, the remaining time until the next reset interrupt process occurs is not a constant time but changes according to the state of the game. Therefore, the stopped symbol can be randomly changed by repeatedly executing the symbol counter update process (S20) using the remaining time. Further, by repeatedly executing the initial value counter update process (S21) using the remaining time, the value of the initial value counter 13b, which is the initial value of the update of the random number counter 13a, cannot be grasped by the "hanging board". can do.
[0041]
FIG. 4 is a flowchart of the random number update process. In the random number update process (S6), the value of the random number counter 13a is updated by "+1" within the range of "0 to 630 (0 to 276h)" via the internal register 11b of the CPU 11, and is used by the control unit C. Other random numbers are being updated.
[0042]
First, the value of the random number counter 13a composed of 2 bytes is written to the internal register 11b of 2 bytes (S31). The value of the internal register 11b is added by 1 (S32), and it is checked whether or not the value of the internal register 11b after addition is "631" or more, that is, whether or not the value of the update range of the random number counter 13a is exceeded. (S33). If the value of the internal register 11b after addition is "631" or more (S33: Yes), the value of the update range is exceeded, so the value of the internal register 11b is cleared to "0" (S34). On the other hand, if the value of the internal register 11b after addition is "630" or less (S33: No), the value is within the update range, so the process of S34 is skipped and the process proceeds to S35.
[0043]
In the process of S35, the value of the updated internal register 11b and the value of the initial value memory 13c are compared. Since the initial value of the update of the random number counter 13a is stored in the initial value memory 13c, if both values are equal (S35: Yes), the update of the random number counter 13a is completed once. Therefore, in such a case, the value of the 2-byte initial value counter 13b is written to the internal register 11b (S36), and the value of the internal register 11b is written to the initial value memory 13c and the random number counter 13a (S37, S38). The initial value for updating the random number counter 13a is changed.
[0044]
On the other hand, when the value of the internal register 11b after the update and the value of the initial value memory 13c are not equal (S35: No), the update of the random number counter 13a has not been completed yet, so the processing of S36 and S37 has not been completed yet. Is skipped, the value of the internal register 11b updated in the processes of S32 to S34 is written to the random number counter 13a (S38), and the random number counter 13a is updated. After that, another random number update process used by the control unit C is performed (S39), and this random number update process is completed.
0045
FIG. 5 is a flowchart of the initial value counter update process. In the initial value counter update process (S21), the value of the initial value counter 13b that counts the initial value of the update of the random number counter 13a is set to "0 to 630 (0 to 630) in the update range of the random number counter 13a via the internal register 11b of the CPU 11. Update by "+1" within the range of "0 to 276h)".
[0046]
First, the value of the initial value counter 13b composed of 2 bytes is written to the internal register 11b of 2 bytes (S41). The value of the internal register 11b is added by 1 (S42), and it is checked whether or not the value of the internal register 11b after addition is "631" or more, that is, whether or not the value of the update range of the random number counter 13a is exceeded. (S43). If the value of the internal register 11b after addition is "631" or more (S43: Yes), the value of the update range of the random number counter 13a is exceeded, so the value of the internal register 11b is cleared to "0" (S44). .. On the other hand, if the value of the internal register 11b after addition is "630" or less (S43: No), the value is within the update range of the random number counter 13a, so the process of S44 is skipped and the process proceeds to S45. To do.
[0047]
In the processing of S45 and S46, the updated value of the internal register 11b is not written to the initial value counter 13b in the order of the upper byte lower byte by the 2-byte write instruction of the 68 series CPU 11, but 1 byte in the order of the lower byte upper byte. Write to the initial value counter 13b one by one. That is, first, the value of the lower byte of the updated 2-byte internal register 11b is written to the lower byte of the 2-byte initial value counter 13b (S45), and then the value of the upper byte of the 2-byte internal register 11b is written. It writes to the upper byte of the 2-byte initial value counter 13b (S46). In the 80-series CPU, the value of the internal register can be written to the initial value counter 13b in the order of the lower byte upper byte by one instruction by the 2-byte write instruction.
0048
As described above, the initial value counter update process is repeatedly executed in the reset interrupt process during the remaining time until the next reset interrupt occurs (S21). Therefore, the next reset interrupt may occur after the lower byte of the internal register 11b is written to the initial value counter 13b by the processing of S45 and before the writing of the upper byte by the processing of S46. The reset interrupt is a non-maskable interrupt that has the highest interrupt priority and cannot prohibit the start of the interrupt process. Therefore, in such a case, the initial value counter update process is performed without the S46 process being performed. It is forcibly terminated and the process of S1 in FIG. 3 is executed. As a result, the value in the middle of writing becomes the value of the updated initial value counter 13b.
[0049]
However, the value updated in the addition direction in the internal register 11b is written to the initial value counter 13b in the order of the lower byte upper byte, so that it is after the lower byte is written and before the upper byte is written, that is, S45. Even if the next reset interrupt occurs during the processing of S46 and the value in the middle of writing becomes the updated initial value counter 13b, the value of the initial value counter 13b is within the original update range. It can be maintained within the range of "0 to 630 (0 to 276 h)".
0050
For example, when the value of the initial value counter 13b is "1FFh", the value of the internal register 11b of the CPU 11 is updated to "200h" by the processing of S41 to S44. Since the updated value is written from the internal register 11b to the initial value counter 13b in the order of the lower byte upper byte, the value of the initial value counter 13b becomes "100h" once by writing the lower byte (S45), and then the upper byte. Is written to "200h" (S46), and the update of the initial value counter 13b is completed. Therefore, even if the next reset interrupt occurs after writing to the lower byte of the initial value counter 13b and before writing to the upper byte, the value of the initial value counter 13b is only updated to "100h". Therefore, the value does not fall outside the range of "0 to 630 (0 to 276h)", which is the value of the original update range.
0051
As described above, the value of the initial value counter 13b is updated in the range of "0 to 630 (0 to 276h)" which is the value of the original update range and also the value of the update range of the random number counter 13a. Even if the value is used as the initial value for updating the random number counter 13a, the value of the random number counter 13a can always be updated within a predetermined update range.
[0052]
FIG. 6 is a flowchart of the initial value counter update process in the second embodiment. The initial value counter update process of the first embodiment updates the value of the initial value counter 13b by "+1" in the addition direction, and writes the updated value to the initial value counter 13b in the order of lower byte upper byte. On the other hand, in the initial value counter update process of the second embodiment, the value of the initial value counter 13b is updated by "-1" in the subtraction direction, and the updated value is obtained by one instruction of the 68-series CPU 11 for writing 2 bytes. Is written to the initial value counter 13b in the order of upper byte and lower byte. The same parts as those in the first embodiment described above are designated by the same reference numerals, and the description thereof will be omitted.
[0053]
First, the value of the initial value counter 13b composed of 2 bytes is written to the internal register 11b of 2 bytes (S51). The value of the internal register 11b is subtracted by 1 (S52), and it is checked whether or not the value of the internal register 11b after the subtraction is "631 (277h)" or more (S53). If the value of the internal register 11b before subtraction is "0", the value becomes "0FFFFh" by subtraction. Therefore, if the value of the internal register 11b after subtraction is "631 (277h)" or more including "0FFFFh" (S53: Yes), the maximum value of the update range of the random number counter 13a is "630 (276h)". Is written to the internal register 11b (S54). On the other hand, if the value of the internal register 11b after subtraction is "630 (276h)" or less (S53: No), the processing of S54 is skipped and the process proceeds to S55.
0054
In the processing of S55, the value of the 2-byte internal register 11b updated in the subtraction direction is written to the initial value counter 13b in the order of the upper byte and lower byte by one instruction of writing 2 bytes of the 68-series CPU 11 (S55), and the initial value is written. The value counter update process ends. In the 80-series CPU, since the value of the 2-byte internal register cannot be written in the order of the upper byte and lower byte by one instruction, the value of the upper byte and lower byte is written in the order of one byte each by two instructions.
0055
As described above, the initial value counter update process is repeatedly executed in the reset interrupt process during the remaining time until the next reset interrupt occurs (S21). Therefore, in the process of S55, the next reset interrupt may occur after the upper byte of the internal register 11b is written to the initial value counter 13b and before the lower byte is written. The reset interrupt is a non-maskable interrupt that has the highest interrupt priority and cannot prohibit the start of the interrupt process. Therefore, in such a case, the lower byte is not written to the initial value counter 13b. , The initial value counter update process is forcibly terminated, and the process of S1 in FIG. 3 is executed. As a result, the value in the middle of writing becomes the value of the updated initial value counter 13b.
0056
However, since the value updated in the subtraction direction in the internal register 11b is written to the initial value counter 13b in the order of the upper byte lower byte, it is after the upper byte is written and before the lower byte is written, that is, the processing of S55. Even if the next reset interrupt occurs and the value in the middle of writing becomes the updated value of the initial value counter 13b in the middle of, the value of the initial value counter 13b is a value within the original update range. It can be maintained within the range of "0 to 630 (0 to 276 h)".
[0057]
For example, when the value of the initial value counter 13b is "200h", the value of the internal register 11b of the CPU 11 is updated to "1FFh" by the processing of S51 to S53. Since the updated value is written from the internal register 11b to the initial value counter 13b in the order of the upper byte lower byte, the value of the initial value counter 13b is once set to "100h" by writing the upper byte, and then by writing the lower byte. It becomes "1FFh" (S55), and the update of the initial value counter 13b is completed. Therefore, even if the next reset interrupt occurs after writing to the upper byte of the initial value counter 13b and before writing to the lower byte, the value of the initial value counter 13b is only updated to "100h". Therefore, the value does not fall outside the range of "0 to 630 (0 to 276h)", which is the value of the original update range.
0058.
FIG. 7 is a flowchart of the initial value counter update process in the third embodiment. In the initial value counter update process of the third embodiment, the subtraction method of the value of the internal register 11b in the initial value counter update process of the second embodiment is changed to reduce the program size and improve the processing speed. The same parts as those in the first and second embodiments described above are designated by the same reference numerals, and the description thereof will be omitted.
[0059]
First, the value of the initial value counter 13b composed of 2 bytes is written to the internal register 11b of 2 bytes (S61). It is checked whether or not the value of the internal register 11b is "0" (S62), and if it is "0" (S62: Yes), it is the value of the maximum value + 1 of the update range of the random number counter 13a "631 (277h). ) ”Will be written to the internal register 11b (S63). On the other hand, if the value of the internal register 11b is not "0" (S62: No), the processing of S63 is skipped and the process proceeds to S64. In the processing of S64, the value of the internal register 11b is subtracted by 1 (S64), and then the value of the 2-byte internal register 11b updated in the subtraction direction is raised by one instruction of 2-byte writing of the 68-series CPU 11. The bit lower byte is written to the initial value counter 13b (S65), and the initial value counter update process is completed.
[0060]
By updating the value of the initial value counter 13b in the subtraction direction as described above, the processing can be performed with a small program size and a high speed. The initial value counter update process is repeatedly executed during the remaining time of the reset interrupt process, so that the initial value counter 13b can be sufficiently updated even if the remaining time is short.
[0061]
In each of the above embodiments, the first and second aspects are described.RegularThe non-maskable reset interrupt process corresponds to the process, and the processes S31 to S34 and S38 of the random number update process (S6) of FIG. 4 correspond to the first update means.The processing of S35 to S38 corresponds to the changing means.The initial value counter update process (S21) of FIG. 5 corresponds to the second update means according to claim 1, and the initial value counter update process of FIGS. 6 and 7 corresponds to the second update means according to claim 2. (S21) is applicable.
[0062]
Although the present invention has been described above based on the examples, the present invention is not limited to the above examples, and it is easy that various improvements and modifications can be made without departing from the spirit of the present invention. It can be inferred.
[0063]
For example, the value of the initial value counter 13b is updated after the value is once read into the internal register 11b of the CPU 11, but the value is directly read into the ALU in the CPU 11 and updated without going through the internal register 11b. You may.
[0064]
A modification of the present invention is shown below. In the ball game machine according to claim 2, the value updated by the second updating means is written to the initial value counter by a writing instruction in which two bytes are written in the order of upper byte and lower byte by one instruction. A ball game machine 1 characterized by being executed.
[0065]
In the ball game machine or the ball game machine 1 according to claim 1 or 2, the value of the initial value counter is the random number counter and the value of the random number counter when the value of the random number counter matches the value of the initial value memory. A ball game machine 2 characterized in that it is written to an initial value memory.
[0066]
[Effect of the present invention]YuAccording to the machine, the initial value of updating the random number counter to determine the jackpot is not a fixed value, but a value that is changed regularly.YuEven if the "hanging board" or the like resets the illegal counter inside the machine when the power is turned on, the value of the counter cannot be matched with the value of the random number counter. Therefore, there is an effect that it is impossible to grasp the timing of occurrence of a big hit by the "hanging board" or the like, and it is possible to prevent fraudulent acts by the "hanging board" or the like.
[0067]
Moreover, the random number counterUsed to change the initial valueThe value of the initial value counter isBased on regular interrupt signalsBe executedTime after regular processingIt is updated repeatedly.Time after regular processingSince the length of the game changes according to the state of the game, it cannot be grasped by a "hanging board" or the like. Therefore, it takesTime after regular processingSince the value of the initial value counter is repeatedly updated, there is an effect that it is possible to prevent the value of the random number counter from being grasped by the "hanging board" or the like.
[Simple explanation of drawings]
FIG. 1 is a front view of a gaming board of a pachinko gaming machine according to a first embodiment of the present invention.
FIG. 2 is a block diagram showing an electrical configuration of a pachinko gaming machine.
FIG. 3 is a flowchart showing a reset interrupt process.
FIG. 4 is a flowchart showing a random number update process.
FIG. 5 is a flowchart showing an initial value counter update process.
FIG. 6 is a flowchart showing an initial value counter update process of the second embodiment.
FIG. 7 is a flowchart showing an initial value counter update process of the third embodiment.
[Explanation of symbols]
11 CPU of control unit
11b Internal register of CPU of control unit
13 Control RAM
13a Random number counter
13b Initial value counter
13c Initial value memory
C control unit(Control means)
P pachinko game machine (YuTechnical machine)