JP2000162627A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】横電界方式アクティブマトリクス型液晶表示装
置において、大きさが異なるために色毎の負荷が異なる
ことに起因する電圧歪みがあり、フリッカーや残像を引
き起こす可能性がある。 【解決手段】各副画素内部の負荷の配分が一定となるよ
うな構造とするか、負荷に対するアクティブ素子の駆動
能力の割合が一定となるような構造とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は横電界方式アクティ
ブマトリクス型ＴＦＴ液晶表示装置に関わるものであ
る。

【０００２】

【従来の技術】近年、薄膜トランジスタ（ＴＦＴ）に代
表されるアクティブ素子を用いたアクティブマトリクス
液晶表示装置は、ＣＲＴと同等の高画質、及びＣＲＴよ
り低消費電力で省スペースといった点から、パソコンや
ワークステーションなどのモニターとしても使用されつ
つある。このようなモニター用途に適したＬＣＤの１つ
として、横電界方式のアクティブマトリクス液晶表示装
置がある。

【０００３】この液晶表示装置の構成は同一基板上に走
査配線，信号配線，共通配線を配置し、２つの電極（画
素電極と対向電極）を櫛歯状に形成して、液晶に印加す
る電界の方向を基板界面にほぼ平行な方向としているこ
とが特徴である。

【０００４】この方式においては、従来の透明電極を用
いた電界を基板表面にほぼ垂直な方向に印加する方式
（以下、縦電界方式と称する）の液晶表示装置と比較し
て広視野角という特徴があり、直視型モニター用途に最
適である。

【０００５】横電界方式においては、基板表面にほぼ平
行に電界を印加するため、表示画素部に液晶を駆動する
ための電極を有する。液晶層に効果的に電界を印加する
ためには、この電極の幅と液晶層の厚みには密接な関係
があり、電極の幅を液晶層の厚みの１.５ 倍以上とする
必要があることがわかっている。

【０００６】一方、液晶表示装置においては、画面サイ
ズ，画素数から画素のサイズが決定されるため、前述の
電極幅を維持して画素を形成すると、電極と電極との距
離、即ち液晶が表示に寄与する表示領域の幅と、副画素
内の表示領域の数（以下、画素内分割数と称する）に
は、開口率が低下するピッチが存在する。

【０００７】横電界方式においては、表示画素部に不透
明な電極を有するので、従来の縦電界方式に比べ、開口
率が低下している。さらに、開口率を低下させること
は、明状態での明るさが低下してしまうため問題とな
る。しかし、先に述べたように、開口率を補償しようと
して電極幅を細くすれば、液晶層に印加される実効的な
電界が低下してしまう。また、分割数を増やさず電極間
隔を広げると、液晶の駆動電圧が増大してしまい、通常
のドライバによる駆動ができなくなってしまう。高耐圧
ドライバを用いることは、コストと電力を増大させるこ
とになり好ましくない。

【０００８】このように、電極幅及び電極間距離によっ
て、液晶表示装置の画素構造及び寸法が決まることが、
特開平9−15650号公報に述べられている。

【０００９】しかし、開口率低下を生じるピッチにおい
て、開口率低下を解消するための方法については言及さ
れていない。

【００１０】

【発明が解決しようとする課題】薄膜トランジスタがオ
ン状態の時に画素電極に書き込まれた電圧は、薄膜トラ
ンジスタがオン状態からオフ状態に変わると、次の周期
に再びトランジスタがオン状態になるまで、液晶容量Ｃ
ＬＣと保持容量Ｃstg によって画素電極に蓄えられた電
荷が保持される。

【００１１】しかし、画素電極には、液晶容量と保持容
量の他にも走査配線との間の薄膜トランジスタの寄生容
量Ｃgsをはじめとする容量が接続しているので、薄膜ト
ランジスタがオフ状態に変化する瞬間に、画素電極から
見た全容量Ｃtotal に対するＣgsの割合によって、書き
込まれた電圧に変化を生じる。このような電圧変化を突
き抜け電圧と呼んでいる。

【００１２】各副画素の電極間距離が一定であれば、本
件のように画素中の副画素を異なる大きさで構成した場
合には、画素電極から見た容量うち、少なくとも液晶容
量の大きさが異なるので、前述した突き抜け電圧が副画
素ごとに異なり、フリッカーや色むら、残像を起こすと
いう問題がある。

【００１３】また、液晶は印加電圧によって誘電率が異
なるため、突き抜け電圧を一定としても、明状態と暗状
態ではＣtotal が変化するので、画素の電圧変化量も異
なる。副画素のサイズが異なる場合には、更に色毎の明
状態と暗状態での変化の差が生じるので、フリッカーや
色むら，残像の原因となる場合がある。

【００１４】さらに、青の副画素の分割数を４から６に
増やして液晶容量を増加させ、結果として駆動への負荷
となる画素電極から見た全容量を増加させることによ
り、青の副画素のアクティブ素子の駆動能力が不足し、
書き込み不足を起こして、青画素のみ横スミアを起こす
場合がある。

【００１５】

【課題を解決するための手段】少なくとも一方が透明な
一対の基板と、前記一対の基板間に挟持された液晶層を
有する液晶表示装置で、前記一対の基板のうち一方の基
板には、この基板に対して支配的に平行な電界が印加さ
れる電極構造が形成され、この電極構造は、複数の走査
配線と、これらの走査配線にマトリクス状に形成された
複数の信号配線と、これらの信号配線と前記複数の走査
配線とのそれぞれの交点に対応して形成された複数のア
クティブ素子に接続された複数の画素電極と、前記複数
の走査配線の間に形成された複数の共通配線とを有し、
前記画素電極と前記共通配線との間には、主に絶縁層を
介した保持容量Ｃstg と、主に液晶層を介した液晶容量
ＣＬＣがあり、前記走査配線と前記画素電極との間にア
クティブ素子の寄生容量Ｃgsがあり、前記複数の信号配
線と前記複数の走査配線とで囲まれる領域で複数の副画
素が構成され、前記副画素は例えば赤緑青の３色が１組
となって１つの画素を構成し、前記画素内の副画素の少
なくとも１つの大きさが異なる構成の液晶パネルにおい
て、各副画素内で、前記画素電極から見た全容量Ｃtota
l に対して、前記アクティブ素子の寄生容量Ｃgsの割合
が一定となるようにそれぞれの容量を形成する。

【００１６】又は、前記副画素中の駆動のためのアクテ
ィブ素子が、前記画素中の各副画素内の、前記画素電極
から見た全容量に対して駆動能力（電極幅／電極長）が
一定の比率にあるように形成する。

【００１７】

【発明の実施の形態】以下、本発明を実施例により具体
的に説明する。

【００１８】（実施例１）図１に本実施例における液晶
表示装置の画素平面構造を示す。

【００１９】１画素は赤，青，緑の３つの副画素によっ
て構成され、走査配線と信号配線の交点に両配線を端子
とした液晶アクティブ素子があり、アクティブ素子のも
う１つの端子は画素電極に接続され、共通配線との間で
基板と平行な電界を液晶に印加するように構成されてい
る。

【００２０】副画素内部の分割数は、赤と緑がそれぞれ
４つ、青が６つという構成とすることで、電極間距離を
全ての副画素の分割数が４つの場合に電極間距離を例え
ば１０μｍとするとパネルサイズが１４インチとなる条
件で、開口率を低下させることなくパネルサイズを１５
インチとすることができる。

【００２１】次に図２に図１のＡ−Ａ＊線における液晶
パネルの断面図を示す。

【００２２】下側基板１００や上側基板２００は、厚み
が０.７mm で表面を研磨した透明なガラス板１０１，２
０１を基板としている。下側基板１００には図１で示し
たような、信号配線１０３，画素電極１０５，対向電極
１０６があり、それらを隔てるＳｉＮ層１０９や配線保
護のための保護層１１２がある。

【００２３】また、もう１つのガラス板２０１には、コ
ントラストを向上させるために画素電極１０５と対向電
極１０６の間以外の隙間から光がもれないように低導電
性の遮光層（ブラックマトリクス）２０２を形成し、そ
の上にカラー表示のための赤（Ｒ），緑（Ｇ），青
（Ｂ）の３色のカラーフィルタ２０３をストライプ状に
形成した。さらにカラーフィルタ上には表面を平坦化す
る透明樹脂２０４を積層し、上側基板２００とした。

【００２４】これら２つの基板の内側最表面に配向膜１
５０，２５０を形成し、ラビング処理した後、基板間に
液晶組成物３００を封入する。また、外側最表面を２枚
の偏光板１７０，２７０で挟み、液晶表示パネルを構成
する。本実施例では配向膜として、ポリイミドを使用し
た。上下界面上のラビング方向はお互いにほぼ平行で、
かつ印加電場方向とのなす角度を８５度とした。上下基
板のギャップは球状のポリマビーズを基板間に分散して
挟持し、液晶封入状態で４.５μｍ とした。

【００２５】封入した液晶組成物３００は誘電率異方性
Δεが正で値が７.３(１ｋＨｚ）であり、複屈折Δｎが
０.０７２(５８９ｎｍ，２０℃）のネマチック液晶組成
物である。よって、Δｎ・ｄは０.３２４μｍ である。
偏光板としては日東電工社製Ｇ１２２０ＤＵを用い、一
方の偏光板の偏光透過軸をラビング方向とほぼ平行（８
５度）とし、他方をそれに直行（−５度）とした。

【００２６】これにより画素電極１０５と対向電極１０
６との間に電圧を印加した時、低電圧で暗状態、高電圧
で明状態となるノーマリークローズ特性を得られる。透
過光強度は画素電極１０５と対向電極１０６との間に基
板１０１と平行になるような電場Ｅを発生させること
で、液晶組成物３００内の液晶分子３０１の配向状態を
制御して変調する。

【００２７】次に図３に図１のＢ−Ｂ＊線における下側
基板１００の断面図を示す。

【００２８】これは薄膜トランジスタ１２０の断面図と
なっており、この薄膜トランジスタ１２０は画素電極
（ソース電極）１０５，信号電極（ドレイン電極）１０
３，走査電極（ゲート電極）１０２、及び主にａ−Ｓｉ
からなる半導体層１０７で構成されている。また、ａ−
Ｓｉ層１０７と信号電極１０３、及び画素電極１０５と
のオーミックコンタクトをとるために、その間にＰ（リ
ン）をドープしたｎ＋型ａ−Ｓｉによりオーミックコン
タクト接触層１０８を形成してある。

【００２９】さらに、薄膜トランジスタ１２０上には保
護層１１２がある。この上の配向膜１５０とガラス基板
１０１下の偏光板１７０間で含めたものを下側基板１０
０とする。なお、本実施例ではアクティブ素子として逆
スタガ型ａ−Ｓｉ薄膜トランジスタを使用したが、他に
正スタガ型ａ−Ｓｉ薄膜トランジスタやｐ−Ｓｉ薄膜ト
ランジスタ，シリコンウェハ上のＭＯＳ型トランジスタ
などを用いてもよい。次に図４に図１のＣ−Ｃ′線にお
ける下側基板１００の断面図を示す。

【００３０】これは補助容量素子１３０の断面図となっ
ている。補助容量素子１３０は共通配線１０４と画素電
極１０５とでＳｉＮ層１０９を挟む構成となっている。
この上に保護層１１２があり、他に下側基板１００とし
ては配向膜１５０と偏向板１７０も含む。

【００３１】次に、本実施例の駆動方法を述べる。

【００３２】薄膜トランジスタ１２０がオン状態（Ｖｇ
Ｈ）の時に画素電極に書き込まれた電圧Ｖｓは、薄膜ト
ランジスタ１２０がオン状態(ＶｇＨ)からオフ状態(Ｖ
ｇＬ)に変わると、次の周期に再びトランジスタがオン
状態（ＶｇＨ）になるまで、液晶容量ＣＬＣと保持容量
Ｃstg によって画素電極１０５に蓄えられた電荷が保持
される。

【００３３】しかし、画素電極１０５には、液晶容量Ｃ
ＬＣと保持容量Ｃgsの他にも走査配線１０２との間の薄
膜トランジスタ１２０の寄生容量Ｃgsをはじめとする容
量が接続しているので、薄膜トランジスタ１２０がオフ
状態に変化する瞬間に、画素電極１０５から見た全容量
Ｃtotal に対する保持容量Ｃgsの割合によって、書き込
まれた電圧Ｖｓに変化ΔＶｓを生じる。

【００３４】ここで、画素電極１０５から見た全容量を
Ｃtotal とすると、

【００３５】

【数１】 Ｃtotal＝ＣＬＣ＋Ｃstg＋Ｃgs＋Ｃｄｓ..... …（１） であるが、液晶容量ＣＬＣ，保持容量Ｃstg ，薄膜トラ
ンジスタ１２０の寄生容量Ｃgs以外の項は値が小さいの
で、画素電極１０５から見た全容量Ｃtotal は

【００３６】

【数２】 Ｃtotal＝ＣＬＣ＋Ｃstg＋Ｃgs …（２） という式で近似できる。

【００３７】従って、薄膜トランジスタ１２０がオン状
態（ＶｇＨ）からオフ状態(ＶｇＬ)になるときに画素電
極１０５にあらわれる電圧の変化量ΔＶｓは、

【００３８】

【数３】 ΔＶｓ＝(ΔＶｇＨ−ΔＶｇＬ)＊(Ｃgs／Ｃtotal） ＝(ΔＶｇＨ−ΔＶｇＬ)＊(Ｃgｓ／（(ＬＣ＋Ｃstg＋Ｃgs))…（３） という式で表すことができる。

【００３９】本実施例のように、赤，緑と青の副画素の
大きさが異なる場合は、各副画素中の表示面積に従い、
液晶容量ＣＬＣが異なり、青が１.５ 倍となる。このま
までは画素電極１０５の電圧変化量ΔＶｓが色によって
大きく異なり、フリッカーなどの原因となるので、画素
電極１０５と対向電極の重なる部分に形成される保持容
量Ｃstg の大きさと、アクティブ素子である薄膜トラン
ジスタ１２０の画素電極１０５と走査配線１０２との間
の寄生容量Ｃgsの大きさが

【００４０】

【数４】 Ｃgs／Ｃtotal＝Ｃgs／(ＣＬＣ＋Ｃstg＋Ｃgs) ＝１／((ＣＬＣ＋Ｃstg)／Ｃgs＋１） ＝一定 …（４） となるように形成することで、式（１）によってあらわ
される画素電極１０５の電圧変化量ΔＶｓの大きさを一
定にすることができる。

【００４１】いま、ＶｇＨ＝２４Ｖ，ＶｇＬ＝−７Ｖ、
赤(緑)の副画素について、ＣＬＣＲ＝８０ｆＦ，Ｃstg
Ｒ＝１１０ｆＦ，ＣgsＲ＝１０ｆＦとすると、このと
き、

【００４２】

【数５】 (ＣＬＣＲ＋ＣstgＲ)／ＣgsＲ＝Ｒ１＝１９ …（５） となる。ここで、青の副画素の（ＣＬＣＢ＋ＣstgＢ)／
ＣgsＢ＝Ｒ２とすると、図６に、Ｒ２／Ｒ１の比によっ
て、色の異なる副画素間の画素電極１０５の電圧変化量
ΔＶｓの差を示す。

【００４３】実用的な液晶表示装置においては、フリッ
カーに対して画素電極電圧変化量ΔＶｓ誤差は、０.２
Ｖ まで許容できるとすると、Ｒ２／Ｒ１の値は、誤差
が−１２〜＋１７％までの範囲に収まるように、各容量
を形成すれば、副画素サイズが異なることによるフリッ
カーなどの問題は回避できる。

【００４４】（実施例２）実施例１との相違点は、図１
の画素で赤，緑と、青の副画素でそれぞれ、画素電極１
０５から見た全容量Ｃtotal に対する、液晶容量ＣＬＣ
と保持容量Ｃstgと薄膜トランジスタ１２０の寄生容量
Ｃgsの割合が同じになるように、つまり

【００４５】

【数６】 ＣＬＣ２／ＣＬＣ１＝Ｃstg２／Ｃstg１＝Ｃgs２／Ｃgs１ …（６） となるように各容量を形成することで、液晶容量が印加
電圧と共に変化しても、明表示と暗表示で副画素間で生
じる画素電極１０５の表示電圧変化量ΔＶｓの差を低減
し、表示品質が劣化しないようにできる。

【００４６】（実施例３）本実施例は図１に示されるよ
うな構造のの画素において、赤あるいは緑と、青の副画
素でそれぞれ、薄膜トランジスタ１２０の駆動能力(電
極幅Ｗ／電極長Ｌ)の大きさを各副画素の画素電極１０
５から見た全容量Ｃtotal に一定の割合となるように形
成することで、液晶容量ＣＬＣが大きく負荷の大きい青
の副画素についても、書き込み不足の発生を防ぐことが
できる。

【００４７】（実施例４）実施例１との相違点は、薄膜
トランジスタ１２０の駆動能力（電極幅Ｗ／電極長Ｌ）
の大きさを各副画素の画素電極１０５から見た全容量Ｃ
total に一定の割合となるように形成することで、薄膜
トランジスタ１２０がオン状態からオフ状態に変化する
ときの画素電極１０５の電圧変化量ΔＶｓを一定にし
て、かつ薄膜トランジスタ１２０がオン状態に変化する
ときの、書き込み不足の発生をなくし、副画素サイズが
色によって異なることに起因するフリッカーや残像を低
減することができる。

【００４８】（実施例５）実施例２との相違点は、薄膜
トランジスタ１２０の駆動能力（電極幅Ｗ／電極長Ｌ）
の大きさを各副画素の画素電極１０５から見た全容量Ｃ
total に一定の割合となるように形成することで、薄膜
トランジスタ１２０がオン状態からオフ状態に変化する
ときの画素電極１０５の電圧変化量ΔＶｓを一定にし
て、さらに明状態と暗状態でのΔＶｓの変動を抑制し、
かつ薄膜トランジスタ１２０がオン状態に変化するとき
の、書き込み不足の発生をなくし、副画素サイズが色に
よって異なることに起因するフリッカーや残像を低減す
ることができる。

【００４９】（実施例６）図５に本実施例における液晶
表示装置のアクティブ素子の構成を示す。

【００５０】図５ａが分割数が４の赤と緑の副画素のア
クティブ素子で、走査配線１０２と信号配線１０４が交
差する近傍に、２つの端子が両配線と接続され、もう１
つの端子が画素電極１０５に接続されている。アクティ
ブ素子部分は、同じ形状，大きさの薄膜トランジスタを
２つ並べて構成する。

【００５１】図５ｂは分割数が６の青の副画素のアクテ
ィブ素子で、走査配線１０２と信号配線１０４が交差す
る近傍に、２つの端子が両配線と接続され、もう１つの
端子が画素電極１０５に接続されている。アクティブ素
子部分は、図５ａと同じ形状，大きさの薄膜トランジス
タが３つ並ぶ構成となっている。

【００５２】このような構造とすることで、薄膜トラン
ジスタ１２０の寄生容量Ｃgsの大きさは、図５のような
単位薄膜トランジスタの寄生容量Ｃgsの倍数として定義
することができ、製造工程でズレが生じても、それによ
る薄膜トランジスタ１２０寄生容量Ｃgsへの誤差の影響
を低減することができる。

【００５３】

【発明の効果】本発明によると、従来開口率の低下を招
くサイズで、フリッカーや残像を起こさずにアクティブ
マトリクス型液晶表示装置が得られる。

【図面の簡単な説明】

【図１】本発明の異なる大きさの副画素で構成される画
素平面図。

【図２】図１のＡ−Ａ′線における画素部の断面構造を
示す断面図。

【図３】図１のＢ−Ｂ′線における画素部の断面構造を
示す断面図。

【図４】図１のＣ−Ｃ′線における画素部の断面構造を
示す断面図。

【図５】（ａ）及び（ｂ）は実施例６の副画素のアクテ
ィブ素子を示す図。

【図６】本発明の実施例である液晶表示装置の特性図。

【符号の説明】

１００…下側基板、１０１，２０１…ガラス基板、１０
２…走査配線、１０３…信号配線、１０４…共通配線、
１０５…画素電極、１０６…対向電極、１０７…ａ−Ｓ
ｉ膜、１０８…オ−ミックコンタクト層、１０９，１１
２…ＳｉＮ層、１１０…ＳiＯ₂層、１１１…Ｎをドープ
したＳｉＯ₂ 層、１２０…薄膜トランジスタ、１３０…
補助容量素子、１５０…配向膜、１７０…偏向板、２０
０…上側基板、２０２…遮光層、２０３…カラ−フィル
タ、２０４…平坦化膜。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 津村 誠 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 Ｆターム(参考） 2H092 GA14 JA23 JA25 JA26 JB64 JB69 KA03 KA04 KA05 KA22 NA01 PA02 PA03 PA08 5C058 AA09 BA09

Claims (6)

【特許請求の範囲】
1. 【請求項１】少なくとも一方が透明な一対の基板と、前
   記一対の基板間に挟持された液晶層を有する液晶表示装
   置で、前記一対の基板のうち一方の基板には、この基板
   に対して支配的に平行な電界が印加される電極構造が形
   成され、この電極構造は、複数の走査配線と、これらの
   走査配線にマトリクス状に形成された複数の信号配線
   と、これらの信号配線と前記複数の走査配線とのそれぞ
   れの交点に対応して形成された複数のアクティブ素子に
   接続された複数の画素電極と、前記複数の走査配線の間
   に形成された複数の共通配線とを有し、前記画素電極と
   前記共通配線との間には、主に絶縁層を介した保持容量
   Ｃstg と、主に液晶層を介した液晶容量ＣＬＣがあり、
   前記走査配線と前記画素電極との間にアクティブ素子の
   寄生容量Ｃgsがあり、前記複数の信号配線と前記複数の
   走査配線とで囲まれる領域で複数の副画素が構成され、
   前記副画素は色の組み合わせにより１つの画素を構成
   し、前記画素内の副画素の少なくとも１つの大きさが異
   なる構成の液晶パネルにおいて、各副画素内で、前記画
   素電極から見た全容量Ｃtotal に対して、前記アクティ
   ブ素子の寄生容量Ｃgsの割合が一定となるようにそれぞ
   れの容量を形成することを特徴とする液晶表示装置。
2. 【請求項２】前記第１項の液晶表示装置の画素におい
   て、各副画素内で、前記画素電極から見た全容量に対す
   る前記液晶容量の割合が一定となるように容量を形成す
   ることを特徴とする液晶表示装置。
3. 【請求項３】少なくとも一方が透明な一対の基板と、前
   記一対の基板間に挟持された液晶層を有する液晶表示装
   置で、前記一対の基板のうち一方の基板には、この基板
   に対して支配的に平行な電界が印加される電極構造が形
   成され、この電極構造は、複数の走査配線と、これらの
   走査配線にマトリクス状に形成された複数の信号配線
   と、これらの信号配線と前記複数の走査配線とのそれぞ
   れの交点に対応して形成された複数のアクティブ素子に
   接続された複数の画素電極と、前記複数の走査配線の間
   に形成された複数の共通配線とを有し、前記画素電極と
   前記共通配線との間には、主に絶縁層を介した保持容量
   Ｃstg と、主に液晶層を介した液晶容量ＣＬＣがあり、
   前記走査配線と前記画素電極との間にアクティブ素子の
   寄生容量Ｃgsがあり、前記複数の信号配線と前記複数の
   走査配線とで囲まれる領域で複数の副画素が構成され、
   前記副画素は例えば赤緑青の３色が１組となって１つの
   画素を構成し、前記画素内の副画素の少なくとも１つの
   大きさが異なる構成の液晶パネルにおいて、前記副画素
   中の駆動のためのアクティブ素子の、前記画素電極から
   見た全容量に対する駆動能力（電極幅／電極長）が一定
   の比となるように形成することを特徴とする液晶表示装
   置。
4. 【請求項４】前記第１項の液晶表示装置において、前記
   副画素中の駆動のためのアクティブ素子の、前記画素電
   極から見た全容量に対する駆動能力（電極幅／電極長）
   が一定の比となるように形成することを特徴とする液晶
   表示装置。
5. 【請求項５】前記第２項の液晶表示装置において、前記
   副画素中の駆動のためのアクティブ素子の、前記画素電
   極から見た全容量に対する駆動能力（電極幅／電極長）
   が一定の比となるように形成することを特徴とする液晶
   表示装置。
6. 【請求項６】少なくとも一方が透明な一対の基板と、前
   記一対の基板間に挟持された液晶層を有する液晶表示装
   置で、前記一対の基板のうち一方の基板には、この基板
   に対して支配的に平行な電界が印加される電極構造が形
   成され、この電極構造は、複数の走査配線と、これらの
   走査配線にマトリクス状に形成された複数の信号配線
   と、これらの信号配線と前記複数の走査配線とのそれぞ
   れの交点に対応して形成された複数のアクティブ素子に
   接続された複数の画素電極と、前記複数の走査配線の間
   に形成された複数の共通配線とを有し、前記画素電極と
   前記共通配線との間には、主に絶縁層を介した保持容量
   Ｃstg と、主に液晶層を介した液晶容量ＣＬＣがあり、
   前記走査配線と前記画素電極との間にアクティブ素子の
   寄生容量Ｃgsがあり、前記複数の信号配線と前記複数の
   走査配線とで囲まれる領域で複数の副画素が構成され、
   前記副画素は例えば赤緑青の３色が１組となって１つの
   画素を構成し、前記画素内の副画素の少なくとも１つの
   大きさが異なる構成の液晶パネルにおいて、前記副画素
   中の駆動のためのアクティブ素子が、前記画素中の各副
   画素内の、前記画素電極から見た全容量に対して一定の
   比率にあるように、ある一定の大きさの単位素子を複数
   配置する事で構成されることを特徴とする液晶表示装
   置。