JP2000161948A - Apparatus and method for inspecting circuit pattern - Google Patents

Apparatus and method for inspecting circuit pattern

Info

Publication number
JP2000161948A
JP2000161948A JP10340293A JP34029398A JP2000161948A JP 2000161948 A JP2000161948 A JP 2000161948A JP 10340293 A JP10340293 A JP 10340293A JP 34029398 A JP34029398 A JP 34029398A JP 2000161948 A JP2000161948 A JP 2000161948A
Authority
JP
Japan
Prior art keywords
inspection
image
electron beam
circuit pattern
defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10340293A
Other languages
Japanese (ja)
Other versions
JP4006119B2 (en
Inventor
Yasuhiko Nara
安彦 奈良
Takashi Hiroi
高志 広井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP34029398A priority Critical patent/JP4006119B2/en
Priority to US09/450,856 priority patent/US6476913B1/en
Publication of JP2000161948A publication Critical patent/JP2000161948A/en
Priority to US09/832,220 priority patent/US6759655B2/en
Priority to US09/832,218 priority patent/US6567168B2/en
Priority to US09/832,217 priority patent/US6480279B2/en
Priority to US09/832,222 priority patent/US6388747B2/en
Priority to US09/832,219 priority patent/US6421122B2/en
Priority to US10/115,079 priority patent/US6504609B2/en
Priority to US10/116,134 priority patent/US6493082B2/en
Priority to US10/116,059 priority patent/US6919564B2/en
Priority to US10/287,706 priority patent/US6903821B2/en
Priority to US11/931,856 priority patent/US7957579B2/en
Application granted granted Critical
Publication of JP4006119B2 publication Critical patent/JP4006119B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Length Measuring Devices With Unspecified Measuring Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Length-Measuring Devices Using Wave Or Particle Radiation (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To quickly set an inspection region with satisfactory hondleability by providing an inspection region setting means on a displayed wafer map and as well as displaying the number of inspection chips, an inspection area, estimated inspection time or the like, together with a wafer map display image. SOLUTION: A region to be inspected is clicked or dragged (chip selected) for specification from among effective chips on a wafer map 101 and a map in chips. Since all the chips in a wafer are defaulted to be a region to be inspected, desired chips or regions can be specified to set an inspection region, while alternately, chips or regions which are not to be inspected can be specified thereby setting a region which is not to be inspected. In this case, the inspection region can also be specified by referring to a scanning electron microscope(SEM) image displayed on a right-hand screen 105. Thereafter, a sampling rate is selected from a combo box of a sampling rate input region 103. The number of chips inspected, the total number of chips, the inspection area, the sampling rate and estimated inspection time are respectively displayed on the lower right of the screen.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は半導体装置や液晶等
微細な回路パターンを有する基板製造方法及び装置に係
わり、特に半導体装置やフォトマスクのパターン検査技
術に係わり、半導体装置製造過程途中のウエハ上のパタ
ーン検査技術，電子線を使用して比較検査する技術に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and an apparatus for manufacturing a substrate having a fine circuit pattern such as a semiconductor device or a liquid crystal, and more particularly to a technique for inspecting a pattern of a semiconductor device or a photomask. The present invention relates to a pattern inspection technology and a comparative inspection technology using an electron beam.

【０００２】[0002]

【従来の技術】半導体ウエハの検査を一例として説明す
る。2. Description of the Related Art An inspection of a semiconductor wafer will be described as an example.

【０００３】半導体装置は、半導体ウエハ上にホトマス
クに形成されたパターンをリソグラフィー処理およびエ
ッチング処理により転写する工程を繰り返すことにより
製造される。半導体装置の製造過程において、リソグラ
フィー処理やエッチング処理その他の良否，異物発生等
は、半導体装置の歩留まりに大きく影響を及ぼすため、
異常や不良発生を早期にあるいは事前に検知するために
製造過程の半導体ウエハ上のパターンを検査する方法は
従来から実施されている。[0003] A semiconductor device is manufactured by repeating a process of transferring a pattern formed on a semiconductor wafer on a photomask by lithography and etching. In the manufacturing process of semiconductor devices, the quality of lithography and etching processes and the like, and the occurrence of foreign matter greatly affect the yield of semiconductor devices.
2. Description of the Related Art A method of inspecting a pattern on a semiconductor wafer in a manufacturing process in order to detect an abnormality or a defect early or in advance has been conventionally implemented.

【０００４】半導体ウエハ上のパターンに存在する欠陥
を検査する方法としては、半導体ウエハに白色光を照射
し、光学画像を用いて複数のＬＳＩの同種の回路パター
ンを比較する欠陥検査装置が実用化されており、検査方
式の概要は「月間セミコンダクタワールド」１９９５年
８月号ｐｐ９６−９９に述べられている。また、光学画
像を用いた検査方法では、特開平3−167456 号公報に記
載されているように、基板上の光学照明された領域を時
間遅延積分センサで結像し、その画像と予め入力されて
いる設計特性を比較することにより欠陥を検出する方式
や、特公平6−58220 号公報に記載されているように、
画像取得時の画像劣化をモニタしそれを画像検出時に補
正することにより安定した光学画像での比較検査を行う
方法が開示されている。このような光学式の検査方式で
製造過程における半導体ウエハを検査した場合、光が透
過してしまうシリコン酸化膜や感光性フォトレジスト材
料を表面に有するパターンの残渣や欠陥は検出できなか
った。また、光学系の分解能以下となるエッチング残り
や微小導通穴の非開口不良は検出できなかった。さら
に、配線パターンの段差底部に発生した欠陥は検出でき
なかった。As a method of inspecting a defect present in a pattern on a semiconductor wafer, a defect inspection apparatus that irradiates a semiconductor wafer with white light and compares the same circuit patterns of a plurality of LSIs using an optical image has been put into practical use. The outline of the inspection method is described in “Monthly Semiconductor World”, August 1995, pp. 96-99. In an inspection method using an optical image, as described in Japanese Patent Application Laid-Open No. 3-167456, an optically illuminated area on a substrate is imaged by a time delay integration sensor, and the image is input in advance with the image. As described in Japanese Patent Publication No. 6-58220, a method of detecting defects by comparing design characteristics
There is disclosed a method of performing a comparative inspection with a stable optical image by monitoring image deterioration at the time of image acquisition and correcting it at the time of image detection. When a semiconductor wafer in a manufacturing process is inspected by such an optical inspection method, no residue or defect of a pattern having a surface of a silicon oxide film or a photosensitive photoresist material through which light is transmitted cannot be detected. In addition, it was not possible to detect an etching residue or a non-opening defect of a minute conduction hole, which was lower than the resolution of the optical system. Furthermore, a defect generated at the bottom of the step of the wiring pattern could not be detected.

【０００５】上記のように、回路パターンの微細化や回
路パターン形状の複雑化，材料の多様化に伴い、光学画
像による欠陥検出が困難になってきたため、光学画像よ
りも分解能の高い電子線画像を用いて回路パターンを比
較検査する方法が提案されてきている。電子線画像によ
り回路パターンを比較解査する場合に、実用的な検査時
間を得るためには走査電子顕微鏡(Scanning Electron M
icroscopy、以下SEMと略す）による観察と比べて非常に
高速に画像を取得する必要がある。そして、高速で取得
した画像の分解能と画像のＳＮ比を確保する必要があ
る。[0005] As described above, with the miniaturization of circuit patterns, the complexity of circuit pattern shapes, and the diversification of materials, it has become difficult to detect defects using optical images. There has been proposed a method of comparing and inspecting a circuit pattern by using the method. When comparing and inspecting circuit patterns using electron beam images, a scanning electron microscope (Scanning Electron M
It is necessary to acquire images at a very high speed as compared with observation by icroscopy (hereinafter abbreviated as SEM). Then, it is necessary to ensure the resolution of the image acquired at high speed and the SN ratio of the image.

【０００６】電子線を用いたパターンの比較検査装置と
して、J. Vac. Sci. Tech. B, Vol.9，No.6, pp．3005
−3009(1991)、J. Vac. Sci. Tech. B, Vol.10，No.6,
pp.2511−2515(1992)、および特開平5−258703 号公報
とUSP5,502,306に、通常のＳＥＭの１００倍以上（１０
ｎＡ以上）の電子線電流をもった電子線を導電性基板
（Ｘ線マスク等）に照射し、発生する二次電子・反射電
子・透過電子のいずれかを検出し、その信号から形成さ
れた画像を比較検査することにより欠陥を自動検出する
方法が開示されている。As a comparative inspection apparatus for patterns using an electron beam, J. Vac. Sci. Tech. B, Vol. 3005
−3009 (1991), J. Vac. Sci. Tech. B, Vol. 10, No. 6,
pp. 2511-2515 (1992), and JP-A-5-258703 and US Pat.
An electron beam having an electron beam current of at least (nA) is applied to a conductive substrate (such as an X-ray mask), and any of the generated secondary electrons, reflected electrons, and transmitted electrons is detected. A method for automatically detecting a defect by comparing and inspecting images is disclosed.

【０００７】また、絶縁物を有する回路基板を電子線で
検査あるいは観察する方法としては、特開昭59−155941
号公報および「電子，イオンビームハンドブック」（日
刊工業新聞社）pp６２２−６２３に、帯電の影響を少な
くするために、２ｋｅＶ以下の低加速電子線照射により
安定な画像を取得する方法が開示されている。さらに、
特開平2−15546号公報には半導体基板の裏からイオンを
照射する方法、特開平6−338280 号公報には光を半導体
基板の表面に照射することにより、絶縁物への帯電を打
ち消す方法が開示されている。A method for inspecting or observing a circuit board having an insulator with an electron beam is disclosed in Japanese Patent Application Laid-Open No. 59-155594.
And a method of acquiring a stable image by irradiating a low-acceleration electron beam of 2 keV or less in order to reduce the influence of charging is disclosed in Japanese Patent Laid-Open Publication No. and "Electron, Ion Beam Handbook" (Nikkan Kogyo Shimbun) pp. 622-623. I have. further,
JP-A-2-15546 discloses a method of irradiating ions from the back of a semiconductor substrate, and JP-A-6-338280 discloses a method of irradiating light to the surface of a semiconductor substrate to cancel charge on an insulator. It has been disclosed.

【０００８】また、大電流でなおかつ低加速の電子線で
は、空間電荷効果により高分解能な画像を得ることが困
難となるが、これを解決する方法として、特開平5−258
703号公報に、試料直前で高加速電子線を減速し、試料
上で実質的に低加速電子線として照射する方法が開示さ
れている。In the case of an electron beam having a large current and a low acceleration, it is difficult to obtain a high-resolution image due to the space charge effect.
No. 703 discloses a method of decelerating a high acceleration electron beam immediately before a sample and irradiating the sample with a substantially low acceleration electron beam.

【０００９】高速に電子線画像を取得する方法として
は、試料台を連続的に移動しながら試料台上の半導体ウ
エハに電子線を連続照射し取得する方法が特開昭59−16
0948号および特開平5−258703 号公報に開示されてい
る。また、従来のＳＥＭで用いられてきた二次電子の検
出装置として、シンチレータ（Ａｌ蒸着された蛍光体)
とライトガイドと光電子増倍管による構成が用いられて
いるが、このタイプの検出装置は、蛍光体による発光を
検出するため、周波数応答性が悪く、高速に電子線画像
を形成するには不適切である。この問題を解決するため
に、高周波の二次電子信号を検出する検出装置として、
半導体検出器を用いた検出手段が特開平5−258703号公
報に開示されている。As a method of acquiring an electron beam image at high speed, a method of continuously irradiating a semiconductor wafer on a sample stage with an electron beam while continuously moving the sample stage and acquiring the image is disclosed in Japanese Patent Application Laid-Open No. 59-16 / 1984.
No. 0948 and JP-A-5-258703. Further, as a secondary electron detecting device used in the conventional SEM, a scintillator (a phosphor on which Al is deposited) is used.
Although a configuration using a light guide and a photomultiplier tube is used, this type of detection device has a poor frequency response and is not suitable for forming an electron beam image at high speed because it detects light emission from a phosphor. Is appropriate. In order to solve this problem, as a detection device that detects high-frequency secondary electron signals,
A detecting means using a semiconductor detector is disclosed in JP-A-5-258703.

【００１０】[0010]

【発明が解決しようとする課題】従来の装置にあって
は、ウエハ外観検査装置の画面機能が充分に生かされて
いなかった。そのためウエハ外観検査が必ずしも容易に
行われるものとは限らず、使い勝手が悪かった。In the conventional apparatus, the screen function of the wafer visual inspection apparatus has not been fully utilized. Therefore, the wafer appearance inspection is not always easily performed, and the usability is poor.

【００１１】本発明はかかる点に鑑みてなさたれたもの
で、ウエハ外観検査装置の画面機能を改良し、使い勝手
のよい回路パターンの検査装置および検査方法を提供す
ることを目的とする。特に、検査領域の設定を使い勝手
がよく、かつ迅速に行うことのできる回路パターンの検
査装置および検査方法を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object thereof is to provide a circuit pattern inspection apparatus and an inspection method which improve the screen function of a wafer appearance inspection apparatus and are easy to use. In particular, it is an object of the present invention to provide a circuit pattern inspection apparatus and an inspection method that can easily and quickly set an inspection area.

【００１２】ＳＥＭを使用したパターン付きウエハ検査
装置には、次のような問題点がある。検査対象であるパ
ターンを構成する材料が導電性を有する材料である必要
があるため、ウエハ上にレジストやシリコン酸化膜等の
絶縁性を有する材料によって形成されたパターン、およ
び絶縁性を有する材料によって形成された部分と導電性
を有する材料によって形成された部分とが混在するパタ
ーンについては、ＳＥＭによる電子線画像形成には極め
て長い時間を要するため、ＩＣの製造方法において実用
することができない。すなわち、ＳＥＭを使用したパタ
ーン付きウエハ検査装置によってウエハ全面のパターン
を検査すると、極めて膨大な時間が消費され、その間製
造が停滞するため、ＳＥＭを使用したパターン付きウエ
ハ検査方法は実用に供することができない。検査中に製
造を進行させると、ＩＣの製造プロセスにおいてランダ
ムに発生した不良を未然に検出することができないた
め、不良発生率を低減することができず、結局、生産性
の向上に寄与することができない。つまり、ＩＣの製造
方法におけるプロセス条件変動や、装置誤動作等による
不良発生を早期に的確に検出することにより、プロセス
条件や装置条件，管理方法等へ対策をフィードバック
し、以って不良発生率を低減させることができない。The patterned wafer inspection apparatus using the SEM has the following problems. Since the material constituting the pattern to be inspected needs to be a conductive material, the pattern formed on the wafer by an insulating material such as a resist or a silicon oxide film, and an insulating material For a pattern in which a formed portion and a portion formed of a conductive material coexist, it takes an extremely long time to form an electron beam image by SEM, and thus cannot be practically used in an IC manufacturing method. That is, when the pattern on the entire surface of the wafer is inspected by the patterned wafer inspection apparatus using the SEM, an extremely enormous amount of time is consumed and the production is stagnated during that time. Therefore, the patterned wafer inspection method using the SEM can be put to practical use. Can not. If manufacturing progresses during inspection, it is not possible to detect defects that have occurred randomly in the IC manufacturing process beforehand, so that the failure rate cannot be reduced, which ultimately contributes to improving productivity. Can not. In other words, by accurately detecting the occurrence of a defect due to a process condition variation or a device malfunction in an IC manufacturing method at an early stage, a measure is fed back to a process condition, a device condition, a management method, and the like, thereby reducing a defect occurrence rate. It cannot be reduced.

【００１３】本発明は、光学的に検出困難な微細構造
で、しかも絶縁性を有する材料によって形成されたパタ
ーンおよび絶縁性を有する材料と導電性を有する材料と
によって形成されたパターンについてもＳＥＭによって
検査することができる検査技術を提供することにある。According to the present invention, a microstructure difficult to detect optically and a pattern formed of an insulating material and a pattern formed of an insulating material and a conductive material are also measured by SEM. An object of the present invention is to provide an inspection technique that can be inspected.

【００１４】本発明は、この検査技術を用いて実用に供
すことのできる検査装置を提供し、パターン付きウエハ
を検査し、その結果を製造条件に反映することができる
半導体集積回路装置の製造方法および装置を提供するこ
とにある。The present invention provides an inspection apparatus which can be put to practical use by using this inspection technique, inspects a wafer with a pattern, and reflects a result of the inspection on manufacturing conditions. And to provide a device.

【００１５】従来の装置にあっては、ウエハ外観検査装
置の画面機能が充分に生かされていなかったため、実用
的にウエハ外観検査が必ずしも容易に行われるものとは
限らず、使い勝手が悪かった。In the conventional apparatus, since the screen function of the wafer appearance inspection apparatus has not been fully utilized, the wafer appearance inspection is not always easily performed practically, and the usability is poor.

【００１６】本発明は、かかる点にも鑑みてなされたも
のであって、ウエハ外観検査装置の断面機能を改良し、
実用的に使い勝手のよい回路パターンの検査装置および
検査方法を提供するものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and has an improved sectional function of a wafer visual inspection apparatus.
An object of the present invention is to provide a practically convenient circuit pattern inspection apparatus and an inspection method.

【００１７】[0017]

【課題を解決するための手段】レジストパターン，ＣＯ
ＮＴ系開口パターン，エッチング後Ｆｉｎｅパターン
（拡散系），エッチング後Fineパターン（配線系）など
の項目について欠陥画像を記憶し、これらの画像を同一
の画面に対応して形成表示するようにした。[MEANS FOR SOLVING THE PROBLEMS] A resist pattern, CO
Defect images are stored for items such as an NT-based opening pattern, an etched fine pattern (diffusion system), and an etched fine pattern (wiring system), and these images are formed and displayed corresponding to the same screen.

【００１８】本発明は具体的には次に掲げる装置および
方法を提供する。The present invention specifically provides the following apparatus and method.

【００１９】本発明は、ウエハの回路パターンが形成さ
れた基板表面に光、レーザ光あるいは荷電粒子線を照射
する照射手段と、該照射によって基板から発生する信号
を検出する検出手段と、該検出手段によって検出された
信号を画像化して記憶する記憶手段と、該記憶された画
像を他の同一の回路パターンから形成された画像と比較
する比較手段と、および比較結果から回路パターン上の
欠陥を判別する判別手段とを備えた回路パターンの検査
装置において、表示されたウエハマップ上にチップ内検
査領域を設定する検査領域設定手段を有し、ウエハマッ
プを表示する画面と共に、少なくとも検査チップ数、検
査面積および検査予想時間を表示する検査結果表示手段
を有する回路パターン検査装置を提供する。According to the present invention, there is provided an irradiation means for irradiating a light, a laser beam or a charged particle beam onto a substrate surface on which a circuit pattern of a wafer is formed, a detection means for detecting a signal generated from the substrate by the irradiation, Storage means for imaging and storing the signal detected by the means, comparing means for comparing the stored image with an image formed from another identical circuit pattern, and detecting a defect on the circuit pattern from the comparison result. In a circuit pattern inspection apparatus having a determination means for determining, a test area setting means for setting an in-chip inspection area on a displayed wafer map, a screen for displaying a wafer map, at least the number of test chips, Provided is a circuit pattern inspection apparatus having an inspection result display means for displaying an inspection area and an estimated inspection time.

【００２０】本発明は、更に上記検査領域設定手段は、
チップ選択または設定されたセル領域をドラッグして指
定する回路パターン検査装置を提供する。In the present invention, the inspection area setting means may further include:
Provided is a circuit pattern inspection apparatus that specifies a chip area by dragging or setting a cell area.

【００２１】本発明は、更に検査領域についてビーム走
査する比率であるサンプリング率を指定するサンプリン
グ率指定手段を有する回路パターン検査装置を提供す
る。The present invention further provides a circuit pattern inspection apparatus having a sampling rate designating means for designating a sampling rate which is a rate of beam scanning with respect to an inspection area.

【００２２】本発明は、更に前記検査結果表示手段は、
サンプリング率を表示する回路パターン検査装置を提供
する。In the present invention, the inspection result display means may further include:
Provided is a circuit pattern inspection device that displays a sampling rate.

【００２３】本発明は、回路パターンが形成された基板
表面の複数の領域を一次電子線で走査する走査手段と、
前記一次電子線により前記複数の領域から二次的に発生
する信号を検出する二次信号検出手段と、検出された信
号から前記複数の領域の電子線画像を形成する電子線画
像形成手段と、該電子線画像を記憶する画像記憶手段と
を備えた半導体回路パターン検査装置において、欠陥数
・欠陥位置を表示する欠陥表示画面形成手段と、該欠陥
表示画面から欠陥位置を指定する欠陥位置指定手段と、
指定された欠陥位置について二次元一回走査ＳＥＭ画像
を表示する欠陥箇所・検査画像モニタ手段とを含んで構
成される半導体回路パターンの検査装置を提供する。The present invention provides a scanning means for scanning a plurality of regions on a substrate surface on which a circuit pattern is formed with a primary electron beam,
Secondary signal detection means for detecting a signal generated secondarily from the plurality of regions by the primary electron beam, and electron beam image forming means for forming an electron beam image of the plurality of regions from the detected signal, In a semiconductor circuit pattern inspection apparatus having an image storage means for storing the electron beam image, a defect display screen forming means for displaying the number of defects and a defect position, and a defect position designating means for designating a defect position from the defect display screen When,
Provided is a semiconductor circuit pattern inspection apparatus including a defect location / inspection image monitoring means for displaying a two-dimensional once-scanning SEM image at a designated defect position.

【００２４】本発明は、更に前記欠陥箇所・検査画像モ
ニタ手段によってモニタされた検査画像によって欠陥マ
ップ画面を形成表示する欠陥マップ形成表示手段とを含
んで構成される半導体回路パターンの検査装置を提供す
る。According to the present invention, there is further provided an inspection apparatus for a semiconductor circuit pattern, comprising: a defect map formation display means for forming and displaying a defect map screen based on the inspection image monitored by the defect location / inspection image monitoring means. I do.

【００２５】本発明は、更にウエハマップ画面およびＳ
ＥＭ画像画面のいずれにもスケール表示をした回路パタ
ーン検査装置を提供する。The present invention further provides a wafer map screen and S
Provided is a circuit pattern inspection device that displays a scale on any EM image screen.

【００２６】本発明は、回路パターンが形成された基板
表面に光および荷電粒子線を照射し、照射によって基板
から発生する信号を検出し、検出された信号を画像化し
て記憶し、記憶された画像を他の同一の回路パターンか
ら形成された画像と比較し、および比較結果から回路パ
ターン上の欠陥を判別する回路パターンの検査方法にお
いて、表示されたウエハマップおよび表示されたＳＥＭ
画像上にチップ内検査領域を設定する回路パターン検査
方法を提供する。According to the present invention, a substrate surface on which a circuit pattern is formed is irradiated with light and a charged particle beam, a signal generated from the substrate by the irradiation is detected, the detected signal is imaged, stored, and stored. In a circuit pattern inspection method for comparing an image with an image formed from another identical circuit pattern and determining a defect on the circuit pattern from the comparison result, the displayed wafer map and the displayed SEM
A circuit pattern inspection method for setting an in-chip inspection area on an image is provided.

【００２７】[0027]

【発明の実施の形態】以下、本発明の実施例の検査方
法、および装置の一例について、図面を参照しながら詳
細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an example of an inspection method and an apparatus according to an embodiment of the present invention will be described in detail with reference to the drawings.

【００２８】実施例の回路パターン検査装置１の構成を
図１に示す。回路パターン検査装置１は、室内が真空排
気される検査室２と、検査室２内に被検査基板９を搬送
するための予備室（本実施例では図示せず）を備えてお
り、この予備室は検査室２とは独立して真空排気できる
ように構成されている。また、回路パターン検査装置１
は上記検査室２と予備室の他に制御部６，画像処理部５
から構成されている。検査室２内は大別して、電子光学
系３，二次電子検出部７，試料室８，光学顕微鏡部４か
ら構成されている。電子光学系３は、電子銃１０，電子
線引き出し電極１１，コンデンサレンズ１２，ブランキ
ング偏向器１３，走査偏向器１５，絞り１４，対物レン
ズ１６，反射板１７，ＥｘＢ偏向器１８から構成されて
いる。二次電子検出部７のうち、二次電子検出器２０が
検査室２内の対物レンズ１６の上方に配置されている。
二次電子検出器２０の出力信号は、検査室２の外に設置
されたプリアンプ２１で増幅され、ＡＤ変換機２２によ
りデジタルデータとなる。試料室８は、試料台３０，Ｘ
ステージ３１，Ｙステージ３２，回転ステージ３３，位
置モニタ測長器３４，被検査基板高さ測定器３５から構
成されている。光学顕微鏡部４は、検査室２の室内にお
ける電子光学系３の近傍であって、互いに影響を及ぼさ
ない程度離れた位置に設備されており、電子光学系３と
光学顕微鏡部４の間の距離は既知である。そして、Ｘス
テージ３１またはＹステージ３２が電子光学系３と光学
顕微鏡部４の間の既知の距離を往復移動するようになっ
ている。光学顕微鏡部４は光源４０，光学レンズ４１，
ＣＣＤカメラ４２により構成されている。画像処理部５
は、第一画像記憶部４６，第二画像記憶部４７，演算部
４８，欠陥判定部４９より構成されている。取り込まれ
た電子線画像あるいは光学画像はモニタ５０に表示され
る。装置各部の動作命令および動作条件は、制御部６か
ら入力される。制御部６には、あらかじめ電子線発生時
の加速電圧，電子線偏向幅，偏向速度，二次電子検出装
置の信号取り込みタイミング，試料台移動速度等々の条
件が、目的に応じて任意にあるいは選択して設定できる
よう入力されている。制御部６は、補正制御回路４３を
用いて、位置モニタ測長器３４，被検査基板高さ測定器
３５の信号から位置や高さのずれをモニタし、その結果
より補正信号を生成し、電子線が常に正しい位置に照射
されるよう対物レンズ電源４５や走査信号発生器４４に
補正信号を送る。FIG. 1 shows the configuration of the circuit pattern inspection apparatus 1 of the embodiment. The circuit pattern inspection apparatus 1 includes an inspection room 2 in which the inside of the room is evacuated, and a spare room (not shown in this embodiment) for transporting the substrate 9 to be inspected in the inspection room 2. The chamber is configured to be able to evacuate independently of the inspection room 2. In addition, the circuit pattern inspection device 1
Is a control unit 6, an image processing unit 5 in addition to the inspection room 2 and the spare room.
It is composed of The inspection room 2 is roughly composed of an electron optical system 3, a secondary electron detection unit 7, a sample room 8, and an optical microscope unit 4. The electron optical system 3 includes an electron gun 10, an electron beam extraction electrode 11, a condenser lens 12, a blanking deflector 13, a scanning deflector 15, a diaphragm 14, an objective lens 16, a reflection plate 17, and an ExB deflector 18. I have. The secondary electron detector 20 of the secondary electron detector 7 is disposed above the objective lens 16 in the inspection room 2.
The output signal of the secondary electron detector 20 is amplified by a preamplifier 21 installed outside the inspection room 2 and converted into digital data by an AD converter 22. The sample chamber 8 has a sample stage 30, X
It comprises a stage 31, a Y stage 32, a rotary stage 33, a position monitor length measuring device 34, and a substrate height measuring device 35 for inspection. The optical microscope unit 4 is provided near the electron optical system 3 in the inspection room 2 and at a position away from the electron optical system 3 so as not to affect each other. Is known. Then, the X stage 31 or the Y stage 32 reciprocates a known distance between the electron optical system 3 and the optical microscope unit 4. The optical microscope unit 4 includes a light source 40, an optical lens 41,
It is constituted by a CCD camera 42. Image processing unit 5
Comprises a first image storage unit 46, a second image storage unit 47, a calculation unit 48, and a defect determination unit 49. The captured electron beam image or optical image is displayed on the monitor 50. Operation commands and operation conditions of each unit of the apparatus are input from the control unit 6. In the control unit 6, conditions such as an acceleration voltage at the time of generation of an electron beam, an electron beam deflection width, a deflection speed, a signal capture timing of a secondary electron detection device, and a sample stage moving speed are arbitrarily or selected according to the purpose. It has been entered so that it can be set. The control unit 6 monitors the position and height deviations from the signals of the position monitor length measuring device 34 and the inspected substrate height measuring device 35 by using the correction control circuit 43, and generates a correction signal from the result. A correction signal is sent to the objective lens power supply 45 and the scanning signal generator 44 so that the electron beam is always irradiated to the correct position.

【００２９】被検査基板９の画像を取得するためには、
細く絞った一次電子線１９を該被検査基板９に照射し、
二次電子５１を発生させ、これらを一次電子線１９の走
査およびステージ３１，３２の移動と同期して検出する
ことで該被検査基板９表面の画像を得る。本発明の課題
で述べたように、本発明の自動検査では検査速度が速い
ことが必須となる。従って、通常のＳＥＭのようにｐＡ
オーダーの電子線電流の電子線を低速で走査したり、多
数回の走査および各々の画像の重ね合せは行わない。ま
た、絶縁材料への帯電を抑制するためにも、電子線走査
は高速で一回あるいは数回程度にする必要がある。そこ
で本実施例では、通常ＳＥＭに比べ約１００倍以上の、
例えば１００ｎＡの大電流電子線を一回のみ走査するこ
とにより画像を形成する構成とした。走査幅は１００μ
ｍとし、１画素は０.１μｍ□とし、１回の走査を１μ
ｓで行うようにした。In order to obtain an image of the substrate 9 to be inspected,
Irradiate the inspected substrate 9 with a narrowed primary electron beam 19,
Secondary electrons 51 are generated and detected in synchronization with the scanning of the primary electron beam 19 and the movement of the stages 31 and 32, thereby obtaining an image of the surface of the substrate 9 to be inspected. As described in the subject of the present invention, in the automatic inspection of the present invention, a high inspection speed is essential. Therefore, pA like a normal SEM
An electron beam of the order of the electron beam current is not scanned at a low speed, nor is the scanning performed many times and the images are superimposed. In addition, in order to suppress charging of the insulating material, it is necessary to perform electron beam scanning once or several times at high speed. Therefore, in this embodiment, about 100 times or more as compared with the normal SEM,
For example, an image is formed by scanning a large current electron beam of 100 nA only once. Scan width is 100μ
m, one pixel is 0.1 μm □, and one scan is 1 μm.
s.

【００３０】電子銃１０には拡散補給型の熱電界放出電
子源が使用されている。この電子銃１０を用いることに
より、従来の例えばタングステン（Ｗ）フィラメント電
子源や、冷電界放出型電子源に比べて安定した電子線電
流を確保することができるため、明るさ変動の少ない電
子線画像が得られる。また、この電子銃１０により電子
線電流を大きく設定することができるため、後述するよ
うな高速検査を実現できる。一次電子線１９は、電子銃
１０と引き出し電極１１との間に電圧を印加することで
電子銃１０から引き出される。一次電子線１９の加速
は、電子銃１０に高電圧の負の電位を印加することでな
される。これにより、一次電子線１９はその電位に相当
するエネルギーで試料台３０の方向に進み、コンデンサ
レンズ１２で収束され、さらに対物レンズ１６により細
く絞られて試料台３０上のＸ−Ｙステージ３１，３２の
上に搭載された被検査基板９（半導体ウエハ，チップあ
るいは液晶，マスク等微細回路パターンを有する基板）
に照射される。なお、ブランキング偏向器１３には、走
査信号およびブランキング信号を発生する走査信号発生
器４４が接続され、コンデンサレンズ１２および対物レ
ンズ１６には、各々レンズ電源４５が接続されている。
被検査基板９には、リターディング電源３６により負の
電圧を印加できるようになっている。このリターディン
グ電源３６の電圧を調節することにより一次電子線を減
速し、電子銃１０の電位を変えずに被検査基板９への電
子線照射エネルギーを最適な値に調節することができ
る。The electron gun 10 uses a diffusion-supply type thermal field emission electron source. By using the electron gun 10, a stable electron beam current can be secured as compared with a conventional tungsten (W) filament electron source or a cold field emission electron source, for example. An image is obtained. Further, since the electron gun 10 can set a large electron beam current, a high-speed inspection as described later can be realized. The primary electron beam 19 is extracted from the electron gun 10 by applying a voltage between the electron gun 10 and the extraction electrode 11. The primary electron beam 19 is accelerated by applying a high negative voltage to the electron gun 10. As a result, the primary electron beam 19 advances toward the sample stage 30 with energy corresponding to the potential, is converged by the condenser lens 12, is further narrowed down by the objective lens 16, and is narrowed down by the XY stage 31 on the sample stage 30. Inspection substrate 9 mounted on 32 (semiconductor wafer, chip or substrate having fine circuit pattern such as liquid crystal, mask, etc.)
Is irradiated. A scanning signal generator 44 for generating a scanning signal and a blanking signal is connected to the blanking deflector 13, and a lens power supply 45 is connected to each of the condenser lens 12 and the objective lens 16.
A negative voltage can be applied to the substrate 9 to be inspected by the retarding power supply 36. By adjusting the voltage of the retarding power supply 36, the primary electron beam can be decelerated, and the irradiation energy of the electron beam to the substrate 9 to be inspected can be adjusted to an optimum value without changing the potential of the electron gun 10.

【００３１】被検査基板９上に一次電子線１９を照射す
ることによって発生した二次電子５１は、被検査基板９
に印加された負の電圧により加速される。被検査基板９
上方に、ＥｘＢ偏向器１８が配置され、これにより加速
された二次電子５１は所定の方向へ偏向される。ＥｘＢ
偏向器１８にかける電圧と磁界の強度により、偏向量を
調整することができる。また、この電磁界は、試料に印
加した負の電圧に連動させて可変させることができる。
ＥｘＢ偏向器１８により偏向された二次電子５１は、所
定の条件で反射板１７に衝突する。この反射板１７は、
試料に照射する電子線（以下一次電子線と呼ぶ）の偏向
器のシールドパイプと一体で円錐形状をしている。この
反射板１７に加速された二次電子５１が衝突すると、反
射板１７からは数Ｖ〜５０ｅＶのエネルギーを持つ第二
の二次電子５２が発生する。The secondary electrons 51 generated by irradiating the primary electron beam 19 on the substrate 9 to be inspected
Is accelerated by the negative voltage applied to Inspection substrate 9
Above the ExB deflector 18 is arranged, whereby the accelerated secondary electrons 51 are deflected in a predetermined direction. ExB
The amount of deflection can be adjusted by the voltage applied to the deflector 18 and the strength of the magnetic field. Further, this electromagnetic field can be changed in conjunction with a negative voltage applied to the sample.
The secondary electrons 51 deflected by the ExB deflector 18 collide with the reflector 17 under predetermined conditions. This reflection plate 17
It has a conical shape integrally with a shield pipe of a deflector for an electron beam (hereinafter, referred to as a primary electron beam) for irradiating a sample. When the accelerated secondary electrons 51 collide with the reflector 17, a second secondary electron 52 having an energy of several V to 50 eV is generated from the reflector 17.

【００３２】二次電子検出部７は、真空排気された検査
室２内には二次電子検出器２０が、検査室２の外にはプ
リアンプ２１，ＡＤ変換器２２，光変換手段２３，光伝
送手段２４，電気変換手段２５，高圧電源２６，プリア
ンプ駆動電源２７，ＡＤ変換器駆動電源２８，逆バイア
ス電源２９から構成されている。既に記述したように、
二次電子検出部７のうち、二次電子検出器２０が検査室
２内の対物レンズ１６の上方に配置されている。二次電
子検出器２０，プリアンプ２１，ＡＤ変換器２２，光変
換手段２３，プリアンプ駆動電源２７，ＡＤ変換器駆動
電源２８は、高圧電源２６により正の電位にフローティ
ングしている。上記反射板１７に衝突して発生した第二
の二次電子５２は、この吸引電界により二次電子検出器
２０へ導かれる。二次電子検出器２０は、一次電子線１
９が被検査基板９に照射されている間に発生した二次電
子５１がその後加速されて反射板１７に衝突して発生し
た第二の二次電子５２を、一次電子線１９の走査のタイ
ミングと連動して検出するように構成されている。二次
電子検出器２０の出力信号は、検査室２の外に設置され
たプリアンプ２１で増幅され、ＡＤ変換器２２によりデ
ジタルデータとなる。ＡＤ変換器２２は、二次電子検出
器２０が検出したアナログ信号をプリアンプ２１によっ
て増幅された後に直ちにデジタル信号に変換して、画像
処理部５に伝送するように構成されている。検出したア
ナログ信号を検出直後にデジタル化してから伝送するの
で、従来よりも高速で且つＳＮ比の高い信号を得ること
ができる。The secondary electron detector 7 includes a secondary electron detector 20 inside the evacuated inspection room 2 and a preamplifier 21, an AD converter 22, a light conversion unit 23, and an optical device outside the inspection room 2. It comprises a transmission means 24, an electric conversion means 25, a high voltage power supply 26, a preamplifier drive power supply 27, an AD converter drive power supply 28, and a reverse bias power supply 29. As already mentioned,
The secondary electron detector 20 of the secondary electron detector 7 is disposed above the objective lens 16 in the inspection room 2. The secondary electron detector 20, the preamplifier 21, the AD converter 22, the light converting means 23, the preamplifier drive power supply 27, and the AD converter drive power supply 28 are floated to a positive potential by the high voltage power supply 26. The second secondary electrons 52 generated by colliding with the reflection plate 17 are guided to the secondary electron detector 20 by the attraction electric field. The secondary electron detector 20 is a primary electron beam 1
The secondary electrons 51 generated while the substrate 9 is being irradiated with the target 9 are then accelerated and collide with the reflecting plate 17, and the second secondary electrons 52 generated are scanned by the primary electron beam 19 at the timing of scanning. It is configured to detect in conjunction with. An output signal of the secondary electron detector 20 is amplified by a preamplifier 21 installed outside the inspection room 2 and converted into digital data by an AD converter 22. The AD converter 22 is configured to convert an analog signal detected by the secondary electron detector 20 into a digital signal immediately after being amplified by the preamplifier 21 and transmit the digital signal to the image processing unit 5. Since the detected analog signal is digitized immediately after detection and then transmitted, a signal having a higher SN ratio and a higher SN ratio than before can be obtained.

【００３３】Ｘ−Ｙステージ３１，３２上には被検査基
板９が搭載されており、検査実行時にはＸ−Ｙステージ
３１，３２を静止させて一次電子線１９を二次元に走査
する方法と、検査実行時にＸ−Ｙステージ３１，３２を
Ｙ方向に連続して一定速度で移動されるようにして一次
電子線１９をＸ方向に直線に走査する方法のいずれかを
選択できる。ある特定の比較的小さい領域を検査する場
合には前者のステージを静止させて検査する方法、比較
的広い領域を検査するときは、ステージを連続的に一定
速度で移動して検査する方法が有効である。なお、一次
電子線１９をブランキングする必要がある時には、ブラ
ンキング偏向器１３により一次電子線１９が偏向され
て、電子線が絞り１４を通過しないように制御できる。A substrate 9 to be inspected is mounted on the XY stages 31 and 32. When the inspection is performed, the XY stages 31 and 32 are stopped and the primary electron beam 19 is two-dimensionally scanned. When the inspection is performed, one of the methods of scanning the primary electron beam 19 linearly in the X direction by moving the XY stages 31 and 32 continuously at a constant speed in the Y direction can be selected. When inspecting a specific relatively small area, it is effective to make the former stage stationary while inspecting it, and when inspecting a relatively large area, it is effective to continuously move the stage at a constant speed and inspect it It is. When the primary electron beam 19 needs to be blanked, the primary electron beam 19 is deflected by the blanking deflector 13 so that the electron beam can be controlled so as not to pass through the aperture 14.

【００３４】位置モニタ測長器３４として、本実施例で
はレーザ干渉による測長計を用いた。Ｘステージ３１お
よびＹステージ３２の位置が実時間でモニタでき、制御
部６に転送されるようになっている。また、Ｘステージ
３１，Ｙステージ３２、そして回転ステージ３３のモー
タの回転数等のデータも同様に各々のドライバから制御
部６に転送されるように構成されており、制御部６はこ
れらのデータに基づいて一次電子線１９が照射されてい
る領域や位置が正確に把握できるようになっており、必
要に応じて実時間で一次電子線１９の照射位置の位置ず
れを補正制御回路４３より補正するようになっている。
また、被検査基板毎に、電子線を照射した領域を記憶で
きるようになっている。In this embodiment, a length measuring device based on laser interference is used as the position monitor measuring device 34. The positions of the X stage 31 and the Y stage 32 can be monitored in real time and transferred to the control unit 6. Similarly, data such as the number of rotations of the motors of the X stage 31, the Y stage 32, and the rotation stage 33 are also transmitted from the respective drivers to the control unit 6, and the control unit 6 The region and position of the primary electron beam 19 being irradiated can be accurately grasped on the basis of the data, and the positional deviation of the irradiation position of the primary electron beam 19 is corrected by the correction control circuit 43 in real time as necessary. It is supposed to.
In addition, an area irradiated with an electron beam can be stored for each substrate to be inspected.

【００３５】被検査基板高さ測定器３５は、電子ビーム
以外の測定方式である光学式測定器、例えばレーザ干渉
測定器や反射光の位置で変化を測定する反射光式測定器
が使用されており、Ｘ−Ｙステージ上３１，３２に搭載
された被検査基板９の高さを実時間で測定するように構
成されている。本実施例では、スリットを通過した細長
い白色光を透明な窓越しに該被検査基板９に照射し、反
射光の位置を位置検出モニタにて検出し、位置の変動か
ら高さの変化量を算出する方式を用いた。この被検査基
板高さ測定器３５の測定データに基づいて、一次電子線
１９を細く絞るための対物レンズ１６の焦点距離がダイ
ナミックに補正され、常に非検査領域に焦点が合った一
次電子線１９を照射できるようになっている。また、被
検査基板９の反りや高さ歪みを電子線照射前に予め測定
しており、そのデータをもとに対物レンズ１６の検査領
域毎の補正条件を設定するように構成することも可能で
ある。As the substrate height measuring device 35 to be inspected, an optical measuring device other than the electron beam measuring method, for example, a laser interferometer or a reflected light measuring device for measuring a change in the position of reflected light is used. The height of the substrate 9 to be inspected mounted on the XY stage 31, 32 is measured in real time. In this embodiment, an elongated white light passing through the slit is irradiated onto the substrate 9 to be inspected through a transparent window, and the position of the reflected light is detected by a position detection monitor. The calculation method was used. The focal length of the objective lens 16 for narrowing down the primary electron beam 19 is dynamically corrected based on the measurement data of the substrate height measuring device 35 to be inspected, so that the primary electron beam 19 always focused on the non-inspection area. Can be irradiated. Further, it is also possible to configure such that the warpage and the height distortion of the substrate 9 to be inspected are measured in advance before the electron beam irradiation, and the correction conditions for each inspection area of the objective lens 16 are set based on the data. It is.

【００３６】画像処理部５は第一画像記憶部４６と第二
画像記憶部４７，演算部４８，欠陥判定部４９，モニタ
５０により構成されている。上記二次電子検出器２０で
検出された被検査基板９の画像信号は、プリアンプ２１
で増幅され、ＡＤ変換器２２でデジタル化された後に光
変換手段２３で光信号に変換され、光伝送手段２４によ
って伝送され、電気変換手段２５にて再び電気信号に変
換された後に第一画像記憶部４６あるいは第二画像記憶
部４７に記憶される。演算部４８は、この記憶された画
像信号をもう一方の記憶部の画像信号との位置合わせ，
信号レベルの規格化，ノイズ信号を除去するための各種
画像処理を施し、双方の画像信号を比較演算する。欠陥
判定部４９は、演算部４８にて比較演算された差画像信
号の絶対値を所定のしきい値と比較し、所定のしきい値
よりも差画像信号レベルが大きい場合にその画素を欠陥
候補と判定し、モニタ５０にその位置や欠陥数等を表示
する。The image processing section 5 includes a first image storage section 46, a second image storage section 47, an operation section 48, a defect determination section 49, and a monitor 50. An image signal of the substrate 9 to be inspected detected by the secondary electron detector 20 is transmitted to a preamplifier 21.
After being amplified by the A / D converter 22 and digitized by the A / D converter 22, it is converted to an optical signal by the optical conversion means 23, transmitted by the optical transmission means 24, and converted again into an electric signal by the electric conversion means 25, and then converted into a first image. It is stored in the storage unit 46 or the second image storage unit 47. The operation unit 48 aligns the stored image signal with the image signal of the other storage unit,
Various image processing for signal level normalization and noise signal removal is performed, and both image signals are compared and calculated. The defect judging unit 49 compares the absolute value of the difference image signal calculated by the operation unit 48 with a predetermined threshold value. If the difference image signal level is larger than the predetermined threshold value, the pixel is determined to be defective. The position is determined as a candidate, and the number of defects and the like are displayed on the monitor 50.

【００３７】これまで回路パターン検査装置１の全体の
構成について説明してきたが、このうちの二次電子５１
の検出手段について、その構成と作用をさらに詳細に説
明する。一次電子線１９は、固体に入射すると内部に進
入しながらそれぞれの深さにおいて殻内電子を励起して
エネルギーを失っていく。また、それとともに一次電子
線が後方に散乱された反射電子が、やはり固体内で電子
を励起させながら表面へ向かって進む現象が生ずる。こ
れら複数の過程を経て、殻内電子は固体表面から表面障
壁を超えて二次電子となって数Ｖ〜５０ｅＶのエネルギ
ーを持って真空中へ出る。一次電子線と固体表面のなす
角度が浅いほど、一次電子線の進入距離とその位置から
固体表面までの距離との比が小さくなり、二次電子が表
面から放出されやすくなる。したがって、二次電子の発
生は一次電子線と固体表面の角度に依存しており、二次
電子発生量が試料表面の凹凸や材料を示す情報となる。The overall configuration of the circuit pattern inspection apparatus 1 has been described above.
The configuration and operation of the detecting means will be described in more detail. When the primary electron beam 19 enters the solid, it enters the inside and excites electrons in the shell at each depth to lose energy. Also, there occurs a phenomenon in which the reflected electrons, in which the primary electron beam is scattered backward, travel toward the surface while also exciting the electrons in the solid. Through these processes, the electrons in the shell pass from the surface of the solid to the surface barrier, become secondary electrons, and enter the vacuum with energy of several V to 50 eV. As the angle between the primary electron beam and the solid surface becomes smaller, the ratio of the entrance distance of the primary electron beam to the distance from that position to the solid surface becomes smaller, and secondary electrons are more likely to be emitted from the surface. Therefore, the generation of secondary electrons depends on the angle between the primary electron beam and the solid surface, and the amount of secondary electrons generated is information indicating unevenness and material of the sample surface.

【００３８】図２は二次電子５１の検出するための電子
光学系３，二次電子検出部７の主要構成図を示す。一次
電子線１９は被検査基板９へ照射され、被検査基板９表
面にて二次電子５１を発生させる。この二次電子５１
は、被検査基板９に印加された負の高電圧により加速さ
れる。二次電子５１は、加速されるとともに対物レンズ
１６，ＥｘＢ偏向器１８により収束，偏向され反射板１
７に衝突する。この反射板１７は、検出器への印加電圧
等が一次電子線に影響を及ぼずのを防止するためのシー
ルドパイプと一体でテーパーをもった円錐状をしてい
る。平均で照射電子数の約５倍の二次電子を放出させる
ような構成として二次電子増倍効果を持たせた。上記の
加速された二次電子５１が衝突することにより、反射板
１７からは数Ｖ〜５０ｅＶのエネルギーを持つ第二の二
次電子５２が発生する。この第二の二次電子５２は、二
次電子検出器２０と二次電子検出器２０に取り付けた吸
引電極５３により生成される吸引電界により二次電子検
出器２０前面へ吸引される。FIG. 2 shows a main configuration diagram of the electron optical system 3 for detecting the secondary electrons 51 and the secondary electron detector 7. The primary electron beam 19 is irradiated on the substrate 9 to be inspected, and generates secondary electrons 51 on the surface of the substrate 9 to be inspected. This secondary electron 51
Is accelerated by the negative high voltage applied to the substrate 9 to be inspected. The secondary electrons 51 are accelerated and converged and deflected by the objective lens 16 and the ExB deflector 18 to be reflected by the reflector 1.
Collision 7 The reflector 17 has a tapered conical shape integrally with a shield pipe for preventing a voltage applied to the detector from affecting the primary electron beam. The secondary electron multiplying effect was provided as a configuration that emitted about five times as many secondary electrons as the number of irradiated electrons on average. The collision of the accelerated secondary electrons 51 generates second secondary electrons 52 having an energy of several V to 50 eV from the reflection plate 17. The second secondary electrons 52 are attracted to the front surface of the secondary electron detector 20 by an attraction electric field generated by the secondary electron detector 20 and the attraction electrode 53 attached to the secondary electron detector 20.

【００３９】ＥｘＢ偏向器１８の電磁界は、被検査基板
９に印加する負の高電圧に連動して可変設定することが
できる。以上の構成により、被検査基板９表面で発生し
た二次電子５１がＥｘＢ偏向器１８を通過する際に９５
％以上が通過できるようにし、反射板１７にてこの９５
％の二次電子５１が約５倍の量に増倍されて第二の二次
電子５２が発生することができる。The electromagnetic field of the ExB deflector 18 can be variably set in conjunction with a high negative voltage applied to the substrate 9 to be inspected. With the above configuration, when the secondary electrons 51 generated on the surface of the inspection target substrate 9 pass through the ExB deflector 18,
% Or more, and the reflection plate 17
% Of secondary electrons 51 can be multiplied by about five times to generate second secondary electrons 52.

【００４０】二次電子検出器２０として、本実施例では
ＰＩＮ型半導体検出器を用いた。In this embodiment, a PIN semiconductor detector is used as the secondary electron detector 20.

【００４１】ＰＩＮ型半導体検出器は通常のＰＮ型半導
体検出器よりも応答性が速く、逆バイアス電圧電源によ
り逆バイアス電圧を印加することによりサンプリング周
波数が〜１００ＭＨｚの高周波の二次電子信号を検出す
ることができる。この二次電子検出器２０および検出回
路であるプリアンプ２１，ＡＤ変換器２２，光変換手段
２３を正の電圧にフローティングしている。上記反射板
１７で生じた第二の二次電子５２は、吸引電界により二
次電子検出器２０に吸引され、高エネルギー状態で二次
電子検出器２０に入射して表面層で一定のエネルギーを
消失した後に電子正孔対を生成し、電流となって電気信
号に変換される。本実施例で用いた二次電子検出器２０
は、信号検出感度も非常に高く、表面層でのエネルギー
損失を考慮すると、吸引電界により加速されて入射した
第二の二次電子５２は約１０００倍に増幅された電気信
号になる。この電気信号はプリアンプ２１によりさらに
増幅され、この増幅された信号（アナログ信号）はＡＤ
変換器２２によりデジタル信号に変換される。そして、
ＡＤ変換器２２の出力を各ビット毎に光変換手段２３，
光伝送手段２４，電気変換手段２５をそれぞれ設け、パ
ラレルで伝送した。この構成によれば、個々の伝送手段
はＡＤ変換器２２のクロック周波数と同じ伝送速度があ
れば良い。さて、光変換手段２３により光デジタル信号
に変換された信号は、光伝送手段２４により電気変換手
段２５へ伝送され、ここで光デジタル信号から再び電気
信号に変換され、画像処理部５へ送られる。このように
光信号に変換してから伝送するのは、二次電子検出器２
０から光変換手段２３までの構成要素が高電圧電源２６
により正の高電位にフローティングされているからであ
り、本実施例の構成により、高電位レベルの信号をアー
スレベルの信号に変換できる。また、本実施例では、光
変換手段２３として電気信号を光信号に変換する発光素
子を、光伝送手段２４として光信号を伝送する光ファイ
バケーブルを、電気変換手段２５として光信号を電気信
号に変換する受光素子を用いた。光ファイバケーブルは
高絶縁材料で形成されているため、高電位レベルの信号
をアース電位レベルの信号に容易に変換できる。さら
に、デジタル信号を光伝送しているため、光伝送時にお
ける信号の劣化が全くない。その結果、従来の技術であ
るアナログ信号を光伝送する構成と比べてノイズの影響
の少ない画像を得ることができる。The PIN type semiconductor detector has a faster response than a normal PN type semiconductor detector, and detects a high frequency secondary electron signal having a sampling frequency of up to 100 MHz by applying a reverse bias voltage from a reverse bias voltage power supply. can do. The secondary electron detector 20, the preamplifier 21, the AD converter 22, and the light converting means 23, which are detection circuits, are floated to a positive voltage. The second secondary electrons 52 generated by the reflection plate 17 are attracted to the secondary electron detector 20 by the attraction electric field, enter the secondary electron detector 20 in a high energy state, and provide a constant energy at the surface layer. After the disappearance, an electron-hole pair is generated, converted to an electric signal as an electric current. Secondary electron detector 20 used in this embodiment
Has a very high signal detection sensitivity, and considering the energy loss in the surface layer, the second secondary electrons 52 that have been accelerated by the attraction electric field and entered become an electric signal amplified about 1000 times. This electric signal is further amplified by the preamplifier 21 and the amplified signal (analog signal) is
The signal is converted into a digital signal by the converter 22. And
The output of the AD converter 22 is converted into light conversion means 23 for each bit.
Light transmission means 24 and electric conversion means 25 were provided, respectively, and transmission was performed in parallel. According to this configuration, each transmission means only needs to have the same transmission speed as the clock frequency of the AD converter 22. Now, the signal converted into the optical digital signal by the optical conversion unit 23 is transmitted to the electric conversion unit 25 by the optical transmission unit 24, where it is converted from the optical digital signal into an electric signal again and sent to the image processing unit 5. . The transmission after the conversion into the optical signal is performed by the secondary electron detector 2.
The components from 0 to the light conversion means 23 are high-voltage power supplies 26.
Thus, the signal of the high potential level can be converted into a signal of the ground level by the configuration of the present embodiment. Further, in this embodiment, a light emitting element for converting an electric signal to an optical signal is used as the light converting means 23, an optical fiber cable for transmitting an optical signal is used as the light transmitting means 24, and the optical signal is converted to an electric signal as the electric converting means 25. A light receiving element for conversion was used. Since the optical fiber cable is formed of a highly insulating material, a signal at a high potential level can be easily converted to a signal at a ground potential level. Furthermore, since the digital signal is optically transmitted, there is no signal degradation at the time of optical transmission. As a result, it is possible to obtain an image less affected by noise as compared with the conventional technique of optically transmitting an analog signal.

【００４２】なお、上記の実施例では、二次電子検出器
２０は逆バイアス電源２９により逆バイアス電圧を印加
されていたが、逆バイアス電圧を印加しない構成にして
も良い。また、本実施例では二次電子検出器２０にＰＩ
Ｎ型半導体検出器を用いたが、他のタイプの半導体検出
器、例えばショットキー型半導体検出器やアバランシェ
型半導体検出器等を用いても良い。また、応答性，感度
等の条件を満たせば、ＭＣＰ（マイクロチャネルプレー
ト）を検出器として用いることも可能である。In the above embodiment, the secondary electron detector 20 is applied with the reverse bias voltage by the reverse bias power supply 29. However, the secondary electron detector 20 may be configured not to apply the reverse bias voltage. In this embodiment, the secondary electron detector 20 is provided with PI
Although an N-type semiconductor detector is used, another type of semiconductor detector, for example, a Schottky semiconductor detector or an avalanche semiconductor detector may be used. If conditions such as responsiveness and sensitivity are satisfied, an MCP (micro channel plate) can be used as a detector.

【００４３】次に、前記回路パターン検査装置１により
被検査基板９として製造過程のパターン加工が施された
半導体ウエハを検査した場合の作用について説明する。
まず、図１には記載されていないが、被検査基板９の搬
送手段により半導体ウエハは試料交換室へロードされ
る。そこでこの被検査基板９は試料ホルダに搭載され、
保持固定された後に真空排気され、試料交換室がある程
度の真空度に達したら検査のための検査室２に移載され
る。検査室２では、試料台３０，Ｘ−Ｙステージ３１，
３２，回転ステージ３３の上に試料ホルダごと載せら
れ、保持固定される。セットされた被検査基板９は、予
め登録された所定の検査条件に基づきＸ−Ｙステージ３
１，３２のＸおよびＹ方向の移動により光学顕微鏡部４
の下の所定の第一の座標に配置され、モニタ５０により
被検査基板９上に形成された回路パターンの光学顕微鏡
画像が観察され、位置回転補正用に予め記憶された同じ
位置の同等の回路パターン画像と比較され、第一の座標
の位置補正値が算出される。次に第一の座標から一定距
離離れ第一の座標と同等の回路パターンが存在する第二
の座標に移動し、同様に光学顕微鏡画像が観察され、位
置回転補正用に記憶された回路パターン画像と比較さ
れ、第二の座標の位置補正値および第一の座標に対する
回転ずれ量が算出される。この算出された回転ずれ量
分、回転ステージ３３は回転し、その回転量を補正す
る。なお、本実施例では回転ステージ３３の回転により
回転ずれ量を補正しているが、回転ステージ３３無し
で、算出された回転ずれの量に基づき電子線の走査偏向
量を補正する方法でも補正できる。この光学顕微鏡画像
観察においては、光学顕微鏡画像のみならず電子線画像
でも観察可能な回路パターンが選定される。また、今後
の位置補正のために、第一の座標，光学顕微鏡画像観察
による第一の回路パターンの位置ずれ量，第二の座標，
光学顕微鏡画像観察による第二の回路パターンの位置ず
れ量が記憶され、制御部６に転送される。Next, the operation when the circuit pattern inspection apparatus 1 inspects a semiconductor wafer which has been subjected to pattern processing in the manufacturing process as the substrate to be inspected 9 will be described.
First, although not shown in FIG. 1, the semiconductor wafer is loaded into the sample exchange chamber by the transport means of the substrate 9 to be inspected. Therefore, the substrate 9 to be inspected is mounted on a sample holder,
After being held and fixed, the vacuum chamber is evacuated, and when the sample exchange chamber reaches a certain degree of vacuum, it is transferred to the inspection room 2 for inspection. In the inspection room 2, the sample stage 30, the XY stage 31,
32, the sample holder is placed on the rotary stage 33 and held and fixed. The substrate 9 to be inspected is set on the XY stage 3 based on predetermined inspection conditions registered in advance.
The optical microscope unit 4 is moved by the X and Y directions of 1, 32.
Is placed at a predetermined first coordinate under the optical circuit, an optical microscope image of a circuit pattern formed on the substrate 9 to be inspected is observed by the monitor 50, and an equivalent circuit at the same position stored in advance for position rotation correction. The position correction value of the first coordinates is calculated by comparing the position correction value with the pattern image. Next, a certain distance from the first coordinates moves to the second coordinates where a circuit pattern equivalent to the first coordinates exists, an optical microscope image is similarly observed, and the circuit pattern image stored for position rotation correction Are compared with each other to calculate a position correction value of the second coordinate and a rotation shift amount with respect to the first coordinate. The rotation stage 33 rotates by the calculated rotation deviation amount, and corrects the rotation amount. In the present embodiment, the amount of rotation deviation is corrected by the rotation of the rotation stage 33. However, without using the rotation stage 33, a method of correcting the scanning deflection amount of the electron beam based on the calculated amount of rotation deviation can also be corrected. . In this optical microscope image observation, a circuit pattern that can be observed not only with an optical microscope image but also with an electron beam image is selected. In order to correct the position in the future, the first coordinates, the amount of displacement of the first circuit pattern by optical microscope image observation, the second coordinates,
The amount of displacement of the second circuit pattern by the optical microscope image observation is stored and transferred to the control unit 6.

【００４４】さらに、光学顕微鏡による画像が用いられ
て、被検査基板９上に形成された回路パターンが観察さ
れ、被検査基板９上の回路パターンのチップの位置やチ
ップ間の距離、あるいはメモリセルのような繰り返しパ
ターンの繰り返しピッチ等が予め測定され、制御部６に
測定値が入力される。また、被検査基板９上における被
検査チップおよびチップ内の被検査領域が光学顕微鏡の
画像から設定され、上記と同様に制御部６に入力され
る。光学顕微鏡の画像は、比較的低い倍率によって観察
が可能であり、また、被検査基板９の表面が例えばシリ
コン酸化膜等により覆われている場合には下地まで透過
して観察可能であるので、チップの配列やチップ内の回
路パターンのレイアイトを簡便に観察することができ、
検査領域の設定を容易にできるためである。Further, a circuit pattern formed on the substrate 9 to be inspected is observed by using an image obtained by an optical microscope, and the position of the circuit pattern on the substrate 9 to be inspected, the distance between the chips, or the memory cell The repetition pitch or the like of the repetition pattern is measured in advance, and the measured value is input to the control unit 6. In addition, the chip to be inspected on the substrate to be inspected 9 and the region to be inspected in the chip are set from the image of the optical microscope, and input to the control unit 6 in the same manner as described above. The image of the optical microscope can be observed at a relatively low magnification, and when the surface of the substrate 9 to be inspected is covered with, for example, a silicon oxide film, the image can be transmitted down to the base and observed. You can easily observe the layout of the chip and the layout of the circuit pattern in the chip,
This is because the inspection area can be easily set.

【００４５】以上のようにして光学顕微鏡部４による所
定の補正作業や検査領域設定等の準備作業が完了する
と、Ｘステージ３１およびＹステージ３２の移動によ
り、被検査基板９が電子光学系３の下に移動される。被
検査基板９が電子光学系３の下に配置されると、上記光
学顕微鏡部４により実施された補正作業や検査領域の設
定と同様の作業を電子線画像により実施する。この際の
電子線画像の取得は、次の方法でなされる。上記光学顕
微鏡画像による位置合せにおいて記憶され補正された座
標値に基づき、光学顕微鏡部４で観察されたものと同じ
回路パターンに、一次電子線１９が走査信号発生器４４
によりＸＹ方向に二次元に走査されて照射される。この
電子線の二次元走査により、被観察部位から発生する二
次電子５１が上記の二次電子検出のための各部の構成お
よび作用によって検出されることにより、電子線画像が
取得される。既に光学顕微鏡画像により簡便な検査位置
確認や位置合せ、および位置調整が実施され、且つ回転
補正も予め実施されているため、光学画像に比べ分解能
が高く高倍率で高精度に位置合せや位置補正，回転補正
を実施することができる。なお、一次電子線１９を被検
査試料９に照射すると、その箇所が帯電する。検査の際
にその帯電の影響を避けるために、上記位置回転補正あ
るいは検査領域設定等の検査前準備作業において一次電
子線１９を照射する回路パターンは予め被検査領域外に
存在する回路パターンを選択するか、あるいは被検査チ
ップ以外のチップにおける同等の回路パターンを制御部
６から自動的に選択できるようにしておく。これによ
り、検査時に上記検査前準備作業により一次電子線１９
を照射した影響が検査画像に及ぶことはない。When the preparatory work such as the predetermined correction work and the setting of the inspection area by the optical microscope unit 4 is completed as described above, the substrate 9 to be inspected is moved by the movement of the X stage 31 and the Y stage 32. Moved down. When the substrate 9 to be inspected is placed below the electron optical system 3, the same operation as the correction operation and the setting of the inspection area performed by the optical microscope unit 4 is performed by the electron beam image. The acquisition of the electron beam image at this time is performed by the following method. Based on the coordinate values stored and corrected in the alignment by the optical microscope image, the primary electron beam 19 is scanned by the scanning signal generator 44 in the same circuit pattern as observed by the optical microscope unit 4.
Scans two-dimensionally in the X and Y directions for irradiation. By the two-dimensional scanning of the electron beam, the secondary electrons 51 generated from the observed region are detected by the configuration and operation of each unit for the secondary electron detection, and an electron beam image is obtained. Easy inspection position confirmation, position adjustment, and position adjustment have already been performed using the optical microscope image, and rotation correction has also been performed in advance, so the position resolution and position correction are higher in resolution and higher in magnification than optical images with higher precision. , Rotation correction can be performed. When the primary electron beam 19 irradiates the sample 9 to be inspected, the portion is charged. In order to avoid the influence of the electrification at the time of inspection, the circuit pattern to be irradiated with the primary electron beam 19 in the pre-inspection preparation work such as the above-mentioned position rotation correction or the inspection area setting selects a circuit pattern existing outside the inspection area in advance. Or an equivalent circuit pattern on a chip other than the chip under test can be automatically selected from the control unit 6. This allows the primary electron beam 19 to be inspected at the time of inspection by the above pre-inspection preparation work.
Does not affect the inspection image.

【００４６】次に、検査が実施される。検査時に被検査
基板９に照射する一次電子線１９の条件は、以下の方法
にて求めた。まず、一般に電子線画像におけるＳＮ比
は、試料に照射する電子線の単位画素あたりの照射電子
数Ｓの平方根と相関がある。画像同士を比較検査する場
合には、電子線画像のＳＮ比は正常部と欠陥部の信号量
を検知できる値である必要があり、最低ＳＮ比は１０以
上が必要であり、好ましくは５０以上が必要である。前
述のように、電子線画像のＳＮ比は、試料に照射する電
子線の単位画素あたりの照射電子数Ｓの平方根と相関が
あるため、ＳＮ比１０を得るためには単一画素あたり少
なくとも１００個以上の電子が必要となり、ＳＮ比５０
を得るためには少なくとも２５００個以上の電子が照射
されなくてはならない。Next, an inspection is performed. The conditions of the primary electron beam 19 irradiating the substrate 9 to be inspected during the inspection were obtained by the following method. First, generally, the SN ratio in an electron beam image has a correlation with the square root of the number S of irradiated electrons per unit pixel of the electron beam irradiated on the sample. When comparing and inspecting images, the SN ratio of the electron beam image needs to be a value capable of detecting the signal amount of the normal portion and the defect portion, and the minimum SN ratio needs to be 10 or more, and preferably 50 or more. is necessary. As described above, the S / N ratio of the electron beam image is correlated with the square root of the number S of irradiated electrons per unit pixel of the electron beam irradiated on the sample. Or more electrons are required, and the SN ratio is 50
In order to obtain, at least 2500 or more electrons must be irradiated.

【００４７】また、この回路パターン検査方法を適用す
るねらいは、前述の通り光学式パターン検査方法では検
出が不可能な微小の欠陥を検知することであり、すなわ
ち微小な画素における画像間の差を認識する必要があっ
た。これを達成するために、本実施例では画素サイズを
０.１μｍ とした。従って、最低限必要とされる単一画
素あたりの電子数と上記画素サイズから、必要とされる
単位面積あたりの電子線照射量は０.１６μＣ／cm２に
なり、好ましくは４μＣ／cm２ となる。この電子照射
量を通常のＳＥＭの電子線電流(数ｐＡから数百ｐＡ程
度)により得ようとすると、例えば２０ｐＡの電子線電
流によって１cm２ の領域に０.１６μＣ／cm２の電子を
照射するには８０００秒を要し、さらに４μＣ／cm２
の電子を照射するには２０万秒を要する。しかしなが
ら、回路パターンの検査、例えば半導体ウエハの検査に
おいて要求される検査速度は６００ｓ／cm２ 以下、好
ましくは３００ｓ／cm２ 以下であり、これよりも検査
時間が長くなると半導体製造においては検査の実用性が
きわめて低くなる。したがって、これらの条件を満た
し、実用的な検査時間で必要な電子線を試料に照射する
ためには、電子線電流を最低でも２７０ｐＡ（１.６μ
Ｃ／cm２，６００ｓ／cm２ ）以上、好ましくは１３ｎ
Ａ（４μＣ／cm２，３００ｓ／cm２）以上に設定する必
要がある。そこで、本実施例の回路パターンの検査方法
では、１３ｎＡ以上の大電流電子線を用いて一回の走査
により電子線画像を形成することにした。The purpose of applying this circuit pattern inspection method is to detect minute defects that cannot be detected by the optical pattern inspection method as described above, that is, to detect the difference between images in minute pixels. I needed to recognize. In order to achieve this, in this embodiment, the pixel size is set to 0.1 μm. Therefore, the number of electrons and the pixel size per single pixel is the minimum required, the electron beam irradiation amount per unit area required becomes 0.16μC / cm 2, preferably a 4μC / cm 2 Become. In order to obtain this amount of electron irradiation by a normal SEM electron beam current (about several pA to several hundred pA), for example, a 1 cm 2 region is irradiated with 0.16 μC / cm 2 electrons by an electron beam current of 20 pA. Takes 8000 seconds, and 4 μC / cm 2
It takes 200,000 seconds to irradiate the electrons. However, inspection of the circuit pattern, for example, inspection speed required in the inspection of the semiconductor wafer 600s / cm 2 or less, preferably 300 s / cm 2 or less, practical tests in semiconductor manufacturing the inspection time than this longer Extremely low. Therefore, in order to satisfy these conditions and irradiate the sample with a necessary electron beam in a practical inspection time, the electron beam current must be at least 270 pA (1.6 μA).
C / cm 2 , 600 s / cm 2 ) or more, preferably 13 n
A (4 μC / cm 2 , 300 s / cm 2 ) or more. Therefore, in the circuit pattern inspection method of the present embodiment, an electron beam image is formed by one scan using a large current electron beam of 13 nA or more.

【００４８】そして、通常のＳＥＭに比べ約１００倍以
上の大電流（２７０ｎＡ以上、好ましくは１３ｎＡ以
上）の電子線を用いてただ一回の走査によって電子線画
像を形成することは、検査速度の点から必要とされるだ
けでなく、以下に述べる理由により、下地膜あるいは表
面パターンが絶縁材料により形成された回路パターンを
検査するのに必要である。Forming an electron beam image by a single scan using an electron beam of a large current (270 nA or more, preferably 13 nA or more), which is about 100 times or more as compared with a normal SEM, can reduce the inspection speed. Not only is it necessary from the point of view, but it is necessary for inspecting a circuit pattern in which a base film or a surface pattern is formed of an insulating material for the following reasons.

【００４９】絶縁材料を有する回路パターンの電子線画
像を通常のＳＥＭにより取得すると、帯電の影響により
実際の形状とは異なる電子線画像が得られたり、視野倍
率によりコントラストがまったく異なることが多い。こ
れは、微弱な電子線電流（数ｐＡから数百ｐＡ）を局所
的に繰り返し走査することにより、あるいは視野倍率を
変える際に焦点や非点補正のために画像形成に必要な電
子線量以上に電子線を局所的に走査することにより、電
子線照射量がある一ヶ所に集中して照射され、その部分
の帯電が不均等になるためである。その結果、絶縁材料
で形成されたパターンの電子線画像の品質は、視野によ
り全く異なってしまうので、このような画像は電子線画
像を比較する検査には適用できない。従って、絶縁材料
を有する回路パターンについても導電性の材料の回路パ
ターンと同様に検査できるようにするために、通常のＳ
ＥＭに比べ約１００倍以上の大電流電子線を用いて一回
の走査により電子線画像を形成することとした。すなわ
ち、本実施例では、単位面積あたり、および単位時間あ
たりの試料への電子線照射量が一定であって、比較検査
を行うのに足る画質を形成するために必要な電子線量に
より、しかも、半導体ウエハ等の検査方法の実用性に適
した走査速度により、電子線を一回走査することで電子
線画像を取得することとした。そして、上記のように通
常のＳＥＭに比べ約１００倍以上の大電流電子線を用い
て一回の走査により絶縁材料を有する回路パターンの電
子線画像を取得したところ、一視野内の電子線画像を構
成する各種回路パターンの構成材料や構造に依存して帯
電量や画像のコントラストがそれぞれ異なること、同種
の材料の同等のパターン同士では同様な画像コントラス
トが得られることを確認した。なお、大電流電子線によ
る走査は本実施例では一回のみとしているが、実質的に
前述の作用が実現される範囲て数回の場合もあり得る。When an electron beam image of a circuit pattern having an insulating material is obtained by a normal SEM, an electron beam image different from the actual shape is obtained due to the influence of charging, and the contrast is often completely different depending on the field magnification. This is because the weak electron beam current (several pA to several hundred pA) is repeatedly and locally scanned, or when the field magnification is changed, the electron dose exceeds the electron dose necessary for image formation for focus and astigmatism correction. This is because, by locally scanning the electron beam, the irradiation amount of the electron beam is intensively applied to a certain location, and the charging of that portion becomes uneven. As a result, the quality of an electron beam image of a pattern formed of an insulating material is completely different depending on the field of view, and such an image cannot be applied to an inspection for comparing electron beam images. Therefore, in order to inspect the circuit pattern having the insulating material similarly to the circuit pattern of the conductive material, the usual S
An electron beam image is formed by one scan using a large current electron beam which is about 100 times or more as large as EM. That is, in the present embodiment, the amount of electron beam irradiation to the sample per unit area and per unit time is constant, and the electron dose required to form an image quality sufficient for performing the comparative inspection, and An electron beam image is acquired by scanning the electron beam once at a scanning speed suitable for the practicality of the inspection method of a semiconductor wafer or the like. Then, as described above, an electron beam image of a circuit pattern having an insulating material was obtained by one scan using a high current electron beam that is about 100 times or more that of a normal SEM. It has been confirmed that the amount of charge and the contrast of the image are different depending on the constituent materials and structures of the various circuit patterns constituting, and that the same image contrast can be obtained between the same patterns of the same kind of material. In this embodiment, the scanning with the large current electron beam is performed only once. However, the scanning may be performed several times as long as the above-described operation is substantially realized.

【００５０】次に、電子線画像のコントラストに影響す
る照射条件について述べる。電子線画像のコントラスト
は、試料に照射した電子線により発生し検出される二次
電子の量により形成され、例えば材料等の相違により二
次電子の発生量が異なることにより明るさの差となる。
図３（ａ）と図３（ｂ）は、電子線照射条件のコントラ
ストへの影響を示すグラフであり、図３（ａ）は照射条
件が適切な場合を示し図３（ｂ）は照射条件が不適切な
場合を示している。また、縦軸は画像の明るさと相関が
大である帯電の程度、横軸には電子線の照射時間であ
る。実線Ａは、試料にホトレジストを用いた場合、点線
Ｂは試料に配線材料を用いた場合である。Next, irradiation conditions that affect the contrast of an electron beam image will be described. The contrast of the electron beam image is formed by the amount of secondary electrons generated and detected by the electron beam irradiated on the sample. For example, the difference in the amount of secondary electrons generated due to a difference in material or the like results in a difference in brightness. .
3A and 3B are graphs showing the effect of electron beam irradiation conditions on the contrast. FIG. 3A shows the case where the irradiation conditions are appropriate, and FIG. 3B shows the irradiation conditions. Indicates an inappropriate case. The vertical axis indicates the degree of charging, which has a large correlation with the brightness of the image, and the horizontal axis indicates the irradiation time of the electron beam. The solid line A indicates the case where photoresist was used for the sample, and the dotted line B indicates the case where wiring material was used for the sample.

【００５１】図３（ａ）より、照射時間が少ない時間領
域Ｃでは各材料の明るさ変動が少なく、照射時間が比較
的多くなってくる時間領域Ｄだと照射時間による明るさ
の変化が大きくなり、最終的に照射時間が多い時間領域
Ｅでは再び照射時間による明るさ変動が少なくなる。ま
た、図３（ｂ）より、照射条件が適切でない場合には、
照射時間が少ない時間領域Ｃにおいても、照射時間に対
する明るさ変動が大きく、安定した画像を得るのが困難
である。従って、高速に且つ安定した電子線画像を取得
するためには図３（ａ）の照射条件にて画像を取得する
ことが重要である。As shown in FIG. 3A, in the time region C where the irradiation time is short, the change in brightness of each material is small, and in the time region D where the irradiation time is relatively long, the change in brightness due to the irradiation time is large. Finally, in the time region E where the irradiation time is long, the brightness variation due to the irradiation time is reduced again. According to FIG. 3B, when the irradiation conditions are not appropriate,
Even in the time region C where the irradiation time is short, the fluctuation in brightness with respect to the irradiation time is large, and it is difficult to obtain a stable image. Therefore, it is important to acquire an image under the irradiation conditions of FIG. 3A in order to acquire a stable and fast electron beam image.

【００５２】上記電子線の試料への照射条件としては、
単位面積あたりの電子線の照射量，電子線電流値，電子
線の走査速度，試料に照射する電子線の照射エネルギー
が挙げられる。そのため、これらパラメータは回路パタ
ーンの形状や材料毎にその最適値を求める必要がある。
そのためには、試料に照射する電子線の照射エネルギー
を自由に調整制御する必要がある。そのため、前述のよ
うに本実施例では試料である被検査基板９にリターディ
ング電源３６により一次電子を減速するための負の電圧
を印加し、この電圧を調整することにより一次電子線１
９の照射エネルギーを適宜調整できるように構成してい
る。これにより、電子銃１０に印加する加速電圧を変化
させる場合には一次電子線１９の軸変化が発生し各種調
整が必要になるのに対し、本実施例ではそのような調整
を行わずに同様の効果を得ることができる。The conditions for irradiating the sample with the electron beam are as follows.
The irradiation amount of the electron beam per unit area, the electron beam current value, the scanning speed of the electron beam, and the irradiation energy of the electron beam for irradiating the sample are exemplified. Therefore, it is necessary to determine the optimum values of these parameters for each circuit pattern shape and material.
For this purpose, it is necessary to freely adjust and control the irradiation energy of the electron beam irradiating the sample. Therefore, as described above, in this embodiment, a negative voltage for decelerating the primary electrons is applied to the substrate 9 to be inspected as the sample by the retarding power supply 36, and the voltage is adjusted to thereby adjust the primary electron beam 1.
The irradiation energy of No. 9 can be appropriately adjusted. As a result, when the acceleration voltage applied to the electron gun 10 is changed, a change in the axis of the primary electron beam 19 occurs, and various adjustments are required. In the present embodiment, the adjustment is performed without such adjustment. The effect of can be obtained.

【００５３】次に、検査を行うための電子線画像を形成
する一次電子線１９の走査方法について述べる。通常の
ＳＥＭでは、ステージが静止した状態で電子線を二次元
に走査し、ある領域の画像を形成する。この方法による
と、広領域をくまなく検査する場合には、画像取得領域
毎に、静止して電子線を走査する時間の他に、移動時間
としてステージの加速・減速・位置整定を加算した時間
がかかる。そのため、検査時間全体では長時間を要して
しまう。そのため、本発明では、ステージを一方向に連
続的に定速で移動しながら、電子線をステージ移動方向
と直交または交叉する向きに高速に一方向に走査するこ
とにより、被検査領域の画像を取得する検査方法を用い
た。これにより、所定距離の一走査幅分の電子線取得時
間は、所定距離をステージが移動する時間のみとなる。Next, a method of scanning the primary electron beam 19 for forming an electron beam image for inspection will be described. In a normal SEM, an electron beam is two-dimensionally scanned while the stage is stationary, and an image of a certain area is formed. According to this method, when inspecting a wide area thoroughly, for each image acquisition area, in addition to the time for scanning the electron beam at rest, the time obtained by adding the acceleration / deceleration / position setting of the stage as the movement time. It takes. Therefore, a long time is required for the entire inspection time. Therefore, in the present invention, while moving the stage continuously in one direction at a constant speed, the electron beam is scanned in one direction at a high speed in a direction orthogonal to or intersecting with the stage movement direction, so that the image of the inspection area is formed. The acquired inspection method was used. Accordingly, the electron beam acquisition time for one scanning width of the predetermined distance is only the time for the stage to move the predetermined distance.

【００５４】図４（ａ）には、上記方法によりＹステー
ジ３２がＹ方向に連続して定速移動している際に一次電
子線１９が走査する方法の一例を示している。一次電子
線１９を走査信号発生器４４により走査する際に、実線
で示した一方向のみ電子線を試料である被検査基板９に
照射し、破線で示した電子線の振り戻しの間は被検査基
板９に一次電子線１９が照射されないようにブランキン
グすることにより、被検査基板９上に空間的，時間的に
均一に電子線を照射することができる。ブランキング
は、ブランキング偏向器１３により一次電子線１９を偏
向して、絞り１４を通過しないようにすることにより実
施される。FIG. 4A shows an example of a method in which the primary electron beam 19 scans while the Y stage 32 is continuously moving in the Y direction at a constant speed by the above method. When the primary electron beam 19 is scanned by the scanning signal generator 44, an electron beam is irradiated to the substrate to be inspected 9 which is a sample in only one direction indicated by a solid line, and the electron beam is irradiated during the return of the electron beam indicated by a broken line. By blanking the inspection substrate 9 so that the primary electron beam 19 is not irradiated, it is possible to uniformly and spatially and temporally irradiate the inspection substrate 9 with the electron beam. Blanking is performed by deflecting the primary electron beam 19 by the blanking deflector 13 so as not to pass through the aperture 14.

【００５５】図４（ｂ）には、別の走査方法の一例とし
て、一次電子線１９が等速度で往復走査する方法を示し
ている。一次電子線１９が一端から他端まで等速度で走
査されると、Ｘ−Ｙステージ３１，３２が一ピッチ送ら
れ、電子線が反対の向きに元の端まで等速度で走査され
る。この方法の場合には、電子線の振り戻し時間を省略
することができる。FIG. 4B shows a method in which the primary electron beam 19 reciprocally scans at a constant speed as an example of another scanning method. When the primary electron beam 19 is scanned at a constant speed from one end to the other end, the XY stages 31 and 32 are sent one pitch, and the electron beam is scanned in the opposite direction to the original end at a constant speed. In the case of this method, the time for turning back the electron beam can be omitted.

【００５６】なお、電子線が照射されている領域または
位置は、Ｘ−Ｙステージ３１，３２に設置された位置モ
ニタ測長器３４の測定データが時々刻々と制御部６に転
送されることにより、詳細に把握される。本実施例では
レーザ干渉計を採用している。同様に、一次電子線１９
が照射されている領域あるいは位置の高さの変動は、被
検査基板高さ測定器３５の測定データが時々刻々と制御
部６に転送されることにより詳細に把握される。これら
のデータに基づき、電子線の照射位置や焦点位置のずれ
を演算し、補正制御回路４３によりこれらの位置ずれを
自動的に補正する。従って、高精度で精密な電子線の操
作方法が確保される。The area or position where the electron beam is irradiated can be determined by transferring the measurement data of the position monitor length measuring device 34 installed on the XY stages 31 and 32 to the control unit 6 every moment. , Will be grasped in detail. In this embodiment, a laser interferometer is employed. Similarly, the primary electron beam 19
The variation in the height of the area or position where is irradiated can be grasped in detail by transferring the measurement data of the substrate height measuring instrument 35 to the control unit 6 every moment. Based on these data, the deviation of the irradiation position or the focal position of the electron beam is calculated, and the correction control circuit 43 automatically corrects these deviations. Therefore, a highly accurate and precise operation method of the electron beam is secured.

【００５７】以上の一次電子線１９の走査方法により、
試料である被検査基板９の全面あるいは予め設定した検
査領域に電子線が照射され、前述した原理により二次電
子５１が発生し、前述した方法により二次電子５１，５
２が検出される。前述の各部の構成およびその作用によ
り、良質の画像を得ることができる。例えば、前述の構
成および方法で反射板１７に照射することにより約２０
倍の二次電子増倍効果を得ることができるとともに、従
来の方法よりも一次電子線への収差の影響を抑制するこ
とができる。また、同様の構成でＥｘＢ偏向器にかける
電磁界を調節することにより、被検査基板９表面から発
生した反射電子を二次電子と同様に反射板１７に照射し
て得られた第二の二次電子５２を検出することも容易に
行える。また、ＥｘＢ偏向器１８の電界および磁界を、
試料に印加する負の高電圧に連動して調整制御すること
で、試料毎に異なる照射条件においても二次電子を効率
良く検出できる。また、二次電子検出器２０を用いて二
次電子を検出し、検出された画像信号を検出直後にデジ
タル化してから光伝送する方法により、各種変換・伝送
において発生するノイズの影響を小さくし、ＳＮ比の高
い画像信号データを得ることができる。検出した信号か
ら電子線画像を形成する過程においては、画像処理部５
が制御部６から指定された電子線照射位置の所望の画素
に、対応した時間毎の検出信号を、その信号レベルに応
じた明るさ階調値として第一の記憶部４６または第二画
像記憶部４７に逐次記憶させる。電子線照射位置と、検
出時間で対応づけられた二次電子量が対応されることに
より、試料回路パターンの電子線画像が二次元的に形成
される。このようにして、高精度でＳＮ比の高い良質な
電子線画像を取得できるようになった。According to the scanning method of the primary electron beam 19 described above,
The entire surface of the substrate 9 to be inspected, which is a sample, or an inspection area set in advance is irradiated with an electron beam, secondary electrons 51 are generated by the above-described principle, and the secondary electrons 51, 5 are formed by the above-described method.
2 is detected. A high-quality image can be obtained by the configuration and operation of each unit described above. For example, by irradiating the reflector 17 with the above-described configuration and method, about 20
A double electron multiplication effect can be obtained, and the influence of aberration on the primary electron beam can be suppressed as compared with the conventional method. In addition, by adjusting the electromagnetic field applied to the ExB deflector with the same configuration, the second electron beam obtained by irradiating the reflection plate 17 with the reflected electrons generated from the surface of the substrate 9 to be inspected in the same manner as the secondary electrons. The secondary electrons 52 can be easily detected. The electric and magnetic fields of the ExB deflector 18 are
By performing adjustment control in conjunction with the negative high voltage applied to the sample, secondary electrons can be efficiently detected even under different irradiation conditions for each sample. In addition, the method of detecting secondary electrons using the secondary electron detector 20, digitizing the detected image signal immediately after detection, and then transmitting the light, reduces the effect of noise generated in various conversions and transmissions. , Image signal data having a high SN ratio. In the process of forming an electron beam image from the detected signal, the image processing unit 5
A detection signal for each time corresponding to a desired pixel at the electron beam irradiation position designated by the control unit 6 is converted into a brightness gradation value corresponding to the signal level in the first storage unit 46 or the second image storage unit. The data is sequentially stored in the unit 47. By associating the electron beam irradiation position with the amount of secondary electrons associated with the detection time, an electron beam image of the sample circuit pattern is formed two-dimensionally. In this way, a high-quality electron beam image with high accuracy and high SN ratio can be obtained.

【００５８】画像処理部５へ画像信号が転送されると、
第一の領域の電子線画像が第一記憶部４６に記憶され
る。演算部４８は、この記憶された画像信号をもう一方
の記憶部の画像信号との位置合せ，信号レベルの規格
化，ノイズ信号を除去するための各種画像処理を施す。
続いて、第二の領域の電子線画像が第二画像記憶部４７
に記憶され、同様の演算処理を施されながら、第二の領
域の電子線画像と第一の電子線画像の同一の回路パター
ンおよび場所の画像信号を比較演算する。欠陥判定部４
９は、演算部４８にて比較演算された差画像信号の絶対
値を所定のしきい値と比較し、所定のしきい値よりも差
画像信号レベルが大きい場合にその画素を欠陥候補と判
定し、モニタ５０にその位置や欠陥数等を表示する。次
いで、第三に領域の電子線画像が第一記憶部４６に記憶
され、同様の演算を施されながら先に第二画像記憶部４
７に記憶された第二の領域の電子線画像と比較演算さ
れ、欠陥判定される。以降、この動作が繰り返されるこ
とにより、すべての検査領域について画像処理が実行さ
れていく。When the image signal is transferred to the image processing unit 5,
The electron beam image of the first area is stored in the first storage unit 46. The arithmetic unit 48 performs alignment of the stored image signal with the image signal of the other storage unit, normalization of the signal level, and various image processing for removing a noise signal.
Subsequently, the electron beam image of the second area is stored in the second image storage unit 47.
And the same arithmetic processing is performed, and the image signals of the same circuit pattern and location of the electron beam image in the second area and the first electron beam image are compared and calculated. Defect judgment unit 4
Reference numeral 9 compares the absolute value of the difference image signal calculated by the calculation unit 48 with a predetermined threshold value, and when the difference image signal level is higher than the predetermined threshold value, determines the pixel as a defect candidate. Then, the position, the number of defects, and the like are displayed on the monitor 50. Next, thirdly, the electron beam image of the area is stored in the first storage unit 46, and the same operation is performed before the second image storage unit 4
7 is compared with the electron beam image of the second area stored in 7 to determine a defect. Thereafter, by repeating this operation, image processing is performed on all inspection areas.

【００５９】前述の検査方法により、高精度で良質な電
子線画像を取得し比較検査することにより、微細な回路
パターン上に発生した微小な欠陥を、実用性に則した検
査時間で検出することができる。また、電子線を用いて
画像を取得することにより、光学式パターン検査方法で
は光が透過してしまい検査できなかったシリコン酸化膜
やレジスト膜で形成されたパターンやこれらの材料の異
物・欠陥が検査できるようになる。さらに、回路パター
ンを形成している材料が絶縁物の場合にも安定して検査
を実施することができる。By obtaining a high-precision and high-quality electron beam image by the above-described inspection method and performing comparative inspection, a minute defect occurring on a fine circuit pattern can be detected in an inspection time in accordance with practicality. Can be. In addition, by acquiring an image using an electron beam, light transmitted by the optical pattern inspection method cannot be inspected, and a pattern formed by a silicon oxide film or a resist film, and foreign materials and defects of these materials can be removed. Be able to inspect. Further, the inspection can be stably performed even when the material forming the circuit pattern is an insulator.

【００６０】次に、この回路パターン検査装置１および
方法を用いて半導体ウエハを検査した適用例について述
べる。図５は半導体装置の製造プロセスを示している。
図５に示すように、半導体装置は多数のパターン形成工
程を繰り返している。パターン形成工程は、大まかに、
成膜・感光レジスト塗布・感光・現像・エッチング・レ
ジスト除去・洗浄の各ステップにより構成されている。
この各ステップにおいて加工のための製造条件が最適化
されていないと基板上に形成する半導体装置の回路パタ
ーンが正常に形成されない。図６（ａ）および図６
（ｂ）に製造過程における半導体ウエハ上に形成された
回路パターンの概略を示す。図６（ａ）は正常に加工さ
れた回路パターン、図６（ｂ）は加工不良が発生したパ
ターンを示す。例えば図５の成膜過程で異常が発生する
とパーティクルが発生し、半導体ウエハ表面に付着し、
図６（ｂ）中の孤立欠陥等になる。また、感光時に感光
のための露光装置の焦点や露光時間等の条件が最適でな
いと、レジストの照射する光の量や強さが多すぎる箇所
や足りない箇所が発生し、図６（ｂ）中のショートや断
線，パターン細りとなる。感光時のマスク・レチクルに
欠陥があると、感光単位であるショット毎に同一箇所に
同様のパターン形状異常が発生する。またエッチング量
が最適化されていない場合およびエッチング途中に生成
された薄膜やパーティクルにより、ショートや突起，孤
立欠陥，開口不良等が発生する。洗浄時には、洗浄層の
汚れや剥離した膜や異物の再付着により微小なパーティ
クルが発生し、乾燥時の水切れ条件により表面に酸化膜
の厚さむらを発生し易い。Next, an application example of inspecting a semiconductor wafer using the circuit pattern inspection apparatus 1 and the method will be described. FIG. 5 shows a manufacturing process of the semiconductor device.
As shown in FIG. 5, the semiconductor device repeats many pattern forming steps. The pattern formation process is roughly
It is composed of steps of film formation, photosensitive resist coating, light exposure, development, etching, resist removal, and cleaning.
If the manufacturing conditions for processing are not optimized in each of these steps, the circuit pattern of the semiconductor device formed on the substrate will not be formed properly. FIG. 6A and FIG.
(B) schematically shows a circuit pattern formed on a semiconductor wafer in a manufacturing process. FIG. 6A shows a normally processed circuit pattern, and FIG. 6B shows a pattern in which a processing failure has occurred. For example, if an abnormality occurs in the film forming process of FIG. 5, particles are generated and adhere to the surface of the semiconductor wafer,
It becomes an isolated defect in FIG. 6B. If the conditions such as the focus of the exposure apparatus for exposure and the exposure time are not optimal at the time of exposure, there are places where the amount or intensity of light irradiated by the resist is too large or insufficient, and FIG. Shorts, breaks, and thin patterns in the middle. If there is a defect in the mask reticle at the time of exposure, a similar pattern shape abnormality occurs at the same location for each shot which is a unit of exposure. In addition, when the etching amount is not optimized and when a thin film or a particle is generated during the etching, a short circuit, a protrusion, an isolated defect, an opening defect, or the like occurs. At the time of cleaning, fine particles are generated due to re-adhesion of dirt, peeled film and foreign matter on the cleaning layer, and uneven thickness of the oxide film is easily generated on the surface due to the condition of drainage during drying.

【００６１】従って、実施例１の回路パターン検査方法
および装置１を半導体装置の製造プロセスに適用するこ
とにより、異常の発生を高精度且つ早期に検知すること
ができ、当該工程に異常対策処置を講ずることができ、
これらの不良が発生しないよう加工条件を最適化するこ
とができるようになる。例えば、現像工程後に回路パタ
ーン検査工程が実施されて、ホトレジストパターンの欠
陥や断線が検出された場合には、感光工程の露光装置の
露光条件や焦点条件が最適でないという事態が推定さ
れ、焦点条件あるいは露光量の調整等によってこれらの
条件が即座に改善される。また、これらの欠陥が各ショ
ット間で共通して発生しているか否かを欠陥分布から調
べることにより、パターン形成に用いられているホトマ
スク・レチクルの欠陥が推定され、ホトマスク・レチク
ルの検査や交換がいち早く実施される。その他の工程に
ついても同様であり、本発明の回路パターンの検査方法
および装置を適用し、検査工程を実施することにより、
各種欠陥が検出され、検出された欠陥の内容によって各
製造工程の異常の原因が推定される。Therefore, by applying the circuit pattern inspection method and apparatus 1 of the first embodiment to a semiconductor device manufacturing process, occurrence of an abnormality can be detected with high accuracy and at an early stage. Can take
The processing conditions can be optimized so that these defects do not occur. For example, if a circuit pattern inspection process is performed after the development process and a defect or disconnection of the photoresist pattern is detected, it is estimated that the exposure condition and the focus condition of the exposure apparatus in the exposure process are not optimal, Alternatively, these conditions are immediately improved by adjusting the exposure amount. In addition, by examining whether or not these defects are common among the shots from the defect distribution, the defects of the photomask and reticle used for pattern formation are estimated, and inspection and replacement of the photomask and reticle are performed. Will be implemented sooner. The same applies to other steps, and by applying the circuit pattern inspection method and apparatus of the present invention and performing the inspection step,
Various defects are detected, and the cause of the abnormality in each manufacturing process is estimated based on the content of the detected defects.

【００６２】このように半導体装置の製造過程において
回路パターン検査方法および装置１をインラインで実施
することにより、各種製造条件の変動や異常発生を検査
実時間内に検知することができるため、多量の不良発生
を未然に防ぐことができる。また、回路パターンの検査
方法および装置を適用し、検出された欠陥の程度や発生
頻度等から当該半導体装置全体の良品取得率を予測する
ことができ、半導体装置の生産性を高めることができる
ようになる。As described above, by performing the circuit pattern inspection method and apparatus 1 in-line in the process of manufacturing a semiconductor device, it is possible to detect fluctuations in various manufacturing conditions and occurrence of abnormalities within the inspection real time. Failure can be prevented from occurring. In addition, by applying the circuit pattern inspection method and apparatus, it is possible to predict the non-defective product acquisition rate of the entire semiconductor device from the degree and frequency of occurrence of detected defects, and to improve the productivity of the semiconductor device. become.

【００６３】図７は、図１に示すモニタ５０に表示され
る実際の検査領域画面図である。図は、検査対象チップ
指定画面である。FIG. 7 is an actual inspection area screen displayed on the monitor 50 shown in FIG. The figure shows an inspection target chip designation screen.

【００６４】有効チップの中で、検査の対象とするチッ
プと検査のサンプリング率を設定する画面である。This is a screen for setting the chip to be inspected among the valid chips and the sampling rate of the inspection.

【００６５】アクション／処理および処理内容は次の通
りである。The action / process and the contents of the process are as follows.

【００６６】 NO アクション／処理 処 理 内 容 １ 画面の構築 (1) 画面を生成し、レシピによる描画を行う (2) 画像表示停止 ２ 〈１〉ウエハマッ マウスの左ボタンか矩形ドラックにより検査の対象を プ操作 ＯＮ／ＯＦＦする。 〈１〉チップ内マ 同時に検査チップ数，検査面積を計算して表示。 ップ 更に検査予想時間を概略計算して表示する。 ３ 〈３〉サンプリン 検査を間引く比率。入力されると、検査面積及び検査 グ率 予想時間を再計算して表示する。 ４ 〈２〉設定(次へ) (1) 設定した情報をＳＡＶＥする (2) 試し検査画面に変わる ５ 〈４〉キャンセル 設定されたデータを破棄し、最初の状態にする。NO Action / Processing Process Description 1 Construction of screen (1) Generate screen and draw by recipe (2) Stop image display 2 <1> Wafer mat Mouse left / right or rectangular drag to inspect Turn ON / OFF. <1> Chip size The number of test chips and test area are calculated and displayed at the same time. Approximately calculate the estimated inspection time and display it. 3 <3> Sampling The ratio of thinning out inspections. When input, the inspection area and inspection rate estimated time are recalculated and displayed. 4 <2> Setting (Next) (1) SAVE the set information. (2) Change to the trial inspection screen. 5 <4> Cancel Discard the set data and return to the initial state.

【００６７】更に詳述する。This will be described in more detail.

【００６８】図７に示す検査領域の画面では、ウエハマ
ップ及びチップ内マップ上の有効チップの中で、検査の
対象とする領域を指定する。デフォルトはウエハ中の全
チップが検査対象領域となっているので、所望のチップ
または領域を指定して検査領域を指定することができ
る。あるいは、検査したくないチップまたは領域を指定
して、非検査領域を指定することもできる。この場合
に、右側画面に表示されたＳＥＭ画像をも参照して検査
領域を設定してもよい。その後、検査のサンプリング率
を設定する。画面右下には検査対象となっている検査チ
ップ数〈６〉，チップ総数〈７〉，検査面積〈８〉,サ
ンプリング率〈３〉,検査予想時間〈９〉が検査結果と
して表示される（検査結果表示後）。以下に検査領域に
ついて説明する。On the inspection area screen shown in FIG. 7, an area to be inspected is specified in the effective chips on the wafer map and the in-chip map. By default, all the chips in the wafer are the inspection target area, so that the inspection area can be specified by specifying a desired chip or area. Alternatively, a chip or region not to be inspected can be designated to designate a non-inspection region. In this case, the inspection area may be set with reference to the SEM image displayed on the right screen. After that, the sampling rate of the inspection is set. At the lower right of the screen, the number of test chips <6>, the total number of chips <7>, the test area <8>, the sampling rate <3>, and the expected test time <9> are displayed as test results (see FIG. 4). After the inspection result is displayed). The inspection area will be described below.

【００６９】（１）ウエハマップ〈１〉上で検査対象と
する領域をクリック、またはドラッグ（チップ選択）し
て指定する。(1) Specify an area to be inspected by clicking or dragging (chip selection) on the wafer map <1>.

【００７０】（２）「チップ」ボタン〈２〉でチップ内
マップの画面に切替え、領域をクリック、またはドラッ
グ（セル領域選択）して指定する。 図８はチップ内指示を示す。図に示すようにチップ内指
定をドラッグで領域を指定することにより行う。指定さ
れた領域を矢印で示す。指定された領域には色が付けら
れる。(2) Switch to the chip map screen with the “chip” button <2>, and click or drag (select cell area) to specify the area. FIG. 8 shows an in-chip instruction. As shown in the figure, designation within the chip is performed by designating an area by dragging. The designated area is indicated by an arrow. The designated area is colored.

【００７１】（３）サンプリング率〈３〉をコンポボッ
クスより選択する。 図９はそのコンポボックスを示す。サンプリング率とし
て３.１７５％ が選択されたことを示す。サンプリング
率は、検査範囲のビーム検査本数の比率を表し、図１０
はその指示例を示す。図において（イ）は１００％（全
部）、（ロ）は５０％（１本おきに走査、（ハ）は２５
％（４本おきに検査）を指定した例である。(3) Select the sampling rate <3> from the component box. FIG. 9 shows the component box. This indicates that 3.175% was selected as the sampling rate. The sampling rate represents the ratio of the number of beam inspections in the inspection range, and is shown in FIG.
Shows an example of the instruction. In the figure, (a) is 100% (all), (b) is 50% (every other scan, (c) is 25%).
This is an example in which% (inspection every four lines) is specified.

【００７２】（４）「設定」ボタン〈４〉をクリックし
て指定した内容を決定する。画面はキャリブレーション
画面に切替わる。(4) Click the "set" button <4> to determine the specified contents. The screen switches to the calibration screen.

【００７３】（５）「キャンセル」ボタン〈５〉は設定
した操作を取り消すことができる。 図１１は、最終試し検査画面図である。この図は、試し
検査用チップ設定画面である。作成したレシピを基に、
実際の検査と同じ処理を行ってレシピデータを確認する
ものである。(5) The "cancel" button <5> allows the set operation to be canceled. FIG. 11 is a final test inspection screen diagram. This figure is a test inspection chip setting screen. Based on the recipe you created,
This is to confirm the recipe data by performing the same processing as the actual inspection.

【００７４】アクション／処理および処理内容は次の通
りである。The action / process and the contents of the process are as follows.

【００７５】 NO アクション／処理 処 理 内 容 １ 〈１〉ウエハマッ マウスの左ボタンか矩形ドラックにより検査の対象を プ操作 ＯＮ／ＯＦＦする。 (検査領域と同じ) 同時に検査チップ数，検査面積を計算して表示。 更に検査予想時間を概略計算して表示する。 １ストライプの幅，移動時間／距離，ウエハロード及 び校正標準時間とキャリブレーションの標準は装置パ ラメータファイルに有るものとする。 ２ 〈３〉サンプリン 検査を間引く比率。入力されると、検査面積及び検査 グ率 予想時間を再計算して表示する。 （１００％，５０％，２５％，１２.５％，６.２５％ ，３.１７５％） ３ 〈２〉設定 (1) 設定した情報を試し検査用レシピ中間ＤＢにSAVE する ４ 〈４〉キャンセル 設定されたデータを破棄し、最初の状態にする。 ５ 〈５〉検査開始 試し検査開始NO Action / Processing Process Description 1 <1> Wafer-Mas operation ON / OFF with the left mouse button or rectangular drag. (Same as inspection area) Simultaneously calculate and display the number of inspection chips and inspection area. Further, the estimated inspection time is roughly calculated and displayed. The width of one stripe, travel time / distance, wafer load, calibration standard time, and calibration standard shall be in the equipment parameter file. 2 <3> Sampling The ratio of thinning out inspections. When input, the inspection area and inspection rate estimated time are recalculated and displayed. (100%, 50%, 25%, 12.5%, 6.25%, 3.175%) 3 <2> setting (1) Save the set information to the trial inspection recipe intermediate DB 4 <4> Cancel Discards the set data and returns to the initial state. 5 <5> Start inspection Start trial inspection

【００７６】なお、最終試し検査の結果を保存すること
ができる。これは〈６〉保存を指定することによって指
示できる。The result of the final test inspection can be stored. This can be indicated by designating <6> save.

【００７７】図１２は欠陥確認画面である。図１２にお
いて、ウエハマップ上の欠陥マークをマウスクリックす
るか、〈１〉欠陥ＩＤを入力する事により該当する部分
の画像が表示される。〈２〉分類コードの入力により、
追加が可能である。FIG. 12 shows a defect confirmation screen. In FIG. 12, an image of a corresponding portion is displayed by clicking a defect mark on the wafer map with a mouse or by inputting <1> a defect ID. <2> By inputting the classification code,
Addition is possible.

【００７８】ウエハマップ上でマウスにより該当する欠
陥位置を指定するか、欠陥ＩＤフィールドからＩＤを指
定すると、左下に該当する欠陥の情報が表示される。こ
の状態で右側のスーパインポーズ画面に欠陥の画像が表
示される。When a corresponding defect position is designated by a mouse on the wafer map or an ID is designated from a defect ID field, information of the corresponding defect is displayed at the lower left. In this state, a defect image is displayed on the right superimpose screen.

【００７９】ウエハマップと欠陥ＩＤフィールドは連動
しており、マップ上で指定されれば、欠陥ＩＤフィール
ドの該当するＩＤが表示され、欠陥ＩＤフィールドを入
力すればマップ上の該当する位置がマーキングされる。The wafer map and the defect ID field are linked, and if specified on the map, the corresponding ID in the defect ID field is displayed. If the defect ID field is entered, the corresponding position on the map is marked. You.

【００８０】該当する欠陥の分類がわかればこのフィー
ルドに入力する。If the class of the corresponding defect is known, it is entered in this field.

【００８１】欠陥〈１〉がＳＥＭ高倍によって右図に詳
細に表示される。The defect <1> is displayed in detail in the right figure by SEM high magnification.

【００８２】図１３は、検査結果表示図である。〈１〉
欠陥の欠陥数，欠陥チップ数が表示される。FIG. 13 is an inspection result display diagram. <1>
The number of defects and the number of defective chips are displayed.

【００８３】図１４は、欠陥確認処理の画面図である。
現在表示している欠陥位置を更に強調することができた
り、右側の画面に表示されるＳＥＭ画像の表示を待つこ
となくウエハマップ上における欠陥情報を次々に見るこ
とができ、迅速な欠陥情報が得られる。FIG. 14 is a screen diagram of the defect confirmation processing.
The defect position currently displayed can be further emphasized, and the defect information on the wafer map can be viewed one after another without waiting for the display of the SEM image displayed on the screen on the right side. can get.

【００８４】また、ウエハマップ表示画面およびＳＥＭ
画像表示画面上にスケール（１），（２）を表示するこ
とができる。これによってマップ拡大に伴った場合のス
ケール表示ならびにＳＥＭ画像についてのスケール表示
が可能になって、欠陥の大きさがよく確実に把握するこ
とができる。Further, the wafer map display screen and the SEM
Scales (1) and (2) can be displayed on the image display screen. This makes it possible to display the scale when the map is enlarged and to display the scale of the SEM image, so that the size of the defect can be grasped well and reliably.

【００８５】チップ数はチップ表示（３）によって見る
ことができる。The number of chips can be checked by the chip display (3).

【００８６】[0086]

【発明の効果】本発明によれば、チップ検査，ウエハ抜
き取り頻度検査を画面を見ながら迅速に行うことがで
き、製品全体に及ぶ欠陥あるいは特定領域における欠陥
を迅速に検知することができ、プロセス条件の変動を確
実に検知し、プロセスにフィードバックすると同時に差
工数や払い出し予算の調整にフィードバックすることが
できる。According to the present invention, chip inspection and wafer removal frequency inspection can be quickly performed while looking at the screen, and defects throughout the entire product or defects in a specific area can be quickly detected. Changes in conditions can be reliably detected and fed back to the process, as well as to adjustment of man-hours and budget allocation.

【００８７】また、本発明によれば、微細パターン形成 工程／レジスト現像後、微細パターン 形成工程／エッチング後、穴パターン 形成工程，洗浄後の検査欠陥を画面表示によって迅速に
検知することができる。Further, according to the present invention, inspection defects after the fine pattern formation step / resist development, the fine pattern formation step / etching, the hole pattern formation step, and the cleaning can be quickly detected by screen display.

【００８８】本検査を基板製品プロセスへ適用すること
により、上記従来技術では検出し得なかった欠陥、すな
わち製品装置や条件等の異常を画面形成表示手段によっ
て形成された画面を参照することによって早期に且つ高
精度に発見することができるため、基板製造プロセスに
いち早く異常対策処理を溝ずることができ、その結果半
導体装置その他の基板の不良率を低減し生産性を高める
ことができる。また、上記検査を適用することにより、
異常発生をいち早く検知することができるので、多量の
不良発生を未然に防止することができ、さらにその結
果、不良の発生そのものを低減させることができるの
で、半導体装置等の信頼性を高めることができ、新製品
等の開発効率が向上し、且つ製造コストが削減できる。By applying the present inspection to the substrate product process, defects which could not be detected by the above-described prior art, that is, abnormalities in product devices and conditions, etc., can be quickly determined by referring to the screen formed by the screen forming and displaying means. As a result, the abnormality countermeasure processing can be quickly performed in the substrate manufacturing process, and as a result, the defect rate of the semiconductor device and other substrates can be reduced and the productivity can be increased. In addition, by applying the above inspection,
Since the occurrence of an abnormality can be detected quickly, the occurrence of a large number of defects can be prevented beforehand, and as a result, the occurrence of the defects can be reduced, so that the reliability of the semiconductor device and the like can be improved. The efficiency of development of new products can be improved, and the manufacturing cost can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図１】回路パターン検査装置の装置構成を示す図。FIG. 1 is a diagram showing a device configuration of a circuit pattern inspection device.

【図２】電子光学系と二次電子検出部の主要部構成を示
す図。FIG. 2 is a diagram illustrating a main configuration of an electron optical system and a secondary electron detection unit.

【図３】電子線照射条件のコントラストへの影響を説明
する図。FIG. 3 is a diagram illustrating the effect of electron beam irradiation conditions on contrast.

【図４】電子線の走査方法を説明する図。FIG. 4 is a diagram illustrating a scanning method of an electron beam.

【図５】半導体装置製造プロセスフローを説明する図。FIG. 5 is a diagram illustrating a semiconductor device manufacturing process flow.

【図６】半導体装置回路パターンと欠陥内容を説明する
図。FIG. 6 is a diagram for explaining a semiconductor device circuit pattern and defect contents.

【図７】レシピ作成ＧＵＩコマンドレベル機能仕様画面
図。FIG. 7 is a recipe creation GUI command level function specification screen diagram.

【図８】検査領域設定説明図。FIG. 8 is an explanatory diagram of an inspection area setting.

【図９】サンプリング率設定説明図。FIG. 9 is an explanatory diagram of a sampling rate setting.

【図１０】サンプリング率設定説明図。FIG. 10 is an explanatory diagram of a sampling rate setting.

【図１１】レシピ作成ＧＵＩコマンドレベル機能仕様画
面図。FIG. 11 is a view of a recipe creation GUI command level function specification screen.

【図１２】検査モニタＧＵＩの機能仕様画面図。FIG. 12 is a functional specification screen diagram of an inspection monitor GUI.

【図１３】欠陥確認モニタＧＵＩの機能仕様画面図。FIG. 13 is a functional specification screen diagram of a defect confirmation monitor GUI.

【図１４】欠陥確認モニタＧＵＩの機能仕様画面図。FIG. 14 is a functional specification screen diagram of a defect confirmation monitor GUI.

【符号の説明】[Explanation of symbols]

１…回路パターン検査装置、２…検査室、３…電子光学
系、４…光学顕微鏡部、５…画像処理部、６…制御部、
７…二次電子検出部、８…試料室、９…被検査基板、１
０…電子銃、１１…引き出し電極、１２…コンデンサレ
ンズ、１３…ブランキング偏向器、１４…絞り、１５…
走査偏向器、１６…対物レンズ、１７…反射板、１８…
ＥｘＢ偏向器、１９…一次電子線、２０…二次電子検出
器、２１…プリアンプ、２２…ＡＤ変換機、２３…光変
換手段、２４…光伝送手段、２５…電気変換手段、２６
…高圧電源、２７…プリアンプ駆動電源、２８…ＡＤ変
換器駆動電源、２９…逆バイアス電源、３０…試料台、
３１…Ｘステージ、３２…Ｙステージ、３３…回転ステ
ージ、３４…位置モニタ測長器、３５…被検査基板高さ
測定器、３６…リターディング電源、４０…白色光源、
４１…光学レンズ、４２…ＣＣＤカメラ、４３…補正制
御回路、４４…走査信号発生器、４５…対物レンズ電
源、４６…第一記憶部、４７…第二画像記憶部、４８…
演算部、４９…欠陥判定部、５０…モニタ、７１…イン
プット、７２…工程１、７３…完成（電気テスト）、７
４…検査、８０…全体システム、８１…測定装置群、８
２…データ収集解析システム、８３…バス、８４…ＱＣ
データ収集システム、８５…テスタ、８６…サーバ、８
７…事務所内パソコン、９１…レビューＳＥＭ、９２…
レビューステーション、９３…異物検査装置、９４…外
観検査装置、９５…側長ＳＥＭ、９６…合せ精度測定装
置、９７…膜厚測定装置。DESCRIPTION OF SYMBOLS 1 ... Circuit pattern inspection apparatus, 2 ... Inspection room, 3 ... Electronic optical system, 4 ... Optical microscope part, 5 ... Image processing part, 6 ... Control part,
7 secondary electron detector, 8 sample chamber, 9 substrate to be inspected, 1
0: electron gun, 11: extraction electrode, 12: condenser lens, 13: blanking deflector, 14: aperture, 15 ...
Scanning deflector, 16 ... objective lens, 17 ... reflector, 18 ...
ExB deflector, 19: primary electron beam, 20: secondary electron detector, 21: preamplifier, 22: AD converter, 23: light conversion means, 24: light transmission means, 25: electric conversion means, 26
... High voltage power supply, 27 ... Preamplifier drive power supply, 28 ... AD converter drive power supply, 29 ... Reverse bias power supply, 30 ... Sample stand,
31 ... X stage, 32 ... Y stage, 33 ... Rotating stage, 34 ... Position monitor length measuring device, 35 ... Substrate to be inspected height measuring device, 36 ... Retarding power supply, 40 ... White light source,
41 optical lens, 42 CCD camera, 43 correction control circuit, 44 scanning signal generator, 45 objective lens power supply, 46 first storage unit, 47 second image storage unit, 48
Arithmetic operation unit, 49 Defect determination unit, 50 Monitor, 71 Input, 72 Process 1, 73 Completion (electric test), 7
4 ... Inspection, 80 ... Overall system, 81 ... Measuring device group, 8
2: Data collection and analysis system, 83: Bus, 84: QC
Data collection system, 85: tester, 86: server, 8
7 ... PC in office, 91 ... Review SEM, 92 ...
Review station, 93: foreign material inspection device, 94: appearance inspection device, 95: side length SEM, 96: alignment accuracy measurement device, 97: film thickness measurement device.

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成１１年１２月２８日（１９９９．１２．
２８）[Submission date] December 28, 1999 (1999.12.
28)

【手続補正１】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】全文[Correction target item name] Full text

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【書類名】 明細書[Document Name] Statement

【発明の名称】 回路パターン検査装置、および回路パ
ターン検査方法 Patent application title: Circuit pattern inspection apparatus and circuit pattern inspection apparatus
Turn inspection method

【特許請求の範囲】[Claims]

【請求項３】ウエハの回路パターンが形成された基板表
面に光、レーザ光あるいは荷電粒子線を照射する照射手
段と、該照射によって基板から発生する信号を検出する
検出手段と、該検出手段によって検出された信号を画像
化して記憶する記憶手段と、該記憶された画像を他の同
一の回路パターンから形成された画像と比較する比較手
段と、および比較結果から回路パターン上の欠陥を判別
する判別手段とを備えた回路パターン検査装置におい
て、 表示されたウエハマップ上にチップ内検査領域を設定す
る検査領域設定手段を有し、 上記チップ内検査領域について上記光、レーザ光あるい
は荷電粒子線を走査する比率であるサンプリング率を指
定するサンプリング率指定手段を有することを特徴とす
る回路パターン検査装置。 3. Irradiation means for irradiating a substrate surface on which a circuit pattern of a wafer is formed with light, laser light or a charged particle beam; detection means for detecting a signal generated from the substrate by the irradiation; Storage means for imaging and storing the detected signal, comparing means for comparing the stored image with an image formed from another identical circuit pattern, and determining a defect on the circuit pattern from the comparison result A circuit pattern inspection apparatus comprising: a determination unit; and an inspection region setting unit configured to set an in-chip inspection region on a displayed wafer map, wherein the light, the laser beam, or the charged particle beam is transmitted to the in-chip inspection region. A circuit pattern inspection apparatus comprising a sampling rate designating means for designating a sampling rate which is a scanning rate.

【請求項９】ウエハの回路パターンが形成された基板表
面に光、レーザ光あるいは荷電粒子線を照射する照射手
段と、該照射によって基板から発生する信号を検出する
検出手段と、該検出手段によって検出された信号を画像
化して記憶する記憶手段と、該記憶された画像を他の同
一の回路パターンから形成された画像と比較する比較手
段と、および比較結果から回路パターン上の欠陥を判別
する判別手段とを備えた回路パターン検査装置におい
て、 表示されたウエハマップ上にチップ内検査領域を設定す
る検査領域設定手段を有し、 上記検査領域設定手段は上記チップ内検査領域について
検査を間引く比率を指定する手段を有することを特徴と
する回路パターン検査装置。 9. A substrate surface having a circuit pattern formed on the wafer light irradiating means for irradiating a laser beam or a charged particle beam, a detection means for detecting a signal generated from the substrate by the irradiation, the detecting means Storage means for imaging and storing the detected signal, comparing means for comparing the stored image with an image formed from another identical circuit pattern, and determining a defect on the circuit pattern from the comparison result A circuit pattern inspection apparatus provided with a discrimination means, comprising: an inspection area setting means for setting an in-chip inspection area on a displayed wafer map, wherein the inspection area setting means thins out the inspection for the in-chip inspection area. Circuit pattern inspection apparatus, comprising: means for designating a circuit pattern.

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は半導体装置や液晶等
微細な回路パターンを有する基板製造方法及び装置に係
わり、特に半導体装置やフォトマスクのパターン検査技
術に係わり、半導体装置製造過程途中のウエハ上のパタ
ーン検査技術，電子線を使用して比較検査する技術に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and an apparatus for manufacturing a substrate having a fine circuit pattern such as a semiconductor device or a liquid crystal, and more particularly to a technique for inspecting a pattern of a semiconductor device or a photomask. The present invention relates to a pattern inspection technology and a comparative inspection technology using an electron beam.

【０００２】[0002]

【従来の技術】半導体ウエハの検査を一例として説明す
る。2. Description of the Related Art An inspection of a semiconductor wafer will be described as an example.

【０００３】半導体装置は、半導体ウエハ上にホトマス
クに形成されたパターンをリソグラフィー処理およびエ
ッチング処理により転写する工程を繰り返すことにより
製造される。半導体装置の製造過程において、リソグラ
フィー処理やエッチング処理その他の良否，異物発生等
は、半導体装置の歩留まりに大きく影響を及ぼすため、
異常や不良発生を早期にあるいは事前に検知するために
製造過程の半導体ウエハ上のパターンを検査する方法は
従来から実施されている。[0003] A semiconductor device is manufactured by repeating a process of transferring a pattern formed on a semiconductor wafer on a photomask by lithography and etching. In the manufacturing process of semiconductor devices, the quality of lithography and etching processes and the like, and the occurrence of foreign matter greatly affect the yield of semiconductor devices.
2. Description of the Related Art A method of inspecting a pattern on a semiconductor wafer in a manufacturing process in order to detect an abnormality or a defect early or in advance has been conventionally implemented.

【０００４】半導体ウエハ上のパターンに存在する欠陥
を検査する方法としては、半導体ウエハに白色光を照射
し、光学画像を用いて複数のＬＳＩの同種の回路パター
ンを比較する欠陥検査装置が実用化されており、検査方
式の概要は「月間セミコンダクタワールド」１９９５年
８月号ｐｐ９６−９９に述べられている。また、光学画
像を用いた検査方法では、特開平3−167456号公報に記
載されているように、基板上の光学照明された領域を時
間遅延積分センサで結像し、その画像と予め入力されて
いる設計特性を比較することにより欠陥を検出する方式
や、特公平6−58220号公報に記載されているように、画
像取得時の画像劣化をモニタしそれを画像検出時に補正
することにより安定した光学画像での比較検査を行う方
法が開示されている。このような光学式の検査方式で製
造過程における半導体ウエハを検査した場合、光が透過
してしまうシリコン酸化膜や感光性フォトレジスト材料
を表面に有するパターンの残渣や欠陥は検出できなかっ
た。また、光学系の分解能以下となるエッチング残りや
微小導通穴の非開口不良は検出できなかった。さらに、
配線パターンの段差底部に発生した欠陥は検出できなか
った。As a method of inspecting a defect present in a pattern on a semiconductor wafer, a defect inspection apparatus that irradiates a semiconductor wafer with white light and compares the same circuit patterns of a plurality of LSIs using an optical image has been put into practical use. The outline of the inspection method is described in “Monthly Semiconductor World”, August 1995, pp. 96-99. Further, in the inspection method using an optical image, as described in JP-A-3-167456, an optically illuminated area on a substrate is imaged by a time delay integration sensor, and the image is input in advance with the image. A method that detects defects by comparing the design characteristics that are used, and a method that monitors image deterioration during image acquisition and corrects it during image detection, as described in Japanese Patent Publication No. A method for performing a comparative inspection on an optical image obtained is disclosed. When a semiconductor wafer in a manufacturing process is inspected by such an optical inspection method, no residue or defect of a pattern having a surface of a silicon oxide film or a photosensitive photoresist material through which light is transmitted cannot be detected. In addition, it was not possible to detect an etching residue or a non-opening defect of a minute conduction hole, which was lower than the resolution of the optical system. further,
No defect occurred at the bottom of the step of the wiring pattern could be detected.

【０００５】上記のように、回路パターンの微細化や回
路パターン形状の複雑化，材料の多様化に伴い、光学画
像による欠陥検出が困難になってきたため、光学画像よ
りも分解能の高い電子線画像を用いて回路パターンを比
較検査する方法が提案されてきている。電子線画像によ
り回路パターンを比較解査する場合に、実用的な検査時
間を得るためには走査電子顕微鏡(Scanning Electron M
icroscopy、以下SEMと略す）による観察と比べて非常に
高速に画像を取得する必要がある。そして、高速で取得
した画像の分解能と画像のＳＮ比を確保する必要があ
る。[0005] As described above, with the miniaturization of circuit patterns, the complexity of circuit pattern shapes, and the diversification of materials, it has become difficult to detect defects using optical images. There has been proposed a method of comparing and inspecting a circuit pattern by using the method. In order to obtain a practical inspection time when comparing and analyzing circuit patterns with electron beam images, a scanning electron microscope (Scanning Electron M
It is necessary to acquire images at a very high speed as compared with observation by icroscopy (hereinafter abbreviated as SEM). Then, it is necessary to ensure the resolution of the image acquired at high speed and the SN ratio of the image.

【０００６】電子線を用いたパターンの比較検査装置と
して、J. Vac. Sci. Tech. B, Vol.9，No.6, pp．3005
−3009(1991)、J. Vac. Sci. Tech. B, Vol.10，No.6,
pp.2804−2808(1992)、および特開平5−258703 号公報
とUSP5,502,306に、通常のＳＥＭの１００倍以上（１０
ｎＡ以上）の電子線電流をもった電子線を導電性基板
（Ｘ線マスク等）に照射し、発生する二次電子・反射電
子・透過電子のいずれかを検出し、その信号から形成さ
れた画像を比較検査することにより欠陥を自動検出する
方法が開示されている。As a comparative inspection apparatus for patterns using an electron beam, J. Vac. Sci. Tech. B, Vol. 3005
−3009 (1991), J. Vac. Sci. Tech. B, Vol. 10, No. 6,
pp 2804 -. 2808 (1992) , and JP-A-5-258703 discloses a USP5,502,306, or 100 times the conventional SEM (10
An electron beam having an electron beam current of at least (nA) is applied to a conductive substrate (such as an X-ray mask), and any of the generated secondary electrons, reflected electrons, and transmitted electrons is detected. A method for automatically detecting a defect by comparing and inspecting images is disclosed.

【０００７】また、絶縁物を有する回路基板を電子線で
検査あるいは観察する方法としては、特開昭59−155941
号公報および「電子，イオンビームハンドブック」（日
刊工業新聞社）pp６２２−６２３に、帯電の影響を少な
くするために、２ｋｅＶ以下の低加速電子線照射により
安定な画像を取得する方法が開示されている。さらに、
特開平2−15546号公報には半導体基板の裏からイオンを
照射する方法、特開平6−338280号公報には光を半導体
基板の表面に照射することにより、絶縁物への帯電を打
ち消す方法が開示されている。A method for inspecting or observing a circuit board having an insulator with an electron beam is disclosed in Japanese Patent Application Laid-Open No. 59-155594.
And a method of acquiring a stable image by irradiating a low-acceleration electron beam of 2 keV or less in order to reduce the influence of charging is disclosed in Japanese Patent Laid-Open Publication No. and "Electron, Ion Beam Handbook" (Nikkan Kogyo Shimbun) pp. 622-623. I have. further,
JP-A-2-15546 discloses a method of irradiating ions from the back of a semiconductor substrate, and JP-A-6-338280 discloses a method of canceling the charge on an insulator by irradiating light to the surface of the semiconductor substrate. It has been disclosed.

【０００８】また、大電流でなおかつ低加速の電子線で
は、空間電荷効果により高分解能な画像を得ることが困
難となるが、これを解決する方法として、特開平5−258
703号公報に、試料直前で高加速電子線を減速し、試料
上で実質的に低加速電子線として照射する方法が開示さ
れている。In the case of an electron beam having a large current and a low acceleration, it is difficult to obtain a high-resolution image due to the space charge effect.
No. 703 discloses a method of decelerating a high acceleration electron beam immediately before a sample and irradiating the sample with a substantially low acceleration electron beam.

【０００９】高速に電子線画像を取得する方法として
は、試料台を連続的に移動しながら試料台上の半導体ウ
エハに電子線を連続照射し取得する方法が特開昭59−16
0948号および特開平5−258703号公報に開示されてい
る。また、従来のＳＥＭで用いられてきた二次電子の検
出装置として、シンチレータ（Ａｌ蒸着された蛍光体)
とライトガイドと光電子増倍管による構成が用いられて
いるが、このタイプの検出装置は、蛍光体による発光を
検出するため、周波数応答性が悪く、高速に電子線画像
を形成するには不適切である。この問題を解決するため
に、高周波の二次電子信号を検出する検出装置として、
半導体検出器を用いた検出手段が特開平5−258703号公
報に開示されている。As a method of acquiring an electron beam image at high speed, a method of continuously irradiating a semiconductor wafer on a sample stage with an electron beam while continuously moving the sample stage and acquiring the image is disclosed in Japanese Patent Application Laid-Open No. 59-16 / 1984.
No. 0948 and JP-A-5-258703. Further, as a secondary electron detecting device used in the conventional SEM, a scintillator (a phosphor on which Al is deposited) is used.
Although a configuration using a light guide and a photomultiplier tube is used, this type of detection device has a poor frequency response and is not suitable for forming an electron beam image at high speed because it detects light emission from a phosphor. Is appropriate. In order to solve this problem, as a detection device that detects high-frequency secondary electron signals,
A detecting means using a semiconductor detector is disclosed in JP-A-5-258703.

【００１０】[0010]

【発明が解決しようとする課題】従来の装置にあって
は、ウエハ外観検査装置の画面機能が充分に生かされて
いなかった。そのためウエハ外観検査が必ずしも容易に
行われるものとは限らず、使い勝手が悪かった。In the conventional apparatus, the screen function of the wafer visual inspection apparatus has not been fully utilized. Therefore, the wafer appearance inspection is not always easily performed, and the usability is poor.

【００１１】本発明はかかる点に鑑みてなさたれたもの
で、ウエハ外観検査装置の画面機能を改良し、使い勝手
のよい回路パターンの検査装置および検査方法を提供す
ることを目的とする。特に、検査領域の設定を使い勝手
がよく、かつ迅速に行うことのできる回路パターンの検
査装置および検査方法を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object thereof is to provide a circuit pattern inspection apparatus and an inspection method which improve the screen function of a wafer appearance inspection apparatus and are easy to use. In particular, it is an object of the present invention to provide a circuit pattern inspection apparatus and an inspection method that can easily and quickly set an inspection area.

【００１２】ＳＥＭを使用したパターン付きウエハ検査
装置には、次のような問題点がある。検査対象であるパ
ターンを構成する材料が導電性を有する材料である必要
があるため、ウエハ上にレジストやシリコン酸化膜等の
絶縁性を有する材料によって形成されたパターン、およ
び絶縁性を有する材料によって形成された部分と導電性
を有する材料によって形成された部分とが混在するパタ
ーンについては、SEMによる電子線画像形成には極めて
長い時間を要するため、ＩＣの製造方法において実用す
ることができない。すなわち、ＳＥＭを使用したパター
ン付きウエハ検査装置によってウエハ全面のパターンを
検査すると、極めて膨大な時間が消費され、その間製造
が停滞するため、ＳＥＭを使用したパターン付きウエハ
検査方法は実用に供することができない。検査中に製造
を進行させると、ＩＣの製造プロセスにおいてランダム
に発生した不良を未然に検出することができないため、
不良発生率を低減することができず、結局、生産性の向
上に寄与することができない。つまり、ＩＣの製造方法
におけるプロセス条件変動や、装置誤動作等による不良
発生を早期に的確に検出することにより、プロセス条件
や装置条件，管理方法等へ対策をフィードバックし、以
って不良発生率を低減させることができない。The patterned wafer inspection apparatus using the SEM has the following problems. Since the material constituting the pattern to be inspected needs to be a conductive material, the pattern formed on the wafer by an insulating material such as a resist or a silicon oxide film, and an insulating material For a pattern in which a formed portion and a portion formed of a conductive material are mixed, it takes an extremely long time to form an electron beam image by SEM, so that it cannot be practically used in an IC manufacturing method. That is, when the pattern on the entire surface of the wafer is inspected by the patterned wafer inspection apparatus using the SEM, an extremely enormous amount of time is consumed and the production is stagnated during that time. Therefore, the patterned wafer inspection method using the SEM can be put to practical use. Can not. If manufacturing progresses during inspection, it is not possible to detect defects that have occurred randomly in the IC manufacturing process beforehand.
The failure rate cannot be reduced, and consequently cannot contribute to an improvement in productivity. In other words, by accurately detecting the occurrence of a defect due to a process condition variation or a device malfunction in an IC manufacturing method at an early stage, a measure is fed back to a process condition, a device condition, a management method, and the like, thereby reducing a defect occurrence rate. It cannot be reduced.

【００１３】本発明は、光学的に検出困難な微細構造
で、しかも絶縁性を有する材料によって形成されたパタ
ーンおよび絶縁性を有する材料と導電性を有する材料と
によって形成されたパターンについてもＳＥＭによって
検査することができる検査技術を提供することにある。According to the present invention, a microstructure difficult to detect optically and a pattern formed of an insulating material and a pattern formed of an insulating material and a conductive material are also measured by SEM. An object of the present invention is to provide an inspection technique that can be inspected.

【００１４】本発明は、この検査技術を用いて実用に供
すことのできる検査装置を提供し、パターン付きウエハ
を検査し、その結果を製造条件に反映することができる
半導体集積回路装置の製造方法および装置を提供するこ
とにある。The present invention provides an inspection apparatus which can be put to practical use by using this inspection technique, inspects a wafer with a pattern, and reflects a result of the inspection on manufacturing conditions. And to provide a device.

【００１５】従来の装置にあっては、ウエハ外観検査装
置の画面機能が充分に生かされていなかったため、実用
的にウエハ外観検査が必ずしも容易に行われるものとは
限らず、使い勝手が悪かった。In the conventional apparatus, since the screen function of the wafer appearance inspection apparatus has not been fully utilized, the wafer appearance inspection is not always easily performed practically, and the usability is poor.

【００１６】本発明は、かかる点にも鑑みてなされたも
のであって、ウエハ外観検査装置の断面機能を改良し、
実用的に使い勝手のよい回路パターンの検査装置および
検査方法を提供するものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and has an improved sectional function of a wafer visual inspection apparatus.
An object of the present invention is to provide a practically convenient circuit pattern inspection apparatus and an inspection method.

【００１７】[0017]

【課題を解決するための手段】レジストパターン，ＣＯ
ＮＴ系開口パターン，エッチング後Fineパターン（拡散
系），エッチング後Fineパターン（配線系）などの項目
について欠陥画像を記憶し、これらの画像を同一の画面
に対応して形成表示するようにした。[MEANS FOR SOLVING THE PROBLEMS] A resist pattern, CO
Defect images are stored for items such as the NT-based opening pattern, the fine pattern after etching (diffusion system), and the fine pattern after etching (wiring system), and these images are formed and displayed corresponding to the same screen.

【００１８】本発明は具体的には次に掲げる装置および
方法を提供する。The present invention specifically provides the following apparatus and method.

【００１９】本発明は、ウエハの回路パターンが形成さ
れた基板表面に光、レーザ光あるいは荷電粒子線を照射
する照射手段と、該照射によって基板から発生する信号
を検出する検出手段と、該検出手段によって検出された
信号を画像化して記憶する記憶手段と、該記憶された画
像を他の同一の回路パターンから形成された画像と比較
する比較手段と、および比較結果から回路パターン上の
欠陥を判別する判別手段とを備えた回路パターン検査装
置において、表示されたウエハマップ上にチップ内検査
領域を設定する検査領域設定手段を有し、ウエハマップ
を表示する画面と共に、少なくとも検査チップ数、検査
面積および検査予想時間を表示する検査結果表示手段を
有する回路パターン検査装置を提供する。According to the present invention, there is provided an irradiation means for irradiating a light, a laser beam or a charged particle beam onto a substrate surface on which a circuit pattern of a wafer is formed, a detection means for detecting a signal generated from the substrate by the irradiation, Storage means for imaging and storing the signal detected by the means, comparing means for comparing the stored image with an image formed from another identical circuit pattern, and detecting a defect on the circuit pattern from the comparison result. in the circuit pattern inspection apparatus and a discrimination means for discriminating to have an inspection area setting means for setting a chip inspection area on the displayed wafer map, the screen displaying the wafer map, at least the test chip number And a circuit pattern inspection apparatus having an inspection result display means for displaying an inspection area and an estimated inspection time.

【００２０】本発明は、更に上記検査領域設定手段は、
チップ選択または設定されたセル領域を指定する回路パ
ターン検査装置を提供する。In the present invention, the inspection area setting means may further include:
Provided is a circuit pattern inspection apparatus for specifying a chip selection or a set cell area.

【００２１】本発明は、ウエハの回路パターンが形成さ
れた基板表面に光、レーザ光あるいは荷電粒子線を照射
する照射手段と、該照射によって基板から発生する信号
を検出する検出手段と、該検出手段によって検出された
信号を画像化して記憶する記憶手段と、該記憶された画
像を他の同一の回路パターンから形成された画像と比較
する比較手段と、および比較結果から回路パターン上の
欠陥を判別する判別手段とを備えた回路パターン検査装
置において、表示されたウエハマップ上にチップ内検査
領域を設定する検査領域設定手段を有し、上記チップ内
検査領域について上記光、レーザ光あるいは荷電粒子線
を走査する比率であるサンプリング率を指定するサンプ
リング率指定手段を有する回路パターン検査装置を提供
する。 According to the present invention, a circuit pattern is formed on a wafer.
Irradiates the substrate surface with light, laser light or charged particle beam
Irradiating means and a signal generated from the substrate by the irradiation
Detecting means for detecting the
Storage means for imaging a signal and storing the image;
Compare image to image formed from other identical circuit patterns
From the comparison result and the comparison result.
Circuit pattern inspection apparatus comprising: a determination unit for determining a defect.
In-chip inspection on the displayed wafer map
An inspection area setting means for setting an area;
For the inspection area, the above light, laser light or charged particle beam
Sampling that specifies the sampling rate, which is the rate at which
Provided is a circuit pattern inspection device having a ring ratio designating means
I do.

【００２２】本発明は、更に前記検査結果表示手段は、
サンプリング率を表示する回路パターン検査装置を提供
する。In the present invention, the inspection result display means may further include:
Provided is a circuit pattern inspection device that displays a sampling rate.

【００２３】本発明は、回路パターンが形成された基板
表面の複数の領域を一次電子線で走査する走査手段と、
前記一次電子線により前記複数の領域から二次的に発生
する信号を検出する二次信号検出手段と、検出された信
号から前記複数の領域の電子線画像を形成する電子線画
像形成手段と、該電子線画像を記憶する画像記憶手段と
を備えた半導体回路パターン検査装置において、欠陥数
・欠陥位置を表示する欠陥表示画面形成手段と、該欠陥
表示画面から欠陥位置を指定する欠陥位置指定手段と、
指定された欠陥位置について二次元一回走査ＳＥＭ画像
を表示する欠陥箇所・検査画像モニタ手段とを含んで構
成される半導体回路パターン検査装置を提供する。The present invention provides a scanning means for scanning a plurality of regions on a substrate surface on which a circuit pattern is formed with a primary electron beam,
Secondary signal detection means for detecting a signal generated secondarily from the plurality of regions by the primary electron beam, and electron beam image forming means for forming an electron beam image of the plurality of regions from the detected signal, In a semiconductor circuit pattern inspection apparatus having an image storage means for storing the electron beam image, a defect display screen forming means for displaying the number of defects and a defect position, and a defect position designating means for designating a defect position from the defect display screen When,
To provide a semiconductor circuit pattern inspection device configured for the specified defect position and a defect sites and inspection image monitor means for displaying a two-dimensional single scan SEM image.

【００２４】本発明は、更に前記欠陥箇所・検査画像モ
ニタ手段によってモニタされた検査画像によって欠陥マ
ップ画面を形成表示する欠陥マップ形成表示手段とを含
んで構成される半導体回路パターン検査装置を提供す
る。[0024] The present invention further semiconductor circuit pattern inspection apparatus configured to include a defect map forming display means for forming displaying a defect map screen by the monitored inspection image by the defective spot-inspection image monitoring means provide.

【００２５】本発明は、更にウエハマップ画面およびＳ
ＥＭ画像画面のいずれにもスケール表示をした回路パタ
ーン検査装置を提供する。The present invention further provides a wafer map screen and S
Provided is a circuit pattern inspection device that displays a scale on any EM image screen.

【００２６】本発明は、回路パターンが形成された基板
表面に光および荷電粒子線を照射し、照射によって基板
から発生する信号を検出し、検出された信号を画像化し
て記憶し、記憶された画像を他の同一の回路パターンか
ら形成された画像と比較し、および比較結果から回路パ
ターン上の欠陥を判別する回路パターンの検査方法にお
いて、表示されたウエハマップおよび表示されたＳＥＭ
画像上にチップ内検査領域を設定する回路パターン検査
方法を提供する。According to the present invention, a surface of a substrate on which a circuit pattern is formed is irradiated with light and a charged particle beam, a signal generated from the substrate by the irradiation is detected, the detected signal is imaged, stored, and stored. In a circuit pattern inspection method for comparing an image with an image formed from another identical circuit pattern and determining a defect on the circuit pattern from the comparison result, the displayed wafer map and the displayed SEM
A circuit pattern inspection method for setting an in-chip inspection area on an image is provided.

【００２７】本発明は、ウエハの回路パターンが形成さ
れた基板表面に光、レーザ光あるいは荷電粒子線を照射
する照射手段と、該照射によって基板から発生する信号
を検出する検出手段と、該検出手段によって検出された
信号を画像化して記憶する記憶手段と、該記憶された画
像を他の同一の回路パターンから形成された画像と比較
する比較手段と、および比較結果から回路パターン上の
欠陥を判別する判別手段とを備えた回路パターン検査装
置において、表示されたウエハマップ上にチップ内検査
領域を設定する検査領域設定手段を有し、上記検査領域
設定手段は上記チップ内検査領域について検査を間引く
比率を指定する手段を有する回路パターン検査装置を提
供する。 According to the present invention, a circuit pattern is formed on a wafer.
Irradiates the substrate surface with light, laser light or charged particle beam
Irradiating means and a signal generated from the substrate by the irradiation
Detecting means for detecting the
Storage means for imaging a signal and storing the image;
Compare image to image formed from other identical circuit patterns
From the comparison result and the comparison result.
Circuit pattern inspection apparatus comprising: a determination unit for determining a defect.
In-chip inspection on the displayed wafer map
An inspection area setting means for setting an area;
The setting means thins out the inspection for the inspection area in the chip.
Providing a circuit pattern inspection device with means for specifying the ratio
Offer.

【００２８】[0028]

【発明の実施の形態】以下、本発明の実施例の検査方
法、および装置の一例について、図面を参照しながら詳
細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an example of an inspection method and an apparatus according to an embodiment of the present invention will be described in detail with reference to the drawings.

【００２９】実施例の回路パターン検査装置１の構成を
図１に示す。回路パターン検査装置１は、室内が真空排
気される検査室２と、検査室２内に被検査基板９を搬送
するための予備室（本実施例では図示せず）を備えてお
り、この予備室は検査室２とは独立して真空排気できる
ように構成されている。また、回路パターン検査装置１
は上記検査室２と予備室の他に制御部６，画像処理部５
から構成されている。検査室２内は大別して、電子光学
系３，二次電子検出部７，試料室８，光学顕微鏡部４か
ら構成されている。電子光学系３は、電子銃１０，電子
線引き出し電極１１，コンデンサレンズ１２，ブランキ
ング偏向器１３，走査偏向器１５，絞り１４，対物レン
ズ１６，反射板１７，ＥｘＢ偏向器１８から構成されて
いる。二次電子検出部７のうち、二次電子検出器２０が
検査室２内の対物レンズ１６の上方に配置されている。
二次電子検出器２０の出力信号は、検査室２の外に設置
されたプリアンプ２１で増幅され、ＡＤ変換機２２によ
りデジタルデータとなる。試料室８は、試料台３０，Ｘ
ステージ３１，Ｙステージ３２，回転ステージ３３，位
置モニタ測長器３４，被検査基板高さ測定器３５から構
成されている。光学顕微鏡部４は、検査室２の室内にお
ける電子光学系３の近傍であって、互いに影響を及ぼさ
ない程度離れた位置に設備されており、電子光学系３と
光学顕微鏡部４の間の距離は既知である。そして、Ｘス
テージ３１またはＹステージ３２が電子光学系３と光学
顕微鏡部４の間の既知の距離を往復移動するようになっ
ている。光学顕微鏡部４は光源４０，光学レンズ４１，
ＣＣＤカメラ４２により構成されている。画像処理部５
は、第一画像記憶部４６，第二画像記憶部４７，演算部
４８，欠陥判定部４９より構成されている。取り込まれ
た電子線画像あるいは光学画像はモニタ５０に表示され
る。装置各部の動作命令および動作条件は、制御部６か
ら入力される。制御部６には、あらかじめ電子線発生時
の加速電圧，電子線偏向幅，偏向速度，二次電子検出装
置の信号取り込みタイミング，試料台移動速度等々の条
件が、目的に応じて任意にあるいは選択して設定できる
よう入力されている。制御部６は、補正制御回路４３を
用いて、位置モニタ測長器３４，被検査基板高さ測定器
３５の信号から位置や高さのずれをモニタし、その結果
より補正信号を生成し、電子線が常に正しい位置に照射
されるよう対物レンズ電源４５や走査信号発生器４４に
補正信号を送る。FIG. 1 shows the configuration of the circuit pattern inspection apparatus 1 of the embodiment. The circuit pattern inspection apparatus 1 includes an inspection room 2 in which the inside of the room is evacuated, and a spare room (not shown in this embodiment) for transporting the substrate 9 to be inspected in the inspection room 2. The chamber is configured to be able to evacuate independently of the inspection room 2. In addition, the circuit pattern inspection device 1
Is a control unit 6, an image processing unit 5 in addition to the inspection room 2 and the spare room.
It is composed of The inspection room 2 is roughly composed of an electron optical system 3, a secondary electron detection unit 7, a sample room 8, and an optical microscope unit 4. The electron optical system 3 includes an electron gun 10, an electron beam extraction electrode 11, a condenser lens 12, a blanking deflector 13, a scanning deflector 15, a diaphragm 14, an objective lens 16, a reflection plate 17, and an ExB deflector 18. I have. The secondary electron detector 20 of the secondary electron detector 7 is disposed above the objective lens 16 in the inspection room 2.
The output signal of the secondary electron detector 20 is amplified by a preamplifier 21 installed outside the inspection room 2 and converted into digital data by an AD converter 22. The sample chamber 8 has a sample stage 30, X
It comprises a stage 31, a Y stage 32, a rotary stage 33, a position monitor length measuring device 34, and a substrate height measuring device 35 for inspection. The optical microscope unit 4 is provided near the electron optical system 3 in the inspection room 2 and at a position away from the electron optical system 3 so as not to affect each other. Is known. Then, the X stage 31 or the Y stage 32 reciprocates a known distance between the electron optical system 3 and the optical microscope unit 4. The optical microscope unit 4 includes a light source 40, an optical lens 41,
It is constituted by a CCD camera 42. Image processing unit 5
Comprises a first image storage unit 46, a second image storage unit 47, a calculation unit 48, and a defect determination unit 49. The captured electron beam image or optical image is displayed on the monitor 50. Operation commands and operation conditions of each unit of the apparatus are input from the control unit 6. In the control unit 6, conditions such as an acceleration voltage at the time of generation of an electron beam, an electron beam deflection width, a deflection speed, a signal capture timing of a secondary electron detection device, and a sample stage moving speed are arbitrarily or selected according to the purpose. It has been entered so that it can be set. The control unit 6 monitors the position and height deviations from the signals of the position monitor length measuring device 34 and the inspected substrate height measuring device 35 by using the correction control circuit 43, and generates a correction signal from the result. A correction signal is sent to the objective lens power supply 45 and the scanning signal generator 44 so that the electron beam is always irradiated to the correct position.

【００３０】被検査基板９の画像を取得するためには、
細く絞った一次電子線１９を該被検査基板９に照射し、
二次電子５１を発生させ、これらを一次電子線１９の走
査およびステージ３１，３２の移動と同期して検出する
ことで該被検査基板９表面の画像を得る。本発明の課題
で述べたように、本発明の自動検査では検査速度が速い
ことが必須となる。従って、通常のＳＥＭのようにｐＡ
オーダーの電子線電流の電子線を低速で走査したり、多
数回の走査および各々の画像の重ね合せは行わない。ま
た、絶縁材料への帯電を抑制するためにも、電子線走査
は高速で一回あるいは数回程度にする必要がある。そこ
で本実施例では、通常ＳＥＭに比べ約１００倍以上の、
例えば１００ｎＡの大電流電子線を一回のみ走査するこ
とにより画像を形成する構成とした。走査幅は１００μ
ｍとし、１画素は０.１μｍ□とし、１回の走査を１μ
ｓで行うようにした。In order to obtain an image of the substrate 9 to be inspected,
Irradiate the inspected substrate 9 with a narrowed primary electron beam 19,
Secondary electrons 51 are generated and detected in synchronization with the scanning of the primary electron beam 19 and the movement of the stages 31 and 32, thereby obtaining an image of the surface of the substrate 9 to be inspected. As described in the subject of the present invention, in the automatic inspection of the present invention, a high inspection speed is essential. Therefore, pA like a normal SEM
An electron beam of the order of the electron beam current is not scanned at a low speed, nor is the scanning performed many times and the images are superimposed. In addition, in order to suppress charging of the insulating material, it is necessary to perform electron beam scanning once or several times at high speed. Therefore, in this embodiment, about 100 times or more as compared with the normal SEM,
For example, an image is formed by scanning a large current electron beam of 100 nA only once. Scan width is 100μ
m, one pixel is 0.1 μm □, and one scan is 1 μm.
s.

【００３１】電子銃１０には拡散補給型の熱電界放出電
子源が使用されている。この電子銃１０を用いることに
より、従来の例えばタングステン（Ｗ）フィラメント電
子源や、冷電界放出型電子源に比べて安定した電子線電
流を確保することができるため、明るさ変動の少ない電
子線画像が得られる。また、この電子銃１０により電子
線電流を大きく設定することができるため、後述するよ
うな高速検査を実現できる。一次電子線１９は、電子銃
１０と引き出し電極１１との間に電圧を印加することで
電子銃１０から引き出される。一次電子線１９の加速
は、電子銃１０に高電圧の負の電位を印加することでな
される。これにより、一次電子線１９はその電位に相当
するエネルギーで試料台３０の方向に進み、コンデンサ
レンズ１２で収束され、さらに対物レンズ１６により細
く絞られて試料台３０上のＸステージ３１、Ｙステージ
３２の上に搭載された被検査基板９（半導体ウエハ，チ
ップあるいは液晶，マスク等微細回路パターンを有する
基板）に照射される。なお、ブランキング偏向器１３に
は、走査信号およびブランキング信号を発生する走査信
号発生器４４が接続され、コンデンサレンズ１２および
対物レンズ１６には、各々レンズ電源４５が接続されて
いる。被検査基板９には、リターディング電源３６によ
り負の電圧を印加できるようになっている。このリター
ディング電源３６の電圧を調節することにより一次電子
線を減速し、電子銃１０の電位を変えずに被検査基板９
への電子線照射エネルギーを最適な値に調節することが
できる。The electron gun 10 uses a diffusion-supply type thermal field emission electron source. By using the electron gun 10, a stable electron beam current can be secured as compared with a conventional tungsten (W) filament electron source or a cold field emission electron source, for example. An image is obtained. Further, since the electron gun 10 can set a large electron beam current, a high-speed inspection as described later can be realized. The primary electron beam 19 is extracted from the electron gun 10 by applying a voltage between the electron gun 10 and the extraction electrode 11. The primary electron beam 19 is accelerated by applying a high negative voltage to the electron gun 10. As a result, the primary electron beam 19 advances toward the sample stage 30 with energy corresponding to the potential, is converged by the condenser lens 12, is further narrowed down by the objective lens 16, and is then narrowed down by the X stage 31 and the Y stage on the sample stage 30. Irradiation is performed on a substrate 9 to be inspected (a substrate having a fine circuit pattern such as a semiconductor wafer, a chip or a liquid crystal or a mask) mounted on the substrate 32. A scanning signal generator 44 for generating a scanning signal and a blanking signal is connected to the blanking deflector 13, and a lens power supply 45 is connected to each of the condenser lens 12 and the objective lens 16. A negative voltage can be applied to the substrate 9 to be inspected by the retarding power supply 36. By adjusting the voltage of the retarding power supply 36, the primary electron beam is decelerated, and the substrate 9 to be inspected is changed without changing the potential of the electron gun 10.
The electron beam irradiation energy can be adjusted to an optimum value.

【００３２】被検査基板９上に一次電子線１９を照射す
ることによって発生した二次電子５１は、被検査基板９
に印加された負の電圧により加速される。被検査基板９
上方に、ＥｘＢ偏向器１８が配置され、これにより加速
された二次電子５１は所定の方向へ偏向される。ＥｘＢ
偏向器１８にかける電圧と磁界の強度により、偏向量を
調整することができる。また、この電磁界は、試料に印
加した負の電圧に連動させて可変させることができる。
ＥｘＢ偏向器１８により偏向された二次電子５１は、所
定の条件で反射板１７に衝突する。この反射板１７は、
試料に照射する電子線（以下一次電子線と呼ぶ）の偏向
器のシールドパイプと一体で円錐形状をしている。この
反射板１７に加速された二次電子５１が衝突すると、反
射板１７からは数Ｖ〜５０ｅＶのエネルギーを持つ第二
の二次電子５２が発生する。The secondary electrons 51 generated by irradiating the primary electron beam 19 on the substrate 9 to be inspected
Is accelerated by the negative voltage applied to Inspection substrate 9
Above the ExB deflector 18 is arranged, whereby the accelerated secondary electrons 51 are deflected in a predetermined direction. ExB
The amount of deflection can be adjusted by the voltage applied to the deflector 18 and the strength of the magnetic field. Further, this electromagnetic field can be changed in conjunction with a negative voltage applied to the sample.
The secondary electrons 51 deflected by the ExB deflector 18 collide with the reflector 17 under predetermined conditions. This reflection plate 17
It has a conical shape integrally with a shield pipe of a deflector for an electron beam (hereinafter, referred to as a primary electron beam) for irradiating a sample. When the accelerated secondary electrons 51 collide with the reflector 17, a second secondary electron 52 having an energy of several V to 50 eV is generated from the reflector 17.

【００３３】二次電子検出部７は、真空排気された検査
室２内には二次電子検出器２０が、検査室２の外にはプ
リアンプ２１，ＡＤ変換器２２，光変換手段２３，光伝
送手段２４，電気変換手段２５，高圧電源２６，プリア
ンプ駆動電源２７，ＡＤ変換器駆動電源２８，逆バイア
ス電源２９から構成されている。既に記述したように、
二次電子検出部７のうち、二次電子検出器２０が検査室
２内の対物レンズ１６の上方に配置されている。二次電
子検出器２０，プリアンプ２１，ＡＤ変換器２２，光変
換手段２３，プリアンプ駆動電源２７，ＡＤ変換器駆動
電源２８は、高圧電源２６により正の電位にフローティ
ングしている。上記反射板１７に衝突して発生した第二
の二次電子５２は、この吸引電界により二次電子検出器
２０へ導かれる。二次電子検出器２０は、一次電子線１
９が被検査基板９に照射されている間に発生した二次電
子５１がその後加速されて反射板１７に衝突して発生し
た第二の二次電子５２を、一次電子線１９の走査のタイ
ミングと連動して検出するように構成されている。二次
電子検出器２０の出力信号は、検査室２の外に設置され
たプリアンプ２１で増幅され、ＡＤ変換器２２によりデ
ジタルデータとなる。ＡＤ変換器２２は、二次電子検出
器２０が検出したアナログ信号をプリアンプ２１によっ
て増幅された後に直ちにデジタル信号に変換して、画像
処理部５に伝送するように構成されている。検出したア
ナログ信号を検出直後にデジタル化してから伝送するの
で、従来よりも高速で且つＳＮ比の高い信号を得ること
ができる。The secondary electron detector 7 includes a secondary electron detector 20 inside the evacuated inspection room 2, and a preamplifier 21, an AD converter 22, a light conversion unit 23, It comprises a transmission means 24, an electric conversion means 25, a high voltage power supply 26, a preamplifier drive power supply 27, an AD converter drive power supply 28, and a reverse bias power supply 29. As already mentioned,
The secondary electron detector 20 of the secondary electron detector 7 is disposed above the objective lens 16 in the inspection room 2. The secondary electron detector 20, the preamplifier 21, the AD converter 22, the light converting means 23, the preamplifier drive power supply 27, and the AD converter drive power supply 28 are floated to a positive potential by the high voltage power supply 26. The second secondary electrons 52 generated by colliding with the reflection plate 17 are guided to the secondary electron detector 20 by the attraction electric field. The secondary electron detector 20 is a primary electron beam 1
The secondary electrons 51 generated while the substrate 9 is being irradiated with the target 9 are then accelerated and collide with the reflecting plate 17, and the second secondary electrons 52 generated are scanned by the primary electron beam 19 at the timing of scanning. It is configured to detect in conjunction with. An output signal of the secondary electron detector 20 is amplified by a preamplifier 21 installed outside the inspection room 2 and converted into digital data by an AD converter 22. The AD converter 22 is configured to convert an analog signal detected by the secondary electron detector 20 into a digital signal immediately after being amplified by the preamplifier 21 and transmit the digital signal to the image processing unit 5. Since the detected analog signal is digitized immediately after detection and then transmitted, a signal having a higher SN ratio and a higher SN ratio than before can be obtained.

【００３４】Ｘステージ３１、Ｙステージ３２上には被
検査基板９が搭載されており、検査実行時にはＸステー
ジ３１、Ｙステージ３２を静止させて一次電子線１９を
二次元に走査する方法と、検査実行時にＸステージ３
１、Ｙステージ３２をＹ方向に連続して一定速度で移動
されるようにして一次電子線１９をＸ方向に直線に走査
する方法のいずれかを選択できる。ある特定の比較的小
さい領域を検査する場合には前者のステージを静止させ
て検査する方法、比較的広い領域を検査するときは、ス
テージを連続的に一定速度で移動して検査する方法が有
効である。なお、一次電子線１９をブランキングする必
要がある時には、ブランキング偏向器１３により一次電
子線１９が偏向されて、電子線が絞り１４を通過しない
ように制御できる。[0034] The above X stage 31, Y stage 32 is mounted is inspected substrate 9, X stays during inspection execution
Di 31, Y and a method for the primary electron beam 19 by the stage 32 is stationary to scan a two-dimensional, X stage 3 during inspection execution
1. A method of scanning the primary electron beam 19 linearly in the X direction by moving the Y stage 32 continuously at a constant speed in the Y direction can be selected. When inspecting a specific relatively small area, it is effective to make the former stage stationary while inspecting it, and when inspecting a relatively large area, it is effective to continuously move the stage at a constant speed and inspect it It is. When the primary electron beam 19 needs to be blanked, the primary electron beam 19 is deflected by the blanking deflector 13 so that the electron beam can be controlled so as not to pass through the aperture 14.

【００３５】位置モニタ測長器３４として、本実施例で
はレーザ干渉による測長計を用いた。Ｘステージ３１お
よびＹステージ３２の位置が実時間でモニタでき、制御
部６に転送されるようになっている。また、Ｘステージ
３１，Ｙステージ３２、そして回転ステージ３３のモー
タの回転数等のデータも同様に各々のドライバから制御
部６に転送されるように構成されており、制御部６はこ
れらのデータに基づいて一次電子線１９が照射されてい
る領域や位置が正確に把握できるようになっており、必
要に応じて実時間で一次電子線１９の照射位置の位置ず
れを補正制御回路４３より補正するようになっている。
また、被検査基板毎に、電子線を照射した領域を記憶で
きるようになっている。In this embodiment, a length measuring device based on laser interference is used as the position monitor measuring device 34. The positions of the X stage 31 and the Y stage 32 can be monitored in real time and transferred to the control unit 6. Similarly, data such as the number of rotations of the motors of the X stage 31, the Y stage 32, and the rotation stage 33 are also transmitted from the respective drivers to the control unit 6, and the control unit 6 The region and position of the primary electron beam 19 being irradiated can be accurately grasped on the basis of the data, and the positional deviation of the irradiation position of the primary electron beam 19 is corrected by the correction control circuit 43 in real time as necessary. It is supposed to.
In addition, an area irradiated with an electron beam can be stored for each substrate to be inspected.

【００３６】被検査基板高さ測定器３５は、電子ビーム
以外の測定方式である光学式測定器、例えばレーザ干渉
測定器や反射光の位置で変化を測定する反射光式測定器
が使用されており、Ｘステージ３１、Ｙステージ３２上
に搭載された被検査基板９の高さを実時間で測定するよ
うに構成されている。本実施例では、スリットを通過し
た細長い白色光を透明な窓越しに該被検査基板９に照射
し、反射光の位置を位置検出モニタにて検出し、位置の
変動から高さの変化量を算出する方式を用いた。この被
検査基板高さ測定器３５の測定データに基づいて、一次
電子線１９を細く絞るための対物レンズ１６の焦点距離
がダイナミックに補正され、常に非検査領域に焦点が合
った一次電子線１９を照射できるようになっている。ま
た、被検査基板９の反りや高さ歪みを電子線照射前に予
め測定しており、そのデータをもとに対物レンズ１６の
検査領域毎の補正条件を設定するように構成することも
可能である。As the substrate height measuring device 35 to be inspected, an optical measuring device other than the electron beam measuring method, for example, a laser interferometer or a reflected light measuring device for measuring a change in the position of reflected light is used. The height of the substrate 9 to be inspected mounted on the X stage 31 and the Y stage 32 is measured in real time. In this embodiment, an elongated white light passing through the slit is irradiated onto the substrate 9 to be inspected through a transparent window, and the position of the reflected light is detected by a position detection monitor. The calculation method was used. The focal length of the objective lens 16 for narrowing down the primary electron beam 19 is dynamically corrected based on the measurement data of the substrate height measuring device 35 to be inspected, so that the primary electron beam 19 always focused on the non-inspection area. Can be irradiated. Further, it is also possible to configure such that the warpage and the height distortion of the substrate 9 to be inspected are measured in advance before the electron beam irradiation, and the correction conditions for each inspection area of the objective lens 16 are set based on the data. It is.

【００３７】画像処理部５は第一画像記憶部４６と第二
画像記憶部４７，演算部４８，欠陥判定部４９，モニタ
５０により構成されている。上記二次電子検出器２０で
検出された被検査基板９の画像信号は、プリアンプ２１
で増幅され、ＡＤ変換器２２でデジタル化された後に光
変換手段２３で光信号に変換され、光伝送手段２４によ
って伝送され、電気変換手段２５にて再び電気信号に変
換された後に第一画像記憶部４６あるいは第二画像記憶
部４７に記憶される。演算部４８は、この記憶された画
像信号をもう一方の記憶部の画像信号との位置合わせ，
信号レベルの規格化，ノイズ信号を除去するための各種
画像処理を施し、双方の画像信号を比較演算する。欠陥
判定部４９は、演算部４８にて比較演算された差画像信
号の絶対値を所定のしきい値と比較し、所定のしきい値
よりも差画像信号レベルが大きい場合にその画素を欠陥
候補と判定し、モニタ５０にその位置や欠陥数等を表示
する。The image processing section 5 comprises a first image storage section 46, a second image storage section 47, an operation section 48, a defect determination section 49, and a monitor 50. An image signal of the substrate 9 to be inspected detected by the secondary electron detector 20 is transmitted to a preamplifier 21.
After being amplified by the A / D converter 22 and digitized by the A / D converter 22, it is converted to an optical signal by the optical conversion means 23, transmitted by the optical transmission means 24, and converted again into an electric signal by the electric conversion means 25, and then converted into a first image. It is stored in the storage unit 46 or the second image storage unit 47. The operation unit 48 aligns the stored image signal with the image signal of the other storage unit,
Various image processing for signal level normalization and noise signal removal is performed, and both image signals are compared and calculated. The defect judging unit 49 compares the absolute value of the difference image signal calculated by the operation unit 48 with a predetermined threshold value. If the difference image signal level is larger than the predetermined threshold value, the pixel is determined to be defective. The position is determined as a candidate, and the number of defects and the like are displayed on the monitor 50.

【００３８】これまで回路パターン検査装置１の全体の
構成について説明してきたが、このうちの二次電子５１
の検出手段について、その構成と作用をさらに詳細に説
明する。一次電子線１９は、固体に入射すると内部に進
入しながらそれぞれの深さにおいて殻内電子を励起して
エネルギーを失っていく。また、それとともに一次電子
線が後方に散乱された反射電子が、やはり固体内で電子
を励起させながら表面へ向かって進む現象が生ずる。こ
れら複数の過程を経て、殻内電子は固体表面から表面障
壁を超えて二次電子となって数Ｖ〜５０ｅＶのエネルギ
ーを持って真空中へ出る。一次電子線と固体表面のなす
角度が浅いほど、一次電子線の進入距離とその位置から
固体表面までの距離との比が小さくなり、二次電子が表
面から放出されやすくなる。したがって、二次電子の発
生は一次電子線と固体表面の角度に依存しており、二次
電子発生量が試料表面の凹凸や材料を示す情報となる。The overall configuration of the circuit pattern inspection apparatus 1 has been described above.
The configuration and operation of the detecting means will be described in more detail. When the primary electron beam 19 enters the solid, it enters the inside and excites electrons in the shell at each depth to lose energy. Also, there occurs a phenomenon in which the reflected electrons, in which the primary electron beam is scattered backward, travel toward the surface while also exciting the electrons in the solid. Through these processes, the electrons in the shell pass from the surface of the solid to the surface barrier, become secondary electrons, and enter the vacuum with energy of several V to 50 eV. As the angle between the primary electron beam and the solid surface becomes smaller, the ratio of the entrance distance of the primary electron beam to the distance from that position to the solid surface becomes smaller, and secondary electrons are more likely to be emitted from the surface. Therefore, the generation of secondary electrons depends on the angle between the primary electron beam and the solid surface, and the amount of secondary electrons generated is information indicating unevenness and material of the sample surface.

【００３９】図２は二次電子５１の検出するための電子
光学系３，二次電子検出部７の主要構成図を示す。一次
電子線１９は被検査基板９へ照射され、被検査基板９表
面にて二次電子５１を発生させる。この二次電子５１
は、被検査基板９に印加された負の高電圧により加速さ
れる。二次電子５１は、加速されるとともに対物レンズ
１６，ＥｘＢ偏向器１８により収束，偏向され反射板１
７に衝突する。この反射板１７は、検出器への印加電圧
等が一次電子線に影響を及ぼすのを防止するためのシー
ルドパイプと一体でテーパーをもった円錐状をしてい
る。平均で照射電子数の約５倍の二次電子を放出させる
ような構成として二次電子増倍効果を持たせた。上記の
加速された二次電子５１が衝突することにより、反射板
１７からは数Ｖ〜５０ｅＶのエネルギーを持つ第二の二
次電子５２が発生する。この第二の二次電子５２は、二
次電子検出器２０と二次電子検出器２０に取り付けた吸
引電極５３により生成される吸引電界により二次電子検
出器２０前面へ吸引される。FIG. 2 shows a main configuration diagram of the electron optical system 3 for detecting the secondary electrons 51 and the secondary electron detector 7. The primary electron beam 19 is irradiated on the substrate 9 to be inspected, and generates secondary electrons 51 on the surface of the substrate 9 to be inspected. This secondary electron 51
Is accelerated by the negative high voltage applied to the substrate 9 to be inspected. The secondary electrons 51 are accelerated and converged and deflected by the objective lens 16 and the ExB deflector 18 to be reflected by the reflector 1.
Collision 7 The reflector 17 has a conical shape having a tapered with shield pipe integral to the applied voltage or the like to the detector to prevent the to affect the primary electron beam. The secondary electron multiplying effect was provided as a configuration that emitted about five times as many secondary electrons as the number of irradiated electrons on average. The collision of the accelerated secondary electrons 51 generates second secondary electrons 52 having an energy of several V to 50 eV from the reflection plate 17. The second secondary electrons 52 are attracted to the front surface of the secondary electron detector 20 by an attraction electric field generated by the secondary electron detector 20 and the attraction electrode 53 attached to the secondary electron detector 20.

【００４０】ＥｘＢ偏向器１８の電磁界は、被検査基板
９に印加する負の高電圧に連動して可変設定することが
できる。以上の構成により、被検査基板９表面で発生し
た二次電子５１がＥｘＢ偏向器１８を通過する際に９５
％以上が通過できるようにし、反射板１７にてこの９５
％の二次電子５１が約５倍の量に増倍されて第二の二次
電子５２が発生することができる。The electromagnetic field of the ExB deflector 18 can be variably set in conjunction with a high negative voltage applied to the substrate 9 to be inspected. With the above configuration, when the secondary electrons 51 generated on the surface of the inspection target substrate 9 pass through the ExB deflector 18,
% Or more, and the reflection plate 17
% Of secondary electrons 51 can be multiplied by about five times to generate second secondary electrons 52.

【００４１】二次電子検出器２０として、本実施例では
ＰＩＮ型半導体検出器を用いた。In this embodiment, a PIN type semiconductor detector is used as the secondary electron detector 20.

【００４２】ＰＩＮ型半導体検出器は通常のＰＮ型半導
体検出器よりも応答性が速く、逆バイアス電圧電源によ
り逆バイアス電圧を印加することによりサンプリング周
波数が〜１００ＭＨｚの高周波の二次電子信号を検出す
ることができる。この二次電子検出器２０および検出回
路であるプリアンプ２１，ＡＤ変換器２２，光変換手段
２３を正の電圧にフローティングしている。上記反射板
１７で生じた第二の二次電子５２は、吸引電界により二
次電子検出器２０に吸引され、高エネルギー状態で二次
電子検出器２０に入射して表面層で一定のエネルギーを
消失した後に電子正孔対を生成し、電流となって電気信
号に変換される。本実施例で用いた二次電子検出器２０
は、信号検出感度も非常に高く、表面層でのエネルギー
損失を考慮すると、吸引電界により加速されて入射した
第二の二次電子５２は約１０００倍に増幅された電気信
号になる。この電気信号はプリアンプ２１によりさらに
増幅され、この増幅された信号（アナログ信号）はＡＤ
変換器２２によりデジタル信号に変換される。そして、
ＡＤ変換器２２の出力を各ビット毎に光変換手段２３，
光伝送手段２４，電気変換手段２５をそれぞれ設け、パ
ラレルで伝送した。この構成によれば、個々の伝送手段
はＡＤ変換器２２のクロック周波数と同じ伝送速度があ
れば良い。さて、光変換手段２３により光デジタル信号
に変換された信号は、光伝送手段２４により電気変換手
段２５へ伝送され、ここで光デジタル信号から再び電気
信号に変換され、画像処理部５へ送られる。このように
光信号に変換してから伝送するのは、二次電子検出器２
０から光変換手段２３までの構成要素が高電圧電源２６
により正の高電位にフローティングされているからであ
り、本実施例の構成により、高電位レベルの信号をアー
スレベルの信号に変換できる。また、本実施例では、光
変換手段２３として電気信号を光信号に変換する発光素
子を、光伝送手段２４として光信号を伝送する光ファイ
バケーブルを、電気変換手段２５として光信号を電気信
号に変換する受光素子を用いた。光ファイバケーブルは
高絶縁材料で形成されているため、高電位レベルの信号
をアース電位レベルの信号に容易に変換できる。さら
に、デジタル信号を光伝送しているため、光伝送時にお
ける信号の劣化が全くない。その結果、従来の技術であ
るアナログ信号を光伝送する構成と比べてノイズの影響
の少ない画像を得ることができる。The PIN type semiconductor detector has a faster response than a normal PN type semiconductor detector, and detects a high frequency secondary electron signal having a sampling frequency of up to 100 MHz by applying a reverse bias voltage from a reverse bias voltage power supply. can do. The secondary electron detector 20, the preamplifier 21, the AD converter 22, and the light converting means 23, which are detection circuits, are floated to a positive voltage. The second secondary electrons 52 generated by the reflection plate 17 are attracted to the secondary electron detector 20 by the attraction electric field, enter the secondary electron detector 20 in a high energy state, and provide a constant energy at the surface layer. After the disappearance, an electron-hole pair is generated, converted to an electric signal as an electric current. Secondary electron detector 20 used in this embodiment
Has a very high signal detection sensitivity, and considering the energy loss in the surface layer, the second secondary electrons 52 that have been accelerated by the attraction electric field and entered become an electric signal amplified about 1000 times. This electric signal is further amplified by the preamplifier 21 and the amplified signal (analog signal) is
The signal is converted into a digital signal by the converter 22. And
The output of the AD converter 22 is converted into light conversion means 23 for each bit.
Light transmission means 24 and electric conversion means 25 were provided, respectively, and transmission was performed in parallel. According to this configuration, each transmission means only needs to have the same transmission speed as the clock frequency of the AD converter 22. Now, the signal converted into the optical digital signal by the optical conversion unit 23 is transmitted to the electric conversion unit 25 by the optical transmission unit 24, where it is converted from the optical digital signal into an electric signal again and sent to the image processing unit 5. . The transmission after the conversion into the optical signal is performed by the secondary electron detector 2.
The components from 0 to the light conversion means 23 are high-voltage power supplies 26.
Thus, the signal of the high potential level can be converted into a signal of the ground level by the configuration of the present embodiment. Further, in this embodiment, a light emitting element for converting an electric signal to an optical signal is used as the light converting means 23, an optical fiber cable for transmitting an optical signal is used as the light transmitting means 24, and the optical signal is converted to an electric signal as the electric converting means 25. A light receiving element for conversion was used. Since the optical fiber cable is formed of a highly insulating material, a signal at a high potential level can be easily converted to a signal at a ground potential level. Furthermore, since the digital signal is optically transmitted, there is no signal degradation at the time of optical transmission. As a result, it is possible to obtain an image less affected by noise as compared with the conventional technique of optically transmitting an analog signal.

【００４３】なお、上記の実施例では、二次電子検出器
２０は逆バイアス電源２９により逆バイアス電圧を印加
されていたが、逆バイアス電圧を印加しない構成にして
も良い。また、本実施例では二次電子検出器２０にＰＩ
Ｎ型半導体検出器を用いたが、他のタイプの半導体検出
器、例えばショットキー型半導体検出器やアバランシェ
型半導体検出器等を用いても良い。また、応答性，感度
等の条件を満たせば、ＭＣＰ（マイクロチャネルプレー
ト）を検出器として用いることも可能である。In the above embodiment, the secondary electron detector 20 is applied with the reverse bias voltage by the reverse bias power supply 29. However, the secondary electron detector 20 may be configured not to apply the reverse bias voltage. In this embodiment, the secondary electron detector 20 is provided with PI
Although an N-type semiconductor detector is used, another type of semiconductor detector, for example, a Schottky semiconductor detector or an avalanche semiconductor detector may be used. If conditions such as responsiveness and sensitivity are satisfied, an MCP (micro channel plate) can be used as a detector.

【００４４】次に、前記回路パターン検査装置１により
被検査基板９として製造過程のパターン加工が施された
半導体ウエハを検査した場合の作用について説明する。
まず、図１には記載されていないが、被検査基板９の搬
送手段により半導体ウエハは試料交換室へロードされ
る。そこでこの被検査基板９は試料ホルダに搭載され、
保持固定された後に真空排気され、試料交換室がある程
度の真空度に達したら検査のための検査室２に移載され
る。検査室２では、試料台３０，Ｘステージ３１、Ｙス
テージ３２，回転ステージ３３の上に試料ホルダごと載
せられ、保持固定される。セットされた被検査基板９
は、予め登録された所定の検査条件に基づきＸステージ
３１、Ｙステージ３２のＸおよびＹ方向の移動により光
学顕微鏡部４の下の所定の第一の座標に配置され、モニ
タ５０により被検査基板９上に形成された回路パターン
の光学顕微鏡画像が観察され、位置回転補正用に予め記
憶された同じ位置の同等の回路パターン画像と比較さ
れ、第一の座標の位置補正値が算出される。次に第一の
座標から一定距離離れ第一の座標と同等の回路パターン
が存在する第二の座標に移動し、同様に光学顕微鏡画像
が観察され、位置回転補正用に記憶された回路パターン
画像と比較され、第二の座標の位置補正値および第一の
座標に対する回転ずれ量が算出される。この算出された
回転ずれ量分、回転ステージ３３は回転し、その回転量
を補正する。なお、本実施例では回転ステージ３３の回
転により回転ずれ量を補正しているが、回転ステージ３
３無しで、算出された回転ずれの量に基づき電子線の走
査偏向量を補正する方法でも補正できる。この光学顕微
鏡画像観察においては、光学顕微鏡画像のみならず電子
線画像でも観察可能な回路パターンが選定される。ま
た、今後の位置補正のために、第一の座標，光学顕微鏡
画像観察による第一の回路パターンの位置ずれ量，第二
の座標，光学顕微鏡画像観察による第二の回路パターン
の位置ずれ量が記憶され、制御部６に転送される。Next, the operation when the circuit pattern inspection apparatus 1 inspects a semiconductor wafer on which pattern processing in the manufacturing process has been performed as the substrate 9 to be inspected will be described.
First, although not shown in FIG. 1, the semiconductor wafer is loaded into the sample exchange chamber by the transport means of the substrate 9 to be inspected. Therefore, the substrate 9 to be inspected is mounted on a sample holder,
After being held and fixed, the vacuum chamber is evacuated, and when the sample exchange chamber reaches a certain degree of vacuum, it is transferred to the inspection room 2 for inspection. In the inspection room 2, the sample stage 30, the X stage 31, the Y stage
The sample holder is mounted on the stage 32 and the rotary stage 33 together with the sample holder, and held and fixed. Inspection substrate 9 set
X stage based on predetermined inspection conditions registered in advance
31, the Y stage 32 is moved in the X and Y directions to be arranged at predetermined first coordinates below the optical microscope unit 4, and an optical microscope image of a circuit pattern formed on the substrate 9 to be inspected is observed by the monitor 50. Then, it is compared with an equivalent circuit pattern image at the same position stored in advance for position rotation correction, and a position correction value of the first coordinate is calculated. Next, a certain distance from the first coordinates moves to the second coordinates where a circuit pattern equivalent to the first coordinates exists, an optical microscope image is similarly observed, and the circuit pattern image stored for position rotation correction Are compared with each other to calculate a position correction value of the second coordinate and a rotation shift amount with respect to the first coordinate. The rotation stage 33 rotates by the calculated rotation deviation amount, and corrects the rotation amount. In the present embodiment, the rotational displacement is corrected by the rotation of the rotary stage 33.
Without using 3, the correction can also be performed by a method of correcting the scanning deflection amount of the electron beam based on the calculated rotation deviation amount. In this optical microscope image observation, a circuit pattern that can be observed not only with an optical microscope image but also with an electron beam image is selected. For future position correction, the first coordinate, the displacement of the first circuit pattern based on the observation of the optical microscope image, the second coordinate, the displacement of the second circuit pattern based on the observation of the optical microscope image are calculated as follows. It is stored and transferred to the control unit 6.

【００４５】さらに、光学顕微鏡による画像が用いられ
て、被検査基板９上に形成された回路パターンが観察さ
れ、被検査基板９上の回路パターンのチップの位置やチ
ップ間の距離、あるいはメモリセルのような繰り返しパ
ターンの繰り返しピッチ等が予め測定され、制御部６に
測定値が入力される。また、被検査基板９上における被
検査チップおよびチップ内の被検査領域が光学顕微鏡の
画像から設定され、上記と同様に制御部６に入力され
る。光学顕微鏡の画像は、比較的低い倍率によって観察
が可能であり、また、被検査基板９の表面が例えばシリ
コン酸化膜等により覆われている場合には下地まで透過
して観察可能であるので、チップの配列やチップ内の回
路パターンのレイアイトを簡便に観察することができ、
検査領域の設定を容易にできるためである。Further, the circuit pattern formed on the substrate 9 to be inspected is observed by using an image obtained by an optical microscope, and the position of the chip of the circuit pattern on the substrate 9 to be inspected, the distance between the chips, or the memory cell The repetition pitch or the like of the repetition pattern is measured in advance, and the measured value is input to the control unit 6. In addition, the chip to be inspected on the substrate to be inspected 9 and the region to be inspected in the chip are set from the image of the optical microscope, and input to the control unit 6 in the same manner as described above. The image of the optical microscope can be observed at a relatively low magnification, and when the surface of the substrate 9 to be inspected is covered with, for example, a silicon oxide film, the image can be transmitted down to the base and observed. You can easily observe the layout of the chip and the layout of the circuit pattern in the chip,
This is because the inspection area can be easily set.

【００４６】以上のようにして光学顕微鏡部４による所
定の補正作業や検査領域設定等の準備作業が完了する
と、Ｘステージ３１およびＹステージ３２の移動によ
り、被検査基板９が電子光学系３の下に移動される。被
検査基板９が電子光学系３の下に配置されると、上記光
学顕微鏡部４により実施された補正作業や検査領域の設
定と同様の作業を電子線画像により実施する。この際の
電子線画像の取得は、次の方法でなされる。上記光学顕
微鏡画像による位置合せにおいて記憶され補正された座
標値に基づき、光学顕微鏡部４で観察されたものと同じ
回路パターンに、一次電子線１９が走査信号発生器４４
によりＸＹ方向に二次元に走査されて照射される。この
電子線の二次元走査により、被観察部位から発生する二
次電子５１が上記の二次電子検出のための各部の構成お
よび作用によって検出されることにより、電子線画像が
取得される。既に光学顕微鏡画像により簡便な検査位置
確認や位置合せ、および位置調整が実施され、且つ回転
補正も予め実施されているため、光学画像に比べ分解能
が高く高倍率で高精度に位置合せや位置補正，回転補正
を実施することができる。なお、一次電子線１９を被検
査試料９に照射すると、その箇所が帯電する。検査の際
にその帯電の影響を避けるために、上記位置回転補正あ
るいは検査領域設定等の検査前準備作業において一次電
子線１９を照射する回路パターンは予め被検査領域外に
存在する回路パターンを選択するか、あるいは被検査チ
ップ以外のチップにおける同等の回路パターンを制御部
６から自動的に選択できるようにしておく。これによ
り、検査時に上記検査前準備作業により一次電子線１９
を照射した影響が検査画像に及ぶことはない。When the preparatory work such as the predetermined correction work and the setting of the inspection area by the optical microscope section 4 is completed as described above, the board 9 to be inspected is moved Moved down. When the substrate 9 to be inspected is placed below the electron optical system 3, the same operation as the correction operation and the setting of the inspection area performed by the optical microscope unit 4 is performed by the electron beam image. The acquisition of the electron beam image at this time is performed by the following method. Based on the coordinate values stored and corrected in the alignment by the optical microscope image, the primary electron beam 19 is scanned by the scanning signal generator 44 in the same circuit pattern as observed by the optical microscope unit 4.
Scans two-dimensionally in the X and Y directions for irradiation. By the two-dimensional scanning of the electron beam, the secondary electrons 51 generated from the observed region are detected by the configuration and operation of each unit for the secondary electron detection, and an electron beam image is obtained. Easy inspection position confirmation, position adjustment, and position adjustment have already been performed using the optical microscope image, and rotation correction has also been performed in advance, so the position resolution and position correction are higher in resolution and higher in magnification than optical images with higher precision. , Rotation correction can be performed. When the primary electron beam 19 irradiates the sample 9 to be inspected, the portion is charged. In order to avoid the influence of the electrification at the time of inspection, the circuit pattern to be irradiated with the primary electron beam 19 in the pre-inspection preparation work such as the above-mentioned position rotation correction or the inspection area setting selects a circuit pattern existing outside the inspection area in advance. Or an equivalent circuit pattern on a chip other than the chip under test can be automatically selected from the control unit 6. This allows the primary electron beam 19 to be inspected at the time of inspection by the above pre-inspection preparation work.
Does not affect the inspection image.

【００４７】次に、検査が実施される。検査時に被検査
基板９に照射する一次電子線１９の条件は、以下の方法
にて求めた。まず、一般に電子線画像におけるＳＮ比
は、試料に照射する電子線の単位画素あたりの照射電子
数Ｓの平方根と相関がある。画像同士を比較検査する場
合には、電子線画像のＳＮ比は正常部と欠陥部の信号量
を検知できる値である必要があり、最低ＳＮ比は１０以
上が必要であり、好ましくは５０以上が必要である。前
述のように、電子線画像のＳＮ比は、試料に照射する電
子線の単位画素あたりの照射電子数Ｓの平方根と相関が
あるため、ＳＮ比１０を得るためには単一画素あたり少
なくとも１００個以上の電子が必要となり、ＳＮ比５０
を得るためには少なくとも２５００個以上の電子が照射
されなくてはならない。Next, an inspection is performed. The conditions of the primary electron beam 19 irradiating the substrate 9 to be inspected during the inspection were obtained by the following method. First, generally, the SN ratio in an electron beam image has a correlation with the square root of the number S of irradiated electrons per unit pixel of the electron beam irradiated on the sample. When comparing and inspecting images, the SN ratio of the electron beam image needs to be a value capable of detecting the signal amount of the normal portion and the defect portion, and the minimum SN ratio needs to be 10 or more, and preferably 50 or more. is necessary. As described above, the S / N ratio of the electron beam image is correlated with the square root of the number S of irradiated electrons per unit pixel of the electron beam irradiated on the sample. Or more electrons are required, and the SN ratio is 50
In order to obtain, at least 2500 or more electrons must be irradiated.

【００４８】また、この回路パターン検査方法を適用す
るねらいは、前述の通り光学式パターン検査方法では検
出が不可能な微小の欠陥を検知することであり、すなわ
ち微小な画素における画像間の差を認識する必要があっ
た。これを達成するために、本実施例では画素サイズを
０.１μｍ とした。従って、最低限必要とされる単一画
素あたりの電子数と上記画素サイズから、必要とされる
単位面積あたりの電子線照射量は０.１６μＣ／cm２に
なり、好ましくは４μＣ／cm２となる。この電子照射量
を通常のＳＥＭの電子線電流(数ｐＡから数百ｐＡ程度)
により得ようとすると、例えば２０ｐＡの電子線電流に
よって１cm２の領域に０.１６μＣ／cm２の電子を照射
するには８０００秒を要し、さらに４μＣ／cm２の電子
を照射するには２０万秒を要する。しかしながら、回路
パターンの検査、例えば半導体ウエハの検査において要
求される検査速度は６００ｓ／cm２以下、好ましくは３
００ｓ／cm２以下であり、これよりも検査時間が長くな
ると半導体製造においては検査の実用性がきわめて低く
なる。したがって、これらの条件を満たし、実用的な検
査時間で必要な電子線を試料に照射するためには、電子
線電流を最低でも２７０ｐＡ（１.６μＣ／cm２，６０
０ｓ／cm２）以上、好ましくは１３ｎＡ（４μＣ／c
m２，３００ｓ／cm２）以上に設定する必要がある。そ
こで、本実施例の回路パターンの検査方法では、１３ｎ
Ａ以上の大電流電子線を用いて一回の走査により電子線
画像を形成することにした。The purpose of applying this circuit pattern inspection method is to detect minute defects which cannot be detected by the optical pattern inspection method as described above, that is, to detect the difference between images in minute pixels. I needed to recognize. In order to achieve this, in this embodiment, the pixel size is set to 0.1 μm. Therefore, the number of electrons and the pixel size per single pixel is the minimum required, the electron beam irradiation amount per unit area required becomes 0.16μC / cm 2, preferably a 4μC / cm 2 Become. The amount of electron irradiation is determined by the electron beam current of a normal SEM (from several pA to several hundred pA)
Is to be obtained by, for example, it requires 8000 seconds to irradiation of electrons 0.16μC / cm 2 in the area of 1 cm 2 by an electron beam current of 20 pA, to further irradiation of electrons 4μC / cm 2 20 It takes 10,000 seconds. However, the inspection speed required for inspection of a circuit pattern, for example, inspection of a semiconductor wafer is 600 s / cm 2 or less, preferably 3
00s / cm 2 or less, the utility of inspection is very low in the semiconductor manufacturing the inspection time is longer than this. Therefore, in order to satisfy these conditions and irradiate the sample with a necessary electron beam in a practical inspection time, the electron beam current must be at least 270 pA (1.6 μC / cm 2 , 60 μm).
0 s / cm 2 ) or more, preferably 13 nA (4 μC / c
m 2 , 300 s / cm 2 ) or more. Therefore, in the circuit pattern inspection method of the present embodiment, 13n
An electron beam image is formed by one scan using a large current electron beam of A or more.

【００４９】そして、通常のＳＥＭに比べ約１００倍以
上の大電流（２７０ｎＡ以上、好ましくは１３ｎＡ以
上）の電子線を用いてただ一回の走査によって電子線画
像を形成することは、検査速度の点から必要とされるだ
けでなく、以下に述べる理由により、下地膜あるいは表
面パターンが絶縁材料により形成された回路パターンを
検査するのに必要である。Further, forming an electron beam image by a single scan using an electron beam having a large current (about 270 nA or more, preferably 13 nA or more), which is about 100 times or more as compared with a normal SEM, can reduce the inspection speed. Not only is it necessary from the point of view, but it is necessary for inspecting a circuit pattern in which a base film or a surface pattern is formed of an insulating material for the following reasons.

【００５０】絶縁材料を有する回路パターンの電子線画
像を通常のＳＥＭにより取得すると、帯電の影響により
実際の形状とは異なる電子線画像が得られたり、視野倍
率によりコントラストがまったく異なることが多い。こ
れは、微弱な電子線電流（数ｐＡから数百ｐＡ）を局所
的に繰り返し走査することにより、あるいは視野倍率を
変える際に焦点や非点補正のために画像形成に必要な電
子線量以上に電子線を局所的に走査することにより、電
子線照射量がある一ヶ所に集中して照射され、その部分
の帯電が不均等になるためである。その結果、絶縁材料
で形成されたパターンの電子線画像の品質は、視野によ
り全く異なってしまうので、このような画像は電子線画
像を比較する検査には適用できない。従って、絶縁材料
を有する回路パターンについても導電性の材料の回路パ
ターンと同様に検査できるようにするために、通常のＳ
ＥＭに比べ約１００倍以上の大電流電子線を用いて一回
の走査により電子線画像を形成することとした。すなわ
ち、本実施例では、単位面積あたり、および単位時間あ
たりの試料への電子線照射量が一定であって、比較検査
を行うのに足る画質を形成するために必要な電子線量に
より、しかも、半導体ウエハ等の検査方法の実用性に適
した走査速度により、電子線を一回走査することで電子
線画像を取得することとした。そして、上記のように通
常のＳＥＭに比べ約１００倍以上の大電流電子線を用い
て一回の走査により絶縁材料を有する回路パターンの電
子線画像を取得したところ、一視野内の電子線画像を構
成する各種回路パターンの構成材料や構造に依存して帯
電量や画像のコントラストがそれぞれ異なること、同種
の材料の同等のパターン同士では同様な画像コントラス
トが得られることを確認した。なお、大電流電子線によ
る走査は本実施例では一回のみとしているが、実質的に
前述の作用が実現される範囲で数回の場合もあり得る。When an electron beam image of a circuit pattern having an insulating material is acquired by a normal SEM, an electron beam image different from the actual shape is obtained due to the influence of charging, and the contrast is often completely different depending on the visual field magnification. This is because the weak electron beam current (several pA to several hundred pA) is repeatedly and locally scanned, or when the field magnification is changed, the electron dose exceeds the electron dose necessary for image formation for focus and astigmatism correction. This is because, by locally scanning the electron beam, the irradiation amount of the electron beam is intensively applied to a certain location, and the charging of that portion becomes uneven. As a result, the quality of an electron beam image of a pattern formed of an insulating material is completely different depending on the field of view, and such an image cannot be applied to an inspection for comparing electron beam images. Therefore, in order to inspect the circuit pattern having the insulating material similarly to the circuit pattern of the conductive material, the usual S
An electron beam image is formed by one scan using a large current electron beam which is about 100 times or more as large as EM. That is, in the present embodiment, the amount of electron beam irradiation to the sample per unit area and per unit time is constant, and the electron dose required to form an image quality sufficient for performing the comparative inspection, and An electron beam image is acquired by scanning the electron beam once at a scanning speed suitable for the practicality of the inspection method of a semiconductor wafer or the like. Then, as described above, an electron beam image of a circuit pattern having an insulating material was obtained by one scan using a high current electron beam that is about 100 times or more that of a normal SEM. It has been confirmed that the amount of charge and the contrast of the image are different depending on the constituent materials and structures of the various circuit patterns constituting, and that the same image contrast can be obtained between the same patterns of the same kind of material. Although the scanning by a large current electron beam is set to only once in this embodiment, it may also be a few times to the extent that the action of substantially described above are realized.

【００５１】次に、電子線画像のコントラストに影響す
る照射条件について述べる。電子線画像のコントラスト
は、試料に照射した電子線により発生し検出される二次
電子の量により形成され、例えば材料等の相違により二
次電子の発生量が異なることにより明るさの差となる。
図３（ａ）と図３（ｂ）は、電子線照射条件のコントラ
ストへの影響を示すグラフであり、図３（ａ）は照射条
件が適切な場合を示し図３（ｂ）は照射条件が不適切な
場合を示している。また、縦軸は画像の明るさと相関が
大である帯電の程度、横軸には電子線の照射時間であ
る。実線Ａは、試料にホトレジストを用いた場合、点線
Ｂは試料に配線材料を用いた場合である。Next, irradiation conditions that affect the contrast of an electron beam image will be described. The contrast of the electron beam image is formed by the amount of secondary electrons generated and detected by the electron beam irradiated on the sample. For example, the difference in the amount of secondary electrons generated due to a difference in material or the like results in a difference in brightness. .
3A and 3B are graphs showing the effect of electron beam irradiation conditions on the contrast. FIG. 3A shows the case where the irradiation conditions are appropriate, and FIG. 3B shows the irradiation conditions. Indicates an inappropriate case. The vertical axis indicates the degree of charging, which has a large correlation with the brightness of the image, and the horizontal axis indicates the irradiation time of the electron beam. The solid line A indicates the case where photoresist was used for the sample, and the dotted line B indicates the case where wiring material was used for the sample.

【００５２】図３（ａ）より、照射時間が少ない時間領
域Ｃでは各材料の明るさ変動が少なく、照射時間が比較
的多くなってくる時間領域Ｄだと照射時間による明るさ
の変化が大きくなり、最終的に照射時間が多い時間領域
Ｅでは再び照射時間による明るさ変動が少なくなる。ま
た、図３（ｂ）より、照射条件が適切でない場合には、
照射時間が少ない時間領域Ｃにおいても、照射時間に対
する明るさ変動が大きく、安定した画像を得るのが困難
である。従って、高速に且つ安定した電子線画像を取得
するためには図３（ａ）の照射条件にて画像を取得する
ことが重要である。As shown in FIG. 3A, in the time region C where the irradiation time is short, the change in brightness of each material is small, and in the time region D where the irradiation time is relatively long, the change in brightness due to the irradiation time is large. Finally, in the time region E where the irradiation time is long, the brightness variation due to the irradiation time is reduced again. According to FIG. 3B, when the irradiation conditions are not appropriate,
Even in the time region C where the irradiation time is short, the fluctuation in brightness with respect to the irradiation time is large, and it is difficult to obtain a stable image. Therefore, it is important to acquire an image under the irradiation conditions of FIG. 3A in order to acquire a stable and fast electron beam image.

【００５３】上記電子線の試料への照射条件としては、
単位面積あたりの電子線の照射量，電子線電流値，電子
線の走査速度，試料に照射する電子線の照射エネルギー
が挙げられる。そのため、これらパラメータは回路パタ
ーンの形状や材料毎にその最適値を求める必要がある。
そのためには、試料に照射する電子線の照射エネルギー
を自由に調整制御する必要がある。そのため、前述のよ
うに本実施例では試料である被検査基板９にリターディ
ング電源３６により一次電子を減速するための負の電圧
を印加し、この電圧を調整することにより一次電子線１
９の照射エネルギーを適宜調整できるように構成してい
る。これにより、電子銃１０に印加する加速電圧を変化
させる場合には一次電子線１９の軸変化が発生し各種調
整が必要になるのに対し、本実施例ではそのような調整
を行わずに同様の効果を得ることができる。The conditions for irradiating the sample with the electron beam are as follows.
The irradiation amount of the electron beam per unit area, the electron beam current value, the scanning speed of the electron beam, and the irradiation energy of the electron beam for irradiating the sample are exemplified. Therefore, it is necessary to determine the optimum values of these parameters for each circuit pattern shape and material.
For this purpose, it is necessary to freely adjust and control the irradiation energy of the electron beam irradiating the sample. Therefore, as described above, in this embodiment, a negative voltage for decelerating the primary electrons is applied to the substrate 9 to be inspected as the sample by the retarding power supply 36, and the voltage is adjusted to thereby adjust the primary electron beam 1.
The irradiation energy of No. 9 can be appropriately adjusted. As a result, when the acceleration voltage applied to the electron gun 10 is changed, a change in the axis of the primary electron beam 19 occurs, and various adjustments are required. In the present embodiment, the adjustment is performed without such adjustment. The effect of can be obtained.

【００５４】次に、検査を行うための電子線画像を形成
する一次電子線１９の走査方法について述べる。通常の
ＳＥＭでは、ステージが静止した状態で電子線を二次元
に走査し、ある領域の画像を形成する。この方法による
と、広領域をくまなく検査する場合には、画像取得領域
毎に、静止して電子線を走査する時間の他に、移動時間
としてステージの加速・減速・位置整定を加算した時間
がかかる。そのため、検査時間全体では長時間を要して
しまう。そのため、本発明では、ステージを一方向に連
続的に定速で移動しながら、電子線をステージ移動方向
と直交または交叉する向きに高速に一方向に走査するこ
とにより、被検査領域の画像を取得する検査方法を用い
た。これにより、所定距離の一走査幅分の電子線取得時
間は、所定距離をステージが移動する時間のみとなる。Next, a method of scanning the primary electron beam 19 for forming an electron beam image for inspection will be described. In a normal SEM, an electron beam is two-dimensionally scanned while the stage is stationary, and an image of a certain area is formed. According to this method, when inspecting a wide area thoroughly, for each image acquisition area, in addition to the time for scanning the electron beam at rest, the time obtained by adding the acceleration / deceleration / position setting of the stage as the movement time. It takes. Therefore, a long time is required for the entire inspection time. Therefore, in the present invention, while moving the stage continuously in one direction at a constant speed, the electron beam is scanned in one direction at a high speed in a direction orthogonal to or intersecting with the stage movement direction, so that the image of the inspection area is formed. The acquired inspection method was used. Accordingly, the electron beam acquisition time for one scanning width of the predetermined distance is only the time for the stage to move the predetermined distance.

【００５５】図４（ａ）には、上記方法によりＹステー
ジ３２がＹ方向に連続して定速移動している際に一次電
子線１９が走査する方法の一例を示している。一次電子
線１９を走査信号発生器４４により走査する際に、実線
で示した一方向のみ電子線を試料である被検査基板９に
照射し、破線で示した電子線の振り戻しの間は被検査基
板９に一次電子線１９が照射されないようにブランキン
グすることにより、被検査基板９上に空間的，時間的に
均一に電子線を照射することができる。ブランキング
は、ブランキング偏向器１３により一次電子線１９を偏
向して、絞り１４を通過しないようにすることにより実
施される。FIG. 4A shows an example of a method in which the primary electron beam 19 scans while the Y stage 32 is continuously moving in the Y direction at a constant speed by the above method. When the primary electron beam 19 is scanned by the scanning signal generator 44, an electron beam is irradiated to the substrate to be inspected 9 which is a sample in only one direction indicated by a solid line, and the electron beam is irradiated during the return of the electron beam indicated by a broken line. By blanking the inspection substrate 9 so that the primary electron beam 19 is not irradiated, it is possible to uniformly and spatially and temporally irradiate the inspection substrate 9 with the electron beam. Blanking is performed by deflecting the primary electron beam 19 by the blanking deflector 13 so as not to pass through the aperture 14.

【００５６】図４（ｂ）には、別の走査方法の一例とし
て、一次電子線１９が等速度で往復走査する方法を示し
ている。一次電子線１９が一端から他端まで等速度で走
査されると、Ｘステージ３１、Ｙステージ３２が一ピッ
チ送られ、電子線が反対の向きに元の端まで等速度で走
査される。この方法の場合には、電子線の振り戻し時間
を省略することができる。FIG. 4B shows a method in which the primary electron beam 19 reciprocally scans at a constant speed as an example of another scanning method. When the primary electron beam 19 is scanned from one end to the other at a constant speed, the X stage 31 and the Y stage 32 are fed by one pitch, and the electron beam is scanned in the opposite direction to the original end at a constant speed. In the case of this method, the time for turning back the electron beam can be omitted.

【００５７】なお、電子線が照射されている領域または
位置は、Ｘステージ３１、Ｙステージ３２に設置された
位置モニタ測長器３４の測定データが時々刻々と制御部
６に転送されることにより、詳細に把握される。本実施
例ではレーザ干渉計を採用している。同様に、一次電子
線１９が照射されている領域あるいは位置の高さの変動
は、被検査基板高さ測定器３５の測定データが時々刻々
と制御部６に転送されることにより詳細に把握される。
これらのデータに基づき、電子線の照射位置や焦点位置
のずれを演算し、補正制御回路４３によりこれらの位置
ずれを自動的に補正する。従って、高精度で精密な電子
線の操作方法が確保される。The area or position where the electron beam is irradiated can be determined by transferring the measurement data of the position monitor length measuring device 34 installed on the X stage 31 and the Y stage 32 to the control unit 6 every moment. , Will be grasped in detail. In this embodiment, a laser interferometer is employed. Similarly, the fluctuation of the height of the region or position irradiated with the primary electron beam 19 is grasped in detail by transferring the measurement data of the substrate height measuring device 35 to the control unit 6 every moment. You.
Based on these data, the deviation of the irradiation position or the focal position of the electron beam is calculated, and the correction control circuit 43 automatically corrects these deviations. Therefore, a highly accurate and precise operation method of the electron beam is secured.

【００５８】以上の一次電子線１９の走査方法により、
試料である被検査基板９の全面あるいは予め設定した検
査領域に電子線が照射され、前述した原理により二次電
子５１が発生し、前述した方法により二次電子５１，５
２が検出される。前述の各部の構成およびその作用によ
り、良質の画像を得ることができる。例えば、前述の構
成および方法で反射板１７に照射することにより約２０
倍の二次電子増倍効果を得ることができるとともに、従
来の方法よりも一次電子線への収差の影響を抑制するこ
とができる。また、同様の構成でＥｘＢ偏向器にかける
電磁界を調節することにより、被検査基板９表面から発
生した反射電子を二次電子と同様に反射板１７に照射し
て得られた第二の二次電子５２を検出することも容易に
行える。また、ＥｘＢ偏向器１８の電界および磁界を、
試料に印加する負の高電圧に連動して調整制御すること
で、試料毎に異なる照射条件においても二次電子を効率
良く検出できる。また、二次電子検出器２０を用いて二
次電子を検出し、検出された画像信号を検出直後にデジ
タル化してから光伝送する方法により、各種変換・伝送
において発生するノイズの影響を小さくし、ＳＮ比の高
い画像信号データを得ることができる。検出した信号か
ら電子線画像を形成する過程においては、画像処理部５
が制御部６から指定された電子線照射位置の所望の画素
に、対応した時間毎の検出信号を、その信号レベルに応
じた明るさ階調値として第一の記憶部４６または第二画
像記憶部４７に逐次記憶させる。電子線照射位置と、検
出時間で対応づけられた二次電子量が対応されることに
より、試料回路パターンの電子線画像が二次元的に形成
される。このようにして、高精度でＳＮ比の高い良質な
電子線画像を取得できるようになった。According to the scanning method of the primary electron beam 19 described above,
The entire surface of the substrate 9 to be inspected, which is a sample, or an inspection area set in advance is irradiated with an electron beam, secondary electrons 51 are generated by the above-described principle, and the secondary electrons 51, 5 are formed by the above-described method.
2 is detected. A high-quality image can be obtained by the configuration and operation of each unit described above. For example, by irradiating the reflector 17 with the above-described configuration and method, about 20
A double electron multiplication effect can be obtained, and the influence of aberration on the primary electron beam can be suppressed as compared with the conventional method. In addition, by adjusting the electromagnetic field applied to the ExB deflector with the same configuration, the second electron beam obtained by irradiating the reflection plate 17 with the reflected electrons generated from the surface of the substrate 9 to be inspected in the same manner as the secondary electrons. The secondary electrons 52 can be easily detected. The electric and magnetic fields of the ExB deflector 18 are
By performing adjustment control in conjunction with the negative high voltage applied to the sample, secondary electrons can be efficiently detected even under different irradiation conditions for each sample. In addition, the method of detecting secondary electrons using the secondary electron detector 20, digitizing the detected image signal immediately after detection, and then transmitting the light, reduces the effect of noise generated in various conversions and transmissions. , Image signal data having a high SN ratio. In the process of forming an electron beam image from the detected signal, the image processing unit 5
A detection signal for each time corresponding to a desired pixel at the electron beam irradiation position designated by the control unit 6 is converted into a brightness gradation value corresponding to the signal level in the first storage unit 46 or the second image storage unit. The data is sequentially stored in the unit 47. By associating the electron beam irradiation position with the amount of secondary electrons associated with the detection time, an electron beam image of the sample circuit pattern is formed two-dimensionally. In this way, a high-quality electron beam image with high accuracy and high SN ratio can be obtained.

【００５９】画像処理部５へ画像信号が転送されると、
第一の領域の電子線画像が第一記憶部４６に記憶され
る。演算部４８は、この記憶された画像信号をもう一方
の記憶部の画像信号との位置合せ，信号レベルの規格
化，ノイズ信号を除去するための各種画像処理を施す。
続いて、第二の領域の電子線画像が第二画像記憶部４７
に記憶され、同様の演算処理を施されながら、第二の領
域の電子線画像と第一の電子線画像の同一の回路パター
ンおよび場所の画像信号を比較演算する。欠陥判定部４
９は、演算部４８にて比較演算された差画像信号の絶対
値を所定のしきい値と比較し、所定のしきい値よりも差
画像信号レベルが大きい場合にその画素を欠陥候補と判
定し、モニタ５０にその位置や欠陥数等を表示する。次
いで、第三に領域の電子線画像が第一記憶部４６に記憶
され、同様の演算を施されながら先に第二画像記憶部４
７に記憶された第二の領域の電子線画像と比較演算さ
れ、欠陥判定される。以降、この動作が繰り返されるこ
とにより、すべての検査領域について画像処理が実行さ
れていく。When the image signal is transferred to the image processing unit 5,
The electron beam image of the first area is stored in the first storage unit 46. The arithmetic unit 48 performs alignment of the stored image signal with the image signal of the other storage unit, normalization of the signal level, and various image processing for removing a noise signal.
Subsequently, the electron beam image of the second area is stored in the second image storage unit 47.
And the same arithmetic processing is performed, and the image signals of the same circuit pattern and location of the electron beam image in the second area and the first electron beam image are compared and calculated. Defect judgment unit 4
Reference numeral 9 compares the absolute value of the difference image signal calculated by the calculation unit 48 with a predetermined threshold value, and when the difference image signal level is higher than the predetermined threshold value, determines the pixel as a defect candidate. Then, the position, the number of defects, and the like are displayed on the monitor 50. Next, thirdly, the electron beam image of the area is stored in the first storage unit 46, and the same operation is performed before the second image storage unit 4
7 is compared with the electron beam image of the second area stored in 7 to determine a defect. Thereafter, by repeating this operation, image processing is performed on all inspection areas.

【００６０】前述の検査方法により、高精度で良質な電
子線画像を取得し比較検査することにより、微細な回路
パターン上に発生した微小な欠陥を、実用性に則した検
査時間で検出することができる。また、電子線を用いて
画像を取得することにより、光学式パターン検査方法で
は光が透過してしまい検査できなかったシリコン酸化膜
やレジスト膜で形成されたパターンやこれらの材料の異
物・欠陥が検査できるようになる。さらに、回路パター
ンを形成している材料が絶縁物の場合にも安定して検査
を実施することができる。By obtaining a high-precision and high-quality electron beam image by the above-described inspection method and performing comparative inspection, a minute defect generated on a fine circuit pattern can be detected in an inspection time according to practicality. Can be. In addition, by acquiring an image using an electron beam, light transmitted by the optical pattern inspection method cannot be inspected, and a pattern formed by a silicon oxide film or a resist film, and foreign materials and defects of these materials can be removed. Be able to inspect. Further, the inspection can be stably performed even when the material forming the circuit pattern is an insulator.

【００６１】次に、この回路パターン検査装置１および
方法を用いて半導体ウエハを検査した適用例について述
べる。図５は半導体装置の製造プロセスを示している。
図５に示すように、半導体装置は多数のパターン形成工
程を繰り返している。パターン形成工程は、大まかに、
成膜・感光レジスト塗布・感光・現像・エッチング・レ
ジスト除去・洗浄の各ステップにより構成されている。
この各ステップにおいて加工のための製造条件が最適化
されていないと基板上に形成する半導体装置の回路パタ
ーンが正常に形成されない。図６（ａ）および図６
（ｂ）に製造過程における半導体ウエハ上に形成された
回路パターンの概略を示す。図６（ａ）は正常に加工さ
れた回路パターン、図６（ｂ）は加工不良が発生したパ
ターンを示す。例えば図５の成膜過程で異常が発生する
とパーティクルが発生し、半導体ウエハ表面に付着し、
図６（ｂ）中の孤立欠陥等になる。また、感光時に感光
のための露光装置の焦点や露光時間等の条件が最適でな
いと、レジストの照射する光の量や強さが多すぎる箇所
や足りない箇所が発生し、図６（ｂ）中のショートや断
線，パターン細りとなる。感光時のマスク・レチクルに
欠陥があると、感光単位であるショット毎に同一箇所に
同様のパターン形状異常が発生する。またエッチング量
が最適化されていない場合およびエッチング途中に生成
された薄膜やパーティクルにより、ショートや突起，孤
立欠陥，開口不良等が発生する。洗浄時には、洗浄層の
汚れや剥離した膜や異物の再付着により微小なパーティ
クルが発生し、乾燥時の水切れ条件により表面に酸化膜
の厚さむらを発生し易い。Next, an application example of inspecting a semiconductor wafer using the circuit pattern inspection apparatus 1 and the method will be described. FIG. 5 shows a manufacturing process of the semiconductor device.
As shown in FIG. 5, the semiconductor device repeats many pattern forming steps. The pattern formation process is roughly
It is composed of steps of film formation, photosensitive resist coating, light exposure, development, etching, resist removal, and cleaning.
If the manufacturing conditions for processing are not optimized in each of these steps, the circuit pattern of the semiconductor device formed on the substrate will not be formed properly. FIG. 6A and FIG.
(B) schematically shows a circuit pattern formed on a semiconductor wafer in a manufacturing process. FIG. 6A shows a normally processed circuit pattern, and FIG. 6B shows a pattern in which a processing failure has occurred. For example, if an abnormality occurs in the film forming process of FIG. 5, particles are generated and adhere to the surface of the semiconductor wafer,
It becomes an isolated defect in FIG. 6B. If the conditions such as the focus of the exposure apparatus for exposure and the exposure time are not optimal at the time of exposure, there are places where the amount or intensity of light irradiated by the resist is too large or insufficient, and FIG. Shorts, breaks, and thin patterns in the middle. If there is a defect in the mask reticle at the time of exposure, a similar pattern shape abnormality occurs at the same location for each shot which is a unit of exposure. In addition, when the etching amount is not optimized and when a thin film or a particle is generated during the etching, a short circuit, a protrusion, an isolated defect, an opening defect, or the like occurs. At the time of cleaning, fine particles are generated due to re-adhesion of dirt, peeled film and foreign matter on the cleaning layer, and uneven thickness of the oxide film is easily generated on the surface due to the condition of drainage during drying.

【００６２】従って、実施例１の回路パターン検査方法
および装置１を半導体装置の製造プロセスに適用するこ
とにより、異常の発生を高精度且つ早期に検知すること
ができ、当該工程に異常対策処置を講ずることができ、
これらの不良が発生しないよう加工条件を最適化するこ
とができるようになる。例えば、現像工程後に回路パタ
ーン検査工程が実施されて、ホトレジストパターンの欠
陥や断線が検出された場合には、感光工程の露光装置の
露光条件や焦点条件が最適でないという事態が推定さ
れ、焦点条件あるいは露光量の調整等によってこれらの
条件が即座に改善される。また、これらの欠陥が各ショ
ット間で共通して発生しているか否かを欠陥分布から調
べることにより、パターン形成に用いられているホトマ
スク・レチクルの欠陥が推定され、ホトマスク・レチク
ルの検査や交換がいち早く実施される。その他の工程に
ついても同様であり、本発明の回路パターンの検査方法
および装置を適用し、検査工程を実施することにより、
各種欠陥が検出され、検出された欠陥の内容によって各
製造工程の異常の原因が推定される。Therefore, by applying the circuit pattern inspection method and apparatus 1 of the first embodiment to a semiconductor device manufacturing process, occurrence of an abnormality can be detected with high accuracy and at an early stage. Can take
The processing conditions can be optimized so that these defects do not occur. For example, if a circuit pattern inspection process is performed after the development process and a defect or disconnection of the photoresist pattern is detected, it is estimated that the exposure condition and the focus condition of the exposure apparatus in the exposure process are not optimal, Alternatively, these conditions are immediately improved by adjusting the exposure amount. In addition, by examining whether or not these defects are common among the shots from the defect distribution, the defects of the photomask and reticle used for pattern formation are estimated, and inspection and replacement of the photomask and reticle are performed. Will be implemented sooner. The same applies to other steps, and by applying the circuit pattern inspection method and apparatus of the present invention and performing the inspection step,
Various defects are detected, and the cause of the abnormality in each manufacturing process is estimated based on the content of the detected defects.

【００６３】このように半導体装置の製造過程において
回路パターン検査方法および装置１をインラインで実施
することにより、各種製造条件の変動や異常発生を検査
実時間内に検知することができるため、多量の不良発生
を未然に防ぐことができる。また、回路パターンの検査
方法および装置を適用し、検出された欠陥の程度や発生
頻度等から当該半導体装置全体の良品取得率を予測する
ことができ、半導体装置の生産性を高めることができる
ようになる。As described above, by performing the circuit pattern inspection method and apparatus 1 in-line in the manufacturing process of the semiconductor device, it is possible to detect fluctuations in various manufacturing conditions and occurrence of abnormalities within the inspection real time. Failure can be prevented from occurring. In addition, by applying the circuit pattern inspection method and apparatus, it is possible to predict the non-defective product acquisition rate of the entire semiconductor device from the degree and frequency of occurrence of detected defects, and to improve the productivity of the semiconductor device. become.

【００６４】図７は、図１に示すモニタ５０に表示され
る実際の検査領域画面図である。図は、検査対象チップ
指定画面である。FIG. 7 is an actual inspection area screen displayed on the monitor 50 shown in FIG. The figure shows an inspection target chip designation screen.

【００６５】有効チップの中で、検査の対象とするチッ
プと検査のサンプリング率を設定する画面である。This is a screen for setting the chip to be inspected among the valid chips and the sampling rate of the inspection.

【００６６】アクション／処理および処理内容は次の通
りである。The action / processing and processing contents are as follows.

【００６７】 NO アクション／処理 処 理 内 容 １ 画面の構築 (1) 画面を生成し、レシピによる描画を行う (2) 画像表示停止 ２ ウエハマッ ウエハマップ１０１のマウスの左ボタンか矩形ドラッ プ操作 グにより検査の対象をＯＮ／ＯＦＦする。 チップ内マ 同時に検査チップ数，検査面積を計算して表示。 ップ 更に検査予想時間を概略計算して表示する。 ３ サンプリン 検査を間引く比率。サンプリング率入力領域１０３で グ率 サンプリンフ率が入力されると、検査面積及び検査予 想時間を再計算して表示する。 ４ 設定（次へ） (1) 設定ボタン１０２で設定した情報をＳＡＶＥする (2) 試し検査画面に変わる ５ キャンセル キャンセルボタン１０４で設定されたデータを破棄し 、最初の状態にする。[0067] NO Action / Action Processing content 1 menu construction of (1) to generate a screen, performs drawing according to recipe (2) Image display stop 2 c Ehama' left mouse button or rectangular Dora' flop operation of the wafer map 101 turning ON / OFF the inspection of the subject by grayed. Chi Ppunaima simultaneously test chip number, calculates and displays the inspection area. Approximately calculate the estimated inspection time and display it. 3 support Npurin ratio for thinning out the inspection. When the sampling rate sampling rate is input in the sampling rate input area 103 , the inspection area and the inspection expected time are recalculated and displayed. 4 Setup (Next) (1) discards the data set in 5 Cancel cancel button 104 to change the information set by the setting button 102 to SAVE to (2) trial inspection picture to the initial state.

【００６８】更に詳述する。図７に示す検査領域の画面
では、ウエハマップ１０１及びチップ内マップ上の有効
チップの中で、検査の対象とする領域を指定する。デフ
ォルトはウエハ中の全チップが検査対象領域となってい
るので、所望のチップまたは領域を指定して検査領域を
指定することができる。あるいは、検査したくないチッ
プまたは領域を指定して、非検査領域を指定することも
できる。この場合に、右側画面１０５に表示されたＳＥ
Ｍ画像をも参照して検査領域を設定してもよい。その
後、検査のサンプリング率を設定する。画面右下には検
査対象となっている検査チップ数表示部１０６，チップ
総数表示部１０７，検査面積表示部１０８,サンプリン
グ率入力領域１０３,検査予想時間表示部１０９で検査
結果が表示される（検査結果表示後）。以下に検査領域
について説明する。This will be described in more detail. In the inspection area screen shown in FIG. 7, an area to be inspected is specified in the valid chips on the wafer map 101 and the intra-chip map. By default, all the chips in the wafer are the inspection target area, so that the inspection area can be specified by specifying a desired chip or area. Alternatively, a chip or region not to be inspected can be designated to designate a non-inspection region. In this case, the SE displayed on the right screen 105
The inspection area may be set with reference to the M image. After that, the sampling rate of the inspection is set. In the lower right of the screen , the inspection results are displayed on the inspection chip number display unit 106 , the total number of chips display unit 107 , the inspection area display unit 108 , the sampling rate input area 103 , and the expected inspection time display unit 109 which are the inspection targets ( After the inspection result is displayed). The inspection area will be described below.

【００６９】（１）ウエハマップ１０１上で検査対象と
する領域をクリック、またはドラッグ（チップ選択）し
て指定する。(1) An area to be inspected on the wafer map 101 is specified by clicking or dragging (chip selection).

【００７０】（２）「チップ」ボタン１１０でチップ内
マップの画面に切替え、領域をクリック、またはドラッ
グ（セル領域選択）して指定する。 図８はチップ内指示を示す。図に示すようにチップ内指
定をドラッグで領域を指定することにより行う。指定さ
れた領域を矢印で示す。指定された領域には色が付けら
れる。(2) The screen is switched to the chip map screen by the “chip” button 110 , and the area is specified by clicking or dragging (cell area selection). FIG. 8 shows an in-chip instruction. As shown in the figure, designation within the chip is performed by designating an area by dragging. The designated area is indicated by an arrow. The designated area is colored.

【００７１】（３）サンプリング率をサンプリング率入
力領域１０３のコンボボックスより選択する。 図９はそのコンボボックスを示す。サンプリング率とし
て３.１７５％ が選択されたことを示す。サンプリング
率は、検査範囲のビーム検査本数の比率を表し、図１０
はその指示例を示す。図において（イ）は１００％（全
部）、（ロ）は５０％（１本おきに走査、（ハ）は２５
％（４本おきに検査）を指定した例である。(3) Enter sampling rate
Select from the combo box in the force area 103 . FIG. 9 shows the combo box. This indicates that 3.175% was selected as the sampling rate. The sampling rate represents the ratio of the number of beam inspections in the inspection range, and is shown in FIG.
Shows an example of the instruction. In the figure, (a) is 100% (all), (b) is 50% (every other scan, (c) is 25%).
This is an example in which% (inspection every four lines) is specified.

【００７２】（４）設定ボタン１０２をクリックして指
定した内容を決定する。画面はキャリブレーション画面
に切替わる。(4) Click the setting button 102 to determine the specified contents. The screen switches to the calibration screen.

【００７３】（５）キャンセルボタン１０４は設定した
操作を取り消すことができる。(5) The cancel button 104 can cancel the set operation.

【００７４】図１１は、最終試し検査画面図である。こ
の図は、試し検査用チップ設定画面である。作成したレ
シピを基に、実際の検査と同じ処理を行ってレシピデー
タを確認するものである。FIG. 11 is a diagram of a final test inspection screen. This figure is a test inspection chip setting screen. Based on the created recipe, the same processing as the actual inspection is performed to confirm the recipe data.

【００７５】アクション／処理および処理内容は次の通
りである。The action / process and the contents of the process are as follows.

【００７６】 NO アクション／処理 処 理 内 容 １ ウエハマッ ウエハマップ１０１でマウスの左ボタンか矩形ドラッ プ操作 グにより検査の対象をＯＮ／ＯＦＦする。 (検査領域と同じ) 同時に検査チップ数，検査面積を計算して表示。 更に検査予想時間を概略計算して表示する。 １ストライプの幅，移動時間／距離，ウエハロード及 び校正標準時間とキャリブレーションの標準は装置パ ラメータファイルに有るものとする。 ２ サンプリン 検査を間引く比率。サンプリング率入力領域１０３で グ率 入力されると、検査面積及び検査予想時間を再計算し て表示する。 （１００％，５０％，２５％，１２.５％，６.２５％ ，３.１７５％） ３ 設定 (1) 設定ボタン１０２は設定した情報を試し検査用レ シピ中間ＤＢにSAVEする ４ キャンセル キャンセルボタン１０４は設定されたデータを破棄し 、最初の状態にする。 ５ 検査開始 開始ボタン１１１は試し検査を開始する [0076] By NO Action / processing Processing content 1 c Ehama' left mouse button at the wafer map 101 or rectangular Dora'-flops operation grayed turning ON / OFF the subject of inspection. (Same as inspection area) Simultaneously calculate and display the number of inspection chips and inspection area. Further, the estimated inspection time is roughly calculated and displayed. The width of one stripe, movement time / distance, wafer load, calibration standard time, and calibration standard shall be in the equipment parameter file. Ratio of thinning out 2 support Npurin inspection. When the sampling rate is input in the sampling rate input area 103 , the inspection area and the estimated inspection time are recalculated and displayed. (100%, 50%, 25%, 12.5%, 6.25%, 3.175%) 3 Set (1) setting button 102 SAVE the inspection recipe intermediate DB tried information set 4 Cancel cancel button 104 will discard the set data, to the initial state. 5 inspection start start button 111 to start the trial inspection

【００７７】なお、最終試し検査の結果を保存すること
ができる。これは保存ボタン１１２を指定することによ
って指示できる。Note that the result of the final test inspection can be stored. This can be indicated by designating the save button 112 .

【００７８】図１２は欠陥確認画面である。図１２にお
いて、ウエハマップ上の欠陥マークをマウスクリックす
るか、欠陥ＩＤフィールド１１３で欠陥ＩＤを入力する
事により該当する部分の画像が表示される。分類コード
フィールド１１４での分類コードの入力により、追加が
可能である。FIG. 12 shows a defect confirmation screen. In FIG. 12, the image of the corresponding portion is displayed by clicking the defect mark on the wafer map with the mouse or inputting the defect ID in the defect ID field 113 . classification code
By inputting a classification code in the field 114 , addition is possible.

【００７９】ウエハマップ１０１上でマウスにより該当
する欠陥位置を指定するか、欠陥ＩＤフィールド１１３
からＩＤを指定すると、左下に該当する欠陥の情報が表
示される。この状態で右側のスーパインポーズ画面１１
５に欠陥の画像が表示される。A corresponding defect position is designated by a mouse on the wafer map 101 or the defect ID field 113
When the ID is designated from, information of the corresponding defect is displayed at the lower left. In this state, the superimpose screen 11 on the right
5 displays an image of the defect.

【００８０】ウエハマップ１０１と欠陥ＩＤフィールド
１１３は連動しており、マップ上で指定されれば、欠陥
ＩＤフィールド１１３の該当するＩＤが表示され、欠陥
ＩＤフィールド１１３を入力すればマップ上の該当する
位置がマーキングされる。Wafer map 101 and defect ID field
113 are linked, and if specified on the map, the corresponding ID in the defect ID field 113 is displayed, and if the defect ID field 113 is input, the corresponding position on the map is marked.

【００８１】該当する欠陥の分類がわかればこのフィー
ルドに入力する。If the classification of the corresponding defect is known, it is entered in this field.

【００８２】欠陥がＳＥＭ高倍によってスーパインポー
ズ画面１１５に詳細に表示される。[0082] Supainpo defects is by SEM high magnification
Is displayed on the close screen 115 in detail.

【００８３】図１３は、検査結果表示図である。欠陥１
１６の欠陥数，欠陥チップ数が表示される。FIG. 13 is an inspection result display diagram . Defect 1
The number of 16 defects and the number of defective chips are displayed.

【００８４】図１４は、欠陥確認処理の画面図である。
現在表示している欠陥位置を更に強調することができた
り、右側の画面に表示されるＳＥＭ画像の表示を待つこ
となくウエハマップ１０１上における欠陥情報を次々に
見ることができ、迅速な欠陥情報が得られる。FIG. 14 is a screen diagram of the defect confirmation processing.
The defect position currently being displayed can be further emphasized, and the defect information on the wafer map 101 can be viewed one after another without waiting for the display of the SEM image displayed on the screen on the right side. Is obtained.

【００８５】また、ウエハマップ表示画面およびＳＥＭ
画像表示画面上にスケール１１７，１１８を表示するこ
とができる。これによってマップ拡大に伴った場合のス
ケール表示ならびにＳＥＭ画像についてのスケール表示
が可能になって、欠陥の大きさがよく確実に把握するこ
とができる。Further, the wafer map display screen and the SEM
Scales 117 and 118 can be displayed on the image display screen. This makes it possible to display the scale when the map is enlarged and to display the scale of the SEM image, so that the size of the defect can be grasped well and reliably.

【００８６】チップ数はチップボタン１１０によって見
ることができる。The number of chips can be checked by the chip button 110 .

【００８７】[0087]

【発明の効果】本発明によれば、チップ検査，ウエハ抜
き取り頻度検査を画面を見ながら迅速に行うことがで
き、製品全体に及ぶ欠陥あるいは特定領域における欠陥
を迅速に検知することができ、プロセス条件の変動を確
実に検知し、プロセスにフィードバックすると同時に差
工数や払い出し予算の調整にフィードバックすることが
できる。According to the present invention, chip inspection and wafer removal frequency inspection can be quickly performed while looking at the screen, and defects throughout the entire product or defects in a specific area can be quickly detected. Changes in conditions can be reliably detected and fed back to the process, as well as to adjustment of man-hours and budget allocation.

【００８８】また、本発明によれば、微細パターン形成 工程／レジスト現像後、微細パターン 形成工程／エッチング後、穴パターン 形成工程，洗浄後の検査欠陥を画面表示によって迅速に
検知することができる。Further, according to the present invention, inspection defects after the fine pattern forming step / resist development, the fine pattern forming step / etching, the hole pattern forming step, and the cleaning can be quickly detected by screen display.

【００８９】本検査を基板製品プロセスへ適用すること
により、上記従来技術では検出し得なかった欠陥、すな
わち製品装置や条件等の異常を画面形成表示手段によっ
て形成された画面を参照することによって早期に且つ高
精度に発見することができるため、基板製造プロセスに
いち早く異常対策処理を溝ずることができ、その結果半
導体装置その他の基板の不良率を低減し生産性を高める
ことができる。また、上記検査を適用することにより、
異常発生をいち早く検知することができるので、多量の
不良発生を未然に防止することができ、さらにその結
果、不良の発生そのものを低減させることができるの
で、半導体装置等の信頼性を高めることができ、新製品
等の開発効率が向上し、且つ製造コストが削減できる。By applying the present inspection to the substrate product process, defects which could not be detected by the above-described prior art, that is, abnormalities in product devices and conditions, etc., can be quickly determined by referring to the screen formed by the screen forming and displaying means. As a result, the abnormality countermeasure processing can be quickly performed in the substrate manufacturing process, and as a result, the defect rate of the semiconductor device and other substrates can be reduced and the productivity can be increased. In addition, by applying the above inspection,
Since the occurrence of an abnormality can be detected quickly, the occurrence of a large number of defects can be prevented beforehand, and as a result, the occurrence of the defects can be reduced, so that the reliability of the semiconductor device and the like can be improved. The efficiency of development of new products can be improved, and the manufacturing cost can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図１】回路パターン検査装置の装置構成を示す図。FIG. 1 is a diagram showing a device configuration of a circuit pattern inspection device.

【図２】電子光学系と二次電子検出部の主要部構成を示
す図。FIG. 2 is a diagram illustrating a main configuration of an electron optical system and a secondary electron detection unit.

【図３】電子線照射条件のコントラストへの影響を説明
する図。FIG. 3 is a diagram illustrating the effect of electron beam irradiation conditions on contrast.

【図４】電子線の走査方法を説明する図。FIG. 4 is a diagram illustrating a scanning method of an electron beam.

【図５】半導体装置製造プロセスフローを説明する図。FIG. 5 is a diagram illustrating a semiconductor device manufacturing process flow.

【図６】半導体装置回路パターンと欠陥内容を説明する
図。FIG. 6 is a diagram for explaining a semiconductor device circuit pattern and defect contents.

【図７】レシピ作成ＧＵＩコマンドレベル機能仕様画面
図。FIG. 7 is a recipe creation GUI command level function specification screen diagram.

【図８】検査領域設定説明図。FIG. 8 is an explanatory diagram of an inspection area setting.

【図９】サンプリング率設定説明図。FIG. 9 is an explanatory diagram of a sampling rate setting.

【図１０】サンプリング率設定説明図。FIG. 10 is an explanatory diagram of a sampling rate setting.

【図１１】レシピ作成ＧＵＩコマンドレベル機能仕様画
面図。FIG. 11 is a view of a recipe creation GUI command level function specification screen.

【図１２】検査モニタＧＵＩの機能仕様画面図。FIG. 12 is a functional specification screen diagram of an inspection monitor GUI.

【図１３】欠陥確認モニタＧＵＩの機能仕様画面図。FIG. 13 is a functional specification screen diagram of a defect confirmation monitor GUI.

【図１４】欠陥確認モニタＧＵＩの機能仕様画面図。FIG. 14 is a functional specification screen diagram of a defect confirmation monitor GUI.

【符号の説明】 １…回路パターン検査装置、２…検査室、３…電子光学
系、４…光学顕微鏡部、５…画像処理部、６…制御部、
７…二次電子検出部、８…試料室、９…被検査基板、１
０…電子銃、１１…引き出し電極、１２…コンデンサレ
ンズ、１３…ブランキング偏向器、１４…絞り、１５…
走査偏向器、１６…対物レンズ、１７…反射板、１８…
ＥｘＢ偏向器、１９…一次電子線、２０…二次電子検出
器、２１…プリアンプ、２２…ＡＤ変換機、２３…光変
換手段、２４…光伝送手段、２５…電気変換手段、２６
…高圧電源、２７…プリアンプ駆動電源、２８…ＡＤ変
換器駆動電源、２９…逆バイアス電源、３０…試料台、
３１…Ｘステージ、３２…Ｙステージ、３３…回転ステ
ージ、３４…位置モニタ測長器、３５…被検査基板高さ
測定器、３６…リターディング電源、４０…白色光源、
４１…光学レンズ、４２…ＣＣＤカメラ、４３…補正制
御回路、４４…走査信号発生器、４５…対物レンズ電
源、４６…第一記憶部、４７…第二画像記憶部、４８…
演算部、４９…欠陥判定部、５０…モニタ。 [Description of Signs] 1 ... Circuit pattern inspection device, 2 ... Inspection room, 3 ... Electronic optical system, 4 ... Optical microscope unit, 5 ... Image processing unit, 6 ... Control unit,
7 secondary electron detector, 8 sample chamber, 9 substrate to be inspected, 1
0: electron gun, 11: extraction electrode, 12: condenser lens, 13: blanking deflector, 14: aperture, 15 ...
Scanning deflector, 16 ... objective lens, 17 ... reflector, 18 ...
ExB deflector, 19: primary electron beam, 20: secondary electron detector, 21: preamplifier, 22: AD converter, 23: light conversion means, 24: light transmission means, 25: electric conversion means, 26
... High voltage power supply, 27 ... Preamplifier drive power supply, 28 ... AD converter drive power supply, 29 ... Reverse bias power supply, 30 ... Sample stand,
31 ... X stage, 32 ... Y stage, 33 ... Rotating stage, 34 ... Position monitor length measuring device, 35 ... Substrate to be inspected height measuring device, 36 ... Retarding power supply, 40 ... White light source,
41 optical lens, 42 CCD camera, 43 correction control circuit, 44 scanning signal generator, 45 objective lens power supply, 46 first storage unit, 47 second image storage unit, 48
Calculation unit, 49 ... defect determination unit, 50 ... monitor.

【手続補正２】[Procedure amendment 2]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図７[Correction target item name] Fig. 7

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図７】 FIG. 7

【手続補正３】[Procedure amendment 3]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図１１[Correction target item name] FIG.

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図１１】 FIG. 11

【手続補正４】[Procedure amendment 4]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図１２[Correction target item name] FIG.

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図１２】 FIG.

【手続補正５】[Procedure amendment 5]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図１３[Correction target item name] FIG.

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図１３】 FIG. 13

【手続補正６】[Procedure amendment 6]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図１４[Correction target item name] FIG.

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図１４】 FIG. 14

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０１Ｒ 31/302 Ｈ０１Ｌ 21/66 Ｊ ２Ｇ０５１ Ｈ０１Ｊ 37/22 ５０２ Ｇ０１Ｎ 21/88 ６４５Ａ ４Ｍ１０６ Ｈ０１Ｌ 21/66 Ｇ０１Ｒ 31/28 Ｌ ９Ａ００１ Ｆターム(参考） 2F065 AA49 BB02 CC19 DD03 DD04 FF04 FF63 JJ03 JJ26 LL04 MM03 PP24 QQ24 QQ31 SS02 2F067 AA45 BB01 BB04 CC17 EE03 EE04 HH13 KK04 LL16 NN03 PP12 RR04 SS02 SS13 TT01 UU32 2F069 AA60 BB15 CC06 DD19 GG07 GG08 HH30 JJ14 MM24 2G001 AA03 AA07 BA07 BA15 CA03 CA07 FA06 GA01 GA06 HA01 HA13 JA02 JA03 JA13 KA03 LA11 MA05 2G032 AC02 AD08 AE08 AF08 AK04 2G051 AA61 AB07 AC21 CB01 DA07 EA02 EA08 EA14 4M106 AA01 AA02 AA09 BA02 BA03 BA04 BA05 CA39 CA41 DB04 DB05 DB20 DB21 DB30 DJ04 DJ06 DJ11 DJ19 DJ21 DJ23 9A001 BZ05 JJ45 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification code FI Theme coat ゛ (Reference) G01R 31/302 H01L 21/66 J 2G051 H01J 37/22 502 G01N 21/88 645A 4M106 H01L 21/66 G01R 31 / 28 L9A001 F-term (reference) 2F065 AA49 BB02 CC19 DD03 DD04 FF04 FF63 JJ03 JJ26 LL04 MM03 PP24 QQ24 QQ31 SS02 2F067 AA45 BB01 BB04 CC17 EE03 EE04 HH13 KK04 LL16 NN03 U12A13 GG03 NN03 PP12 RR03 JJ14 MM24 2G001 AA03 AA07 BA07 BA15 CA03 CA07 FA06 GA01 GA06 HA01 HA13 JA02 JA03 JA13 KA03 LA11 MA05 2G032 AC02 AD08 AE08 AF08 AK04 2G051 AA61 AB07 AC21 CB01 DA07 EA02 EA08 EA14 DB30A04 DB04A04 DJ04 DJ06 DJ11 DJ19 DJ21 DJ23 9A001 BZ05 JJ45

Claims (8)

【特許請求の範囲】[Claims] 【請求項１】ウエハの回路パターンが形成された基板表
面に光、レーザ光あるいは荷電粒子線を照射する照射手
段と、該照射によって基板から発生する信号を検出する
検出手段と、該検出手段によって検出された信号を画像
化して記憶する記憶手段と、該記憶された画像を他の同
一の回路パターンから形成された画像と比較する比較手
段と、および比較結果から回路パターン上の欠陥を判別
する判別手段とを備えた回路パターンの検査装置におい
て、 表示されたウエハマップ上にチップ内検査領域を設定す
る検査領域設定手段を有し、 ウエハマップを表示する画面と共に、少なくとも検査チ
ップ数、検査面積および検査予想時間を表示する検査結
果表示手段を有することを特徴とする回路パターン検査
装置。An irradiation means for irradiating a light, a laser beam or a charged particle beam onto a substrate surface on which a circuit pattern of a wafer is formed; a detection means for detecting a signal generated from the substrate by the irradiation; Storage means for imaging and storing the detected signal, comparing means for comparing the stored image with an image formed from another identical circuit pattern, and determining a defect on the circuit pattern from the comparison result A circuit pattern inspection apparatus, comprising: an inspection area setting unit for setting an in-chip inspection area on a displayed wafer map; and a screen for displaying the wafer map, at least the number of inspection chips and an inspection area. And a test result display means for displaying an expected test time. 【請求項２】請求項１において、 上記検査領域設定手段は、チップ選択または設定された
セル領域を指定することを特徴とする回路パターン検査
装置。2. The circuit pattern inspection apparatus according to claim 1, wherein said inspection area setting means designates a cell area selected or set by a chip. 【請求項３】請求項２において、 検査領域についてビーム走査する比率であるサンプリン
グ率を指定するサンプリング率指定手段を有することを
特徴とする回路パターン検査装置。3. The circuit pattern inspection apparatus according to claim 2, further comprising a sampling rate designating means for designating a sampling rate which is a rate of beam scanning with respect to the inspection area. 【請求項４】請求項３において、 前記検査結果表示手段は、サンプリング率を表示するこ
とを特徴とする回路パターン検査装置。4. The circuit pattern inspection apparatus according to claim 3, wherein said inspection result display means displays a sampling rate. 【請求項５】回路パターンが形成された基板表面の複数
の領域を一次電子線で走査する走査手段と、前記一次電
子線により前記複数の領域から二次的に発生する信号を
検出する二次信号検出手段と、検出された信号から前記
複数の領域の電子線画像を形成する電子線画像形成手段
と、該電子線画像を記憶する画像記憶手段とを備えた半
導体回路パターン検査装置において、 欠陥数・欠陥位置を表示する欠陥表示画面形成手段と、 該欠陥表示画面から欠陥位置を指定する欠陥位置指定手
段と、 指定された欠陥位置について二次元一回走査ＳＥＭ画像
を表示する欠陥箇所・検査画像モニタ手段とを含んで構
成されることを特徴とする半導体回路パターンの検査装
置。5. A scanning means for scanning a plurality of regions on a substrate surface on which a circuit pattern is formed with a primary electron beam, and a secondary means for detecting a signal secondary generated from the plurality of regions by the primary electron beam. A semiconductor circuit pattern inspection apparatus comprising: a signal detection unit; an electron beam image forming unit that forms an electron beam image of the plurality of regions from the detected signals; and an image storage unit that stores the electron beam image. Defect display screen forming means for displaying the number / defect position; defect position specifying means for specifying a defect position from the defect display screen; and defect location / inspection for displaying a two-dimensional single scan SEM image for the specified defect position An inspection apparatus for a semiconductor circuit pattern, comprising: an image monitor. 【請求項６】請求項１において、 前記欠陥箇所・検査画像モニタ手段によってモニタされ
た検査画像によって欠陥マップ画面を形成表示する欠陥
マップ形成表示手段とを含んで構成されることを特徴と
する半導体回路パターンの検査装置。6. The semiconductor device according to claim 1, further comprising: a defect map formation display unit that forms and displays a defect map screen based on the inspection image monitored by the defect location / inspection image monitoring unit. Circuit pattern inspection equipment. 【請求項７】請求項１から６のいずれかにおいて、 ウエハマップ画面およびＳＥＭ画像画面のいずれにもス
ケール表示をしたことを特徴とする回路パターン検査装
置。7. The circuit pattern inspection apparatus according to claim 1, wherein scale display is performed on both the wafer map screen and the SEM image screen. 【請求項８】回路パターンが形成された基板表面に光お
よび荷電粒子線を照射し、照射によって基板から発生す
る信号を検出し、検出された信号を画像化して記憶し、
記憶された画像を他の同一の回路パターンから形成され
た画像と比較し、および比較結果から回路パターン上の
欠陥を判別する回路パターンの検査方法において、 表示されたウエハマップおよび表示されたＳＥＭ画像上
にチップ内検査領域を設定することを特徴とする回路パ
ターン検査方法。8. A substrate surface on which a circuit pattern is formed is irradiated with light and a charged particle beam, a signal generated from the substrate by the irradiation is detected, and the detected signal is imaged and stored.
In a circuit pattern inspection method for comparing a stored image with an image formed from another identical circuit pattern and determining a defect on the circuit pattern from the comparison result, a displayed wafer map and a displayed SEM image A circuit pattern inspection method, wherein an in-chip inspection region is set on the circuit pattern inspection method.
JP34029398A 1998-11-30 1998-11-30 Circuit pattern inspection apparatus and circuit pattern inspection method Expired - Fee Related JP4006119B2 (en)

Priority Applications (12)

Application Number Priority Date Filing Date Title
JP34029398A JP4006119B2 (en) 1998-11-30 1998-11-30 Circuit pattern inspection apparatus and circuit pattern inspection method
US09/450,856 US6476913B1 (en) 1998-11-30 1999-11-29 Inspection method, apparatus and system for circuit pattern
US09/832,219 US6421122B2 (en) 1998-11-30 2001-04-11 Inspection method, apparatus and system for circuit pattern
US09/832,218 US6567168B2 (en) 1998-11-30 2001-04-11 Inspection method, apparatus and system for circuit pattern
US09/832,217 US6480279B2 (en) 1998-11-30 2001-04-11 Inspection method, apparatus and system for circuit pattern
US09/832,222 US6388747B2 (en) 1998-11-30 2001-04-11 Inspection method, apparatus and system for circuit pattern
US09/832,220 US6759655B2 (en) 1998-11-30 2001-04-11 Inspection method, apparatus and system for circuit pattern
US10/115,079 US6504609B2 (en) 1998-11-30 2002-04-04 Inspection method, apparatus and system for circuit pattern
US10/116,059 US6919564B2 (en) 1998-11-30 2002-04-05 Inspection method, apparatus and system for circuit pattern
US10/116,134 US6493082B2 (en) 1998-11-30 2002-04-05 Inspection method, apparatus and system for circuit pattern
US10/287,706 US6903821B2 (en) 1998-11-30 2002-11-05 Inspection method, apparatus and system for circuit pattern
US11/931,856 US7957579B2 (en) 1998-11-30 2007-10-31 Pattern inspection method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34029398A JP4006119B2 (en) 1998-11-30 1998-11-30 Circuit pattern inspection apparatus and circuit pattern inspection method

Publications (2)

Publication Number Publication Date
JP2000161948A true JP2000161948A (en) 2000-06-16
JP4006119B2 JP4006119B2 (en) 2007-11-14

Family

ID=18335569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34029398A Expired - Fee Related JP4006119B2 (en) 1998-11-30 1998-11-30 Circuit pattern inspection apparatus and circuit pattern inspection method

Country Status (1)

Country Link
JP (1) JP4006119B2 (en)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141013A (en) * 2000-11-01 2002-05-17 Hitachi Ltd Electron detecting device, charged particle beam device, semiconductor integrated circuit device, and processing, observation, inspection methods for semiconductor integrated circuit device
WO2002045153A1 (en) * 2000-12-01 2002-06-06 Ebara Corporation Inspection method and apparatus using electron beam, and device production method using it
JP2003106829A (en) * 2001-09-28 2003-04-09 Hitachi Ltd Pattern inspection method and apparatus
JP2005195340A (en) * 2003-12-26 2005-07-21 Hitachi Sci Syst Ltd Semiconductor wafer inspection method by electron-ray apparatus
US6968079B2 (en) * 2000-06-28 2005-11-22 Hitachi, Ltd. Investigation device and investigation method
JP2006113040A (en) * 2004-10-15 2006-04-27 Kla-Tencor Technologies Corp Analyzer and method for analyzing defect on sample
JP2006515468A (en) * 2002-09-26 2006-05-25 ラム　リサーチ　コーポレーション User interface for non-uniformity quantification and significance illustration for wafers
JP2006145226A (en) * 2004-11-16 2006-06-08 Noritsu Koki Co Ltd Emulsion damage determining method and emulsion damage determining system
JP2009016356A (en) * 2008-08-08 2009-01-22 Hitachi High-Technologies Corp Inspection method and device using charged particle beam
JP2009053197A (en) * 2008-09-12 2009-03-12 Hitachi Ltd Pattern inspection method and apparatus
US7532328B2 (en) 2003-07-25 2009-05-12 Hitachi High-Technologies Corporation Circuit-pattern inspection apparatus
JP2009192345A (en) * 2008-02-14 2009-08-27 Hitachi High-Technologies Corp Visual inspection method and inspection device
WO2010053040A1 (en) * 2008-11-06 2010-05-14 株式会社日立ハイテクノロジーズ Electron beam type substrate inspecting apparatus
JP2011090003A (en) * 2010-12-06 2011-05-06 Hitachi Ltd Image display method of defective candidates
JP2011228731A (en) * 2002-09-26 2011-11-10 Lam Research Corporation User interface for quantifying non-uniformity and graphically exploring significance for wafer
US8368031B2 (en) 2000-06-27 2013-02-05 Ebara Corporation Inspection system by charged particle beam and method of manufacturing devices using the system
JP2014016186A (en) * 2012-07-06 2014-01-30 Hitachi High-Technologies Corp Measurement checkup device and measurement checkup method

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8368031B2 (en) 2000-06-27 2013-02-05 Ebara Corporation Inspection system by charged particle beam and method of manufacturing devices using the system
US9368314B2 (en) 2000-06-27 2016-06-14 Ebara Corporation Inspection system by charged particle beam and method of manufacturing devices using the system
US6968079B2 (en) * 2000-06-28 2005-11-22 Hitachi, Ltd. Investigation device and investigation method
JP2002141013A (en) * 2000-11-01 2002-05-17 Hitachi Ltd Electron detecting device, charged particle beam device, semiconductor integrated circuit device, and processing, observation, inspection methods for semiconductor integrated circuit device
US6855929B2 (en) 2000-12-01 2005-02-15 Ebara Corporation Apparatus for inspection with electron beam, method for operating same, and method for manufacturing semiconductor device using former
WO2002045153A1 (en) * 2000-12-01 2002-06-06 Ebara Corporation Inspection method and apparatus using electron beam, and device production method using it
US7223973B2 (en) 2000-12-01 2007-05-29 Ebara Corporation Apparatus for inspection with electron beam, method for operating same, and method for manufacturing semiconductor device using former
US7408175B2 (en) 2000-12-01 2008-08-05 Ebara Corporation Apparatus for inspection with electron beam, method for operating same, and method for manufacturing semiconductor device using former
US8822919B2 (en) 2000-12-01 2014-09-02 Ebara Corporation Apparatus for inspection with electron beam, method for operating same, and method for manufacturing semiconductor device using former
US7928378B2 (en) 2000-12-01 2011-04-19 Ebara Corporation Apparatus for inspection with electron beam, method for operating same, and method for manufacturing semiconductor device using former
JP2003106829A (en) * 2001-09-28 2003-04-09 Hitachi Ltd Pattern inspection method and apparatus
JP4677701B2 (en) * 2001-09-28 2011-04-27 株式会社日立製作所 Pattern inspection method and inspection result confirmation device
JP2006515468A (en) * 2002-09-26 2006-05-25 ラム　リサーチ　コーポレーション User interface for non-uniformity quantification and significance illustration for wafers
JP2011228731A (en) * 2002-09-26 2011-11-10 Lam Research Corporation User interface for quantifying non-uniformity and graphically exploring significance for wafer
US7532328B2 (en) 2003-07-25 2009-05-12 Hitachi High-Technologies Corporation Circuit-pattern inspection apparatus
JP2005195340A (en) * 2003-12-26 2005-07-21 Hitachi Sci Syst Ltd Semiconductor wafer inspection method by electron-ray apparatus
JP2006113040A (en) * 2004-10-15 2006-04-27 Kla-Tencor Technologies Corp Analyzer and method for analyzing defect on sample
JP4560720B2 (en) * 2004-11-16 2010-10-13 ノーリツ鋼機株式会社 Emulsion scratch determination method and emulsion scratch determination system
JP2006145226A (en) * 2004-11-16 2006-06-08 Noritsu Koki Co Ltd Emulsion damage determining method and emulsion damage determining system
JP2009192345A (en) * 2008-02-14 2009-08-27 Hitachi High-Technologies Corp Visual inspection method and inspection device
JP2009016356A (en) * 2008-08-08 2009-01-22 Hitachi High-Technologies Corp Inspection method and device using charged particle beam
JP2009053197A (en) * 2008-09-12 2009-03-12 Hitachi Ltd Pattern inspection method and apparatus
WO2010053040A1 (en) * 2008-11-06 2010-05-14 株式会社日立ハイテクノロジーズ Electron beam type substrate inspecting apparatus
JP2011090003A (en) * 2010-12-06 2011-05-06 Hitachi Ltd Image display method of defective candidates
JP2014016186A (en) * 2012-07-06 2014-01-30 Hitachi High-Technologies Corp Measurement checkup device and measurement checkup method

Also Published As

Publication number Publication date
JP4006119B2 (en) 2007-11-14

Similar Documents

Publication Publication Date Title
JP4413767B2 (en) Pattern inspection device
US7952074B2 (en) Method and apparatus for inspecting integrated circuit pattern
JP3791095B2 (en) Circuit pattern inspection method and inspection apparatus
US7271385B2 (en) Inspection method and inspection apparatus using electron beam
JP4685599B2 (en) Circuit pattern inspection device
JP2000314710A (en) Inspection method and device for circuit pattern
JP2001313322A (en) Checking method and apparatus by use of charged particle beam
JP4006119B2 (en) Circuit pattern inspection apparatus and circuit pattern inspection method
JP2002118158A (en) Method and apparatus for inspecting circuit pattern
JP4041630B2 (en) Circuit pattern inspection apparatus and inspection method
JP2005181347A (en) Inspection device, inspection system and inspection method for circuit pattern
JP3493312B2 (en) Circuit pattern inspection apparatus and inspection method
JP2006216611A (en) Pattern inspection apparatus
JP4746659B2 (en) Circuit pattern inspection method
JP3896996B2 (en) Circuit pattern inspection apparatus and inspection method
JP2006331825A (en) Inspection device and inspection method of circuit pattern
JP2002353279A (en) Circuit-pattern inspection method and its apparatus
JP4274247B2 (en) Circuit pattern inspection method and inspection apparatus
JP3665194B2 (en) Circuit pattern inspection method and inspection apparatus
JP2007281500A (en) Inspection device, inspection system and inspection method for circuit pattern
JP2000164661A (en) Inspection device of circuit pattern
JP3765988B2 (en) Electron beam visual inspection device
JP4603448B2 (en) Circuit pattern inspection device
JP2004157135A (en) Method of and apparatus for inspecting circuit pattern
JP4090173B2 (en) Circuit pattern inspection device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040723

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041022

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20041101

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20041203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070713

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070827

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130831

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees