JP2000152492A - 過電力保護回路 - Google Patents
過電力保護回路Info
- Publication number
- JP2000152492A JP2000152492A JP10322080A JP32208098A JP2000152492A JP 2000152492 A JP2000152492 A JP 2000152492A JP 10322080 A JP10322080 A JP 10322080A JP 32208098 A JP32208098 A JP 32208098A JP 2000152492 A JP2000152492 A JP 2000152492A
- Authority
- JP
- Japan
- Prior art keywords
- power
- circuit
- value
- overpower
- load current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
電力保護回路に係り、制御回路の過電力に対する容量不
足を軽減することを目的とする。 【解決手段】 制御対象電流が一定となるように負荷電
流Iinを制御する制御回路(33,35,37)の入力電力の
瞬時電力値を求める第1回路(12)と、前記求めた瞬時
電力値が前記制御回路の定常的な入力電力の平均値に対
応する第1平均値を超えるまで、また前記求めた瞬時電
力値が定常的な入力電力の平均値に対応する所定値以下
のとき、前記制御回路に入力するパルス状電力の最大値
に対応する第1閾値に基づき負荷電流を制御させる第2
回路(10,12,11,39,38)と、前記求めた瞬時電力値が前
記第1平均値を超えて前記所定値に到達するまでの期間
内、前記制御回路に前記第1閾値とは異なる第2閾値に
基づき負荷電流を制御させる第3回路(10,12,11,39,3
8)とを備える。
Description
から保護する過電力保護回路に係り、特に定常的に推移
する一定電力にパルス状電力が含まれる場合の保護方式
に関する。
制御対象電流が一定となるように負荷電流を制御する制
御回路として、電池の放電試験を行う電子負荷装置を例
に挙げて説明する。図4は、従来の過電力保護回路を備
える電子負荷装置の構成例である。図4において、トラ
ンジスタ33と誤差増幅器35と基準電圧源37の全体
が制御回路に対応し、ダイオード38と誤差増幅器39
と関数発生器40の全体が過電力保護回路に相当してい
る。なお、トランジスタ33は、バイポーラトランジス
タの記号で表記してあるが、FETも使用される。した
がって、以下の説明では、トランジスタ33は、バイポ
ーラトランジスタとFETの双方を指すものとする。
負極が端子32に接続される。端子31には、トランジ
スタ33のコレクタ(ドレイン)と関数発生器40の入
力端が接続される。端子32には、回路内のアースライ
ンが接続される。トランジスタ3のベース(ゲート)が
誤差増幅器35の出力端に接続され、エミッタ(ソー
ス)が電流検出用の抵抗器34を介して端子32へのア
ースラインに接続される。トランジスタ33のエミッタ
(ソース)と抵抗器34との接続端は、誤差増幅器35
の反転入力端と誤差増幅器39の反転入力端とにそれぞ
れ接続される。
36を介して基準電圧源37の正極に接続されるととも
に、ダイオード38のアノードに接続される。基準電圧
源37の負極は、端子32へのアースラインに接続され
る。ダイオード38のカソードは、誤差増幅器39の出
力端に接続され、誤差増幅器39の非反転入力端は、関
数発生器40の出力端に接続される。
動作概要及び過電力保護回路の動作を説明する。制御回
路では、端子31,32間には、電池30の放電時の電
圧Vinが印加される。基準電圧源37の基準電圧をV
ref、トランジスタ33のコレクタ電流(ドレイン電
流)をIin、抵抗器34の抵抗値をRsとすれば、誤
差増幅器35は、基準電圧Vrefと抵抗器34での降
下電圧Iin×Rsとの差を小さくする制御電圧をトラ
ンジスタ33のベース(ゲート)に与える。これによ
り、トランジスタ33は、端子31,32間の電圧がV
re=Iin×Rsとなるようなコレクタ電流(ドレイ
ン電流)Iinが流れるように動作する。
(Iin)が一定となるように負荷電流(Iin)を制
御する。ところで、例えば電気自動車では、走行時に一
時的に大電力を必要とする場合があることから、そのよ
うな用途の電池の試験では、試験項目の中にパルス放電
試験が含まれることがある。このパルス放電試験は、放
電試験時に定常的に推移する電流(電力)を扱っている
過程で、短時間(例えば数秒間)継続するパルス状電流
(電力)を含ませる試験である。図4では、パルス状電
流(電力)を含ませる回路部分は示してないが、このパ
ルス放電試験では、トランジスタ33での電力損失が相
当に大きくなる。
33の損傷等を未然に防止するため過電力保護回路を設
けている。次に、従来の過電力保護回路の動作を説明す
る。図4において、誤差増幅器39の反転入力端には、
抵抗器34で検出される負荷電流Iinの換算電圧が入
力する。また、関数発生器40は、定数nを入力電圧V
inで除算したn/Vinを誤差増幅器39の非反転入
力端に出力している。ここに、定数nは、定格電力制限
定数であり、パルス放電試験が行われない定常時の定格
電力Vin×Iinよりも若干大きい値に設定し、定常
時では、常に、Iin<n/Vinとなるようにしてあ
る。
は、入力条件がIin<n/Vinであるので、出力を
高レベルにし、ダイオード38をオフ状態にしている。
制御回路では、上述した電子負荷の動作が行われる。こ
の状態でパルス放電試験が行われ過電力となると、誤差
増幅器39は、入力条件がIin>n/Vinとなった
とき、出力を低レベルにし、ダイオード38をオン状態
にする。
圧Vrefが、ダイオード38を介して誤差増幅器39
に引き込まれるので、誤差増幅器35は、基準電圧Vr
efの低下に伴い負荷電流Iinを抑制するようにトラ
ンジスタ33を制御する。その結果、トランジスタ33
の負荷電流は、Iin=n/Vinとなる。以上のよう
に、従来の過電力保護回路では、常時、Iin>n/V
inとなるのを監視し、Iin>n/Vinとなると、
直ちに負荷電流を制限する動作へ移行するようにしてい
る。したがって、従来では、1台当たりの電子負荷装置
の定格電力をPMAX とすると、パルス放電試験時の最大
電力(電流)PPERKを満足できる電子負荷装置を(P
PERK/PMAX)台用意するようにしている。
験は、特殊な試験であり、常に実施するとは限らないの
で、電子負荷装置の複数台を常備する従来の方式では、
コストの低減を図ることが困難であり、また省スペース
の観点からも問題である。本発明の目的は、制御対象電
流(電力)が一定となるように負荷電流を制御する制御
回路の過電力に対する容量不足を軽減することができる
過電力保護回路を提供することにある。
係る過電力保護回路は、制御対象電流が一定となるよう
に負荷電流を制御する制御回路の入力電力の瞬時電力値
を求める第1回路と、前記求めた瞬時電力値が前記制御
回路の定常的な入力電力の平均値に対応する第1平均値
を超えるまで、また前記求めた瞬時電力値が定常的な入
力電力の平均値に対応する所定値以下となったとき、前
記制御回路に入力するパルス状電力の最大値に対応する
第1閾値に基づき負荷電流を制御させる第2回路と、前
記求めた瞬時電力値が前記第1平均値を超えて前記所定
値に到達するまでの期間内、前記制御回路に前記第1閾
値とは異なる第2閾値に基づき負荷電流を制御させる第
3回路とを備えることを特徴とする。
路は、請求項1に記載の過電力保護回路において、前記
所定値は、前記第1平均値と異なる第2平均値であるこ
とを特徴とする。請求項3に記載の発明に係る過電力保
護回路は、請求項1または請求項2に記載の過電力保護
回路において、前記制御回路は、電池の特性試験装置や
電源装置等であることを特徴とする。
的に得られる電力を超えるパルス状電力の継続時間は極
めて短期間であり、しかも頻繁に発生するものではない
点に着目し、まず、第1回路が入力電力の瞬時電力値を
求め、各瞬時電力値を第2回路と第3回路に与える。
た瞬時電力値が制御回路の定常的な入力電力の平均値に
対応する第1平均値を超えるまでは、制御回路に入力す
るパルス状電力の最大値に対応する第1閾値に基づき負
荷電流を制御させる。次に、第3回路が、求めた瞬時電
力値が第1平均値を超えると、定常的な入力電力の平均
値に対応する所定値に到達するまでの期間内、制御回路
に第1閾値とは異なる第2閾値に基づき負荷電流を制御
させる。その後は第2回路が、瞬時電力値が前記所定値
以下となったとき、制御回路に前記第1閾値に基づき負
荷電流を制御させる。
ス状電力の継続期間を3区分し、最初の第1区間と最後
の第3区間では、パルス状電力の瞬時値に応じた負荷電
流を流せるようにし、中間の第2区間ではパルス状電力
の最大値を含むので、制御回路保護の観点から抑制した
負荷電流を流すようにしてある。したがって、パルス状
電力の最初の第1区間と最後の第3区間では、過電力が
扱えるので、容量不足の問題を軽減できる。
定値は、前記第1平均値と等値でもよいが、異なる第2
平均値とすることにより、前記第3区間の調整を行うこ
とができる。請求項3に記載の発明では、請求項1,2
に記載の発明に係る過電力保護回路を電子負荷装置や充
放電装置に組み込むことができる。これにより、パルス
放電試験等の一部を実施できるので、必要個数を減らす
ことができる。また、電源装置では、過電力から有効に
保護できる。
を参照して説明する。図1は、請求項1乃至請求項3に
対応する実施形態の過電力保護回路を備えた電子負荷装
置の構成例である。図1では、従来例(図4)と同一構
成部分には同一に符号・名称を付してある。
ド38と誤差増幅器39に加えて、符号を変えた関数発
生器10,光学的なFETスイッチ11,ピーク電力検
出回路12等を設けてある。図1において、関数発生器
10の入力端とピーク電力検出回路12の一方の入力端
とは、端子31に接続される。ピーク電力検出回路12
の他方の入力端は、誤差増幅器39の反転入力端と共に
トランジスタ33のエミッタ(ソース)と抵抗器34と
の接続端に接続される。
抵抗器R1,R2の直列回路が設けられる。抵抗器R1
とR2の接続端は、誤差増幅器39の非反転入力端に接
続され、また抵抗器R3を介してFETスイッチ11の
FETのドレインに接続される。FETスイッチ11の
FETのソースは、アースされる。また、FETスイッ
チ11の発光ダイオードは、ピーク電力検出回路12の
出力端に接続される。
図2に示すように構成される。図2において、乗算器2
0は、一方の入力が端子31に印加される電圧Vinで
あり、他方の入力が抵抗器34による換算電圧で示され
る負荷電流Iinである。乗算器20の出力端と負電源
(−Vcc)間には、分圧回路(抵抗器R7,R8の直
列回路)が設けられる。抵抗器R7とR8の接続端は、
反転増幅器22の非反転入力端に接続される。反転増幅
器22の非反転入力端は、アースされる。
るダイオードD1,抵抗器R10及びダイオードD2,
抵抗器R11の並列回路を介して積分器23の非反転入
力端に接続される。なお、ダイオードD1とD2は、互
いに逆極性である。積分器23の非反転入力端は、アー
スされる。積分器23の出力端は、比較器24の非反転
入力端と比較器25の反転入力端にそれぞれ接続され
る。比較器24は、反転入力端に所定電圧(+V1)が
印加され、出力端がフリップフロップ26のセット端S
に接続される。
(+V2)が印加され、出力端がフリップフロップ26
のリセット端Rに接続される。フリップフロップ26の
出力端Qは、FETスイッチ11(の発光ダイオード駆
動回路)に接続される。以上の構成と請求項との対応関
係は、次のようになっている。制御回路には、トランジ
スタ33と増幅器35と基準電圧源37との全体が対応
する。第1回路には、乗算器20が対応する。第2回路
と第3回路には、関数発生器10,ピーク電力検出回路
12のうち乗算器20を除いた各回路,FETスイッチ
11,誤差増幅器39及びダイオード38の全体が対応
する。
時において誤差増幅器39の非反転入力端に与えられる
制限電力m/Vinが対応する。第2閾値には、FET
スイッチ11のオン時において誤差増幅器39の非反転
入力端に与えられる制限電力m’/Vinが対応する。
第1平均値には、比較器24の反転入力端に与えられる
所定電圧(+V1)が対応する。所定値(第2平均値)
には、比較器25の非反転入力端に与えられる所定電圧
(+V2)が対応する。
図1〜図3を参照して説明する。なお、図3は、FET
スイッチのオン・オフの状態と過電力保護領域との関係
図であり、実施形態の過電力保護回路の動作を端的に示
すものである。図1において、関数発生器10の出力端
には、2つの分圧回路が接続される。1つは、FETス
イッチ11のオフ時における抵抗器R1,R2の直列回
路であり、他の1つは、FETスイッチ11のオン時に
おける抵抗器R1,R2,R3の直並列回路である。
オフ時において分圧回路(R1,R2)から誤差増幅器
39の非反転入力端に与えられる制限電力m/Vinを
生成し、出力している。また、関数発生器10は、FE
Tスイッチ11のオン時において分圧回路(R1,R
2,R3)から誤差増幅器39の非反転入力端に与えら
れる制限電力m’/Vinを生成し、出力している。
ルス状電力の最大値(ピーク値)を制限する定数であ
り、制限電力がパルス状電力の最大値よりも若干大きい
値となるように設定される。したがって、パルス放電試
験時に負荷電流が増加しても、FETスイッチ11がオ
ンしない限り、分圧回路は、抵抗器R1,R2の直列回
路からなるので、誤差増幅器39は、入力条件がIin
<m/Vinであり、出力を高レベルにし、ダイオード
38をオフ状態にする。つまり、トランジスタ33は、
過電力に応じ必要な負荷電流が流れるような制御動作を
行う。この場合の誤差増幅器39による過電力保護領域
は、図3の特性曲線Aで囲まれた領域である。これは、
定常時におけるものである。
分圧回路は、抵抗器R1,R2の直列回路から抵抗器R
1,R2,R3の直並列回路へ変更されるので、誤差増
幅器39の非反転入力端に与えられる制限電力が、m/
Vinからm’/Vinに変更される。m/Vin>
m’/Vinであるので、誤差増幅器39による過電力
保護領域は、図3の特性曲線Bで囲まれた領域となり、
小さくなる。
プフロップ26の出力端Qが高レベルの時オン状態とな
り、低レベルの時オフ状態となる。FETスイッチ11
は、具体的には、次のようにしてオン・オフ制御され
る。図2において、乗算器20は、入力電圧Vinと負
過電流Iinを乗算し、瞬時の電力値を逐一求める。各
瞬時の電力値は、分圧回路(R7,R8)を介して反転
増幅器22に出力される。反転増幅器22は、分圧回路
(R7,R8)での分圧電力が、平均電力Pa以上であ
るとき増幅して積分器23に与える。
とすると、Pin>Paのとき、抵抗器R10を介した
積分を行い出力を+方向へ増加させる一方、Pa>Pi
nのとき、抵抗器R11を介した積分を行い出力を−方
向へ増加させる。積分器23の出力は、(Pin−P
a)×tに比例したものとなる。比較器24は、積分器
23の出力値が所定電圧(+V1)を超えたとき、出力
を高レベルにする。これにより、フリップフロップ26
が出力を高レベルにし、FETスイッチ11がオン状態
となる。一方、比較器25は、積分器23の出力値が所
定電圧(+V2)以下のとき、出力を高レベルにする。
これにより、フリップフロップ26が出力を低レベルに
しFETスイッチ11がオフ状態となる。
トランジスタ33のジャンクション温度との関係で定め
られる。即ち、Pin>Paの場合において、トランジ
スタ33の動作温度は、(Pin−Pa)×tに比例し
て上昇するが、ジャンクション温度TJMAXを超えること
がないようにする必要がある。したがって、所定電圧
(+V1)は、Pin>Paの場合において、(Pin
−Pa)×t∝△t∝積分器23の出力、の関係から求
めたジャンクション温度TJMAXに対応する電圧として定
められる。
24の出力が高レベルとなると、過電力保護領域は、図
3の特性曲線Bで囲まれた領域に制限される。所定電圧
(+V2)は、この制限が解除され、過電力保護領域が
図3の特性曲線Aで囲まれた領域に切り替わる電圧であ
る。この制限の解除は、トランジスタ33のジャンクシ
ョン温度TJ が下がるのに必要な十分に大きな時間を経
過した後とする必要がある。そのため、抵抗器R11
は、抵抗器R10よりも大きい抵抗値(R11≫R1
0)のものを使用し、所定電圧(+V2)は、このよう
な抵抗器R11の抵抗値との関連で定められる。なお、
所定電圧(+V1)と所定電圧(+V2)は等値でもよ
いが、異なる値でもよい。
では、パルス状電力の発生及びそれの継続期間を検出
し、その継続期間を3区分した最初と最後の区間ではF
ETスイッチ11をオフ状態にし、中間の区間ではFE
Tスイッチ11をオン状態にする。このように、実施形
態の過電力保護回路では、電子負荷装置(制御回路)の
トランジスタ33に、パルス状電力が最大値を含む期間
では、保護の観点から負荷電流を抑制する制御動作を行
わせ(過電力保護領域を図3の特性曲線Bで囲まれた領
域に制限)、その期間の前後ではパルス放電試験時に必
要な負荷電流を流す制御動作を行わせる(過電力保護領
域を定常時の範囲、即ち図3の特性曲線Aで囲まれた領
域とする)。
試験時に必要な負荷電流を流す制御動作を行う期間は、
極めて短期間であり、試験頻度も多くはないので、発熱
・損傷の問題は、ほぼ無視できると考えられる。したが
って、実施形態の過電力保護回路を備えた電子負荷装置
では、パルス放電試験の一部を実施できる。次に、どの
程度の省スペースが図れるかを検討する。電子負荷装置
の定格電力をPb、パルス状電力をPpとすると、上述
した平均電力Paとの関係は、Pa<Pb<Ppであ
る。(Pa/Pb)の値は、「トランジスタ33にパル
ス放電試験時に必要な負荷電流を流す制御動作を行わせ
る期間」が、短いときには大きく、長いときには小さく
なるが、例えば(Pa/Pb)≒0.7、2Pa≒Pp
とすれば、(Pb/Pp)≒0.7となり、約30%必
要台数を減らすことができる。
用例であるが、充放電装置にも同様に適用できることは
勿論である。また、同様に電源装置の過電力保護にも適
用できる。最大電流、最大電圧及び最大電力の規定のあ
る可変電源装置では、最大電力の保護が問題となるから
である。更に、例えば、プリンタでは、印字中にキャリ
ッジリターン等が行われた場合に電源からパルス状電力
が供給される。
されるものではなく、制御対象電流(電力)が一定とな
るように負荷電流を制御するが、その過程で一時的にパ
ルス状電力が入力する制御回路には、同様に適用できる
ものである。
載の発明では、パルス状電力の継続期間の一部において
過電力が扱えるので、容量不足の問題を軽減できる。
1,2に記載の発明に係る過電力保護回路を組み込むこ
とにより、過電力試験の一部を実施できる電子負荷装置
や充放電装置が得られる。したがって、必要個数を減ら
すことができ、コストの低減が図れ、省スペースの問題
も改善できる。また、電源装置では、過電力の保護を容
易に行うことができる。
置の構成例である。
護領域との関係図である。
構成例である。
Claims (3)
- 【請求項1】 制御対象電流が一定となるように負荷電
流を制御する制御回路の入力電力の瞬時電力値を求める
第1回路と、 前記求めた瞬時電力値が前記制御回路の定常的な入力電
力の平均値に対応する第1平均値を超えるまで、また前
記求めた瞬時電力値が定常的な入力電力の平均値に対応
する所定値以下となったとき、前記制御回路に入力する
パルス状電力の最大値に対応する第1閾値に基づき負荷
電流を制御させる第2回路と、 前記求めた瞬時電力値が前記第1平均値を超えて前記所
定値に到達するまでの期間内、前記制御回路に前記第1
閾値とは異なる第2閾値に基づき負荷電流を制御させる
第3回路とを備えることを特徴とする過電力保護回路。 - 【請求項2】 請求項1に記載の過電力保護回路におい
て、 前記所定値は、前記第1平均値と異なる第2平均値であ
ることを特徴とする過電力保護回路。 - 【請求項3】 請求項1または請求項2に記載の過電力
保護回路において、 前記制御回路は、電池の特性試験装置や電源装置等であ
ることを特徴とする過電力保護回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32208098A JP3550029B2 (ja) | 1998-11-12 | 1998-11-12 | 過電力保護回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32208098A JP3550029B2 (ja) | 1998-11-12 | 1998-11-12 | 過電力保護回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000152492A true JP2000152492A (ja) | 2000-05-30 |
JP3550029B2 JP3550029B2 (ja) | 2004-08-04 |
Family
ID=18139697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32208098A Expired - Fee Related JP3550029B2 (ja) | 1998-11-12 | 1998-11-12 | 過電力保護回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3550029B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100555274B1 (ko) * | 2001-08-13 | 2006-03-03 | 야마하 가부시키가이샤 | 펄스폭 변조 증폭기에 있어서의 트랜지스터를 위한 전류검출 및 과전류 보호 |
JP2010263772A (ja) * | 2009-04-09 | 2010-11-18 | Panasonic Corp | 保護回路、及び電池パック |
CN111740396A (zh) * | 2020-06-29 | 2020-10-02 | 成都新欣神风电子科技有限公司 | 一种开机瞬间冲击电流计算方法 |
-
1998
- 1998-11-12 JP JP32208098A patent/JP3550029B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100555274B1 (ko) * | 2001-08-13 | 2006-03-03 | 야마하 가부시키가이샤 | 펄스폭 변조 증폭기에 있어서의 트랜지스터를 위한 전류검출 및 과전류 보호 |
JP2010263772A (ja) * | 2009-04-09 | 2010-11-18 | Panasonic Corp | 保護回路、及び電池パック |
CN111740396A (zh) * | 2020-06-29 | 2020-10-02 | 成都新欣神风电子科技有限公司 | 一种开机瞬间冲击电流计算方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3550029B2 (ja) | 2004-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7071667B2 (en) | DC—DC converter | |
EP2280474B1 (en) | Power conversion apparatus, discharge lamp ballast and headlight ballast | |
US7279878B2 (en) | Output regulating device for regulating output of electric power source depending on input therefrom | |
EP0966086A2 (en) | Integrated protection circuit, method of providing current-limiting and short-circuit protection and converter employing the same | |
GB2243503A (en) | Lighting circuit for vehicular discharge lamp | |
JP2784136B2 (ja) | スイッチング電源の過負荷・短絡保護回路 | |
US8476877B2 (en) | Fuel cell system and power management method thereof | |
US5896487A (en) | Opto-electrically controlled direct current motor speed control circuit | |
JP2000152492A (ja) | 過電力保護回路 | |
JP2000032743A (ja) | 電源装置 | |
JP4292851B2 (ja) | 直流電源装置 | |
JP2019062655A (ja) | 計器装置 | |
JPS6024669B2 (ja) | 断続型トランジスタ直流変換器 | |
JP4662003B2 (ja) | Acアダプタ出力端子ショートによる保護回路 | |
JPH0851776A (ja) | 自励式フライバックコンバータ | |
JPH09149631A (ja) | 電源装置 | |
CN219322275U (zh) | 供电电路、辅助电源及电子设备 | |
JP2001161068A (ja) | 供給電力制限機能付きdc−dcコンバータ | |
CN116581851B (zh) | 一种具有线性温度保护模块的电路 | |
JP3137021B2 (ja) | 電源回路 | |
JP2588032B2 (ja) | バッテリ急速充電器 | |
JPH07336872A (ja) | パルス発生装置 | |
JPH10304555A (ja) | Dc/dcコンバータの制御回路 | |
JP3389158B2 (ja) | 絶縁型スイッチング電源制御回路 | |
JP2003339160A (ja) | スイッチング電源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040420 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040422 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |