JP2000152492A - 過電力保護回路 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、制御回路を過電力から保護する過
電力保護回路に係り、制御回路の過電力に対する容量不
足を軽減することを目的とする。 【解決手段】 制御対象電流が一定となるように負荷電
流Ｉｉｎを制御する制御回路（33,35,37）の入力電力の
瞬時電力値を求める第１回路（12）と、前記求めた瞬時
電力値が前記制御回路の定常的な入力電力の平均値に対
応する第１平均値を超えるまで、また前記求めた瞬時電
力値が定常的な入力電力の平均値に対応する所定値以下
のとき、前記制御回路に入力するパルス状電力の最大値
に対応する第１閾値に基づき負荷電流を制御させる第２
回路（10,12,11,39,38）と、前記求めた瞬時電力値が前
記第１平均値を超えて前記所定値に到達するまでの期間
内、前記制御回路に前記第１閾値とは異なる第２閾値に
基づき負荷電流を制御させる第３回路（10,12,11,39,3
8）とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、制御回路を過電力
から保護する過電力保護回路に係り、特に定常的に推移
する一定電力にパルス状電力が含まれる場合の保護方式
に関する。

【０００２】

【従来の技術】本明細書では、説明を簡単にするため、
制御対象電流が一定となるように負荷電流を制御する制
御回路として、電池の放電試験を行う電子負荷装置を例
に挙げて説明する。図４は、従来の過電力保護回路を備
える電子負荷装置の構成例である。図４において、トラ
ンジスタ３３と誤差増幅器３５と基準電圧源３７の全体
が制御回路に対応し、ダイオード３８と誤差増幅器３９
と関数発生器４０の全体が過電力保護回路に相当してい
る。なお、トランジスタ３３は、バイポーラトランジス
タの記号で表記してあるが、ＦＥＴも使用される。した
がって、以下の説明では、トランジスタ３３は、バイポ
ーラトランジスタとＦＥＴの双方を指すものとする。

【０００３】電池３０は、正極が端子３１に接続され、
負極が端子３２に接続される。端子３１には、トランジ
スタ３３のコレクタ（ドレイン）と関数発生器４０の入
力端が接続される。端子３２には、回路内のアースライ
ンが接続される。トランジスタ３のベース（ゲート）が
誤差増幅器３５の出力端に接続され、エミッタ（ソー
ス）が電流検出用の抵抗器３４を介して端子３２へのア
ースラインに接続される。トランジスタ３３のエミッタ
（ソース）と抵抗器３４との接続端は、誤差増幅器３５
の反転入力端と誤差増幅器３９の反転入力端とにそれぞ
れ接続される。

【０００４】誤差増幅器３５の非反転入力端は、抵抗器
３６を介して基準電圧源３７の正極に接続されるととも
に、ダイオード３８のアノードに接続される。基準電圧
源３７の負極は、端子３２へのアースラインに接続され
る。ダイオード３８のカソードは、誤差増幅器３９の出
力端に接続され、誤差増幅器３９の非反転入力端は、関
数発生器４０の出力端に接続される。

【０００５】次に、以上のように構成される制御回路の
動作概要及び過電力保護回路の動作を説明する。制御回
路では、端子３１，３２間には、電池３０の放電時の電
圧Ｖｉｎが印加される。基準電圧源３７の基準電圧をＶ
ｒｅｆ、トランジスタ３３のコレクタ電流（ドレイン電
流）をＩｉｎ、抵抗器３４の抵抗値をＲｓとすれば、誤
差増幅器３５は、基準電圧Ｖｒｅｆと抵抗器３４での降
下電圧Ｉｉｎ×Ｒｓとの差を小さくする制御電圧をトラ
ンジスタ３３のベース（ゲート）に与える。これによ
り、トランジスタ３３は、端子３１，３２間の電圧がＶ
ｒｅ＝Ｉｉｎ×Ｒｓとなるようなコレクタ電流（ドレイ
ン電流）Ｉｉｎが流れるように動作する。

【０００６】このように、制御回路では、制御対象電流
（Ｉｉｎ）が一定となるように負荷電流（Ｉｉｎ）を制
御する。ところで、例えば電気自動車では、走行時に一
時的に大電力を必要とする場合があることから、そのよ
うな用途の電池の試験では、試験項目の中にパルス放電
試験が含まれることがある。このパルス放電試験は、放
電試験時に定常的に推移する電流（電力）を扱っている
過程で、短時間（例えば数秒間）継続するパルス状電流
（電力）を含ませる試験である。図４では、パルス状電
流（電力）を含ませる回路部分は示してないが、このパ
ルス放電試験では、トランジスタ３３での電力損失が相
当に大きくなる。

【０００７】そこで、電子負荷装置では、トランジスタ
３３の損傷等を未然に防止するため過電力保護回路を設
けている。次に、従来の過電力保護回路の動作を説明す
る。図４において、誤差増幅器３９の反転入力端には、
抵抗器３４で検出される負荷電流Ｉｉｎの換算電圧が入
力する。また、関数発生器４０は、定数ｎを入力電圧Ｖ
ｉｎで除算したｎ／Ｖｉｎを誤差増幅器３９の非反転入
力端に出力している。ここに、定数ｎは、定格電力制限
定数であり、パルス放電試験が行われない定常時の定格
電力Ｖｉｎ×Ｉｉｎよりも若干大きい値に設定し、定常
時では、常に、Ｉｉｎ＜ｎ／Ｖｉｎとなるようにしてあ
る。

【０００８】したがって、誤差増幅器３９は、定常時で
は、入力条件がＩｉｎ＜ｎ／Ｖｉｎであるので、出力を
高レベルにし、ダイオード３８をオフ状態にしている。
制御回路では、上述した電子負荷の動作が行われる。こ
の状態でパルス放電試験が行われ過電力となると、誤差
増幅器３９は、入力条件がＩｉｎ＞ｎ／Ｖｉｎとなった
とき、出力を低レベルにし、ダイオード３８をオン状態
にする。

【０００９】これにより、基準電圧源３９からの基準電
圧Ｖｒｅｆが、ダイオード３８を介して誤差増幅器３９
に引き込まれるので、誤差増幅器３５は、基準電圧Ｖｒ
ｅｆの低下に伴い負荷電流Ｉｉｎを抑制するようにトラ
ンジスタ３３を制御する。その結果、トランジスタ３３
の負荷電流は、Ｉｉｎ＝ｎ／Ｖｉｎとなる。以上のよう
に、従来の過電力保護回路では、常時、Ｉｉｎ＞ｎ／Ｖ
ｉｎとなるのを監視し、Ｉｉｎ＞ｎ／Ｖｉｎとなると、
直ちに負荷電流を制限する動作へ移行するようにしてい
る。したがって、従来では、１台当たりの電子負荷装置
の定格電力をＰ_MAX とすると、パルス放電試験時の最大
電力（電流）Ｐ_PERKを満足できる電子負荷装置を（Ｐ
_PERK／Ｐ_MAX)台用意するようにしている。

【００１０】

【発明が解決しようとする課題】しかし、パルス放電試
験は、特殊な試験であり、常に実施するとは限らないの
で、電子負荷装置の複数台を常備する従来の方式では、
コストの低減を図ることが困難であり、また省スペース
の観点からも問題である。本発明の目的は、制御対象電
流（電力）が一定となるように負荷電流を制御する制御
回路の過電力に対する容量不足を軽減することができる
過電力保護回路を提供することにある。

【００１１】

【課題を解決するための手段】請求項１に記載の発明に
係る過電力保護回路は、制御対象電流が一定となるよう
に負荷電流を制御する制御回路の入力電力の瞬時電力値
を求める第１回路と、前記求めた瞬時電力値が前記制御
回路の定常的な入力電力の平均値に対応する第１平均値
を超えるまで、また前記求めた瞬時電力値が定常的な入
力電力の平均値に対応する所定値以下となったとき、前
記制御回路に入力するパルス状電力の最大値に対応する
第１閾値に基づき負荷電流を制御させる第２回路と、前
記求めた瞬時電力値が前記第１平均値を超えて前記所定
値に到達するまでの期間内、前記制御回路に前記第１閾
値とは異なる第２閾値に基づき負荷電流を制御させる第
３回路とを備えることを特徴とする。

【００１２】請求項２に記載の発明に係る過電力保護回
路は、請求項１に記載の過電力保護回路において、前記
所定値は、前記第１平均値と異なる第２平均値であるこ
とを特徴とする。請求項３に記載の発明に係る過電力保
護回路は、請求項１または請求項２に記載の過電力保護
回路において、前記制御回路は、電池の特性試験装置や
電源装置等であることを特徴とする。

【００１３】（作用）請求項１に記載の発明では、定常
的に得られる電力を超えるパルス状電力の継続時間は極
めて短期間であり、しかも頻繁に発生するものではない
点に着目し、まず、第１回路が入力電力の瞬時電力値を
求め、各瞬時電力値を第２回路と第３回路に与える。

【００１４】そして、第２回路は、このようにして求め
た瞬時電力値が制御回路の定常的な入力電力の平均値に
対応する第１平均値を超えるまでは、制御回路に入力す
るパルス状電力の最大値に対応する第１閾値に基づき負
荷電流を制御させる。次に、第３回路が、求めた瞬時電
力値が第１平均値を超えると、定常的な入力電力の平均
値に対応する所定値に到達するまでの期間内、制御回路
に第１閾値とは異なる第２閾値に基づき負荷電流を制御
させる。その後は第２回路が、瞬時電力値が前記所定値
以下となったとき、制御回路に前記第１閾値に基づき負
荷電流を制御させる。

【００１５】つまり、請求項１に記載の発明では、パル
ス状電力の継続期間を３区分し、最初の第１区間と最後
の第３区間では、パルス状電力の瞬時値に応じた負荷電
流を流せるようにし、中間の第２区間ではパルス状電力
の最大値を含むので、制御回路保護の観点から抑制した
負荷電流を流すようにしてある。したがって、パルス状
電力の最初の第１区間と最後の第３区間では、過電力が
扱えるので、容量不足の問題を軽減できる。

【００１６】また、請求項２に記載の発明では、前記所
定値は、前記第１平均値と等値でもよいが、異なる第２
平均値とすることにより、前記第３区間の調整を行うこ
とができる。請求項３に記載の発明では、請求項１，２
に記載の発明に係る過電力保護回路を電子負荷装置や充
放電装置に組み込むことができる。これにより、パルス
放電試験等の一部を実施できるので、必要個数を減らす
ことができる。また、電源装置では、過電力から有効に
保護できる。

【００１７】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は、請求項１乃至請求項３に
対応する実施形態の過電力保護回路を備えた電子負荷装
置の構成例である。図１では、従来例（図４）と同一構
成部分には同一に符号・名称を付してある。

【００１８】本実施形態の過電力保護回路は、ダイオー
ド３８と誤差増幅器３９に加えて、符号を変えた関数発
生器１０，光学的なＦＥＴスイッチ１１，ピーク電力検
出回路１２等を設けてある。図１において、関数発生器
１０の入力端とピーク電力検出回路１２の一方の入力端
とは、端子３１に接続される。ピーク電力検出回路１２
の他方の入力端は、誤差増幅器３９の反転入力端と共に
トランジスタ３３のエミッタ（ソース）と抵抗器３４と
の接続端に接続される。

【００１９】関数発生器１０の出力端とアース間には、
抵抗器Ｒ１，Ｒ２の直列回路が設けられる。抵抗器Ｒ１
とＲ２の接続端は、誤差増幅器３９の非反転入力端に接
続され、また抵抗器Ｒ３を介してＦＥＴスイッチ１１の
ＦＥＴのドレインに接続される。ＦＥＴスイッチ１１の
ＦＥＴのソースは、アースされる。また、ＦＥＴスイッ
チ１１の発光ダイオードは、ピーク電力検出回路１２の
出力端に接続される。

【００２０】次に、ピーク電力検出回路１２は、例えば
図２に示すように構成される。図２において、乗算器２
０は、一方の入力が端子３１に印加される電圧Ｖｉｎで
あり、他方の入力が抵抗器３４による換算電圧で示され
る負荷電流Ｉｉｎである。乗算器２０の出力端と負電源
（−Ｖｃｃ）間には、分圧回路（抵抗器Ｒ７，Ｒ８の直
列回路）が設けられる。抵抗器Ｒ７とＲ８の接続端は、
反転増幅器２２の非反転入力端に接続される。反転増幅
器２２の非反転入力端は、アースされる。

【００２１】反転増幅器２２の出力端は、直列接続され
るダイオードＤ１，抵抗器Ｒ１０及びダイオードＤ２，
抵抗器Ｒ１１の並列回路を介して積分器２３の非反転入
力端に接続される。なお、ダイオードＤ１とＤ２は、互
いに逆極性である。積分器２３の非反転入力端は、アー
スされる。積分器２３の出力端は、比較器２４の非反転
入力端と比較器２５の反転入力端にそれぞれ接続され
る。比較器２４は、反転入力端に所定電圧（＋Ｖ１）が
印加され、出力端がフリップフロップ２６のセット端Ｓ
に接続される。

【００２２】比較器２５は、非反転入力端に所定電圧
（＋Ｖ２）が印加され、出力端がフリップフロップ２６
のリセット端Ｒに接続される。フリップフロップ２６の
出力端Ｑは、ＦＥＴスイッチ１１（の発光ダイオード駆
動回路）に接続される。以上の構成と請求項との対応関
係は、次のようになっている。制御回路には、トランジ
スタ３３と増幅器３５と基準電圧源３７との全体が対応
する。第１回路には、乗算器２０が対応する。第２回路
と第３回路には、関数発生器１０，ピーク電力検出回路
１２のうち乗算器２０を除いた各回路，ＦＥＴスイッチ
１１，誤差増幅器３９及びダイオード３８の全体が対応
する。

【００２３】第１閾値には、ＦＥＴスイッチ１１のオフ
時において誤差増幅器３９の非反転入力端に与えられる
制限電力ｍ／Ｖｉｎが対応する。第２閾値には、ＦＥＴ
スイッチ１１のオン時において誤差増幅器３９の非反転
入力端に与えられる制限電力ｍ’／Ｖｉｎが対応する。
第１平均値には、比較器２４の反転入力端に与えられる
所定電圧（＋Ｖ１）が対応する。所定値（第２平均値）
には、比較器２５の非反転入力端に与えられる所定電圧
（＋Ｖ２）が対応する。

【００２４】以下、実施形態の過電力保護回路の動作を
図１〜図３を参照して説明する。なお、図３は、ＦＥＴ
スイッチのオン・オフの状態と過電力保護領域との関係
図であり、実施形態の過電力保護回路の動作を端的に示
すものである。図１において、関数発生器１０の出力端
には、２つの分圧回路が接続される。１つは、ＦＥＴス
イッチ１１のオフ時における抵抗器Ｒ１，Ｒ２の直列回
路であり、他の１つは、ＦＥＴスイッチ１１のオン時に
おける抵抗器Ｒ１，Ｒ２，Ｒ３の直並列回路である。

【００２５】関数発生器１０は、ＦＥＴスイッチ１１の
オフ時において分圧回路（Ｒ１，Ｒ２）から誤差増幅器
３９の非反転入力端に与えられる制限電力ｍ／Ｖｉｎを
生成し、出力している。また、関数発生器１０は、ＦＥ
Ｔスイッチ１１のオン時において分圧回路（Ｒ１，Ｒ
２，Ｒ３）から誤差増幅器３９の非反転入力端に与えら
れる制限電力ｍ’／Ｖｉｎを生成し、出力している。

【００２６】ここに、定数ｍ、ｍ’（ｍ＞ｍ’）は、パ
ルス状電力の最大値（ピーク値）を制限する定数であ
り、制限電力がパルス状電力の最大値よりも若干大きい
値となるように設定される。したがって、パルス放電試
験時に負荷電流が増加しても、ＦＥＴスイッチ１１がオ
ンしない限り、分圧回路は、抵抗器Ｒ１，Ｒ２の直列回
路からなるので、誤差増幅器３９は、入力条件がＩｉｎ
＜ｍ／Ｖｉｎであり、出力を高レベルにし、ダイオード
３８をオフ状態にする。つまり、トランジスタ３３は、
過電力に応じ必要な負荷電流が流れるような制御動作を
行う。この場合の誤差増幅器３９による過電力保護領域
は、図３の特性曲線Ａで囲まれた領域である。これは、
定常時におけるものである。

【００２７】一方、ＦＥＴスイッチ１１がオンすると、
分圧回路は、抵抗器Ｒ１，Ｒ２の直列回路から抵抗器Ｒ
１，Ｒ２，Ｒ３の直並列回路へ変更されるので、誤差増
幅器３９の非反転入力端に与えられる制限電力が、ｍ／
Ｖｉｎからｍ’／Ｖｉｎに変更される。ｍ／Ｖｉｎ＞
ｍ’／Ｖｉｎであるので、誤差増幅器３９による過電力
保護領域は、図３の特性曲線Ｂで囲まれた領域となり、
小さくなる。

【００２８】ＦＥＴスイッチ１１は、図２に示すフリッ
プフロップ２６の出力端Ｑが高レベルの時オン状態とな
り、低レベルの時オフ状態となる。ＦＥＴスイッチ１１
は、具体的には、次のようにしてオン・オフ制御され
る。図２において、乗算器２０は、入力電圧Ｖｉｎと負
過電流Ｉｉｎを乗算し、瞬時の電力値を逐一求める。各
瞬時の電力値は、分圧回路（Ｒ７，Ｒ８）を介して反転
増幅器２２に出力される。反転増幅器２２は、分圧回路
（Ｒ７，Ｒ８）での分圧電力が、平均電力Ｐａ以上であ
るとき増幅して積分器２３に与える。

【００２９】積分器２３では、Ｐｉｎ＝Ｖｉｎ×Ｉｉｎ
とすると、Ｐｉｎ＞Ｐａのとき、抵抗器Ｒ１０を介した
積分を行い出力を＋方向へ増加させる一方、Ｐａ＞Ｐｉ
ｎのとき、抵抗器Ｒ１１を介した積分を行い出力を−方
向へ増加させる。積分器２３の出力は、（Ｐｉｎ−Ｐ
ａ）×ｔに比例したものとなる。比較器２４は、積分器
２３の出力値が所定電圧（＋Ｖ１）を超えたとき、出力
を高レベルにする。これにより、フリップフロップ２６
が出力を高レベルにし、ＦＥＴスイッチ１１がオン状態
となる。一方、比較器２５は、積分器２３の出力値が所
定電圧（＋Ｖ２）以下のとき、出力を高レベルにする。
これにより、フリップフロップ２６が出力を低レベルに
しＦＥＴスイッチ１１がオフ状態となる。

【００３０】ここに、所定電圧（＋Ｖ１、＋Ｖ２）は、
トランジスタ３３のジャンクション温度との関係で定め
られる。即ち、Ｐｉｎ＞Ｐａの場合において、トランジ
スタ３３の動作温度は、（Ｐｉｎ−Ｐａ）×ｔに比例し
て上昇するが、ジャンクション温度Ｔ_JMAXを超えること
がないようにする必要がある。したがって、所定電圧
（＋Ｖ１）は、Ｐｉｎ＞Ｐａの場合において、（Ｐｉｎ
−Ｐａ）×ｔ∝△ｔ∝積分器２３の出力、の関係から求
めたジャンクション温度Ｔ_JMAXに対応する電圧として定
められる。

【００３１】また、一旦、Ｐｉｎ＞Ｐａとなり、比較器
２４の出力が高レベルとなると、過電力保護領域は、図
３の特性曲線Ｂで囲まれた領域に制限される。所定電圧
（＋Ｖ２）は、この制限が解除され、過電力保護領域が
図３の特性曲線Ａで囲まれた領域に切り替わる電圧であ
る。この制限の解除は、トランジスタ３３のジャンクシ
ョン温度Ｔ_J が下がるのに必要な十分に大きな時間を経
過した後とする必要がある。そのため、抵抗器Ｒ１１
は、抵抗器Ｒ１０よりも大きい抵抗値（Ｒ１１≫Ｒ１
０）のものを使用し、所定電圧（＋Ｖ２）は、このよう
な抵抗器Ｒ１１の抵抗値との関連で定められる。なお、
所定電圧（＋Ｖ１）と所定電圧（＋Ｖ２）は等値でもよ
いが、異なる値でもよい。

【００３２】要するに、図２に示すピーク電力検出回路
では、パルス状電力の発生及びそれの継続期間を検出
し、その継続期間を３区分した最初と最後の区間ではＦ
ＥＴスイッチ１１をオフ状態にし、中間の区間ではＦＥ
Ｔスイッチ１１をオン状態にする。このように、実施形
態の過電力保護回路では、電子負荷装置（制御回路）の
トランジスタ３３に、パルス状電力が最大値を含む期間
では、保護の観点から負荷電流を抑制する制御動作を行
わせ（過電力保護領域を図３の特性曲線Ｂで囲まれた領
域に制限）、その期間の前後ではパルス放電試験時に必
要な負荷電流を流す制御動作を行わせる（過電力保護領
域を定常時の範囲、即ち図３の特性曲線Ａで囲まれた領
域とする）。

【００３３】このとき、トランジスタ３３がパルス放電
試験時に必要な負荷電流を流す制御動作を行う期間は、
極めて短期間であり、試験頻度も多くはないので、発熱
・損傷の問題は、ほぼ無視できると考えられる。したが
って、実施形態の過電力保護回路を備えた電子負荷装置
では、パルス放電試験の一部を実施できる。次に、どの
程度の省スペースが図れるかを検討する。電子負荷装置
の定格電力をＰｂ、パルス状電力をＰｐとすると、上述
した平均電力Ｐａとの関係は、Ｐａ＜Ｐｂ＜Ｐｐであ
る。（Ｐａ／Ｐｂ）の値は、「トランジスタ３３にパル
ス放電試験時に必要な負荷電流を流す制御動作を行わせ
る期間」が、短いときには大きく、長いときには小さく
なるが、例えば（Ｐａ／Ｐｂ）≒０．７、２Ｐａ≒Ｐｐ
とすれば、（Ｐｂ／Ｐｐ）≒０．７となり、約３０％必
要台数を減らすことができる。

【００３４】なお、本実施形態は、電子負荷装置への適
用例であるが、充放電装置にも同様に適用できることは
勿論である。また、同様に電源装置の過電力保護にも適
用できる。最大電流、最大電圧及び最大電力の規定のあ
る可変電源装置では、最大電力の保護が問題となるから
である。更に、例えば、プリンタでは、印字中にキャリ
ッジリターン等が行われた場合に電源からパルス状電力
が供給される。

【００３５】したがって、本発明は、本実施形態に限定
されるものではなく、制御対象電流（電力）が一定とな
るように負荷電流を制御するが、その過程で一時的にパ
ルス状電力が入力する制御回路には、同様に適用できる
ものである。

【００３６】

【発明の効果】以上説明したように、請求項１，２に記
載の発明では、パルス状電力の継続期間の一部において
過電力が扱えるので、容量不足の問題を軽減できる。

【００３７】また、請求項３に記載の発明では、請求項
１，２に記載の発明に係る過電力保護回路を組み込むこ
とにより、過電力試験の一部を実施できる電子負荷装置
や充放電装置が得られる。したがって、必要個数を減ら
すことができ、コストの低減が図れ、省スペースの問題
も改善できる。また、電源装置では、過電力の保護を容
易に行うことができる。

【図面の簡単な説明】

【図１】実施形態の過電力保護回路を備えた電子負荷装
置の構成例である。

【図２】実施形態のピーク検出回路の構成例である。

【図３】ＦＥＴスイッチのオン・オフの状態と過電力保
護領域との関係図である。

【図４】従来の過電力保護回路を備えた電子負荷装置の
構成例である。

【符号の説明】

１０ 関数発生器 １１ ＦＥＴスイッチ １２ ピーク検出回路 ２０ 乗算器 ２２ 反転増幅器 ２３ 積分器 ２４，２５ 比較器 ２６ フリップフロップ ３０ 電池 ３３ トランジスタ ３５，３９ 誤差増幅器 ３７ 基準電圧源

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5G013 AA02 AA09 BA03 CA10 CB02 DA05 5J091 AA01 AA41 CA00 CA56 CA97 FA04 FP02 FP07 GP02 HA02 HA09 HA19 HA25 HA39 HA44 KA00 KA04 KA17 KA31 KA36 KA47 MA21 SA15 TA02

Claims (3)

【特許請求の範囲】
1. 【請求項１】 制御対象電流が一定となるように負荷電
   流を制御する制御回路の入力電力の瞬時電力値を求める
   第１回路と、 前記求めた瞬時電力値が前記制御回路の定常的な入力電
   力の平均値に対応する第１平均値を超えるまで、また前
   記求めた瞬時電力値が定常的な入力電力の平均値に対応
   する所定値以下となったとき、前記制御回路に入力する
   パルス状電力の最大値に対応する第１閾値に基づき負荷
   電流を制御させる第２回路と、 前記求めた瞬時電力値が前記第１平均値を超えて前記所
   定値に到達するまでの期間内、前記制御回路に前記第１
   閾値とは異なる第２閾値に基づき負荷電流を制御させる
   第３回路とを備えることを特徴とする過電力保護回路。
2. 【請求項２】 請求項１に記載の過電力保護回路におい
   て、 前記所定値は、前記第１平均値と異なる第２平均値であ
   ることを特徴とする過電力保護回路。
3. 【請求項３】 請求項１または請求項２に記載の過電力
   保護回路において、 前記制御回路は、電池の特性試験装置や電源装置等であ
   ることを特徴とする過電力保護回路。