JP2000150463A - Method for etching organic interlayer insulating film - Google Patents
Method for etching organic interlayer insulating filmInfo
- Publication number
- JP2000150463A JP2000150463A JP10325447A JP32544798A JP2000150463A JP 2000150463 A JP2000150463 A JP 2000150463A JP 10325447 A JP10325447 A JP 10325447A JP 32544798 A JP32544798 A JP 32544798A JP 2000150463 A JP2000150463 A JP 2000150463A
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer insulating
- etching
- insulating film
- etching method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、有機層間絶縁膜の
エッチング方法に関する。さらに詳しくは、本発明は、
通信高速化のために用いられる低誘電率有機層間絶縁膜
の、フォトレジストに対するエッチング選択比が低くて
も、配線溝またはビアホールを垂直に近い角度で良好に
形成できるエッチング方法に関する。The present invention relates to a method for etching an organic interlayer insulating film. More specifically, the present invention provides
The present invention relates to an etching method capable of forming a wiring groove or a via hole at a nearly vertical angle even if the etching selectivity of a low dielectric constant organic interlayer insulating film used for increasing the communication speed to a photoresist is low.
【０００２】[0002]
【従来の技術】ＵＬＳＩなどの半導体素子の高集積化に
伴い、配線の微細化や多層化が進んでいる。そのため、
層間絶縁膜の平坦化や微細配線の形成が重要になってお
り、これらの課題の解決手段に１つとして、ダマシン法
と呼ばれる埋め込み配線技術が注目されている。2. Description of the Related Art As semiconductor elements such as ULSIs become more highly integrated, wirings are becoming finer and multilayered. for that reason,
The planarization of the interlayer insulating film and the formation of fine wiring are important, and as one of the means for solving these problems, an embedded wiring technique called a damascene method is receiving attention.
【０００３】この埋め込み配線技術では、層間絶縁膜に
配線パターンの溝を形成し、この配線溝内を配線材料で
埋め込んだ後、配線溝内以外の部分の配線材料を、化学
的機械研磨（ＣＭＰ：Chemical Mechanical Polishing)
法などにより除去して、配線溝内にのみ配線材料を残
す。また、同様な方法を用いてビアホール埋め込みプラ
グの形成も可能である。さらに、この埋め込み配線と埋
め込みプラグを連続して形成する方法をデュアルダマシ
ン法という。In this buried wiring technique, a groove of a wiring pattern is formed in an interlayer insulating film, and the inside of the wiring groove is buried with a wiring material. Then, the wiring material other than the inside of the wiring groove is subjected to chemical mechanical polishing (CMP). ： Chemical Mechanical Polishing)
The wiring material is removed only in the wiring groove by removing it by a method or the like. Also, a via-hole buried plug can be formed using a similar method. Further, a method of continuously forming the embedded wiring and the embedded plug is called a dual damascene method.
【０００４】この埋め込み配線技術によれば、配線部分
が層間絶縁膜に埋め込まれた形状で形成されるため、こ
の後の層間絶縁膜の平坦化に極めて有利である。また、
従来の反応性イオンエッチング（ＲＩＥ：Reactive Ion
Etching) 法による加工が困難であった銅（Ｃｕ）配線
の使用が可能になる。このＣｕ配線は、低抵抗かつ高信
頼性のため、次世代配線材料として最も注目されている
ものである。According to the buried wiring technique, since the wiring portion is formed in a shape buried in the interlayer insulating film, it is extremely advantageous for flattening the interlayer insulating film thereafter. Also,
Conventional reactive ion etching (RIE)
It becomes possible to use copper (Cu) wiring, which has been difficult to process by the etching method. This Cu wiring has attracted the most attention as a next-generation wiring material because of its low resistance and high reliability.
【０００５】上述した埋め込み配線のための溝形成時、
そのエッチング制御を簡便に行うために、通常、層間絶
縁膜中にエッチングストッパ層が設けられる。例えば、
従来の酸化シリコン系の層間絶縁膜の場合、窒化シリコ
ン膜がエッチングストッパ層として用いられる。しか
し、窒化シリコンは、その比誘電率が約７と高いため、
層間絶縁膜中に窒化シリコン膜を設けると、層間絶縁膜
全体の比誘電率が高くなってしまうという問題があっ
た。At the time of forming the groove for the buried wiring,
In order to easily perform the etching control, usually, an etching stopper layer is provided in the interlayer insulating film. For example,
In the case of a conventional silicon oxide-based interlayer insulating film, a silicon nitride film is used as an etching stopper layer. However, silicon nitride has a high relative dielectric constant of about 7, so that
When the silicon nitride film is provided in the interlayer insulating film, there is a problem that the relative dielectric constant of the entire interlayer insulating film increases.
【０００６】一方、上述した半導体素子の高集積化に伴
い、配線間隔の縮小化も進んでいる。しかし、配線間隔
の縮小は、配線間容量の増大を招き、半導体素子の動作
速度の劣化や消費電力の増大に繋がる。特に、ロジック
系の半導体素子では、動作速度の劣化は極めて重大な問
題である。On the other hand, with the above-mentioned high integration of semiconductor elements, the wiring intervals have been reduced. However, a reduction in the wiring interval leads to an increase in the capacitance between wirings, which leads to a deterioration in the operation speed of the semiconductor element and an increase in power consumption. In particular, in a logic-based semiconductor element, the deterioration of the operation speed is a very serious problem.
【０００７】そこで、層間絶縁膜として、従来一般に用
いられている酸化シリコン（比誘電率４．２）系の絶縁
膜よりも低誘電率の絶縁膜を用いることが検討されてい
る。例えば、デザインルールが０．１８μｍよりも小さ
くなると、層間絶縁膜の比誘電率は２．５程度以下であ
ることが必要になってくる。Therefore, the use of an insulating film having a dielectric constant lower than that of a silicon oxide (relative dielectric constant: 4.2) based insulating film generally used in the past has been studied. For example, when the design rule is smaller than 0.18 μm, the relative dielectric constant of the interlayer insulating film needs to be about 2.5 or less.
【０００８】さらに、配線間隔が縮小されると、それら
の配線に上層配線をコンタクトさせるためのビアホール
を正確に形成する必要が生じてくる。すなわちビアホー
ルの形成位置が下層配線上から多少でもずれた場合に
は、そのビアホールを形成するエッチング工程で、下層
配線間の絶縁膜もエッチングされ、後のビアホールの埋
め込み時、その部分にも上層配線材料が進入する。この
結果、下層配線の間隔が、それらの間に進入した上層配
線材料によりさらに縮小した形となり、配線間容量が不
測に増大し、最悪の場合には、配線間が短絡するという
問題もあった。Further, when the distance between the wirings is reduced, it becomes necessary to accurately form a via hole for making an upper layer wiring contact the wirings. That is, when the formation position of the via hole is slightly displaced from the lower wiring, the insulating film between the lower wirings is also etched in the etching step of forming the via hole, and when the via hole is buried later, the upper wiring is also formed in that portion. Material enters. As a result, the interval between the lower wirings is further reduced due to the upper wiring material that has entered between them, and the capacitance between the wirings unexpectedly increases, and in the worst case, there is a problem that the wirings are short-circuited. .
【０００９】しかし、フォトリソグラフィー工程におけ
る露光装置の解像度には限界があり、ビアホールの形成
位置が多少ずれることは技術的に避けられない。特に、
微細化及び高集積化が進んだ最近の半導体素子では、コ
ンタクト部での配線幅を他の部分より大きくとることが
困難になって、コンタクト部での配線幅が他の部分と同
じ、いわゆるボーダレスコンタクトとなっている。この
結果、必然的にコンタクト部での下層配線の幅とその上
に形成するビアホールの径とがほぼ等しくなり、上述し
たようなビアホールの位置ずれの問題が深刻化してい
る。However, the resolution of the exposure apparatus in the photolithography process is limited, and it is technically unavoidable that the formation position of the via hole is slightly shifted. In particular,
In recent semiconductor devices that have been miniaturized and highly integrated, it has become difficult to make the wiring width at the contact part larger than other parts, and the wiring width at the contact part is the same as other parts, so-called borderless. It is a contact. As a result, the width of the lower wiring at the contact portion is inevitably substantially equal to the diameter of the via hole formed thereon, and the above-described problem of the positional deviation of the via hole is intensified.
【００１０】そこで、位置ずれなどにより埋め込み配線
間隔が狭くなっても配線間容量の増大が抑えられるよう
に、層間絶縁膜の主要部分やエッチングストッパ層に、
酸化シリコンや窒化シリコンよりも比誘電率が低い有機
低誘電率材料を用いることが検討されている。In order to suppress an increase in inter-wiring capacitance even when the buried wiring interval becomes narrow due to a displacement or the like, a main portion of an interlayer insulating film or an etching stopper layer is provided.
Use of an organic low dielectric constant material having a lower dielectric constant than silicon oxide or silicon nitride has been studied.
【００１１】エッチングストッパ層のみに有機低誘電率
材料を用いる場合、酸化シリコンからなる層間絶縁膜の
下層にエッチングストッパ層として、例えばポリアリー
ルエーテル、ポリキシレン、ポリイミド、ポリナフタレ
ン等も用いることができる。When an organic low dielectric constant material is used only for the etching stopper layer, for example, polyaryl ether, polyxylene, polyimide, polynaphthalene, etc. can be used as an etching stopper layer below the interlayer insulating film made of silicon oxide. .
【００１２】また、層間絶縁膜の主要部分とエッチング
ストッパ層の両層とも有機低誘電率材料を用いる場合、
層間絶縁膜の主要部分には、例えば、シクロパーフルオ
ロヘキサンとシロキサンとの共重合体、ポリペンタフル
オロスチレン、変性ポリテトラフルオロエチレン、ポリ
フルオロメチルベンゼン、フッ化ポリアリールエーテ
ル、フッ化ポリイミド、ポリフッ化ナフタレン、ポリテ
トラフルオロキシレン等が用いられ、エッチングストッ
パ層には、例えば、ポリアリールエーテル、ポリキシレ
ン、ポリイミド、ポリナフタレンなどを用いることがで
きる。In the case where an organic low dielectric constant material is used for both the main part of the interlayer insulating film and the etching stopper layer,
The main part of the interlayer insulating film includes, for example, a copolymer of cycloperfluorohexane and siloxane, polypentafluorostyrene, modified polytetrafluoroethylene, polyfluoromethylbenzene, fluorinated polyarylether, fluorinated polyimide, For example, polyaryl ether, polyxylene, polyimide, polynaphthalene, or the like can be used for the etching stopper layer.
【００１３】図５〜図８に、層間絶縁膜の主要部分とエ
ッチングストッパ層の両層とも有機低誘電率材料を用い
た場合の多層配線の形成プロセスを示す。図において９
０１は下地素子領域、９０２は第一のエッチングストッ
パ層、９０３は第一の層間絶縁膜主要部、９０５はビア
ホール形成用フォトレジスト、９０６はホール部、９０
７はプラグ用メタル、９０８は第二のエッチングストッ
パ層、９０９は第二の層間絶縁膜主要部、９１１は溝形
成用フォトレジスト、９１２は配線溝部、９１３は配線
用メタルである。形成プロセスは以下のように行う。図
５に示すように、まず、（ｉ）下地素子領域９０１上に
第一のエッチングストッパ層９０２、第一の層間絶縁膜
主要部９０３を、順に形成する。次に、（ii）ビアホー
ル形成用フォトレジスト９０５を塗布し、プリベーク−
露光−現像−リンス−ポストベークによりパターニング
する。（iii)ビアホール形成用フォトレジスト９０５を
マスクにして第一の層間絶縁膜主要部９０３をエッチン
グすることによりホール部９０６を形成する。さらに図
６に示すように（iv) 第一のエッチングストッパ層９０
２をエッチングする。（ｖ）プラグ用メタル９０７を成
膜する。（vi）ＣＭＰなどにより、ホール部９０６以外
のプラグ用メタル９０７を除去しプラグを形成する。次
に図７に示すように（vii)第二のエッチングストッパ層
９０８、第二の層間絶縁膜主要部９０９を、順に形成す
る。(viii)配線溝形成用フォトレジスト９１１を塗布
し、プリベーク−露光−現像−リンス−ポストベークに
よりパターニングする。(ix)配線溝形成用フォトレジス
ト９１１をマスクにして第二の層間絶縁膜主要部９０９
をエッチングすることにより配線溝部９１２を形成す
る。さらに図８に示すように（ｘ）第二のエッチングス
トッパ層９０８をエッチングする。（xi）配線用メタル
９１３を成膜する。（xii)ＣＭＰなどにより、配線溝部
９１２以外の配線用メタル９１３を除去し配線を形成す
る。FIGS. 5 to 8 show a process of forming a multi-layer wiring in a case where an organic low dielectric constant material is used for both a main part of an interlayer insulating film and an etching stopper layer. 9 in the figure
01 is a base element region, 902 is a first etching stopper layer, 903 is a main portion of a first interlayer insulating film, 905 is a photoresist for forming a via hole, 906 is a hole portion, 90
Reference numeral 7 denotes a metal for a plug, 908 denotes a second etching stopper layer, 909 denotes a main part of the second interlayer insulating film, 911 denotes a photoresist for forming a groove, 912 denotes a wiring groove, and 913 denotes a wiring metal. The formation process is performed as follows. As shown in FIG. 5, first, (i) a first etching stopper layer 902 and a first main part 903 of an interlayer insulating film are sequentially formed on a base element region 901. Next, (ii) a via hole forming photoresist 905 is applied and pre-baked.
Patterning is performed by exposure-development-rinse-post-bake. (Iii) The first interlayer insulating film main portion 903 is etched by using the via hole forming photoresist 905 as a mask to form a hole portion 906. Further, as shown in FIG. 6, (iv) first etching stopper layer 90
2 is etched. (V) A plug metal 907 is formed. (Vi) The plug metal 907 other than the hole 906 is removed by CMP or the like to form a plug. Next, as shown in FIG. 7, (vii) a second etching stopper layer 908 and a second main portion 909 of an interlayer insulating film are formed in this order. (viii) A photoresist 911 for forming wiring grooves is applied and patterned by pre-bake-exposure-development-rinse-post-bake. (ix) Second main portion 909 of interlayer insulating film using photoresist 911 for forming wiring groove as a mask
Is etched to form a wiring groove 912. Further, as shown in FIG. 8, (x) the second etching stopper layer 908 is etched. (Xi) A wiring metal 913 is formed. (Xii) The wiring metal 913 other than the wiring groove 912 is removed by CMP or the like to form a wiring.
【００１４】例えば、エッチングストッパ層９０２，９
０８としてポリアリールエーテルを用い、層間絶縁膜主
要部９０３，９０９としてシクロパーフルオロカーボン
ポリマとシロキサンとの共重合体を用い、エッチング装
置としてマグネトロンＲＩＥ（Reactie Ion Etching)装
置を用いて、 基板温度 ： ２５℃ ガス ： Ｃ4 Ｆ8 ／ＣＯ／Ａｒ／Ｏ2（２
０／２００／３００／１０ｓｃｃｍ） 圧力 ： ２０ｍＴｏｒｒ ＲＦパワー ： ２ｋＷ の条件で、層間絶縁膜主要部９０３，９０９のエッチン
グを行うと、エッチングストッパ層９０２、９０８に対
するエッチング速度比、すなわち選択比は５程度にな
り、ホール部９０６及び配線溝部９１２の形成が可能に
なる。For example, the etching stopper layers 902, 9
Substrate temperature: 25 using polyaryl ether as 08, using a copolymer of cycloperfluorocarbon polymer and siloxane as main parts of interlayer insulating films 903 and 909, and using a magnetron RIE (Reactie Ion Etching) apparatus as an etching apparatus. ° C gas: C 4 F 8 / CO / Ar / O 2 (2
When the main portions 903 and 909 of the interlayer insulating film are etched under the conditions of pressure: 20 mTorr and RF power: 2 kW, the etching rate ratio to the etching stopper layers 902 and 908, that is, the selectivity is about 5. The hole 906 and the wiring groove 912 can be formed.
【００１５】[0015]
【発明が解決しようとする課題】しかしながら、図５〜
図８に示したような有機層間絶縁膜のエッチング処理を
行う場合、フォトレジストとの選択比が大きくとれず、
アスペクト比の高いホールなどの形成が難しいという問
題がある。SUMMARY OF THE INVENTION However, FIGS.
When the etching treatment of the organic interlayer insulating film as shown in FIG. 8 is performed, the selectivity with the photoresist cannot be increased, and
There is a problem that it is difficult to form holes having a high aspect ratio.
【００１６】本発明の主たる目的は、上述した有機層間
絶縁膜の従来のエッチング処理方法における問題点を解
決し、エッチング選択比を大きくとることができ、アス
ペクト比が高い形状でも良好に形成可能なエッチング方
法を提供することにある。A main object of the present invention is to solve the above-mentioned problems in the conventional method of etching an organic interlayer insulating film, to increase the etching selectivity, and to favorably form even a shape having a high aspect ratio. It is to provide an etching method.
【００１７】[0017]
【課題を解決するための手段】本発明者は、従来の有機
層間絶縁膜のエッチング方法における上述した問題点を
解決し、上記目的を達成すべく鋭意努力した結果、本発
明に到達した。すなわち本発明は、有機層間絶縁膜上に
無機膜を形成する工程と、該無機膜上にフォトレジスト
のパターンを形成する工程と、該フォトレジストのパタ
ーンをマスクとして該無機膜をエッチングする工程と、
エッチングされた該無機膜をマスクとして該有機層間絶
縁膜をエッチングする工程と、該無機膜を除去する工程
とを含むことを特徴とする有機層間絶縁膜のエッチング
方法である。Means for Solving the Problems The present inventor has solved the above-mentioned problems in the conventional method for etching an organic interlayer insulating film and has made intensive efforts to achieve the above object, and as a result, has reached the present invention. That is, the present invention provides a step of forming an inorganic film on an organic interlayer insulating film, a step of forming a photoresist pattern on the inorganic film, and a step of etching the inorganic film using the photoresist pattern as a mask. ,
A method of etching an organic interlayer insulating film, comprising: a step of etching the organic interlayer insulating film using the etched inorganic film as a mask; and a step of removing the inorganic film.
【００１８】本発明を用いることにより、マスクに対す
るエッチング選択比を大きくとることができ、アスペク
ト比が高い形状でも形成可能なエッチング方法を提供す
ることが可能である。By using the present invention, it is possible to increase the etching selectivity with respect to the mask, and to provide an etching method capable of forming a shape having a high aspect ratio.
【００１９】[0019]
【発明の実施の形態】本発明の有機層間絶縁膜のエッチ
ング方法を図１〜図４を用いて説明する。１０１は下地
素子領域、１０２は第一のエッチングストッパ層、１０
３は第一の層間絶縁膜主要部、１０４は第一の無機膜、
１０５はビアホール形成用フォトレジスト、１０６はホ
ール部、１０７はプラグ用メタル、１０８は第二のエッ
チングストッパ層、１０９は第二の層間絶縁膜主要部、
１１０は第二の無機膜、１１１は溝形成用フォトレジス
ト、１１２は配線溝部、１１３は配線用メタルである。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for etching an organic interlayer insulating film according to the present invention will be described with reference to FIGS. 101 is a base element region, 102 is a first etching stopper layer, 10
3 is a main part of the first interlayer insulating film, 104 is a first inorganic film,
Reference numeral 105 denotes a photoresist for forming a via hole, 106 denotes a hole, 107 denotes a metal for a plug, 108 denotes a second etching stopper layer, 109 denotes a main part of a second interlayer insulating film,
110 is a second inorganic film, 111 is a photoresist for forming a groove, 112 is a wiring groove, and 113 is a metal for wiring.
【００２０】形成プロセスは以下のようである。図１に
示すように、まず（ｉ）ＦＥＴ素子領域１０１上に第一
のエッチングストッパ層１０２、第一の層間絶縁膜主要
部１０３を、順に形成する。次に、（ii）第一の無機膜
１０４を形成した上にビアホール形成用フォトレジスト
１０５を塗布し、プリベーク−露光−現像−リンス−ポ
ストベークによりパターニングする。（iii)ビアホール
形成用フォトレジスト１０５をマスクにして第一の無機
膜１０４及び第一の層間絶縁膜主要部１０３を順にエッ
チングすることによりホール部１０６を形成する。さら
に図２に示すように（iv）第一のエッチングストッパ層
１０２をエッチングする。（ｖ）プラグ用メタル１０７
を成膜する。（vi）ＣＭＰやエッチバック法などによ
り、ホール部１０６以外のプラグ用メタル１０７を除去
しプラグを形成する。次に図３に示すように(vii) 第二
のエッチングストッパ層１０８、第二の層間絶縁膜主要
部１０９を、順に形成する。(viii)第二の無機膜１１０
を形成した上に配線溝形成用フォトレジスト１１１を塗
布し、プリベーク−露光−現像−リンス−ボストベーク
によりパターニングする。（ix）配線溝形成用フォトレ
ジスト１１１をマスクにして第二の無機膜１１０及び第
二の層間絶縁膜主要部１０９を順にエッチングすること
により配線溝部１１２を形成する。さらに図４に示すよ
うに（ｘ）第二のエッチングストッパ層１０８をエッチ
ングする。（xi）配線用メタル１１３を成膜する。（xi
i)ＣＭＰやエッチバック法などにより、配線溝部１１２
以外の配線用メタル１１３を除去し配線を形成する。The forming process is as follows. As shown in FIG. 1, first, (i) a first etching stopper layer 102 and a first main portion 103 of an interlayer insulating film are sequentially formed on an FET element region 101. Next, (ii) after forming the first inorganic film 104, a photoresist 105 for forming a via hole is applied and patterned by pre-bake-exposure-development-rinse-post-bake. (Iii) The hole portion 106 is formed by etching the first inorganic film 104 and the first interlayer insulating film main portion 103 sequentially using the photoresist 105 for via hole formation as a mask. Further, as shown in FIG. 2, (iv) the first etching stopper layer 102 is etched. (V) Plug metal 107
Is formed. (Vi) The plug metal 107 other than the hole 106 is removed by CMP or etch-back method to form a plug. Next, as shown in FIG. 3, (vii) a second etching stopper layer 108 and a second main portion 109 of the interlayer insulating film are sequentially formed. (viii) Second inorganic film 110
Is formed, and a photoresist 111 for forming a wiring groove is applied, and patterned by pre-bake-exposure-development-rinse-bost bake. (Ix) The wiring groove 112 is formed by sequentially etching the second inorganic film 110 and the second main part 109 of the second interlayer insulating film using the wiring groove forming photoresist 111 as a mask. Further, as shown in FIG. 4, (x) the second etching stopper layer 108 is etched. (Xi) The wiring metal 113 is formed. (Xi
i) The wiring groove 112 is formed by CMP or an etch back method.
The wiring metal 113 other than that is removed to form a wiring.
【００２１】具体的に例えば、無機膜１０４、１１０と
してＡｌ−Ｓｉ膜、エッチングストッパ層１０２、１０
８としてポリアリールエーテル、層間絶縁膜主要部１０
３、１０９としてシクロパーフルオロカーボンポリマと
シロキサンとの共重合体を用い、エッチング装置として
マグネトロンＲＩＥ装置を用いて、 基板温度 ： ２５℃ ガス ： Ｃ4 Ｆ8 ／ＣＯ／Ａｒ／Ｏ2（２
０／２００／３００／１０ｓｃｃｍ） 圧力 ： ２０ｍＴｏｒｒ ＲＦパワー ： ２ｋＷ の条件で、層間絶縁膜主要部１０３，１０９のエッチン
グを行うと、無機膜１０４、１１０に対するエッチング
速度比、すなわち選択比は１０Ｖ以上になり、良好なビ
アホール部１０６及び配線溝部１１２の形成が可能にな
る。More specifically, for example, Al—Si films as the inorganic films 104 and 110, the etching stopper layers 102 and
8 as polyaryl ether, main part of interlayer insulating film 10
Using a copolymer of cycloperfluorocarbon polymer and siloxane as 109 and using a magnetron RIE device as an etching device, substrate temperature: 25 ° C. gas: C 4 F 8 / CO / Ar / O 2 (2
0/200/300/10 sccm) Pressure: 20 mTorr RF power: 2 kW When etching the main parts 103 and 109 of the interlayer insulating film, the etching rate ratio with respect to the inorganic films 104 and 110, that is, the selection ratio becomes 10 V or more. As a result, it is possible to form good via holes 106 and wiring grooves 112.
【００２２】本発明の有機層間絶縁膜のエッチング方法
において用いられる無機膜としては、Ａｌ，Ｔｉ，Ｖ，
Ｃｒ，Ｎｉ，Ｍｏ，Ｔａ，Ｗ，Ａｕ，Ｐｔなどの群から
選択される少なくとも１種を主成分とする金属膜または
これらの合金膜、Ｓｉ，Ｃのうち少なくともいずれかを
主成分とするアモルファス膜、ポリクリスタル膜または
単結晶膜、Ｓｉ，Ａｌ，Ｔａ，Ｔｉ，Ｃｒの酸化膜、窒
化膜または炭化膜など、有機層間絶縁膜のエッチング選
択比が大きくとれるものであればいずれも適用可能であ
る。具体的には、純Ａｌ，ＡｌＳｉ，ＡｌＣｕ，ＡｌＳ
ｉＣｕ，ＡｌＯ，ＡｌＣ，純Ｔｉ，ＴｉＮ，ＴｉＳｉ，
ＴｉＷ，ＴｉＯ，ＴｉＣ，純Ｔａ，ＴａＮ，ＴａＳｉ，
ＴａＷ，ＴａＯ，ＴａＣ，純Ｃｒ，ＡｌＣｒ，ＣｒＳ
ｉ，ＣｒＯ，ＣｒＣ，純Ｎｉ，ＡｌＮｉ，ＮｉＣｒ，Ｎ
ｉＳｉ，純Ｍｏ，ＭｏＳｉ，ＭｏＷ，純Ｗ，ＷＳｉ，Ｗ
Ｎ，純Ｐｔ，ＰｔＳｉ，ａ−Ｓｉ，ｐｏｌｙ−Ｓｉ，ａ
−ＳｉＣ，ｐｏｌｙ−ＳｉＣ，ａ−Ｃ，ｐｏｌｙ−Ｃ ＳｉＯ，ＳｉＮ，ＳｉＣＯＮ，ＳｉＯＮ等である。また
これらの組成は化学量論比を満たしていても、いなくて
もよい。The inorganic film used in the method for etching an organic interlayer insulating film of the present invention includes Al, Ti, V,
Metal films containing at least one selected from the group consisting of Cr, Ni, Mo, Ta, W, Au, Pt, or alloy films thereof, and amorphous films containing at least one of Si and C as main components Any film such as a film, a polycrystal film or a single crystal film, an oxide film of Si, Al, Ta, Ti, and Cr, a nitride film, or a carbide film can be used as long as the etching selectivity of the organic interlayer insulating film can be made large. is there. Specifically, pure Al, AlSi, AlCu, AlS
iCu, AlO, AlC, pure Ti, TiN, TiSi,
TiW, TiO, TiC, pure Ta, TaN, TaSi,
TaW, TaO, TaC, pure Cr, AlCr, CrS
i, CrO, CrC, pure Ni, AlNi, NiCr, N
iSi, pure Mo, MoSi, MoW, pure W, WSi, W
N, pure Pt, PtSi, a-Si, poly-Si, a
-SiC, poly-SiC, aC, poly-C SiO, SiN, SiCON, SiON and the like. These compositions may or may not satisfy the stoichiometric ratio.
【００２３】本発明の有機層間絶縁膜のエッチング方法
において用いられるフォトレジストとしては、一般に用
いられているノボラック系レジスト、環化ゴム系レジス
ト、メタクリレート系レジスト、スチレン系レジスト、
イミド系レジストなど、また化学増幅型レジスト、フラ
ーレン分散型レジストなどでも、無機膜のエッチング選
択比が大きくとれるものであれば適用可能である。As the photoresist used in the method for etching an organic interlayer insulating film of the present invention, generally used novolak-based resist, cyclized rubber-based resist, methacrylate-based resist, styrene-based resist,
An imide-based resist, a chemically amplified resist, a fullerene-dispersed resist, or the like can be applied as long as the etching selectivity of the inorganic film can be increased.
【００２４】本発明の有機層間絶縁膜のエッチング方法
において用いられる有機層間絶縁膜としては、ポリアリ
ールエーテルなどの有機エーテルポリマまたはそのフッ
素化物、ポリスチレン、ポリキシレン、ポリナフタレン
などの芳香族化合物ポリマまたはそのフッ素化物、ポリ
チレン、ポリプロペン、ポリブチレンなどの脂肪族化合
物ポリマまたはそのフッ素化物、ポリシクロブテン、ポ
リシクロペンテンなどの脂環族化合物ポリマまたはその
フッ素化物、ポリイミド化合物またはそのフッ素化物、
ポリシキロキサン化合物またはそのフッ素化物、アルコ
キシシラン化合物ポリマまたはそのフッ素化物、フラー
レン分散ポリマまたはそのフッ素化物など、比誘電率が
２．５以下、より好ましくは２．０以下の材料であれば
適用可能である。As the organic interlayer insulating film used in the method for etching an organic interlayer insulating film of the present invention, an organic ether polymer such as polyaryl ether or a fluorinated product thereof, an aromatic compound polymer such as polystyrene, polyxylene, polynaphthalene or the like. The fluorinated product, polyethylene, polypropene, aliphatic compound polymer such as polybutylene or fluorinated product thereof, polycyclobutene, alicyclic compound polymer such as polycyclopentene or fluorinated product thereof, polyimide compound or fluorinated product thereof,
Polysilicon compounds or their fluorinated products, alkoxysilane compound polymers or their fluorinated products, fullerene-dispersed polymers or their fluorinated products, etc., can be used as long as their relative dielectric constant is 2.5 or less, more preferably 2.0 or less It is.
【００２５】本発明の有機層間絶縁膜のエッチング方法
に用いられるエッチング装置は、一般的に用いられてい
る平行平板型（ＣＣＰ：Capacitively Coupled Plasm
a)、マグネトロンＲＩＥ型（Reactive Ion Etching) 、
誘導結合型（ＩＣＰ：Inductively Coupled Plasma）、
電子サイクロトロン共鳴型（ＥＣＲ：Electron Cyclotr
on Resonance) 、ヘリコン波型（ＨＷＰ：Helicon Wave
Plasma)でも、表面波型（ＳＷＰ：Surface-Wave Plasm
a)、表面波干渉型（ＳＩＰ：Surface-Wave-Interfered
Plasma) でも適用可能である。An etching apparatus used in the method for etching an organic interlayer insulating film of the present invention is a generally used parallel plate type (CCP: Capacitively Coupled Plasm).
a), magnetron RIE type (Reactive Ion Etching),
Inductively coupled plasma (ICP),
Electron cyclotron resonance type (ECR: Electron Cyclotr)
on Resonance), Helicon Wave type (HWP: Helicon Wave)
Plasma), surface wave type (SWP: Surface-Wave Plasm)
a), surface wave interference type (SIP: Surface-Wave-Interfered)
Plasma) is also applicable.
【００２６】本発明のエッチング方法に用いられるエッ
チング用ガスとしては、Ｆ2 ，ＣＦ 4 ，ＣＨ2 Ｆ2 ，Ｃ
2 Ｆ6 ，Ｃ4 Ｆ8 ，ＣＦ2 Ｃｌ2 ．ＳＦ6 ，ＮＦ3 ，Ｃ
ｌ2，ＣＣｌ4 ，ＣＨ2 Ｃｌ2 ，Ｃ2 Ｃｌ6 ，ＢＣｌ
3 ，ＨＢｒ，Ｏ2 ，Ｏ3 ，Ｈ2Ｏ，Ｈ2 ，ＮＯ，Ｎ2
Ｏ，ＮＯ2 ，ＣＯ2 ，ＣＯ，Ａｒ，Ｈｅ，Ｎｅ，Ｘｅ，
Ｋｒなどの単独ガスまたはこれらを複数組み合わせた混
合ガスが適用可能である。The edge used in the etching method of the present invention is
As the gas for chining, FTwo , CF Four , CHTwo FTwo , C
Two F6 , CFour F8 , CFTwo ClTwo . SF6 , NFThree , C
lTwo, CClFour , CHTwo ClTwo , CTwo Cl6 , BCl
Three , HBr, OTwo , OThree , HTwoO, HTwo , NO, NTwo
O, NOTwo , COTwo , CO, Ar, He, Ne, Xe,
A single gas such as Kr or a mixture of
Combined gas is applicable.
【００２７】特に無機膜のエッチングに用いられるガス
は、ハロゲン原子を含み、有機層間絶縁膜に用いられる
ガスは、酸素または水素原子を含むことが好ましい。In particular, the gas used for etching the inorganic film preferably contains a halogen atom, and the gas used for the organic interlayer insulating film preferably contains an oxygen or hydrogen atom.
【００２８】本発明の有機層間絶縁膜のエッチング方法
におけるエッチングを行う際のリアクタ内の圧力は０．
１ｍＴｏｒｒないし１Ｔｏｒｒの範囲、より好ましく
は、２ｍＴｏｒｒから５０ｍＴｏｒｒの範囲から選択す
ることができる。In the method of etching an organic interlayer insulating film according to the present invention, the pressure in the reactor at the time of performing the etching is set to 0.1.
It can be selected from the range of 1 mTorr to 1 Torr, more preferably the range of 2 mTorr to 50 mTorr.
【００２９】[0029]
【実施例】以下実施例を挙げて本発明の有機層間絶縁膜
のエッチング方法をより具体的に説明するが、本発明は
これら実施例に限定されるものではない。EXAMPLES Hereinafter, the method for etching an organic interlayer insulating film of the present invention will be described more specifically with reference to examples, but the present invention is not limited to these examples.
【００３０】実施例１ 無機膜としてＡｌ膜を用いた本発明の有機層間絶縁膜の
エッチング方法を図１ないし図４を用いて説明する。Embodiment 1 A method for etching an organic interlayer insulating film of the present invention using an Al film as an inorganic film will be described with reference to FIGS.
【００３１】図において１０１は下地ＭＯＳ−ＦＥＴ素
子領域、１０２は第一のエッチングストッパ層であるポ
リアリールエーテル、１０３は第一の層間絶縁膜である
シクロパーフルオロカーボンポリマ−シロキサン共重合
体、１０４は第一の無機膜であるＡｌ膜、１０５はビア
ホール形成用フォトレジスト、１０６はビアホール部、
１０７はプラグ用Ｃｕ、１０８は第二のエッチングスト
ッパ層であるポリアリールエーテル、１０９は第二の層
間絶縁膜であるシクロパーフルオロカーボンポリマ−シ
ロキサン共重合体、１１０は第二の無機膜であるＡｌ
膜、１１１は溝形成用フォトレジスト、１１２は配線溝
部、１１３は配線用Ｃｕである。In the figure, 101 is a base MOS-FET element region, 102 is a polyaryl ether as a first etching stopper layer, 103 is a cycloperfluorocarbon polymer-siloxane copolymer as a first interlayer insulating film, and 104 is Al film which is a first inorganic film, 105 is a via hole forming photoresist, 106 is a via hole portion,
107 is Cu for a plug, 108 is a polyaryl ether as a second etching stopper layer, 109 is a cycloperfluorocarbon polymer-siloxane copolymer as a second interlayer insulating film, and 110 is Al as a second inorganic film.
A film, 111 is a photoresist for forming a groove, 112 is a wiring groove, and 113 is Cu for wiring.
【００３２】形成プロセスは以下のようである。まず、
（ｉ）下地ＭＯＳ−ＦＥＴ素子領域１０１上に第一のエ
ッチングストッパ層１０２、第一の層間絶縁膜１０３
を、塗布法により順に形成する。次に（ii）第一の無機
膜１０４をスパッタリング法により形成した上にビアホ
ール形成用フォトレジスト１０５を塗布し、プリベーク
−露光−現像−リンス−ポストベークによりパターニン
グする。（iii)ビアホール形成用フォトレジスト１０５
をマスクにして第一の無機膜１０４を、 エッチング装置 ： ＥＣＲエッチャ 基板温度 ： ２５℃ ガス ： ＢＣｌ3 （１００ｓｃｃｍ） 圧力 ： ３０ｍＴｏｒｒ ＭＷパワー ： １．５ｋＷ ＲＦパワー ： ０．３ｋＷ の条件で、さらに第一の層間絶縁膜１０３を、 エッチング装置 ： マグネトロンＲＩＥ 基板温度 ： ２５℃ ガス ： Ｃ4 Ｆ8 ／ＣＯ／Ａｒ／Ｏ2（１
０／８０／１５０／２０ｓｃｃｍ） 圧力 ： ２０ｍＴｏｒｒ ＲＦパワー ： １．５ｋＷ の条件で、順にエッチングすることによりビアホール部
１０６を形成する。The forming process is as follows. First,
(I) First etching stopper layer 102 and first interlayer insulating film 103 on base MOS-FET element region 101
Are sequentially formed by a coating method. Next, (ii) a via hole forming photoresist 105 is applied after forming the first inorganic film 104 by a sputtering method, and is patterned by pre-bake-exposure-development-rinse-post-bake. (Iii) Via hole forming photoresist 105
Is used as a mask to form a first inorganic film 104 under the following conditions: etching apparatus: ECR etcher substrate temperature: 25 ° C. gas: BCl 3 (100 sccm) pressure: 30 mTorr MW power: 1.5 kW RF power: 0.3 kW One interlayer insulating film 103 is etched using an etching device: magnetron RIE, a substrate temperature: 25 ° C., a gas: C 4 F 8 / CO / Ar / O 2 (1
0/80/150/20 sccm) Pressure: 20 mTorr RF power: 1.5 kW The via hole 106 is formed by etching in order.
【００３３】さらに図２に示すように（iv）第一のエッ
チングストッパ層１０２を、 エッチング装置 ： ＩＣＰプラズマエッチャ 基板温度 ： ２５℃ ガス ： Ｏ2 （１５０ｓｃｃｍ） 圧力 ： ３０ｍＴｏｒｒ ＲＦパワー ： ２．０ｋＷ バイアスパワー ： ０．２ｋＷ の条件でエッチングする。この際、図１に示したビアホ
ール形成用フォトレジスト１０５も酸素プラズマにより
アッシングされ除去される。（ｖ）プラグ用メタル１０
７をメッキ法により形成する。（vi）ＣＭＰにより、ビ
アホール部１０６以外のプラグ用メタル１０７を除去し
プラグを形成する。Further, as shown in FIG. 2, (iv) the first etching stopper layer 102 is formed by using an etching apparatus: ICP plasma etcher substrate temperature: 25 ° C. gas: O 2 (150 sccm) pressure: 30 mTorr RF power: 2.0 kW Etching is performed under the condition of bias power: 0.2 kW. At this time, the via hole forming photoresist 105 shown in FIG. 1 is also ashed and removed by oxygen plasma. (V) Metal for plug 10
7 is formed by a plating method. (Vi) The plug metal 107 other than the via hole 106 is removed by CMP to form a plug.
【００３４】次に図３に示すように（vii)第二のエッチ
ングストッパ層１０８、第二の層間絶縁膜１０９を、塗
布法により順に形成する。（viii) 第二の無機膜１１０
をスパッタリング法により形成した上に配線溝形成用フ
ォトレジスト１１１を塗布し、プリベーク−露光−現像
−リンス−ポストベークによりパターニングする。（i
x）配線溝形成用フォトレジスト１１１をマスクにして
第二の無機膜１１０を、 エッチング装置 ： ＥＣＲエッチャ 基板温度 ： ２５℃ ガス ： ＢＣｌ3 （１００ｓｃｃｍ） 圧力 ： ３ｍＴｏｒｒ ＭＷパワー ： １．５ｋＷ ＲＦパワー ： ０．３ｋＷ の条件で、さらに第一の層間絶縁膜１０９を、 エッチング装置 ： マグネトロンＲＩＥ 基板温度 ： ２５℃ ガス ： Ｃ4 Ｆ8 ／ＣＯ／Ａｒ／Ｏ2（１
０／８０／１５０／２０ｓｃｃｍ） 圧力 ： ２０ｍＴｏｒｒ ＲＦパワー ： １．５ｋＷ の条件で、順にエッチングすることにより配線溝部１１
２を形成する。Next, as shown in FIG. 3, (vii) a second etching stopper layer 108 and a second interlayer insulating film 109 are sequentially formed by a coating method. (Viii) Second inorganic film 110
Is formed by a sputtering method, and a photoresist 111 for forming a wiring groove is applied, and is patterned by prebaking-exposure-developing-rinsing-postbaking. (I
x) Using the photoresist 111 for forming the wiring groove as a mask, the second inorganic film 110 is etched using an etching apparatus: ECR etcher Substrate temperature: 25 ° C. Gas: BCl 3 (100 sccm) Pressure: 3 mTorr MW power: 1.5 kW RF power: Under the condition of 0.3 kW, the first interlayer insulating film 109 is further etched by an etching apparatus: magnetron RIE, a substrate temperature: 25 ° C., a gas: C 4 F 8 / CO / Ar / O 2 (1
0/80/150/20 sccm) Pressure: 20 mTorr RF power: 1.5 kW Under the condition of etching, the wiring groove portion 11 is etched in order.
Form 2
【００３５】さらに図４に示すように（ｘ）第二のエッ
チングストッパ層１０８を、 エッチング装置 ： ＩＣＰプラズマエッチャ 基板温度 ： ２５℃ ガス ： Ｏ2 （１５０ｓｃｃｍ） 圧力 ： ３０ｍＴｏｒｒ ＲＦパワー ： ２．０ｋＷ バイアスパワー ： ０．２ｋＷ の条件でエッチングする。この際、図３に示した配線形
成用フォトレジスト１１１も酸素プラズマによりアッシ
ングされ除去される。（xi）配線用メタル１１３をメッ
キ法により形成する。（xii)ＣＭＰにより、配線溝部１
１２以外の配線用メタル１１３を除去し配線を形成す
る。Further, as shown in FIG. 4, (x) the second etching stopper layer 108 is formed by etching the following: an etching apparatus: ICP plasma etcher substrate temperature: 25 ° C. gas: O 2 (150 sccm) pressure: 30 mTorr RF power: 2.0 kW Etching is performed under the condition of bias power: 0.2 kW. At this time, the wiring forming photoresist 111 shown in FIG. 3 is also ashed and removed by oxygen plasma. (Xi) The wiring metal 113 is formed by plating. (Xii) By CMP, the wiring groove 1
The wiring metal 113 other than 12 is removed to form a wiring.
【００３６】無機膜に対する有機層間絶縁膜の選択比は
１４であり、最終的に良好な形状の埋め込み配線と埋め
込みビアホール部が形成された。The selectivity of the organic interlayer insulating film to the inorganic film was 14, and finally a buried wiring and a buried via hole having a good shape were formed.
【００３７】実施例２ 無機膜としてａ−Ｓｉ膜を用いた本発明の有機層間絶縁
膜のエッチング方法を図１ないし図４を用いて説明す
る。Embodiment 2 A method for etching an organic interlayer insulating film of the present invention using an a-Si film as an inorganic film will be described with reference to FIGS.
【００３８】図において１０１は下地ＭＯＳ−ＦＥＴ素
子領域、１０２は第一のエッチングストッパ層であるポ
リアリールエーテル、１０３は第一の層間絶縁膜である
シクロパーフルオロカーボンポリマ−シロキサン共重合
体、１０４は第一の無機膜であるａ−Ｓｉ膜、１０５は
ビアホール形成用フォトレジスト、１０６はビアホール
部、１０７はプラグ用Ｃｕ、１０８は第二のエッチング
ストッパ層であるポリアリールエーテル、１０９は第二
の層間絶縁膜であるシクロパーフルオロカーボンポリマ
−シロキサン共重合体、１１０は第二の無機膜であるａ
−Ｓｉ膜、１１１は溝形成用フォトレジスト、１１２は
配線溝部、１１３は配線用Ｃｕである。形成プロセスは
以下のようである。まず、（ｉ）下地ＭＯＳ−ＦＥＴ素
子領域１０１上に第一のエッチングストッパ層１０２、
第一の層間絶縁膜１０３を、塗布法により順に形成す
る。次に（ii）第一の無機膜１０４をスパッタリング法
により形成した上にビアホール形成用フォトレジスト１
０５を塗布し、プリベーク−露光−現像−リンス−ポス
トベークによりパターニングする。（iii)ビアホール形
成用フォトレジスト１０５をマスクにして第一の無機膜
１０４を、 エッチング装置 ： マグネトロンＲＩＥ 基板温度 ： ２５℃ ガス ： Ｃｌ2 （１００ｓｃｃｍ） 圧力 ： ３０ｍＴｏｒｒ ＲＦパワー ： ２．０ｋＷ ＲＦパワー ： ０．３ｋＷ の条件で、さらに第一の層間絶縁膜１０３を、 エッチング装置 ： マグネトロンＲＩＥ 基板温度 ： ２５℃ ガス ： Ｃ4 Ｆ8 ／ＣＯ／Ａｒ／Ｏ2（１
０／８０／１５０／２０ｓｃｃｍ） 圧力 ： ２０ｍＴｏｒｒ ＲＦパワー ： １．５ｋＷ の条件で、順にエッチングすることによりビアホール部
１０６を形成する。In the drawing, 101 is a base MOS-FET element region, 102 is a polyaryl ether as a first etching stopper layer, 103 is a cycloperfluorocarbon polymer-siloxane copolymer as a first interlayer insulating film, and 104 is A-Si film which is a first inorganic film, 105 is a photoresist for forming a via hole, 106 is a via hole, 107 is Cu for a plug, 108 is a polyaryl ether which is a second etching stopper layer, and 109 is a second A cycloperfluorocarbon polymer-siloxane copolymer as an interlayer insulating film, 110 is a second inorganic film a
-Si film, 111 is a photoresist for forming a groove, 112 is a wiring groove, and 113 is Cu for wiring. The formation process is as follows. First, (i) a first etching stopper layer 102 is formed on a base MOS-FET element region 101;
The first interlayer insulating film 103 is sequentially formed by a coating method. Next, (ii) a first inorganic film 104 is formed by a sputtering method, and a photoresist 1 for forming a via hole is formed.
05 is applied and patterned by pre-bake-exposure-develop-rinse-post-bake. (Iii) The first inorganic film 104 is etched using the via hole forming photoresist 105 as a mask. Etching apparatus: magnetron RIE Substrate temperature: 25 ° C. Gas: Cl 2 (100 sccm) Pressure: 30 mTorr RF power: 2.0 kW RF power: Under the condition of 0.3 kW, the first interlayer insulating film 103 is further etched by an etching apparatus: magnetron RIE, a substrate temperature: 25 ° C., a gas: C 4 F 8 / CO / Ar / O 2 (1
0/80/150/20 sccm) Pressure: 20 mTorr RF power: 1.5 kW The via hole 106 is formed by etching in order.
【００３９】さらに図２に示すように（iv）第一のエッ
チングストッパ層１０２を、 エッチング装置 ： ＩＣＰプラズマエッチャ 基板温度 ： ２５℃ ガス ： Ｏ2 （１５０ｓｃｃｍ） 圧力 ： ３０ｍＴｏｒｒ ＭＷパワー ： ２．０ｋＷ ＲＦパワー ： ０．２ｋＷ の条件でエッチングする。この際、図１に示したビアホ
ール形成用フォトレジスト１０５も酸素プラズマにより
アッシングされ除去される。（ｖ）プラグ用メタル１０
７をメッキ法により形成する。（vi）ＣＭＰにより、ビ
アホール部１０６以外のプラグ用メタル１０７を除去し
プラグを形成する。Further, as shown in FIG. 2, (iv) the first etching stopper layer 102 is formed by etching an etching apparatus: ICP plasma etcher substrate temperature: 25 ° C. gas: O 2 (150 sccm) pressure: 30 mTorr MW power: 2.0 kW Etching is performed under the condition of RF power: 0.2 kW. At this time, the via hole forming photoresist 105 shown in FIG. 1 is also ashed and removed by oxygen plasma. (V) Metal for plug 10
7 is formed by a plating method. (Vi) The plug metal 107 other than the via hole 106 is removed by CMP to form a plug.
【００４０】次に図３に示すように（vii)第二のエッチ
ングストッパ層１０８、第二の層間絶縁膜１０９を、塗
布法により順に形成する。（viii) 第二の無機膜１１０
をスパッタリング法により形成した上に配線溝形成用フ
ォトレジスト１１１を塗布し、プリベーク−露光−現像
−リンス−ポストベークによりパターニングする。（i
x）配線溝形成用フォトレジスト１１１をマスクにして
第二の無機膜１１０を、 エッチング装置 ： マグネトロンＲＩＥ 基板温度 ： ２５℃ ガス ： Ｃｌ2 （１００ｓｃｃｍ） 圧力 ： ３０ｍＴｏｒｒ ＭＷパワー ： １．５ｋＷ ＲＦパワー ： ０．３ｋＷ の条件で、さらに第二の層間絶縁膜１０９を、 エッチング装置 ： マグネトロンＲＩＥ 基板温度 ： ２５℃ ガス ： Ｃ4 Ｆ8 ／ＣＯ／Ａｒ／Ｏ2（１
０／８０／１５０／２０ｓｃｃｍ） 圧力 ： ２０ｍＴｏｒｒ ＲＦパワー ： １．５ｋＷ の条件で、順にエッチングすることにより配線溝部１１
２を形成する。Next, as shown in FIG. 3, (vii) a second etching stopper layer 108 and a second interlayer insulating film 109 are sequentially formed by a coating method. (Viii) Second inorganic film 110
Is formed by a sputtering method, and a photoresist 111 for forming a wiring groove is applied, and is patterned by prebaking-exposure-developing-rinsing-postbaking. (I
x) The second inorganic film 110 is etched using the wiring groove forming photoresist 111 as a mask. Etching apparatus: magnetron RIE Substrate temperature: 25 ° C. Gas: Cl 2 (100 sccm) Pressure: 30 mTorr MW power: 1.5 kW RF power: Under the condition of 0.3 kW, the second interlayer insulating film 109 is further etched by an etching apparatus: magnetron RIE, a substrate temperature: 25 ° C., a gas: C 4 F 8 / CO / Ar / O 2 (1
0/80/150/20 sccm) Pressure: 20 mTorr RF power: 1.5 kW Under the condition of etching, the wiring groove portion 11 is etched in order.
Form 2
【００４１】さらに図４に示すように（ｘ）第二のエッ
チングストッパ層１０８を、エッチング装置 ： ＩＣ
Ｐプラズマエッチャ 基板温度 ： ２５℃ ガス ： Ｏ2 （１５０ｓｃｃｍ） 圧力 ： ３０ｍＴｏｒｒ ＲＦパワー ： ２．０ｋＷ バイアスパワー ： ０．２ｋＷ の条件でエッチングする。この際、図３に示した配線形
成用フォトレジスト１１１も酸素プラズマによりアッシ
ングされ除去される。（xi）配線用メタル１１３をメッ
キ法により形成する。（xii)ＣＭＰにより、配線溝部１
１２以外の配線用メタル１１３を除去し配線を形成す
る。Further, as shown in FIG. 4, (x) the second etching stopper layer 108 is formed by using an etching device: IC
P plasma etcher Substrate temperature: 25 ° C. Gas: O 2 (150 sccm) Pressure: 30 mTorr RF power: 2.0 kW Bias power: 0.2 kW At this time, the wiring forming photoresist 111 shown in FIG. 3 is also ashed and removed by oxygen plasma. (Xi) The wiring metal 113 is formed by plating. (Xii) By CMP, the wiring groove 1
The wiring metal 113 other than 12 is removed to form a wiring.
【００４２】無機膜に対する有機層間絶縁膜の選択比は
１６であり、最終的に良好な形状の埋め込み配線と埋め
込みビアホール部が形成された。The selectivity of the organic interlayer insulating film to the inorganic film was 16, and finally, a buried wiring and a buried via hole having a good shape were formed.
【００４３】実施例３無機膜としてＳｉＮ膜を用いた本
発明の有機層間絶縁膜のエッチング方法を図１ないし図
４を用いて説明する。Embodiment 3 A method for etching an organic interlayer insulating film of the present invention using a SiN film as an inorganic film will be described with reference to FIGS.
【００４４】図において１０１は下地ＭＯＳ−ＦＥＴ素
子領域、１０２は第一のエッチングストッパ層であるポ
リアリールエーテル、１０３は第一の層間絶縁膜である
シクロパーフルオロカーボンポリマ−シロキサン共重合
体、１０４は第一の無機膜であるＳｉＮ膜、１０５はビ
アホール形成用フォトレジスト、１０６はビアホール
部、１０７はプラグ用Ｃｕ、１０８は第二のエッチング
ストッパ層であるポリアリールエーテル、１０９は第二
の層間絶縁膜であるシクロパーフルオロカーボンポリマ
−シロキサン共重合体、１１０は第二の無機膜であるＳ
ｉＮ膜、１１１は溝形成用フォトレジスト、１１２は配
線溝部、１１３は配線用Ｃｕである。In the figure, 101 is a base MOS-FET element region, 102 is a polyarylether as a first etching stopper layer, 103 is a cycloperfluorocarbon polymer-siloxane copolymer as a first interlayer insulating film, and 104 is SiN film as a first inorganic film; 105, a photoresist for forming a via hole; 106, a via hole; 107, Cu for a plug; 108, a polyaryl ether as a second etching stopper layer; The film is a cycloperfluorocarbon polymer-siloxane copolymer, 110 is a second inorganic film S
An iN film, 111 is a photoresist for forming a groove, 112 is a wiring groove, and 113 is Cu for wiring.
【００４５】形成プロセスは以下のようである。まず、
（ｉ）下地ＭＯＳ−ＦＥＴ素子領域１０１上に第一のエ
ッチングストッパ層１０２、第一の層間絶縁膜１０３
を、塗布法により順に形成する。次に（ii）第一の無機
膜１０４をスパッタリング法により形成した上にビアホ
ール形成用フォトレジスト１０５を塗布し、プリベーク
−露光−現像−リンス−ポストベークによりパターニン
グする。（iii)ビアホール形成用フォトレジスト１０５
をマスクにして第一の無機膜１０４を、 エッチング装置 ： マグネトロンＲＩＥ 基板温度 ： ２５℃ ガス ： Ｃ4 Ｆ8 ／ＣＯ／Ａｒ（５０／２
０／１５０ｓｃｃｍ） 圧力 ： ３０ｍＴｏｒｒ ＲＦパワー ： ２．０ｋＷ の条件で、さらに第一の層間絶縁膜１０３を、 エッチング装置 ： マグネトロンＲＩＥ 基板温度 ： ２５℃ ガス ： Ｃ4 Ｆ8 ／ＣＯ／Ａｒ／Ｏ2（１
０／８０／１５０／２０ｓｃｃｍ） 圧力 ： ２０ｍＴｏｒｒ ＲＦパワー ： １．５ｋＷ の条件で、順にエッチングすることによりビアホール部
１０６を形成する。The forming process is as follows. First,
(I) First etching stopper layer 102 and first interlayer insulating film 103 on base MOS-FET element region 101
Are sequentially formed by a coating method. Next, (ii) a via hole forming photoresist 105 is applied after forming the first inorganic film 104 by a sputtering method, and is patterned by pre-bake-exposure-development-rinse-post-bake. (Iii) Via hole forming photoresist 105
Is used as a mask to etch the first inorganic film 104. Etching apparatus: magnetron RIE Substrate temperature: 25 ° C. Gas: C 4 F 8 / CO / Ar (50/2)
0/150 sccm) Pressure: 30 mTorr RF power: 2.0 kW, further etching the first interlayer insulating film 103, Etching apparatus: Magnetron RIE Substrate temperature: 25 ° C. Gas: C 4 F 8 / CO / Ar / O 2 (1
0/80/150/20 sccm) Pressure: 20 mTorr RF power: 1.5 kW The via hole 106 is formed by etching in order.
【００４６】さらに図２に示すように（iv）第一のエッ
チングストッパ層１０２を、 エッチング装置 ： ＩＣＰプラズマエッチャ 基板温度 ： ２５℃ ガス ： Ｏ2 （１５０ｓｃｃｍ） 圧力 ： ３０ｍＴｏｒｒ ＭＷパワー ： ２．０ｋＷ ＲＦパワー ： ０．２ｋＷ の条件でエッチングする。この際、図１に示したビアホ
ール形成用フォトレジスト１０５も酸素プラズマにより
アッシングされ除去される。（ｖ）プラグ用メタル１０
７をメッキ法により形成する。（vi）ＣＭＰにより、ビ
アホール部１０６以外のプラグ用メタル１０７を除去し
プラグを形成する。Further, as shown in FIG. 2, (iv) the first etching stopper layer 102 is formed by etching an etching apparatus: ICP plasma etcher, a substrate temperature: 25 ° C., a gas: O 2 (150 sccm), a pressure: 30 mTorr, and a MW power: 2.0 kW. Etching is performed under the condition of RF power: 0.2 kW. At this time, the via hole forming photoresist 105 shown in FIG. 1 is also ashed and removed by oxygen plasma. (V) Metal for plug 10
7 is formed by a plating method. (Vi) The plug metal 107 other than the via hole 106 is removed by CMP to form a plug.
【００４７】次に図３に示すように（vii)第二のエッチ
ングストッパ層１０８、第二の層間絶縁膜１０９を、塗
布法により順に形成する。（viii) 第二の無機膜１１０
をスパッタリング法により形成した上に配線溝形成用フ
ォトレジスト１１１を塗布し、プリベーク−露光−現像
−リンス−ポストベークによりパターニングする。（i
x）配線溝形成用フォトレジスト１１１をマスクにして
第二の無機膜１１０を、 エッチング装置 ： マグネトロンＲＩＥ 基板温度 ： ２５℃ ガス ： Ｃ4 Ｆ8 ／ＣＯ／Ａｒ（５０／２
０／１５０ｓｃｃｍ） 圧力 ： ３０ｍＴｏｒｒ ＲＦパワー ： ２．０ｋＷ の条件で、さらに第二の層間絶縁膜１０９を、 エッチング装置 ： マグネトロンＲＩＥ 基板温度 ： ２５℃ ガス ： Ｃ4 Ｆ8 ／ＣＯ／Ａｒ／Ｏ2（１
０／８０／１５０／２０ｓｃｃｍ） 圧力 ： ２０ｍＴｏｒｒ ＲＦパワー ： １．５ｋＷ の条件で、順にエッチングすることにより配線溝部１１
２を形成する。Next, as shown in FIG. 3, (vii) a second etching stopper layer 108 and a second interlayer insulating film 109 are sequentially formed by a coating method. (Viii) Second inorganic film 110
Is formed by a sputtering method, and a photoresist 111 for forming a wiring groove is applied, and is patterned by prebaking-exposure-developing-rinsing-postbaking. (I
x) The second inorganic film 110 is etched using the wiring groove forming photoresist 111 as a mask. Etching apparatus: magnetron RIE Substrate temperature: 25 ° C. Gas: C 4 F 8 / CO / Ar (50/2)
0/150 sccm) Pressure: 30 mTorr RF power: 2.0 kW, further etching the second interlayer insulating film 109, Etching apparatus: Magnetron RIE Substrate temperature: 25 ° C. Gas: C 4 F 8 / CO / Ar / O 2 (1
0/80/150/20 sccm) Pressure: 20 mTorr RF power: 1.5 kW Under the condition of etching, the wiring groove portion 11 is etched in order.
Form 2
【００４８】さらに図４に示すように（ｘ）第二のエッ
チングストッパ層１０８を、 エッチング装置 ： ＩＣＰプラズマエッチャ 基板温度 ： ２５℃ ガス ： Ｏ2 （１５０ｓｃｃｍ） 圧力 ： ３０ｍＴｏｒｒ ＲＦパワー ： ２．０ｋＷ バイアスパワー ： ０．２ｋＷ の条件でエッチングする。この際、図３に示した配線形
成用フォトレジスト１１１も酸素プラズマによりアッシ
ングされ除去される。（xi）配線用メタル１１３をメッ
キ法により形成する。（xii)ＣＭＰにより、配線溝部１
１２以外の配線用メタル１１３を除去し配線を形成す
る。Further, as shown in FIG. 4, (x) the second etching stopper layer 108 is formed by etching an etching apparatus: ICP plasma etcher substrate temperature: 25 ° C. gas: O 2 (150 sccm) pressure: 30 mTorr RF power: 2.0 kW Etching is performed under the condition of bias power: 0.2 kW. At this time, the wiring forming photoresist 111 shown in FIG. 3 is also ashed and removed by oxygen plasma. (Xi) The wiring metal 113 is formed by plating. (Xii) By CMP, the wiring groove 1
The wiring metal 113 other than 12 is removed to form a wiring.
【００４９】無機膜に対する有機層間絶縁膜の選択比は
１１であり、最終的に良好な形状の埋め込み配線と埋め
込みビアホール部が形成された。The selectivity of the organic interlayer insulating film to the inorganic film was 11, and finally a buried wiring and a buried via hole having a good shape were formed.
【００５０】[0050]
【発明の効果】以上詳細に説明したように、本発明の有
機層間絶縁膜のエッチング処理方法によれば、エッチン
グを無機膜を介して行うことにより、配線溝またはビア
ホールなどを絶縁膜に対して垂直に近い角度で良好に形
成することができる。As described above in detail, according to the method for etching an organic interlayer insulating film of the present invention, by performing etching through an inorganic film, a wiring groove or a via hole is formed on the insulating film. It can be formed favorably at an angle close to vertical.
【図１】本発明のエッチング方法を説明するための工程
図で最初の３工程（ｉ）〜（iii)を示す図である。FIG. 1 is a diagram showing the first three steps (i) to (iii) in a process chart for explaining an etching method of the present invention.
【図２】図１に続く３工程（iv）〜（vi）を示す図であ
る。FIG. 2 is a view showing three steps (iv) to (vi) subsequent to FIG. 1;
【図３】図２に続く３工程（vii)〜（ix）を示す図であ
る。FIG. 3 is a view showing three steps (vii) to (ix) subsequent to FIG. 2;
【図４】図３に続く最後の３工程（ｘ）〜（xii)を示す
図である。FIG. 4 is a view showing last three steps (x) to (xii) following FIG. 3;
【図５】従来のエッチング方法を説明するための工程図
で最初の３工程（ｉ）〜（iii)を示す図である。FIG. 5 is a view showing the first three steps (i) to (iii) in a process chart for explaining a conventional etching method.
【図６】図５に続く３工程（iv）〜（vi）を示す図であ
る。FIG. 6 is a view showing three steps (iv) to (vi) subsequent to FIG. 5;
【図７】図６に続く最後の３工程（vii)〜（ix) を示す
図である。FIG. 7 is a view showing the last three steps (vii) to (ix) subsequent to FIG.
【図８】図７に続く最後の３工程（ｘ）〜（xii)を示す
図である。FIG. 8 is a view showing last three steps (x) to (xii) following FIG. 7;
１０１，１０９ 下地素子領域 １０２，９０２ 第一のエッチングストッパ層 １０３，９０３ 第一の層間絶縁膜主要部 １０４ 第一の無機膜 １０５，９０５ ビアホール形成用フォトレジスト １０６，９０６ ビアホール部 １０７，９０７ プラグ用メタル １０８，９０８ 第二のエッチングストッパ層 １０９，９０９ 第二の層間絶縁膜主要部 １１０ 第二の無機膜 １１１，９１１ 配線溝形成用フォトレジスト １１２，９１２ 配線溝部 １１３，９１３ 配線用メタル 101, 109 Underlying element region 102, 902 First etching stopper layer 103, 903 First interlayer insulating film main portion 104 First inorganic film 105, 905 Via hole forming photoresist 106, 906 Via hole portion 107, 907 For plug Metal 108, 908 Second etching stopper layer 109, 909 Second interlayer insulating film main part 110 Second inorganic film 111, 911 Wiring groove forming photoresist 112, 912 Wiring groove 113, 913 Wiring metal
フロントページの続き Ｆターム(参考） 5F004 AA02 AA16 BA04 BA09 BA13 BA14 BA20 BB11 DA00 DA01 DA02 DA04 DA05 DA06 DA11 DA15 DA17 DA18 DA22 DA23 DA24 DA26 DA27 DA28 DB02 DB03 DB07 DB08 DB09 DB10 DB12 DB23 DB25 EA05 EA06 EA07 EA28 EB01 EB04 Continued on the front page F term (reference) 5F004 AA02 AA16 BA04 BA09 BA13 BA14 BA20 BB11 DA00 DA01 DA02 DA04 DA05 DA06 DA11 DA15 DA17 DA18 DA22 DA23 DA24 DA26 DA27 DA28 DB02 DB03 DB07 DB08 DB09 DB10 DB12 DB23 DB25 EA05 EA06 EA07 EA28 EB01
Claims (18)
程と、該無機膜上にフォトレジストのパターンを形成す
る工程と、該フォトレジストのパターンをマスクとして
該無機膜をエッチングする工程と、エッチングされた該
無機膜をマスクとして該有機層間絶縁膜をエッチングす
る工程と、該無機膜を除去する工程とを含むことを特徴
とする有機層間絶縁膜のエッチング方法。A step of forming an inorganic film on the organic interlayer insulating film, a step of forming a photoresist pattern on the inorganic film, and a step of etching the inorganic film using the photoresist pattern as a mask. A method of etching the organic interlayer insulating film using the etched inorganic film as a mask, and a step of removing the inorganic film.
リマまたはそのフッ素化物であることを特徴とする請求
項１に記載のエッチング方法。2. The etching method according to claim 1, wherein the organic interlayer insulating film is an organic ether polymer or a fluoride thereof.
エーテルである請求項２記載のエッチング方法。3. The etching method according to claim 2, wherein the organic ether polymer is a polyaryl ether.
リマまたはそのフッ素化物であることを特徴とする、請
求項１に記載のエッチング方法。4. The etching method according to claim 1, wherein the organic interlayer insulating film is an aromatic compound polymer or a fluoride thereof.
ン、ポリキシレンまたはポリナフタレンである請求項５
に記載のエッチング方法。5. The aromatic compound polymer is polystyrene, polyxylene or polynaphthalene.
3. The etching method according to 1.
リマまたはそのフッ素化物であることを特徴とする、請
求項１に記載のエッチング方法。6. The etching method according to claim 1, wherein the organic interlayer insulating film is an aliphatic compound polymer or a fluoride thereof.
ン、ポリプロペンまたはポリブチレンである請求項６に
記載のエッチング方法。7. The etching method according to claim 6, wherein the aliphatic compound polymer is polyethylene, polypropene or polybutylene.
リマまたはそのフッ素化物であることを特徴とする、請
求項１に記載のエッチング方法。8. The etching method according to claim 1, wherein the organic interlayer insulating film is an alicyclic compound polymer or a fluorinated compound thereof.
ブテンまたはポリシクロペンテンである請求項８記載の
エッチング方法。9. The etching method according to claim 8, wherein the alicyclic compound polymer is polycyclobutene or polycyclopentene.
合物またはそのフッ素化物であることを特徴とする、請
求項１に記載のエッチング方法。10. The etching method according to claim 1, wherein the organic interlayer insulating film is a polyimide compound or a fluoride thereof.
ン化合物またはそのフッ素化物であることを特徴とす
る、請求項１に記載のエッチング方法。11. The etching method according to claim 1, wherein the organic interlayer insulating film is a polysiloxane compound or a fluorinated compound thereof.
ラン化合物ポリマまたはそのフッ素化物であることを特
徴とする、請求項１に記載のエッチング方法。12. The etching method according to claim 1, wherein the organic interlayer insulating film is an alkoxysilane compound polymer or a fluorinated product thereof.
散ポリマまたはそのフッ素化物であることを特徴とす
る、請求項１に記載のエッチング方法。13. The etching method according to claim 1, wherein the organic interlayer insulating film is a fullerene-dispersed polymer or a fluorinated product thereof.
あることを特徴とする請求項１ないし１３に記載のエッ
チング方法。14. The etching method according to claim 1, wherein the inorganic film is a metal film or an alloy film.
ｉ，Ｖ，Ｃｒ，Ｎｉ，Ｍｏ，Ｔａ．Ｗ，ＡｕおよびＰｔ
からなる群から選択される少なくとも１種を主成分とす
る膜である請求項１４に記載のエッチング方法。15. The method according to claim 15, wherein the metal film or the alloy film is made of Al, T
i, V, Cr, Ni, Mo, Ta. W, Au and Pt
The etching method according to claim 14, wherein the film is a film containing at least one member selected from the group consisting of:
ともいずれか１種を主成分とするアモルファス膜、ポリ
クリスタル膜または単結晶膜であることを特徴とする、
請求項１ないし１３に記載のエッチング方法。16. The method according to claim 16, wherein the inorganic film is an amorphous film, a polycrystal film, or a single crystal film containing at least one of Si and C as a main component.
14. The etching method according to claim 1.
ｉまたはＣｒの酸化膜、窒化膜または炭化膜であること
を特徴とする、請求項１ないし１３に記載のエッチング
方法。17. The method according to claim 17, wherein the inorganic film is made of Si, Al, Ta, T
14. The etching method according to claim 1, wherein the etching method is an oxide film, a nitride film, or a carbide film of i or Cr.
ガスは、ハロゲン原子を含み、前記有機層間絶縁膜のエ
ッチングに用いられるガスは、酸素または水素原子を含
むことを特徴とする、請求項１ないし１７に記載の有機
層間絶縁膜のエッチング方法。18. The gas used for etching the inorganic film contains a halogen atom, and the gas used for etching the organic interlayer insulating film contains oxygen or hydrogen atoms. 18. The method for etching an organic interlayer insulating film according to item 17.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10325447A JP2000150463A (en) | 1998-11-16 | 1998-11-16 | Method for etching organic interlayer insulating film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10325447A JP2000150463A (en) | 1998-11-16 | 1998-11-16 | Method for etching organic interlayer insulating film |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000150463A true JP2000150463A (en) | 2000-05-30 |
Family
ID=18176973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10325447A Pending JP2000150463A (en) | 1998-11-16 | 1998-11-16 | Method for etching organic interlayer insulating film |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000150463A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003081655A1 (en) * | 2002-03-25 | 2003-10-02 | Tokyo Electron Limited | Method of plasma etching |
| JP2004502319A (en) * | 2000-06-30 | 2004-01-22 | ラム リサーチ コーポレーション | Process for stripping photoresist using hydrogen after the etching process |
| JP2004342873A (en) * | 2003-05-16 | 2004-12-02 | Tokyo Electron Ltd | Semiconductor device and its manufacturing method |
| JP2005101110A (en) * | 2003-09-22 | 2005-04-14 | Ulvac Japan Ltd | Dry-etching method of low-permittivity interlayer insulating film |
| WO2006041144A1 (en) * | 2004-10-13 | 2006-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Etching method and manufacturing method of semiconductor device |
| US9620366B2 (en) | 2015-06-12 | 2017-04-11 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device |
| US9754793B2 (en) | 2015-06-12 | 2017-09-05 | Toshiba Memory Corporation | Method for manufacturing semiconductor device |
-
1998
- 1998-11-16 JP JP10325447A patent/JP2000150463A/en active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004502319A (en) * | 2000-06-30 | 2004-01-22 | ラム リサーチ コーポレーション | Process for stripping photoresist using hydrogen after the etching process |
| WO2003081655A1 (en) * | 2002-03-25 | 2003-10-02 | Tokyo Electron Limited | Method of plasma etching |
| CN100367469C (en) * | 2002-03-25 | 2008-02-06 | 东京毅力科创株式会社 | Method of plasma etching |
| JP2004342873A (en) * | 2003-05-16 | 2004-12-02 | Tokyo Electron Ltd | Semiconductor device and its manufacturing method |
| JP2005101110A (en) * | 2003-09-22 | 2005-04-14 | Ulvac Japan Ltd | Dry-etching method of low-permittivity interlayer insulating film |
| JP4500029B2 (en) * | 2003-09-22 | 2010-07-14 | 株式会社アルバック | Dry etching method for low dielectric constant interlayer insulating film |
| WO2006041144A1 (en) * | 2004-10-13 | 2006-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Etching method and manufacturing method of semiconductor device |
| US7875506B2 (en) | 2004-10-13 | 2011-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Etching method and manufacturing method of semiconductor device |
| KR101123094B1 (en) | 2004-10-13 | 2012-03-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Etching method and manufacturing method of semiconductor device |
| US8143168B2 (en) | 2004-10-13 | 2012-03-27 | Semiconductor Energy Laboratory Co., Ltd. | Etching method and manufacturing method of semiconductor device |
| US9620366B2 (en) | 2015-06-12 | 2017-04-11 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device |
| US9754793B2 (en) | 2015-06-12 | 2017-09-05 | Toshiba Memory Corporation | Method for manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7534721B2 (en) | Semiconductor device manufacturing device | |
| JP2000183040A (en) | Resist ashing method after etching with organic interlayer insulating film | |
| JPH06283525A (en) | Formation of metal wiring | |
| JP3571784B2 (en) | Semiconductor device wiring forming method | |
| US6268287B1 (en) | Polymerless metal hard mask etching | |
| US6458284B1 (en) | Method of etching and etch mask | |
| US6130155A (en) | Method of forming metal lines in an integrated circuit having reduced reaction with an anti-reflection coating | |
| US6211557B1 (en) | Contact structure using taper contact etching and polycide step | |
| JP2000150463A (en) | Method for etching organic interlayer insulating film | |
| JP3312604B2 (en) | Method for manufacturing semiconductor device | |
| JP2891952B2 (en) | Method for manufacturing semiconductor device | |
| US6399424B1 (en) | Method of manufacturing contact structure | |
| US20040048203A1 (en) | Method of manufacturing a semiconductor device for high speed operation and low power consumption | |
| JP2570997B2 (en) | Semiconductor device multilayer wiring structure and semiconductor device manufacturing method | |
| JPH08298287A (en) | Metal wiring of semiconductor device and manufacture of semiconductor device | |
| JPH1041385A (en) | Semiconductor device and manufacture thereof | |
| JP3877461B2 (en) | Manufacturing method of semiconductor device | |
| JP3353524B2 (en) | Method for manufacturing semiconductor device including step of forming connection hole | |
| US6057246A (en) | Method for etching a metal layer with dimensional control | |
| JP2001210648A (en) | Method of manufacturing electronic device | |
| JPH07201851A (en) | Semiconductor device and manufacture thereof | |
| JP2000077386A (en) | Pattern formation method | |
| JP2000133711A (en) | Semiconductor device and its manufacture | |
| KR100307489B1 (en) | Multi-wiring in semiconductor device | |
| JPH08288383A (en) | Forming method of multilayer interconnection of semiconductor element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040825 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050105 |