JP2000150389A - Plasma cvd device and manufacture of semiconductor device using the same - Google Patents
Plasma cvd device and manufacture of semiconductor device using the sameInfo
- Publication number
- JP2000150389A JP2000150389A JP10316651A JP31665198A JP2000150389A JP 2000150389 A JP2000150389 A JP 2000150389A JP 10316651 A JP10316651 A JP 10316651A JP 31665198 A JP31665198 A JP 31665198A JP 2000150389 A JP2000150389 A JP 2000150389A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- chamber
- plasma cvd
- cvd apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、プラズマＣＶＤ装
置および半導体装置の製造方法に関し、例えば、多結晶
シリコン膜の成膜に用いて好適なプラズマＣＶＤ装置
と、本装置により得られる多結晶シリコン膜を用いた半
導体装置の製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma CVD apparatus and a method of manufacturing a semiconductor device, for example, a plasma CVD apparatus suitable for forming a polycrystalline silicon film and a polycrystalline silicon film obtained by the apparatus. And a method of manufacturing a semiconductor device using the same.
【０００２】[0002]
【従来の技術】液晶表示パネルを構成するアクティブマ
トリクス基板においては、複数のソース線と複数のゲー
ト線がマトリクス状に配設され、隣接する２本のソース
線と隣接する２本のゲート線とに囲まれた領域が各画素
を構成している。そして、各画素にはそれぞれ画素電極
が設けられ、その画素電極に対する信号の書き込みを制
御するためのスイッチング素子が設けられている。この
スイッチング素子としてはＴＦＴが多用されており、特
にトップゲート構造のＴＦＴの一例を以下に説明する。2. Description of the Related Art In an active matrix substrate constituting a liquid crystal display panel, a plurality of source lines and a plurality of gate lines are arranged in a matrix, and two adjacent source lines and two adjacent gate lines are arranged. The region surrounded by the circles constitutes each pixel. Each pixel is provided with a pixel electrode, and a switching element for controlling writing of a signal to the pixel electrode is provided. As the switching element, a TFT is frequently used. In particular, an example of a TFT having a top gate structure will be described below.
【０００３】トップゲート型ＴＦＴは、透明基板上にソ
ース領域部とドレイン領域部とチャネル生成部とを有す
るアイランド状の半導体能動膜が設けられ、チャネル生
成部上にゲート絶縁膜が設けられ、ゲート絶縁膜上には
ゲート電極が設けられている。ゲート電極および半導体
能動膜を覆うように層間絶縁膜が設けられ、層間絶縁膜
上には半導体能動膜のソース領域部に接続されたソース
電極が設けられるとともに、半導体能動膜のドレイン領
域部に接続されたドレイン電極が設けられている。そし
て、これらソース電極、ドレイン電極を覆うように層間
絶縁膜上にパッシベーション膜が設けられ、パッシベー
ション膜のコンタクトホールを通じてドレイン電極に接
続された画素電極が設けられている。In a top gate type TFT, an island-shaped semiconductor active film having a source region, a drain region, and a channel generator is provided on a transparent substrate, a gate insulating film is provided on the channel generator, and a gate insulating film is provided. A gate electrode is provided on the insulating film. An interlayer insulating film is provided so as to cover the gate electrode and the semiconductor active film. A source electrode connected to the source region of the semiconductor active film is provided on the interlayer insulating film and connected to a drain region of the semiconductor active film. Drain electrode is provided. Then, a passivation film is provided on the interlayer insulating film so as to cover the source electrode and the drain electrode, and a pixel electrode connected to the drain electrode through a contact hole of the passivation film is provided.
【０００４】上記ＴＦＴの構造において、各層を構成す
る材料の一例を挙げると、半導体能動膜は多結晶シリコ
ン（poly−Si）から構成され、ソース電極、ドレイン電
極およびゲート電極は導電性金属材料から構成され、画
素電極はインジウム錫酸化物（Indium Tin Oxide, 以
下、ＩＴＯと略記する）等の透明導電膜から構成されて
いる。また、ゲート絶縁膜、層間絶縁膜等の絶縁膜はシ
リコン酸化膜（ＳｉＯ2膜）から構成され、パッシベー
ション膜はシリコン窒化膜（ＳｉＮx膜）から構成され
ている。このＴＦＴは、ゲート電極に電圧を印加した際
の電界の作用によりチャネル生成部に誘起される電荷を
制御することでソース−ドレイン間に流れる電流をオ
ン、オフし、スイッチング素子として機能するようにな
っている。In the above-mentioned TFT structure, as an example of a material constituting each layer, a semiconductor active film is made of polycrystalline silicon (poly-Si), and a source electrode, a drain electrode and a gate electrode are made of a conductive metal material. The pixel electrode is made of a transparent conductive film such as indium tin oxide (hereinafter abbreviated as ITO). An insulating film such as a gate insulating film or an interlayer insulating film is formed of a silicon oxide film (SiO 2 film), and a passivation film is formed of a silicon nitride film (SiN x film). This TFT turns on and off the current flowing between the source and the drain by controlling the electric charge induced in the channel generation portion by the action of the electric field when a voltage is applied to the gate electrode, and functions as a switching element. Has become.
【０００５】[0005]
【発明が解決しようとする課題】ところで、上記ＴＦＴ
の構成において、半導体能動膜をなす多結晶シリコン膜
の成膜は以下の工程を経て行われていた。まず、低圧熱
ＣＶＤ装置を用いて基板上にアモルファスシリコン膜を
成膜する。この際、アモルファスシリコン膜の組織中に
は水素が含有されるので、続いて、例えば電気炉型等の
熱アニール装置を用いて基板を加熱し、アモルファスシ
リコン膜の脱水素処理を行う。その後、例えばＸｅＣ
ｌ、ＡｒＦ、ＡｒＣｌ、ＸｅＦ等のハロゲンガスを用い
たガスレーザアニール装置を用いて脱水素後のアモルフ
ァスシリコン膜の多結晶化を行い、アモルファスシリコ
ン膜を多結晶シリコン膜に変換していた。By the way, the above-mentioned TFT
In the above configuration, the polycrystalline silicon film forming the semiconductor active film was formed through the following steps. First, an amorphous silicon film is formed on a substrate using a low-pressure thermal CVD apparatus. At this time, since hydrogen is contained in the structure of the amorphous silicon film, subsequently, the substrate is heated using, for example, a thermal annealing apparatus such as an electric furnace to dehydrogenate the amorphous silicon film. Then, for example, XeC
The amorphous silicon film after the dehydrogenation was polycrystallized by using a gas laser annealing apparatus using a halogen gas such as l, ArF, ArCl, XeF or the like to convert the amorphous silicon film into a polycrystalline silicon film.
【０００６】この方法は一般的に固相成長法と呼ばれる
多結晶シリコン膜の形成法であり、低圧ＣＶＤ法を用い
て直接多結晶シリコンを成膜することもできるが、この
ようにして直接成膜した多結晶シリコンの場合、結晶粒
径が小さく、キャリアの移動度があまり大きくならな
い。そこで、比較的低温で一旦アモルファスシリコンを
成膜した後、それより高温の熱処理（アニール）により
数μｍの結晶粒径を持つ多結晶シリコン膜を成長させる
という方法である。This method is a method of forming a polycrystalline silicon film, which is generally called a solid phase growth method. Although polycrystalline silicon can be directly formed by using a low pressure CVD method, it is possible to directly form a polycrystalline silicon film in this manner. In the case of a film of polycrystalline silicon, the crystal grain size is small, and the mobility of carriers is not so large. Therefore, a method of forming amorphous silicon once at a relatively low temperature and then growing a polycrystalline silicon film having a crystal grain size of several μm by heat treatment (annealing) at a higher temperature than that.
【０００７】しかしながら、上記従来の多結晶シリコン
膜の形成方法では、水素を含有したアモルファスシリコ
ン（以下、水素化アモルファスシリコンという）の成
膜、水素化アモルファスシリコン膜の脱水素処理、アモ
ルファスシリコン膜の多結晶化処理、と成膜プロセスが
複雑であり、ＴＡＴ（Turn Around Time、完成までの時
間）が増加する原因となっていた。製造装置としても、
低圧熱ＣＶＤ装置、熱アニール装置、レーザアニール装
置と３台の装置が別個に必要であり、設備費の高騰や製
造ライン内の装置占有スペースの増大につながってい
た。さらに、装置間で被処理基板を搬送する際、被処理
基板が大気中に曝されることになり、被処理基板の表面
に自然酸化膜が形成されたり、パーティクルが付着する
といった問題もあり、ＴＦＴの歩留まりや信頼性が低下
する恐れがあった。もしくは、この問題を解消するため
に自然酸化膜の除去工程や洗浄工程を加えると、ＴＡＴ
がますます悪化するという問題があった。However, in the above-mentioned conventional method of forming a polycrystalline silicon film, a film of amorphous silicon containing hydrogen (hereinafter referred to as hydrogenated amorphous silicon), a dehydrogenation treatment of the hydrogenated amorphous silicon film, and a method of forming the amorphous silicon film are performed. The polycrystallization process and the film formation process are complicated, which causes an increase in TAT (Turn Around Time, time until completion). As a manufacturing device,
Three devices, a low-pressure thermal CVD device, a thermal annealing device, and a laser annealing device, are separately required, leading to a rise in equipment costs and an increase in the space occupied by the devices in the production line. Further, when the substrate to be processed is transported between the apparatuses, the substrate to be processed is exposed to the air, and there is a problem that a natural oxide film is formed on the surface of the substrate to be processed or particles adhere thereto. There is a possibility that the yield and reliability of the TFT may be reduced. Alternatively, if a natural oxide film removing step or a cleaning step is added to solve this problem, TAT
However, there was a problem that it became worse.
【０００８】本発明は、上記の課題を解決するためにな
されたものであって、成膜プロセスを簡単化することが
でき、しかも、製造ライン等に用いて合理的な装置であ
り、多結晶シリコン膜等の成膜に用いて好適なプラズマ
ＣＶＤ装置を提供することを目的とする。また、このよ
うに合理的なプラズマＣＶＤ装置を用いた成膜工程を含
む半導体装置の製造方法を提供することを目的とする。The present invention has been made in order to solve the above-mentioned problems, and can simplify a film forming process, and is a reasonable apparatus used in a production line or the like. It is an object to provide a plasma CVD apparatus suitable for forming a silicon film or the like. It is another object of the present invention to provide a method for manufacturing a semiconductor device including a film forming process using such a reasonable plasma CVD apparatus.
【０００９】[0009]
【課題を解決するための手段】上記の目的を達成するた
めに、本発明のプラズマＣＶＤ装置は、少なくとも一つ
の成膜室を含む複数の処理室と、これら処理室間での被
処理基板の搬送を行う搬送手段を備えた搬送室とを有
し、前記複数の処理室と前記搬送室との間で前記被処理
基板を大気に曝すことなく移送する枚葉式プラズマＣＶ
Ｄ装置であって、前記複数の処理室のうちの少なくとも
一つが、レーザ光により前記被処理基板上に成膜した膜
のアニーリング処理を行うレーザアニール室であること
を特徴とするものである。さらに、前記複数の処理室の
うちの少なくとも一つが、成膜後の被処理基板の熱処理
を行う熱処理室であるとよい。In order to achieve the above object, a plasma CVD apparatus according to the present invention comprises a plurality of processing chambers including at least one film forming chamber and a substrate to be processed between the processing chambers. A single-wafer plasma CV having a transfer chamber provided with transfer means for transferring, and transferring the substrate to be processed between the plurality of processing chambers and the transfer chamber without exposing the substrate to the atmosphere;
D apparatus, wherein at least one of the plurality of processing chambers is a laser annealing chamber for performing an annealing process on a film formed on the substrate to be processed by a laser beam. Further, it is preferable that at least one of the plurality of processing chambers is a heat treatment chamber for performing a heat treatment on the target substrate after film formation.
【００１０】また、前記本発明のプラズマＣＶＤ装置を
用いた本発明の半導体装置の製造方法は、前記成膜室に
て低圧雰囲気下で半導体装置用の被処理基板上にアモル
ファスシリコン膜を成膜し、前記搬送手段によりアモル
ファスシリコン膜成膜後の被処理基板を低圧雰囲気を維
持したまま前記レーザアニール室に搬送し、ついで、レ
ーザアニール室にて前記アモルファスシリコン膜のアニ
ーリング処理を行うことによりアモルファスシリコン膜
を多結晶シリコン膜に変換することを特徴とするもので
ある。In the method of manufacturing a semiconductor device according to the present invention using the plasma CVD apparatus according to the present invention, an amorphous silicon film is formed on a substrate to be processed for a semiconductor device in a low-pressure atmosphere in the film forming chamber. Then, the substrate to be processed after the formation of the amorphous silicon film is transferred to the laser annealing chamber while maintaining the low-pressure atmosphere by the transfer means, and then the amorphous silicon film is annealed in the laser annealing chamber by performing an annealing process. It is characterized by converting a silicon film into a polycrystalline silicon film.
【００１１】従来の多結晶シリコン膜の成膜工程では、
アモルファスシリコンの成膜装置、脱水素化のためのア
ニール装置、多結晶化のための熱処理装置と別々の装置
が必要であった。これに対して、本発明のプラズマＣＶ
Ｄ装置は、複数の処理室を備えた多室型のプラズマＣＶ
Ｄ装置であり、装置内部に成膜室の他、レーザアニール
室を備えているため、成膜工程とアニーリング処理工程
を１台の装置で連続的に行うことができる。さらに、熱
処理室を備えた場合には成膜後の熱処理も連続的に行う
ことができる。そのため、例えば、成膜室でアモルファ
スシリコン膜を成膜し、次いで、熱処理室で加熱による
脱水素化を行い、次いで、レーザアニール室で多結晶化
を行う、というように多結晶シリコン膜成膜の一連の工
程を１台の装置でまかなうことができる。したがって、
従来に比べてＴＡＴの短縮、設備費の低減、装置占有ス
ペースの低減を図ることができ、生産性を向上すること
が可能となる。In the conventional polycrystalline silicon film forming process,
A separate apparatus was required from an amorphous silicon film forming apparatus, an annealing apparatus for dehydrogenation, and a heat treatment apparatus for polycrystallization. In contrast, the plasma CV of the present invention
The D apparatus is a multi-chamber plasma CV having a plurality of processing chambers.
Since the D apparatus is provided with a laser annealing chamber in addition to a film forming chamber inside the apparatus, the film forming step and the annealing step can be continuously performed by one apparatus. Further, when a heat treatment chamber is provided, heat treatment after film formation can be continuously performed. Therefore, for example, an amorphous silicon film is formed in a film forming chamber, dehydrogenation is performed by heating in a heat treatment chamber, and then polycrystallization is performed in a laser annealing chamber. Can be covered by one apparatus. Therefore,
The TAT, the equipment cost, and the space occupied by the apparatus can be reduced as compared with the related art, and the productivity can be improved.
【００１２】さらに、本発明のプラズマＣＶＤ装置は、
複数の処理室間で被処理基板を搬送する搬送手段を備え
た搬送室を有しており、処理室と搬送室との間で被処理
基板を大気に曝すことなく移送する構成となっている。
したがって、一連の成膜工程の間では被処理基板が大気
に曝されることが一切なく、被処理基板表面への自然酸
化膜の形成、パーティクルの付着等に起因してＴＦＴの
歩留まりが低下するという従来の問題を解消することが
できる。Furthermore, the plasma CVD apparatus of the present invention
It has a transfer chamber provided with transfer means for transferring the substrate to be processed between the plurality of processing chambers, and is configured to transfer the substrate to be processed between the processing chamber and the transfer chamber without exposing the substrate to the atmosphere. .
Therefore, the substrate to be processed is never exposed to the air during a series of film forming steps, and the yield of TFTs is reduced due to formation of a natural oxide film on the surface of the substrate to be processed, adhesion of particles, and the like. Such a conventional problem can be solved.
【００１３】また、本発明のプラズマＣＶＤ装置の成膜
室に関しては、高周波電極とこれと対峙させた被処理基
板を支持するサセプタ電極とを備え、これら高周波電極
とサセプタ電極との間に形成される高周波電界により反
応ガスをプラズマ化して成膜を行う２周波励起型のプラ
ズマ成膜室を用いることが望ましい。このように、プラ
ズマＣＶＤ装置として被処理基板にバイアス電位を印加
可能なプラズマＣＶＤ装置を用い、被処理基板にバイア
ス電位を印加しながら成膜を行うと、低水素化アモルフ
ァスシリコン膜を成膜することができる。The film forming chamber of the plasma CVD apparatus according to the present invention includes a high-frequency electrode and a susceptor electrode for supporting a substrate to be processed facing the high-frequency electrode, and is formed between the high-frequency electrode and the susceptor electrode. It is preferable to use a two-frequency excitation type plasma film formation chamber in which a reaction gas is turned into plasma by a high-frequency electric field to form a film. As described above, when a plasma CVD apparatus capable of applying a bias potential to a substrate to be processed is used as the plasma CVD apparatus and film formation is performed while applying a bias potential to the substrate to be processed, a low hydrogenated amorphous silicon film is formed. be able to.
【００１４】従来の水素化アモルファスシリコンの脱水
素化処理には、従来の技術の項で述べた熱処理による膜
中水素放出法と、高温で成膜を行うことによる成膜中水
素放出法がある。ところが、前者の場合、水素化アモル
ファスシリコンを一旦成膜した後、熱処理を加えて水素
を脱離させる方法であるため、脱水素化処理後にシリコ
ン膜の表面が粗れたり、汚染が生じやすく、シリコン膜
の界面特性に悪影響を与えるという問題があった。ま
た、後者の場合、高温成膜は成膜速度が遅いという欠点
を持っており、かつ、高温に耐え得る基板を用いなけれ
ばならないため、例えばガラスは使用できず石英を使用
しなければならない等、基板材料の選択範囲が非常に限
定されてしまうという問題があった。The conventional dehydrogenation treatment of hydrogenated amorphous silicon includes a hydrogen release method in a film by heat treatment described in the section of the prior art and a hydrogen release method during film formation by forming a film at a high temperature. . However, in the former case, since the hydrogenated amorphous silicon is formed once and then subjected to a heat treatment to desorb hydrogen, the surface of the silicon film is roughened after the dehydrogenation treatment, and contamination is likely to occur. There is a problem that the interface characteristics of the silicon film are adversely affected. In the latter case, high-temperature film formation has a disadvantage that the film formation rate is slow, and a substrate that can withstand high temperatures must be used. For example, glass cannot be used and quartz must be used. However, there is a problem that the selection range of the substrate material is very limited.
【００１５】これに対して、本発明で用いる２周波励起
型プラズマ成膜室の場合、成膜時に発生する水素イオン
や水素ラジカルが基板バイアス電位の作用により膜表面
に衝突することで膜表面の水素をエッチングしながら成
膜が進行する。つまり、成膜当初から水素含有量が低い
アモルファスシリコン（本明細書では、これを低水素化
アモルファスシリコンという）が形成されるため、脱水
素処理自体が不要となる。また、膜表面のダメージもな
い。したがって、従来の膜中水素放出法での熱処理に伴
う界面特性の悪化という問題を回避することができる。
また、本発明で用いる２周波励起型プラズマ成膜法の場
合、成膜温度を室温から３００℃までの範囲の低温にで
きるので、基板材料の選択範囲が大きく広がる。例え
ば、ガラス材、石英材、単結晶シリコンウェハ、プラス
チック材（ＰＥＳ(Polyether-sulphone)、ＰＥＮ(Polye
thylene-napthalate)、ＰＥＴ(Polyethylene-terephtha
late)等）を用いることができる。On the other hand, in the case of the two-frequency excitation type plasma film forming chamber used in the present invention, hydrogen ions and hydrogen radicals generated at the time of film formation collide with the film surface by the action of the substrate bias potential. Film formation proceeds while etching hydrogen. That is, since amorphous silicon having a low hydrogen content is formed from the beginning of film formation (in this specification, this is referred to as low hydrogenated amorphous silicon), the dehydrogenation treatment itself becomes unnecessary. Also, there is no damage on the film surface. Therefore, it is possible to avoid the problem that the interface characteristics are deteriorated due to the heat treatment in the conventional hydrogen release method.
In the case of the dual frequency excitation type plasma film forming method used in the present invention, the film forming temperature can be set to a low temperature in the range from room temperature to 300 ° C., so that the selection range of the substrate material is greatly expanded. For example, glass material, quartz material, single crystal silicon wafer, plastic material (PES (Polyether-sulphone), PEN (Polye
thylene-napthalate), PET (Polyethylene-terephtha
late)) can be used.
【００１６】また、前記低水素化アモルファスシリコン
膜の単位面積当たりの水素含有量を２原子パーセント以
下とすることが望ましい。その理由は、膜中の水素含有
量を上記の範囲とすると、レーザアニーリング処理によ
りアモルファスシリコン膜を容易に多結晶シリコン膜に
変換することが可能になるからである。Further, it is desirable that the hydrogen content per unit area of the low hydrogenated amorphous silicon film is 2 atomic percent or less. The reason is that when the hydrogen content in the film is in the above range, the amorphous silicon film can be easily converted to a polycrystalline silicon film by laser annealing.
【００１７】本発明のプラズマＣＶＤ装置の２周波励起
型成膜室においては、上記のアモルファスシリコン膜の
みならず、反応ガスの切り替えによりシリコン酸化膜を
成膜することも可能である。例えば、多結晶シリコンの
パターンを形成したガラス基板上にシリコン酸化膜を形
成した場合、基板バイアス電位の作用により基板バイア
ス電位を印加しない場合に比べて基板上への成膜速度が
増大し、多結晶シリコンパターン上とガラス基板上との
成膜速度の差が小さくなるため、段差部でのステップカ
バレッジが良好になる。In the two-frequency excitation type film forming chamber of the plasma CVD apparatus of the present invention, not only the above-mentioned amorphous silicon film but also a silicon oxide film can be formed by switching a reaction gas. For example, when a silicon oxide film is formed on a glass substrate on which a pattern of polycrystalline silicon is formed, the film forming speed on the substrate is increased due to the action of the substrate bias potential as compared with a case where no substrate bias potential is applied. Since the difference in deposition rate between the crystalline silicon pattern and the glass substrate is small, the step coverage at the step is improved.
【００１８】また、本発明のプラズマＣＶＤ装置におい
て、レーザアニール室の構成は、レーザ光を出射するレ
ーザ光源を備え、レーザ光源から出射されるスポット状
のレーザ光が被処理基板の表面をくまなく走査できる構
成のものであれば、種々の構成の装置を用いることがで
きる。この場合、レーザ光源は例えばＸｅＣｌ、Ａｒ
Ｆ、ＡｒＣｌ、ＸｅＦ等のハロゲンガスを用いたガスレ
ーザを用いることができる。膜の種類によってはＹＡＧ
レーザ等の他のレーザ光源を用いることもでき、レーザ
光の照射の形態としては、パルスレーザアニール、連続
発振レーザアニールを用いることができる。また、熱処
理室の構成は、例えば多段式電気炉型の装置を用いるこ
とができる。Further, in the plasma CVD apparatus of the present invention, the laser annealing chamber has a laser light source for emitting laser light, and the spot-like laser light emitted from the laser light source covers the surface of the substrate to be processed. Devices having various configurations can be used as long as they can scan. In this case, the laser light source is, for example, XeCl, Ar
A gas laser using a halogen gas such as F, ArCl, or XeF can be used. YAG depending on the type of film
Other laser light sources such as a laser can also be used, and pulsed laser annealing or continuous wave laser annealing can be used as a mode of laser light irradiation. Further, as a configuration of the heat treatment chamber, for example, a multi-stage electric furnace type apparatus can be used.
【００１９】[0019]
【発明の実施の形態】以下、本発明の一実施の形態を図
１ないし図７を参照して説明する。図１は本実施の形態
のプラズマＣＶＤ装置１の概略構成を示す図である。本
実施の形態のプラズマＣＶＤ装置１は例えばトップゲー
ト型ＴＦＴの製造プロセスに用いて好適なものであり、
半導体能動膜をなす多結晶シリコンの成膜からゲート絶
縁膜の成膜までの一貫処理が可能な多室型の装置であ
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to FIGS. FIG. 1 is a diagram showing a schematic configuration of a plasma CVD apparatus 1 of the present embodiment. The plasma CVD apparatus 1 of the present embodiment is suitable for use in, for example, a manufacturing process of a top gate type TFT.
This is a multi-chamber type apparatus capable of performing an integrated process from the formation of polycrystalline silicon as a semiconductor active film to the formation of a gate insulating film.
【００２０】本実施の形態のプラズマＣＶＤ装置１は、
図１に示すように、略七角形状の搬送室２の周囲に、５
つの処理室と１つのローダ室３と１つのアンローダ室４
とが連設されている。また、５つの処理室の内訳は、ア
モルファスシリコン膜を成膜する第１成膜室５、シリコ
ン酸化膜を成膜する第２成膜室６、シリコン窒化膜を成
膜する第３成膜室７、成膜後の被処理基板のアニーリン
グ処理を行うレーザアニール室８、成膜後の被処理基板
の熱処理を行う熱処理室９、である。第１成膜室５、第
２成膜室６、第３成膜室７はそれぞれ異なる種類の膜を
成膜するための室であるが、成膜室の基本構成はどれも
同じであるため、ここでは第１成膜室５を例に挙げてそ
の構成を説明する。図２は第１成膜室５の構成を示す断
面図である。The plasma CVD apparatus 1 according to the present embodiment
As shown in FIG. 1, around the transfer chamber 2 having a substantially heptagon shape, 5
One processing room, one loader room 3 and one unloader room 4
Are connected to each other. The five processing chambers include a first film forming chamber 5 for forming an amorphous silicon film, a second film forming chamber 6 for forming a silicon oxide film, and a third film forming chamber for forming a silicon nitride film. 7, a laser annealing chamber 8 for performing an annealing process on the substrate after film formation, and a heat treatment room 9 for performing a heat treatment on the substrate after film formation. The first film forming chamber 5, the second film forming chamber 6, and the third film forming chamber 7 are chambers for forming different types of films, respectively. However, since the basic structures of the film forming chambers are all the same. Here, the configuration of the first film forming chamber 5 will be described as an example. FIG. 2 is a sectional view showing the configuration of the first film forming chamber 5.
【００２１】図２に示すように、チャンバー１０の上部
に高周波電極１１およびシャワープレート１２が設けら
れ、チャンバー１０の下部にはシャワープレート１２に
対向して被処理基板１３を載置するサセプタ電極１４が
設けられている。高周波電極１１は、導電体からなるハ
ウジング１５の内部に整合回路１６が収納された高周波
電極側マッチングボックス１７を介して第１の高周波電
源１８と接続されている。また、高周波電極１１とシャ
ワープレート１２とにより空間１９が形成され、この空
間１９内に反応ガスを導入するためのガス導入管２０が
設けられている。そして、ガス導入管２０を通じてこの
空間１９内に導入された反応ガスは、シャワープレート
１２の多数の孔１２ａからチャンバー１０内に供給され
るようになっている。なお、符号２１はチャンバー１０
の壁部と高周波電極１１とを絶縁する絶縁体である。As shown in FIG. 2, a high-frequency electrode 11 and a shower plate 12 are provided at an upper portion of the chamber 10, and a susceptor electrode 14 on which a substrate 13 is placed opposite to the shower plate 12 at a lower portion of the chamber 10. Is provided. The high-frequency electrode 11 is connected to a first high-frequency power supply 18 via a high-frequency electrode-side matching box 17 in which a matching circuit 16 is accommodated inside a housing 15 made of a conductor. A space 19 is formed by the high-frequency electrode 11 and the shower plate 12, and a gas introduction pipe 20 for introducing a reaction gas into the space 19 is provided. The reaction gas introduced into the space 19 through the gas introduction pipe 20 is supplied into the chamber 10 from a large number of holes 12a of the shower plate 12. Reference numeral 21 denotes the chamber 10
Is an insulator that insulates the high frequency electrode 11 from the wall.
【００２２】サセプタ電極１４の周囲にサセプタシール
ド２６が設けられ、サセプタ電極１４およびサセプタ電
極１４はベローズ２７により上下動可能に構成されてい
る。この構成によって、高周波電極１１とサセプタ電極
１４との間の距離が調整可能となっている。また、サセ
プタ電極１４は、内部に整合回路が収納されたサセプタ
電極側マッチングボックス２８を介して第２の高周波電
源２９と接続されている。A susceptor shield 26 is provided around the susceptor electrode 14, and the susceptor electrode 14 and the susceptor electrode 14 are vertically movable by a bellows 27. With this configuration, the distance between the high-frequency electrode 11 and the susceptor electrode 14 can be adjusted. The susceptor electrode 14 is connected to a second high frequency power supply 29 via a susceptor electrode side matching box 28 in which a matching circuit is housed.
【００２３】高周波電極側マッチングボックス１７に
は、ハウジング１５の内部に第１の高周波電源１８と高
周波電極１１との間のインピーダンスの整合を図る整合
回路１６が備えられ、第１の高周波電源１８からの高周
波電力が整合回路１６を経て給電線２２により高周波電
極１１に供給されるようになっている。整合回路１６の
構成は、第１の高周波電源１８に対してコイル２３とチ
ューニングコンデンサ２４が直列に接続され、これと並
列にロードコンデンサ２５が接続され一端が接地されて
いる。そして、チューニングコンデンサ２４の容量を調
整することにより第１の高周波電源１８と高周波電極１
１との間のインピーダンスの調整が行われる。The high-frequency electrode side matching box 17 is provided with a matching circuit 16 for matching the impedance between the first high-frequency power supply 18 and the high-frequency electrode 11 inside the housing 15. Is supplied to the high-frequency electrode 11 via the power supply line 22 via the matching circuit 16. The configuration of the matching circuit 16 is such that a coil 23 and a tuning capacitor 24 are connected in series to a first high-frequency power supply 18, a load capacitor 25 is connected in parallel with this, and one end is grounded. The first high-frequency power supply 18 and the high-frequency electrode 1 are adjusted by adjusting the capacity of the tuning capacitor 24.
The adjustment of the impedance between the two is performed.
【００２４】高周波電極側マッチングボックス１７のハ
ウジング１５の側壁は給電線２２に対して非平行に形成
されている。これにより、給電時に流れる高周波電流の
往路の電流と復路の電流との流れ方向が非平行になり、
相互インダクタンスの増大を防止することができる。そ
の結果、成膜室での電力消費効率が大きく向上し、アモ
ルファスシリコン膜の成膜速度の増大、膜質の向上を図
ることができる。The side wall of the housing 15 of the high-frequency electrode side matching box 17 is formed non-parallel to the power supply line 22. Thereby, the flow directions of the forward current and the return current of the high-frequency current flowing at the time of power supply become non-parallel,
An increase in mutual inductance can be prevented. As a result, the power consumption efficiency in the film formation chamber is greatly improved, and the film formation speed and film quality of the amorphous silicon film can be increased.
【００２５】上記構成の第１成膜室５においてアモルフ
ァスシリコン膜の成膜を行う際には、サセプタ電極１４
上に被処理基板１３を載置し、第１、第２の高周波電源
１８、２９から高周波電極１１とサセプタ電極１４の双
方にそれぞれ高周波電力を印加するとともにガス導入管
２０からシャワープレート１２を介して反応ガスをチャ
ンバー１０内に供給してプラズマを発生させ、被処理基
板１３上にアモルファスシリコン膜を成膜する。反応ガ
スとしては、主反応ガスであるモノシランガスに水素等
のキャリアガスを添加したガスを用いる。ここでは通
常、水素化アモルファスシリコン膜が成膜されるが、基
板バイアス電位の調整、反応ガスに添加するキャリアガ
スの制御、排気コンダクタンスの調整等により、成膜時
の水素イオンや水素ラジカルの反応性を制御でき、低水
素化アモルファスシリコンを成膜することが可能であ
る。When forming an amorphous silicon film in the first film forming chamber 5 having the above structure, the susceptor electrode 14
The substrate 13 to be processed is mounted thereon, and high-frequency power is applied to both the high-frequency electrode 11 and the susceptor electrode 14 from the first and second high-frequency power supplies 18 and 29, respectively, and the gas is introduced from the gas introduction pipe 20 through the shower plate 12. The reaction gas is supplied into the chamber 10 to generate plasma, and an amorphous silicon film is formed on the substrate 13 to be processed. As the reaction gas, a gas obtained by adding a carrier gas such as hydrogen to monosilane gas, which is a main reaction gas, is used. Here, a hydrogenated amorphous silicon film is usually formed, but the reaction of hydrogen ions and hydrogen radicals during the film formation is performed by adjusting the substrate bias potential, controlling the carrier gas added to the reaction gas, adjusting the exhaust conductance, and the like. It is possible to control the properties and to form a low-hydrogen amorphous silicon film.
【００２６】また、第２成膜室６、第３成膜室７はチャ
ンバー１０内に供給する反応ガスが異なるだけであり、
シリコン酸化膜を成膜する第２成膜室６では、主反応ガ
スであるモノシランガスと亜酸化窒素ガスの混合ガスに
ヘリウム、水素、キセノン、酸素、アルゴン、窒素等の
他のガスを添加したガスを供給する。シリコン窒化膜を
成膜する第３成膜室７では、モノシランガスとアンモニ
アガスを主反応ガスとする反応ガスを用いる。The second film forming chamber 6 and the third film forming chamber 7 differ only in the reaction gas supplied into the chamber 10.
In the second film forming chamber 6 for forming a silicon oxide film, a gas obtained by adding another gas such as helium, hydrogen, xenon, oxygen, argon, or nitrogen to a mixed gas of monosilane gas and nitrous oxide gas, which are main reaction gases. Supply. In the third film forming chamber 7 for forming a silicon nitride film, a reaction gas mainly containing a monosilane gas and an ammonia gas is used.
【００２７】レーザアニール室８は、図３に示すよう
に、チャンバー３０の上部にレーザ光源３１が設けられ
る一方、チャンバー３０内の下部には被処理基板１３を
載置するためのステージ３２が直交するＸ方向、Ｙ方向
の２方向に水平移動可能に設けられている。そして、レ
ーザ光源３１の出射部３１ａからスポット状のレーザ光
３３（１点鎖線で示す）が出射されると同時に、被処理
基板１３を支持したステージ３２がＸ方向、Ｙ方向に水
平移動することにより、レーザ光３３が被処理基板１３
の全面を走査できるようになっている。レーザ光源３１
には例えばＸｅＣｌ、ＡｒＦ、ＡｒＣｌ、ＸｅＦ等のハ
ロゲンガスを用いたガスレーザを用いることができる。In the laser annealing chamber 8, as shown in FIG. 3, a laser light source 31 is provided at an upper portion of a chamber 30, and a stage 32 for mounting the substrate 13 to be processed is orthogonally provided at a lower portion of the chamber 30. It is provided so as to be horizontally movable in two directions of X direction and Y direction. Then, at the same time when the spot-shaped laser light 33 (indicated by a dashed line) is emitted from the emission portion 31a of the laser light source 31, the stage 32 supporting the substrate 13 moves horizontally in the X and Y directions. As a result, the laser light 33 is
Can be scanned over the entire surface. Laser light source 31
For example, a gas laser using a halogen gas such as XeCl, ArF, ArCl, or XeF can be used.
【００２８】熱処理室９は、図４に示すように、多段式
電気炉型のものであり、チャンバー３４内に多段に設け
られたヒータ３５の各々に被処理基板１３が載置される
構成になっている。そして、ヒータ３５の通電により複
数枚の被処理基板１３が加熱されるようになっている。
なお、熱処理室９と搬送室２との間にはゲートバルブ３
６が設けられている。The heat treatment chamber 9 is of a multi-stage electric furnace type as shown in FIG. 4, and has a configuration in which the substrate 13 is placed on each of heaters 35 provided in a multi-stage in a chamber 34. Has become. The plurality of substrates 13 are heated by energizing the heater 35.
The gate valve 3 is provided between the heat treatment chamber 9 and the transfer chamber 2.
6 are provided.
【００２９】図１に示すローダ室３、アンローダ室４に
は、ローダカセット（図示略）、アンローダカセット
（図示略）が着脱可能に設けられている。これら２つの
カセットは、複数枚の被処理基板１３が収容可能なもの
であり、ローダカセットに成膜前の被処理基板１３が収
容され、アンローダカセットには成膜済の被処理基板１
３が収容される。そして、これら処理室とローダ室３、
アンローダ室４の中央に位置する搬送室２に基板搬送ロ
ボット３７（搬送手段）が設置されている。基板搬送ロ
ボット３７はその上部に伸縮自在なリンク機構を有する
アーム３８を有し、アーム３８は回転可能かつ昇降可能
となっており、アーム３８の先端部で被処理基板１３を
支持、搬送するようになっている。In the loader chamber 3 and the unloader chamber 4 shown in FIG. 1, a loader cassette (not shown) and an unloader cassette (not shown) are detachably provided. These two cassettes are capable of accommodating a plurality of substrates 13 to be processed, the loader cassette accommodates the substrate 13 before film formation, and the unloader cassette includes the substrate 1 with film formation.
3 are accommodated. And these processing chamber and loader chamber 3,
A substrate transfer robot 37 (transfer means) is installed in the transfer chamber 2 located at the center of the unloader chamber 4. The substrate transfer robot 37 has an arm 38 having a telescopic link mechanism at its upper part. The arm 38 is rotatable and can be moved up and down, and the tip of the arm 38 supports and transfers the substrate 13 to be processed. It has become.
【００３０】上記構成のプラズマＣＶＤ装置１は、例え
ば各処理室における成膜条件、アニール条件、熱処理条
件等、種々の処理条件や処理シーケンスをオペレータが
設定する他は、各部の動作が制御部（図示略）により制
御されており、自動運転する構成になっている。したが
って、このプラズマＣＶＤ装置１を使用する際には、処
理前の被処理基板１３をローダカセットにセットし、オ
ペレータがスタートスイッチを操作すれば、基板搬送ロ
ボット３７によりローダカセットから各処理室内に被処
理基板１３が搬送され、各処理室で一連の処理が順次自
動的に行われた後、基板搬送ロボット３７によりアンロ
ーダカセットに収容される。In the plasma CVD apparatus 1 having the above configuration, the operation of each unit is controlled by a control unit (except for setting various processing conditions and processing sequences such as film formation conditions, annealing conditions, and heat treatment conditions in each processing chamber, etc.). (Not shown), and is configured to operate automatically. Therefore, when the plasma CVD apparatus 1 is used, the substrate 13 to be processed is set in the loader cassette, and if the operator operates the start switch, the substrate transfer robot 37 transfers the substrate 13 from the loader cassette into each processing chamber. The processing substrate 13 is transported, and after a series of processes are automatically performed sequentially in each processing chamber, the substrate 13 is stored in the unloader cassette by the substrate transport robot 37.
【００３１】以下、上記構成のプラズマＣＶＤ装置１を
用いたトップゲート型ＴＦＴの製造プロセスの一例を図
５（Ａ）ないし図５（Ｃ）を用いて説明する。図５
（Ａ）に示すように、ガラス等の透明基板３９上に膜厚
５００Å程度の多結晶シリコンからなる半導体能動膜４
０を成膜する。この際、上記プラズマＣＶＤ装置１の第
１成膜室５において、まず、水素化アモルファスシリコ
ンの成膜が行われる。水素化アモルファスシリコンの成
膜後、被処理基板１３が熱処理室９に搬送され、熱処理
室９において加熱による水素化アモルファスシリコンの
脱水素化処理が行われる。脱水素化処理後、被処理基板
１３がレーザアニール室８に搬送され、レーザアニール
室８において低水素化アモルファスシリコンの多結晶化
処理が行われる。このようにして、半導体能動膜４０を
なす多結晶シリコン膜を成膜することができる。Hereinafter, an example of a manufacturing process of a top gate type TFT using the plasma CVD apparatus 1 having the above configuration will be described with reference to FIGS. 5A to 5C. FIG.
As shown in (A), a semiconductor active film 4 made of polycrystalline silicon having a thickness of about 500 ° is formed on a transparent substrate 39 such as glass.
0 is formed. At this time, first, a film of hydrogenated amorphous silicon is formed in the first film forming chamber 5 of the plasma CVD apparatus 1. After the formation of the hydrogenated amorphous silicon, the substrate 13 to be processed is transferred to the heat treatment chamber 9, and the dehydrogenation of the hydrogenated amorphous silicon is performed in the heat treatment chamber 9 by heating. After the dehydrogenation processing, the substrate 13 to be processed is transferred to the laser annealing chamber 8, where the polycrystalline crystallization of the low hydrogenated amorphous silicon is performed in the laser annealing chamber 8. Thus, the polycrystalline silicon film forming the semiconductor active film 40 can be formed.
【００３２】さらに、多結晶シリコン膜の成膜後、被処
理基板１３が第２成膜室６に搬送され、第２成膜室６に
おいて多結晶シリコン膜上にシリコン酸化膜が成膜され
る。本実施の形態のプラズマＣＶＤ装置によれば、ここ
までの一連の成膜工程を本装置１台で行うことができ
る。Further, after the polycrystalline silicon film is formed, the substrate 13 to be processed is transported to the second film forming chamber 6, and a silicon oxide film is formed on the polycrystalline silicon film in the second film forming chamber 6. . According to the plasma CVD apparatus of the present embodiment, a series of film forming steps up to this point can be performed by one apparatus.
【００３３】次いで、フォトリソグラフィー工程により
シリコン酸化膜および多結晶シリコン膜をアイランド状
にパターニングし、それぞれゲート絶縁膜４１および半
導体能動膜とする。次いで、全面に膜厚１０００Å程度
のＡｌ等の金属膜を成膜した後、フォトリソグラフィー
工程によりこの金属膜をパターニングし、ゲート電極４
２を形成する。Next, the silicon oxide film and the polycrystalline silicon film are patterned into an island shape by a photolithography process to form a gate insulating film 41 and a semiconductor active film, respectively. Next, after forming a metal film of Al or the like having a thickness of about 1000 ° on the entire surface, the metal film is patterned by a photolithography process to form a gate electrode 4.
Form 2
【００３４】次に、図５（Ｂ）に示すように、ゲート電
極４２の上方からリン、砒素等の不純物をイオン注入す
ることによって半導体能動膜４０のうちゲート電極４２
の下方を除いた領域をｎ型シリコン層とし、ソース領域
部４３、ドレイン領域部４４をそれぞれ形成する。ここ
で、ソース領域部４３とドレイン領域部４４との間がチ
ャネル生成部４５となる。次いで、全面に膜厚２０００
Å程度のシリコン酸化膜からなる層間絶縁膜４６を成膜
する。次いで、フォトリソグラフィー工程によりこの層
間絶縁膜４６をパターニングし、半導体能動膜４０のソ
ース領域部４３、ドレイン領域部４４にそれぞれ達する
コンタクトホール４７、４８を形成する。次いで、全面
に膜厚１０００Å程度のＡｌ等の金属膜を成膜し、パタ
ーニングすることによりソース電極４９、ドレイン電極
５０をそれぞれ形成する。Next, as shown in FIG. 5B, impurities such as phosphorus and arsenic are ion-implanted from above the gate electrode 42 so that the gate electrode 42 of the semiconductor active film 40 is formed.
A region excluding the region below is an n-type silicon layer, and a source region 43 and a drain region 44 are formed. Here, a portion between the source region 43 and the drain region 44 serves as a channel generator 45. Next, a film thickness of 2000
An interlayer insulating film 46 made of a silicon oxide film of about Å is formed. Next, the interlayer insulating film 46 is patterned by a photolithography process to form contact holes 47 and 48 reaching the source region 43 and the drain region 44 of the semiconductor active film 40, respectively. Next, a metal film of Al or the like having a thickness of about 1000 ° is formed on the entire surface, and the source electrode 49 and the drain electrode 50 are formed by patterning.
【００３５】次に、図５（Ｃ）に示すように、全面にシ
リコン窒化膜からなるパッシベーション膜５１を成膜し
た後、フォトリソグラフィー工程によりパッシベーショ
ン膜５１をパターニングし、ドレイン電極５０に達する
コンタクトホール５２を形成する。次いで、全面にＩＴ
Ｏ等の透明導電膜を成膜し、パターニングすることによ
り画素電極５３を形成する。以上の工程により、画素電
極５３と接続したＴＦＴ５４が完成する。なお、層間絶
縁膜４６をなすシリコン酸化膜の成膜は上記プラズマＣ
ＶＤ装置１の第２成膜室６を用いることができる。パッ
シベーション膜５１をなすシリコン窒化膜の成膜は上記
プラズマＣＶＤ装置１の第３成膜室７を用いることがで
きる。また、ＴＦＴの種類によってゲート絶縁膜材料に
シリコン窒化膜を適用する場合は、ゲート絶縁膜の成膜
工程で上記プラズマＣＶＤ装置１の第２成膜室６に代え
て第３成膜室７を用いればよい。Next, as shown in FIG. 5C, after a passivation film 51 made of a silicon nitride film is formed on the entire surface, the passivation film 51 is patterned by a photolithography process, and a contact hole reaching the drain electrode 50 is formed. 52 is formed. Next, IT
A pixel electrode 53 is formed by forming a transparent conductive film such as O and patterning it. Through the above steps, the TFT 54 connected to the pixel electrode 53 is completed. The silicon oxide film forming the interlayer insulating film 46 is formed by the plasma C
The second film forming chamber 6 of the VD device 1 can be used. For forming the silicon nitride film forming the passivation film 51, the third film forming chamber 7 of the plasma CVD apparatus 1 can be used. When a silicon nitride film is used as the gate insulating film material depending on the type of TFT, a third film forming chamber 7 is used instead of the second film forming chamber 6 of the plasma CVD apparatus 1 in the gate insulating film forming step. It may be used.
【００３６】本実施の形態のプラズマＣＶＤ装置１にお
いては、装置内にアモルファスシリコン膜、シリコン酸
化膜、シリコン窒化膜と異なる種類の膜を成膜する３つ
の成膜室５、６、７を備え、さらに、レーザアニール室
８および熱処理室９を備えているため、上記３種類の膜
の成膜工程とアニーリング処理工程、熱処理工程を１台
の装置で連続的に行うことができる。そのため、本実施
の形態のように、第１成膜室５でアモルファスシリコン
膜を成膜し、次いで、熱処理室９で加熱による脱水素化
を行い、次いで、レーザアニール室８で多結晶化を行
う、というように多結晶シリコン膜成膜の一連の工程、
さらにはシリコン酸化膜またはシリコン窒化膜の成膜工
程を１台の装置でまかなうことができる。したがって、
従来に比べてＴＡＴの短縮、設備費の低減、装置占有ス
ペースの低減を図ることができ、生産性を向上すること
が可能となる。In the plasma CVD apparatus 1 of the present embodiment, three film forming chambers 5, 6, and 7 for forming a film different from an amorphous silicon film, a silicon oxide film, and a silicon nitride film are provided in the apparatus. In addition, since the laser annealing chamber 8 and the heat treatment chamber 9 are provided, the three types of film formation step, the annealing step, and the heat treatment step can be continuously performed by one apparatus. Therefore, as in this embodiment, an amorphous silicon film is formed in the first film forming chamber 5, dehydrogenation is performed by heating in the heat treatment chamber 9, and then polycrystallization is performed in the laser annealing chamber 8. A series of steps of polycrystalline silicon film formation,
Further, the step of forming a silicon oxide film or a silicon nitride film can be covered by one apparatus. Therefore,
The TAT, the equipment cost, and the space occupied by the apparatus can be reduced as compared with the related art, and the productivity can be improved.
【００３７】さらに、ローダ室３、アンローダ室４と各
処理室との間、もしくは各処理室間で被処理基板１３を
搬送する基板搬送ロボット３７を備えた搬送室２を有し
ており、これら室間で被処理基板１３を大気に曝すこと
なく移送する構成となっている。したがって、一連の成
膜工程の間では被処理基板１３が大気に曝されることが
一切なく、被処理基板１３表面への自然酸化膜の形成、
パーティクルの付着等に起因してＴＦＴの歩留まりが低
下するという従来の問題を防止することができる。Further, there is a transfer chamber 2 provided with a substrate transfer robot 37 for transferring the substrate 13 between the loader chamber 3, the unloader chamber 4 and each processing chamber, or between the processing chambers. The substrate 13 is transferred between the chambers without exposing the substrate 13 to the atmosphere. Therefore, during a series of film forming steps, the substrate 13 is not exposed to the air at all, and a natural oxide film is formed on the surface of the substrate 13,
It is possible to prevent the conventional problem that the yield of TFTs is reduced due to adhesion of particles and the like.
【００３８】上記実施の形態の多結晶シリコン膜の成膜
方法では、水素化アモルファスシリコン膜を一旦成膜
し、これに熱処理を加えることによって脱水素化処理を
行う例を示したが、成膜室が本実施の形態のような２周
波励起型プラズマ成膜室であれば、基板バイアス電位の
印加、反応ガスに添加するキャリアガスの制御、排気コ
ンダクタンスの調整等によって成膜時の水素イオンや水
素ラジカルの反応性を制御でき、低水素化アモルファス
シリコンを成膜することも可能である。In the method of forming a polycrystalline silicon film according to the above-described embodiment, there has been described an example in which a hydrogenated amorphous silicon film is formed once and a dehydrogenation process is performed by applying a heat treatment to the film. When the chamber is a two-frequency excitation type plasma film formation chamber as in this embodiment, hydrogen ions or the like during film formation are formed by applying a substrate bias potential, controlling a carrier gas added to a reaction gas, adjusting exhaust conductance, and the like. The reactivity of hydrogen radicals can be controlled, and low hydrogenated amorphous silicon can be formed.
【００３９】図６は、高周波電極のみを備えた従来のプ
ラズマＣＶＤ装置と基板側にもバイアス電位を印加でき
る本発明の２周波励起型プラズマ成膜室とを用いて、形
成されるアモルファスシリコン膜中の水素含有量と高周
波電力密度との関係を比較したものである。図６におい
て、横軸は高周波電力密度（Ｗ／ｃｍ2）、縦軸は膜中
水素結合量（原子パーセント）である。FIG. 6 shows an amorphous silicon film formed using a conventional plasma CVD apparatus having only a high-frequency electrode and a dual-frequency excitation type plasma film forming chamber of the present invention capable of applying a bias potential also to the substrate side. It is a comparison of the relationship between the hydrogen content in the steel and the high frequency power density. In FIG. 6, the horizontal axis represents the high-frequency power density (W / cm 2 ), and the vertical axis represents the hydrogen bonding amount (atomic percent) in the film.
【００４０】成膜条件は、反応ガスの流量をＳｉＨ4／
Ｈ2＝１／１０ないし１／２００（流量比）の範囲、チ
ャンバー内圧力を５０ないし２００Ｐａの範囲、基板温
度を２００ないし３５０℃の範囲、成膜速度を２００な
いし１０００Å／分の範囲、とした。従来の装置に関し
ては１３．５６ＭＨｚのメインの高周波電力をそのまま
電力密度に換算したものを横軸にとった。本発明の装置
に関しては１３．５６ＭＨｚの高周波電力と５０ｋＨｚ
の基板バイアス電力との合計を電力密度に換算したもの
を横軸にとった。そして、高周波電力密度を０Ｗ／ｃｍ
2，０．４Ｗ／ｃｍ2，０．８Ｗ／ｃｍ2，１．２Ｗ／ｃ
ｍ2 の４点（図６中、従来の装置を用いた場合を「△
（破線）」、本発明の装置を用いた場合を「○（実
線）」で示す）変化させ、それぞれの場合の膜中水素結
合量を測定した。The film formation conditions were such that the flow rate of the reaction gas was SiH 4 /
H 2 = 1/10 to 1/200 (flow ratio), chamber pressure in the range of 50 to 200 Pa, substrate temperature in the range of 200 to 350 ° C., deposition rate in the range of 200 to 1000 ° / min. did. With respect to the conventional apparatus, the horizontal axis is obtained by directly converting 13.56 MHz main high-frequency power into power density. For the device of the present invention, 13.56 MHz high frequency power and 50 kHz
The converted value of the sum of the substrate bias power and the substrate bias power into the power density is plotted on the horizontal axis. Then, the high frequency power density is set to 0 W / cm
2, 0.4W / cm 2, 0.8W / cm 2, 1.2W / c
Four points of m 2 (in FIG. 6, the case where the conventional apparatus is used is referred to as “△
(Broken line) ”, and the case where the apparatus of the present invention was used was changed (shown by“ 線 (solid line) ”), and the amount of hydrogen bond in the film in each case was measured.
【００４１】図６からわかるように、従来の装置を用い
た場合、高周波電力密度の増加に伴って膜中水素結合量
が増加する傾向にある。これに対して、本発明の２周波
励起型プラズマ成膜室を用いた場合、高周波電力密度が
増加すると、逆に膜中水素結合量が減少する傾向にあ
る。これは、水素イオンや水素ラジカルの作用により成
膜表面での水素のエッチングレートが増加するため、水
素が除去されながら成膜が進行するためと考えられる。
高周波電力密度を１．２Ｗ／ｃｍ2程度より小さくする
と、膜中水素結合量が２原子パーセント以下となり、ア
モルファスシリコン膜の多結晶化が容易になることがわ
かる。As can be seen from FIG. 6, when the conventional apparatus is used, the amount of hydrogen bonds in the film tends to increase as the high-frequency power density increases. On the other hand, when the dual frequency excitation type plasma deposition chamber of the present invention is used, when the high frequency power density increases, the amount of hydrogen bonds in the film tends to decrease. This is probably because the action of hydrogen ions and hydrogen radicals increases the etching rate of hydrogen on the surface of the film, and the film is formed while hydrogen is being removed.
When the high frequency power density is smaller than about 1.2 W / cm 2 , the amount of hydrogen bonds in the film becomes 2 atomic percent or less, and it can be seen that the polycrystalline amorphous silicon film is easily formed.
【００４２】すなわち、本実施の形態のプラズマＣＶＤ
装置１の第１成膜室５のように、２周波励起型プラズマ
成膜室を使用してアモルファスシリコン膜を成膜すれ
ば、低水素化アモルファスシリコン膜を成膜できること
が実証された。したがって、上記実施の形態で示したプ
ラズマＣＶＤ装置１から脱水素化処理のための熱処理室
９を省くこともでき、その場合、成膜室をさらに１つ増
やしてもよい。これにより、熱処理に伴ってシリコン膜
の界面特性が悪化するという従来の問題を回避すること
ができる。また、成膜温度を室温から３００℃程度まで
範囲の低温にすることができるので、基板材料の選択範
囲が大きく広がる。例えば、ガラス材、石英材、単結晶
シリコンウェハ、プラスチック材等を用いることができ
る。That is, the plasma CVD of the present embodiment
It has been demonstrated that a low hydrogenated amorphous silicon film can be formed by forming an amorphous silicon film using a two-frequency excitation type plasma film forming chamber as in the first film forming chamber 5 of the apparatus 1. Therefore, the heat treatment chamber 9 for dehydrogenation treatment can be omitted from the plasma CVD apparatus 1 shown in the above embodiment, and in that case, one more film formation chamber may be added. This can avoid the conventional problem that the interface characteristics of the silicon film deteriorate with the heat treatment. Further, since the film formation temperature can be set to a low temperature in a range from room temperature to about 300 ° C., the selection range of the substrate material is greatly expanded. For example, a glass material, a quartz material, a single crystal silicon wafer, a plastic material, or the like can be used.
【００４３】また、上記実施の形態のプラズマＣＶＤ装
置１における第２成膜室６のように、２周波励起型プラ
ズマ成膜室でシリコン酸化膜を成膜すれば、基板バイア
ス電位の作用により基板バイアス電位を印加しない場合
に比べて基板上への成膜速度が増大し、多結晶シリコン
パターン上とガラス基板上との成膜速度の差が小さくな
るため、段差部でのステップカバレッジを良好にするこ
とができる。When a silicon oxide film is formed in a two-frequency excitation type plasma film forming chamber as in the second film forming chamber 6 in the plasma CVD apparatus 1 of the above-described embodiment, the substrate is biased by the action of the substrate bias potential. As compared with the case where no bias potential is applied, the film formation speed on the substrate increases, and the difference in film formation speed between the polycrystalline silicon pattern and the glass substrate becomes smaller, so that step coverage at the step portion can be improved. can do.
【００４４】図７ないし図９は、高周波電極のみを備え
た従来のプラズマＣＶＤ装置と基板側にもバイアス電位
を印加できる本発明の２周波励起型プラズマ成膜室とを
用いて、段差部に形成したシリコン酸化膜のステップカ
バレッジを比較した顕微鏡写真（図７ないし図９は実際
には顕微鏡写真の画像の輪郭をトレースしたもの）であ
る。図７は従来のプラズマＣＶＤ装置を用いた場合、図
８は２周波励起型プラズマ成膜室で基板バイアス電力を
２００Ｗとした場合、図９は２周波励起型プラズマ成膜
室で基板バイアス電力を４００Ｗとした場合、をそれぞ
れ示している。FIGS. 7 to 9 show a conventional plasma CVD apparatus having only a high-frequency electrode and a dual-frequency excitation type plasma film forming chamber of the present invention capable of applying a bias potential also to the substrate side. FIG. 7 to FIG. 9 are micrographs comparing step coverages of the formed silicon oxide film (actually, the outline of the image of the micrograph is traced). 7 shows a case where a conventional plasma CVD apparatus is used, FIG. 8 shows a case where a substrate bias power is set to 200 W in a two-frequency excitation type plasma film forming chamber, and FIG. The case of 400 W is shown.
【００４５】成膜条件は、反応ガスの流量をＳｉＨ4／
Ｎ2Ｏ＝１／１０ないし１／５０（流量比）の範囲、チ
ャンバー内圧力を２００Ｐａ、基板温度を３００℃、１
３．５６ＭＨｚのメインの高周波電力を６００Ｗ、とし
た。The film formation conditions were such that the flow rate of the reaction gas was set to SiH 4 /
N 2 O = 1/10 to 1/50 (flow ratio), chamber pressure 200 Pa, substrate temperature 300 ° C.,
The main high frequency power of 3.56 MHz was set to 600 W.
【００４６】図７に示されるように、従来のプラズマＣ
ＶＤ装置を用いた場合、段差部（符号ａの円で囲んだ部
分）でシリコン酸化膜５６の亀裂５５が生じているのが
わかる。これに対して、図８および図９に示されるよう
に、２周波励起型プラズマ成膜室を用いた場合、段差部
（符号ｂおよびｃの円で囲んだ部分）でもシリコン酸化
膜５６の亀裂は生じていない。すなわち、本実施の形態
のプラズマＣＶＤ装置１の第２成膜室６のように、２周
波励起型プラズマ成膜室でシリコン酸化膜を成膜すれば
段差部でのステップカバレッジが良好になることが実証
され、絶縁膜としての信頼性が向上することがわかっ
た。As shown in FIG. 7, a conventional plasma C
When the VD device is used, it can be seen that a crack 55 of the silicon oxide film 56 is generated at a step portion (a portion surrounded by a circle with a symbol a). On the other hand, as shown in FIGS. 8 and 9, when the two-frequency excitation type plasma film forming chamber is used, the cracks of the silicon oxide film 56 are formed even at the stepped portions (portions surrounded by circles b and c). Has not occurred. That is, if the silicon oxide film is formed in the two-frequency excitation type plasma film formation chamber as in the second film formation chamber 6 of the plasma CVD apparatus 1 of the present embodiment, the step coverage at the step is improved. Was proved, and it was found that the reliability as an insulating film was improved.
【００４７】なお、本発明の技術範囲は上記実施の形態
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば上記実施の形態のプラズマＣＶＤ装置において、各
処理室の具体的な構成等に関しては適宜設計変更が可能
である。また、上記実施の形態で述べた多結晶シリコン
膜の成膜方法の各種条件、ＴＦＴの製造方法の各種条件
等も一例にすぎず、変更が可能なことは勿論である。ま
た、上記実施の形態では本発明のプラズマＣＶＤ装置を
トップゲート型ＴＦＴの製造プロセスに適用した例を示
したが、これに限らず、ＭＯＳトランジスタ等、他の種
々の半導体装置の製造プロセスに本発明のプラズマＣＶ
Ｄ装置を適用することができる。The technical scope of the present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention. For example, in the plasma CVD apparatus of the above embodiment, the specific configuration of each processing chamber can be appropriately changed in design. Further, the various conditions of the method of forming the polycrystalline silicon film and the various conditions of the method of manufacturing the TFT described in the above embodiment are merely examples, and it is needless to say that they can be changed. In the above embodiment, an example in which the plasma CVD apparatus of the present invention is applied to a manufacturing process of a top gate type TFT is shown. Inventive plasma CV
Apparatus D can be applied.
【００４８】[0048]
【発明の効果】以上、詳細に説明したように、本発明に
よれば、プラズマＣＶＤ装置の内部に成膜室の他、レー
ザアニール室を備えているため、成膜工程とアニーリン
グ処理工程を１台の装置で連続的に行うことができ、さ
らに、熱処理室を備えた場合には成膜後の熱処理も連続
的に行うことができる。そのため、例えば成膜室でアモ
ルファスシリコン膜を成膜し、次いで、熱処理室で加熱
による脱水素化を行い、次いで、レーザアニール室で多
結晶化を行う、というように多結晶シリコン膜成膜の一
連の工程を１台の装置でまかなうことができる。したが
って、従来に比べてＴＡＴの短縮、設備費の低減、装置
占有スペースの低減を図ることができ、ＴＦＴ製造プロ
セス等の生産性を向上することが可能となる。また、処
理室と搬送室との間で被処理基板を大気に曝すことなく
移送する構成となっているため、被処理基板表面への自
然酸化膜の形成、パーティクルの付着等に起因してＴＦ
Ｔの歩留まりが低下するという従来の問題を解消するこ
とができる。As described above in detail, according to the present invention, since a plasma annealing apparatus is provided inside the plasma CVD apparatus in addition to the film forming chamber, the film forming step and the annealing step are performed in one step. The heat treatment after film formation can be continuously performed when a heat treatment chamber is provided. Therefore, for example, an amorphous silicon film is formed in a film forming chamber, dehydrogenation is performed by heating in a heat treatment chamber, and then polycrystallization is performed in a laser annealing chamber. A series of processes can be performed by one device. Therefore, the TAT, the equipment cost, and the space occupied by the device can be reduced as compared with the related art, and the productivity of the TFT manufacturing process and the like can be improved. In addition, since the substrate to be processed is transported between the processing chamber and the transfer chamber without exposing the substrate to the atmosphere, the formation of a natural oxide film on the surface of the substrate to be processed, the adhesion of particles, etc.
The conventional problem that the yield of T is reduced can be solved.
【００４９】さらに、本発明のプラズマＣＶＤ装置の成
膜室に２周波励起型のプラズマ成膜室を適用した場合、
被処理基板にバイアス電位を印加することにより、低水
素化アモルファスシリコン膜を成膜することができる。
その場合、脱水素処理が不要となるため、ＴＡＴの短
縮、成膜した膜の界面特性の向上が図れるとともに、低
温成膜が可能となるため、基板材料の選択の自由度を大
きくすることができる。また、上記２周波励起型プラズ
マ成膜室においてシリコン酸化膜を成膜した場合、段差
部でのステップカバレッジが良好になり、絶縁膜として
の信頼性を向上させることができる。Further, when a plasma deposition chamber of a two-frequency excitation type is applied to the deposition chamber of the plasma CVD apparatus of the present invention,
By applying a bias potential to the substrate to be processed, a low hydrogenated amorphous silicon film can be formed.
In that case, dehydrogenation treatment is not required, so that TAT can be shortened, interface characteristics of the formed film can be improved, and low-temperature film formation can be performed, so that the degree of freedom in selecting a substrate material can be increased. it can. Further, when a silicon oxide film is formed in the two-frequency excitation type plasma film forming chamber, the step coverage at the step portion is improved, and the reliability as an insulating film can be improved.
【図１】 本発明の一実施の形態であるプラズマＣＶＤ
装置の概略構成を示す平面図である。FIG. 1 shows a plasma CVD according to an embodiment of the present invention.
It is a top view which shows the schematic structure of a device.
【図２】 同、プラズマＣＶＤ装置の成膜室を示す縦断
面図である。FIG. 2 is a longitudinal sectional view showing a film forming chamber of the plasma CVD apparatus.
【図３】 同、プラズマＣＶＤ装置のレーザアニール室
を示す縦断面図である。FIG. 3 is a longitudinal sectional view showing a laser annealing chamber of the plasma CVD apparatus.
【図４】 同、プラズマＣＶＤ装置の熱処理室を示す縦
断面図である。FIG. 4 is a vertical sectional view showing a heat treatment chamber of the plasma CVD apparatus.
【図５】 同、プラズマＣＶＤ装置を用いたトップゲー
ト型ＴＦＴの製造方法を工程順を追って示すプロセスフ
ロー図である。FIG. 5 is a process flow chart showing a method of manufacturing a top gate type TFT using a plasma CVD apparatus in the order of steps.
【図６】 従来のプラズマＣＶＤ装置と本発明の２周波
励起型プラズマ成膜室とを用いてアモルファスシリコン
膜中の水素含有量と高周波電力密度との関係を比較した
グラフである。FIG. 6 is a graph comparing the relationship between the hydrogen content in an amorphous silicon film and the high-frequency power density using a conventional plasma CVD apparatus and the dual-frequency excitation type plasma deposition chamber of the present invention.
【図７】 従来のプラズマＣＶＤ装置を用いて段差部に
形成したシリコン酸化膜のステップカバレッジの顕微鏡
写真（画像の輪郭をトレースしたもの）である。FIG. 7 is a photomicrograph (tracing the contour of an image) of a step coverage of a silicon oxide film formed on a step portion using a conventional plasma CVD apparatus.
【図８】 本発明の２周波励起型プラズマＣＶＤ装置を
用いて段差部に形成したシリコン酸化膜のステップカバ
レッジの顕微鏡写真（画像の輪郭をトレースしたもの）
である。FIG. 8 is a photomicrograph of a step coverage of a silicon oxide film formed on a stepped portion using a dual-frequency excitation type plasma CVD apparatus of the present invention (a trace of an image contour).
It is.
【図９】 本発明の２周波励起型プラズマＣＶＤ装置を
用いて段差部に形成したシリコン酸化膜のステップカバ
レッジの顕微鏡写真（画像の輪郭をトレースしたもの）
である。FIG. 9 is a photomicrograph of a step coverage of a silicon oxide film formed on a stepped portion using a dual-frequency excitation type plasma CVD apparatus of the present invention (trace of an image outline).
It is.
１ プラズマＣＶＤ装置 ２ 搬送室 ３ ローダ室 ４ アンローダ室 ５ 第１成膜室 ６ 第２成膜室 ７ 第３成膜室 ８ レーザアニール室 ９ 熱処理室 １１ 高周波電極 １３ 被処理基板 １４ サセプタ電極 ３７ 基板搬送ロボット（搬送手段） DESCRIPTION OF SYMBOLS 1 Plasma CVD apparatus 2 Transfer chamber 3 Loader room 4 Unloader room 5 1st film-forming room 6 2nd film-forming room 7 3rd film-forming room 8 Laser annealing room 9 Heat treatment room 11 High-frequency electrode 13 Substrate to be processed 14 Susceptor electrode 37 Substrate Transfer robot (transportation means)
フロントページの続き Ｆターム(参考） 4K030 AA06 AA17 AA24 BA30 BA31 BA40 BA44 BB03 CA06 DA09 FA03 GA12 HA01 JA06 KA08 KA20 5F045 AA08 AB03 AB04 AB32 AB33 AC01 AC12 AD06 AD07 AE19 AE21 AF03 AF07 BB08 BB14 BB19 CA15 CB04 CB05 DA68 DQ17 EB08 EF05 EH14 EN04 HA15 HA16 HA18 HA25 5F110 CC02 DD01 DD02 DD03 DD05 EE03 FF02 FF30 GG02 GG13 GG25 GG45 HJ01 HJ13 HL03 NN02 NN04 NN23 NN24 NN35 PP03 PP35 QQ09 QQ11 Continued on the front page F term (reference) 4K030 AA06 AA17 AA24 BA30 BA31 BA40 BA44 BB03 CA06 DA09 FA03 GA12 HA01 JA06 KA08 KA20 5F045 AA08 AB03 AB04 AB32 AB33 AC01 AC12 AD06 AD07 AE19 AE21 AF03 AF07 BB08 BB14 CB19 CA05 CB14 CB19 CA05 EH14 EN04 HA15 HA16 HA18 HA25 5F110 CC02 DD01 DD02 DD03 DD05 EE03 FF02 FF30 GG02 GG13 GG25 GG45 HJ01 HJ13 HL03 NN02 NN04 NN23 NN24 NN35 PP03 PP35 QQ09 QQ11
Claims (6)
理室と、これら処理室間での被処理基板の搬送を行う搬
送手段を備えた搬送室とを有し、前記複数の処理室と前
記搬送室との間で前記被処理基板を大気に曝すことなく
移送する枚葉式プラズマＣＶＤ装置であって、 前記複数の処理室のうちの少なくとも一つが、レーザ光
により前記被処理基板上に成膜した膜のアニーリング処
理を行うレーザアニール室であることを特徴とするプラ
ズマＣＶＤ装置。A plurality of processing chambers each including at least one film forming chamber; and a transfer chamber including a transfer unit configured to transfer a substrate to be processed between the processing chambers. A single-wafer plasma CVD apparatus configured to transfer the target substrate to and from the transfer chamber without exposing the target substrate to the atmosphere, wherein at least one of the plurality of processing chambers is placed on the target substrate by laser light. A plasma CVD apparatus, which is a laser annealing chamber for performing an annealing process on a formed film.
つが、成膜後の前記被処理基板の熱処理を行う熱処理室
であることを特徴とする請求項１記載のプラズマＣＶＤ
装置。2. The plasma CVD apparatus according to claim 1, wherein at least one of the plurality of processing chambers is a heat treatment chamber for performing a heat treatment on the substrate after film formation.
apparatus.
させた被処理基板を支持するサセプタ電極とを備え、こ
れら高周波電極とサセプタ電極との間に形成される高周
波電界によって反応ガスをプラズマ化して成膜を行う２
周波励起型のプラズマ成膜室であることを特徴とする請
求項１記載のプラズマＣＶＤ装置。3. The film forming chamber includes a high-frequency electrode and a susceptor electrode for supporting a substrate to be processed facing the high-frequency electrode, and reacting gas is generated by a high-frequency electric field formed between the high-frequency electrode and the susceptor electrode. Perform plasma formation to form a film 2
2. The plasma CVD apparatus according to claim 1, wherein the plasma CVD apparatus is a frequency excitation type plasma film forming chamber.
い、前記成膜室にて低圧雰囲気下で半導体装置用の被処
理基板上にアモルファスシリコン膜を成膜し、前記搬送
手段により前記アモルファスシリコン膜成膜後の前記被
処理基板を低圧雰囲気を維持したまま前記レーザアニー
ル室に搬送し、ついで、該レーザアニール室にて前記ア
モルファスシリコン膜のアニーリング処理を行うことに
より該アモルファスシリコン膜を多結晶シリコン膜に変
換することを特徴とする半導体装置の製造方法。4. An amorphous silicon film is formed on a substrate to be processed for a semiconductor device in a low-pressure atmosphere in the film forming chamber using the plasma CVD apparatus according to claim 1, and the amorphous silicon film is formed by the transfer means. The substrate after the film formation is transferred to the laser annealing chamber while maintaining the low-pressure atmosphere, and then the amorphous silicon film is annealed in the laser annealing chamber to convert the amorphous silicon film into a polycrystalline film. A method for manufacturing a semiconductor device, wherein the method comprises converting to a silicon film.
板にバイアス電位を印加可能なプラズマＣＶＤ装置であ
り、前記半導体装置用の被処理基板上に成膜されるアモ
ルファスシリコン膜が前記被処理基板にバイアス電位を
印加しながら成膜される低水素化アモルファスシリコン
膜であることを特徴とする請求項４記載の半導体装置の
製造方法。5. The plasma CVD apparatus is a plasma CVD apparatus capable of applying a bias potential to the substrate, and an amorphous silicon film formed on the substrate for the semiconductor device is formed on the substrate. 5. The method for manufacturing a semiconductor device according to claim 4, wherein the low hydrogenated amorphous silicon film is formed while applying a bias potential.
単位面積当たりの水素含有量が２原子パーセント以下で
あることを特徴とする請求項５記載の半導体装置の製造
方法。6. The method of manufacturing a semiconductor device according to claim 5, wherein the hydrogen content per unit area of the low hydrogenated amorphous silicon film is 2 atomic percent or less.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10316651A JP2000150389A (en) | 1998-11-06 | 1998-11-06 | Plasma cvd device and manufacture of semiconductor device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10316651A JP2000150389A (en) | 1998-11-06 | 1998-11-06 | Plasma cvd device and manufacture of semiconductor device using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000150389A true JP2000150389A (en) | 2000-05-30 |
Family
ID=18079402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10316651A Withdrawn JP2000150389A (en) | 1998-11-06 | 1998-11-06 | Plasma cvd device and manufacture of semiconductor device using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000150389A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1720196A1 (en) * | 2000-09-22 | 2006-11-08 | Alps Electric Co., Ltd. | Performance evaluation method for plasma processing apparatus for continuously maintaining a desired performance level |
| EP1720197A1 (en) * | 2000-08-11 | 2006-11-08 | Alps Electric Co., Ltd. | Plasma processing apparatus and performance validation system therefore |
| JP2008263124A (en) * | 2007-04-13 | 2008-10-30 | Ulvac Japan Ltd | Manufacturing method of thin-film transistor, and film-forming apparatus |
| WO2010042577A2 (en) * | 2008-10-07 | 2010-04-15 | Applied Materials, Inc. | Advanced platform for processing crystalline silicon solar cells |
| JP2012119691A (en) * | 2004-04-23 | 2012-06-21 | Ulvac Japan Ltd | Thin film transistor manufacturing method |
| JP2017197789A (en) * | 2016-04-25 | 2017-11-02 | Ｓｐｐテクノロジーズ株式会社 | Method for manufacturing silicon oxide film and silicon oxide film |
| CN112952000A (en) * | 2019-12-10 | 2021-06-11 | 中国科学院大连化学物理研究所 | Cluster type deposition system for preparing perovskite solar cell |
-
1998
- 1998-11-06 JP JP10316651A patent/JP2000150389A/en not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1720197A1 (en) * | 2000-08-11 | 2006-11-08 | Alps Electric Co., Ltd. | Plasma processing apparatus and performance validation system therefore |
| EP1720196A1 (en) * | 2000-09-22 | 2006-11-08 | Alps Electric Co., Ltd. | Performance evaluation method for plasma processing apparatus for continuously maintaining a desired performance level |
| JP2012119691A (en) * | 2004-04-23 | 2012-06-21 | Ulvac Japan Ltd | Thin film transistor manufacturing method |
| JP2008263124A (en) * | 2007-04-13 | 2008-10-30 | Ulvac Japan Ltd | Manufacturing method of thin-film transistor, and film-forming apparatus |
| WO2010042577A2 (en) * | 2008-10-07 | 2010-04-15 | Applied Materials, Inc. | Advanced platform for processing crystalline silicon solar cells |
| WO2010042577A3 (en) * | 2008-10-07 | 2010-07-15 | Applied Materials, Inc. | Advanced platform for processing crystalline silicon solar cells |
| US8309374B2 (en) | 2008-10-07 | 2012-11-13 | Applied Materials, Inc. | Advanced platform for processing crystalline silicon solar cells |
| JP2017197789A (en) * | 2016-04-25 | 2017-11-02 | Ｓｐｐテクノロジーズ株式会社 | Method for manufacturing silicon oxide film and silicon oxide film |
| CN112952000A (en) * | 2019-12-10 | 2021-06-11 | 中国科学院大连化学物理研究所 | Cluster type deposition system for preparing perovskite solar cell |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7011866B1 (en) | Method and apparatus for film deposition | |
| JP2000353666A (en) | Semiconductor thin film and manufacture thereof | |
| JP2001313262A (en) | Semiconductor thin film, semiconductor device using the same, manufacturing method for both the same and apparatus for manufacturing semiconductor thin film | |
| JP3977455B2 (en) | Method for manufacturing semiconductor device | |
| KR100279217B1 (en) | Semiconductor device formation method, crystalline semiconductor film formation method, thin film transistor formation method and semiconductor device manufacturing method | |
| JPH09186085A (en) | Laser annealing method and laser annealing apparatus | |
| JPH07122621A (en) | Multi-purpose substrate processing equipment, operating method thereof, and fabrication of thin film integrated circuit | |
| JP2000150389A (en) | Plasma cvd device and manufacture of semiconductor device using the same | |
| JP3375988B2 (en) | Laser processing equipment | |
| JP3596188B2 (en) | Method for manufacturing thin film transistor | |
| JP2001168029A (en) | Method of forming semiconductor film and method of manufacturing thin film semiconductor device | |
| JP2000208422A (en) | Forming method of laminated film and thin film forming system | |
| JP3844526B2 (en) | Crystalline silicon film manufacturing method | |
| JPH08153711A (en) | Etching device | |
| JP2009071163A (en) | Method of manufacturing semiconductor device, apparatus for manufacturing semiconductor device, and display device | |
| JP4001906B2 (en) | Method for manufacturing semiconductor device | |
| JPH0950960A (en) | Manufacture of crystalline semiconductor | |
| JP4036278B2 (en) | Ion doping equipment | |
| JP2000243721A (en) | Semiconductor device manufacturing apparatus | |
| JPH10135136A (en) | Manufacturing crystalline semiconductor | |
| JP3612017B2 (en) | Active matrix display device | |
| KR20030056247A (en) | Method of fabricating the same for Poly-Silicone Thin Film Transistor | |
| JP4199166B2 (en) | Method for manufacturing semiconductor device | |
| JP2000323421A (en) | Manufacture and equipment for semiconductor and thin film thereof | |
| JP2001168055A (en) | Method for forming semiconductor film, and manufacturing thin-film semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |