JP2000147283A - Optical waveguide circuit - Google Patents
Optical waveguide circuitInfo
- Publication number
- JP2000147283A JP2000147283A JP23028599A JP23028599A JP2000147283A JP 2000147283 A JP2000147283 A JP 2000147283A JP 23028599 A JP23028599 A JP 23028599A JP 23028599 A JP23028599 A JP 23028599A JP 2000147283 A JP2000147283 A JP 2000147283A
- Authority
- JP
- Japan
- Prior art keywords
- waveguide
- optical waveguide
- buried layer
- core
- refractive index
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、光導波回路に関
し、特に、スター型やＹ分岐型光導波回路のように、複
数本の導波路に挾まれた領域を持つ光導波回路に関する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical waveguide circuit, and more particularly to an optical waveguide circuit having a region sandwiched by a plurality of waveguides, such as a star type or Y-branch type optical waveguide circuit. .
【０００２】[0002]
【従来の技術】従来、平面基板上に構成される光導波回
路は、光合分波，光分岐，光スイッチなど様々な機能を
持たせることが可能であり、実用的な光部品として期待
されている。とりわけ、光合分波回路や光分岐回路は、
波長多重ネットワークシステムやアクセス系ネットワー
クにとって重要な受動部品として期待されている。図８
から図１０に、上記の光分波回路の一例として石英系ガ
ラスを用いたアレイ導波路型波長合分波回路を示す。な
お、図８は、アレイ導波路型波長分波回路の平面図であ
り、一部を拡大して示したのが図９である。また、図９
のＢＢ’線の断面の一部が、図１０に示されている。2. Description of the Related Art Conventionally, an optical waveguide circuit formed on a flat substrate can have various functions such as optical multiplexing / demultiplexing, optical branching, and optical switch, and is expected as a practical optical component. I have. In particular, optical multiplexing / demultiplexing circuits and optical branching circuits
It is expected as an important passive component for WDM network systems and access networks. FIG.
10 to 10 show an array waveguide type wavelength multiplexing / demultiplexing circuit using quartz glass as an example of the above optical demultiplexing circuit. FIG. 8 is a plan view of an arrayed waveguide type wavelength demultiplexing circuit, and FIG. 9 is a partially enlarged view. FIG.
10 is partially shown in FIG.
【０００３】このアレイ導波路型波長分波回路では、図
８に示すように、まず、入力導波路８０１から入射され
た信号光が、入力側スラブ導波路８０２で展開されてア
レイ導波路８０３へ入射される。このアレイ導波路８０
３では、隣接する導波路間で光路長に差を設けているの
で、アレイ導波路８０３を導波して出力側スラブ導波路
８０４に入射された信号光には、位相差が生じる。この
生じた位相差のため、入射された信号光は、回折条件を
満たす波長に応じ、異なる出力導波路８０５に集光され
て分波される。In this arrayed waveguide type wavelength demultiplexing circuit, first, as shown in FIG. 8, a signal light incident from an input waveguide 801 is developed in an input side slab waveguide 802 and is transmitted to an arrayed waveguide 803. Incident. This array waveguide 80
In No. 3, since there is a difference in the optical path length between the adjacent waveguides, a phase difference occurs in the signal light guided through the arrayed waveguide 803 and incident on the output side slab waveguide 804. Due to the generated phase difference, the incident signal light is condensed on a different output waveguide 805 and split according to the wavelength satisfying the diffraction condition.
【０００４】ところで、上記のアレイ導波路８０３で
は、図９および図１０に示すように、それぞれのコア８
０３ａが明確に分離されている。また、アレイ導波路８
０３と入力側スラブ導波路８０２や出力側スラブ導波路
８０４との接続部分では、各コア８０３ａの間にμｍオ
ーダの間隔が生じている。なお、図１０に示すように、
コア８０３ａは、このコア８０３ａより屈折率の低い石
英系ガラスからなる下部クラッド８０６と上部クラッド
８０７とに挾まれ、光導波路を構成している。In the array waveguide 803, as shown in FIG. 9 and FIG.
03a is clearly separated. Also, the array waveguide 8
In the connection portion between the core 803a and the input side slab waveguide 802 and the output side slab waveguide 804, an interval of the order of μm is generated between the cores 803a. As shown in FIG.
The core 803a is sandwiched between a lower clad 806 and an upper clad 807 made of quartz glass having a lower refractive index than the core 803a, and constitutes an optical waveguide.
【０００５】[0005]
【発明が解決しようとする課題】前述したように、光合
分波回路や光分岐回路は、波長多重ネットワークシステ
ムやアクセス系ネットワークにとって重要な受動部品と
して期待されている。そして、これら受動部品では、光
信号の伝搬損失が極力低いことが重要である。しかしな
がら、上述した図８に示す従来のアレイ導波路型波長合
分波回路では、アレイ導波路８０３を構成するコア８０
３ａと入力側スラブ導波路８０２との接続面において、
各コア８０３ａの接続間にμｍオーダの間隔が生じてい
る。このため、入力側スラブ導波路８０２からアレイ導
波路８０３へ出射される信号光の一部が、μｍオーダの
隙間から散逸していた。この散逸による信号光の伝搬損
失は、損失全体の５０％にもなっている。As described above, optical multiplexing / demultiplexing circuits and optical branching circuits are expected to be important passive components for wavelength division multiplexing network systems and access networks. In these passive components, it is important that the propagation loss of the optical signal is as low as possible. However, in the conventional arrayed waveguide type wavelength multiplexing / demultiplexing circuit shown in FIG.
In the connection surface between 3a and the input side slab waveguide 802,
An interval on the order of μm is generated between the connections of the cores 803a. For this reason, a part of the signal light emitted from the input side slab waveguide 802 to the array waveguide 803 was scattered from the gap on the order of μm. The propagation loss of the signal light due to this dissipation is 50% of the entire loss.
【０００６】このように、従来では、アレイ導波路型波
長合分波回路などの信号光が分岐される回路では、分岐
しているコア間の隙間から信号光が散逸するため伝送損
が生じてしまうという問題があった。 文献（C.Van Dam,A.A.M.Staring,et.a.l.,"Loss reduti
on for phased-arraydemultiplexers using a double e
tch technique,"Integratid Photonics Reserch 1996 B
oston,MA,Apr.29-May 2,pp.52-55.）では、ＩｎＧａＡ
ｓＰ系のアレイ導波路型合分波器において、スラブ導波
路とアレイ導波路との境界にコアを半分だけエッチング
した遷移領域を設け、信号光の伝搬損失を低減してい
る。しかしながら、この構造では、ガラス系導波路に適
用しても伝搬損失低減の効果が非常に小さい。さらに、
このコアを半分だけエッチングした遷移領域を設ける技
術では、回路パターンを転写するリソグラフィーにおい
て、正確なマスクあわせをした上、エッチングを２回し
なければならず、工程が複雑になるという欠点がある。As described above, conventionally, in a circuit in which signal light is branched, such as an arrayed waveguide type wavelength multiplexing / demultiplexing circuit, the signal light is dissipated from a gap between the branched cores, resulting in a transmission loss. There was a problem that it would. Literature (C. Van Dam, AAM Staring, et.al, "Loss reduti
on for phased-arraydemultiplexers using a double e
tch technique, "Integratid Photonics Reserch 1996 B
oston, MA, Apr. 29-May 2, pp. 52-55.)
In an sP-based arrayed waveguide type multiplexer / demultiplexer, a transition region in which a core is etched by half is provided at a boundary between a slab waveguide and an arrayed waveguide to reduce signal light propagation loss. However, in this structure, even when applied to a glass-based waveguide, the effect of reducing the propagation loss is very small. further,
The technique of providing a transition region in which the core is etched by half is disadvantageous in that, in lithography for transferring a circuit pattern, the mask must be adjusted twice and etching must be performed twice to complicate the process.
【０００７】また、他の文献（Jerr C.Chen and C Drag
one,"A Proposed Design for UltralowLos Waveguide G
rating Routers,"IEEE Photon.Technol.Lett.,vol.10,p
p379-381,March,1998.）では、回路構成を最適化して損
失を低くできるというシミュレーションの結果が報告さ
れているが、前述した信号光が散逸してしまう問題は残
されている。[0007] Another document (Jerr C. Chen and C Drag)
one, "A Proposed Design for UltralowLos Waveguide G
rating Routers, "IEEE Photon.Technol.Lett., vol.10, p
p379-381, March, 1998.), it is reported that the loss of the signal can be reduced by optimizing the circuit configuration. However, the problem that the signal light is dissipated remains.
【０００８】以上に示したように、一本の導波路あるい
はスラブ導波路から複数本の各導波路へ信号光を分岐あ
るいは分波させる場合、光の損失という観点からは理想
的には分岐点における各導波路間隔がゼロであることが
望ましい。しかしながら、導波路を作成する工程で使用
されるフォトリソグラフィ技術やエッチング技術には解
像度に限界があり、分岐点における各導波路（コア）の
間隔は、例えばガラス系導波路では１μｍ程度ないしは
これ以上の大きさがある。この各導波路の間隔のため、
従来の光導波路回路においては、光導波路の過剰導波路
損失が生じるという問題があり、光導波路の分岐部ある
いは分波部での低損失化が要望されている。As described above, when signal light is branched or demultiplexed from one waveguide or slab waveguide to a plurality of waveguides, ideally, a branch point is obtained from the viewpoint of light loss. Is desirably zero. However, the resolution of photolithography technology and etching technology used in the process of forming a waveguide is limited, and the interval between each waveguide (core) at a branch point is, for example, about 1 μm or more in a glass-based waveguide. There is a size. Because of the spacing between each waveguide,
In the conventional optical waveguide circuit, there is a problem that an excessive waveguide loss of the optical waveguide occurs, and it is desired to reduce the loss at a branching portion or a branching portion of the optical waveguide.
【０００９】この発明は、以上のような問題点を解消す
るためになされたものであり、光導波回路を構成する導
波路の分岐点およびこれら分岐点の周辺における、光の
伝搬損失を低減することを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and reduces light propagation loss at branch points of a waveguide constituting an optical waveguide circuit and around these branch points. The purpose is to:
【００１０】[0010]
【課題を解決するための手段】この発明の光導波回路
は、分岐型導波路を構成してかつ隣接した複数の非平行
な導波路と、各隣接した導波路間に配置された埋設層と
を備え、導波路は、コアとこのコア周囲のクラッドとか
ら構成され、埋設層は、隣接した導波路のコアが分岐す
る分岐点よりコアの間に密接して配置され、かつ、分岐
点より離れて隣接した導波路のコアの間隔が広くなるほ
ど厚さが薄くなるように形成され、そして、埋設層の屈
折率はクラッドの屈折率より高く、コアの屈折率は埋設
層の屈折率以上とされているものである。この発明によ
れば、コアの間に埋設層を備えるようにしたので、分岐
点より分岐する隣接したコア間の屈折率が、分岐点より
徐々に減少する。An optical waveguide circuit according to the present invention comprises a plurality of adjacent non-parallel waveguides forming a branched waveguide and a buried layer disposed between each adjacent waveguide. Wherein the waveguide is composed of a core and a clad around the core, and the buried layer is more closely disposed between the cores than the branch point where the core of the adjacent waveguide branches, and The thickness of the buried layer is higher than the refractive index of the cladding, and the refractive index of the core is higher than the refractive index of the buried layer. Is what is being done. According to the present invention, since the buried layer is provided between the cores, the refractive index between adjacent cores branched from the branch point gradually decreases from the branch point.
【００１１】この、埋設層の膜厚は、傾斜角度が０．２
５°以上２°以下の範囲の傾斜角度で、分岐点より直線
的に減衰する状態とすればよく、また、埋設層の膜厚
は、分岐点からの距離をＬとし、スロープ形状をｅｘｐ
（−αＬ）で表したとき、αが０．００１以上０．００
４以下の範囲で、分岐点より指数関数的に減衰する構成
としてもよい。また、導波路は、シリカガラスを主成分
とする石英系ガラスから構成してもよく、透明な有機材
料から構成してもよい。導波路を、透明な有機材料から
構成する場合、ポリメチルメタクリレート，重水素化ポ
リメタクリレート、重水素化シリコーン，フッ素化ポリ
イミド，エポキシ樹脂のいずれかを用いるようにすれば
よい。The thickness of the buried layer is 0.2
At a tilt angle in the range of 5 ° or more and 2 ° or less, the state may be set to be in a state of linearly attenuating from the branch point.
When represented by (−αL), α is 0.001 or more and 0.00
In a range of 4 or less, a configuration may be used that attenuates exponentially from the branch point. Further, the waveguide may be made of silica-based glass whose main component is silica glass, or may be made of a transparent organic material. When the waveguide is made of a transparent organic material, any one of polymethyl methacrylate, deuterated polymethacrylate, deuterated silicone, fluorinated polyimide, and epoxy resin may be used.
【００１２】また、コアを重水素化シリコーンから構成
し、埋設層をエポキシを含む紫外線硬化樹脂から構成し
てもよい。また、埋設層を備えたコアからなる導波路に
より、アレイ導波路が構成されていてもよく、Ｙ分岐導
波路が構成されていてもよい。The core may be made of deuterated silicone, and the burying layer may be made of an ultraviolet curable resin containing epoxy. Further, an arrayed waveguide or a Y-branch waveguide may be configured by a waveguide including a core having a buried layer.
【００１３】[0013]
【発明の実施の形態】以下この発明の実施の形態を図を
参照して説明する。 実施の形態１ 以下、この発明の第１の実施の形態に関し、アレイ導波
路型波長合分波回路に用いられる光導波回路を例にして
説明する。図１（ａ）に示すように、この実施の形態１
では、入力側スラブ導波路１０２からのアレイ導波路１
０３の隣接したコア１０３ａの間の領域に、コア１０３
ａと同一材料から構成する埋設層１２０を備えるように
した。この埋設層１２０は、隣接したコア１０３ａに挾
まれた領域において、図１（ｂ）および図１（ｃ）に示
すように、下部クラッド層１０６と上部クラッド層１０
７との挾まれて形成された状態とし、また、埋設層１２
０の高さがスラブ導波路１０２から離れるほど低くなる
ように形成した。Embodiments of the present invention will be described below with reference to the drawings. First Embodiment Hereinafter, a first embodiment of the present invention will be described with an example of an optical waveguide circuit used for an arrayed waveguide type wavelength multiplexing / demultiplexing circuit. As shown in FIG. 1A, the first embodiment
Now, the array waveguide 1 from the input side slab waveguide 102
03 in the area between adjacent cores 103a.
A buried layer 120 made of the same material as a was provided. As shown in FIGS. 1B and 1C, the buried layer 120 is provided between the lower clad layer 106 and the upper clad layer 10 in a region sandwiched between the adjacent cores 103a.
7 and the buried layer 12
It was formed such that the height of 0 became lower as the distance from the slab waveguide 102 increased.
【００１４】なお、図１（ａ）は、図２に示すアレイ導
波路型波長合分波回路の一点鎖線の楕円で示す領域を拡
大したものである。このアレイ導波路型波長合分波回路
は、入力導波路１０１から入射された信号光を、入力側
スラブ導波路１０２で展開してアレイ導波路１０３へ入
射し、このアレイ導波路１０３を導波させて出力側スラ
ブ導波路１０４に入射させ、波長に応じて異なる出力導
波路１０５に集光して分波する。また、図１（ｂ）は、
図１（ａ）のＡ−Ａ’断面を示し、図１（ｃ）は図１
（ａ）のＢ−Ｂ’断面を示している。FIG. 1A is an enlarged view of the area indicated by the one-dot chain line ellipse of the arrayed waveguide type wavelength multiplexing / demultiplexing circuit shown in FIG. In this arrayed waveguide type wavelength multiplexing / demultiplexing circuit, a signal light incident from an input waveguide 101 is developed in an input side slab waveguide 102 and is incident on an arrayed waveguide 103, and this arrayed waveguide 103 is guided. Then, the light is made incident on the output side slab waveguide 104, and is condensed on the output waveguide 105 which is different depending on the wavelength to be demultiplexed. FIG. 1 (b)
FIG. 1A is a cross-sectional view taken along line AA ′ of FIG.
3A shows a BB ′ cross section.
【００１５】一般に、スラブ導波路とアレイ導波路の接
続部では、それぞれ電磁界分布が異なっている。この電
磁界分布の違いのため、従来の光導波回路では、スラブ
導波路からアレイ導波路へ入射する信号光は放射を受け
る。そして、アレイ導波路へ入射する信号光の一部が、
コア間の隙間から散逸してしまう。しかしながら、この
実施の形態１の光導波回路においては、アレイ導波路１
０３の隣接したコア１０３ａ間に、このコア１０３ａと
同一の材料を埋設して埋設層１２０を配置した。加え
て、埋設層１２０は、入力側スラブ導波路１０２との接
続点から離れるほど薄くなるように形成したので、入力
側スラブ導波路１０２とアレイ導波路１０３の接続部で
は、電磁界分布が徐々に変化する。In general, the connection between the slab waveguide and the arrayed waveguide has a different electromagnetic field distribution. Due to this difference in the electromagnetic field distribution, in the conventional optical waveguide circuit, signal light incident from the slab waveguide to the array waveguide receives radiation. Part of the signal light incident on the array waveguide is
It escapes from the gap between the cores. However, in the optical waveguide circuit of the first embodiment, the array waveguide 1
The same material as the core 103a was buried between the adjacent cores 103a of No. 03, and the burying layer 120 was arranged. In addition, since the buried layer 120 is formed so as to be thinner as the distance from the connection point with the input-side slab waveguide 102 increases, the electromagnetic field distribution gradually increases at the connection between the input-side slab waveguide 102 and the array waveguide 103. Changes to
【００１６】このように、埋設層１２０により電磁界分
布が徐々に変化するので、この実施の形態１の光導波路
においては、入力側スラブ導波路１０２を伝搬してきた
光は、アレイ導波路１０３との接続部で放射されること
なくアレイ導波路１０３に入射される。この結果、この
実施の形態では、アレイ導波路１０３に低損失化を実現
できる。また、アレイ導波路１０３内を伝搬してきた信
号光が、入力側スラブ導波路１０２（もしくは出力側ス
ラブ導波路１０４）に入射される場合でも、上述と同様
に低損失化を実現することができる。As described above, since the electromagnetic field distribution gradually changes due to the buried layer 120, in the optical waveguide of the first embodiment, light propagating through the input side slab waveguide 102 is Are incident on the array waveguide 103 without being radiated at the connection portion. As a result, in this embodiment, it is possible to reduce the loss of the arrayed waveguide 103. Further, even when the signal light propagating in the arrayed waveguide 103 is incident on the input-side slab waveguide 102 (or the output-side slab waveguide 104), a reduction in loss can be realized as described above. .
【００１７】次に、上述したこの実施の形態１の光導波
回路の製造方法に関して簡単に説明する。はじめに、原
料としてＳｉＣｌ4などを用いた火炎加水分解反応を利
用した堆積法、ＳｉＯ2などのターゲットを用いたスパ
ッタリング法、あるいはシランなどを用いたＣＶＤ法な
どにより、ガラス膜を堆積して下部クラッド層１０６を
形成する。次に、同様の堆積法によりコアを形成するた
めのガラス層を形成した後、公知のフォトリソグラフィ
技術により、形成したガラス層上に所望の形状のレジス
トパターンを形成する。そして、レジストパターンをマ
スクとし、例えば反応性イオンエッチングによりガラス
層を選択的にエッチングし、コア１０３ａおよび入力側
スラブ導波路１０２などの各コアを形成する。Next, a brief description will be given of a method of manufacturing the above-described optical waveguide circuit according to the first embodiment. First, a glass film is deposited by a deposition method using a flame hydrolysis reaction using SiCl 4 or the like as a raw material, a sputtering method using a target such as SiO 2 , or a CVD method using silane or the like, and a lower cladding is formed. The layer 106 is formed. Next, after a glass layer for forming a core is formed by a similar deposition method, a resist pattern having a desired shape is formed on the formed glass layer by a known photolithography technique. Then, using the resist pattern as a mask, the glass layer is selectively etched by, for example, reactive ion etching to form each core such as the core 103a and the input-side slab waveguide 102.
【００１８】このコア形成のとき、同時に、埋設層１２
０も形成する。従来、上述したコア１０３ａのパターン
を形成するための反応性イオンエッチングでは、形成す
るパターンの寸法によらず不要な部分をすべてエッチン
グ除去していた。このすべてエッチング除去する従来の
手法に対し、この実施の形態では、レジストパターンの
露光条件およびエッチングに用いるガスの種類，ガスの
混合比，エッチング時のガス圧，エッチング時のプラズ
マ発生のための高周波電力の組み合わせによって、隣接
したパターンの間隔に応じて除去するガラス層の残膜率
を０から１の間で精度良く制御できることを見いだし
た。At the time of this core formation, at the same time, the buried layer 12
0 is also formed. Conventionally, in the above-described reactive ion etching for forming the pattern of the core 103a, all unnecessary portions are removed by etching regardless of the size of the pattern to be formed. In contrast to the conventional method of removing all of the etching, in this embodiment, the exposure conditions of the resist pattern, the type of gas used for etching, the mixing ratio of the gas, the gas pressure at the time of etching, and the high frequency for generating plasma at the time of etching. It has been found that the remaining film ratio of the glass layer to be removed can be accurately controlled between 0 and 1 by the combination of the electric power in accordance with the interval between the adjacent patterns.
【００１９】例えば、図３に示すように、２種類のエッ
チング条件における、上述したコア１０３ａに挾まれた
領域の残膜率（正規化した高さ）は、パターンの間隔
（パタンサイズ）に依存している。図３から明らかなよ
うに、パターンの間隔、すなわち、隣接したコア１０３
ａの間隔が狭いほど残膜率が高いことがわかる。以上の
ことにより、コア１０３ａや埋設層１２０を形成した
後、これらコア１０３ａと埋設層１２０とを覆うように
上部クラッド層１０７を形成すればよい。For example, as shown in FIG. 3, under two types of etching conditions, the remaining film ratio (normalized height) of the region sandwiched between the cores 103a depends on the pattern interval (pattern size). are doing. As is clear from FIG. 3, the interval between the patterns, that is, the adjacent cores 103
It can be seen that the smaller the distance a is, the higher the remaining film ratio is. As described above, after the core 103a and the buried layer 120 are formed, the upper clad layer 107 may be formed so as to cover the core 103a and the buried layer 120.
【００２０】ここで、上述した方法により作製したこの
実施の形態１における光導波回路に関する緒次元を示す
と、まず、コア１０３ａの断面寸法は６μｍ×６μｍ、
スラブ導波路１０２のコアとの接続面におけるコア１０
３ａの間隔は２．５μｍであった。また、コア１０３ａ
に挾まれた埋設層１２０の最大高さは５．８μｍであ
り、埋設層１２０の高さが０となる長さＬは６００μｍ
であり、コア１０３ａの間隔は１００μｍであった。ま
た、コア１０３ａと下部クラッド層１０６および上部ク
ラッド層１０７との比屈折率の差は、０．７５％であっ
た。Here, the dimensions of the optical waveguide circuit according to the first embodiment manufactured by the above-described method will be described. First, the cross-sectional dimension of the core 103a is 6 μm × 6 μm.
Core 10 at the connection surface of slab waveguide 102 with the core
The interval of 3a was 2.5 μm. Also, the core 103a
The maximum height of the buried layer 120 sandwiched between them is 5.8 μm, and the length L at which the height of the buried layer 120 becomes 0 is 600 μm.
And the interval between the cores 103a was 100 μm. The difference in the relative refractive index between the core 103a and the lower clad layer 106 and the upper clad layer 107 was 0.75%.
【００２１】ここで、埋設層１２０の高さは、直線的に
減衰するあるいは指数関数的に減衰するスロープを有す
る。このスロープが直線的に減衰する場合は、スロープ
の傾斜角度をθとするとき、０．２５°≦θ≦２．０°
となっていればよい。また、スロープが指数関数的に減
衰する場合は、スロープ形状をｅｘｐ（−αＬ）とする
とき、０．００１≦α≦０．０４となっていればよい。
この実施の形態１の場合、スロープが指数関数的に減衰
するように埋設層１２０を形成してあり、埋設層１２０
のスロープ形状を規定するαは０．００４である。The height of the buried layer 120 has a slope that attenuates linearly or exponentially. When this slope is attenuated linearly, when the slope angle of the slope is θ, 0.25 ° ≦ θ ≦ 2.0 °
It should just be. When the slope attenuates exponentially, when the slope shape is exp (−αL), it suffices that 0.001 ≦ α ≦ 0.04.
In the case of the first embodiment, the buried layer 120 is formed such that the slope attenuates exponentially.
Is 0.44, which defines the slope shape of.
【００２２】以上のように作製したこの実施の形態１の
光導波路を用いてチャネル間隔１００ＧＨｚ，チャネル
数３２のアレイ導波路型波長合分波器を作製したとこ
ろ、挿入損失は１．３ｄＢであり、従来の場合の挿入損
失２．８ｄＢと比較して、挿入損失を１．５ｄＢ低減す
ることができた。なお、この実施の形態１では、埋設層
１２０はコア１０３ａと同一材料としたが、これらは同
一材料である必要はなく、アレイ導波路１０３への接続
部分で電磁界分布が徐々に変化している状態であればよ
いので、次に示す屈折率範囲の他の透明材料を埋設層１
２０に用いるようにしても良い。つまり、埋設層１２０
の材料の屈折率範囲は、埋設層１２０の屈折率をｎg，
コア１０３ａの屈折率をｎ0，下部クラッド層１０６お
よび上部クラッド層１０７の屈折率をｎcとしたとき、
ｎc＜ｎg≦ｎ0を満足していればよい。When an arrayed waveguide type wavelength multiplexer / demultiplexer having a channel spacing of 100 GHz and 32 channels was manufactured using the optical waveguide of the first embodiment manufactured as described above, the insertion loss was 1.3 dB. The insertion loss was reduced by 1.5 dB as compared with the conventional insertion loss of 2.8 dB. In the first embodiment, the buried layer 120 is made of the same material as that of the core 103a. However, these materials need not be made of the same material, and the electromagnetic field distribution gradually changes at the connection portion to the array waveguide 103. In this case, any other transparent material having a refractive index range shown below may be used.
20 may be used. That is, the buried layer 120
The refractive index range of the material described above is such that the refractive index of the buried layer 120 is ng ,
The refractive index of the core 103a n 0, and the refractive index of the lower clad layer 106 and the upper cladding layer 107 was set to n c,
It is only necessary that n c <n g ≦ n 0 is satisfied.
【００２３】実施の形態２ 次に、この発明の第２の実施の形態について説明する。
この実施の形態２では、光導波回路をＹ分岐１×８スプ
リッタ回路に適応した場合を例にして説明する。図４に
示すように、この実施の形態２では、下部クラッド４０
１上に形成された入力導波路４０２の入力端から信号光
が入力され、この入力された信号光はＹ分岐１×８スプ
リッタ回路を構成している導波路４０３を導波し、出力
導波路４０４の出力端より出力される。Embodiment 2 Next, a second embodiment of the present invention will be described.
In the second embodiment, an example in which the optical waveguide circuit is applied to a Y-branch 1 × 8 splitter circuit will be described. As shown in FIG. 4, in the second embodiment, the lower cladding 40
1, a signal light is input from an input end of an input waveguide 402 formed on the waveguide 1, and the input signal light propagates through a waveguide 403 constituting a Y-branch 1 × 8 splitter circuit, and an output waveguide. Output from the output terminal of 404.
【００２４】そして、たとえば、図４中に円で囲った領
域などのＹ分岐の部分において、それを拡大した図５に
も示すように、分岐した２つのコア４０３ａで挾まれた
領域に、コア４０３ａと同一材料から構成する埋設層４
２０を備えるようにした。この埋設層４２０は、たとえ
ば図５のＢＢ’線の断面をみると、図６に示すように、
下部クラッド４０１上において、分岐した２つのコア４
０３ａに挾まれて配置されている。そして、埋設層４２
０を配置したコア４０３ａを覆うように上部クラッド４
０４が形成されている。For example, in a Y-branch portion such as a region surrounded by a circle in FIG. 4, as shown in FIG. 5 in which the Y-branch portion is enlarged, a core region is sandwiched between two branched cores 403a. Buried layer 4 made of the same material as 403a
20. When the buried layer 420 is viewed, for example, in a cross section taken along the line BB ′ in FIG. 5, as shown in FIG.
On the lower clad 401, two branched cores 4
03a. And the buried layer 42
0 so that the upper clad 4
04 is formed.
【００２５】上記のコア４０３ａは、まず、断面が６μ
ｍ×６μｍの正方形に形成されている。また、分岐点に
おける２つのコア４０３ａ間は２．０μｍ離れている。
また、埋設層４２０は、分岐点における高さが５．０μ
ｍに形成され、分岐点から５００μｍ離れたところで高
さが０となるように形成されている。従って、前述した
αは、約０．０１２である。また、埋設層４２０の高さ
が０となるところでは、分岐した２つのコア４０３ａの
間隔が９μｍ程度となっている。なお、コア４０３ａ
と、下部クラッド４０１および上部クラッド４０４との
比屈折率の差は０．７５％である。The core 403a has a cross section of 6 μm.
It is formed in a square of m × 6 μm. The distance between the two cores 403a at the branch point is 2.0 μm.
The buried layer 420 has a height at the branch point of 5.0 μm.
m and a height of 0 at a distance of 500 μm from the branch point. Therefore, the above-mentioned α is about 0.012. Where the height of the buried layer 420 is 0, the interval between the two branched cores 403a is about 9 μm. The core 403a
The difference in relative refractive index between the lower cladding 401 and the upper cladding 404 is 0.75%.
【００２６】ところで、この実施の形態２におけるＹ分
岐１個あたりの損失は次のようになる。まず、この実施
の形態２における図４に示した光導波回路の挿入損失は
１０．３ｄＢである。一方、Ｙ分岐１個あたり３ｄＢの
損失による光導波回路全体の損失は９ｄＢであり、伝搬
損失および入出力ファイバとの接続損失は１ｄＢであ
る。従って、Ｙ分岐１個当たり０．１ｄＢの損失とな
る。したがって、従来のＹ分岐１×８スプリッタ回路の
Ｙ分岐１個当たり０．８ｄＢの損失と比較して、挿入損
失を０．７ｄＢ低減することができたことになる。The loss per Y branch in the second embodiment is as follows. First, the insertion loss of the optical waveguide circuit shown in FIG. 4 in the second embodiment is 10.3 dB. On the other hand, the loss of the entire optical waveguide circuit due to a loss of 3 dB per Y branch is 9 dB, and the propagation loss and the connection loss with the input / output fiber are 1 dB. Therefore, the loss is 0.1 dB per Y branch. Therefore, the insertion loss can be reduced by 0.7 dB as compared with the loss of 0.8 dB per Y branch of the conventional Y branch 1 × 8 splitter circuit.
【００２７】ところで、この実施の形態２の光導波回路
も、前述した実施の形態１の光導波回路と同様な方法で
作製できる。なお、この実施の形態２においても、前述
した実施の形態１と同様に、埋設層の材料はコアと同一
の材料である必要はなく、埋設層の屈折率をｎg，コア
の屈折率をｎ0，下部クラッド層および上部クラッド層
の屈折率をｎcとしたとき、ｎ c＜ｎg≦ｎ0を満足してい
ればよい。By the way, the optical waveguide circuit according to the second embodiment
Also in the same manner as in the optical waveguide circuit of the first embodiment.
Can be made. Note that also in the second embodiment,
As in the first embodiment, the material of the buried layer is the same as that of the core.
It is not necessary to use a material having a refractive index of n.g,core
The refractive index of0, Lower cladding layer and upper cladding layer
The refractive index ofcAnd n c<Ng≤n0Are satisfied
Just do it.
【００２８】実施の形態３ 次に、この発明の第３の実施の形態について説明する。
この実施の形態３では、光導波回路を次に示すような構
造とした。この光導波回路は、チャネル数６４のアレイ
導波路型波長合分波回路であり、まず、アレイ導波路の
コアの断面寸法は、幅５μｍで高さ４．５μｍとした。
また、スラブ導波路とアレイ導波路との接合面における
コアの間隔は１．０μｍとした。そして、隣接したコア
間に埋設層を備えるようにし、この埋設層の最大高さで
ある接合面における高さは４．５μｍとした。また、埋
設層の高さが０となる長さは、５５０μｍとした。従っ
て、前述したαは約０．０１である。また、埋設層の高
さが０となるところでは、隣接したコアの間隔は８μｍ
であった。また、この実施の形態３では、コアとクラッ
ドの比屈折率差は１．４５％とした。なお、基本的な構
成は、図１（ａ），（ｂ），（ｃ）および図２に示した
実施の形態１の構成とほぼ同様である。Third Embodiment Next, a third embodiment of the present invention will be described.
In the third embodiment, the optical waveguide circuit has the following structure. This optical waveguide circuit is an arrayed waveguide type wavelength multiplexing / demultiplexing circuit having 64 channels. First, the cross-sectional dimension of the core of the arrayed waveguide was 5 μm wide and 4.5 μm high.
The interval between the cores at the joint surface between the slab waveguide and the arrayed waveguide was 1.0 μm. Then, a buried layer was provided between adjacent cores, and the maximum height of the buried layer at the bonding surface was 4.5 μm. The length at which the height of the buried layer becomes 0 is 550 μm. Therefore, the aforementioned α is about 0.01. Where the height of the buried layer is 0, the interval between adjacent cores is 8 μm.
Met. In the third embodiment, the relative refractive index difference between the core and the clad is set to 1.45%. The basic configuration is almost the same as the configuration of the first embodiment shown in FIGS. 1 (a), 1 (b) and 1 (c) and FIG.
【００２９】そして、この実施の形態３の光導波回路で
も、前述した実施の形態１，２と同様に作製できる。こ
の作製方法に関して簡単に説明する。まず、原料として
ＳｉＣｌ4などを用いた火炎加水分解反応を利用した堆
積法、ＳｉＯ2などのターゲットを用いたスパッタリン
グ法、あるいはシランなどを用いたＣＶＤ法などによ
り、ガラス層を形成し、公知のフォトリソグラフィ技術
により形成したガラス層上に所望の形状のレジストパタ
ーンを形成する。そして、レジストパターンをマスクと
し、例えば反応性イオンエッチングによりガラス層を選
択的にエッチングし、コアを形成する。このコアを形成
した後、上述のいずれかの手法により、形成したコアを
埋め込むように上部のクラッドを形成すればよい。以上
のようにして作製したこの実施の形態３の光導波回路で
は、挿入損失が２．５ｄＢであった。従来の手法で作製
したときの挿入損失が４．５ｄＢなので、この実施の形
態３によれば、２．０ｄＢの改善ができたことになる。The optical waveguide circuit according to the third embodiment can be manufactured similarly to the first and second embodiments. This manufacturing method will be briefly described. First, a glass layer is formed by a deposition method using a flame hydrolysis reaction using SiCl 4 or the like as a raw material, a sputtering method using a target such as SiO 2 , or a CVD method using silane or the like, and a known method. A resist pattern having a desired shape is formed on a glass layer formed by photolithography. Then, using the resist pattern as a mask, the glass layer is selectively etched by, for example, reactive ion etching to form a core. After forming this core, the upper clad may be formed by any of the above-described methods so as to embed the formed core. In the optical waveguide circuit of the third embodiment manufactured as described above, the insertion loss was 2.5 dB. Since the insertion loss when manufactured by the conventional method is 4.5 dB, according to the third embodiment, an improvement of 2.0 dB can be achieved.
【００３０】実施の形態４ 次に、この発明の第４の実施の形態について説明する。
この実施の形態４においては、チャネル間隔２００ＧＨ
ｚでチャネル数１６のアレイ導波路型波長合分波回路を
例にして説明する。この実施の形態４では、光導波回路
を次に示すような構造とした。まず、アレイ導波路のコ
アの断面寸法は、幅６μｍで高さ６μｍとした。また、
スラブ導波路とアレイ導波路との接合面におけるコアの
間隔は１．５μｍとした。そして、アレイ導波路との接
合面から隣接したコア間に埋設層を備えるようにし、埋
設層の最大高さである接合面における高さは６．０μｍ
とした。そして、埋設層の高さが０となる長さは、７５
０μｍとした。なお、基本的な構成は、図１（ａ），
（ｃ）および図２に示した実施の形態１と同様である。Embodiment 4 Next, a fourth embodiment of the present invention will be described.
In the fourth embodiment, the channel spacing is 200 GH.
An array waveguide type wavelength multiplexing / demultiplexing circuit having z and 16 channels will be described as an example. In the fourth embodiment, the optical waveguide circuit has the following structure. First, the cross-sectional dimensions of the core of the arrayed waveguide were 6 μm in width and 6 μm in height. Also,
The interval between the cores at the joint surface between the slab waveguide and the arrayed waveguide was 1.5 μm. A buried layer is provided between the core adjacent to the array waveguide and the adjacent core, and the maximum height of the buried layer at the bonding surface is 6.0 μm.
And The length at which the height of the buried layer becomes 0 is 75
It was 0 μm. The basic configuration is shown in FIG.
This is the same as (c) and the first embodiment shown in FIG.
【００３１】また、この実施の形態４では、図７に示す
ように、基板７０１上に形成された下部クラッド７０２
上で、スラブ導波路のコア７０３から始まる埋設層７０
４の高さが、直線的に減衰する形状とした。なお、埋設
層７０４のスロープ傾斜角度θは、０．４６°となる。
なお、図７は、図１におけるＡＡ’線の断面を示した状
態であり、アレイ導波路のコアは示されていない。ま
た、埋設層７０４の高さが０となるところでは、アレイ
導波路の隣接したコアの間隔は１１μｍである。また、
この実施の形態４では、図７には、図示していないアレ
イ導波路のコアやコア７０３と埋設層７０４との比屈折
率差は０．６％とした。また、コア７０３と下部クラッ
ド７０２，上部クラッド７０５との比屈折率差は０．７
５％とした。また、下部クラッド層７０２と上部クラッ
ド層７０５の厚さは、それぞれ２０μｍ，２５μｍとし
た。In the fourth embodiment, as shown in FIG. 7, a lower clad 702 formed on a substrate 701 is formed.
Above, the buried layer 70 starting from the core 703 of the slab waveguide
The height of No. 4 was linearly attenuated. Note that the slope inclination angle θ of the buried layer 704 is 0.46 °.
FIG. 7 shows a cross section taken along the line AA 'in FIG. 1, and the core of the arrayed waveguide is not shown. Where the height of the buried layer 704 becomes zero, the interval between adjacent cores of the arrayed waveguide is 11 μm. Also,
In the fourth embodiment, the relative refractive index difference between the core or core 703 of the arrayed waveguide not shown in FIG. 7 and the buried layer 704 is 0.6%. The relative refractive index difference between the core 703, the lower cladding 702, and the upper cladding 705 is 0.7
5%. The thicknesses of the lower cladding layer 702 and the upper cladding layer 705 were 20 μm and 25 μm, respectively.
【００３２】上述したことに加えてこの実施の形態４で
は、上述した光導波回路を、透明な有機材料から構成し
た。この有機材料から構成した光導波路の製造方法につ
いて簡単に説明すると、まず、スピンコート法などによ
り重水素化シリコーンを塗布し、この塗膜を加熱して溶
媒を除去することなどにより、基板７０１上に下部クラ
ッド層７０２を形成する。次に、形成した下部クラッド
層７０２上に、やはりスピンコート法により重水素化シ
リコーンからなる膜を形成し、この膜の上に、公知のフ
ォトリソグラフィ技術により所望のレジストパターンを
形成する。なお、クラッドに用いる重水素化シリコーン
はフッ素化を施し、このフッ素化率を変更することで、
屈折率を制御することができる。In addition to the above, in the fourth embodiment, the above-described optical waveguide circuit is made of a transparent organic material. A brief description will be given of a method of manufacturing an optical waveguide made of this organic material. First, a deuterated silicone is applied by a spin coating method or the like, and the coating film is heated to remove a solvent. Then, a lower cladding layer 702 is formed. Next, a film made of deuterated silicone is formed on the formed lower cladding layer 702 by the spin coating method, and a desired resist pattern is formed on the film by a known photolithography technique. The deuterated silicone used for the clad is fluorinated, and by changing this fluorination rate,
The refractive index can be controlled.
【００３３】そして、レジストパターンをマスクとし、
フロロカーボン系のガスを主成分としたエッチングガス
による反応性イオンエッチングを行い、上述した膜のパ
ターニングを行い、下部クラッド層７０２上にアレイ導
波路のコアやスラブ導波路のコア７０３を形成した。こ
のコア形成のためのドライエッチングでは、コア以外の
領域はすべてエッチング除去した。Then, using the resist pattern as a mask,
Reactive ion etching was performed using an etching gas containing a fluorocarbon-based gas as a main component, and the above-described film was patterned to form an array waveguide core and a slab waveguide core 703 on the lower cladding layer 702. In the dry etching for forming the core, all regions other than the core were removed by etching.
【００３４】次に、スピンコート法などにより、エポキ
シを主成分とする紫外線硬化樹脂を下部クラッド層７０
２上に塗布形成する。この塗布のとき、塗布する紫外線
硬化樹脂の粘度などを調整することにより、すでに形成
されているアレイ導波路のコア間が１．５μｍのところ
に形成される樹脂膜の厚さが、コアなどのパターンのな
い平坦部に形成される樹脂膜の厚さより２倍の膜厚とな
るようにした。そして、紫外線を照射して塗布した樹脂
膜を硬化させた後、平坦部の樹脂膜がなくなるまで酸素
をエッチングガスとした反応性イオンエッチングでエッ
チングすることで、コア間に埋設層７０４が形成された
状態とした。Next, an ultraviolet curable resin mainly composed of epoxy is applied to the lower cladding layer 70 by spin coating or the like.
2 to form a coating. At the time of this application, by adjusting the viscosity and the like of the ultraviolet curable resin to be applied, the thickness of the resin film formed at a distance of 1.5 μm between the cores of the already formed arrayed waveguide is increased. The thickness was set to be twice as large as the thickness of the resin film formed on the flat portion having no pattern. Then, after the applied resin film is cured by irradiating ultraviolet rays, the buried layer 704 is formed between the cores by etching by reactive ion etching using oxygen as an etching gas until the resin film in the flat portion disappears. State.
【００３５】そして、一部の間に埋設層７０４が形成さ
れたコアの上に、重水素化シリコーンを塗布することで
上部クラッド層７０５を形成すれば、この実施の形態４
の光導波回路が形成される。以上のようにして作製した
この実施の形態４の光導波回路では、挿入損失が４．６
ｄＢであった。同様の構造を従来の手法で作製したとき
の挿入損失が５．６ｄＢなので、この実施の形態４によ
れば、１．０ｄＢの改善ができたことになる。The upper cladding layer 705 is formed by applying deuterated silicone on the core having the buried layer 704 formed between the portions, thereby forming the fourth embodiment.
Is formed. In the optical waveguide circuit according to the fourth embodiment manufactured as described above, the insertion loss is 4.6.
dB. Since the insertion loss when the same structure is manufactured by the conventional method is 5.6 dB, according to the fourth embodiment, an improvement of 1.0 dB can be achieved.
【００３６】ところで、上述では、クラッドやコアに用
いる透明な有機材料として重水素化シリコーンや紫外線
硬化樹脂を用いるようにしたが、これに限るものではな
く、以下に示すような構成としてもよい。まず、クラッ
ドおよびコアには上述と同様に重水素化シリコーンを用
い、埋設層にも重水素化シリコーンを用いるようにして
もよい。この重水素化シリコーンを用いる場合において
も、前述した実施の形態１と同様にして製造すればよ
い。また、透明な有機材料として、ポリメチルメタクリ
レートや重水素化ポリメチルメタクリレート、また、フ
ッ素化ポリイミドを用いるようにしてもよい。フッ素化
ポリイミドを用いる場合、フッ素化率を変えることで屈
折率を制御できる。Incidentally, in the above description, deuterated silicone or an ultraviolet curable resin is used as the transparent organic material used for the cladding or the core. However, the present invention is not limited to this, and the following configuration may be used. First, deuterated silicone may be used for the cladding and the core as described above, and deuterated silicone may be used for the burying layer. Even when this deuterated silicone is used, it may be manufactured in the same manner as in the first embodiment. Further, as the transparent organic material, polymethyl methacrylate, deuterated polymethyl methacrylate, or fluorinated polyimide may be used. When using a fluorinated polyimide, the refractive index can be controlled by changing the fluorination rate.
【００３７】[0037]
【発明の効果】以上説明したように、この発明では、分
岐型導波路を構成してかつ隣接した複数の非平行な導波
路と、各隣接した導波路間に配置された埋設層とを備
え、この中で、導波路はコアとこのコア周囲のクラッド
とから構成され、埋設層は、隣接した導波路のコアが分
岐する分岐点よりコアの間に密接して配置され、かつ、
分岐点より離れて隣接した導波路のコアの間隔が広くな
るほど厚さが薄くなるように形成され、そして、埋設層
の屈折率はクラッドの屈折率より高く、コアの屈折率は
埋設層の屈折率以上であるようにした。この発明によれ
ば、埋設層を備えてコアを構成した結果、分岐点より分
岐する２つのコア間の屈折率が分岐点より徐々に減少す
るので、分岐点における光信号の散逸が抑制できるよう
になり、光の伝搬損失を低減できるという優れた効果が
得られる。As described above, the present invention comprises a plurality of adjacent non-parallel waveguides which constitute a branched waveguide, and a buried layer disposed between each adjacent waveguide. Wherein the waveguide is comprised of a core and a cladding around the core, the buried layer is disposed closer to the core than the branch point where the core of the adjacent waveguide branches, and
The thickness of the buried layer is higher than the refractive index of the cladding, and the refractive index of the core is higher than the refractive index of the buried layer. Rate. According to the present invention, as a result of configuring the core with the buried layer, the refractive index between the two cores branched from the branch point gradually decreases from the branch point, so that the dissipation of the optical signal at the branch point can be suppressed. And an excellent effect that the light propagation loss can be reduced is obtained.
【図１】 本発明の本実施の形態１における光導波回路
の一部構成を示す平面図（ａ）および断面図（ｂ），
（ｃ）である。FIG. 1 is a plan view (a) and a sectional view (b) showing a partial configuration of an optical waveguide circuit according to a first embodiment of the present invention;
(C).
【図２】 本発明の本実施の形態１における光導波回路
の全体的な構成を示す平面図である。FIG. 2 is a plan view showing the overall configuration of the optical waveguide circuit according to the first embodiment of the present invention.
【図３】 本発明の本実施の形態１の製造方法におけ
る、埋設層となる材料のエッチング特性を示す特性図で
ある。FIG. 3 is a characteristic diagram showing etching characteristics of a material to be a buried layer in the manufacturing method according to the first embodiment of the present invention.
【図４】 本発明の本実施の形態２における光導波回路
の全体的な構成を示す平面図である。FIG. 4 is a plan view showing an overall configuration of an optical waveguide circuit according to a second embodiment of the present invention.
【図５】 本発明の本実施の形態２における光導波回路
の一部構成を示す断面図である。FIG. 5 is a sectional view showing a partial configuration of an optical waveguide circuit according to a second embodiment of the present invention.
【図６】 本発明の本実施の形態２における光導波回路
の一部構成を示す断面図である。FIG. 6 is a sectional view showing a partial configuration of an optical waveguide circuit according to a second embodiment of the present invention.
【図７】 本発明の本実施の形態４における光導波回路
の一部構成を示す断面図である。FIG. 7 is a sectional view showing a partial configuration of an optical waveguide circuit according to a fourth embodiment of the present invention.
【図８】 アレイ導波路型波長分波回路の構成を示す平
面図である。FIG. 8 is a plan view showing a configuration of an arrayed waveguide type wavelength demultiplexing circuit.
【図９】 アレイ導波路型波長分波回路の一部構成を示
す平面図である。FIG. 9 is a plan view showing a partial configuration of an arrayed waveguide type wavelength demultiplexing circuit.
【図１０】 アレイ導波路型波長分波回路の一部構成を
示す断面図である。FIG. 10 is a cross-sectional view showing a partial configuration of an arrayed waveguide type wavelength demultiplexing circuit.
１０１…入力導波路、１０２…入力側スラブ導波路、１
０３…アレイ導波路、１０３ａ…コア、１０４…出力側
スラブ導波路、１０５…出力導波路、１０６…下部クラ
ッド層、１０７…上部クラッド層、１２０…埋設層。101: input waveguide, 102: input side slab waveguide, 1
03: array waveguide, 103a: core, 104: output side slab waveguide, 105: output waveguide, 106: lower cladding layer, 107: upper cladding layer, 120: buried layer.
Claims (9)
数の非平行な導波路と、 各隣接した導波路間に配置された埋設層と を備え、 前記導波路は、コアとこのコア周囲のクラッドとから構
成され、 前記埋設層は、前記隣接した導波路のコアが分岐する分
岐点より前記コアの間に密接して配置され、かつ、前記
分岐点より離れて前記隣接した導波路のコアの間隔が広
くなるほど厚さが薄くなるように形成され、 前記埋設層の屈折率は前記クラッドの屈折率より高く、 前記コアの屈折率は前記埋設層の屈折率以上であること
を特徴とする光導波回路。1. A waveguide comprising: a plurality of non-parallel waveguides adjacent to each other that constitute a branching waveguide; and a buried layer disposed between the adjacent waveguides. And a surrounding cladding, wherein the buried layer is disposed closer to and between the cores than a branch point where the core of the adjacent waveguide branches, and the adjacent waveguide is separated from the branch point. The refractive index of the buried layer is higher than the refractive index of the cladding, and the refractive index of the core is equal to or greater than the refractive index of the buried layer. An optical waveguide circuit.
下の範囲の傾斜角度で、前記分岐点より直線的に減衰す
ることを特徴とする光導波回路。2. The optical waveguide circuit according to claim 1, wherein the thickness of the buried layer is linearly attenuated from the branch point at an inclination angle in a range from 0.25 ° to 2 °. An optical waveguide circuit, comprising:
スロープ形状をｅｘｐ（−αＬ）で表したとき、αが
０．００１以上０．００４以下の範囲で、前記分岐点よ
り指数関数的に減衰することを特徴とする光導波回路。3. The optical waveguide circuit according to claim 1, wherein a thickness of the buried layer is a distance L from the branch point,
When the slope shape is expressed by exp (-αL), the optical waveguide circuit exponentially attenuates from the branch point when α is in the range of 0.001 to 0.004.
導波回路において、 前記導波路は、シリカガラスを主成分とする石英系ガラ
スから構成されたことを特徴とする光導波回路。4. The optical waveguide circuit according to claim 1, wherein said waveguide is made of silica-based glass containing silica glass as a main component. .
導波回路において、前記導波路は、透明な有機材料から
構成されていることを特徴とする光導波回路。5. The optical waveguide circuit according to claim 1, wherein said waveguide is made of a transparent organic material.
水素化ポリメタクリレート、重水素化シリコーン，フッ
素化ポリイミド，エポキシ樹脂のいずれかであることを
特徴とする光導波回路。6. The optical waveguide circuit according to claim 5, wherein the transparent organic material is any one of polymethyl methacrylate, deuterated polymethacrylate, deuterated silicone, fluorinated polyimide, and epoxy resin. Characteristic optical waveguide circuit.
れたことを特徴とする光導波回路。7. The optical waveguide circuit according to claim 5, wherein said core is made of deuterated silicone, and said buried layer is made of an ultraviolet curable resin containing epoxy.
導波回路において、 前記導波路は、アレイ導波路を構成していることを特徴
とする光導波回路。8. The optical waveguide circuit according to claim 1, wherein the waveguide forms an array waveguide.
導波回路において、 前記導波路は、Ｙ分岐導波路を構成していることを特徴
とする光導波回路。9. The optical waveguide circuit according to claim 1, wherein the waveguide forms a Y-branch waveguide.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23028599A JP2000147283A (en) | 1998-09-03 | 1999-08-17 | Optical waveguide circuit |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24888398 | 1998-09-03 | ||
| JP10-248883 | 1998-09-03 | ||
| JP23028599A JP2000147283A (en) | 1998-09-03 | 1999-08-17 | Optical waveguide circuit |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000330596A Division JP2001159718A (en) | 1998-09-03 | 2000-10-30 | Array waveguide type wavelength multiplexing/ demultiplexing circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000147283A true JP2000147283A (en) | 2000-05-26 |
Family
ID=26529261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23028599A Pending JP2000147283A (en) | 1998-09-03 | 1999-08-17 | Optical waveguide circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000147283A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004001464A1 (en) * | 2002-06-21 | 2003-12-31 | Nec Corporation | Optical waveguide circuit and method for fabricating the same |
| WO2004061498A1 (en) * | 2002-12-24 | 2004-07-22 | Intel Corporation (A Delaware Corporation) | Vertical taper waveguide |
| JP2005215009A (en) * | 2004-01-27 | 2005-08-11 | Nec Corp | Optical waveguide circuit and its manufacturing method |
| JP2006018034A (en) * | 2004-07-01 | 2006-01-19 | Nippon Telegr & Teleph Corp <Ntt> | Waveguide type optical multiplexer/demultiplexer circuit |
| US7130518B2 (en) | 2003-12-19 | 2006-10-31 | Nec Corporation | Optical coupler, beam splitter, and arrayed waveguide grating type optical wavelength division multiplexer |
| WO2007037256A1 (en) * | 2005-09-27 | 2007-04-05 | Ntt Electronics Corporation | Light wavelength multiplexer/demultiplexer |
| JP2016145891A (en) * | 2015-02-06 | 2016-08-12 | 古河電気工業株式会社 | Array waveguide diffraction grating and optical integrated element |
-
1999
- 1999-08-17 JP JP23028599A patent/JP2000147283A/en active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004001464A1 (en) * | 2002-06-21 | 2003-12-31 | Nec Corporation | Optical waveguide circuit and method for fabricating the same |
| US7228043B2 (en) | 2002-06-21 | 2007-06-05 | Nec Corporation | Optical waveguide circuit and manufacturing method thereof |
| CN100347575C (en) * | 2002-06-21 | 2007-11-07 | 日本电气株式会社 | Optical waveguide circuit and method for fabricating the same |
| WO2004061498A1 (en) * | 2002-12-24 | 2004-07-22 | Intel Corporation (A Delaware Corporation) | Vertical taper waveguide |
| US6973236B2 (en) | 2002-12-24 | 2005-12-06 | Intel Corporation | Vertical taper waveguide |
| JP2006507542A (en) * | 2002-12-24 | 2006-03-02 | インテル・コーポレーション | Vertical taper waveguide |
| JP4904000B2 (en) * | 2002-12-24 | 2012-03-28 | インテル・コーポレーション | Vertical taper waveguide |
| US7130518B2 (en) | 2003-12-19 | 2006-10-31 | Nec Corporation | Optical coupler, beam splitter, and arrayed waveguide grating type optical wavelength division multiplexer |
| JP2005215009A (en) * | 2004-01-27 | 2005-08-11 | Nec Corp | Optical waveguide circuit and its manufacturing method |
| JP2006018034A (en) * | 2004-07-01 | 2006-01-19 | Nippon Telegr & Teleph Corp <Ntt> | Waveguide type optical multiplexer/demultiplexer circuit |
| WO2007037256A1 (en) * | 2005-09-27 | 2007-04-05 | Ntt Electronics Corporation | Light wavelength multiplexer/demultiplexer |
| JP2016145891A (en) * | 2015-02-06 | 2016-08-12 | 古河電気工業株式会社 | Array waveguide diffraction grating and optical integrated element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6304706B1 (en) | Planar lightwave circuit | |
| JPH09166716A (en) | Planar optical waveguide element | |
| JP3552159B2 (en) | Temperature-independent arrayed waveguide grating device | |
| JP2004029073A (en) | Optical waveguide circuit and its manufacturing method | |
| JP2000147283A (en) | Optical waveguide circuit | |
| US10054738B2 (en) | Optical waveguide and arrayed waveguide grating | |
| US8571362B1 (en) | Forming optical device using multiple mask formation techniques | |
| JPH1048443A (en) | Polymer waveguide and its production | |
| JP3994860B2 (en) | Arrayed waveguide grating | |
| US20130209036A1 (en) | Optical waveguide and arrayed waveguide grating | |
| JP2001159718A (en) | Array waveguide type wavelength multiplexing/ demultiplexing circuit | |
| EP2657735B1 (en) | Optical waveguide and arrayed waveguide grating | |
| JP2005338467A (en) | Optical branching device and manufacturing method therefor | |
| JPH1068833A (en) | Optical waveguide and its production as well as output circuit | |
| JP3775673B2 (en) | Arrayed waveguide grating type optical multiplexer / demultiplexer | |
| KR100377186B1 (en) | Fabrication method of polymeric arrayed waveguide grating wavelength multiplexer /demultiplexer | |
| JPH0763934A (en) | Optical waveguide circuit | |
| JP2017191253A (en) | Optical integrated circuit and manufacturing method thereof | |
| JP4954828B2 (en) | Optical waveguide circuit and manufacturing method thereof | |
| WO2023095278A1 (en) | Optical element, optical integrated element, and manufacturing method for optical element | |
| KR100327312B1 (en) | Branching optical waveguide | |
| JPH1138253A (en) | Optical waveguide device and its manufacturing method | |
| JP2004077859A (en) | Method for manufacturing optical waveguide circuit | |
| Takahashi | Arrayed Waveguide Grating (AWG) | |
| KR100270320B1 (en) | Straight arrayed waveguide grating wavelength division optical waveguide devices using total internal reflection |