JP2000137503A - Controller - Google Patents
ControllerInfo
- Publication number
- JP2000137503A JP2000137503A JP10310305A JP31030598A JP2000137503A JP 2000137503 A JP2000137503 A JP 2000137503A JP 10310305 A JP10310305 A JP 10310305A JP 31030598 A JP31030598 A JP 31030598A JP 2000137503 A JP2000137503 A JP 2000137503A
- Authority
- JP
- Japan
- Prior art keywords
- reset signal
- microcomputer
- operation mode
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
- Safety Devices In Control Systems (AREA)
- Control By Computers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、マイクロコンピュ
ータを備え制御プログラムの書き換えを可能とした制御
装置、特にはマイクロコンピュータの暴走検知機能を備
えた制御装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control device having a microcomputer and capable of rewriting a control program, and more particularly to a control device having a microcomputer runaway detection function.
【０００２】[0002]
【発明が解決しようとする課題】一般に、制御プログラ
ムに従って動作するマイクロコンピュータ（以下、マイ
コンと称す）を備えた制御装置では、外来ノイズの侵入
や制御プログラムの不具合などによりマイコンが暴走す
る可能性がある。そこで、制御装置には通常、このよう
なマイコンの暴走を検知しマイコンを正常動作に復帰さ
せるために、暴走検知回路が設けられている。この暴走
検知回路がマイコンの外部回路として設けられている場
合、マイコンは制御プログラムの一部に組み込まれた信
号反転ルーチンを定期的に実行することにより、当該暴
走検知回路に対し定期的にレベルが反転するパルス信号
（暴走監視信号）を出力するようになっている。暴走検
知回路は、この暴走監視信号のレベル反転が所定時間内
に行われているときはマイコンが正常に動作していると
判断するが、前記暴走監視信号のレベル反転が所定時間
を越えて行われないときはマイコンが暴走していると判
断し、マイコンおよびその周辺回路に対してリセット信
号を出力する。Generally, in a control device provided with a microcomputer (hereinafter, referred to as a microcomputer) that operates according to a control program, there is a possibility that the microcomputer may run away due to intrusion of external noise or a defect in the control program. is there. Therefore, the control device is usually provided with a runaway detection circuit for detecting such a runaway of the microcomputer and returning the microcomputer to a normal operation. When the runaway detection circuit is provided as an external circuit of the microcomputer, the microcomputer periodically executes a signal inversion routine incorporated in a part of the control program, so that the level of the runaway detection circuit is periodically adjusted. An inverted pulse signal (runaway monitoring signal) is output. The runaway detection circuit determines that the microcomputer is operating normally when the level reversal of the runaway monitor signal is performed within a predetermined time. However, the level reversal of the runaway monitor signal exceeds the predetermined time. If not, the microcomputer determines that the microcomputer is running out of control and outputs a reset signal to the microcomputer and its peripheral circuits.
【０００３】このような構成において、制御装置が、Ｒ
ＡＭなどに記憶された書換プログラムに従って、例えば
フラッシュメモリのような書き換え可能な不揮発性メモ
リに記憶された制御プログラムを書き換える場合、その
書換プログラムには前記信号反転ルーチンを組み込むこ
とが難しいという事情が存在する。これは、制御装置が
シリアル通信などによって外部装置から新たな制御プロ
グラムを受信する場合、その受信処理に加えさらに前記
信号反転ルーチンを実行することにより全体の処理速度
が著しく低下してしまうという理由による。このため、
制御プログラムの書き換え動作中はマイコンによる暴走
監視信号のレベル反転が行われず、暴走検知回路はマイ
コンおよび周辺回路に対して一定時間毎にリセット信号
を出力してしまう。[0003] In such a configuration, the control device is R
When rewriting a control program stored in a rewritable non-volatile memory such as a flash memory according to a rewriting program stored in an AM or the like, it is difficult to incorporate the signal inversion routine into the rewriting program. I do. This is because, when the control device receives a new control program from an external device through serial communication or the like, the overall processing speed is significantly reduced by executing the signal inversion routine in addition to the reception process. . For this reason,
During the rewriting operation of the control program, the microcomputer does not invert the level of the runaway monitoring signal, and the runaway detection circuit outputs a reset signal to the microcomputer and peripheral circuits at regular intervals.
【０００４】上記不具合に対する対策としては、例えば
特開平７−２７１６３４号公報に開示されたものがあ
る。このものによれば、プログラムの書き換え中は、制
御装置の外部に設けた信号発生回路がリセット回路（上
記暴走検知回路に相当）に対してマイコンに代わりプロ
グラム暴走監視信号（代用Ｐ−ＲＵＮ信号）を与えるよ
うに構成されているので、リセット回路によるマイコン
や周辺回路へのリセット信号の出力を抑制することがで
きる。しかし、この構成によると、プログラムの書き換
え時に制御装置とは別の信号発生回路が必要となるの
で、構成が繁雑になりコスト高を招くという問題があっ
た。[0004] As a countermeasure against the above-mentioned problem, there is, for example, one disclosed in Japanese Patent Application Laid-Open No. Hei 7-271634. According to this, during the rewriting of the program, the signal generation circuit provided outside the control device sends the reset circuit (corresponding to the above-mentioned runaway detection circuit) a program runaway monitoring signal (substitute P-RUN signal) instead of the microcomputer. Therefore, the output of the reset signal to the microcomputer or the peripheral circuit by the reset circuit can be suppressed. However, according to this configuration, a signal generation circuit different from the control device is required at the time of rewriting the program, so that there has been a problem that the configuration is complicated and the cost is increased.
【０００５】本発明は、上記事情に鑑みてなされたもの
で、その目的は、マイコンが出力する暴走監視信号に基
づく暴走検知機能を備えた制御装置であっても、制御プ
ログラムの書き換え動作を動作速度を低下させることな
く実行できるようにした制御装置を提供することにあ
る。The present invention has been made in view of the above circumstances, and has as its object to operate a control program rewriting operation even in a control device having a runaway detection function based on a runaway monitoring signal output from a microcomputer. It is an object of the present invention to provide a control device which can be executed without reducing the speed.
【０００６】[0006]
【課題を解決するための手段】上記した目的を達成する
ために請求項１に記載した手段を採用できる。この手段
によれば、マイクロコンピュータが制御動作モードに設
定されている場合には、当該マイクロコンピュータは、
制御プログラムに組み込まれた暴走監視信号出力用のプ
ログラムに従って、暴走監視信号をリセット信号発生手
段に対して定期的に出力する。この状態において、マイ
クロコンピュータが暴走すると、前記暴走監視信号出力
用のプログラムが定期的に実行されなくなり暴走監視信
号が欠落するので、リセット信号発生手段からリセット
信号が発生し、マイクロコンピュータを初期化して正常
動作に復帰させる。To achieve the above object, the means described in claim 1 can be employed. According to this means, when the microcomputer is set to the control operation mode, the microcomputer is
A runaway monitor signal is periodically output to the reset signal generating means in accordance with a runaway monitor signal output program incorporated in the control program. In this state, if the microcomputer runs away, the program for outputting the runaway monitoring signal is not periodically executed and the runaway monitoring signal is lost. Therefore, a reset signal is generated from the reset signal generating means, and the microcomputer is initialized. Return to normal operation.
【０００７】一方、マイクロコンピュータが書換動作モ
ードに設定されている場合には、マイクロコンピュータ
は、書換用プログラムに従って新たな制御プログラムを
外部から入力し記憶手段に書き込む。この場合、新たな
制御プログラムは通信などにより送られてくることが多
く、マイクロコンピュータはその受信処理や書き込み処
理を高速で実行する必要があるので暴走監視信号の出力
処理を行うことが困難となる。そのため、マイクロコン
ピュータからの暴走監視信号が欠落し、リセット信号発
生手段からリセット信号が出力される。しかしながら、
当該手段によれば、この出力されたリセット信号は無効
化手段によって無効化され、マイクロコンピュータに与
えられることがない。その結果、マイクロコンピュータ
が書換動作モード中にリセットされることがなくなり、
制御プログラムの書き換え動作を確実に且つ動作速度を
低下させることなく行うことが可能となる。On the other hand, when the microcomputer is set to the rewriting operation mode, the microcomputer inputs a new control program from the outside according to the rewriting program and writes the new control program in the storage means. In this case, a new control program is often sent by communication or the like, and the microcomputer needs to execute the receiving process and the writing process at a high speed, so that it is difficult to output the runaway monitoring signal. . For this reason, the runaway monitoring signal from the microcomputer is lost, and the reset signal is output from the reset signal generating means. However,
According to the means, the output reset signal is invalidated by the invalidating means and is not given to the microcomputer. As a result, the microcomputer is not reset during the rewrite operation mode,
The rewriting operation of the control program can be performed reliably and without lowering the operation speed.
【０００８】請求項２に記載した手段によれば、前記リ
セット信号発生手段が電源投入時にもリセット信号を発
生するように構成されている場合において、無効化手段
がリセット信号すなわち暴走検知によるリセット信号お
よび電源投入時のリセット信号を無効化した状態であっ
ても、別に設けた起動時リセット信号発生手段からマイ
クロコンピュータに対して起動時リセット信号を与える
ことができるようになる。つまり、電源投入時のリセッ
ト信号（起動時リセット信号）を有効とした状態を常に
維持しつつ、書換モード時においては暴走検知によるリ
セット信号のみを無効化することができる。その結果、
書き換え動作時においてもマイクロコンピュータやその
周辺回路に起動時リセット信号が与えられ、これらマイ
クロコンピュータや周辺回路の初期化を正常に行うこと
が可能となる。According to the second aspect of the present invention, when the reset signal generating means is configured to generate a reset signal even when power is turned on, the invalidating means sets a reset signal, that is, a reset signal based on runaway detection. In addition, even when the power-on reset signal is invalidated, a power-on reset signal can be given to the microcomputer from the separately provided power-on reset signal generation means. In other words, it is possible to invalidate only the reset signal due to runaway detection in the rewrite mode, while always maintaining the state where the reset signal at power-on (start-up reset signal) is enabled. as a result,
During the rewriting operation, the microcomputer and its peripheral circuits are supplied with the start-up reset signal, and the microcomputer and the peripheral circuits can be initialized normally.
【０００９】[0009]
【発明の実施の形態】以下、本発明を画像表示装置に適
用した場合の一実施形態について図面を参照しながら説
明する。図２には、本発明が対象とする画像表示装置の
電気的構成が概略的に示されている。この図２におい
て、例えばテレビ、車載用表示機器、電話機などに用い
られる画像表示装置１は、マイクロコンピュータ（以
下、マイコンと称す）２を主体として構成される制御回
路３（本発明でいう制御装置に相当）と、画像表示パネ
ル例えば有機エレクトロルミネセンスパネル（以下、有
機ＥＬパネルと称す）４およびその駆動回路５を備えた
画像表示部６とから構成されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment in which the present invention is applied to an image display device will be described below with reference to the drawings. FIG. 2 schematically shows an electrical configuration of an image display device to which the present invention is applied. In FIG. 2, an image display device 1 used for, for example, a television, an in-vehicle display device, a telephone, or the like has a control circuit 3 (a control device according to the present invention) mainly including a microcomputer 2. And an image display panel, for example, an organic electroluminescence panel (hereinafter, referred to as an organic EL panel) 4 and an image display section 6 provided with a driving circuit 5 for the panel.
【００１０】制御回路３において、マイコン２は、その
内部にＣＰＵ７、書き換え可能な不揮発性メモリ例えば
フラッシュメモリ（本発明でいう記憶手段に相当）８、
ＲＡＭ９、シリアル通信制御回路（図示せず）などを備
えており、特に画像表示部６を直接制御することができ
るように高速処理が可能な構成を有している。上記フラ
ッシュメモリ８には主に画像表示処理を実行するための
制御プログラムが記憶されている。また、上記ＲＡＭ９
は作業用メモリとして用いられる他、前記制御プログラ
ムを書き換えるときには一時的に書換プログラムが記憶
されるようになっている。In the control circuit 3, the microcomputer 2 includes a CPU 7, a rewritable nonvolatile memory such as a flash memory (corresponding to a storage means in the present invention) 8,
It includes a RAM 9, a serial communication control circuit (not shown), and the like, and has a configuration capable of high-speed processing so that the image display unit 6 can be directly controlled. The flash memory 8 stores a control program for mainly executing image display processing. The RAM 9
Is used as a working memory and temporarily stores a rewrite program when rewriting the control program.
【００１１】マイコン２は、複数のモード設定用端子
（一部のモード設定用端子ＴM のみ図示）を備えてい
る。そして、これらモード設定用端子のそれぞれを直流
電源にプルアップまたはグランドにプルダウンすること
により、画像表示処理を実行する制御動作モードとフラ
ッシュメモリ８内の制御プログラムを書き換える書換動
作モードとの切り替え、およびシングルチップ動作モー
ドと拡張動作モードとの切り替えなどを行うようになっ
ている。ここで、シングルチップ動作モードとはマイコ
ン２がメモリとして内部メモリのみを備えた構成に基づ
く動作モードをいい、拡張動作モードとはマイコン２が
外部メモリを備えた構成に基づく動作モードをいう。本
制御回路３においては拡張動作モードが設定されてい
る。The microcomputer 2 has a plurality of mode setting terminals (only some of the mode setting terminals TM are shown). Each of these mode setting terminals is pulled up to a DC power supply or pulled down to the ground, thereby switching between a control operation mode for executing image display processing and a rewrite operation mode for rewriting a control program in the flash memory 8, and Switching between the single-chip operation mode and the extended operation mode is performed. Here, the single-chip operation mode refers to an operation mode based on a configuration in which the microcomputer 2 includes only an internal memory as a memory, and the extended operation mode refers to an operation mode based on a configuration in which the microcomputer 2 includes an external memory. In the present control circuit 3, the extended operation mode is set.
【００１２】マイコン２には、外部メモリとしてフラッ
シュメモリ１０とＲＡＭ１１とがアドレスバス１２、デ
ータバス１３、および図示しないコントロールバスを介
して接続されている。フラッシュメモリ１０は画像表示
部６へ出力するための画像データを記憶するために用い
られ、ＲＡＭ１１は作業用メモリとして用いられるもの
である。A flash memory 10 and a RAM 11 as external memories are connected to the microcomputer 2 via an address bus 12, a data bus 13, and a control bus (not shown). The flash memory 10 is used to store image data to be output to the image display unit 6, and the RAM 11 is used as a working memory.
【００１３】有機ＥＬパネル４は、パネルの大きさやド
ットピッチに応じて例えば数十本程度の走査線と数十本
程度のデータ線とがマトリクス状に配置されて構成され
ている。各走査線は、駆動回路５によって所定の最低周
波数（例えば６０Ｈｚ）以上の周波数で走査され、各デ
ータ線は駆動回路５によって画像データに応じた電流値
で定電流駆動される。これにより、順次切り換えられた
走査線に対応する画素が発光し、以て有機ＥＬパネル４
による画像表示が行われる。The organic EL panel 4 has a configuration in which, for example, several tens of scanning lines and several tens of data lines are arranged in a matrix according to the size of the panel and the dot pitch. Each scanning line is scanned by the driving circuit 5 at a frequency equal to or higher than a predetermined minimum frequency (for example, 60 Hz), and each data line is driven by the driving circuit 5 at a constant current with a current value corresponding to image data. As a result, the pixels corresponding to the sequentially switched scanning lines emit light, and the organic EL panel 4
Is displayed.
【００１４】駆動回路５は、前記有機ＥＬパネル４の走
査線を順に切り換えるための第１のシフトレジスタ（図
示せず）を備えている。この第１のシフトレジスタは、
各走査線に対応したビットを有し、そのうちいずれか１
ビットのみが走査線の駆動レベルであるＨレベルに設定
されている。そして、マイコン２からクロックCLK1が入
力される毎に、その内容を１ビットずつシフトし、複数
の走査線の中から１本の走査線を順次選択するようにな
っている。The driving circuit 5 includes a first shift register (not shown) for sequentially switching the scanning lines of the organic EL panel 4. This first shift register
It has bits corresponding to each scanning line, and any one of them
Only the bits are set to the H level which is the driving level of the scanning line. Each time the clock CLK1 is input from the microcomputer 2, the content is shifted one bit at a time, and one scanning line is sequentially selected from a plurality of scanning lines.
【００１５】また、駆動回路５は、データ線に画像デー
タに応じた電流を供給するために、各データ線に対応し
て第２のシフトレジスタ、ラッチ、および定電流回路
（いずれも図示せず）を備えている。マイコン２から送
られてくる例えばシリアル８ビットまたは１６ビットか
らなる画像データDATA（以下、単に画像データと称す）
は、クロックCLK2が入力される毎に第２のシフトレジス
タに取り込まれる。そして、全てのビットの取り込み終
了後にラッチ信号LTCHが入ると、その画像データがラッ
チされ、定電流回路はそのラッチされた画像データに応
じた電流を出力する。In order to supply a current corresponding to image data to the data lines, the drive circuit 5 corresponds to each data line to a second shift register, a latch, and a constant current circuit (all not shown). ). Image data DATA (hereinafter, simply referred to as image data) transmitted from the microcomputer 2 and composed of, for example, serial 8 bits or 16 bits.
Is taken into the second shift register every time the clock CLK2 is input. Then, when the latch signal LTCH is input after the completion of the capture of all the bits, the image data is latched, and the constant current circuit outputs a current corresponding to the latched image data.
【００１６】通信インターフェース回路１４は、マイコ
ン２のシリアル通信制御回路に対する送受信データをイ
ンターフェース規格例えばＲＳ−２３２Ｃ（ＲＳ−４２
２またはＲＳ−４８５などでも良い）に従って変換し、
画像表示装置１の外部に設けられた装置例えばパソコン
（図示せず）と直接シリアルデータを送受信する回路で
ある。The communication interface circuit 14 transmits and receives data to and from the serial communication control circuit of the microcomputer 2 according to an interface standard such as RS-232C (RS-42).
2 or RS-485).
This is a circuit for directly transmitting and receiving serial data to and from a device provided outside the image display device 1, for example, a personal computer (not shown).
【００１７】さて、リセット信号発生回路１５、無効化
回路１６、およびスイッチ１７については、これらの電
気的構成を具体的に示す図１を参照しながら説明する。
図１において、リセット信号発生回路（本発明でいうリ
セット信号発生手段に相当）１５は、マイコン２や駆動
回路５などの周辺回路との共通の電源であるシステム電
源（直流電源）が投入された時に、出力端子から所定時
間例えば１００ｍｓの間だけＬレベル状態を保持するパ
ワーオンリセット信号（以下、リセット信号ＲP1と称
す）を出力するようになっている。さらに、リセット信
号発生回路１５は、マイコン２から出力される暴走監視
信号ＳWDを常時監視しており、その暴走監視信号ＳWDが
所定時間以内にレベル反転しない時に、前記出力端子か
ら暴走検知リセット信号ＲWD（以下、リセット信号ＲWD
と称す）を出力するようになっている。Now, the reset signal generating circuit 15, the invalidating circuit 16, and the switch 17 will be described with reference to FIG.
In FIG. 1, a reset signal generation circuit (corresponding to a reset signal generation means in the present invention) 15 is supplied with a system power supply (DC power supply) which is a common power supply with peripheral circuits such as the microcomputer 2 and the drive circuit 5. Occasionally, a power-on reset signal (hereinafter, referred to as a reset signal RP1) that maintains the L level state for a predetermined time, for example, 100 ms, is output from the output terminal. Further, the reset signal generation circuit 15 constantly monitors the runaway monitoring signal SWD output from the microcomputer 2, and when the level of the runaway monitoring signal SWD does not reverse within a predetermined time, the runaway detection reset signal RWD is output from the output terminal. (Hereafter, reset signal RWD
) Is output.
【００１８】モード設定手段としてのスイッチ１７は、
前記直流電源の端子ＶCC（以下、電源端子ＶCCと称す）
とグランドとの間に抵抗１８を介してプルアップされた
状態で介在し、これらスイッチ１７と抵抗１８との共通
接続点は、前述したマイコン２のモード設定端子のうち
制御動作モードと書換動作モードとの切り替えに寄与す
る端子ＴM に接続されている。The switch 17 as mode setting means is
Terminal of the DC power supply VCC (hereinafter referred to as power supply terminal VCC)
A common connection point between the switch 17 and the resistor 18 is a control operation mode and a rewrite operation mode among the mode setting terminals of the microcomputer 2 described above. Is connected to a terminal TM which contributes to the switching between.
【００１９】無効化回路（本発明でいう無効化手段に相
当）１６は、起動時リセット信号発生回路（本発明でい
う起動時リセット信号発生手段に相当）１９、選択回路
２０、およびレベル変換回路２１から構成されている。
起動時リセット信号発生回路１９は、前記直流電源の投
入時に上述したリセット信号ＲP1と同様のパワーオンリ
セット信号（以下、リセット信号ＲP2と称す）を発生す
る回路である。すなわち、コンパレータ２２の反転入力
端子は、電源端子ＶCCとグランドとの間に直列に設けら
れた抵抗２３と抵抗２４との共通接続点に接続され、コ
ンパレータ２２の非反転入力端子は、電源端子ＶCCとグ
ランドとの間に直列に設けられた抵抗２５とコンデンサ
２６との共通接続点に接続されている。コンパレータ２
２の出力端子は抵抗２７を介して電源端子ＶCCにプルア
ップされている。The invalidating circuit (corresponding to the invalidating means in the present invention) 16 includes a starting reset signal generating circuit (corresponding to the starting reset signal generating means in the present invention) 19, a selecting circuit 20, and a level converting circuit. 21.
The start-up reset signal generation circuit 19 is a circuit that generates a power-on reset signal (hereinafter, referred to as a reset signal RP2) similar to the above-described reset signal RP1 when the DC power is turned on. That is, the inverting input terminal of the comparator 22 is connected to a common connection point between the resistors 23 and 24 provided in series between the power supply terminal VCC and the ground, and the non-inverting input terminal of the comparator 22 is connected to the power supply terminal VCC. It is connected to a common connection point between the resistor 25 and the capacitor 26 provided in series between the ground and the ground. Comparator 2
The output terminal 2 is pulled up to the power supply terminal VCC via the resistor 27.
【００２０】選択回路２０は、例えばＣＭＯＳロジック
ＩＣを組み合わせて構成されるものである。すなわち、
スイッチ１７と抵抗１８との共通接続点は、ＮＡＮＤ２
８の一方の入力端子に接続されるとともに、ＮＯＴ３０
を介してＮＡＮＤ２９の一方の入力端子に接続されてい
る。また、ＮＡＮＤ２８およびＮＡＮＤ２９の各他方の
入力端子には、それぞれリセット信号発生回路１５の出
力端子およびコンパレータ２２の出力端子が接続されて
いる。ＮＡＮＤ３１の２つの入力端子には、それぞれＮ
ＡＮＤ２８およびＮＡＮＤ２９の出力端子が接続されて
いる。The selection circuit 20 is configured by combining, for example, a CMOS logic IC. That is,
The common connection point between the switch 17 and the resistor 18 is the NAND2
8 is connected to one input terminal of the
Is connected to one input terminal of the NAND 29 via the. An output terminal of the reset signal generation circuit 15 and an output terminal of the comparator 22 are connected to the other input terminals of the NAND 28 and the NAND 29, respectively. Each of the two input terminals of the NAND 31 has N
Output terminals of the AND 28 and the NAND 29 are connected.
【００２１】レベル変換回路２１は、選択回路２０の出
力信号をＣＭＯＳレベルからＴＴＬレベルに変換してシ
ステムリセット信号ＲSY（以下、リセット信号ＲSYと称
す）として出力するものである。コンパレータ３２の反
転入力端子は、電源端子ＶCCとグランドとの間に直列に
設けられた抵抗３３と抵抗３４との共通接続点に接続さ
れ、コンパレータ３２の非反転入力端子は抵抗３５を介
してＮＡＮＤ３１の出力端子が接続されている。また、
コンパレータ３２の出力端子は抵抗３６を介して電源端
子ＶCCにプルアップされている。なお、上記抵抗３３と
抵抗３４との値は、ＴＴＬレベルにおけるしきい値に基
づいて決定される。また、無効化回路１６から出力され
るリセット信号ＲSYは、マイコン２、駆動回路５、フラ
ッシュメモリ１０、および通信インターフェース回路１
４の各リセット端子に与えられている（図２参照）。The level conversion circuit 21 converts an output signal of the selection circuit 20 from a CMOS level to a TTL level and outputs the converted signal as a system reset signal RSY (hereinafter, referred to as a reset signal RSY). An inverting input terminal of the comparator 32 is connected to a common connection point between a resistor 33 and a resistor 34 provided in series between a power supply terminal VCC and the ground, and a non-inverting input terminal of the comparator 32 is connected to a NAND 31 via a resistor 35. Output terminals are connected. Also,
The output terminal of the comparator 32 is pulled up to the power supply terminal VCC via the resistor 36. The values of the resistors 33 and 34 are determined based on the threshold value at the TTL level. The reset signal RSY output from the invalidation circuit 16 is transmitted to the microcomputer 2, the driving circuit 5, the flash memory 10, and the communication interface circuit 1
4 (see FIG. 2).
【００２２】次に、本実施形態における作用について図
３および図４も参照して説明する。スイッチ１７は、マ
イコン２に対し制御動作モードと書換動作モードとの切
り替えを指示するものである。直流電源の投入時にスイ
ッチ１７が開状態（すなわちモード設定端子ＴM がＨレ
ベル）にあると、マイコン２は制御動作モードに設定さ
れ、フラッシュメモリ８に記憶されている制御プログラ
ムに従って図４に示す画像表示処理の実行を開始する。
一方、直流電源の投入時にスイッチ１７が閉状態（すな
わちモード設定端子ＴM がＬレベル）にあると、マイコ
ン２は書換動作モードに設定され、フラッシュメモリ８
に記憶されている制御プログラムの書き換え処理を実行
する。Next, the operation of the present embodiment will be described with reference to FIGS. The switch 17 instructs the microcomputer 2 to switch between the control operation mode and the rewrite operation mode. If the switch 17 is open (ie, the mode setting terminal TM is at the H level) when the DC power supply is turned on, the microcomputer 2 is set to the control operation mode, and the image shown in FIG. Start execution of display processing.
On the other hand, if the switch 17 is closed (that is, the mode setting terminal TM is at the L level) when the DC power is turned on, the microcomputer 2 is set to the rewrite operation mode, and the flash memory 8 is turned on.
The rewriting process of the control program stored in is executed.
【００２３】この直流電源の投入時においては、リセッ
ト信号発生回路１５から、ほぼ１００ｍｓの間Ｌレベル
となるリセット信号ＲP1が出力される。また、起動時リ
セット信号発生回路１９においても、電源端子ＶCCから
抵抗２５を通して充電されるコンデンサ２６の端子間電
圧が、抵抗２３と２４とで分圧される所定電圧にまで上
昇するまでの約１００ｍｓの間、コンパレータ２２の出
力端子からＬレベルとなるリセット信号ＲP2が出力され
る。選択回路２０のＮＡＮＤ２８およびＮＡＮＤ２９の
各ゲートは、スイッチ１７の開閉状態にかかわらずいず
れか一方のゲートが開くように構成されているので、リ
セット信号ＲP1またはＲP2のいずれか一方がその波形を
維持したまま選択回路２０から出力される。このリセッ
ト信号は、ＣＭＯＳレベルからＴＴＬレベルに変換され
た後、リセット信号ＲSYとしてマイコン２や駆動回路５
などに与えられる。つまり、本制御回路３によれば、マ
イコン２の動作モードの設定状態にかかわらず、常にパ
ワーオンリセット信号を得ることができる。When the DC power supply is turned on, the reset signal generating circuit 15 outputs a reset signal RP1 which is at L level for approximately 100 ms. Also, in the start-up reset signal generation circuit 19, it takes about 100 ms until the voltage between the terminals of the capacitor 26 charged from the power supply terminal VCC through the resistor 25 rises to a predetermined voltage divided by the resistors 23 and 24. During this period, the reset signal RP2 at L level is output from the output terminal of the comparator 22. Since each of the gates of the NAND 28 and the NAND 29 of the selection circuit 20 is configured so that one of the gates is opened regardless of the open / close state of the switch 17, one of the reset signals RP1 and RP2 maintains its waveform. It is output from the selection circuit 20 as it is. This reset signal is converted from the CMOS level to the TTL level, and then converted as the reset signal RSY into the microcomputer 2 or the drive circuit 5.
And so on. That is, according to the control circuit 3, a power-on reset signal can always be obtained regardless of the setting state of the operation mode of the microcomputer 2.
【００２４】この電源投入時のリセット信号ＲSYがマイ
コン２に与えられると、マイコン２はその内部レジスタ
などが初期化され、前述したようにスイッチ１７の開閉
状態に応じて制御動作モードまたは書換動作モードに設
定される。また、本制御装置３においては、モード設定
用端子の状態に基づいて拡張モードが設定される。その
後、マイコン２は、ブート領域として確保された内部Ｒ
ＯＭ（図示せず）に予め記憶されたブート用プログラム
に従って図３に示す処理を開始する。すなわち、ステッ
プＳ１０で動作モードを判別し、制御動作モードにある
場合には画像表示処理を実行し（ステップＳ２０）、書
換動作モードにある場合には制御プログラムの書き換え
処理を実行する（ステップＳ３０）。When the reset signal RSY at the time of turning on the power is supplied to the microcomputer 2, the microcomputer 2 initializes its internal registers and the like, and performs the control operation mode or the rewrite operation mode according to the open / close state of the switch 17 as described above. Is set to In the control device 3, the extension mode is set based on the state of the mode setting terminal. Thereafter, the microcomputer 2 starts the internal R secured as a boot area.
The process shown in FIG. 3 is started according to a boot program stored in advance in the OM (not shown). That is, the operation mode is determined in step S10, and if the operation mode is the control operation mode, the image display process is executed (step S20). If the operation mode is the rewrite operation mode, the control program is rewritten (step S30). .
【００２５】なお、前記リセット信号ＲSYが駆動回路５
に与えられると、第１および第２のシフトレジスタおよ
びラッチなどが初期化され、有機ＥＬパネル４はスタン
バイ状態となる。同様に、前記リセット信号ＲSYがフラ
ッシュメモリ１０および通信インターフェース回路１４
に与えられると、これらが初期化される。The reset signal RSY is supplied to the drive circuit 5
, The first and second shift registers and latches are initialized, and the organic EL panel 4 enters a standby state. Similarly, the reset signal RSY is transmitted to the flash memory 10 and the communication interface circuit 14.
, They are initialized.
【００２６】さて、マイコン２が制御動作モードに設定
されると、マイコン２は図４のフローチャートに示す処
理に従って有機ＥＬパネル４への画像表示を実行する。
この間、マイコン２は、制御プログラムに組み込まれた
信号反転ルーチン（図示せず）を定期的に実行するよう
になっており、リセット信号発生回路１５に対し定期的
にレベル反転する暴走監視信号ＳWDを出力し続ける。When the microcomputer 2 is set to the control operation mode, the microcomputer 2 displays an image on the organic EL panel 4 according to the processing shown in the flowchart of FIG.
During this time, the microcomputer 2 periodically executes a signal inversion routine (not shown) incorporated in the control program, and outputs a runaway monitoring signal SWD which periodically inverts the level to the reset signal generation circuit 15. Continue to output.
【００２７】図４において、マイコン２は、まず有機Ｅ
Ｌパネル４が駆動可能な状態となるように、当該マイコ
ン２の内部レジスタおよび駆動回路５の状態を初期設定
する（ステップＳ１１０）。続いてステップＳ１２０
で、フラッシュメモリ１０に記憶されている画像データ
の更新要求の有無を判断する。この更新要求は、外部の
パソコンから更新要求コマンドとしてシリアル通信で送
られてくる。In FIG. 4, the microcomputer 2 firstly operates the organic E
The state of the internal register of the microcomputer 2 and the state of the drive circuit 5 are initialized so that the L panel 4 can be driven (step S110). Subsequently, step S120
Then, it is determined whether there is a request for updating the image data stored in the flash memory 10. This update request is sent from an external personal computer as an update request command by serial communication.
【００２８】更新要求がない場合には、フラッシュメモ
リ１０内の画像データを読み出し（ステップＳ１３
０）、その読み出した画像データの処理を行う（ステッ
プＳ１４０）。この処理は、例えば、当該画像データを
レジスタに格納した後必要なデータ変換および動画処理
などを施すことにより実行される。続いて、ステップＳ
１５０において、処理された画像データを駆動回路５に
転送する。この転送は、クロックCLK2に同期して例えば
８ビットもしくは１６ビットからなる画像データを駆動
回路５に対して複数ビットずつ送出することにより行わ
れる。全ビットを駆動回路５内の第２のシフトレジスタ
に格納した後、ラッチ信号LTCHを送出して当該画像デー
タをデータ線に対応したラッチに移す。If there is no update request, the image data in the flash memory 10 is read (step S13).
0), the read image data is processed (step S140). This processing is executed, for example, by storing the image data in a register and then performing necessary data conversion and moving image processing. Then, step S
At 150, the processed image data is transferred to the drive circuit 5. This transfer is performed by transmitting, for example, 8-bit or 16-bit image data to the drive circuit 5 by a plurality of bits in synchronization with the clock CLK2. After all the bits are stored in the second shift register in the drive circuit 5, a latch signal LTCH is transmitted to transfer the image data to the latch corresponding to the data line.
【００２９】その後、画像データ表示処理を終了するか
否かを判断し（ステップＳ１６０）、終了しない場合に
は再びステップＳ１２０に戻る。なお、これらの間、マ
イコン２は駆動回路５に対して、走査線を例えば６０Ｈ
ｚ以上の周波数で走査するようなクロックCLK1を出力し
ている。また、更新要求がある場合には、フラッシュメ
モリ１０内の画像データを、前記パソコンからシリアル
通信により送られてくる新たな画像データで更新する
（ステップＳ１７０）。Thereafter, it is determined whether or not to end the image data display process (step S160). If not, the process returns to step S120. During these periods, the microcomputer 2 sends the scanning line to the drive circuit 5 for example by 60H.
The clock CLK1 that scans at a frequency equal to or higher than z is output. If there is an update request, the image data in the flash memory 10 is updated with new image data sent from the personal computer through serial communication (step S170).
【００３０】この制御動作モードでは、ＮＡＮＤ２８の
一方の入力端子（図１では上側）がＨレベルとなりゲー
トが開いた状態となり、ＮＡＮＤ２９の一方の入力端子
（図１では上側）がＬレベルとなりゲートが閉じた状態
となる。つまり、リセット信号発生回路１５から出力さ
れるリセット信号ＲP1およびＲWDが、ＮＡＮＤ２８、３
１などを通過してリセット信号ＲSYとなる。従って、電
源投入時、およびマイコン２が暴走して暴走監視信号Ｓ
WDが停止した時に、マイコン２およびその周辺回路にリ
セット信号ＲSYが与えられる。In this control operation mode, one input terminal (the upper side in FIG. 1) of the NAND 28 becomes H level to open the gate, and one input terminal (the upper side in FIG. 1) of the NAND 29 becomes L level and the gate becomes open. It is closed. That is, the reset signals RP1 and RWD output from the reset signal generation circuit 15
The reset signal RSY passes through 1 or the like. Therefore, when the power is turned on and the microcomputer 2 runs away, the runaway monitoring signal S
When the WD stops, a reset signal RSY is given to the microcomputer 2 and its peripheral circuits.
【００３１】一方、マイコン２が書換動作モードに設定
されると、マイコン２は前記ブート用プログラムに従っ
て、外部に設けたパソコンなどからシリアル通信によっ
て書換プログラムを入力しこれをＲＡＭ９に格納する。
そして、マイコン２は、この書換プログラムによって、
新たな制御プログラムを前記パソコンなどからシリアル
通信によって入力し、順次フラッシュメモリ８に書き込
んでいく。全てのプログラムの書き込みが終了した後、
スイッチ１７を開状態にして直流電源を再投入すれば、
この新たな制御プログラムに従って画像表示処理が行わ
れる。On the other hand, when the microcomputer 2 is set to the rewrite operation mode, the microcomputer 2 inputs a rewrite program by serial communication from an externally provided personal computer or the like according to the boot program and stores the rewrite program in the RAM 9.
Then, the microcomputer 2 uses this rewriting program to
A new control program is input from the personal computer or the like through serial communication, and is sequentially written to the flash memory 8. After writing all programs,
If the switch 17 is opened and the DC power is turned on again,
Image display processing is performed according to the new control program.
【００３２】この制御プログラムの書き換え処理におい
ては、書き換え時間の短縮を図るため高速のボーレート
（例えば９６００ｂｐｓ）が用いられる。この場合、書
き換え時間が増加して処理効率が低下するのを避ける目
的から、書換プログラムには前記信号反転ルーチンは組
み込まれない。従って、マイコン２から暴走監視信号Ｓ
WDは出力されず、リセット信号発生回路１５は暴走検知
のリセット信号ＲWDを出力し続ける。In the rewriting process of the control program, a high baud rate (for example, 9600 bps) is used to shorten the rewriting time. In this case, the signal reversal routine is not incorporated in the rewrite program for the purpose of avoiding a decrease in processing efficiency due to an increase in the rewrite time. Therefore, the runaway monitoring signal S
No WD is output, and the reset signal generation circuit 15 continues to output the reset signal RWD for detecting runaway.
【００３３】しかし、この書換動作モードでは、制御動
作モードとは逆にＮＡＮＤ２８のゲートが閉じた状態と
なり、ＮＡＮＤ２９のゲートが開いた状態となってい
る。つまり、リセット信号発生回路１５から出力される
上記リセット信号ＲWDは、ＮＡＮＤ２８によって阻止
（無効化）され、マイコン２の書き換え動作が停止する
ことを防止することができる。ただし、リセット信号発
生回路１５からはパワーオンリセット信号ＲP1も出力さ
れているので、このリセット信号ＲP1まで無効化する
と、マイコン２や駆動回路５などが正常に初期化されな
いという不具合が生じる。特に、一般に画像処理装置に
あっては、有機ＥＬパネル４などの表示パネルが過電圧
や過電流に弱く、マイコン２や駆動回路５などの初期化
が正常に行われない場合、有機ＥＬパネル４の誤表示や
破壊が起こる可能性がある。However, in the rewrite operation mode, the gate of the NAND 28 is closed and the gate of the NAND 29 is open, contrary to the control operation mode. That is, the reset signal RWD output from the reset signal generation circuit 15 is blocked (invalidated) by the NAND 28, and the stop of the rewriting operation of the microcomputer 2 can be prevented. However, since the power-on reset signal RP1 is also output from the reset signal generation circuit 15, disabling the reset signal RP1 causes a problem that the microcomputer 2 and the drive circuit 5 are not properly initialized. In particular, in general, in an image processing apparatus, when the display panel such as the organic EL panel 4 is vulnerable to overvoltage or overcurrent and the initialization of the microcomputer 2 and the drive circuit 5 is not performed normally, Incorrect display or destruction may occur.
【００３４】そこで、本制御装置３では、書換動作モー
ドにおいて無効化されたリセット信号ＲP1に代えて、起
動時リセット信号発生回路１９から出力されるリセット
信号ＲP2をＮＡＮＤ２９を通してリセット信号ＲSYとし
て選択するようになっている。従って、本制御回路３の
書換動作モードでは、パワーオンリセット信号を有効と
した状態で、リセット信号ＲWDのみを無効化することが
できる。Therefore, the control device 3 selects the reset signal RP2 output from the start-up reset signal generation circuit 19 as the reset signal RSY through the NAND 29 instead of the reset signal RP1 invalidated in the rewrite operation mode. It has become. Therefore, in the rewrite operation mode of the control circuit 3, only the reset signal RWD can be invalidated with the power-on reset signal being valid.
【００３５】なお、書換動作モード中におけるマイコン
２の暴走は監視できなくなる。しかし、制御プログラム
の書き換えは、製品寿命内に高々１〜２度程度しか行わ
れず、またメーカー側において行われるのが通常であっ
て、書き換え後の動作チェックも行われるので、暴走監
視できないことによる不都合は極めて少ない。The runaway of the microcomputer 2 during the rewriting operation mode cannot be monitored. However, the rewriting of the control program is performed only at most once or twice within the product life, and is usually performed by the manufacturer, and the operation check after rewriting is also performed. The inconvenience is extremely small.
【００３６】以上述べたように本実施形態によれば、マ
イコン２がフラッシュメモリ８に記憶された制御プログ
ラムを書き換える場合に、リセット信号ＲWDを無効化す
るので、その書換プログラム中に暴走監視信号ＳWDの反
転ルーチンを組み込む必要がなく、書き換え時間の増加
を防ぐことができる。また、マイコン２に代わって暴走
監視信号ＳWDを出力する外部回路が不要となるので、本
制御装置３を採用する場合のコストの上昇も小さい。As described above, according to the present embodiment, when the microcomputer 2 rewrites the control program stored in the flash memory 8, the reset signal RWD is invalidated. It is not necessary to incorporate a reversal routine of, and an increase in rewriting time can be prevented. Further, since an external circuit for outputting the runaway monitoring signal SWD in place of the microcomputer 2 is not required, an increase in cost when the present control device 3 is employed is small.
【００３７】さらに、リセット信号ＲWDとパワーオンリ
セット信号ＲP1とが同一端子から出力されるように構成
されたリセット信号発生回路１５を用いた場合、書換動
作モードで無効化されるリセット信号ＲWDおよびＲP1に
代えて、起動時リセット信号発生回路１９から出力され
るリセット信号ＲP2が有効となる。従って、書換動作モ
ードにあってもパワーオンリセット信号が有効となり、
マイコン２や周辺回路の確実な初期化を行える。これに
より、有機ＥＬパネル４の破壊や誤表示を防止できる。Further, when the reset signal generation circuit 15 configured to output the reset signal RWD and the power-on reset signal RP1 from the same terminal is used, the reset signals RWD and RP1 which are invalidated in the rewrite operation mode. Instead, the reset signal RP2 output from the start-up reset signal generation circuit 19 becomes valid. Therefore, the power-on reset signal is valid even in the rewrite operation mode,
The microcomputer 2 and the peripheral circuits can be securely initialized. Thereby, the destruction and erroneous display of the organic EL panel 4 can be prevented.
【００３８】なお、本発明は、上記実施形態にのみ限定
されるものではなく、次のように変形または拡張するこ
とができる。リセット信号ＲWDとリセット信号ＲP1と
が、リセット信号発生回路１５の異なった端子、または
異なった回路から独立して出力されている場合には、起
動時リセット信号発生回路１９を設ける必要がない。こ
の場合の選択回路２０は、リセット信号ＲWDをスイッチ
１７と抵抗１８との共通接続点の電圧レベルでゲート
し、そのゲート出力とリセット信号ＲP1との論理和をシ
ステムリセット信号ＲSYとして出力するように構成すれ
ば良い。この場合にも、書換モード時にリセット信号Ｒ
WDのみを無効化できる。The present invention is not limited to the above embodiment, but can be modified or expanded as follows. When the reset signal RWD and the reset signal RP1 are output independently from different terminals of the reset signal generation circuit 15 or from different circuits, the start-up reset signal generation circuit 19 does not need to be provided. In this case, the selection circuit 20 gates the reset signal RWD at the voltage level of the common connection point of the switch 17 and the resistor 18, and outputs the logical sum of the gate output and the reset signal RP1 as the system reset signal RSY. What is necessary is just to configure. Also in this case, the reset signal R
Only WD can be disabled.
【００３９】モード設定手段はスイッチ１７に限らず、
マイコン２の外部にあって、且つモード設定端子ＴM に
ＨレベルまたはＬレベルを与えることができるものであ
れば良い。また、フラッシュメモリ１０、ＲＡＭ１１、
通信インターフェース回路１４はマイコン２に内蔵して
も良く、また、フラッシュメモリ８、ＲＡＭ９をマイコ
ン２の外部に設ける構成としても良い。記憶手段は書き
換え可能な不揮発性メモリであれば良く、ＥＥＰＲＯＭ
であっても良い。The mode setting means is not limited to the switch 17,
Any device that is external to the microcomputer 2 and that can provide an H level or an L level to the mode setting terminal TM may be used. Also, the flash memory 10, RAM 11,
The communication interface circuit 14 may be built in the microcomputer 2, or the flash memory 8 and the RAM 9 may be provided outside the microcomputer 2. The storage means may be any rewritable non-volatile memory, such as an EEPROM.
It may be.
【００４０】また、制御プログラムの書換用プログラム
は、予め制御装置３内の図示しないＲＯＭに記憶してお
いても良い。さらに、画像表示パネルは、有機ＥＬパネ
ル４に限らず無機ＥＬパネルや液晶パネルであっても良
い。The rewriting program for the control program may be stored in a ROM (not shown) in the control device 3 in advance. Further, the image display panel is not limited to the organic EL panel 4, but may be an inorganic EL panel or a liquid crystal panel.
【図１】本発明の一実施形態を示す無効化回路の電気的
構成図FIG. 1 is an electrical configuration diagram of a nullification circuit according to an embodiment of the present invention;
【図２】画像表示装置を概略的に示す電気的構成図FIG. 2 is an electrical configuration diagram schematically showing an image display device.
【図３】ブート処理を示すフローチャートFIG. 3 is a flowchart showing a boot process.
【図４】画像表示処理を示すフローチャートFIG. 4 is a flowchart showing an image display process.
２はマイクロコンピュータ、３は制御回路（制御装
置）、８はフラッシュメモリ（記憶手段）、１５はリセ
ット信号発生回路（リセット信号発生手段）、１６は無
効化回路（無効化手段）、１７はスイッチ（モード設定
手段）、１９は起動時リセット信号発生回路（起動時リ
セット信号発生手段）である。2 is a microcomputer, 3 is a control circuit (control device), 8 is a flash memory (storage means), 15 is a reset signal generation circuit (reset signal generation means), 16 is an invalidation circuit (invalidation means), and 17 is a switch. (Mode setting means), 19 is a start-up reset signal generation circuit (start-up reset signal generation means).
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０６Ｆ 15/78 ５１０ Ｇ０６Ｆ 1/00 ３５０Ｂ ５Ｈ２１５ Ｆターム(参考） 5B011 EA08 MB11 5B042 GA13 JJ13 JJ21 JJ38 5B054 BB01 BB05 CC01 5B062 CC09 HH09 JJ06 5H209 AA20 EE11 EE18 GG04 HH06 HH12 JJ05 JJ09 5H215 AA20 BB10 BB12 BB20 CC03 CC10 DD08 GG05 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) G06F 15/78 510 G06F 1/00 350B 5H215 F Term (Reference) 5B011 EA08 MB11 5B042 GA13 JJ13 JJ21 JJ38 5B054 BB01 BB05 CC01 5B062 CC09 HH09 JJ06 5H209 AA20 EE11 EE18 GG04 HH06 HH12 JJ05 JJ09 5H215 AA20 BB10 BB12 BB20 CC03 CC10 DD08 GG05
Claims (2)
従って動作する制御動作モードおよび書換プログラムに
従ってその制御プログラムを書き換える書換動作モード
を備えたマイクロコンピュータと、 このマイクロコンピュータに対し前記制御動作モードお
よび書換動作モードのうちのいずれかのモードを設定す
るモード設定手段と、 このモード設定手段による前記制御動作モードの設定状
態で前記マイクロコンピュータから定期的に出力される
暴走監視信号が欠落したときに暴走状態を検知してリセ
ット信号を出力するリセット信号発生手段と、 前記モード設定手段による前記書換動作モードの設定状
態で前記リセット信号発生手段から出力されるリセット
信号を無効化する無効化手段とを設けたことを特徴とす
る制御装置。A microcomputer provided with a control operation mode operating in accordance with a control program stored in a storage means and a rewrite operation mode for rewriting the control program in accordance with a rewrite program; and a control operation mode and a rewrite operation for the microcomputer. A mode setting means for setting any one of the modes; and a runaway state when a runaway monitoring signal periodically output from the microcomputer is lost in a setting state of the control operation mode by the mode setting means. Reset signal generating means for detecting and outputting a reset signal; and invalidating means for invalidating a reset signal output from the reset signal generating means in a setting state of the rewriting operation mode by the mode setting means. A control device characterized by the above-mentioned.
にもリセット信号を発生するように構成されている場合
において、 電源投入時にリセット信号を発生する起動時リセット信
号発生手段を設け、 前記無効化手段は、前記リセット信号を無効化した状態
では、前記マイクロコンピュータに対して前記起動時リ
セット信号発生手段から出力される前記リセット信号を
与えるように構成したことを特徴とする請求項１記載の
制御装置。2. When the reset signal generating means is configured to generate a reset signal even when power is turned on, there is provided start-up reset signal generating means for generating a reset signal when power is turned on. 3. The control device according to claim 1, wherein the control signal is supplied to the microcomputer when the reset signal is invalidated, the reset signal being output from the start-up reset signal generating means. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10310305A JP2000137503A (en) | 1998-10-30 | 1998-10-30 | Controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10310305A JP2000137503A (en) | 1998-10-30 | 1998-10-30 | Controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000137503A true JP2000137503A (en) | 2000-05-16 |
Family
ID=18003632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10310305A Pending JP2000137503A (en) | 1998-10-30 | 1998-10-30 | Controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000137503A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009251593A (en) * | 2008-04-01 | 2009-10-29 | Samsung Mobile Display Co Ltd | Display device and method of driving the same |
| JP2010288369A (en) * | 2009-06-11 | 2010-12-24 | Toyota Industries Corp | Inverter device |
| JP2015032236A (en) * | 2013-08-06 | 2015-02-16 | コイト電工株式会社 | Control device, traffic signal device and information display device |
-
1998
- 1998-10-30 JP JP10310305A patent/JP2000137503A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009251593A (en) * | 2008-04-01 | 2009-10-29 | Samsung Mobile Display Co Ltd | Display device and method of driving the same |
| JP2010288369A (en) * | 2009-06-11 | 2010-12-24 | Toyota Industries Corp | Inverter device |
| US8618753B2 (en) | 2009-06-11 | 2013-12-31 | Kabushiki Kaisha Toyota Jidoshokki | Inverter device |
| JP2015032236A (en) * | 2013-08-06 | 2015-02-16 | コイト電工株式会社 | Control device, traffic signal device and information display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100198382B1 (en) | Computer with multi-booting function | |
| US8019929B2 (en) | Data processing apparatus and data control circuit for use therein | |
| US20100017563A1 (en) | Microcontroller based flash memory digital controller system | |
| JP3167931B2 (en) | PC cards and peripherals | |
| KR100914265B1 (en) | Nonvolatile memory device, memory system thereof, and reading method thereof | |
| CN110634430B (en) | Display driver, electronic apparatus, and moving object | |
| EP0458614B1 (en) | Memory device with standby function | |
| KR100880831B1 (en) | System and boot code loading method thereof | |
| US6674423B2 (en) | Drive unit and liquid crystal device | |
| CN114661368B (en) | Chip and starting method thereof | |
| KR100377608B1 (en) | Data processor and method of processing data | |
| US7500021B2 (en) | Operation mode control circuit, microcomputer including the same, and control system using the microcomputer | |
| JP2000137503A (en) | Controller | |
| US20110004745A1 (en) | Method of Controlling a Measurement Instrument | |
| JP3482731B2 (en) | LCD driving method | |
| CN111510627A (en) | Camera starting method and device, terminal and readable storage medium | |
| JP2019200660A (en) | Information processing apparatus, method for controlling information processing apparatus, and program | |
| JP2000195285A (en) | Semiconductor memory, control method for output signal in semiconductor device, and output signal control circuit | |
| JP3178385B2 (en) | Logic circuit malfunction detection device and display device | |
| JP2003299848A (en) | Subalternate control device of game machine | |
| CN117786723A (en) | Device access control method, device, equipment and storage medium | |
| JP2830712B2 (en) | Information display device | |
| KR100300353B1 (en) | Supply method of multiple operating mode in rtos | |
| JP3582432B2 (en) | Communication terminal device and communication terminal device reset processing method | |
| JP2000227856A (en) | Memory control system |