JP2000123983A

JP2000123983A - 閉ループ／調光の安定制御用集積回路

Info

Publication number: JP2000123983A
Application number: JP3026598A
Authority: JP
Inventors: Thomas J Ribarich; ジェイ．リバリッチトーマス
Original assignee: International Rectifier Corp USA
Current assignee: Infineon Technologies Americas Corp
Priority date: 1997-02-12
Filing date: 1998-02-12
Publication date: 2000-04-28
Anticipated expiration: 2018-02-12
Also published as: JP3769115B2; JP2003178895A; JP4122206B2

Abstract

(57)【要約】【課題】トーテムポールまたは半ブリッジ構造に接続
された２個のＭＯＳゲート電力半導体たとえば電力ＭＯ
ＳＦＥＴまたはＩＧＢＴを駆動するための新規なモノリ
シック電子安定制御ＩＣ。【解決手段】有利にも、本発明はプログラム可能な予
熱時間および電流、プログラム可能な寿命保護、ランプ
・フォールト保護、過温保護を提供する。本発明の第１
の実施例は多ランプ構成を目的とした閉ループ安定制御
ＩＣで、３個の電流検出入力とプログラム可能なランプ
電力を有する。閉ループ制御は位相制御を介して、また
はさらに詳しく説明すれば、蛍光ランプを駆動する共振
型出力段の周囲のフェーズ・ロック・ループ（ＰＬＬ）
を介して実現される。本発明の第２の実施例は第１の実
施例と同様のアーキテクチャを有し、幾つかの変更点に
より調光して低い光量レベルに下げられるようになって
いる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＭＯＳゲート・デバ
イス用のゲート駆動回路に関し、さらに詳しくはＭＯＳ
ゲート・デバイス用のモノリシック・ゲート駆動回路、
特にランプ安定回路で使用する回路に関する。

【０００２】

【関連技術の説明】ガス放電回路用の電子安定器は、こ
れまで使用されていた電力バイポーラ・スイッチング・
デバイスに置き換わる電力ＭＯＳＦＥＴスイッチング・
デバイスと絶縁ゲート・バイポーラ・トランジスタ（Ｉ
ＧＢＴ）が利用可能になったため最近では広範に使用さ
れるようになって来た。モノリシック・ゲート駆動回
路、たとえばインターナショナル整流器コーポレーショ
ン（International RectifierCorporation ）で販売し
ており米国特許第５，５４５，９５５号に開示されてい
るＩＲ２１５５などは、電子安定器内の電力ＭＯＳＦＥ
ＴまたはＩＧＢＴを駆動するように工夫されている。Ｉ
Ｒ２１５５ゲート駆動ＩＣは一般的なＤＩＰまたはＳＯ
ＩＣパッケージにパッケージ化されており内部レベルシ
フト回路、過小電圧ロックアウト回路、デッドタイム遅
延回路、および追加の論理回路および入力を含み、その
ため駆動回路は外部抵抗Ｒ_T およびＣ_T によって決定さ
れる周波数で自己発振できる点で従来の回路に対して顕
著な利点を提供する。

【０００３】ＩＲ２１５５は従来の安定制御回路に対し
て広範な改良を提供しているが、開ループ・システムで
ある。更に、プログラム可能な予熱または寿命機能を有
しておらず、ランプ・フォールト、過温保護、または調
光制御も有していない。

【０００４】

【発明の要約】本発明は一方が「低位側スイッチ」と呼
ばれ他方が「高位側スイッチ」と呼ばれる二つのスイッ
チがトーテムポールまたは半ブリッジ構造で接続されて
いる電力ＭＯＳＦＥＴまたはＩＧＢＴなどの２個のＭＯ
Ｓゲート電力半導体を駆動できるような新規なモノリシ
ック電子安定制御ＩＣを提供する。有利にも、本発明は
プログラム可能な予熱時間および電流、プログラム可能
な寿命保護、ランプ・フォールト保護、過温保護を提供
する。

【０００５】本発明の第１の実施例は多ランプ構成を目
的とした閉ループ安定制御ＩＣで、３つの電流検出入力
とプログラム可能なランプ電力を備える。本発明の本実
施例の安定制御ＩＣは１本、２本（並列または直列）、
３本（並列）、または４本（直並列）のランプを駆動で
きる。本実施例では調光が可能だが、超低光量レベル
（−１０％）まで落すのはランプ製造上の許容範囲から
推奨されない。

【０００６】本発明における閉ループ制御は位相制御に
より、または、さらに詳しくは、蛍光ランプを駆動する
共振型出力段付近のフェーズ・ロック・ループ（ＰＬ
Ｌ）により実現される。多数のランプを調整する場合、
電力を多く消費するランプがマスターとなり、これによ
り寿命検出と安定器シャットダウンが簡単に出来る。

【０００７】本発明の第２の実施例は第１の実施例と同
様のアーキテクチャを有しており、調光して低い光量レ
ベルまで下げられるようにある程度の変更が行なわれて
いる。第２の実施例はアナログ制御用調光インタフェー
ス、ランプ輝度０から５ＶＤＣ、最小および最大輝度設
定を含む。これにより特定の種類のランプの調光範囲
を、たとえば１０％から１００％輝度まで変更できるよ
うになり、０ボルトが１０％に対応し５Ｖが１００％に
対応する。本発明の第２の実施例は一つの電流検出入力
だけ有し、これによって１本または２本（直列）のラン
プを駆動できる。

【０００８】第１と第２の実施例双方とも、ＶＣＯ、プ
ログラム可能な予熱時間、プログラム可能な予熱電流、
過電流保護、追加のシャットダウン入力、および完全な
高位側および低位側半ブリッジ駆動回路を含む。

【０００９】本発明のその他の特徴および利点は添付の
図面を参照する本発明の以下の説明から明らかになろ
う。

【００１０】

【発明の実施の形態】以下は本発明の安定ＩＣ制御装置
の２つの実施例のアーキテクチャ全体の詳細な機能的説
明である。

【００１１】第１の実施例は多ランプ構成に適した安定
制御ＩＣである。第２の実施例は低光量レベル調光に特
に好適な安定制御ＩＣである。

【００１２】まず図１および図２を参照すると、それぞ
れ本発明の第１と第２の実施例の閉ループ安定ＩＣにつ
いて代表的な接続模式図が図示してある。各々の場合
で、安定ＩＣは「トーテムポール」すなわち半ブリッジ
回路で接続された２個の電力ＭＯＳＦＥＴまたはＩＧＢ
Ｔ２０および２１を制御する。電力ＭＯＳＦＥＴ／ＩＧ
ＢＴ２０と２１は、本発明の安定制御ＩＣによって駆動
され、後述するピンＨＯとＬｏからのゲート信号を介し
て交互に導通する。

【００１３】ＭＯＳＦＥＴ／ＩＧＢＴ２０および２１に
よって供給される電力で駆動される出力回路は、少なく
とも１本のガス放電管、代表的には蛍光ランプ２４を含
み、これはキャパシタ２６と並列に、かつ、インダクタ
２８と直列に接続されて通常のランプ共振回路を形成す
る。

【００１４】本発明の２つの実施例の各々のアーキテク
チャ全体の説明を以下に提供し、その後に各々の実施例
における個々の回路ブロックの詳細な説明を行なう。

【００１５】アーキテクチャ全体 − 第１の実施例図１において参照番号３０で識別される本発明の第１の
実施例の安定駆動ＩＣは、１６ピンＤＩＰまたはＳＯＩ
Ｃパッケージに内蔵され、以下のようなピン配置を有す
る：ＶＣＣ − 論理および内部ゲート駆動供給電圧。１
５．６Ｖ内部ツェナーダイオードがＶＣＣとＧＮＤの間
の電圧をクランプする。公称立ち上がりおよび立ち下が
り過小電圧ロックアウト閾値はそれぞれＴＢＤとＴＢＤ
である。ＩＣが過小電圧ロックアウト・モードに入った
場合、総静止電流は代表的には１５０μＡ未満で、高電
圧スタートアップ抵抗の電力消費要件を減少させる。Ｖ
ＣＣは低ＥＳＲ／ＥＳＬキャパシタで出来るだけＩＣ端
子に近くなるようにＧＮＤへバイパスさせるべきであ
る。このバイパス・キャパシタの値についての経験則と
しては、その最小値を駆動しようとする電力トランジス
タの総入力キャパシタンス（Ｃｉｓｓ）の値の少なくと
も２５００倍に保持する。

【００１６】ＩＲＥＦ − 基準電流設定。外部抵抗が
ＩＣのすべてのプログラム可能な入力について内部電流
基準を設定する。

【００１７】ＴＰＨ − 予熱タイミング・ピン。内部
基準電流が４Ｖ閾値まで外部キャパシタを充電すること
で予熱時間を決定する。

【００１８】ＩＰＨ − 予熱電流設定。外部抵抗を通
る内部基準電流が閉ループ・ピーク予熱電流調整の基準
を設定する。

【００１９】ＶＣＯ − 電圧制御発振回路入力。外部
キャパシタが予熱電流とランプ電力調整についての点灯
ランプ時間およびループ補償を設定する。

【００２０】ＰＬＡＭＰ − ランプ電力設定。外部抵
抗を通る内部基準電流が閉ループ・ランプ電力調整の基
準を設定する。

【００２１】ＥＯＬ − 寿命設定。外部抵抗を通る内
部基準電流が寿命時にランプ電圧において最大限許容さ
れる増分に対応する最大ＶＣＯ周波数シャットダウン閾
値を設定する。動作時間と共にランプ電圧が増加する
と、調整ループは、最大設定を超えて半ブリッジ回路が
停止するまで、周波数を増加させてランプにおける一定
電力を維持する。

【００２２】ＣＯＭＩＣ − 電力および信号アー
ス。低電力制御回路および低位側ゲート駆動回路出力段
のアース双方がこのピンに戻る。ＣＯＭピンは単一の独
立した配線を用いて低位側電力ＭＯＳＦＥＴのソースに
接続し検出タイミング・コンポーネント電流に干渉する
大電流アース・ループの可能性を回避する。更に、タイ
ミング・コンポーネントおよびＶＣＣデカップリング・
キャパシタのアース復帰パスは直接ＩＣＣＯＭピンへ
接続し、基板上のその他のアース線への独立した配線ま
たはジャンパを経由しない。

【００２３】ＶＢ − 高位側ゲート駆動浮動給電。こ
れは高位側レベルシフトおよびゲート駆動論理回路のた
めの電力供給ピンである。通常の場合ＶＣＣからの簡単
なチャージポンプを用いて高位側回路へ電力を供給す
る。高電圧高速復帰ダイオード（いわゆるブートストラ
ップ・ダイオード）をＶＣＣ（アノード）とＶＢ（カソ
ード）の間に接続し、またキャパシタ（いわゆるブート
ストラップ・キャパシタ）をＶＢとＶＳピンの間に接続
する。低位側電力ＭＯＳＦＥＴまたはＩＧＢＴがオンの
時、ブートストラップ・キャパシタはブートストラップ
・ダイオードを用いてＶＣＣからＣＯＭへのデカップリ
ング・キャパシタから充電される。高位側電力ＭＯＳＦ
ＥＴまたはＩＧＢＴがオンになると、ブートストラップ
・ダイオードに逆バイアスがかかり、ＶＢノードは高位
側電力ＭＯＳＦＥＴまたはＩＧＢＴのソース電位以上に
浮遊する。ＶＢは低ＥＳＲ／ＥＳＬキャパシタでＩＣピ
ンに出来るだけ近くなるようにＶＳへバイアスすべきで
ある。このキャパシタの値についての経験値としては、
その最小値を駆動しようとする電力トランジスタの総入
力キャパシタンス（Ｃｉｓｓ）の少なくとも５０倍に維
持する。

【００２４】ＨＯ − 高位側ゲート駆動出力。このピ
ンは高位側電力ＭＯＳＦＥＴまたはＩＧＢＴのゲートへ
接続される。半ブリッジの出力に存在する高ｄＶ／ｄｔ
状態のため電力トランジスタ・ミラー電流が（即ちゲー
トからドレインへの電流が）０．５Ａを超える場合、ゲ
ート抵抗を使用して電力段からＩＣをバッファすること
が推奨される。

【００２５】ＶＳ − 高電圧浮動供給復帰。高位側ゲ
ート駆動回路および論理回路がこのピンに戻る。ＶＳピ
ンは高位側電力ＭＯＳＦＥＴまたはＩＧＢＴのソースへ
直接接続すべきである。さらに、半ブリッジ出力トラン
ジスタは相互に出来るだけ近くなるように配置し、これ
らの間の直列インダクタンスを最小限に押えるべきであ
る。

【００２６】ＬＯ − 低位側ゲート駆動出力。このピ
ンは低位側電力ＭＯＳＦＥＴまたはＩＧＢＴのゲートへ
接続される。半ブリッジの出力に存在する高ｄＶ／ｄｔ
条件のため電力トランジスタ・ミラー電流が（即ちゲー
トからドレインへの電流が）０．５Ａを超える場合、ゲ
ート抵抗を使用して電力段からＩＣをバッファすること
が推奨される。

【００２７】ＣＳ１ − 汎用電流検出入力。外部検出
抵抗を通って流れＨＯまたはＬＯゲート駆動出力のオン
時間の間にプラスになっている負荷電流により発生する
電圧を検出する。ランプの存在を検出するための低位閾
値と電流限界を検出するための高位閾値を持つコンパレ
ータも含む。また予熱電流調整のためとランプ電力調整
のための電流検出も実行する。

【００２８】ＣＳ２ − 第２電流検出入力。外部検出
抵抗を通って流れＨＯゲート駆動出力のオン時間の間に
プラスになっている負荷電流により発生する電圧を検出
する。ランプの存在を検出するための低位閾値と電流限
界を検出するための高位閾値を持つウィンドウ・コンパ
レータを含む。

【００２９】ＣＳ３ − 第３電流検出入力。外部検出
抵抗を通って流れＨＯゲート駆動出力のオン時間の間に
プラスになっている負荷電流により発生する電圧を検出
する。ランプの存在を検出するための低位閾値と電流限
界のための高位閾値を持つウィンドウ・コンパレータを
含む。

【００３０】ＳＤ − シャットダウン・ピン。このピ
ンは半ブリッジ駆動回路を停止させ、またゲート駆動出
力ＨＯおよびＬＯを両方ともオフにし（アクティブ・ロ
ー）、安定ＩＣ制御装置を省電力モードにするために使
用される。立ち上がりシャットダウン・ピン閾値電圧は
２．５Ｖであり、約０．１Ｖのヒステリシスを含んでお
り耐雑音性を増加させている。シャットダウン機能はラ
ッチされず、ＳＤコンパレータの出力がＣＳラッチをリ
セットするので、ＳＤピン電圧が入力閾値以下に復帰す
るとＩＣは予熱シーケンスを再開する。

【００３１】ここで図３を参照すると、安定ＩＣ３０の
アーキテクチャ全体のブロック図が図示してある。動作
において、電圧制御発振回路（ＶＣＯ）３２が半ブリッ
ジ駆動回路の動作周波数を設定する。ＶＣＯ３２の入力
にかかる電圧は「調整」ブロック３４で調節され、この
ブロックは基準位相と共振ランプ出力段の一つのインダ
クタ電流の位相との間の誤差にしたがってＶＣＯ３２の
入力にあるキャパシタ（図示せず）へ電流を供給または
分流する。インダクタ電流は、（図２の代表的な接続図
に図示してあるように）電流検出入力の（ＣＳ１、ＣＳ
２、またはＣＳ３）の一つで、ランプ・フィラメントと
アースの間、および／または低位側半ブリッジＭＯＳＦ
ＥＴ２１とアースの間に検出抵抗（ＲＣＳ）３６を挿入
することにより発生する電圧によって検出される。この
電圧のゼロ交差で位相を判定し、これが位相制御ブロッ
ク３８へフィードバックされ、ここで基準位相から減算
されて調整用にＥＲＲＯＲパルスを発生する。

【００３２】予熱中（通常の予熱、点灯、および動作状
態を示す図４タイミング図を参照のこと）、調整ブロッ
ク３４はプログラム可能な予熱電流基準入力ＩＰＨに対
してサイクル毎ピーク負荷電流を調整するために使用す
る。予熱論理はブロック４０に含まれる―予熱時間はピ
ンＴＰＨで外部キャパシタを充電する内部電流により発
生する線形ランピング電圧(linear ramping voltage)に
よって決定される。ランプが点灯しない場合、安定器は
図５のタイミング図に図示してあるように動作停止す
る。

【００３３】ランプ電力は、ピンＰＬＡＭＰで外部抵抗
を通って流れる内部電流によって発生し、位相制御ブロ
ック３８での基準位相を設定する電圧で設定される。ピ
ンＥＯＬで外部抵抗を通る内部電流が電圧を発生し、こ
れがＶＣＯ電圧と比較された場合に、最大周波数シャッ
トダウンをプログラムする。ランプの１本または２本以
上が保護論理４０によって検出されるように寿命に達し
た場合、位相制御ブロック３８が周波数を増加させて最
大周波数ＦＭＡＸに達し安定器が安全にシャットダウン
されるまで電力を一定に保とうとする。

【００３４】シャットダウン・ピンＳＤは論理入力外部
シャットダウン・オプションを提供する。このピンが２
ボルト以上に引き上げられると、安定器は「ラッチされ
ない」状態でオフに保持される。また２ボルト以下に引
き下げられると、予熱シーケンスが予熱論理４２を介し
てリセットされ、安定器がまた始動する。これによっ
て、入力主電圧を安定器へリサイクルすることなく、ラ
ンプの着脱によりフォールト状態が発生した後で安定器
の自動再起動が出来るようになる。

【００３５】図６〜図９は本発明の第１の実施例の安定
制御ＩＣでの各種多ランプ構成を示す―図６は２並列構
成、図７は２直列構成、図８は３並列構成、図９は直並
列構成である。多ランプ構成での検出抵抗ＲＣＳ１〜Ｒ
ＣＳ３はランプ・カソードとアースの間に配置される。
同様に、図１の単ランプ構成でのＲＣＳ３６をこの別の
位置に挿入しても良い。

【００３６】多ランプ構成において、１本のランプを取
り外すか、またはフィラメントが断線した場合、他のラ
ンプは動作し続ける。ランプを交換し動作中に挿入しな
おした場合、安定器はシャットダウンして予熱シーケン
スがリセットされ、全部のランプが予熱されて再点灯す
る。

【００３７】本発明の安定制御ＩＣは、回路ブロック４
４に図示してあるように、省電力スタートアップ、ツェ
ナー・クランプＶＣＣ、過温シャットダウン、過小電圧
ロックアウトも含む。過小電圧ロックアウト（ＵＶＬ
Ｏ）は雑音ヒステリシスおよびオフライン給電を点灯お
よび消灯閾値に提供する。

【００３８】アーキテクチャ全体 − 第２の実施例本発明の安定ＩＣ制御装置の第２の実施例のアーキテク
チャ全体は、調光して超低光量レベルまで下げる業務用
に特に設計されている点で、第１の実施例と異なってい
る。

【００３９】図２に図示してあり参照番号５０で識別さ
れる第２の実施例のチップは、第１の実施例と同一の多
くのピン配置を有しており、調光機能に関連して次の点
で異なっている。

【００４０】ＶＣＯ − 電圧制御発振回路入力。外部
キャパシタが点灯ランプ時間と予熱電流調整のループ補
償だけでなく、調光のための位相制御も設定する。

【００４１】ＤＩＭ − 調光制御入力。ランプ電力設
定に対応する０〜５ＶＤＣ外部制御電圧。

【００４２】ＭＡＸ − 最大ランプ電力。外部抵抗を
通る内部基準電流が５ＶＤＣ調光制御入力電圧に対応す
る最大ランプ電力を設定する。

【００４３】ＭＩＮ − 最小ランプ電力。外部抵抗を
通る内部基準電流が０ＶＤＣ調光制御入力電圧に対応す
る最小ランプ電力を設定する。

【００４４】ＣＳ − 電流検出入力。外部検出抵抗を
通って流れ、ＬＯゲート駆動出力のオン時間の間にプラ
スになっている負荷電流で発生する電圧を検出する。電
流限界のための高位閾値のあるコンパレータを含む。ま
た予熱電流調整のためと位相制御（調光）のために電流
検出を行なう。

【００４５】ＦＢ − ループ補償。調光中の安定した
フィードバックループのための外部補償ネットワーク。
ピンＦＢとピンＶＣＯの間の抵抗は５００Ω〜１０ＫΩ
の間の値を有する。

【００４６】図１０に図示してある本発明の第２の実施
例のブロック図をここで参照すると、最小および最大調
節によるランプ輝度の０〜５ＶＤＣアナログ制御ができ
る調光インタフェース５２が提供される。どの輝度設定
でもランプ点灯をシミュレートするため、点灯検出ブロ
ック５４はランプ点灯を表わすインダクタ電流（ピンＣ
Ｓで低位側半ブリッジＭＯＳＦＥＴのソースで測定す
る）の位相変化を検出する。これが調整ブロック１６に
対して、ランプがうまく点灯したことを伝え、ループを
閉じ調光インタフェース５２によって生成された基準位
相に対するインダクタ電流の位相を調整させる。

【００４７】ランプのイオン化時間が一定である（−１
ｍｓ）ため、ランプはループほど速く応答できず、その
ためＶＣＯ電圧のオーバシュートが発生し、これにより
ランプが点灯直後に消灯することがある。これを防止す
るため、内部スイッチＳ１を設けてＤＩＭ入力をＴＰＨ
ピンに接続し、点灯中に４から５ボルトの間にランプア
ップさせる。

【００４８】図２の代表的な接続図ならびに図１１，図
１２のタイミング図（それぞれ通常動作とランプが点灯
に失敗した場合の動作を示す）を参照してさらに詳しく
説明すると、ピンＴＰＨに接続してあるキャパシタ５８
が予熱中に内部電流供給源を介して充電する。キャパシ
タ５８にかかる電圧が４Ｖの内部閾値に達した時点で、
予熱が終了する。図１１の参照を続けると、キャパシタ
５８は４Ｖを超えて充電を続け、ランプが点灯し、点灯
検出ブロック５４が点灯を検出する。この時点で、チッ
プの回路がスイッチＳ１（図１０）を閉じ、ＤＩＭピン
の電圧はユーザが設定した電圧までキャパシタ５８と抵
抗５６の値で決定される指数関数レートで放電する。し
たがってキャパシタ５８と抵抗５６によって形成される
時定数はプログラム可能であり、異なるランプ種類で点
灯から調光設定までの「遷移」時間を設計者が調節でき
るようになる。キャパシタ５８は代表的には最大値１μ
Ｆを有しまた抵抗５６は所望する遷移時間によって１Ｋ
Ω〜１００ＫΩの間の代表値を有する。

【００４９】図３および図１０のブロック図に図示した
顕著な回路ブロックの詳細な説明を以下に提供する。

【００５０】１．過電流保護回路電子安定器ランプ共振出力段において過剰で危険な高電
圧が蛍光ランプに現われるのを防止するため何らかの形
の電流制限を有する必要がある。高電圧は動作停止した
ランプ（カソードは無傷だがガスがないか管体が破損し
た）を点灯させようとすることで発生する場合がある。
これらの電圧と関連する電流は、器具のランプ・ソケッ
トからランプを取り外すまたは挿入する際に蛍光ランプ
に触る人に対して有害で、また安定器のランプ共振出力
段を含む電力コンポーネントの絶対最大電圧および電流
定格を超過することもある。

【００５１】本発明の双方の実施例は保護論理ブロック
４０内部で生成される内部閾値によって定義される過電
流保護を有している。保護はピンＣＳ（第１の実施例で
はピンＣＳ１、ＣＳ２、ＣＳ３）を介して低抵抗外部電
流検出抵抗の両端に発生する電圧と内部閾値とを比較す
る。外部電流検出抵抗ＲＣＳは（たとえば図１と図２に
図示してあるように）低位側半ブリッジ・スイッチとア
ースの間に配置されるか、または（たとえば図６および
図８に図示してあるように）低位側ランプ・フィラメン
トとアースの間に配置される。

【００５２】検出抵抗ＲＣＳの両端にかかる電圧が内部
閾値を超える場合、ピーク出力電流は第１に、位相制御
３８への信号を介して閾値を超える度にＶＣＯキャパシ
タへ電流パルスを注入することにより、閾値に調整また
は制限される。（ＶＣＯが動作するように設計されてい
る方向が任意である、―即ち、ＶＣＯキャパシタが電流
パルスによって充電されるのではなく、放電されるよう
に回路が設計できることには注意する）。これはピンＴ
ＰＨ電圧が５Ｖに充電されるまで続き、ランプを点灯さ
せることができる。次に閾値を超えた時には、安定ＩＣ
はラッチオフされ、半ブリッジ・スイッチが３状態にな
り、安定器をシャットダウンする。

【００５３】ＳＤピンまたはＶＣＣにかかる電圧のサイ
クリングでＩＣをリセットし、予熱シーケンスをもう一
度開始させる。動作中または調光中、過電流閾値を用い
て、ランプを取り外した場合に発生することがあり、ラ
ンプ存在検出回路の後述の部分で更に詳細に説明するよ
うに、半ブリッジにおける非ゼロ電圧を検出することが
出来る。

【００５４】本発明の過電流保護回路は、電流の検出、
基準閾値に対する電流の調整、および半ブリッジ・スイ
ッチの３状態化を坦務するもので、図１５に図示してあ
り、これに対応するタイミング図が図１４（Ａ）の適当
な負荷電流と整列させて図１４（Ｂ）に図示してある。
共振出力段（図１３）の転移機能のボード線図は、電流
限界と併せて、安定器の動作点を示す。図１３に図示し
てあるように、電流は半ブリッジ・スイッチが３状態
（両方ともオフ）になる前の一定時間にわたって閾値に
制限される。安定器がシャットダウンするまでのある程
度の時間にわたって電流を維持することでランプに点灯
する時間を与えられる。

【００５５】図１５をもう一度参照して、過電流保護回
路についてここで詳細に説明する。本回路はＲＣＳ両端
にかかる総負荷電流に比例した電圧と一定の閾値Ｖ_IMAX
を比較する。Ｖ_RCS がＶ_IMAXを超える場合、ＣＯＭＰ１
（ＦＢ）の出力は高値になりスイッチＳ１へパルスを送
出する。これによってＳ１が閉じ、電流供給源Ｉｌから
キャパシタＣ_VCO へ電流を充電することが出来る。した
がってＣ_VCO にかかる電流は増加し、これによりランプ
共振段（ＶＳ）を駆動する半ブリッジ信号の出力周波数
も増加する。これによりＱの高い伝達関数（図１３）に
沿って動作点は右に移動し、総負荷電流は最大限界以下
に減少する。

【００５６】スイッチＳ１がもう一度開くと、電流供給
源Ｉ２がＣ_VCO を放電させることで周波数を減少させ、
また限界を超えるまで負荷電流（Ｉｌ）をもう一度増加
させる。この、電流を制限させる「そっと押す（nudgin
g ）」効果は、ＣＰＨ（Ｖ_CPH ）にかかる電圧が閾値Ｖ
_OCENに達するまで続き、ＣＯＭＰ２（３状態）の出力が
高値になり半ブリッジ駆動回路が停止して半ブリッジ・
トランジスタ・スイッチ２０および２１が３状態となる
（両方ともオフ）。

【００５７】同じ回路がランプ・フィラメントを通って
流れるピーク予熱電流を調整するために用いられる。ピ
ーク電流基準閾値はスイッチＳ２を介して最初にはＶ
_IPH （図１５）へ接続されており、キャパシタＣＰＨに
かかる電圧が閾値電圧Ｖ_OCP を超えるまでこの値に総ピ
ーク負荷電流を調整している。この時点で、予熱期間が
終了し（図１４（Ａ）および図１４（Ｂ）を参照）、コ
ンパレータＣＯＭＰ３の出力がスイッチＳ２を「高位」
ポジションへ（Ｓ２では「１」として示してある）動か
し、調整閾値をもっと高い値Ｖ_IMAXへシフトする。電流
供給源Ｉ２は線形的にキャパシタＣ_VCO を放電させ、ラ
ンプがうまく点灯するまで、またはＶ_IMAXに達するまで
のどちらかでＱの高い共振出力段（図１３）の共振周波
数に向かって周波数をランプ状に減少させる。図１６は
図１５の過電流制御回路のタイミング図である。

【００５８】本発明の第１の実施例は高位側閾値だけで
はなく、２００ｍＶの低位側閾値も含み、これを用いて
共振動作付近またはそれ以下および動作中のランプ挿入
を検出している。

【００５９】２．ランプ存在検出回路本発明の両方の実施例は、（１）蛍光ランプ（または蛍
光ランプ群）がスタートアップ前にランプ共振回路に挿
入されたか、また（２）蛍光ランプが安定器動作中に取
り外されたか、を検出するためのランプ存在検出回路を
含む。この回路は安定器の損傷、特にランプがない状態
で安定器が動作し続けた場合に発生することのあるＭＯ
ＳＦＥＴ／ＩＧＢＴ２０および２１の損傷を防止する。
損傷は緩衝キャパシタ(snubber capacitor) ６４（図１
および図２参照）の充電または放電から発生する大電流
によって起こる。ランプがない場合、キャパシタ６４の
電流方向を反転する負荷電流がなく、また非ゼロ電圧切
り替え状態がＭＯＳＦＥＴ／ＩＧＢＴ２０および２１に
発生し、これによってＭＯＳＦＥＴ／ＩＧＢＴ２０およ
び２１の最終的な熱破壊が発生する。

【００６０】本発明のランプ存在検出回路は、保護論理
ブロック４０内部に含まれており、半ブリッジの低位側
ＭＯＳＦＥＴ／ＩＧＢＴ２１のソースと直列に配置され
ピーク電流検出に関連してすでに説明したのと同じ検出
抵抗ＲＣＳを使用する。抵抗ＲＣＳを通って流れる電流
は、ＭＯＳＦＥＴ／ＩＧＢＴ２１の投入時に発生する大
電流「スパイク」("spikes")を除けば、ランプを挿入せ
ずに半ブリッジが動作している場合にはゼロになる。

【００６１】半ブリッジが動作している間にランプが挿
入された場合、電流はＭＯＳＦＥＴ／ＩＧＢＴ２１がオ
ンの時にだけ存在する抵抗ＲＣＳを通って流れ、総ラン
プ回路電流（Ｉ_L1）の部分的に線形な部分であり、また
総ランプ回路電流（Ｉ_L1）から９０度位相シフトしてい
る（図１８参照）。抵抗ＲＣＳ両端に得られた電圧は直
流閾値電圧「ｔｈ」（ＣＯＭＰ１）（図１７）と比較さ
れ、ＲＣＳにかかる電圧が「Ｖｔｈ」より大きければ出
力がデジタル「高値」になりＲＣＳにかかる電圧が「Ｖ
ｔｈ」より小さければデジタル「低値」になる。

【００６２】ゆっくりとした電流の立ち上がり端が測定
されるため、抵抗ＲＣＳ両端にかかる電圧が“Ｖｔｈ”
を越えはじめる時にコンパレータ出力が「チャタリン
グ」することが考えられる。この「チャタリング」また
はその他の何らかの望ましくない信号、たとえば投入
「スパイク」や測定点（ＲＣＳにかかる電圧）に存在し
得る高周波大電流雑音などを防止するため、コンパレー
タＣＯＭＰ１の出力をＭＯＳＦＥＴＭ２のターンオフ
縁と同期させる。これはＤ型フリップフロップ（ＤＦＦ
１、図１７）で実現され、フリップフロップのクロック
信号（ＣＬＫ２）はプラスに向かう縁がＭＯＳＦＥＴ／
ＩＧＢＴ２１のゲートからソースへの電圧のマイナスに
向かう縁を発生する駆動回路論理の制御信号（信号「Ｌ
Ｏ」として図１８に示してある）で、ＭＯＳＦＥＴ／Ｉ
ＧＢＴ２１のターンオフを表わす。言い換えれば、ＭＯ
ＳＦＥＴ／ＩＧＢＴ２１が「オフ」になる直前に測定を
行なう。ＣＬＫ２信号から実際のＭＯＳＦＥＴ／ＩＧＢ
Ｔ２１のターンオフまでの伝播遅延によってＤＦＦ１
（またはＣＯＭＰ１の出力）をクロックするのに必要と
される時間が得られ、一方で考えられるあらゆるターン
オフ干渉から影響されない。

【００６３】ＤＦＦ１の出力（ＬＡＭＰＩＮ）は、ラン
プが取り付けられているとデジタル「高値」に、ランプ
が外されているとデジタル「低値」になり、バースト論
理ブロック（図１７）への入力となる。バースト論理ブ
ロックは更に詳細に図１９に回路を図示してある。この
バースト論理ブロックはタイマー・ブロックへ「スター
ト」および「リセット」信号を出力し、タイマー・ブロ
ックがさらに駆動回路論理ブロックへ信号「イネーブ
ル」('Enable')を出力する。バースト論理およびタイマ
ーは、約１６Ｈｚのインターバルが達成されるまで

【００６４】

【外１】

【００６５】が５回分周されるように相互に機能する。
この時点で、「イネーブル」は「高値」になり、駆動回
路論理に半ブリッジ駆動回路を駆動させさらにはＭＯＳ
ＦＥＴ／ＩＧＢＴ２０および２１を駆動することが出来
るようになる。信号「ＣＬＫ１」の次の縁（約２５０Ｈ
ｚ後）で、「Ｓｅｔｄｅｔ」が「高値」になり、バース
ト論理に「Ｌａｍｐｉｎ」を読み込むように指示する。
「Ｌａｍｐｉｎ」が「高値」の場合、ランプ存在が検出
されシステムは動作を続ける。「スタート」信号は「高
値」になり「Ｓｅｔｄｅｔ」と「イネーブル」信号を両
方とも「高値」にラッチしてタイマー・ブロックの予熱
インターバルが開始する（タイマー回路については図２
０参照）。「Ｓｅｔｄｅｔ」信号が「高値」なる時に
「Ｌａｍｐｉｎ」が逆に「低値」であれば、「リセッ
ト」信号が高値になってタイマーをリセットする。タイ
マーがリセットされると「イネーブル」が「低値」にな
り半ブリッジ駆動回路がオフになるので、ＭＯＳＦＥＴ
／ＩＧＢＴ２０および２１をオフにする。「イネーブ
ル」が「低値」になると、「Ｓｅｔｄｅｔ」のラッチも
開放するので、これも低値になる。

【００６６】「Ｓｅｔｄｅｔ」が低値になる場合、「リ
セット」も低値になり、１６Ｈｚのインターバルがもう
一度達成され「Ｌａｍｐｉｎ」を読み込むまでタイマー
はカウントをもう一度開始する。この、待機−イネーブ
ル−測定−待機の「バースト」モード処理はランプが挿
入されるまで続く。更に、ランプが検出された時には
「Ｓｅｔｄｅｔ」が「高値」にラッチされるため、動作
中のどの時点でもランプを取り外して「Ｌａｍｐｉｎ」
信号が「低値」になると「イネーブル」が「低値」にな
ってＭＯＳＦＥＴ／ＩＧＢＴ２０および２１はオフにな
り、「バースト」モードが始まる。

【００６７】ランプ共振回路においてランプ・カソード
が直列接続してあるため、カソードのどちらか（または
両方）が動作中に断線した場合、ランプ存在検出回路は
「Ｌａｍｐｉｎ」信号を「低値」として読み込み、新し
いランプが挿入されるまでバーストモードに入る。更
に、「整流作用」として知られているランプの寿命現象
が発生し、一方のカソードが断線しているが他方のカソ
ードが放射し続けている場合、抵抗「ＲＣＳ」を流れる
電流は非対称で「Ｖｔｈ」以下になるので、ＭＯＳＦＥ
Ｔ／ＩＧＢＴ２０および２１がオフになりシステムはバ
ーストモードに移行する。

【００６８】３．多ランプ存在検出回路多蛍光ランプを駆動するのに適した本発明の安定駆動Ｉ
Ｃの第１の実施例は有利にも多ランプ存在検出回路を含
む。

【００６９】多ランプ存在検出回路はここのランプ各々
の存在を検出してそれらの一つにおけるランプ電力を調
整する。調整済みランプが動作中に取り外された場合、
回路は次に利用できるランプを探して調整する。取り外
されたランプが動作中に再挿入された場合、安定制御回
路は半ブリッジ・トランジスタ・スイッチ２０および２
１を停止させ、再開する前に予熱シーケンスをリセット
する。全てのランプがランプ共振出力回路から取り外さ
れた場合（図６〜図９参照）、半ブリッジ駆動回路３０
が停止し半ブリッジ・スイッチ２０および２１が両方と
もオフになる。

【００７０】図２２を参照すると（この図は図８の３並
列ランプ構成に対応する）、検出抵抗（ＲＣＳ１、ＲＣ
Ｓ２、ＲＣＳ３）は各々のランプ・フィラメントとアー
スの間に配置されて各々のランプ共振回路の総電流を検
出する。いずれかのランプ・フィラメントが取り外され
た場合にはそのパスにある検出抵抗にかかる電圧
Ｖ_RCS1、Ｖ_RCS2、Ｖ_RCS3がゼロになる。各々の電流検出
入力と低閾値電圧（Ｖ_th1 ）をコンパレータ７０，７
１，７２で比較し、Ｄ型フリップフロップ７３，７４，
７５をＨＩＮ（図２３の回路図と図２４および図２５の
タイミング図を参照）でクロックすることによりゲート
駆動信号ＨＯが高位側半ブリッジ・スイッチ２０をオフ
にする直前に測定することにより、各々のランプ共振回
路の回路が完全であり、したがって全てのランプ・カソ
ードが無傷であり回路に挿入されていることを表わす信
号が生成される。

【００７１】上位側半ブリッジ・スイッチ２０がオフに
なる時に各々の検出抵抗を通って電流が流れる方向がピ
ークにあるので各々の電流検出入力はＨＩＮでクロック
される。これはスイッチング期間の間の他の時刻に存在
するかも知れないその他の全ての望ましくない電流スパ
イクおよび／または雑音を抑圧する。

【００７２】Ｄ型フリップフロップ７３，７４，７５か
らのＱ出力は互いに（ＮＯＲゲート７６で）ＮＯＲが取
られて信号ＬＭＰＮを形成し、この信号はすべてのラン
プ共振回路が完全な回路を有していない（すべてのラン
プが取り外されているか、または、すべてのランプが破
損したカソードを有する）場合にのみ「高値」になり、
安定制御は半ブリッジ・スイッチ２０および２１をオフ
にラッチする。単一のランプが取り外されて再挿入され
た場合、ランプが再挿入された時点で適当なパルス・ジ
ェネレータがリセット・パルスＬＩＤＯ（動作中ランプ
挿入：Lamp Inserted During Operation）を与え安定制
御は半ブリッジ・スイッチをオフにし、予熱シーケンス
をリセットし、安定制御を再起動する。これは挿入され
たランプの「ハード点灯」を防止するためと、ランプが
再挿入された時に形成されたＱの高い直列ＬＣ回路の共
振周波数より動作周波数が低い結果として半ブリッジ・
トランジスタ・スイッチ２０および２１が損傷する可能
性を防止するためである。

【００７３】ランプ電力調整として、総負荷電流のゼロ
交差（ＺＸ）が良好なランプを挿入したランプ共振回路
の一つから要求される。調整しつつあるランプが取り外
された場合、ランプの存在を表わす信号によって（即ち
Ｄ型フリップフロップ７３，７４によって）制御される
電圧制御スイッチ（Ｓ１およびＳ２）が「ランプ検索回
路」を形成し、この回路は排除処理を用いて調整するた
めに次に利用可能なランプを見つけ出す。全てのランプ
が存在している場合には、ＣＳ１に接続されたランプが
調整される。ＣＳ１にランプが接続されていない場合に
は、ＣＳ２のゼロ交差が調整される。ＣＳ１とＣＳ２の
両方にランプが接続されていない場合には、ＣＳ３のゼ
ロ交差を調整する（以下の真理値表を参照）：

【００７４】

【表１】

【００７５】スイッチＳ１とＳ２を図２６（Ａ）に図示
したように３入力ＯＲゲートで置き換えることが可能で
ある。この構造では、半ブリッジ電圧に関して最小限の
位相シフトによる共振出力段ランプの位相測定（ゼロ交
差検出）は信号ＺＸのパルス幅を判定する（図２６
（Ｂ）参照）。これは、もっとも電力を多く消費するラ
ンプがマスターとなって調整される一方で、他のランプ
はスレーブとなってこれに従属することを表わしてい
る。これによってマスター・ランプが取り外された場合
に次に利用できるランプへジャンプする必要が排除され
回路が簡略化される。

【００７６】４．予熱電流制御回路蛍光ランプ寿命を長くする鍵がランプを点灯する前に正
しい放射温度までランプ・カソードを正しく予熱するこ
とであることが周知になっている。これは通常、回路が
ランプ・カソードを通って流れる所望の電流に対応する
周波数で駆動されるような在来の共振回路（図２７）に
より実現されている。この電流は、

【００７７】

【外２】

【００７８】にわたって流れる。この周波数は他の回路
コンポーネントたとえば共振インダクタ（Ｌ）または共
振キャパシタ（Ｃ）での許容範囲とは無関係に固定され
ているのが普通である。そのため大量の安定器を製造す
る場合、コンポーネント許容範囲を考慮するようにまた
全ての販売される安定器で長いランプ寿命が得られるこ
とを補償するように予熱周波数設定に微調整を行なわな
ければならない。

【００７９】微調整の時間のかかる手順を回避するに
は、予熱周波数を連続的に調整しつつ予熱電流を一定に
維持する閉ループ方式を用いることができる。さらに、
ループを閉じることで厳しい許容範囲仕様を要求する開
ループ回路より大きな許容範囲で簡単な発振回路が出来
る。

【００８０】ループを閉じるには、カソード電流の測定
値を「フィードバック」しこれを電流設定または「基
準」に対して比較することが必要である。結果は一般に
「誤差」と呼ばれ、これを用いて基準がフィードバック
と等しくなり誤差がゼロになるまでシステムを調節す
る。システムは外部的な影響たとえばコンポーネントの
許容範囲、電圧変動や温度などに依存しなくなる。

【００８１】本発明の電子安定器用の閉ループ予熱電流
制御回路（本発明の両方の実施例で使用されている）は
前述した同一の古典的アプローチを使用しているが、本
実施および制御回路は新規かつユニークである。予熱カ
ソード電流はＲＣＳ両端の電圧降下（Ｖ_FB）としてＭＯ
ＳＦＥＴ／ＩＧＢＴ２１のソースで検出される（図２８
参照）。この信号は総ランプ共振回路電流（Ｉ_L ）で、
共振回路を通って流れる電流（Ｉ_L ）の方向に対する検
出抵抗ＲＣＳを通って流れる電流の方向のために９０度
だけ位相がシフトしている（図２９）。

【００８２】電圧Ｖ_FBをコンパレータ「ＣＯＭＰ１」を
通る基準電圧「ＲＥＦ」と比較し、出力「ＥＲＲＯＲ」
は「Ｖ_FB」と「ＲＥＦ」の間の関連誤差である。得られ
た関連誤差「パルス」である「ＥＲＲＯＲ」は、定電流
源ＣＨＡＲＧＥとＩ_REF ＤＩＳＣＨＡＲＧＥによりキャ
パシタＣ２を充電または放電する（「Ｖ_FB」が大きいか
または小さいかによって変化する）でＭＯＳＦＥＴ７８
および７９から構成される増幅器を駆動する。キャパシ
タＣ２に得られた電圧「Ｖ_VCO 」は、一定のデューティ
・サイクル(duty cycle)５０％の時に「Ｖ_FB」が「ＲＥ
Ｆ」より大きいかまたは小さいかによって、電圧制御発
振回路をもっと高いまたはもっと低い周波数に調節す
る。

【００８３】得られた信号を用いて所望の周波数で「半
ブリッジ駆動回路」を駆動し、この回路がＭＯＳＦＥＴ
／ＩＧＢＴ２０および２１を駆動する。得られた高電圧
方形波電圧「ＶＳ」（図２９）はランプ共振出力回路へ
の入力となり、この回路は電圧「ＶＳ」の周波数および
振幅の関数である電流を出力する。

【００８４】注意すべき重要なことは、総ランプ共振回
路電流（Ｉ_L ）がランプ・カソードおよびキャパシタＣ
（図２８）を流れる電流に等しいことである。これは、
予熱中に、ランプがまだ点灯しておらず回路は低ダンプ
直列ＲＣＬ構成で、ランプ・カソードがＬおよびＣと直
列に接続されていることによる。

【００８５】電流を調整するもっと古典的なアプローチ
はトランスで負荷における電流を検出し、出力を全波整
流し、整流した電圧をローパスフィルタに通して電流の
直流電圧表現を得ることであろう。限定されたバンド幅
の誤差増幅器および任意の補償ネットワークを介して、
この直流電圧を直流基準電圧に加算する。得られた誤差
がＶＣＯを調整する。しかしこの方法はコンポーネント
点数が多く、トランス電圧の整流（ならびに整流ダイオ
ード両端の電圧降下対温度）が誤差をもたらすことのあ
るような非線形動作である。本発明の電流制御回路は測
定および加算動作を大幅に簡略化し、コンポーネントが
少なく、線形である。

【００８６】要約すると、本発明の予熱電流制御回路は
単純に基準誤差への電流を直接時間に変換する。この時
間はどの程度長く定電流がキャパシタへまたはキャパシ
タから流れるかを制御する。キャパシタＣ２で得られた
電圧はすでに積分された形を取っており、即ち：

【００８７】

【数１】

【００８８】この全てが、サンプル・コンパレータと、
２個のＭＯＳＦＥＴと、２個の電流供給源で実現され、
本発明の集積回路へ容易に実装される。

【００８９】５．アナログ調光インタフェース回路調光可能な電子安定器、たとえば本発明の第２の実施例
などでは、複数安定器で均一な輝度が達成されるように
最小および最大輝度設定を許容可能な許容範囲内にまで
トリム（trim）する必要がある。これは、ランプどうし
の小さな輝度偏差が人間の目で簡単に検出できる低い輝
度レベルで特に必要なことである。

【００９０】本発明の調光インタフェース回路はアナロ
グ入力制御電圧を微調整のためのプログラム可能なオフ
セットおよび利得調整でアナログ出力基準電圧へ変換す
る。ある種の蛍光ランプは用途によっては他の蛍光ラン
プより低い光量レベルに調光するため、本発明の調光イ
ンタフェースではあらゆる最小および最大輝度レベル
（またはランプ電力）への汎用微調整を行なって全ての
種類のランプに対応できる。

【００９１】本発明の調光インタフェース回路は有利に
も、ＭＩＮおよびＭＡＸ設定の独立制御を提供する。図
３０を参照すると、入力電圧はＤＩＭノードにあってオ
ペアンプ８０がＤＩＭ入力電圧へのマイナス（−）端子
を調整する。Ｒ_MAX およびＱ１がＤＩＭ電圧を電流Ｉ
_DIM ＝Ｖ_DIM ／Ｒ_MAX に変換する。Ｒ_MAX を調節するこ
とでＶ_DIM からＩ_DIM への変換の利得を調節することに
なる。

【００９２】第２の電圧制御電流源はオペアンプ８１、
Ｑ２、Ｒ_MIN およびＶ_REF1で与えられる。ここでＲ_MIN
（Ｖ_REF1一定として）がＩ_MIN の利得を制御する。Ｉ
_DIM およびＩ_MIN はノードΣで互いに加算されて、数式
を得る：

【００９３】

【数２】

【００９４】したがって利得およびオフセットの独立制
御が得られる（図３１）。

【００９５】得られた電流はＲ３を通って流れる前に

【００９６】

【外３】

【００９７】集積回路に本発明の回路を実装する際に、
Ｒ３が外部抵抗であれば回路は完成し温度の影響による
許容範囲は受け入れられるものとなる。プログラム可能
な抵抗Ｒ_MAX およびＲ_MIN を除いて電流が全てＩＣに対
して内部的なものであるとすれば、Ｒ３の抵抗は温度で
劇的に変化する必要がなく、また、たとえば、追加の単
位利得バッファ（オペアンプ８３、Ｑ５、Ｒ４）および
電流ミラー（Ｒ５、Ｒ６、Ｑ６、Ｑ７、およびＲ７、Ｒ
８、Ｑ８、Ｑ９）は更なる変換を実現するように実装で
きる（図２）。

【００９８】本発明の回路の新規性は各々が電圧と抵抗
によって制御される２つの独立した電流を加算して、次
の形の終端アナログ関数を形成することにある：

【００９９】

【数３】ｙ＝ｍｓ＋ｂＲ３がＩＣの内部にあれば、ゼロ温度係数を有する必要
があり終端基準は温度で変化しないことになる。

【０１００】本発明はこれの特定の実施例に関連して説
明したが、その他多くの変化および変更ならびにその他
の用途が当該技術の熟練者には明らかになるであろう。
したがって本発明は本明細書の特定の開示によって制限
されるべきではなく、むしろ添付の請求項によって制限
されるのが望ましい。

【図面の簡単な説明】

【図１】単一ランプ構成における本発明の第１の実施例
の安定ＩＣ駆動回路の代表的接続図である。

【図２】単一ランプ構成における本発明の第２の実施例
の安定ＩＣ駆動回路の代表的接続図である。

【図３】本発明の第１の実施例のブロック図である。

【図４】本発明の第１の実施例について通常の予熱、点
灯、および動作状態の間に、ＶＣＯピンにかかる電圧、
ＴＰＨピンにかかる電圧、および負荷電流の包絡線を示
すタイミング図である。

【図５】本発明の第１の実施例について非点灯状態の間
にＶＣＯピンにかかる電圧、ＴＰＨピンにかかる電圧、
および負荷電流の包絡線を示すタイミング波形図であ
る。

【図６】本発明の第１の実施例についての多ランプ・フ
ックアップ構成図である。

【図７】本発明の第１の実施例についての多ランプ・フ
ックアップ構成図である。

【図８】本発明の第１の実施例についての多ランプ・フ
ックアップ構成図である。

【図９】本発明の第１の実施例についての多ランプ・フ
ックアップ構成図である。

【図１０】本発明の第２の実施例のブロック図である。

【図１１】本発明の第２の実施例について通常の予熱、
点灯、および調光状態の間に、ＶＣＯピンにかかる電
圧、ＴＰＨピンにかかる電圧、および負荷電流の包絡線
を示すタイミング図である。

【図１２】本発明の第２の実施例について非点灯状態の
間にＶＣＯピンにかかる電圧、ＴＰＨピンにかかる電
圧、および負荷電流の包絡線を示すタイミング波形図で
ある。

【図１３】予熱、点灯、および動作運転状態の間の安定
器出力段の伝達関数のボード線図である。

【図１４】図１４（Ａ）はランプが点灯しない間の負荷
電流（Ｉ_L ）を示す図であり、図１４（Ｂ）は本発明の
制御回路の予熱中のタイミング図である。

【図１５】本発明の閉ループ過電流制御回路を示す図で
ある。

【図１６】本発明の過電流制御回路のタイミング図であ
る。

【図１７】本発明のランプ存在検出回路のブロック図で
ある。

【図１８】ランプ存在検出回路のタイミング波形図であ
る。

【図１９】ランプ存在検出回路のバースト論理について
の回路図と付随する真理値表である。

【図２０】ランプ存在検出回路のタイマー回路図を示
す。

【図２１】ランプ存在検出回路のタイミング図である。

【図２２】３並列ランプ構成と安定駆動回路に関連して
多ランプ存在検出回路を示す模式図である。

【図２３】多ランプ検出回路の詳細を示す図である。

【図２４】多ランプ存在検出回路のタイミング図であ
る。

【図２５】多ランプ存在検出回路のタイミング図である
（図２４の続き）。

【図２６】図２６（Ａ）および図２６（Ｂ）は２個のス
イッチがＯＲゲートで置き換えられている多ランプ存在
検出回路についての別の回路図とタイミング図を示す。

【図２７】従来のランプ共振回路を示す図である。

【図２８】本発明の閉ループ予熱電流制御回路を示す図
である。

【図２９】本発明の閉ループ予熱電流制御回路のタイミ
ング図を示す。

【図３０】本発明のアナログ調光インタフェース回路を
示す図である。

【図３１】本発明の調光インタフェース回路の伝達関数
を示す図である。

───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号６０／０７０，４８４ (32)優先日平成10年１月５日(1998．1．5) (33)優先権主張国米国（ＵＳ） (72)発明者トーマスジェイ．リバリッチアメリカ合衆国 92651 カリフォルニア州ラグナビーチサウスコーストハイウエイ 2470 アパートメントディーＦターム(参考） 3K072 AA02 AB02 AB03 AB04 BA03 DB01 DB03 DC02 DD04 EA01 EA02 EB01 EB05 EB06 GA03 GB12 GC04 HB03 3K098 CC24 CC44 DD22 DD37 DD43 DD46 EE14 EE16 FF14

Claims

【特許請求の範囲】

【請求項１】発振電流を供給して蛍光ランプに給電す
るための半ブリッジ構造に接続してある第１と第２のＭ
ＯＳゲート電力トランジスタを駆動するための集積回路
であって、前記集積回路は前記蛍光ランプに付属する共
振回路とフェーズ・ロック・ループを形成するための回
路を含み、前記フェーズ・ロック・ループ回路は、前記ランプ共振回路を通って流れる電流の位相を決定す
るための手段と、前記ランプ共振回路電流の前記位相を調整し、これによ
ってランプ電力を調整するための手段とを備えることを
特徴とする集積回路。
【請求項２】請求項１に記載の集積回路において、前
記共振回路電流の前記位相は前記集積回路の外部にある
前記ランプ共振回路の検出抵抗両端での電圧を検出する
ことにより決定されることを特徴とする集積回路。
【請求項３】請求項２に記載の集積回路において、前
記第１と第２のＭＯＳゲート・トランジスタは高位側と
低位側トランジスタを備え、前記検出抵抗は前記低位側
トランジスタとアースの間に配置されることを特徴とす
る集積回路。
【請求項４】請求項２に記載の集積回路において、前
記検出抵抗は前記蛍光ランプとアースの間に配置される
ことを特徴とする集積回路。
【請求項５】請求項３または請求項４に記載の集積回
路において、前記集積回路は前記検出抵抗両端の前記電
圧を基準電圧と比較するためのコンパレータを備える過
電流保護回路を含むことを特徴とする集積回路。
【請求項６】請求項５に記載の集積回路において、前
記集積回路は前記半ブリッジ回路を停止する前に前記ラ
ンプ共振回路を通って流れる前記電流をあらかじめ定め
られた時間にわたってあらかじめ定められたレベルに制
限するための回路を含むことを特徴とする集積回路。
【請求項７】請求項３または請求項４に記載の集積回
路において、前記集積回路は前記検出抵抗両端の前記電
圧を基準電圧と比較するためのコンパレータを備えるラ
ンプ存在検出回路を含み、前記ランプ存在検出回路は：（ｉ）駆動されているすべての蛍光ランプが、取り外
されたか、または、破損したカソードを有する場合に前
記半ブリッジ駆動回路を停止するための手段と、（ｉｉ）動作中の前記ランプ共振回路へのランプの挿
入時に前記蛍光ランプの予熱シーケンスをリセットする
ための手段と、（ｉｉｉ）調整されている蛍光ランプが取り外された
場合に別の蛍光ランプを調整するための手段とを含むこ
とを特徴とする集積回路。
【請求項８】請求項３または請求項４に記載の集積回
路において、前記集積回路は前記検出抵抗両端の前記電
圧を基準電圧と比較するためのコンパレータを備える予
熱電流制御回路を含むことを特徴とする集積回路。
【請求項９】請求項１に記載の集積回路において、前
記集積回路はプログラム可能な調光制御回路を含むこと
を特徴とする集積回路。
【請求項１０】請求項９に記載の集積回路において、
前記プログラム可能な調光制御回路は、それぞれが電圧
と抵抗によって制御される２種類の独立した電流を付加
して、ｙ＝ｍｘ＋ｂの形の終端アナログ関数を形成し、
前記プログラム可能な調光回路により最小および最大蛍
光ランプ電力設定の独立した抵抗調節ができるようにし
てあることを特徴とする集積回路。