JP2000114447A - Lead frame for manufacturing semiconductor device and semiconductor device manufactured with it - Google Patents

Lead frame for manufacturing semiconductor device and semiconductor device manufactured with it

Info

Publication number
JP2000114447A
JP2000114447A JP28263998A JP28263998A JP2000114447A JP 2000114447 A JP2000114447 A JP 2000114447A JP 28263998 A JP28263998 A JP 28263998A JP 28263998 A JP28263998 A JP 28263998A JP 2000114447 A JP2000114447 A JP 2000114447A
Authority
JP
Japan
Prior art keywords
semiconductor device
lead frame
lead
internal
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28263998A
Other languages
Japanese (ja)
Inventor
Kazutaka Shibata
和孝 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP28263998A priority Critical patent/JP2000114447A/en
Publication of JP2000114447A publication Critical patent/JP2000114447A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To enable performing a satisfactory wire bonding during manufacturing operations of semiconductor devices without the misalignment of inner leads even when a lead frame for manufacturing a semiconductor device is heated, and to avoid disconnection between the inner leads and wires during resin packaging operations. SOLUTION: A die pad 2 on which a semiconductor chip is to be mounted is supported through support leads 23. A lead frame 2A for manufacturing a semiconductor device is provided with several inner leads 50 with their ends extending toward the die pad 2. Spaces between the adjacent inner leads 50 are filled with insulating material 2C throughout the length of the inner leads 50. Preferably, the gaps formed between the die pad 2, the support leads 23 and the inner leads 50 are filled with the insulating material 2C.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本願発明は、半導体チップが
実装されるダイパッドと、このダイパッドに向けて先端
部が延びる複数の内部リードとが設けられた半導体装置
製造用のリードフレーム、およびこれにより製造された
半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame for manufacturing a semiconductor device, comprising a die pad on which a semiconductor chip is mounted, and a plurality of internal leads extending to the die pad. Related to a manufactured semiconductor device.

【０００２】[0002]

【従来の技術】従来より、半導体装置としては、図９に
示したような構成のものがある。この種の半導体装置１
は、ダイパッド２上に実装された半導体チップ３と、樹
脂パッケージ６内に形成された複数の内部リード５０
と、各内部リード５０にそれぞれ連続するとともに樹脂
パッケージ６の外部に形成された複数の外部リード５１
と、を有しており、各内部リード５０と半導体チップ３
の端子部（図示略）との間がワイヤ４を介して接続され
た構成とされている。2. Description of the Related Art Conventionally, there is a semiconductor device having a configuration as shown in FIG. This type of semiconductor device 1
A semiconductor chip 3 mounted on the die pad 2 and a plurality of internal leads 50 formed in the resin package 6
And a plurality of external leads 51 respectively connected to the internal leads 50 and formed outside the resin package 6.
And each of the internal leads 50 and the semiconductor chip 3
And a terminal portion (not shown) are connected via a wire 4.

【０００３】このような構成の半導体装置１を製造する
場合には、金属板を打ち抜き形成するなどして得られ
る、いわゆるリードフレームが使用される。このリード
フレーム２Ａでは、図１０に示したように一対のサイド
フレーム２０，２０およびこれらを掛け渡すようにして
設けられたクロスフレーム２１，２１によって形成され
る領域２Ｂ内に半導体装置１の構成要素となるべきダイ
パッド２、内部リード５０および外部リード５１が形成
されている。このようなリードフレーム２Ａでは、まず
ダイパッド２上に半導体チップ３が実装され、半導体チ
ップ３の上面に形成された端子部と、各内部リード５０
との間がワイヤ４を介して接続される。そして、半導体
チップ３、ワイヤ４および内部リード５０を封止するよ
うにして樹脂パッケージ６が形成される。さらに、リー
ドカット工程およびリードフォーミング工程などを経て
図９に示したような半導体装置１が得られる。When manufacturing the semiconductor device 1 having such a structure, a so-called lead frame obtained by stamping and forming a metal plate is used. In the lead frame 2A, as shown in FIG. 10, the components of the semiconductor device 1 are formed in a region 2B formed by the pair of side frames 20, 20 and the cross frames 21, 21 provided so as to bridge these side frames. The die pad 2, the internal lead 50 and the external lead 51 to be formed are formed. In such a lead frame 2A, first, the semiconductor chip 3 is mounted on the die pad 2, and the terminal portion formed on the upper surface of the semiconductor chip 3 and each internal lead 50 are formed.
Are connected via a wire 4. Then, the resin package 6 is formed so as to seal the semiconductor chip 3, the wires 4, and the internal leads 50. Further, the semiconductor device 1 as shown in FIG. 9 is obtained through a lead cutting step, a lead forming step, and the like.

【０００４】[0004]

【発明が解決しようとする課題】ところで、半導体装置
１の小型化および多機能化に伴い、内部リード５０が多
数化の傾向にあるとともに、各内部リード５０の間のピ
ッチが狭くなる傾向にある。このため、半導体装置製造
用のリードフレーム２Ａには、微細化された多数の内部
リード５０が形成されることとなるため、各内部リード
５０の剛性が小さくなり、種々の問題が生じる。By the way, with the miniaturization and multi-functionality of the semiconductor device 1, the number of the internal leads 50 tends to increase and the pitch between the internal leads 50 tends to decrease. . For this reason, since a large number of miniaturized internal leads 50 are formed in the lead frame 2A for manufacturing a semiconductor device, the rigidity of each internal lead 50 is reduced, and various problems occur.

【０００５】すなわち、第１に、半導体チップ３を実装
する際やワイヤボンディングを行う際には、通常、製造
用リードフレーム２Ａないし半導体チップ３が加熱され
るため、このときに各内部リード５０に応力が作用して
各内部リード５０が曲がってしまったり、隣合う内部リ
ード５０の間の距離が拡狭してしまいかねない。各内部
リード５０は、半導体チップ３の端子部とワイヤ４を介
して接続される部位であるため、各内部リード５０が曲
がるなどして位置ずれしたならば、ワイヤボンディング
領域が位置ずれすることとなりワイヤボンディングを所
望通り行うのが困難となる。とくに、内部リード５０が
多数化およびファインピッチ化した製造用リードフレー
ム２Ａを用いる場合には、内部リード５０に対して許容
される位置ずれ量が小さいため、上記した問題がより顕
著となる。[0005] First, when the semiconductor chip 3 is mounted or wire bonding is performed, the manufacturing lead frame 2A or the semiconductor chip 3 is usually heated. Stress may act on each of the internal leads 50 to bend, or the distance between adjacent internal leads 50 may increase or decrease. Since each of the internal leads 50 is connected to the terminal portion of the semiconductor chip 3 via the wire 4, if each of the internal leads 50 is displaced due to bending or the like, the wire bonding region will be displaced. It becomes difficult to perform wire bonding as desired. In particular, when a manufacturing lead frame 2 </ b> A having a large number of internal leads 50 and a fine pitch is used, the amount of positional deviation allowed for the internal leads 50 is small.

【０００６】第２に、ワイヤボンディングが終了して行
われる樹脂パッケージングは、たとえば上下の金型を型
締めした状態において形成されるキャビティ空間内に、
半導体チップ３ないし製造用リードフレームにおける半
導体装置１の構成要素となるべき部分を収容し、キャビ
ティ空間内に液状化された樹脂を注入することによって
行われる。このため、樹脂パッケージング工程において
も製造用リードフレーム２Ａが加熱されて各内部リード
５０に応力が作用し、また注入された樹脂がキャビティ
空間内を流動する際にも各内部リード５０に応力が作用
する。このようにして各内部リード５０に応力が作用し
た場合には、各内部リード５０が位置ずれし、内部リー
ド５０とワイヤ４との接続部分に応力が作用して断線し
かねない。Second, the resin packaging performed after the wire bonding is completed, for example, in a cavity formed when the upper and lower dies are clamped.
This is performed by accommodating the semiconductor chip 3 or a part to be a component of the semiconductor device 1 in the manufacturing lead frame, and injecting a liquefied resin into the cavity space. For this reason, even in the resin packaging step, the manufacturing lead frame 2A is heated and stress acts on each internal lead 50. Even when the injected resin flows in the cavity space, the stress is applied to each internal lead 50. Works. When the stress acts on each of the internal leads 50 in this manner, each of the internal leads 50 is displaced, and a stress acts on a connection portion between the internal lead 50 and the wire 4, which may cause a disconnection.

【０００７】本願発明は、上記した事情のもとで考え出
されたものであって、半導体装置の製造工程において、
半導体装置製造用のリードフレームが加熱されたとして
も各内部リードが位置ずれすることなく、適切にワイヤ
ボンディングを行え、しかも樹脂パッケージング工程に
おける内部リードとワイヤとの間の断線を適切に回避す
ることをその課題としている。The present invention has been conceived in view of the above circumstances, and has been described in connection with a semiconductor device manufacturing process.
Even if the lead frame for manufacturing a semiconductor device is heated, each internal lead can be properly wire-bonded without displacement, and the disconnection between the internal lead and the wire in the resin packaging process can be properly avoided. That is the challenge.

【０００８】[0008]

【発明の開示】上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。DISCLOSURE OF THE INVENTION In order to solve the above problems, the present invention employs the following technical means.

【０００９】すなわち、本願発明の第１の側面により提
供される半導体装置製造用のリードフレームは、半導体
チップが実装されるダイパッドがサポートリードを介し
て支持され、かつこのダイパッドに向けて先端部が延び
るようにして複数の内部リードが設けられた半導体装置
製造用のリードフレームであって、隣り合う内部リード
の間が、内部リードの全長にわたって絶縁材料によって
埋められていることを特徴としている。なお、上記絶縁
材料としては、たとえばエポキシ樹脂などの熱硬化性樹
脂が好適に使用される。That is, in the lead frame for manufacturing a semiconductor device provided by the first aspect of the present invention, a die pad on which a semiconductor chip is mounted is supported via support leads, and a tip portion is directed toward the die pad. A lead frame for manufacturing a semiconductor device in which a plurality of internal leads are provided so as to extend, wherein a space between adjacent internal leads is filled with an insulating material over the entire length of the internal leads. As the insulating material, a thermosetting resin such as an epoxy resin is preferably used.

【００１０】上記構成では、隣り合う内部リードの間が
内部リードの全長にわたって絶縁材料によって埋められ
て、各内部リードの剛性が高められているとともに、各
内部リードの移動が阻害されて隣り合う内部リードの間
が拡狭しにくくなっている。このため、上記した製造用
リードフレームを用いて半導体装置を製造する際に、半
導体チップの実装工程やワイヤボンディング工程におい
て製造用リードフレームが加熱されて各内部リードに応
力が作用したとしても、各内部リードが不用意に位置ず
れしてしまうことが適切に回避される。とくに、熱硬化
性樹脂によって各内部リードの間を埋めた場合には、加
熱による影響を回避して良好に各内部リードの位置ずれ
を防止することができる。しかも、後において行われる
樹脂パッケージング工程においても、加熱による影響を
回避し、またキャビティ空間内に注入された溶融樹脂の
流動による各内部リードの位置ずれを適切に防止するこ
とができる。したがって、本願発明では、半導体装置の
製造工程において、適切にワイヤボンディングを行え、
しかも樹脂パッケージング工程における内部リードとワ
イヤとの間の断線を良好に回避することができる。In the above configuration, the space between the adjacent internal leads is filled with the insulating material over the entire length of the internal leads, so that the rigidity of each internal lead is increased, and the movement of each internal lead is obstructed, so that the adjacent internal leads are prevented from moving. It is difficult for the space between the leads to expand and contract. For this reason, when manufacturing a semiconductor device using the above-described manufacturing lead frame, even if the manufacturing lead frame is heated in the semiconductor chip mounting step and the wire bonding step and stress acts on each internal lead, Inadvertent displacement of the internal leads is appropriately avoided. In particular, when the space between the internal leads is filled with a thermosetting resin, the influence of the heating can be avoided and the displacement of the internal leads can be prevented well. In addition, in the resin packaging step performed later, the influence of heating can be avoided, and the displacement of each internal lead due to the flow of the molten resin injected into the cavity can be appropriately prevented. Therefore, in the present invention, in the manufacturing process of the semiconductor device, wire bonding can be appropriately performed,
In addition, disconnection between the internal lead and the wire in the resin packaging process can be satisfactorily avoided.

【００１１】好ましい実施の形態においては、上記ダイ
パッド、サポートリード、および各内部リードの間に形
成された隙間が絶縁材料によって埋められている。In a preferred embodiment, a gap formed between the die pad, the support lead and each of the internal leads is filled with an insulating material.

【００１２】上記構成では、後において樹脂パッケージ
によって封止される領域に形成された製造用リードフレ
ームの隙間が、絶縁材料によって埋められた恰好とされ
ている。すなわち、各内部リードに限らず、ダイパッド
やサポートリードの移動も制限されている。また、上記
した領域の隙間を全て埋めれば、隣り合う内部リードの
間を埋める場合と比較して、各内部リードの移動がより
制限されることとなる。したがって、上記構成では、内
部リードが位置ずれしてしまうことによる影響をより良
好に回避することができ、内部リードが多数化およびフ
ァインピッチ化した場合に有効に対応することができ
る。In the above configuration, the gap of the manufacturing lead frame formed in a region to be sealed later by the resin package is filled with an insulating material. That is, the movement of the die pad and the support lead is limited, not limited to each internal lead. Further, if all the gaps in the above-described region are filled, the movement of each internal lead is further restricted as compared with the case where the space between adjacent internal leads is filled. Therefore, in the above configuration, the influence of the displacement of the internal leads can be better avoided, and it is possible to effectively cope with an increase in the number of internal leads and a finer pitch.

【００１３】好ましい実施の形態においてはさらに、上
記絶縁材料部分の厚みが、上記ダイパッドないし各内部
リードと同一または略同一とされている。In a preferred embodiment, the thickness of the insulating material portion is the same or substantially the same as that of the die pad or each internal lead.

【００１４】上記構成では、各内部リードやダイパッド
上に絶縁材料が乗り上げて形成されるわけではないの
で、半導体チップを実装すべき領域やワイヤボンディン
グ領域を適切に確保することができる。また、絶縁材料
部分の厚みが製造用リードフレームと略同一厚みとされ
ていれば、絶縁材料部分の厚みに起因して樹脂パッケー
ジが大型化することはなく、半導体装置の小型化を阻害
することもない。In the above configuration, since an insulating material is not formed on each internal lead or die pad, a region for mounting a semiconductor chip and a wire bonding region can be appropriately secured. Further, if the thickness of the insulating material portion is substantially the same as that of the manufacturing lead frame, the size of the resin package does not increase due to the thickness of the insulating material portion, and the miniaturization of the semiconductor device is hindered. Nor.

【００１５】また、本願発明の第２の側面により提供さ
れる半導体装置は、上述した本願発明の第１の側面に記
載したいずれかの半導体装置製造用のリードフレームを
用いて製造されたことを特徴としている。According to a second aspect of the present invention, there is provided a semiconductor device manufactured by using any one of the above-described lead frames for manufacturing a semiconductor device according to the first aspect of the present invention. Features.

【００１６】上記半導体装置は、上述した第１の側面に
記載されたリードフレームから製造されていることか
ら、上述した第１の側面に記載した効果を享受すること
ができる。Since the semiconductor device is manufactured from the lead frame described in the first aspect, the effects described in the first aspect can be enjoyed.

【００１７】本願発明のその他の特徴および利点は、添
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。[0017] Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the accompanying drawings.

【００１８】[0018]

【発明の実施の形態】以下、本願発明の好ましい実施の
形態を、図面を参照して具体的に説明する。図１は、本
願発明に係る半導体装置製造用のリードフレームの一例
を表す平面図、図２の（ａ）ないし（ｄ）は、それぞれ
図１のI −I 線ないしIV−IV線に沿う断面図、図３は、
図２（ｄ）において楕円で囲んだ領域の拡大図である。
なお、これらの図において、従来例を説明するために参
照した図面に表されていた部材および要素などと同等な
ものには同一の符号を付してある。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be specifically described below with reference to the drawings. FIG. 1 is a plan view showing an example of a lead frame for manufacturing a semiconductor device according to the present invention, and FIGS. 2A to 2D are cross-sectional views taken along lines I-I to IV-IV in FIG. 1, respectively. FIG. 3 and FIG.
It is an enlarged view of the area | region enclosed by the ellipse in FIG.2 (d).
In these drawings, members and elements equivalent to those shown in the drawings referred to for explaining the conventional example are denoted by the same reference numerals.

【００１９】上記リードフレーム２Ａは、図１に示した
ように長手方向に延びる一対のサイドフレーム２０，２
０を有しており、これらのサイドフレーム２０，２０の
間が幅方向に延びるようにして一定間隔毎に設けられた
複数のクロスフレーム２１，…によって掛け渡されてい
る。各サイドフレーム２０，２０および隣合うクロスフ
レーム２１，２１によって囲まれる領域内２Ｂには、後
において上記半導体装置１の構成要素となるべきダイパ
ッド２、内部リード５０および外部リード５１が形成さ
れている。上記領域２Ｂ内には、４つのダムバー２２，
…を四辺とする矩形領域が規定されており、この矩形領
域内にダイパッド２の四隅部がサポートリード２３，…
を介して支持されている。各ダムバー２２からは、ダイ
パッド２側に向けて先端部が延びるようにして内部リー
ド５０が複数形成されており、各内部リード５０に連続
して矩形領域の外方側に外部リードが形成されている。
そして、図１および図２に良く表れているように、矩形
領域における内部リード５０，…、サポートリード２
３，…、ダイパッド２およびダムバー２２によって形成
される隙間（図１に網掛けを施した部分）は、絶縁材料
によって埋められて絶縁部２Ｃとされている。この絶縁
部２Ｃは、図２および図３に表れているようにリードフ
レーム２Ａと同一または略同一の厚みとされており、各
内部リード５０ないしダイパッド２が絶縁材料によって
覆われないように形成されている。The lead frame 2A is composed of a pair of side frames 20, 2 extending in the longitudinal direction as shown in FIG.
., And are bridged by a plurality of cross frames 21 provided at regular intervals so as to extend in the width direction between the side frames 20. A die pad 2, an internal lead 50, and an external lead 51 which are to be components of the semiconductor device 1 later are formed in an area 2B surrounded by the side frames 20, 20 and the adjacent cross frames 21, 21. . In the area 2B, four dam bars 22,
Are defined as four sides, and four corners of the die pad 2 are supported by the support leads 23,.
Is supported through. A plurality of internal leads 50 are formed from each dam bar 22 such that the tip ends extend toward the die pad 2 side, and external leads are formed on the outer side of the rectangular region following each internal lead 50. I have.
As shown in FIGS. 1 and 2, the internal leads 50,.
The gaps (shaded portions in FIG. 1) formed by the die pad 2 and the dam bar 22 are filled with an insulating material to form an insulating portion 2C. The insulating portion 2C has the same or substantially the same thickness as the lead frame 2A as shown in FIGS. 2 and 3, and is formed so that each internal lead 50 or the die pad 2 is not covered with an insulating material. ing.

【００２０】このように構成されたリードフレーム２Ａ
では、図３に良く表れているように隣合う内部リード５
０，５０の間が絶縁材料に埋められて絶縁部２Ｃが形成
されている。このため、絶縁部２Ｃによって各内部リー
ド５０の移動が制限されて隣り合う内部リード５０，５
０の間が拡狭しくくなっており、実質的に各内部リード
５０の剛性が高められている。とくに、本実施形態で
は、各内部リード５０、ダイパッド２および各サポート
リード２３によって形成される領域の全てが絶縁材料に
埋められて絶縁部２Ｃが形成されているので、より確実
に各内部リード５０の移動を制限することができる。The lead frame 2A thus constructed
Next, as shown well in FIG.
The portion between 0 and 50 is buried in an insulating material to form an insulating portion 2C. For this reason, the movement of each internal lead 50 is restricted by the insulating portion 2C, and the adjacent internal leads 50 and 5 are restricted.
The width between the zeros is narrowed and the rigidity of each internal lead 50 is substantially increased. In particular, in the present embodiment, since all the regions formed by the internal leads 50, the die pad 2, and the support leads 23 are buried in the insulating material to form the insulating portion 2C, each of the internal leads 50 is more reliably formed. Movement can be restricted.

【００２１】また、本実施形態のリードフレーム２Ａで
は、絶縁部２Ｃの厚みがリードフレーム２Ａと略同一と
されているので、ダイパッド２や各内部リード５０が絶
縁材料によって覆われないで露出した状態とされてい
る。ダイパッド２は、後において半導体チップ３が実装
される領域であり、各内部リード５０は、半導体チップ
３とワイヤによって結線される部位であるから、絶縁部
２Ｃを形成することによって半導体チップ３の実装やワ
イヤボンディングが阻害されることはない。In the lead frame 2A of this embodiment, the thickness of the insulating portion 2C is substantially the same as that of the lead frame 2A, so that the die pad 2 and each internal lead 50 are exposed without being covered with the insulating material. It has been. The die pad 2 is a region where the semiconductor chip 3 is mounted later, and each internal lead 50 is a portion connected to the semiconductor chip 3 by a wire. Therefore, the mounting of the semiconductor chip 3 is performed by forming the insulating portion 2C. There is no hindrance to wire bonding.

【００２２】上記構成のリードフレーム２Ａは、たとえ
ばニッケル合金などの金属板をポンチなどを用いて打ち
抜き形成し、あるいはエッチング処理して不要部分を除
去してした後に、上記した矩形領域の隙間を絶縁材料に
よって埋めて絶縁部２Ｃとすることにより製造される。
絶縁材料としては、エポキシ樹脂などの熱硬化性樹脂が
好適に採用される。熱硬化性樹脂として比較的にガラス
転移温度の高いものを採用すれば、後に説明するワイヤ
ボンディング工程や樹脂パッケージング工程においてリ
ードフレーム２Ａが加熱された場合においても、各内部
リード５０の位置ずれを適切に回避することができる。
なお、絶縁材料として熱硬化性樹脂を用いる場合には、
絶縁部２Ｃの形成にはトランスファーモールド法などが
好適に採用される。The lead frame 2A having the above structure is formed by punching a metal plate such as a nickel alloy using a punch or the like, or removing unnecessary portions by etching, and then insulating the gaps in the rectangular regions. It is manufactured by filling the insulating portion 2C with a material.
As the insulating material, a thermosetting resin such as an epoxy resin is preferably used. If a resin having a relatively high glass transition temperature is adopted as the thermosetting resin, even if the lead frame 2A is heated in the wire bonding step or the resin packaging step described later, the displacement of each internal lead 50 can be reduced. Can be avoided appropriately.
When using a thermosetting resin as the insulating material,
A transfer molding method or the like is suitably used for forming the insulating portion 2C.

【００２３】上記構成のリードフレーム２Ａを用いた場
合には、図４ないし図８に示したような半導体装置１が
得られる。この半導体装置１は、ダイパッド２上に実装
された半導体チップ３と、この半導体チップ３とワイヤ
４を介して導通接続された複数のリード端子部５と、を
備えており、半導体チップ３やワイヤ４などが樹脂パッ
ケージ６によって封止された構成とされている。When the lead frame 2A having the above configuration is used, the semiconductor device 1 as shown in FIGS. 4 to 8 is obtained. The semiconductor device 1 includes a semiconductor chip 3 mounted on a die pad 2 and a plurality of lead terminals 5 electrically connected to the semiconductor chip 3 via wires 4. 4 and the like are sealed by a resin package 6.

【００２４】半導体チップ３は、たとえばＩＣやＬＳＩ
などのベアチップであり、図５および図６に良く表れて
いるように接着層７を介してダイパッド２上に機械的に
接続されている。各接着層７は、たとえば熱硬化性樹脂
としてのエポキシ樹脂を含む接着剤などによって形成さ
れている。The semiconductor chip 3 is, for example, an IC or an LSI.
And is mechanically connected to the die pad 2 via the adhesive layer 7 as well shown in FIGS. Each adhesive layer 7 is formed of, for example, an adhesive containing an epoxy resin as a thermosetting resin.

【００２５】リード端子５は、樹脂パッケージ６内に封
止された内部リード５０と、この内部リード５０に連続
するとともに樹脂パッケージ６の外部に形成された外部
リード５１とを有している。各外部リード５１は、クラ
ンク状に折り曲げられており、その先端部が樹脂パッケ
ージ６の底面と同一高さ位置において水平に延びるよう
になされている。すなわち、この水平状とされた部分に
おいてプリント配線基板などと接続されて半導体装置１
がプリント配線基板などに面実装されるようになされて
いる。The lead terminal 5 has an internal lead 50 sealed in the resin package 6 and an external lead 51 connected to the internal lead 50 and formed outside the resin package 6. Each of the external leads 51 is bent in a crank shape, and has a tip portion extending horizontally at the same height position as the bottom surface of the resin package 6. That is, the semiconductor device 1 is connected to a printed wiring board or the like at this horizontal portion.
Are surface-mounted on a printed wiring board or the like.

【００２６】そして、図５ないし図８に良く表れている
ように、隣合う内部リード５０，５０の間、および各内
部リード５０とダイパッド２の間の領域には、絶縁部２
Ｃが形成されている。As shown in FIGS. 5 to 8, the insulating portion 2 is provided between the adjacent internal leads 50 and 50 and between the internal leads 50 and the die pad 2.
C is formed.

【００２７】次に、本願発明に係る製造用リードフレー
ム２Ａを用いた半導体装置の製造方法を簡単に説明す
る。Next, a method of manufacturing a semiconductor device using the manufacturing lead frame 2A according to the present invention will be briefly described.

【００２８】上記のような形態とされたリードフレーム
２Ａを用いる場合には、まずダイパッド２上に半導体チ
ップ３が実装される。具体的には、まずシリンジなどか
ら粘液状とされた接着剤を吐出させてこれをダイパッド
２上に塗布し、この接着剤上に半導体チップ３を載置し
た後に、接着剤を硬化させることによって半導体チップ
３が実装される。なお、接着剤としては、エポキシ樹脂
などの熱硬化性樹脂を含むものが好適に採用される。も
ちろん、接着剤としては、シート状された固体接着剤を
使用してもよいし、また常温硬化性の接着剤を用いても
よい。また、半導体チップ３は、たとえばＩＣやＬＳＩ
などのベアチップである。When using the lead frame 2A having the above-described configuration, first, the semiconductor chip 3 is mounted on the die pad 2. Specifically, first, a viscous adhesive is discharged from a syringe or the like, applied to the die pad 2, the semiconductor chip 3 is placed on the adhesive, and the adhesive is cured. The semiconductor chip 3 is mounted. As the adhesive, a material containing a thermosetting resin such as an epoxy resin is preferably used. Of course, as the adhesive, a sheet-like solid adhesive may be used, or a room temperature curable adhesive may be used. The semiconductor chip 3 is, for example, an IC or an LSI.
Such as bare chips.

【００２９】たとえば、接着剤として熱硬化性樹脂を用
いる場合には、接着剤を加熱する必要がある。接着剤の
加熱は、一般にリードフレーム２Ａ上に接着層を形成し
た後にリードフレーム２Ａを加熱することによって行わ
れる。このため、リードフレーム２Ａが予め加熱される
ことによって各内部リード５０に応力が作用して各内部
リード５０が曲がってしまったり、隣合う内部リード５
０の間の距離が拡狭してしまいかねない。図２および図
３に良く表れているように、本実施形態では内部リード
５０、ダイパッド２およびサポートリード２３によって
形成される隙間の全てに絶縁部２Ｃが形成されているた
め各内部リード５０の剛性が高められているのは上述の
通りである。したがって、本願発明のリードフレーム２
Ａでは、加熱によって各内部リード５０が移動しにくく
なされている。とくに、絶縁部２Ｃをガラス転移温度の
高い熱硬化性樹脂によって形成すれば、各内部リード５
０の移動をより確実に制限することができる。For example, when a thermosetting resin is used as the adhesive, it is necessary to heat the adhesive. The heating of the adhesive is generally performed by heating the lead frame 2A after forming an adhesive layer on the lead frame 2A. For this reason, when the lead frame 2A is heated in advance, a stress acts on each of the internal leads 50, and each of the internal leads 50 is bent.
The distance between zeros may be expanded or contracted. 2 and FIG. 3, in the present embodiment, the insulating portions 2C are formed in all the gaps formed by the internal leads 50, the die pad 2, and the support leads 23, so that the rigidity of each internal lead 50 is increased. Is increased as described above. Therefore, the lead frame 2 of the present invention
In A, the internal leads 50 are hardly moved by heating. In particular, if the insulating portion 2C is formed of a thermosetting resin having a high glass transition temperature, each of the internal leads 5
The movement of 0 can be more reliably limited.

【００３０】次いで、半導体チップ３の上面に形成され
た各端子部（図示略）と、それぞれの端子部に対応する
各内部リード５０との間がワイヤ６によって結線され
る。この工程は、半導体チップ３の端子部について行わ
れるファーストボンディング工程および内部リード５０
について行われるセカンドボンディング工程からなる。
これらの工程においては、ワイヤと端子部や内部リード
５０との間の接続をより確実なものとするために、一般
的にはリードフレーム２Ａを予め加熱した状態において
行われる。したがって、従来であればワイヤボンディン
グ工程においても、上記した半導体チップ３の実装工程
において熱硬化性樹脂を採用した場合と同様に各内部リ
ード５０が位置ずれしやすいが、この工程における各内
部リード５０の位置ずれも絶縁部２Ｃを形成することに
よって適切に回避されている。各内部リード５０は、ワ
イヤと結線されることから、各内部リード５０の位置ず
れが適切に回避されればワイヤボンディング部位の位置
ずれが回避されることとなり、所望通りにワイヤボンデ
ィングを行える。Next, terminals 6 (not shown) formed on the upper surface of the semiconductor chip 3 and internal leads 50 corresponding to the respective terminals are connected by wires 6. This step includes a first bonding step performed on the terminal portion of the semiconductor chip 3 and the internal lead 50.
For the second bonding step.
These steps are generally performed in a state where the lead frame 2A has been heated in advance in order to more reliably connect the wires to the terminal portions and the internal leads 50. Therefore, in the conventional wire bonding process, each internal lead 50 is easily displaced in the same manner as in the case where a thermosetting resin is employed in the mounting process of the semiconductor chip 3 described above. Is properly avoided by forming the insulating portion 2C. Since each of the internal leads 50 is connected to a wire, if the displacement of each of the internal leads 50 is properly avoided, the displacement of the wire bonding portion is avoided, and the wire bonding can be performed as desired.

【００３１】次に、ダイパッド２、半導体チップ３、ワ
イヤ４および内部リード５０が樹脂パッケージ６によっ
て封止される。この工程は、たとえば型締め状態におい
てキャビティ空間を形成する上下の金型を用いたトラン
スファーモールド法などが採用される。この方法では、
一般的に熱硬化性樹脂によって樹脂パッケージ６が形成
されるので、樹脂パッケージング工程においてリードフ
レーム２Ａが加熱されて各内部リード５０に応力が作用
するが、上述した半導体チップ３の実装工程やワイヤボ
ンディング工程と同様に絶縁部２Ｃによって加熱よる各
内部リード５０の位置ずれが回避される。また、トラン
スファーモールド法では、キャビティ空間内を液状化さ
れた樹脂が流動し、この流動樹脂によって各内部リード
５０に応力が作用するが、このような応力に対しても絶
縁部２Ｃを形成することによって対応することができ
る。したがって、本実施形態では、樹脂パッケージング
工程において各内部リード５０が位置ずれし、これによ
ってワイヤ４と内部リード５０との接続部分に大きな応
力が作用することもなく、ワイヤ４の断線を回避するこ
とができる。さらに、本実施形態では、絶縁部２Ｃの厚
みがリードフレーム２Ａと略同一とされているので、絶
縁部２Ｃを形成することに起因して樹脂パッケージ６が
大型化することはない。Next, the die pad 2, the semiconductor chip 3, the wires 4, and the internal leads 50 are sealed with the resin package 6. This step employs, for example, a transfer molding method using upper and lower dies that form a cavity space in a mold-clamped state. in this way,
Generally, since the resin package 6 is formed of a thermosetting resin, the lead frame 2A is heated in the resin packaging process and a stress acts on each internal lead 50. As in the bonding step, the displacement of each of the internal leads 50 due to heating is avoided by the insulating portion 2C. In addition, in the transfer molding method, the liquefied resin flows in the cavity space, and a stress acts on each of the internal leads 50 due to the flowing resin. Can respond. Therefore, in the present embodiment, each of the internal leads 50 is displaced in the resin packaging process, so that a large stress does not act on the connection portion between the wire 4 and the internal lead 50, and the wire 4 is prevented from being disconnected. be able to. Further, in the present embodiment, since the thickness of the insulating portion 2C is substantially the same as that of the lead frame 2A, the size of the resin package 6 does not increase due to the formation of the insulating portion 2C.

【００３２】そして、ダムバーカットやリードカット、
およびリードフォーミング工程などを経て図４ないし図
８に示したような半導体装置１が得られる。Then, a dam bar cut, a lead cut,
The semiconductor device 1 as shown in FIGS. 4 to 8 is obtained through a lead forming step and the like.

【００３３】なお、本実施形態では、各内部リード５
０、ダイパッド２およびサポートリード２３によって形
成される隙間が絶縁材料によって埋められていたが、少
なくとも隣合う内部リード５０，５０の間に形成される
隙間を絶縁材料によって埋めれば、各内部リード５０の
位置ずれを良好に回避することができる。In this embodiment, each of the internal leads 5
0, the gap formed by the die pad 2 and the support lead 23 is filled with the insulating material. However, if at least the gap formed between the adjacent internal leads 50, 50 is filled with the insulating material, the gap of each of the internal leads 50 is reduced. The displacement can be avoided well.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本願発明に係る半導体装置製造用のリードフレ
ームの一例を表す平面図である。FIG. 1 is a plan view illustrating an example of a lead frame for manufacturing a semiconductor device according to the present invention.

【図２】（ａ）ないし（ｄ）は、それぞれ図１のI −I
線ないしIV−IV線に沿う断面図である。2 (a) to 2 (d) are I-I of FIG. 1, respectively.
FIG. 4 is a cross-sectional view taken along line IV-IV.

【図３】図２（ｄ）において楕円で囲んだ領域の拡大図
である。FIG. 3 is an enlarged view of a region surrounded by an ellipse in FIG.

【図４】図１のリードフレームを用いて製造された半導
体装置の一例を表す全体斜視図である。FIG. 4 is an overall perspective view illustrating an example of a semiconductor device manufactured using the lead frame of FIG.

【図５】図４のV −V 線に沿う断面図である。FIG. 5 is a sectional view taken along line VV of FIG. 4;

【図６】図４のVI−VI線に沿う断面図である。6 is a sectional view taken along the line VI-VI in FIG.

【図７】図４のVII −VII 線に沿う断面図である。FIG. 7 is a sectional view taken along line VII-VII in FIG.

【図８】図４のVIII−VIII線に沿う断面図である。FIG. 8 is a sectional view taken along line VIII-VIII in FIG.

【図９】リードフレームにより製造された半導体装置の
一例を説明するための断面図である。FIG. 9 is a cross-sectional view illustrating an example of a semiconductor device manufactured using a lead frame.

【図１０】図１０の半導体装置の製造に用いられる従来
のリードフレームの一例を表す平面図である。FIG. 10 is a plan view illustrating an example of a conventional lead frame used for manufacturing the semiconductor device of FIG.

【符号の説明】[Explanation of symbols]

１ 半導体装置 ２ ダイパッド ３ 半導体チップ ２Ａ リードフレーム ２Ｃ 絶縁部 ２３ サポートリード ５０ 内部リード ５１ 外部リード DESCRIPTION OF SYMBOLS 1 Semiconductor device 2 Die pad 3 Semiconductor chip 2A Lead frame 2C Insulation part 23 Support lead 50 Internal lead 51 External lead

Claims (5)

【特許請求の範囲】[Claims] 【請求項１】 半導体チップが実装されるダイパッドが
サポートリードを介して支持され、かつ上記ダイパッド
に向けて先端部が延びるようにして複数の内部リードが
設けられた半導体装置製造用のリードフレームであっ
て、 隣り合う内部リードの間が、内部リードの全長にわたっ
て絶縁材料によって埋められていることを特徴とする、
半導体装置製造用のリードフレーム。1. A lead frame for manufacturing a semiconductor device, wherein a die pad on which a semiconductor chip is mounted is supported via a support lead, and a plurality of internal leads are provided so that a tip portion extends toward the die pad. Wherein the space between adjacent internal leads is filled with an insulating material over the entire length of the internal leads.
Lead frame for manufacturing semiconductor devices. 【請求項２】 上記ダイパッド、サポートリード、およ
び各内部リードの間に形成された隙間が、絶縁材料によ
って埋められている、請求項１に記載の半導体装置製造
用のリードフレーム。2. The lead frame for manufacturing a semiconductor device according to claim 1, wherein a gap formed between the die pad, the support lead, and each internal lead is filled with an insulating material. 【請求項３】 上記絶縁材料部分の厚みが、上記ダイパ
ッドないし各内部リードと同一または略同一とされてい
る、請求項１または２に記載の半導体装置製造用のリー
ドフレーム。3. The lead frame for manufacturing a semiconductor device according to claim 1, wherein the thickness of the insulating material portion is the same or substantially the same as the die pad or each internal lead. 【請求項４】 上記絶縁材料は、熱硬化性樹脂である、
請求項１ないし３のいずれかに記載の半導体装置製造用
のリードフレーム。4. The insulating material is a thermosetting resin.
A lead frame for manufacturing a semiconductor device according to claim 1. 【請求項５】 請求項１ないし４のいずれかに記載した
半導体装置製造用のリードフレームから製造されたこと
を特徴とする、半導体装置。5. A semiconductor device manufactured from the lead frame for manufacturing a semiconductor device according to claim 1.
JP28263998A 1998-10-05 1998-10-05 Lead frame for manufacturing semiconductor device and semiconductor device manufactured with it Pending JP2000114447A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28263998A JP2000114447A (en) 1998-10-05 1998-10-05 Lead frame for manufacturing semiconductor device and semiconductor device manufactured with it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28263998A JP2000114447A (en) 1998-10-05 1998-10-05 Lead frame for manufacturing semiconductor device and semiconductor device manufactured with it

Publications (1)

Publication Number Publication Date
JP2000114447A true JP2000114447A (en) 2000-04-21

Family

ID=17655143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28263998A Pending JP2000114447A (en) 1998-10-05 1998-10-05 Lead frame for manufacturing semiconductor device and semiconductor device manufactured with it

Country Status (1)

Country Link
JP (1) JP2000114447A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100726039B1 (en) * 2005-11-17 2007-06-08 엘에스전선 주식회사 Multi-layered lead frame and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100726039B1 (en) * 2005-11-17 2007-06-08 엘에스전선 주식회사 Multi-layered lead frame and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US4987475A (en) Alignment of leads for ceramic integrated circuit packages
US5554886A (en) Lead frame and semiconductor package with such lead frame
JP3797992B2 (en) Semiconductor device
US5568363A (en) Surface mount components and semifinished products thereof
US6777262B2 (en) Method of packaging a semiconductor device having gull-wing leads with thinner end portions
JP2001326295A (en) Semiconductor device and frame for manufacturing the same
KR20060042872A (en) A method of surface mounting a semiconductor device
KR100636776B1 (en) Semiconductor device and method of manufacture thereof
US20230068748A1 (en) Leaded semiconductor device package
JP2003282809A (en) Semiconductor device and its manufacturing method
EP0086724A2 (en) Integrated circuit lead frame with improved power dissipation
JP2007201324A (en) Mounting structure of electronic device and mounting method for electronic component
CN107534036B (en) Lead frame for electronic system with vertically stacked chips and assemblies
JP3825197B2 (en) Semiconductor device
JP2004247613A (en) Semiconductor device and its manufacturing process
JP2000114447A (en) Lead frame for manufacturing semiconductor device and semiconductor device manufactured with it
US20070013039A1 (en) Package substrate and semiconductor package using the same
EP0474224B1 (en) Semiconductor device comprising a plurality of semiconductor chips
JP7215344B2 (en) semiconductor equipment
JP3061715B2 (en) Resin-sealed semiconductor device
JP4747188B2 (en) Manufacturing method of semiconductor device
JP2998726B2 (en) Semiconductor device and manufacturing method thereof
JP2912767B2 (en) Electronic component package structure and method of manufacturing the same
JP2700491B2 (en) Method for manufacturing semiconductor device
JPH08264705A (en) Semiconductor device and package structure and packaging method using the same