JP2000114364A - 金属素子アイソレ―ション方法 - Google Patents

金属素子アイソレ―ション方法

Info

Publication number
JP2000114364A
JP2000114364A JP11271772A JP27177299A JP2000114364A JP 2000114364 A JP2000114364 A JP 2000114364A JP 11271772 A JP11271772 A JP 11271772A JP 27177299 A JP27177299 A JP 27177299A JP 2000114364 A JP2000114364 A JP 2000114364A
Authority
JP
Japan
Prior art keywords
layer
germanium
polycrystalline germanium
insulating material
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11271772A
Other languages
English (en)
Other versions
JP4677068B2 (ja
Inventor
Jerome Alieu
ジェローム・アリュー
Christophe Lair
クリストフ・レール
Michel Haond
ミシェル・ハオン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ST MICROELECTRONICS
Original Assignee
ST MICROELECTRONICS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ST MICROELECTRONICS filed Critical ST MICROELECTRONICS
Publication of JP2000114364A publication Critical patent/JP2000114364A/ja
Application granted granted Critical
Publication of JP4677068B2 publication Critical patent/JP4677068B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 集積回路の完全性を損なわず、また、集積
回路を製造する際に使用される機械を汚染することなく
回路内の金属素子の空気アイソレーションを実現する。 【解決手段】集積回路の金属化レベルの少なくともいく
つかの導電性金属素子の金属間および/または金属内空
気アイソレーションを実現するため、まず基板上の導電
性金属素子間の相互接続空隙に多結晶ゲルマニウムを堆
積する。ゲルマニウムは化学的機械的に研磨される。金
属素子上および多結晶ゲルマニウム上に絶縁材料層を堆
積し、この絶縁材料層上にフォトレジスト樹脂マスクを
形成する。絶縁材料層を異方性エッチングして、この層
の中に、多結晶ゲルマニウムに対向する開口部を形成す
る。多結晶ゲルマニウムを水溶液またはプラズマによっ
て除去して、空気充填された相互接続空隙を形成する。
さらにカプセル層を堆積して相互接続空隙を封止する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、一般に、集積回
路の多様な金属化(メタライゼーション)レベルの導電性
金属素子のアイソレーションに関し、特に、集積回路の
導電性金属素子のそのようなアイソレーションを空気を
使用して実現するためのプロセスに関する。
【０００２】さらに、この発明は、集積回路の多様な金
属化レベルの少なくともいくつかの導電性金属素子が空
気によって互いにアイソレートされる集積回路に関す
る。
【０００３】
【従来の技術】集積回路の動作速度は、その全キャパシ
タンス(C)に依存する。この全キャパシタンスは、半導
体デバイスのキャパシタンス(接合キャパシタンス、ゲ
ート-ドレイン・キャパシタンス等)および相互接続キャ
パシタンスからなる。
【０００４】相互接続キャパシタンスは、それ自体２つ
のキャパシタンスからなり、一般に金属内(intrametall
ic)キャパシタンスと呼ばれる同じ金属化レベルの導電
性金属素子間のキャパシタンスと、一般に金属間(inter
metallic)キャパシタンスと呼ばれる集積回路の２つの
連続する金属化レベルの導電性金属素子間のキャパシタ
ンスからなる。
【０００５】デバイスのキャパシタンスおよび相互接続
キャパシタンスは、それぞれ集積回路の全キャパシタン
スの約30％および約70％を示す。従って、これらの２つ
のキャパシタンスのうち大きいもの、すなわち相互接続
キャパシタンスを低減する利点は、すぐに明らかであ
る。さらに、相互接続キャパシタンスの中で、金属内キ
ャパシタンスが最も大きい成分である。
【０００６】空気は、最も低い誘電率をもつ最もよく知
られた誘電体である。従って、集積回路内の金属間およ
び金属内アイソレーションを空気によって達成できるこ
とが望ましい。
【０００７】M.B. Anand、Masaki YamadaおよびHideki
Shibataによる論文「Use of Gas asLow-k Interlayer D
ielectric in LSI's: Demonstration of Feasibility」
(I.E.E.E. Transactions on Electron Devices,Vol.44,
No.11,1997年11月)は、金属内空気アイソレーションを
達成するためのプロセスを示している。
【０００８】このプロセスによれば、炭素層が、２つの
隣接する金属化レベルを分離する絶縁薄膜上にスパッタ
リングによって堆積され、この炭素層は、相互接続の導
電性金属素子について要求されるものと等しい厚さであ
る。次に、導電性金属素子を収容するためのくぼみが、
炭素薄膜の中に形成され、これらのくぼみの中に化学蒸
着または物理蒸着によって金属が堆積される。その後、
組立体は、従来の化学的機械的研摩を受け、くぼみの中
に相互接続の導電性金属素子を形成する。概して約50nm
の厚さをもつ絶縁材料の薄層が表面全体に堆積され、例
えば二酸化ケイ素の薄膜がスパッタリングによって堆積
される。次に、組立体は、典型的に約450℃の温度の酸
素雰囲気中でオーブン熱処理を受ける。酸素が、絶縁材
料薄膜を通って拡散し、炭素と反応してそれを二酸化炭
素に変換する。従って、導電性金属素子間の空隙は、ガ
スで充填されることになる。
【０００９】さらに、この論文は、金属間および金属内
アイソレーションを達成するためにこのプロセスを使用
することができると述べている。
【００１０】炭素は、集積回路の製造に使用される機械
の容認できない汚染物質であるため、上記の論文の中で
記述されているプロセスの主な欠点は、炭素の使用であ
る。
【００１１】このプロセスの別の欠点は、炭素を酸化さ
せ、それをCO2に変換するために、450℃という高温の酸
素雰囲気中でオーブン加熱を必要とすることであり、そ
のような高温は、集積回路の完全性を損なうことがあ
る。さらに、空気アイソレーションを達成するため、形
成されるC02が、Si02の薄層を通って拡散しなければな
らず、これは、明らかにプロセスの効率を低減する。
【００１２】
【発明が解決しようとする課題】従って、この発明の目
的は、先行技術の欠点を改善する、集積回路内の金属間
および/または金属内空気アイソレーションを実現する
ためのプロセスを提供することである。
【００１３】特に、この発明の対象は、炭素の使用を避
けるようなプロセスである。
【００１４】さらに、この発明の対象は、簡単で迅速
な、集積回路の製造に使用される機械を汚染する危険を
おかさないプロセスである。
【００１５】
【課題を解決するための手段】この発明によると、上記
の目的は、集積回路の複数の金属化レベルの少なくとも
いくつかの導電性金属素子金属間および/または金属内
空気アイソレーションを実現するプロセスによって満た
され、このプロセスは、a)上記導電性金属素子間の少な
くともいくつかの相互接続空隙(相互接続間隙)に多結晶
ゲルマニウムを堆積し、b)多結晶ゲルマニウムを除去し
て、上記導電性金属素子間に空気を充填された相互接続
空隙を形成すること、を含むことによって特徴付けられ
る。
【００１６】多結晶ゲルマニウムは、この発明のプロセ
スにおける特有の材料である。ゲルマニウムは、室温
で、例えば酸素または酸化剤のような酸素と強く反応し
て、容易に除去できる化合物すなわち揮発性のGeO、水
に溶けるGe02、および希釈した酸に溶けるGeOH4を形成
するからである。
【００１７】それゆえ、例えば水、過酸化水素、または
希釈したH2S04水溶液に溶けることによる適当な酸素化
学によって多結晶ゲルマニウムを除去し、ゲルマニウム
の代わりに相互接続アイソレーションのための空気のみ
を残すことは非常に容易である。
【００１８】適当な酸素化学によるこの溶解は、室温で
実施することができるという利点をもつ。当然ながら、
ゲルマニウムを除去するプロセスを速めるたえ、室温よ
り高いが概して200℃を越えない温度でプロセスを実行
することもできる。
【００１９】さらに、酸素またはオゾン・プラズマのよ
うな酸化プラズマによってゲルマニウムを除去すること
も可能である。
【００２０】最後に、ゲルマニウムは、シリコンの汚染
物質ではないので、集積回路の製造およびシリコン技術
において批判的な化学元素ではない。
【００２１】望まれる場合、多結晶ゲルマニウムを堆積
する前に、例えばSi02のような絶縁層を堆積して、金属
素子がゲルマニウムと直接接触しないようにすることが
可能である。
【００２２】この発明のプロセスの第１の好ましい形態
で、同じ金属化レベルの導電性金属素子間の金属内空気
アイソレーションが実現され、これは、(1)金属素子間
の相互接続空隙内に多結晶ゲルマニウムを堆積し、(2)
金属素子上および多結晶ゲルマニウム上に絶縁材料層を
堆積し、(3)絶縁材料層上にフォトレジスト樹脂マスク
を形成し、(4)絶縁材料層を異方性エッチングして、こ
の層の中に、多結晶ゲルマニウムと対向する開口部を形
成し、(5)多結晶ゲルマニウムを除去して、空気を充填
された相互接続空隙を生成すること、を含むことによっ
て特徴付けられる。
【００２３】多結晶ゲルマニウムがいったん除去される
と、絶縁カプセル化材料層を堆積して、空気を充填され
た相互接続空隙を封止することができる。
【００２４】変形として、相互接続空隙のいくつかを絶
縁カプセル化材料または別の固体絶縁材料で充填するこ
とができる。
【００２５】この発明のプロセスの第２の好ましい形態
で、集積回路の複数の金属化レベルの少なくともいくつ
かの導電性金属素子間の金属間および金属内空気アイソ
レーションが実現され、これは、(1)金属化レベル(i)の
導電性金属素子間およびその上に多結晶ゲルマニウムを
堆積し、(2)この金属化レベル(i)について所望の金属バ
イアを形成し、このバイアの形成は、結果的に多結晶ゲ
ルマニウム堆積層の表面上に絶縁材料層を残し、(3)ゲ
ルマニウム堆積層を被覆する絶縁材料層の表面上に、隣
接する金属化レベル(i+1)の導電性金属素子を形成し、
(4)ゲルマニウム堆積層の表面を被覆する絶縁材料層を
エッチングして、隣接する金属化レベル(i+1)の金属素
子間の選択された箇所でゲルマニウム堆積層を露出さ
せ、(5)所望の数の金属化レベルが得られるまでステッ
プ(1)ないし(4)を繰り返して所望の数の金属化レベルの
スタックを形成し、そのスタックの中で、上記ゲルマニ
ウム堆積層は該スタックの表面まで途切れないひとかた
まりのゲルマニウムを形成し、(6)途切れないひとかた
まりのゲルマニウムを除去して、空気を充填された相互
接続空隙を形成すること、を含むことによって特徴付け
られる。
【００２６】この発明のプロセスの第３の好ましい形態
で、集積回路の複数の金属化レベルの少なくともいくつ
かの導電性金属素子間の金属間および金属内空気アイソ
レーションが実現され、これは、(1)金属化レベル(i)の
導電性金属素子間およびその上に多結晶ゲルマニウムを
堆積し、(2)この金属化レベル(i)について所望の金属バ
イアを形成し、このバイアの形成は、結果的に多結晶ゲ
ルマニウム堆積層の表面上に絶縁材料層を残し、(3)ゲ
ルマニウム堆積層を被覆する絶縁材料層の表面上に、隣
接する金属化レベル(i+1)の導電性金属素子を形成し、
(4)ゲルマニウム堆積層の表面を被覆する絶縁材料層を
エッチングし、隣接する金属化レベル(i+1)の金属素子
間の選択された箇所でゲルマニウム堆積層を露出させ、
(5)ゲルマニウムを除去して、金属化レベル内に空気を
充填された相互接続空隙を形成し、(6)絶縁材料の金属
間層を堆積して、金属化レベル(i)の空気を充填された
相互接続空隙を封止し、(7)空気を充填された相互接続
空隙をもつ所望の数の金属化レベルのスタックが得られ
るまでステップ(1)ないしステップ(6)を繰り返すこと、
によって特徴付けられる。
【００２７】説明の残りの部分は、添付の図面を参照す
る。
【００２８】
【発明の実施の形態】図1aないし図1fを参照して、金属
内空気アイソレーションの実現に対するこの発明のプロ
セスの適用を説明する。
【００２９】基板10上は、構築された絶縁体層(接点ま
たはバイア)で被覆されたシリコン半導体基板、または
構築された絶縁体層(接点またはバイア)で被覆された集
積回路の金属化レベルでありうる。この基板10上に導電
性金属素子11を従来の方法で形成した後、プロセスは、
はじめに図1aに示すように例えば化学蒸着によってゲル
マニウム層を堆積し、この層を化学的機械的に研摩し、
金属素子11間の相互接続空隙を多結晶ゲルマニウム12で
充填する。
【００３０】選択的に、多結晶ゲルマニウム12が堆積さ
れる前に、一般には約20nmの厚さである5ないし50nmの
厚さのSi02薄膜のような保護薄膜を導電性金属素子11上
および基板10の解放された表面上に堆積することができ
る。この保護薄膜の堆積は、化学蒸着(CVD)または物理
蒸着(PVD)のような任意の従来の方法で実施することが
できる。この保護薄膜の目的は、本質的に、集積回路を
製造するその後のステップの間、金属素子11を保護する
ことである。この保護酸化膜の存在は、堆積された多結
晶ゲルマニウムの化学的機械的研摩が従来の方法で実施
されて、その処理が酸化層で止まることを可能にする。
【００３１】次に、図1bに示すように、例えば化学蒸着
によって堆積されるSiO2薄膜のような絶縁材料薄膜13が
従来の方法で堆積され、この薄膜は、保護酸化薄膜です
でにコーティングされている金属素子および相互接続空
隙内に堆積された多結晶ゲルマニウム12を被覆する。
【００３２】次に、フォトレジスト樹脂マスク14が、再
び従来の方法で絶縁材料薄膜13上に形成される(図1c)。
図1dに示すように、プロセスは、続いて、例えば従来の
Si02薄膜の異方性エッチングを使用して絶縁薄膜13をエ
ッチングし、同様に従来の方法でフォトレジスト樹脂マ
スク14を除去する。絶縁薄膜13のエッチングは、くぼみ
を形成して金属素子11間の多結晶ゲルマニウム12を露出
させる。
【００３３】図1eに示すように、プロセスは、続いて
水、過酸化水素溶液または希釈した硫酸溶液のような酸
化水溶液の作用によって、あるいは酸素またはオゾン・
プラズマのような酸化プラズマによって、ゲルマニウム
を除去し、空気を充填した相互接続空隙15を得る。
【００３４】多結晶ゲルマニウム12を除去する前に、フ
ォトレジスト樹脂マスク14を必ずしも除去しなくてよ
い。このフォトレジスト樹脂の除去は、多結晶シリコン
ゲルマニウムが除去された後、またはその除去と同時に
実施しても同等である。樹脂は、例えば酸素またはオゾ
ン・プラズマによって従来の方法で除去することもでき
る。
【００３５】次に、図1fに示すように、例えばSiO2、Si
OF、または水酸化シルセスキオキサン(silsesquixane h
ydride:SQH)の薄膜のような絶縁薄膜16が、従来の方法
で堆積されアニールされる。
【００３６】集積回路の製造は、例えばオルトケイ酸テ
トラエチル(tetraethyl orthosilicate:TEOS)から形成
される層のようなカプセル化層を堆積し、化学的機械的
に研摩し、そして標準的なステップを実施することによ
って、従来の方法で続けることができる。
【００３７】相互接続空隙15が、絶縁薄膜16およびカプ
セル化層の材料で埋められることを防ぐため、堆積組成
の粘性を調整し、あるいはエッチングされる開口部の側
面を調整することができる。従って、エッチングされる
開口部が多くとも0.2μmのサイズであれば、その後の層
の材料が相互接続空隙を埋めることは妨げられる。
【００３８】図2aないし図2dを参照して、この発明のプ
ロセスに従う空気および固体絶縁材料を使用した複合型
アイソレーションの実現を説明する。
【００３９】上述したように、プロセスは、例えば酸化
シリコンからなる薄い保護層を金属素子11上に堆積する
ことから始まり、続いて多結晶ゲルマニウム層を堆積
し、この層を化学的機械的に研磨する。この処理は、保
護酸化シリコン層が存在するとき、選択的に酸化物で止
まり、金属素子11間の相互接続空隙を多結晶ゲルマニウ
ム12で充填する。また、上述と同様に、図2aに示すよう
に、酸化シリコン薄膜のような絶縁材料薄膜13と、異な
る大きさの開口部14aおよび14bをもつフォトレジスト樹
脂マスク14が、連続して形成される。
【００４０】前述したように、プロセスは、続いて酸化
シリコン薄膜13をエッチングし、フォトレジスト樹脂マ
スク14を除去して、導電性金属素子11間に堆積された多
結晶ゲルマニウムと対向する異なる大きさの開口部13a
および13bを酸化シリコン薄膜13の中に形成する(図2
b)。
【００４１】こうして、例えば開口部13aは、非常に小
さいサイズ(≦0.2μm)であり、開口部13bは、大きいサ
イズ(＞＞0.2μm)でありうる。
【００４２】図2cに示すように、多結晶ゲルマニウム
は、前述と同様に除去される。
【００４３】フォトレジスト樹脂マスクの除去は、多結
晶ゲルマニウム除去後、またはそれと同時に実施されて
も同等である。
【００４４】プロセスは、例えばSiOFまたは水酸化シル
セスキオキサン(SQH)の酸化シリコン層のような絶縁材
料層16を従来の方法で堆積しアニールして終わる。この
絶縁材料層16は、図2dに示すように、開口13aおよび13b
の大きさの違いにより、小さいサイズの開口部13aには
入り込まずに相互接続空隙を封止し、空気アイソレーシ
ョンを実現するのに対し、大きい開口部13bには入り込
み、他方の相互接続空隙を固体材料でアイソレートす
る。
【００４５】そしてオルトケイ酸テトラエチルのような
カプセル化層が、一般に従来の方法で堆積され、化学的
機械的研摩を受ける。集積回路は、標準的な方法で完成
する。
【００４６】図3aないし図3i、図4aないし図4b、図5aな
いし図5dを参照して、金属間および金属内空気アイソレ
ーションの実現を説明する。
【００４７】良く知られているように、集積回路の異な
る金属化レベルの導電性金属素子間の必要な電気接続
は、「バイア」すなわち１つの金属化レベルの金属素子
を隣接する金属化レベルの対応する金属素子に電気的に
接続する金属充填された通路によって達成される。
【００４８】この発明に従うプロセスにおけるそのよう
なバイアの形成を、図3aないし図3iに関連して述べる。
【００４９】この発明に従うバイアの形成は、基板30の
表面上に多結晶ゲルマニウム層32iを堆積することから
始まる。この基板30は、構築された絶縁体層(接点また
はバイア)または低い金属化レベル層でコーティングさ
れた半導体シリコン基板であり、導電性金属素子31iを
もつ(図3a)。多結晶ゲルマニウム層32iは、化学蒸着に
よる従来の方法で堆積することができ、その後、一般に
化学的機械的研磨処理が続く。しかし、多結晶ゲルマニ
ウムの堆積層は、２つの連続する金属化レベル間のバイ
アの形成を可能にするに十分な厚さでなければならな
い。すなわち、多結晶ゲルマニウム層は、相互接続空隙
を埋めるだけではなく、バイアを形成するに十分な厚
さ、典型的には約1μmの厚さで金属素子31iを被覆す
る。
【００５０】プロセスは、図3bに示すように、例えばプ
ラズマ励起化学蒸着によって窒化ケイ素(Si3N4)層のよ
うなストップ層33iを堆積し、酸化シリコン層のような
ハード・マスクの形成に役立つ層34iを従来の方法で堆
積する。
【００５１】図3cに示すように、フォトレジスト樹脂マ
スク35iが、層34i上に形成される。
【００５２】層34iが、従来の方法でエッチングされ、
この処理はストップ層33iで止まる。樹脂マスクが除去
され、ハード・マスクを形成する。
【００５３】次に、図3eに示すように、ストップ層33i
およびゲルマニウム層32iがエッチングされ、導電性金
属素子31iまで通路またはバイア36iを形成する。
【００５４】プロセスは、続いて、酸化シリコン薄層の
ようにバイア36iを保護する層37iを従来の方法で堆積
し、バイアの底部の酸化物をエッチングで除去して、例
えばチタン層38i、窒化チタン層39iのようなバイア保護
層を連続して堆積する。最後にタングステン40iのよう
な金属でバイアを埋める(図3fおよび図3g)。
【００５５】図3hに示すように、プロセスは、化学的機
械的研摩処理を続け、この処理はストップ層33iで止ま
り、金属充填されたバイア40iを露出させる。
【００５６】上述したバイア形成プロセスは、多結晶ゲ
ルマニウム層の使用を除いて従来通りである。
【００５７】もちろん、使用されるバイア・エッチング
プロセスは、多結晶ゲルマニウムの異方性エッチングを
許さなければならない。多結晶ゲルマニウムをエッチン
グするための１つのプロセスは、Cl2、およびN2もしく
はNH3、またはN2/NH3混合である混合ガスを使用する高
密度ガスプラズマの使用を含む。
【００５８】図3iに示すように、すぐ上の金属化レベル
i+1の導電性金属素子31i+1が従来の方法で形成される。
【００５９】この発明に従って、連続する金属化レベル
を形成し、空気アイソレーションを実現する２つの方法
がある。
【００６０】図4aおよび図4bに示す第１の方法で、金属
化レベルiのストップ層33iをエッチングするステップが
実施され、下にある多結晶ゲルマニウム32iを露出させ
る(図4a)。金属化レベルi+1の新しい多結晶ゲルマニウ
ム層32i+1が、金属化レベルiのゲルマニウム層32iと同
様に化学蒸着によって堆積される。上のレベルi+2のバ
イアが、上述したように形成される。この処理は、金属
化レベルの所望の数を得るのに必要な回数だけ繰り返さ
れる。
【００６１】全ての金属化レベルが形成されると、全て
の金属化レベルの多結晶ゲルマニウム堆積層は、最後の
上のレベルまで単一のかたまりを形成し、ゲルマニウム
のかたまり全体は、１つの処理で除去される。この除去
は、上述したように、酸化化学によって実行することが
できる。
【００６２】集積回路は、例えば最後の金属化レベル上
にカプセル化層を堆積することによって完成し、全ての
金属化レベルの金属間および金属内空気アイソレーショ
ンを実現する。
【００６３】変形として、図5aないし図5dに示すよう
に、ストップ層33iがエッチングされた後、例えば酸化
シリコン層41i+1のような薄い絶縁層を堆積し(図5a)、
この絶縁層上に樹脂マスク42i+1を形成し、従来の方法
で絶縁層をエッチングする(図5b)ことが可能である。
【００６４】この段階で、図5cに示すように、プロセス
は、樹脂マスクを除去し、ゲルマニウムを除去すること
を続ける。プロセスは、続いて図5dに示すように酸化物
のような保護層43i+1を堆積し、相互接続空隙を封止し
て空気アイソレーションを達成する。
【００６５】プロセスは、続いて図3aないし図3iに示す
バイアを形成するステップおよび図5aないし図5dに示す
空気アイソレーションを実現するステップを繰り返すこ
とによって、金属化レベルi+2を形成することができ
る。この場合、空気アイソレーションは、金属化レベル
ごとに実現される。
【００６６】もちろん、図5aないし図5dに示すプロセス
の例で、上述したように空気および絶縁材料を使用する
複合型アイソレーションを実現することができる。
【００６７】
【発明の効果】本発明によれば、集積回路の完全性を損
なわず、また、集積回路を製造する際に使用される機械
を汚染することなく回路内の金属素子のアイソレーショ
ンを実現することができる。
【図面の簡単な説明】
【図１】図１aないし図1fは、この発明のプロセスに従
って金属内空気アイソレーションを実現する際の主要ス
テップを示す図。
【図２】図2aないし図2dは、空気および従来の固体絶縁
材料を使用した複合型金属内アイソレーションを実現す
る際の主要ステップを示す図。
【図３】図3aないし図3iは、この発明に従って金属間お
よび金属内空間アイソレーションを実現するプロセスの
中でバイアを形成する際の主要ステップを示す図。
【図４】図4aおよび図4bは、この発明のプロセスの第１
の実施例に従って、バイアが形成された後、金属間およ
び金属内空気アイソレーションを実現する際の主要ステ
ップを示す図。
【図５】図5aないし図5dは、この発明のプロセスの別の
実施例に従って、バイアが形成された後、金属間および
金属内空気アイソレーションを実現する際の多様なステ
ップを示す図。
【符号の説明】
１０ 基板 １１ 導電性金属素子 １２ 多結晶ゲルマニウム １３ 絶縁膜 １４ フォトレジスト １６ 絶縁層
フロントページの続き (72)発明者 ミシェル・ハオン フランス、エフ−38920、クロール、リ ュ・ジェシー・オーエンズ 14

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】集積回路の複数の金属化レベルの少なくと
    もいくつかの導電性金属素子の間の金属間または金属内
    アイソレーションを実現する方法であって、上記導電性
    金属素子間の少なくともいくつかの相互接続空隙に多結
    晶ゲルマニウムを堆積し、上記ゲルマニウムを除去して
    上記導電性金属素子間に空気を充填された相互接続空隙
    を形成することを含む、金属素子アイソレーション方
    法。
  2. 【請求項２】上記金属素子が上記多結晶ゲルマニウムと
    直接接触しないように、上記多結晶ゲルマニウムの堆積
    前に絶縁層を堆積することを含む、請求項１に記載の金
    属素子アイソレーション方法。
  3. 【請求項３】同じ金属化レベルの導電性金属素子間の金
    属内空気アイソレーションを実現するため、 (1)上記金属素子間の相互接続空隙に多結晶ゲルマニウ
    ムを堆積し、 (2)上記金属素子上および上記多結晶ゲルマニウム上に
    絶縁材料層を堆積し、 (3)上記絶縁材料層上にフォトレジスト樹脂マスクを形
    成し、 (4)上記絶縁材料層を異方性エッチングして、この層の
    中に上記多結晶ゲルマニウムに対向する開口部を形成
    し、 (5)上記多結晶ゲルマニウムを除去して、空気を充填さ
    れた相互接続空隙を形成すること、を含む、請求項１ま
    たは請求項２に記載の金属素子アイソレーション方法。
  4. 【請求項４】さらに、上記多結晶ゲルマニウムが除去さ
    れた後もしくは前、またはこの除去と同時に上記樹脂マ
    スクを除去することを含む、請求項３に記載の金属素子
    アイソレーション方法。
  5. 【請求項５】絶縁カプセル化材料層を堆積して上記相互
    接続空隙を封止すること含む、請求項３または請求項４
    に記載の金属素子アイソレーション方法。
  6. 【請求項６】上記絶縁カプセル化材料層は、上記相互接
    続空隙のうちのいくつかが絶縁カプセル化材料で埋まる
    ように堆積される、請求項５に記載の金属素子アイソレ
    ーション方法。
  7. 【請求項７】集積回路の複数の金属化レベルの少なくと
    もいくつかの導電性金属素子の間の金属間および金属内
    空気アイソレーションを実現するため、 (1)ある金属化レベルの導電性金属素子間およびその上
    に多結晶ゲルマニウムを堆積し、 (2)上記金属化レベルについて所望の金属バイアを形成
    し、このバイアの形成は、結果的に多結晶ゲルマニウム
    堆積層の表面上に絶縁材料層を残し、 (3)上記ゲルマニウム堆積層を被覆する上記絶縁材料層
    の表面上に、隣接する金属化レベルの導電性金属素子を
    形成し、 (4)上記ゲルマニウム堆積層の表面を被覆する上記絶縁
    材料層をエッチングして、上記隣接する金属化レベルの
    上記金属素子間の選択された箇所で上記ゲルマニウム堆
    積層を露出させ、 (5)所望の数の金属化レベルが得られるまで上記ステッ
    プ(1)ないし(4)を繰り返して所望の数の金属化レベルの
    スタックを形成し、そのスタックの中で、上記ゲルマニ
    ウム堆積層は該スタックの表面まで途切れないひとかた
    まりのゲルマニウムを形成し、 (6)上記途切れないひとかたまりのゲルマニウムを除去
    して、空気を充填された相互接続空隙を形成する、請求
    項１に記載の金属素子アイソレーション方法。
  8. 【請求項８】最も外側の金属化レベルの表面上に絶縁カ
    プセル化材料層を堆積して、上記相互接続空隙を封止す
    ることを含む、請求項７に記載の金属素子アイソレーシ
    ョン方法。
  9. 【請求項９】集積回路の複数の金属化レベルの少なくと
    もいくつかの導電性金属素子の間の金属間および金属内
    空気アイソレーションを達成するため、 (1)ある金属化レベルの導電性金属素子間およびその上
    に多結晶ゲルマニウムを堆積し、 (2)上記金属化レベルについて所望の金属バイアを形成
    し、このバイアの形成は、結果的に多結晶ゲルマニウム
    堆積層の表面上に絶縁材料層を残し、 (3)上記ゲルマニウム堆積層を被覆する上記絶縁材料層
    の表面上に、隣接する金属化レベルの導電性金属素子を
    形成し、 (4)上記ゲルマニウム堆積層の表面を被覆する上記絶縁
    材料層をエッチングして、上記隣接する金属化レベルの
    上記金属素子間の選択された箇所で上記ゲルマニウム堆
    積層を露出させ、 (5)上記ゲルマニウムを除去して、上記金属化レベル内
    に空気を充填された相互接続空隙を形成し、 (6)金属間絶縁材料層を堆積して、上記金属化レベルの
    上記空気を充填された相互接続空隙を封止し、 (7)上記空気を充填された相互接続空隙をもつ所望の数
    の金属化レベルのスタックが得られるまで上記ステップ
    (1)ないし(6)を繰り返す、請求項１に記載の金属素子ア
    イソレーション方法。
  10. 【請求項１０】上記多結晶ゲルマニウムの除去は、室温
    から200℃までの範囲の温度で酸化溶液と上記ゲルマニ
    ウムを接触させることを伴う、請求項１ないし請求項９
    のいずれかに記載の金属素子アイソレーション方法。
  11. 【請求項１１】上記酸化溶液は、水、過酸化水素水溶
    液、または希釈したH2S04水溶液である、請求項１０に
    記載の金属素子アイソレーション方法。
  12. 【請求項１２】上記多結晶ゲルマニウムは、酸素または
    オゾン・プラズマによって除去される、請求項１ないし
    請求項９のいずれかに記載の金属素子アイソレーション
    方法。
JP27177299A 1998-10-05 1999-09-27 導電性金属素子間のアイソレーション方法 Expired - Lifetime JP4677068B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9812444 1998-10-05
FR9812444A FR2784230B1 (fr) 1998-10-05 1998-10-05 Procede de realisation d'un isolement inter et/ou intra-metallique par air dans un circuit integre et circuit integre obtenu

Publications (2)

Publication Number Publication Date
JP2000114364A true JP2000114364A (ja) 2000-04-21
JP4677068B2 JP4677068B2 (ja) 2011-04-27

Family

ID=9531200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27177299A Expired - Lifetime JP4677068B2 (ja) 1998-10-05 1999-09-27 導電性金属素子間のアイソレーション方法

Country Status (5)

Country Link
US (1) US6812113B1 (ja)
EP (1) EP1014439B1 (ja)
JP (1) JP4677068B2 (ja)
DE (1) DE69935401T2 (ja)
FR (1) FR2784230B1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2823375B1 (fr) * 2001-04-09 2004-07-09 St Microelectronics Sa Circuit integre avec poches d'air et procede de fabrication correspondant
FR2851373B1 (fr) 2003-02-18 2006-01-13 St Microelectronics Sa Procede de fabrication d'un circuit electronique integre incorporant des cavites
US6713835B1 (en) * 2003-05-22 2004-03-30 International Business Machines Corporation Method for manufacturing a multi-level interconnect structure
US7071532B2 (en) * 2003-09-30 2006-07-04 International Business Machines Corporation Adjustable self-aligned air gap dielectric for low capacitance wiring
US7601624B2 (en) * 2006-09-13 2009-10-13 Texas Instruments Incorporated Device comprising an ohmic via contact, and method of fabricating thereof
US8133613B2 (en) * 2008-04-17 2012-03-13 Enovix Corporation Nonaqueous electrolyte secondary battery anode material with a uniform metal-semiconductor alloy layer
US9123780B2 (en) * 2012-12-19 2015-09-01 Invensas Corporation Method and structures for heat dissipating interposers
KR102001493B1 (ko) * 2013-04-16 2019-07-18 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102014950B1 (ko) * 2013-08-26 2019-08-28 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245301A (ja) * 1994-03-03 1995-09-19 Fujitsu Ltd 半導体装置の製造方法
JPH09172068A (ja) * 1995-12-18 1997-06-30 Nec Corp 半導体装置の製造方法
JPH10233451A (ja) * 1997-02-21 1998-09-02 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL134170C (ja) * 1963-12-17 1900-01-01
US3590479A (en) * 1968-10-28 1971-07-06 Texas Instruments Inc Method for making ambient atmosphere isolated semiconductor devices
US3765969A (en) * 1970-07-13 1973-10-16 Bell Telephone Labor Inc Precision etching of semiconductors
US5407851A (en) * 1981-02-23 1995-04-18 Unisys Corporation Method of fabricating an electrically alterable resistive component on an insulating layer above a semiconductor substrate
US4771013A (en) * 1986-08-01 1988-09-13 Texas Instruments Incorporated Process of making a double heterojunction 3-D I2 L bipolar transistor with a Si/Ge superlattice
US5250452A (en) * 1990-04-27 1993-10-05 North Carolina State University Deposition of germanium thin films on silicon dioxide employing interposed polysilicon layer
US5372969A (en) * 1991-12-31 1994-12-13 Texas Instruments Incorporated Low-RC multi-level interconnect technology for high-performance integrated circuits
US5302551A (en) * 1992-05-11 1994-04-12 National Semiconductor Corporation Method for planarizing the surface of an integrated circuit over a metal interconnect layer
US5291053A (en) * 1992-07-06 1994-03-01 Motorola, Inc. Semiconductor device having an overlapping memory cell
US5324683A (en) * 1993-06-02 1994-06-28 Motorola, Inc. Method of forming a semiconductor structure having an air region
US5470801A (en) * 1993-06-28 1995-11-28 Lsi Logic Corporation Low dielectric constant insulation layer for integrated circuit structure and method of making same
US5571744A (en) * 1993-08-27 1996-11-05 National Semiconductor Corporation Defect free CMOS process
US6028348A (en) * 1993-11-30 2000-02-22 Texas Instruments Incorporated Low thermal impedance integrated circuit
US5734193A (en) * 1994-01-24 1998-03-31 The United States Of America As Represented By The Secretary Of The Air Force Termal shunt stabilization of multiple part heterojunction bipolar transistors
US5461003A (en) * 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
US5599745A (en) * 1995-06-07 1997-02-04 Micron Technology, Inc. Method to provide a void between adjacent conducting lines in a semiconductor device
DE69811511T2 (de) * 1997-03-21 2004-02-19 Sanyo Electric Co., Ltd., Moriguchi Herstellungsverfahren für ein photovoltaisches bauelement
US6121126A (en) * 1998-02-25 2000-09-19 Micron Technologies, Inc. Methods and structures for metal interconnections in integrated circuits
US6110786A (en) * 1998-04-16 2000-08-29 Advanced Micro Devices, Inc. Semiconductor device having elevated gate electrode and elevated active regions and method of manufacture thereof
US6246096B1 (en) * 1998-06-24 2001-06-12 Advanced Micro Devices Totally self-aligned transistor with tungsten gate
JP4511739B2 (ja) * 1999-01-15 2010-07-28 ザ リージェンツ オブ ザ ユニヴァーシティ オブ カリフォルニア マイクロ電子機械システムを形成するための多結晶シリコンゲルマニウム膜

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245301A (ja) * 1994-03-03 1995-09-19 Fujitsu Ltd 半導体装置の製造方法
JPH09172068A (ja) * 1995-12-18 1997-06-30 Nec Corp 半導体装置の製造方法
JPH10233451A (ja) * 1997-02-21 1998-09-02 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP4677068B2 (ja) 2011-04-27
US6812113B1 (en) 2004-11-02
DE69935401D1 (de) 2007-04-19
FR2784230A1 (fr) 2000-04-07
EP1014439A1 (fr) 2000-06-28
FR2784230B1 (fr) 2000-12-29
DE69935401T2 (de) 2007-11-29
EP1014439B1 (fr) 2007-03-07

Similar Documents

Publication Publication Date Title
US9349687B1 (en) Advanced manganese/manganese nitride cap/etch mask for air gap formation scheme in nanocopper low-K interconnect
JP4832807B2 (ja) 半導体装置
US5985762A (en) Method of forming a self-aligned copper diffusion barrier in vias
CN106898595B (zh) 互连线结构与其制造方法
US20050191851A1 (en) Barrier metal cap structure on copper lines and vias
US20120032344A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2001326222A (ja) 半導体装置、半導体ウェーハおよびこれらの製造方法
JP2002270608A (ja) 半導体集積回路装置とその製造方法
JP2010258215A (ja) 半導体装置及び半導体装置の製造方法
JPH10223760A (ja) アルミニウム相互接続のプラズマ処理による空気ギャップ形成の方法
US7294568B2 (en) Formation of air gaps in an interconnect structure using a thin permeable hard mask and resulting structures
US7196423B2 (en) Interconnect structure with dielectric barrier and fabrication method thereof
JP5285612B2 (ja) 半導体デバイスおよび相互接続構造体の形成方法
JP2010199349A (ja) 半導体装置の製造方法
JP4677068B2 (ja) 導電性金属素子間のアイソレーション方法
US6821896B1 (en) Method to eliminate via poison effect
US8293638B2 (en) Method of fabricating damascene structures
CN102820254B (zh) 半导体集成电路的制作方法
US9059110B2 (en) Reduction of fluorine contamination of bond pads of semiconductor devices
JP3526289B2 (ja) 半導体装置の製造方法
JP3762732B2 (ja) 半導体装置の製造方法
JP4717972B2 (ja) 集積回路の製造方法
TW202303759A (zh) 內連線結構的形成方法
JPH10256372A (ja) 半導体装置の製造方法
JP2008010824A (ja) 半導体メモリ素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110112

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110131

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4677068

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term