JP2000101237A - ビルドアップ基板 - Google Patents
ビルドアップ基板Info
- Publication number
- JP2000101237A JP2000101237A JP26513298A JP26513298A JP2000101237A JP 2000101237 A JP2000101237 A JP 2000101237A JP 26513298 A JP26513298 A JP 26513298A JP 26513298 A JP26513298 A JP 26513298A JP 2000101237 A JP2000101237 A JP 2000101237A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pattern
- insulating layer
- hole
- build
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 ベタパターンと絶縁層との密着性を向上させ
る。 【解決手段】 コア基板１１の配線パターン１２上に絶
縁層１７、２４、２８を介して複数層の配線パターン１
８、２６、２９が形成されたビルドアップ基板１０にお
いて、配線パターン１８、２６、２９のうちのベタパタ
ーン１８に、絶縁層１７、２４の樹脂をブリッジする貫
通孔４０が設けられていることを特徴としている。
る。 【解決手段】 コア基板１１の配線パターン１２上に絶
縁層１７、２４、２８を介して複数層の配線パターン１
８、２６、２９が形成されたビルドアップ基板１０にお
いて、配線パターン１８、２６、２９のうちのベタパタ
ーン１８に、絶縁層１７、２４の樹脂をブリッジする貫
通孔４０が設けられていることを特徴としている。
Description
【０００１】
【発明の属する技術分野】本発明は層間剥離を解消しう
るビルドアップ基板に関する。
るビルドアップ基板に関する。
【０００２】
【従来の技術】プリント基板において、ガラスエポキシ
材（ビスマトリアジン材、ポリイミド材等）をコアとし
て用い、この配線済のコア基板上に、絶縁層（主として
感光性樹脂層）と配線パターン層（銅めっき被膜による
配線パターン）がビア導通部を介して交互に積み上げら
れるビルドアップ基板が、高密度化基板として主流にな
りつつある。
材（ビスマトリアジン材、ポリイミド材等）をコアとし
て用い、この配線済のコア基板上に、絶縁層（主として
感光性樹脂層）と配線パターン層（銅めっき被膜による
配線パターン）がビア導通部を介して交互に積み上げら
れるビルドアップ基板が、高密度化基板として主流にな
りつつある。
【０００３】このビルドアップ基板は、一般的に、フォ
トリソグラフィー法などによりビア孔を形成した絶縁層
上に、めっき被膜を形成し、該めっき被膜をエッチング
して配線パターンを形成するため、配線ピッチを小さく
でき、ファインな配線パターンの形成が可能となる利点
を有する。
トリソグラフィー法などによりビア孔を形成した絶縁層
上に、めっき被膜を形成し、該めっき被膜をエッチング
して配線パターンを形成するため、配線ピッチを小さく
でき、ファインな配線パターンの形成が可能となる利点
を有する。
【０００４】
【発明が解決しようとする課題】しかしながら、片面が
粗面に形成された銅箔を用いて配線パターンを形成する
場合に比して、上記ビルドアップ基板は、絶縁層上に無
電解めっき被膜を形成し、さらにこの無電解めっき被膜
上に電解めっきによりめっき被膜を積み上げるものであ
るため、絶縁層と配線パターンとの間の密着性に劣ると
いう課題がある。
粗面に形成された銅箔を用いて配線パターンを形成する
場合に比して、上記ビルドアップ基板は、絶縁層上に無
電解めっき被膜を形成し、さらにこの無電解めっき被膜
上に電解めっきによりめっき被膜を積み上げるものであ
るため、絶縁層と配線パターンとの間の密着性に劣ると
いう課題がある。
【０００５】また、絶縁層中には水分が含有され、この
絶縁層中の水分が加熱試験等において水蒸気化し、その
ため、特にベタパターンの場合にはこの水蒸気の逃げ場
がなく、層間剥離が生じやすいなどの課題がある。
絶縁層中の水分が加熱試験等において水蒸気化し、その
ため、特にベタパターンの場合にはこの水蒸気の逃げ場
がなく、層間剥離が生じやすいなどの課題がある。
【０００６】
【発明が解決しようとする課題】そこで本発明は上記課
題を解決すべくなされたもので、その目的とするところ
は、絶縁層と配線パターン間の密着性に優れるビルドア
ップ基板を提供するにある。
題を解決すべくなされたもので、その目的とするところ
は、絶縁層と配線パターン間の密着性に優れるビルドア
ップ基板を提供するにある。
【０００７】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、本発明に係るビ
ルドアップ基板では、コア基板の配線パターン上に絶縁
層を介して複数層の配線パターンが形成されたビルドア
ップ基板において、前記配線パターンのうちのベタパタ
ーンに、前記絶縁層の樹脂をブリッジする貫通孔が設け
られていることを特徴としている。
するため次の構成を備える。すなわち、本発明に係るビ
ルドアップ基板では、コア基板の配線パターン上に絶縁
層を介して複数層の配線パターンが形成されたビルドア
ップ基板において、前記配線パターンのうちのベタパタ
ーンに、前記絶縁層の樹脂をブリッジする貫通孔が設け
られていることを特徴としている。
【０００８】上記のように、ベタパターンに貫通孔を設
けることによって、絶縁層の樹脂が貫通孔にブリッジ
し、これによりベタパターンと絶縁層との間の密着性が
向上する。またこの貫通孔によりコア基板や絶縁層中の
水蒸気化した水分が外部に排出され、層間剥離を解消で
きる。
けることによって、絶縁層の樹脂が貫通孔にブリッジ
し、これによりベタパターンと絶縁層との間の密着性が
向上する。またこの貫通孔によりコア基板や絶縁層中の
水蒸気化した水分が外部に排出され、層間剥離を解消で
きる。
【０００９】また本発明に係るビルドアップ基板では、
コア基板の配線パターン上に絶縁層を介して複数層の配
線パターンが形成されたビルドアップ基板において、前
記配線パターンのうちのベタパターンが、該ベタパター
ンに接する前記絶縁層に形成されたダミーのスルーホー
ルめっき被膜により隣接する層のパターンに連結されて
いることを特徴としている。
コア基板の配線パターン上に絶縁層を介して複数層の配
線パターンが形成されたビルドアップ基板において、前
記配線パターンのうちのベタパターンが、該ベタパター
ンに接する前記絶縁層に形成されたダミーのスルーホー
ルめっき被膜により隣接する層のパターンに連結されて
いることを特徴としている。
【００１０】ベタパターンがダミーのスルーホールめっ
き被膜を介して隣接する層のパターンと連結されるの
で、ベタパターンと絶縁層との間の密着性が向上する。
き被膜を介して隣接する層のパターンと連結されるの
で、ベタパターンと絶縁層との間の密着性が向上する。
【００１１】
【発明の実施の形態】以下、本発明の好適な実施例を添
付図面に基づいて詳細に説明する。図１はビルドアップ
基板１０の概略を示す断面図である。１１はコア基板で
あり、ガラスエポキシ材からなる。このコア基板１１の
両面には銅箔をエッチング加工することにより第１層の
配線パターン１２、１２が形成されている。この第１層
の配線パターン１２、１２は、所要エリアのベタパター
ンからなる電源層１３、１３と、導通部１４、１４とか
らなる。
付図面に基づいて詳細に説明する。図１はビルドアップ
基板１０の概略を示す断面図である。１１はコア基板で
あり、ガラスエポキシ材からなる。このコア基板１１の
両面には銅箔をエッチング加工することにより第１層の
配線パターン１２、１２が形成されている。この第１層
の配線パターン１２、１２は、所要エリアのベタパター
ンからなる電源層１３、１３と、導通部１４、１４とか
らなる。
【００１２】表裏の導通部１４、１４は、コア基板１１
のスルーホールに形成されたスルーホールめっき被膜１
５により電気的に接続されている。また表裏の電源層１
３、１３も図示しないスルーホールめっき被膜により適
宜個所で電気的に接続されている。
のスルーホールに形成されたスルーホールめっき被膜１
５により電気的に接続されている。また表裏の電源層１
３、１３も図示しないスルーホールめっき被膜により適
宜個所で電気的に接続されている。
【００１３】第１層の配線パターン１２、１２上には感
光性樹脂からなる絶縁層１７、１７が形成され、この絶
縁層１７、１７上に第２層の配線パターン１８、１８が
形成されている。第２層の配線パターン１８、１８は、
絶縁層１７、１７上に無電解銅めっきと電解銅めっきと
により所要厚さに形成された銅層をエッチング加工する
ことによって形成された、導通部１９、１９および所要
エリアからなる電源層２０、２０からなる。
光性樹脂からなる絶縁層１７、１７が形成され、この絶
縁層１７、１７上に第２層の配線パターン１８、１８が
形成されている。第２層の配線パターン１８、１８は、
絶縁層１７、１７上に無電解銅めっきと電解銅めっきと
により所要厚さに形成された銅層をエッチング加工する
ことによって形成された、導通部１９、１９および所要
エリアからなる電源層２０、２０からなる。
【００１４】各導通部１４と導通部１９とは、絶縁層１
７に設けたビア孔２２（図２）に、上記銅層を形成する
際の無電解銅めっきと電解銅めっきとにより銅被膜（ビ
ア導通部）１９ａを形成することにより、該ビア導通部
１９ａにより電気的導通がとられる。
７に設けたビア孔２２（図２）に、上記銅層を形成する
際の無電解銅めっきと電解銅めっきとにより銅被膜（ビ
ア導通部）１９ａを形成することにより、該ビア導通部
１９ａにより電気的導通がとられる。
【００１５】第２層の配線パターン１８、１８上には同
様に感光性樹脂からなる絶縁層２４、２４が形成され、
この絶縁層２４、２４上に第３層の配線パターン２６、
２６が形成されている。この第３層の配線パターン２
６、２６は、前記と同様に絶縁層２４、２４上に無電解
銅めっきと電解銅めっきとにより所要厚さに形成された
銅層をエッチング加工することによって形成された信号
層２７よりなる。この信号層２７と導通部１９との間も
適宜図２に示すのと同様なビア導通部によって電気的に
接続される。
様に感光性樹脂からなる絶縁層２４、２４が形成され、
この絶縁層２４、２４上に第３層の配線パターン２６、
２６が形成されている。この第３層の配線パターン２
６、２６は、前記と同様に絶縁層２４、２４上に無電解
銅めっきと電解銅めっきとにより所要厚さに形成された
銅層をエッチング加工することによって形成された信号
層２７よりなる。この信号層２７と導通部１９との間も
適宜図２に示すのと同様なビア導通部によって電気的に
接続される。
【００１６】第３層の配線パターン２６、２６上には同
様に感光性樹脂からなる絶縁層２８、２８が形成され、
この絶縁層２８、２８上に第４層の配線パターン２９、
２９が形成されている。この第４層の配線パターン２
９、２９は、前記と同様に絶縁層２８上に無電解銅めっ
きと電解銅めっきとにより所要厚さに形成された銅層を
エッチング加工することによって形成された信号層３０
よりなる。この信号層３０と信号層２７との間も適宜図
２に示すのと同様なビア導通部によって電気的に接続さ
れる。
様に感光性樹脂からなる絶縁層２８、２８が形成され、
この絶縁層２８、２８上に第４層の配線パターン２９、
２９が形成されている。この第４層の配線パターン２
９、２９は、前記と同様に絶縁層２８上に無電解銅めっ
きと電解銅めっきとにより所要厚さに形成された銅層を
エッチング加工することによって形成された信号層３０
よりなる。この信号層３０と信号層２７との間も適宜図
２に示すのと同様なビア導通部によって電気的に接続さ
れる。
【００１７】上記のようにしてコア基板１１上に多層の
配線パターンが形成される。上記実施の形態の最表層の
配線パターン３０、３０を覆って適宜ソルダーレジスト
層３２、３２が形成され、ビルドアップ基板１０に完成
される。
配線パターンが形成される。上記実施の形態の最表層の
配線パターン３０、３０を覆って適宜ソルダーレジスト
層３２、３２が形成され、ビルドアップ基板１０に完成
される。
【００１８】ビルドアップ基板１０が半導体チップを搭
載するパッケージとして用いられる場合には、最表層に
半導体チップ（図示せず）が搭載されると共に、半導体
チップと最表層の配線パターン３０のパッドとの間がワ
イヤ等により電気的接続がとられ、また反対側の最表層
の配線パターン３０のパッドにはんだボール等のバンプ
（図示せず）が取り付けられて、該バンプにより実装基
板に実装される。
載するパッケージとして用いられる場合には、最表層に
半導体チップ（図示せず）が搭載されると共に、半導体
チップと最表層の配線パターン３０のパッドとの間がワ
イヤ等により電気的接続がとられ、また反対側の最表層
の配線パターン３０のパッドにはんだボール等のバンプ
（図示せず）が取り付けられて、該バンプにより実装基
板に実装される。
【００１９】なお、電源層１３、２０のどちらかはグラ
ンド層として使用可能である。これら電源層１３、２０
と半導体チップおよびバンプとの間は、各層のビア導通
部を介して適宜電気的接続が取られることはもちろんで
ある。
ンド層として使用可能である。これら電源層１３、２０
と半導体チップおよびバンプとの間は、各層のビア導通
部を介して適宜電気的接続が取られることはもちろんで
ある。
【００２０】そして、本実施の形態において特徴とする
ところは、ベタパターンからなる電源層１３、２０の適
所に複数の貫通孔４０、４０を形成したところにある。
貫通孔４０は、図３に示すように、マトリクス状に適宜
数設けると好適である。なお、ベタパターンは電源層に
限定されず、信号層におけるダミーのベタパターンの場
合もあり、その場合、電源層同様に、上記貫通孔の形成
が有効となる。
ところは、ベタパターンからなる電源層１３、２０の適
所に複数の貫通孔４０、４０を形成したところにある。
貫通孔４０は、図３に示すように、マトリクス状に適宜
数設けると好適である。なお、ベタパターンは電源層に
限定されず、信号層におけるダミーのベタパターンの場
合もあり、その場合、電源層同様に、上記貫通孔の形成
が有効となる。
【００２１】このように、ベタパターンの電源層１３、
２０（特にめっきで形成される電源層２０）に貫通孔を
設けることにより、樹脂からなる絶縁層１７、２４がこ
の貫通孔４０を通じてブリッジされ、これにより電源層
１８と絶縁層１７、２４との間の密着性は極めて良好と
なる。
２０（特にめっきで形成される電源層２０）に貫通孔を
設けることにより、樹脂からなる絶縁層１７、２４がこ
の貫通孔４０を通じてブリッジされ、これにより電源層
１８と絶縁層１７、２４との間の密着性は極めて良好と
なる。
【００２２】また、両電源層１３、２０に貫通孔４０、
４０が設けられていることにより、コア基板１１、およ
び絶縁層１７、１７中に含有され、加熱試験等で水蒸気
化した水分は、該貫通孔４０、４０および上層の配線パ
ターン間を通じて外部に放出されるので、内部にストレ
スが生じず、層間剥離も好適に解消される。
４０が設けられていることにより、コア基板１１、およ
び絶縁層１７、１７中に含有され、加熱試験等で水蒸気
化した水分は、該貫通孔４０、４０および上層の配線パ
ターン間を通じて外部に放出されるので、内部にストレ
スが生じず、層間剥離も好適に解消される。
【００２３】上記では、絶縁層１７、２４、２８に感光
性樹脂を用いたが、通常の接着性を有する樹脂を塗布あ
るいは積層して絶縁層を形成してもよい。この場合、前
記ビア孔２２はレーザー光により開口することができ
る。また、電源層１３、２０の数、および層間位置は上
記に限られることはない。さらに上記では、コア基板１
１の両面に配線パターンを多層に形成したが、コア基板
１１の片面側に配線パターンを多層に形成するものであ
ってもよい。
性樹脂を用いたが、通常の接着性を有する樹脂を塗布あ
るいは積層して絶縁層を形成してもよい。この場合、前
記ビア孔２２はレーザー光により開口することができ
る。また、電源層１３、２０の数、および層間位置は上
記に限られることはない。さらに上記では、コア基板１
１の両面に配線パターンを多層に形成したが、コア基板
１１の片面側に配線パターンを多層に形成するものであ
ってもよい。
【００２４】図４は他の実施の形態を示す。本実施の形
態では、電源層に貫通孔４０を形成するのが好ましくな
い場合、例えば半導体チップの直下に電源層を配置して
シールド効果を発揮させる場合などにおける、該電源層
と絶縁層との間の密着性を向上させる構造である。
態では、電源層に貫通孔４０を形成するのが好ましくな
い場合、例えば半導体チップの直下に電源層を配置して
シールド効果を発揮させる場合などにおける、該電源層
と絶縁層との間の密着性を向上させる構造である。
【００２５】図４において、４２は絶縁層４４上に形成
した信号層、４６は信号層４２を覆って形成した絶縁層
４８上に形成したベタパターンからなる電源層である。
この電源層４６上に絶縁層５０が形成され、この絶縁層
５０上にチップ搭載部５２が形成されている。
した信号層、４６は信号層４２を覆って形成した絶縁層
４８上に形成したベタパターンからなる電源層である。
この電源層４６上に絶縁層５０が形成され、この絶縁層
５０上にチップ搭載部５２が形成されている。
【００２６】信号層４２、電源層４６、チップ搭載部５
２は前記と同様に、必要に応じてビア導通部（図示せ
ず）により電気的接続をとるようにして、絶縁層上に無
電解めっき、電解めっきによりめっき被膜を形成して、
該めっき被膜をエッチング加工することによって形成さ
れる。
２は前記と同様に、必要に応じてビア導通部（図示せ
ず）により電気的接続をとるようにして、絶縁層上に無
電解めっき、電解めっきによりめっき被膜を形成して、
該めっき被膜をエッチング加工することによって形成さ
れる。
【００２７】電源層４６を半導体チップのシールド層と
して使用する場合には、前記の貫通孔４０を形成するの
は好ましくない。そこで、絶縁層５０に適宜複数のスル
ーホール５４を形成し、絶縁層５０上に上記めっき被膜
を形成する際に、このスルーホール５４にもダミーのス
ルーホールめっき被膜５６を形成し、該めっき被膜５６
により、電源層４６と絶縁層５０上のめっき被膜とを機
械的に連結するようにする。そして、絶縁層５０上のめ
っき被膜をエッチング加工して、上記チップ搭載部５２
と、スルーホールめっき被膜５６に連結する電気的に独
立したパターン５８とを形成する。
して使用する場合には、前記の貫通孔４０を形成するの
は好ましくない。そこで、絶縁層５０に適宜複数のスル
ーホール５４を形成し、絶縁層５０上に上記めっき被膜
を形成する際に、このスルーホール５４にもダミーのス
ルーホールめっき被膜５６を形成し、該めっき被膜５６
により、電源層４６と絶縁層５０上のめっき被膜とを機
械的に連結するようにする。そして、絶縁層５０上のめ
っき被膜をエッチング加工して、上記チップ搭載部５２
と、スルーホールめっき被膜５６に連結する電気的に独
立したパターン５８とを形成する。
【００２８】上記のように、電源層４６はダミーのスル
ーホールめっき被膜５６を介して上層のパターン５８に
機械的に連結され、その間の絶縁層５０を電源層４６と
パターン５８とで抱き込んでいるので、該絶縁層５０と
電源層４６との間の密着性は良好となる。
ーホールめっき被膜５６を介して上層のパターン５８に
機械的に連結され、その間の絶縁層５０を電源層４６と
パターン５８とで抱き込んでいるので、該絶縁層５０と
電源層４６との間の密着性は良好となる。
【００２９】なお、電源層４６は下層の信号層４２が形
成されている層の独立したパターン（図示せず、すなわ
ち隣接するパターン）との間で上記と同様にスルーホー
ルめっき被膜により機械的に連結するようにしてもよ
い。さらに、スルーホール５４をレーザー光により形成
する場合には、パターン５８の連結対象は電源層４６に
限定されず、例えば信号層４２に形成されたダミーパタ
ーンとすることもできる。
成されている層の独立したパターン（図示せず、すなわ
ち隣接するパターン）との間で上記と同様にスルーホー
ルめっき被膜により機械的に連結するようにしてもよ
い。さらに、スルーホール５４をレーザー光により形成
する場合には、パターン５８の連結対象は電源層４６に
限定されず、例えば信号層４２に形成されたダミーパタ
ーンとすることもできる。
【００３０】以上本発明につき好適な実施例を挙げて種
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
【００３１】
【発明の効果】本発明に係るビルドアップ基板によれ
ば、ベタパターンと絶縁層との間の密着性を向上でき、
層間剥離を解消しうる。
ば、ベタパターンと絶縁層との間の密着性を向上でき、
層間剥離を解消しうる。
【図１】ビルドアップ基板の概略を示す断面図、
【図２】ビア導通部を示す説明図、
【図３】ベタパターンの貫通孔パターンの一例を示す説
明図、
明図、
【図４】他の実施形態を示す説明図である。
１０ ビルドアップ基板 １１ コア基板 １２ 第１層の配線パターン １３ 電源層 １４ 導通部 １５ スルーホールめっき被膜 １７ 絶縁層 １８ 第２層の配線パターン １９ 導通部 ２０ 電源層 ２２ ビア孔 ２４ 絶縁層 ２６ 第３層の配線パターン ２７ 信号層 ２８ 絶縁層 ２９ 第４層の配線パターン ３０ 信号層 ３２ ソルダーレジスト層 ４０ 貫通孔 ４２ 信号層 ４４ 絶縁層 ４６ 電源層 ４８ 絶縁層 ５０ 絶縁層 ５２ チップ搭載部 ５４ スルーホール ５６ スルーホールめっき被膜 ５８ パターン
Claims (2)
- 【請求項１】 コア基板の配線パターン上に絶縁層を介
して複数層の配線パターンが形成されたビルドアップ基
板において、 前記配線パターンのうちのベタパターンに、前記絶縁層
の樹脂をブリッジする貫通孔が設けられていることを特
徴とするビルドアップ基板。 - 【請求項２】 コア基板の配線パターン上に絶縁層を介
して複数層の配線パターンが形成されたビルドアップ基
板において、 前記配線パターンのうちのベタパターンが、該ベタパタ
ーンに接する前記絶縁層に形成されたダミーのスルーホ
ールめっき被膜により隣接する層のパターンに連結され
ていることを特徴とするビルドアップ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26513298A JP2000101237A (ja) | 1998-09-18 | 1998-09-18 | ビルドアップ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26513298A JP2000101237A (ja) | 1998-09-18 | 1998-09-18 | ビルドアップ基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000101237A true JP2000101237A (ja) | 2000-04-07 |
Family
ID=17413071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26513298A Pending JP2000101237A (ja) | 1998-09-18 | 1998-09-18 | ビルドアップ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000101237A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002111231A (ja) * | 2000-10-03 | 2002-04-12 | Toppan Printing Co Ltd | 多層プリント配線板 |
| US7290333B2 (en) | 2001-10-12 | 2007-11-06 | Nec Corporation | Manufacturing method of a multilayer printed wiring board |
| JP2008251578A (ja) * | 2007-03-29 | 2008-10-16 | Furukawa Electric Co Ltd:The | プリント配線板 |
| WO2012014743A1 (ja) * | 2010-07-30 | 2012-02-02 | 日立オートモティブシステムズ株式会社 | 車載用電子機器に用いる基板構造 |
| WO2013021834A1 (ja) * | 2011-08-09 | 2013-02-14 | 住友電工プリントサーキット株式会社 | プリント配線集合シート、該プリント配線集合シートを用いて形成されるプリント配線板、前記プリント配線集合シートの製造方法 |
| US9332658B2 (en) | 2013-08-20 | 2016-05-03 | Shinko Electric Industries Co., Ltd. | Wiring board, semiconductor device, and method for manufacturing wiring board |
| WO2016114170A1 (ja) * | 2015-01-15 | 2016-07-21 | 株式会社村田製作所 | プローブカードおよびこのプローブカードが備える積層配線基板 |
-
1998
- 1998-09-18 JP JP26513298A patent/JP2000101237A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002111231A (ja) * | 2000-10-03 | 2002-04-12 | Toppan Printing Co Ltd | 多層プリント配線板 |
| US7290333B2 (en) | 2001-10-12 | 2007-11-06 | Nec Corporation | Manufacturing method of a multilayer printed wiring board |
| JP2008251578A (ja) * | 2007-03-29 | 2008-10-16 | Furukawa Electric Co Ltd:The | プリント配線板 |
| WO2012014743A1 (ja) * | 2010-07-30 | 2012-02-02 | 日立オートモティブシステムズ株式会社 | 車載用電子機器に用いる基板構造 |
| JP2012033664A (ja) * | 2010-07-30 | 2012-02-16 | Hitachi Automotive Systems Ltd | 車載用電子機器に用いる基板構造 |
| WO2013021834A1 (ja) * | 2011-08-09 | 2013-02-14 | 住友電工プリントサーキット株式会社 | プリント配線集合シート、該プリント配線集合シートを用いて形成されるプリント配線板、前記プリント配線集合シートの製造方法 |
| JP2013038265A (ja) * | 2011-08-09 | 2013-02-21 | Sumitomo Electric Printed Circuit Inc | プリント配線集合シート、該プリント配線集合シートを用いて形成されるプリント配線板、前記プリント配線集合シートの製造方法 |
| CN103202106A (zh) * | 2011-08-09 | 2013-07-10 | 住友电工印刷电路株式会社 | 印刷配线集成片、使用该印刷配线集成片形成的印刷配线板及所述印刷配线集成片的制造方法 |
| US9332658B2 (en) | 2013-08-20 | 2016-05-03 | Shinko Electric Industries Co., Ltd. | Wiring board, semiconductor device, and method for manufacturing wiring board |
| WO2016114170A1 (ja) * | 2015-01-15 | 2016-07-21 | 株式会社村田製作所 | プローブカードおよびこのプローブカードが備える積層配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5719749A (en) | Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board | |
| JP3407274B2 (ja) | 改良型ポリテトラフルオロエチレン薄膜チップ・キャリア | |
| US6731004B2 (en) | Electronic device and method of producing same | |
| KR20010020468A (ko) | 순차적으로 적층된 집적회로 패키지 | |
| JP2003174265A (ja) | 多層配線回路基板 | |
| JP2003101243A (ja) | 多層配線基板および半導体装置 | |
| JP2007081157A (ja) | 多層配線基板及びその製造方法 | |
| JP3577421B2 (ja) | 半導体装置用パッケージ | |
| JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
| TW201448692A (zh) | 埋入式高密度互連印刷電路板及其製作方法 | |
| US7157646B2 (en) | Circuitized substrate with split conductive layer, method of making same, electrical assembly utilizing same, and information handling system utilizing same | |
| JP3592129B2 (ja) | 多層配線基板の製造方法 | |
| JP2000101237A (ja) | ビルドアップ基板 | |
| US6465890B1 (en) | Integrated circuit package having offset segmentation of package power and/or ground planes and methods for reducing delamination in integrated circuit packages | |
| JP2000353765A (ja) | 配線基板及びこれを使用したチップモジュール | |
| US6207354B1 (en) | Method of making an organic chip carrier package | |
| JP2000261147A (ja) | 多層配線基板及びその製造方法 | |
| US20040105955A1 (en) | Lamination process and structure of high layout density substrate | |
| JP3617073B2 (ja) | 電子部品搭載用基板及びその製造方法 | |
| JP3925100B2 (ja) | 多層プリント基板 | |
| JP4176283B2 (ja) | 可撓性微細多層回路基板の製造法 | |
| JP3959697B2 (ja) | 半導体装置及び半導体装置の製造方法並びに配線基板 | |
| JPH05251869A (ja) | 多層印刷配線板 | |
| JPH09237802A (ja) | 電子部品 | |
| JPH07249876A (ja) | 金属芯入り多層プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050215 |
|
| A521 | Written amendment |
Effective date: 20050405 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050913 |