JP2000098423A - Liquid crystal display device and its manufacturing method - Google Patents
Liquid crystal display device and its manufacturing methodInfo
- Publication number
- JP2000098423A JP2000098423A JP26598098A JP26598098A JP2000098423A JP 2000098423 A JP2000098423 A JP 2000098423A JP 26598098 A JP26598098 A JP 26598098A JP 26598098 A JP26598098 A JP 26598098A JP 2000098423 A JP2000098423 A JP 2000098423A
- Authority
- JP
- Japan
- Prior art keywords
- storage capacitor
- wiring
- scanning
- liquid crystal
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は液晶表示装置及び
その製造方法に関し、特に保持容量配線の修復方法に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a method of manufacturing the same, and more particularly, to a method of repairing a storage capacitor wiring.
【０００２】[0002]
【従来の技術】従来のアクティブマトリクス型の液晶表
示装置のアレイ基板は、絶縁性基板上に行方向に複数本
の走査配線及び列方向に複数本の信号配線が配列形成さ
れ、走査配線及び信号配線の交差位置に薄膜トランジス
タ（以下、ＴＦＴと略す）及びこれに接続される画素電
極からなる一画素が形成され、その上に配向膜が形成さ
れている。一方、液晶を挟持するためのもう一方の基板
（以下対向基板という）は、絶縁性基板上に共通電極が
形成され、その上に配向膜が形成されている。アレイ基
板と対向基板を画素電極及び共通電極が形成されている
面を対峙させ、両基板の間隙に液晶組成物を挟持させて
いる。通常、アレイ基板側と対向基板側では９０度ずれ
た方向に配向膜を配向処理してあるため、液晶分子が厚
さ方向に９０度ねじれて並ぶＴＮ液晶が使われている。2. Description of the Related Art In a conventional array substrate of an active matrix type liquid crystal display device, a plurality of scanning lines and a plurality of signal lines are arranged and formed in a row direction and a column direction on an insulating substrate. One pixel including a thin film transistor (hereinafter abbreviated as TFT) and a pixel electrode connected to the thin film transistor is formed at an intersection of the wiring, and an alignment film is formed thereon. On the other hand, the other substrate for holding the liquid crystal (hereinafter referred to as a counter substrate) has a common electrode formed on an insulating substrate, and an alignment film formed thereon. The surface on which the pixel electrode and the common electrode are formed is opposed to the array substrate and the opposing substrate, and the liquid crystal composition is sandwiched between the two substrates. Usually, since the alignment film is aligned in a direction shifted by 90 degrees between the array substrate side and the counter substrate side, a TN liquid crystal in which the liquid crystal molecules are twisted by 90 degrees in the thickness direction is used.
【０００３】図５は、例えば特開平６−３０８５３３号
公報に記載された従来のＴＮ型液晶表示装置の画素を示
す平面図である。図において、１は信号配線、２は信号
配線１に交差するように配置された走査配線、３は保持
容量を形成する保持容量配線で、走査配線２と同一工程
で形成されている。４はＴＦＴのチャンネルを形成する
半導体層、５は画素電極、６はＴＦＴのドレイン電極
で、画素電極５に接続されている。半導体層４、信号配
線１、走査配線２、ドレイン電極６でＴＦＴを形成す
る。FIG. 5 is a plan view showing a pixel of a conventional TN liquid crystal display device described in, for example, Japanese Patent Application Laid-Open No. 6-308533. In the figure, reference numeral 1 denotes a signal wiring, 2 denotes a scanning wiring arranged so as to intersect with the signal wiring 1, and 3 denotes a storage capacitor wiring for forming a storage capacitor, which is formed in the same step as the scanning wiring 2. Reference numeral 4 denotes a semiconductor layer forming a channel of the TFT, 5 denotes a pixel electrode, and 6 denotes a drain electrode of the TFT, which is connected to the pixel electrode 5. A TFT is formed by the semiconductor layer 4, the signal wiring 1, the scanning wiring 2, and the drain electrode 6.
【０００４】図６は、従来の液晶表示装置の画素の保持
容量配線を切断した際の信号の流れを示す模式図であ
る。図において、８は走査配線２と保持容量配線３との
短絡箇所、９は短絡箇所８の両側で保持容量配線３を切
断する切断箇所、１０は保持容量配線３の信号の流れを
表している。Ｓｎは個々の信号配線、Ｇｋは個々の走査
配線、Ｖｃｏｍは対向基板の共通電極の電位で、保持容
量配線の電位もこれと同じである。FIG. 6 is a schematic diagram showing a signal flow when a storage capacitor line of a pixel of a conventional liquid crystal display device is cut. In the figure, reference numeral 8 denotes a short-circuit point between the scanning wiring 2 and the storage capacitance wiring 3, 9 denotes a cutting point at which the storage capacitance wiring 3 is cut on both sides of the short-circuit point 8, and 10 denotes a signal flow of the storage capacitance wiring 3. . Sn is an individual signal wiring, Gk is an individual scanning wiring, Vcom is the potential of the common electrode of the opposite substrate, and the potential of the storage capacitor wiring is the same.
【０００５】次に従来の液晶表示装置の動作について説
明する。走査配線２にオン信号が入るとＴＦＴがオン状
態になり、保持容量（以下Ｃｓと表す）及び液晶の容量
（以下Ｃｌｃと表す）に信号配線１から所定の電荷が書
き込まれる。次に走査配線２の選択信号がオフに変わる
とＴＦＴがオフ状態（高抵抗状態）になり、信号配線１
から書き込まれた電荷が保持され、この電荷で決まる電
位と対向基板の共通電極の電位との差で決まる実効電圧
が液晶に印加され、実効電圧に比例した透過率が得られ
ることで所望の表示を得る。Next, the operation of the conventional liquid crystal display device will be described. When an ON signal is input to the scanning wiring 2, the TFT is turned on, and a predetermined charge is written from the signal wiring 1 to a storage capacitor (hereinafter, referred to as Cs) and a liquid crystal capacitance (hereinafter, referred to as Clc). Next, when the selection signal of the scanning wiring 2 is turned off, the TFT is turned off (high resistance state), and the signal wiring 1 is turned off.
And the effective voltage determined by the difference between the potential determined by the charge and the potential of the common electrode of the opposite substrate is applied to the liquid crystal, and a transmittance proportional to the effective voltage is obtained, thereby achieving a desired display. Get.
【０００６】ここで、走査配線２の選択信号が変化する
とき、走査配線２とドレイン電極６とのカップリング容
量（Ｃｇｄと表す）によりドレイン電極６の電位が変化
する。この電位変動を△Ｖｇｄとすると、△Ｖｇｄは次
式で表される。 △Ｖｇｄ＝（Ｃｇｄ×△Ｖｇ）／（Ｃｇｄ＋Ｃｓ＋Ｃｌｃ）・・・（１） ここで、△Ｖｇは走査配線２の信号がオンからオフに変
化するときの電位の変化量である。このドレイン電極６
の電位の変動△Ｖｇｄにより、対向基板の共通電極の電
位Ｖｃｏｍの中心電位と液晶に加わる電圧の中心電圧が
ずれる。このずれが大きいと、画面のちらつき（以下フ
リッカーという）や、長時間同一パターンを表示し続け
たとき表示を切り替えても前の表示パターンが残る現象
（以下焼き付きという）の原因となり、表示品質を低下
させることはよく知られている。これを防止するため、
所定の保持容量（Ｃｓ）を液晶容量と並列に付加する必
要がある。Here, when the selection signal of the scanning wiring 2 changes, the potential of the drain electrode 6 changes due to the coupling capacitance (Cgd) between the scanning wiring 2 and the drain electrode 6. Assuming that this potential fluctuation is ΔVgd, ΔVgd is expressed by the following equation. ΔVgd = (Cgd × ΔVg) / (Cgd + Cs + Clc) (1) Here, ΔVg is the amount of change in potential when the signal of the scanning line 2 changes from on to off. This drain electrode 6
, The center voltage of the potential Vcom of the common electrode of the opposing substrate is shifted from the center voltage of the voltage applied to the liquid crystal. If this deviation is large, the flickering of the screen (hereinafter referred to as flicker) or the phenomenon in which the previous display pattern remains even after switching the display when the same pattern is displayed for a long time (hereinafter referred to as burn-in) may cause a decrease in display quality. Lowering is well known. To prevent this,
It is necessary to add a predetermined storage capacitance (Cs) in parallel with the liquid crystal capacitance.
【０００７】一方、液晶表示装置では、画素電極５以外
の部分を透過する光は、コントラスト比を低下させるな
どの表示品質低下を引き起こす。したがって、画素電極
５以外の部分を透過する漏れ光を遮光する必要がある。
従来の液晶表示装置は、画素電極５と信号配線１との間
隙からの漏れ光の遮光を、保持容量配線３を画素電極周
辺部にも配置して遮光膜を兼ねさせて行っている。この
場合、保持容量配線３は信号配線１に沿って画素電極周
辺部に存在し、走査配線２に近接する部分まで延在させ
る。ここで、アレイ基板上に遮光膜を形成する場合に比
べて、対向基板に設置した遮光膜で漏れ光を遮光する場
合には、対向基板とアレイ基板の重ね合せ精度が、アレ
イ基板のパターン精度より低いため遮光領域が大きくな
ってしまう。したがって、走査配線２と遮光膜となる保
持容量配線３部分の間隔はできるだけ近接させた方が、
対向基板に設置した遮光膜による遮光領域が減少し、開
口率が向上する。On the other hand, in the liquid crystal display device, light transmitted through portions other than the pixel electrode 5 causes a decrease in display quality such as a decrease in contrast ratio. Therefore, it is necessary to shield light leaking through portions other than the pixel electrode 5.
In the conventional liquid crystal display device, light leakage from the gap between the pixel electrode 5 and the signal wiring 1 is shielded by arranging the storage capacitor wiring 3 also around the pixel electrode and also serving as a light shielding film. In this case, the storage capacitor line 3 exists in the peripheral portion of the pixel electrode along the signal line 1 and extends to a portion close to the scanning line 2. Here, compared with the case where a light-shielding film is formed on the array substrate, when the light-shielding film provided on the counter substrate shields the leaked light, the overlay accuracy of the counter substrate and the array substrate is higher than the pattern accuracy of the array substrate. Since the temperature is lower, the light-shielding area becomes larger. Therefore, it is better to make the distance between the scanning wiring 2 and the storage capacitor wiring 3 serving as a light shielding film as close as possible.
The light-shielding region provided by the light-shielding film provided on the opposite substrate is reduced, and the aperture ratio is improved.
【０００８】[0008]
【発明が解決しようとする課題】従来の液晶表示装置で
は、保持容量配線３が、画素電極５と信号配線１の間隙
からの漏れ光を遮光する機能を有しており、保持容量配
線３が走査配線２と近接していた。走査配線２と保持容
量配線３は同一工程で形成されるため、写真製版時やエ
ッチング時の異物の付着などによるパターン不良によ
り、走査配線２と保持容量配線３が短絡する欠陥が発生
する。この短絡欠陥が発生すると、走査信号が正常に供
給されないため、配線欠陥として視認される。この短絡
欠陥は、アレイ基板作製工程完了後の検査によって検出
可能であり、レーザなどによる切断が可能であるが、こ
の短絡欠陥が信号配線１の下部で発生すると、短絡部分
を切断すると信号配線１も切断してしまい、信号配線欠
陥として視認されるため修復ができないという問題があ
った。In the conventional liquid crystal display device, the storage capacitor line 3 has a function of blocking light leaked from a gap between the pixel electrode 5 and the signal line 1. It was close to the scanning wiring 2. Since the scanning wiring 2 and the storage capacitor wiring 3 are formed in the same process, a defect in which the scanning wiring 2 and the storage capacitor wiring 3 are short-circuited due to a pattern defect due to adhesion of a foreign substance during photolithography or etching occurs. When this short-circuit defect occurs, the scanning signal is not supplied normally, and is visually recognized as a wiring defect. This short-circuit defect can be detected by inspection after the completion of the array substrate manufacturing process, and can be cut by a laser or the like. However, when this short-circuit defect occurs below the signal wiring 1, when the short-circuit portion is cut, the signal wiring 1 is cut. Is also cut off and is visually recognized as a signal wiring defect, and cannot be repaired.
【０００９】また、図６に示すように、保持容量配線３
を短絡箇所８の両側の切断箇所９で切断することは可能
であるが、その場合、保持容量配線３に供給される信号
が、画面の片側から供給されることになる。例えば画面
の右端付近で、走査配線２と保持容量配線３が短絡して
保持容量配線３を切断した場合、保持容量配線３に供給
される信号は画面の左端側から供給されるため、保持容
量配線３の負荷が正常な場合の４倍となり、信号遅延が
発生する。この信号遅延により周辺の画素に比べて輝度
が変化するため、配線欠陥として視認されるという問題
があった。Further, as shown in FIG.
Can be cut at the cut portions 9 on both sides of the short-circuit portion 8, but in this case, the signal supplied to the storage capacitor wiring 3 is supplied from one side of the screen. For example, when the scanning line 2 and the storage capacitor line 3 are short-circuited and the storage capacitor line 3 is cut near the right end of the screen, the signal supplied to the storage capacitor line 3 is supplied from the left end of the screen. The load is four times that of the case where the load on the wiring 3 is normal, and a signal delay occurs. Because of the signal delay, the luminance is changed as compared with the surrounding pixels, and there is a problem that the signal is visually recognized as a wiring defect.
【００１０】この発明は、このような課題を解決するた
めになされたものであり、走査配線と保持容量配線の短
絡欠陥が信号配線下部で発生しても、配線欠陥を発生さ
せずに修復可能な構造とすることにより、歩留まりが高
い液晶表示装置を得ることを第一の目的とする。また、
そのような液晶表示装置の製造方法を得ることを第二の
目的としている。SUMMARY OF THE INVENTION The present invention has been made to solve such a problem. Even if a short-circuit defect of a scanning line and a storage capacitor line occurs below a signal line, it can be repaired without generating a line defect. A first object is to obtain a liquid crystal display device having a high yield by adopting a simple structure. Also,
A second object is to obtain a method for manufacturing such a liquid crystal display device.
【００１１】[0011]
【課題を解決するための手段】この発明に係わる液晶表
示装置においては、複数の走査配線とこの走査配線に交
差するように配置された複数の信号配線とで区画された
マトリクス状の複数の領域にそれぞれ形成された画素電
極、走査配線に沿って複数の領域内にまたがって延在す
るように配置された保持容量配線を備え、保持容量配線
は、各領域内に二本の保持容量配線が延在するように配
置されると共に、二本の保持容量配線は一部の領域内で
互いに接続されているものである。また、保持容量配線
は、画素電極と信号配線との間の漏れ光を遮光するよう
な形状の配線部を有するものである。また、保持容量配
線が互いに接続される領域では、保持容量配線が配線部
を介して接続されるものである。In a liquid crystal display device according to the present invention, a plurality of matrix-shaped regions divided by a plurality of scanning wirings and a plurality of signal wirings arranged to intersect the scanning wirings. And a storage capacitor line arranged so as to extend over a plurality of regions along the scanning line. The storage capacitor line includes two storage capacitor lines in each region. The two storage capacitor wirings are arranged so as to extend, and are connected to each other in some regions. Further, the storage capacitor wiring has a wiring portion shaped to block light leaking between the pixel electrode and the signal wiring. In a region where the storage capacitor lines are connected to each other, the storage capacitor lines are connected via a wiring portion.
【００１２】また、二本の保持容量配線は、少なくとも
二つの領域内で互いに接続されるものである。さらに、
二本の保持容量配線が互いに接続される領域は、等間隔
で配置されているものである。Further, the two storage capacitor wirings are connected to each other in at least two regions. further,
The regions where the two storage capacitor wires are connected to each other are arranged at equal intervals.
【００１３】また、走査配線と保持容量配線は、同一層
として形成されているものである。この発明に係わる液
晶表示装置の製造方法においては、複数の走査配線とこ
の走査配線に交差するように配置された複数の信号配線
とで区画された複数の領域にそれぞれ形成される画素を
有する液晶表示装置の製造方法において、各領域内に二
本の保持容量配線が延在するように走査配線に沿って保
持容量配線を配置し、二本の保持容量配線が一部の領域
内で互いに接続されるように、走査配線と保持容量配線
を形成する第一の工程、絶縁膜を介して走査配線に交差
するように信号配線を形成する第二の工程を含むもので
ある。加えて、走査配線と保持容量配線が、信号配線の
下部で短絡した場合は、信号配線の両側で保持容量配線
を切断するものである。The scanning wiring and the storage capacitor wiring are formed as the same layer. In a method of manufacturing a liquid crystal display device according to the present invention, a liquid crystal having pixels formed in a plurality of regions defined by a plurality of scanning lines and a plurality of signal lines arranged to intersect the scanning lines. In the manufacturing method of the display device, the storage capacitor lines are arranged along the scanning lines so that the two storage capacitor lines extend in each region, and the two storage capacitor lines are connected to each other in some regions. As a result, the method includes a first step of forming a scanning line and a storage capacitor line, and a second step of forming a signal line so as to cross the scanning line via an insulating film. In addition, when the scanning line and the storage capacitor line are short-circuited below the signal line, the storage capacitor line is cut off on both sides of the signal line.
【００１４】[0014]
【発明の実施の形態】実施の形態１．以下、この発明の
実施の形態１について述べる。図１は、この発明の実施
の形態１による液晶表示装置の画素を示す平面図であ
る。図１に示す画素がマトリクス状に配置されて表示部
を構成している。図において、１は信号配線、２は信号
配線１に交差するように配置された走査配線、３は保持
容量を形成する保持容量配線で、走査配線２に沿って配
置され、走査配線２と同一工程で形成されている。４は
ＴＦＴのチャンネルを形成する半導体層、５は信号配線
１と走査配線２によって区画される領域に形成され、表
示部を構成するた画素電極、６はＴＦＴのドレイン電極
で、画素電極５に接続されている。半導体層４、信号配
線１、走査配線２、ドレイン電極６でＴＦＴを形成す
る。図２は、この発明の実施の形態１による液晶表示装
置の画素の保持容量配線の切断箇所を示す平面図であ
る。図において、１〜６は図１におけるものと同一のも
のである。８は走査配線２と保持容量配線３との短絡箇
所で、信号配線１の下部で発生している。９は短絡箇所
８の両側で保持容量配線３を切断する切断箇所である。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 Hereinafter, Embodiment 1 of the present invention will be described. FIG. 1 is a plan view showing a pixel of a liquid crystal display device according to Embodiment 1 of the present invention. The pixels shown in FIG. 1 are arranged in a matrix to form a display unit. In the figure, 1 is a signal wiring, 2 is a scanning wiring arranged so as to intersect with the signal wiring 1, and 3 is a storage capacitor wiring forming a storage capacitor, which is arranged along the scanning wiring 2 and is the same as the scanning wiring 2. It is formed in the process. Reference numeral 4 denotes a semiconductor layer forming a channel of the TFT, 5 denotes a pixel electrode which is formed in a region defined by the signal wiring 1 and the scanning wiring 2 and forms a display unit, and 6 denotes a drain electrode of the TFT. It is connected. A TFT is formed by the semiconductor layer 4, the signal wiring 1, the scanning wiring 2, and the drain electrode 6. FIG. 2 is a plan view showing cut portions of the storage capacitor wiring of the pixel of the liquid crystal display device according to the first embodiment of the present invention. In the drawing, 1 to 6 are the same as those in FIG. Reference numeral 8 denotes a short-circuited portion between the scanning wiring 2 and the storage capacitor wiring 3, which occurs below the signal wiring 1. Reference numeral 9 denotes a cutting portion for cutting the storage capacitor wire 3 on both sides of the short-circuit portion 8.
【００１５】図３は、この発明の実施の形態１による液
晶表示装置の画素の保持容量配線を切断した際の信号の
流れを示す模式図である。図において、１〜３、８、９
は図２におけるものと同一のものである。１０は保持容
量配線３の信号の流れを表している。Ｓｎは個々の信号
配線、Ｇｋは個々の走査配線、Ｖｃｏｍは対向基板の共
通電極の電位で、保持容量配線の電位も同じである。図
４は、この発明の実施の形態１によるアレイ基板の製造
方法を示す断面図である。図において、２〜６は図１に
おけるものと同一のものである。１２は透明基板、１３
はゲート絶縁膜、１４は信号配線１またはドレイン電極
６とオーミックコンタクトをとるために形成される不純
物をドープした半導体層、１４ａ、１４ｂは不要な半導
体層１４を除去して形成され、それぞれ信号配線１また
はドレイン電極６とオーミックコンタクトを得るための
ソース領域、ドレイン領域である。１５は半導体層４を
保護するよう形成された保護膜である。FIG. 3 is a schematic diagram showing a signal flow when the storage capacitor wiring of the pixel of the liquid crystal display device according to the first embodiment of the present invention is cut. In the figure, 1-3, 8, 9
Are the same as those in FIG. Reference numeral 10 denotes a signal flow of the storage capacitor wiring 3. Sn is an individual signal wiring, Gk is an individual scanning wiring, Vcom is the potential of a common electrode of the opposite substrate, and the potential of the storage capacitor wiring is the same. FIG. 4 is a sectional view showing the method for manufacturing the array substrate according to the first embodiment of the present invention. In the figure, reference numerals 2 to 6 are the same as those in FIG. 12 is a transparent substrate, 13
Is a gate insulating film, 14 is a semiconductor layer doped with an impurity formed to make ohmic contact with the signal wiring 1 or the drain electrode 6, and 14a and 14b are formed by removing the unnecessary semiconductor layer 14. These are a source region and a drain region for obtaining an ohmic contact with the first or drain electrode 6. Reference numeral 15 denotes a protective film formed to protect the semiconductor layer 4.
【００１６】図１に示すように、この発明における液晶
表示装置を構成するアレイ基板は、保持容量配線３を２
本具備し、保持容量配線３は信号配線１と画素電極５の
間隔からの漏れ光を遮光する配線部を有する構造である
と共に、一部の画素では２本の保持容量配線３が分離さ
れ、一部の画素では２本の保持容量配線３が、信号配線
１と画素電極５の間隔からの漏れ光を遮光するために設
けられた配線部のどちらか一方で接続されている。ま
た、走査配線２に沿って配置された２本の保持容量配線
３は、図３に示すように表示部である画面の両側におい
て互いに接続される。As shown in FIG. 1, an array substrate constituting a liquid crystal display device according to the present invention has
The storage capacitor wiring 3 is provided with a structure having a wiring portion for blocking light leaking from the space between the signal wiring 1 and the pixel electrode 5, and two storage capacitor wirings 3 are separated in some pixels, In some pixels, two storage capacitor wires 3 are connected to one of the wiring portions provided to shield light leaked from the space between the signal wire 1 and the pixel electrode 5. Further, two storage capacitor wires 3 arranged along the scanning wires 2 are connected to each other on both sides of a screen as a display unit as shown in FIG.
【００１７】このように構成された液晶表示装置では、
図２のように走査配線２と保持容量配線３が信号配線１
下部で短絡した場合、例えばＹＡＧレーザにより２箇所
の切断箇所９を切断することにより、短絡箇所８を電気
的に切り離す。２本の保持容量配線３は、切断されるこ
とにより分離されるが、図３中の信号の流れ１０で示す
ように、一部の画素において２本の保持容量配線３が接
続されているため、保持容量配線３に供給される信号
は、画面の片側からだけでなく両側から供給されること
になり、信号遅延は発生しない。また、保持容量配線３
を切断しても、画素の保持容量値は正常な画素と同じに
なるため、ドレイン電極の電位変動△Ｖｇｄによる画素
電位の変動や電荷の保持は正常な画素と異ならず、フリ
ッカーや焼き付きは全く視認されない。In the liquid crystal display device configured as described above,
As shown in FIG. 2, the scanning line 2 and the storage capacitor line 3 are connected to the signal line 1.
When a short circuit occurs at the lower part, the two short cut points 9 are cut by, for example, a YAG laser, so that the short circuit points 8 are electrically separated. Although the two storage capacitor lines 3 are separated by cutting, the two storage capacitor lines 3 are connected in some pixels as shown by a signal flow 10 in FIG. The signal supplied to the storage capacitor wiring 3 is supplied not only from one side of the screen but also from both sides, and no signal delay occurs. In addition, the storage capacitor wiring 3
Is cut off, the storage capacitance value of the pixel becomes the same as that of a normal pixel. Therefore, the fluctuation of the pixel potential due to the fluctuation in the potential of the drain electrode △ Vgd and the charge retention do not differ from the normal pixel, and no flicker or image sticking occurs. Not visible.
【００１８】次に、図４にしたがってこの発明の液晶表
示装置のアレイ基板の製造方法を説明する。まず、図４
（ａ）に示すように、透明基板１上に走査配線２と保持
容量配線３例えばＣｒを同一工程で形成する。次いで、
図４（ｂ）に示すように、ゲート絶縁膜１３として例え
ばＳｉＮ、チャネルとなる半導体層４として例えばアモ
ルファスＳｉ（以下ａ−Ｓｉと略す）、配線金属とオー
ミックコンタクトを形成するための不純物イオンをドー
ピングした半導体層１４として例えばＰイオンをドープ
したｎ＋ａ−Ｓｉを連続的に成膜し、ＴＦＴとなる部分
以外のｎ＋ａ−Ｓｉ及びａ−Ｓｉを除去する。次いで図
４（ｃ）に示すように、画素電極５として例えばＩＴＯ
を形成したのち、図４（ｄ）に示すように、信号配線１
として例えばＣｒとドレイン電極６として例えばＣｒを
形成し、不要なｎ＋ａ−Ｓｉを除去して、信号配線１と
オーミックコンタクトを得るためのソース領域１４ａ及
びドレイン電極６とオーミックコンタクトを得るための
ドレイン領域１４ｂを形成する。次に、図４（ｅ）に示
すように、ｎ＋−ａ−Ｓｉが除去されたチャネル部分の
保護を行うために保護膜１５として例えばＳｉＮを成膜
し、端子部分の保護膜を除去することにより、この発明
の液晶表示装置のアレイ基板が得られる。Next, a method of manufacturing the array substrate of the liquid crystal display device of the present invention will be described with reference to FIG. First, FIG.
As shown in FIG. 1A, a scanning line 2 and a storage capacitor line 3 such as Cr are formed on a transparent substrate 1 in the same step. Then
As shown in FIG. 4B, for example, SiN is formed as the gate insulating film 13, amorphous Si (hereinafter abbreviated as a-Si) is formed as the semiconductor layer 4 serving as a channel, and impurity ions for forming an ohmic contact with a wiring metal are formed. For example, n + a-Si doped with P ions is continuously formed as the doped semiconductor layer 14, and n + a-Si and a-Si other than the portion to be the TFT are removed. Next, as shown in FIG. 4C, as the pixel electrode 5, for example, ITO
Is formed, and then, as shown in FIG.
For example, Cr and, for example, Cr are formed as the drain electrode 6, and unnecessary n + a-Si is removed, and a source region 14a for obtaining an ohmic contact with the signal wiring 1 and a drain region for obtaining an ohmic contact with the drain electrode 6 are formed. 14b is formed. Next, as shown in FIG. 4E, for example, SiN is formed as the protective film 15 to protect the channel portion from which n + -a-Si has been removed, and the protective film at the terminal portion is removed. Thereby, the array substrate of the liquid crystal display device of the present invention is obtained.
【００１９】なお、上述の構造で２本の保持容量配線３
の接続は、任意の画素で接続するが、接続箇所は２画素
以上に設けることが望ましい。また、２本の保持容量配
線３を接続する画素は等間隔に設けるのが好ましい。さ
らに、各走査配線２毎に２本の保持容量配線３が接続さ
れる位置を変えても、また同じ位置にしても効果は同様
である。この実施の形態では、逆スタガ構造チャネルエ
ッチ型ＴＦＴについて説明したが、チャネル保護型ＴＦ
Ｔ、正スタガ構造ＴＦＴ、コプレナ構造ＴＦＴでも同様
の効果が得られる。In the structure described above, two storage capacitor lines 3
Is connected at an arbitrary pixel, but it is desirable to provide a connection at two or more pixels. Further, it is preferable that pixels connecting the two storage capacitor wires 3 are provided at equal intervals. Furthermore, the effect is the same even if the position where the two storage capacitor lines 3 are connected is changed for each scanning line 2 or the same position is used. In this embodiment, the inverted stagger structure channel etch type TFT has been described.
The same effect can be obtained with T, positive stagger structure TFT, and coplanar structure TFT.
【００２０】また、チャネルとなる半導体層４としてａ
−Ｓｉを用いたが、多結晶Ｓｉを用いてもよい。さら
に、走査配線２及び信号配線１としてＣｒを用いたが、
Ａｌ、Ｃｕ、Ｔｉ、Ｔａ、Ｍｏ、Ａｌ−Ｓｉ、Ａｌ−Ｓ
ｉ−Ｃｕ、Ａｌ−Ｎｄ、Ａｌ−Ｎなどの金属あるいはこ
れらの積層構造を用いてもよい。The semiconductor layer 4 serving as a channel is a
Although -Si is used, polycrystalline Si may be used. Further, although Cr was used for the scanning wiring 2 and the signal wiring 1,
Al, Cu, Ti, Ta, Mo, Al-Si, Al-S
A metal such as i-Cu, Al-Nd, or Al-N, or a laminated structure of these may be used.
【００２１】[0021]
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。複数の
走査配線とこの走査配線に交差するように配置された複
数の信号配線とで区画されたマトリクス状の複数の領域
にそれぞれ形成された画素電極、走査配線に沿って複数
の領域内にまたがって延在するように配置された保持容
量配線を備え、保持容量配線は、各領域内に二本の保持
容量配線が延在するように配置されると共に、二本の保
持容量配線は一部の領域内で互いに接続されているの
で、走査配線と保持容量配線が短絡した場合に、保持容
量配線を切断して表示部の両側から保持容量配線の電位
を供給することができる。また、保持容量配線は、画素
電極と信号配線との間の漏れ光を遮光するような形状の
配線部を有するので、精度よく遮光できる。また、保持
容量配線が互いに接続される領域では、保持容量配線が
配線部を介して接続されるので、接続するための配線を
減らすことができる。Since the present invention is configured as described above, it has the following effects. Pixel electrodes formed in a plurality of areas in a matrix defined by a plurality of scanning wirings and a plurality of signal wirings arranged so as to intersect the scanning wirings, and extend over the plurality of areas along the scanning wirings. The storage capacitor wiring is arranged such that two storage capacitor wires extend in each region, and the two storage capacitor wires are partially formed. When the scanning wiring and the storage capacitor line are short-circuited, the storage capacitor line is cut and the potential of the storage capacitor line can be supplied from both sides of the display unit. In addition, since the storage capacitor wiring has a wiring portion having a shape that blocks light leaking between the pixel electrode and the signal wiring, light can be accurately blocked. Further, in the region where the storage capacitor lines are connected to each other, the storage capacitor lines are connected via the wiring portion, so that the number of wirings for connection can be reduced.
【００２２】また、二本の保持容量配線は、少なくとも
二つの領域内で互いに接続されるので、走査配線と保持
容量配線が短絡した場合に、保持容量配線を切断して表
示部の両側から保持容量配線の電位を供給することがで
きる。さらに、二本の保持容量配線が互いに接続される
領域は、例えば等間隔で配置されているので、走査配線
と保持容量配線がどこで短絡した場合においても、保持
容量配線を切断して表示部の両側から保持容量配線の電
位を供給する場合の保持容量配線負荷を変わらなくこと
ができる。Further, since the two storage capacitor lines are connected to each other in at least two regions, when the scanning line and the storage capacitor line are short-circuited, the storage capacitor line is cut and held from both sides of the display unit. The potential of the capacitor wiring can be supplied. Furthermore, since the areas where the two storage capacitor lines are connected to each other are arranged at equal intervals, for example, no matter where the scanning line and the storage capacitor line are short-circuited, the storage capacitor line is disconnected and the display unit is cut off. When the potential of the storage capacitor line is supplied from both sides, the load of the storage capacitor line can be kept unchanged.
【００２３】また、走査配線と保持容量配線が、同一層
として形成され、走査配線と保持容量配線との短絡が起
こりやすい場合にも適用できる。Also, the present invention can be applied to a case where the scanning wiring and the storage capacitor wiring are formed as the same layer, and a short circuit between the scanning wiring and the storage capacitor wiring easily occurs.
【００２４】さらにまた、複数の走査配線とこの走査配
線に交差するように配置された複数の信号配線とで区画
された複数の領域にそれぞれ形成される画素を有する液
晶表示装置の製造方法において、各領域内に二本の保持
容量配線が延在するように走査配線に沿って保持容量配
線を配置し、二本の保持容量配線が一部の領域内で互い
に接続されるように、走査配線と保持容量配線を形成す
る第一の工程、絶縁膜を介して走査配線に交差するよう
に信号配線を形成する第二の工程を含むので、同一工程
によって形成された走査配線と保持容量配線が短絡した
場合に、保持容量配線を切断して表示部の両側から保持
容量配線の電位を供給することができる。加えて、走査
配線と保持容量配線が、信号配線の下部で短絡した場合
は、信号配線の両側で保持容量配線を切断しても、表示
部の両側から保持容量配線の電位を供給することができ
る。Further, in a method of manufacturing a liquid crystal display device having pixels formed in a plurality of regions defined by a plurality of scanning wirings and a plurality of signal wirings arranged to cross the scanning wirings, The storage capacitor lines are arranged along the scanning lines so that the two storage capacitor lines extend in each region, and the scanning lines are connected such that the two storage capacitor lines are connected to each other in some regions. And a first step of forming a storage capacitor line, and a second step of forming a signal line so as to intersect with the scan line via an insulating film, so that the scan line and the storage capacitor line formed in the same step are When a short circuit occurs, the storage capacitor wiring can be cut and the potential of the storage capacitor wiring can be supplied from both sides of the display portion. In addition, when the scanning line and the storage capacitor line are short-circuited below the signal line, even if the storage capacitor line is cut off on both sides of the signal line, the potential of the storage capacitor line can be supplied from both sides of the display unit. it can.
【図１】 この発明の実施の形態１による液晶表示装置
の画素を示す平面図である。FIG. 1 is a plan view showing a pixel of a liquid crystal display device according to a first embodiment of the present invention.
【図２】 この発明の実施の形態１による液晶表示装置
の画素の保持容量配線の切断箇所を示す平面図である。FIG. 2 is a plan view showing cut portions of a storage capacitor line of a pixel of the liquid crystal display device according to the first embodiment of the present invention.
【図３】 この発明の実施の形態１による液晶表示装置
の画素の保持容量配線を切断した際の信号の流れを示す
模式図である。FIG. 3 is a schematic diagram showing a signal flow when a storage capacitor line of a pixel of the liquid crystal display device according to the first embodiment of the present invention is disconnected.
【図４】 この発明の実施の形態１によるアレイ基板の
製造方法を示す断面図である。FIG. 4 is a sectional view showing the method of manufacturing the array substrate according to the first embodiment of the present invention.
【図５】 従来の液晶表示装置の画素を示す平面図であ
る。FIG. 5 is a plan view showing a pixel of a conventional liquid crystal display device.
【図６】 従来の液晶表示装置の画素の保持容量配線を
切断した際の信号の流れを示す模式図である。FIG. 6 is a schematic diagram showing a signal flow when a storage capacitor line of a pixel of a conventional liquid crystal display device is cut.
１ 信号配線、 ２ 走査配線、 ３ 保持容量配線、
４ 半導体層、 ５画素電極、 ６ ドレイン電極、
８ 短絡箇所、 ９ 切断箇所、 １０保持容量配線
の信号の流れ、 １２ 透明基板、 １３ ゲート絶縁
膜、 １４半導体層、 １５ 保護膜。1 signal wiring, 2 scanning wiring, 3 storage capacitance wiring,
4 semiconductor layer, 5 pixel electrode, 6 drain electrode,
8 Short-circuit location, 9 Cutting location, 10 Signal flow of storage capacitor wiring, 12 Transparent substrate, 13 Gate insulating film, 14 Semiconductor layer, 15 Protective film.
Claims (8)
るように配置された複数の信号配線とで区画されたマト
リクス状の複数の領域にそれぞれ形成された画素電極、
上記走査配線に沿って複数の上記領域内にまたがって延
在するように配置された保持容量配線を備え、上記保持
容量配線は、上記各領域内に二本の保持容量配線が延在
するように配置されると共に、上記二本の保持容量配線
は一部の領域内で互いに接続されていることを特徴とす
る液晶表示装置。A pixel electrode formed in a plurality of regions in a matrix defined by a plurality of scanning wirings and a plurality of signal wirings arranged to cross the scanning wirings;
A storage capacitor line arranged so as to extend over the plurality of regions along the scanning line, wherein the storage capacitor line has two storage capacitor lines extending in each of the regions. And the two storage capacitor wirings are connected to each other within a partial area.
の間の漏れ光を遮光するような形状の配線部を有するこ
とを特徴とする請求項１記載の液晶表示装置。2. The liquid crystal display device according to claim 1, wherein the storage capacitor wiring has a wiring portion shaped to block light leaking between the pixel electrode and the signal wiring.
は、保持容量配線が配線部を介して接続されることを特
徴とする請求項２記載の液晶表示装置。3. The liquid crystal display device according to claim 2, wherein the storage capacitor lines are connected via a wiring portion in a region where the storage capacitor lines are connected to each other.
の領域内で互いに接続されることを特徴とする請求項１
〜請求項３のいずれか一項記載の液晶表示装置。4. The storage capacitor wiring according to claim 1, wherein the two storage capacitor wirings are connected to each other in at least two regions.
The liquid crystal display device according to claim 1.
領域は、等間隔で配置されていることを特徴とする請求
項１〜請求項４のいずれか一項記載の液晶表示装置。5. The liquid crystal display device according to claim 1, wherein regions where the two storage capacitor lines are connected to each other are arranged at equal intervals.
形成されていることを特徴とする請求項１〜請求項５の
いずれか一項記載の液晶表示装置。6. The liquid crystal display device according to claim 1, wherein the scanning line and the storage capacitor line are formed in the same step.
るように配置された複数の信号配線とで区画された複数
の領域にそれぞれ形成される画素を有する液晶表示装置
の製造方法において、上記各領域内に二本の保持容量配
線が延在するように走査配線に沿って保持容量配線を配
置し、上記二本の保持容量配線が一部の領域内で互いに
接続されるように、走査配線と保持容量配線を形成する
第一の工程、絶縁膜を介して上記走査配線に交差するよ
うに信号配線を形成する第二の工程を含むことを特徴と
する液晶表示装置の製造方法。7. A method for manufacturing a liquid crystal display device having pixels formed in a plurality of regions defined by a plurality of scanning wirings and a plurality of signal wirings arranged so as to intersect the scanning wirings. The storage capacitor lines are arranged along the scanning lines so that the two storage capacitor lines extend in each region, and the scanning is performed so that the two storage capacitor lines are connected to each other in some regions. A method for manufacturing a liquid crystal display device, comprising: a first step of forming a wiring and a storage capacitor wiring; and a second step of forming a signal wiring so as to intersect the scanning wiring via an insulating film.
下部で短絡した場合は、上記信号配線の両側で上記保持
容量配線を切断することを特徴とする請求項７記載の液
晶表示装置の製造方法。8. The liquid crystal display device according to claim 7, wherein when the scanning wiring and the storage capacitance wiring are short-circuited below the signal wiring, the storage capacitance wiring is cut off on both sides of the signal wiring. Production method.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26598098A JP2000098423A (en) | 1998-09-21 | 1998-09-21 | Liquid crystal display device and its manufacturing method |
| TW088111234A TW559683B (en) | 1998-09-21 | 1999-07-02 | Liquid display device and manufacturing process therefor |
| KR1019990033576A KR100360753B1 (en) | 1998-09-21 | 1999-08-16 | Liquid crystal display and manufacturing method thereof |
| US09/395,940 US6404465B1 (en) | 1998-09-21 | 1999-09-14 | Liquid crystal display wherein storage electrodes overlap upper part of source lines and pixel electrodes overlap upper part of storage electrodes |
| US09/758,220 US6421102B2 (en) | 1998-09-21 | 2001-01-12 | Liquid crystal display with pixel electrodes formed in a plurality of matrix-like regions and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26598098A JP2000098423A (en) | 1998-09-21 | 1998-09-21 | Liquid crystal display device and its manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000098423A true JP2000098423A (en) | 2000-04-07 |
Family
ID=17424704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26598098A Pending JP2000098423A (en) | 1998-09-21 | 1998-09-21 | Liquid crystal display device and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000098423A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7113252B2 (en) | 2001-07-31 | 2006-09-26 | Advanced Display, Inc. | Method of mending breakage of line in display device |
| KR100679513B1 (en) * | 2000-05-10 | 2007-02-07 | 엘지.필립스 엘시디 주식회사 | Array substrate of Liquid crystal display |
| KR100859524B1 (en) * | 2002-07-11 | 2008-09-22 | 삼성전자주식회사 | A thin film transistor array panel |
| JPWO2015064477A1 (en) * | 2013-10-30 | 2017-03-09 | 堺ディスプレイプロダクト株式会社 | Display panel |
-
1998
- 1998-09-21 JP JP26598098A patent/JP2000098423A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100679513B1 (en) * | 2000-05-10 | 2007-02-07 | 엘지.필립스 엘시디 주식회사 | Array substrate of Liquid crystal display |
| US7113252B2 (en) | 2001-07-31 | 2006-09-26 | Advanced Display, Inc. | Method of mending breakage of line in display device |
| KR100859524B1 (en) * | 2002-07-11 | 2008-09-22 | 삼성전자주식회사 | A thin film transistor array panel |
| JPWO2015064477A1 (en) * | 2013-10-30 | 2017-03-09 | 堺ディスプレイプロダクト株式会社 | Display panel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4130490B2 (en) | Liquid crystal display | |
| US7342621B2 (en) | Thin film transistor substrate for a liquid crystal display wherein a black matrix formed on the substrate comprises an inner aperture formed completely within the black matrix | |
| US5751381A (en) | Active matrix LCD device with image signal lines having a multilayered structure | |
| KR100374435B1 (en) | Liquid crystal display device and method of manufacturing the same | |
| JP2000002889A (en) | Liquid crystal display device | |
| KR100360753B1 (en) | Liquid crystal display and manufacturing method thereof | |
| KR19980018480A (en) | LCD Display | |
| JP2003273365A (en) | Display device | |
| US6429908B1 (en) | Method for manufacturing a gate of thin film transistor in a liquid crystal display device | |
| JPH04331922A (en) | Active matrix display device | |
| JP3216379B2 (en) | Liquid crystal display | |
| JPH0358019A (en) | Liquid crystal display device | |
| JP4082433B2 (en) | In-plane switching type liquid crystal display device | |
| JP2000098423A (en) | Liquid crystal display device and its manufacturing method | |
| KR20010016714A (en) | Liquid crystal display device | |
| JP2006201814A5 (en) | ||
| JPH11125840A (en) | Liquid crystal display device and its manufacture | |
| KR100951840B1 (en) | Liquid Crystal Display Device | |
| JPH0659281A (en) | Thin film transistor array and its manufacture | |
| JP2760459B2 (en) | Active matrix type substrate | |
| KR20020088093A (en) | Tft-lcd with dummy pattern serving both as light shielding and repair | |
| KR20210054638A (en) | Liquid crystal display | |
| JP2968252B2 (en) | Liquid crystal display | |
| JP2741773B2 (en) | Liquid crystal display | |
| KR100963414B1 (en) | Liquid Crystal Display Device And Fabricating Method thereof |