JP2000091620A - Hg-BASED II-VI COMPOUND SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF - Google Patents
Hg-BASED II-VI COMPOUND SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOFInfo
- Publication number
- JP2000091620A JP2000091620A JP10254910A JP25491098A JP2000091620A JP 2000091620 A JP2000091620 A JP 2000091620A JP 10254910 A JP10254910 A JP 10254910A JP 25491098 A JP25491098 A JP 25491098A JP 2000091620 A JP2000091620 A JP 2000091620A
- Authority
- JP
- Japan
- Prior art keywords
- type
- compound semiconductor
- semiconductor substrate
- carrier concentration
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はＨｇ系ＩＩ−ＶＩ族
化合物半導体装置及びその製造方法に関するものであ
り、特に、赤外線検出器（ＩＲＦＰＡ：ＩｎｆｒａＲｅ
ｄ Ｆｏｃａｌ Ｐｌａｎｅ Ａｒｒａｙ）に用いるＨ
ｇＣｄＴｅフォトダイオードアレイの解像度と耐圧を向
上させるための表面キャリア濃度の制御方法に特徴のあ
るＨｇ系ＩＩ−ＶＩ族化合物半導体装置及びその製造方
法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an Hg-based II-VI compound semiconductor device and a method of manufacturing the same, and more particularly, to an infrared detector (IRPPA: InfraRe).
H used for dFocal Plane Array)
The present invention relates to a Hg-based II-VI compound semiconductor device characterized by a method of controlling a surface carrier concentration for improving the resolution and breakdown voltage of a gCdTe photodiode array, and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】従来、１０μｍ帯近傍の赤外線を検知す
る赤外線検知装置としては、Ｃｄ組成比が０．２近傍、
例えば、Ｃｄ組成比が０．２２のＨｇＣｄＴｅ層に形成
したｐｎ接合ダイオードをフォトダイオードとしたもの
を用い、このフォトダイオードを一次元アレイ状或いは
二次元アレイ状に配置すると共に、読出回路との電気的
なコンタクトをとるために、赤外線フォトダイオードア
レイ基板及びＳｉ信号処理回路基板を、双方に形成した
Ｉｎ等の金属のバンプで貼り合わせる構造が採用されて
いる。2. Description of the Related Art Conventionally, an infrared detector for detecting infrared rays in the vicinity of the 10 μm band has a Cd composition ratio of about 0.2,
For example, a pn junction diode formed on a HgCdTe layer having a Cd composition ratio of 0.22 is used as a photodiode, and the photodiode is arranged in a one-dimensional array or a two-dimensional array, and the electrical connection between the photodiode and a read circuit is made. In order to make an intimate contact, a structure is adopted in which an infrared photodiode array substrate and a Si signal processing circuit substrate are bonded together with a metal bump such as In formed on both.
【０００３】ここで、図４を参照して従来のＨｇＣｄＴ
ｅ半導体装置の製造工程を説明する。 図４（ａ）参照 まず、閉管チッピング法を用いて、Ｔｅリッチの融液中
でＣｄＺｎＴｅ基板（図示せず）上にＨｇ空孔濃度が１
０17ｃｍ-3程度のノン・ドープのｐ型ＨｇＣｄＴｅ層２
１を液相エピタキシャル成長させたのち、Ｈｇ蒸気中に
おける２００〜４００℃の温度での熱処理により、Ｈｇ
空孔をＨｇ原子で埋めることによって、ｐ型ＨｇＣｄＴ
ｅ層２１の正孔濃度を１０16ｃｍ-3程度に制御する。Here, referring to FIG. 4, a conventional HgCdT
The manufacturing process of the e-semiconductor device will be described. Referring to FIG. 4A, first, the Hg vacancy concentration is set to 1 on a CdZnTe substrate (not shown) in a Te-rich melt by using a closed tube chipping method.
Non-doped p-type HgCdTe layer 2 of about 0 17 cm -3
1 was subjected to liquid phase epitaxial growth, and then heat-treated at a temperature of 200 to 400 ° C. in Hg vapor to obtain Hg.
By filling the vacancies with Hg atoms, p-type HgCdT
The hole concentration of the e layer 21 is controlled to be about 10 16 cm −3 .
【０００４】次いで、厚さ１５〜２５μｍのｐ型ＨｇＣ
ｄＴｅ層２１の全面にＺｎＳ膜２２を設け、所定の開口
部を有するレジストマスク（図示せず）をマスクとして
Ｂイオンを選択的にイオン注入してｎ+ 型領域２３を形
成してフォトダイオードとする。Then, a p-type HgC having a thickness of 15 to 25 μm
A ZnS film 22 is provided on the entire surface of the dTe layer 21, and B ions are selectively ion-implanted using a resist mask (not shown) having a predetermined opening as a mask to form an n + -type region 23, thereby forming a photodiode. I do.
【０００５】図４（ｂ）参照 次いで、レジストマスクを除去したのち、新たにレジス
トを塗布し、コンタクトホール形成部が開口部となるよ
うに露光・現像することによってレジストマスク（図示
せず）を形成し、次いで、レジストマスクをマスクとし
て、硫酸＋水からなるエッチング液を用いてＺｎＳ膜２
２を選択的にエッチングして、ｎ+ 型領域２３に対する
コンタクトホール及びｐ型ＨｇＣｄＴｅ層２１に対する
コンタクトホールを形成し、次いで、レジストマスクを
除去したのち、ｎ側電極となるＩｎ電極、及び、ｐ側電
極となるＡｕ電極を形成し、次いで、リフトオフ法によ
ってＳｉ信号処理回路基板と接続するためのＩｎバンプ
を形成していた。Referring to FIG. 4B, after removing the resist mask, a new resist is applied, and the resist mask (not shown) is exposed and developed so that a contact hole forming portion becomes an opening. Then, using a resist mask as a mask, a ZnS film 2 is formed using an etching solution composed of sulfuric acid and water.
2 is selectively etched to form a contact hole for the n + -type region 23 and a contact hole for the p-type HgCdTe layer 21, and then, after removing the resist mask, an In electrode serving as an n-side electrode and a p-type electrode. An Au electrode serving as a side electrode is formed, and then an In bump for connecting to a Si signal processing circuit substrate is formed by a lift-off method.
【０００６】図４（ｃ）参照 図４（ｃ）は、ｐ型ＨｇＣｄＴｅ層２１の正孔濃度分布
を示す図であり、Ｈｇ蒸気中における２００〜４００℃
の温度での熱処理により、ｐ型ＨｇＣｄＴｅ層２１の正
孔濃度は表面から内部にかけて１０16ｃｍ-3程度の均一
なキャリア濃度となっている。FIG. 4C is a diagram showing the hole concentration distribution of the p-type HgCdTe layer 21. The hole concentration distribution is 200 to 400 ° C. in Hg vapor.
The hole concentration of the p-type HgCdTe layer 21 has a uniform carrier concentration of about 10 16 cm -3 from the surface to the inside by the heat treatment at the temperature of.
【０００７】[0007]
【発明が解決しようとする課題】しかし、従来のＨｇＣ
ｄＴｅ半導体装置においては、ｐ型ＨｇＣｄＴｅ層２１
のキャリア濃度が低い場合、ｐ型ＨｇＣｄＴｅ層２１内
で光電流となる少数キャリア、即ち、電子の拡散長が長
くなるので、隣接するｎ+ 型領域２３間、即ち、隣接す
る画素間でクロストークが生じ解像度が低下するという
問題がある。However, conventional HgC
In a dTe semiconductor device, the p-type HgCdTe layer 21
When the carrier concentration is low, the diffusion length of the minority carrier that becomes a photocurrent in the p-type HgCdTe layer 21, that is, the electron diffusion length increases, so that the crosstalk between the adjacent n + -type regions 23, that is, between the adjacent pixels, occurs. This causes a problem that the resolution is reduced.
【０００８】一方、ｐ型ＨｇＣｄＴｅ層２１のキャリア
濃度が高い場合には、ｎ+ 型領域２３に付随するｐｎ接
合でのトンネル電流が大きくなり耐圧が低下するという
問題があり、高解像度と高耐圧性を同時に満足させるこ
とは困難であった。On the other hand, when the carrier concentration of the p-type HgCdTe layer 21 is high, there is a problem that the tunnel current at the pn junction associated with the n + -type region 23 is increased and the withstand voltage is reduced. It was difficult to satisfy the properties at the same time.
【０００９】したがって、本発明は、ＨｇＣｄＴｅ半導
体装置における解像度と耐圧を同時に高めることを目的
とする。Therefore, an object of the present invention is to simultaneously increase the resolution and breakdown voltage of a HgCdTe semiconductor device.
【００１０】[0010]
【課題を解決するための手段】図１は本発明の原理的構
成の説明図であり、この図１を参照して本発明における
課題を解決するための手段を説明する。なお、右側の図
は、ｐ型ＨｇＣｄＴｅ基板における厚さ方向の正孔濃度
分布を示す図である。 図１参照 （１）本発明は、Ｈｇ系ＩＩ−ＶＩ族化合物半導体装置
において、ｐ型Ｈｇ系ＩＩ−ＶＩ族化合物半導体基板１
の表面のｐｎ接合３近傍のキャリア濃度をバルクのキャ
リア濃度より小さくしたことを特徴とする。FIG. 1 is an explanatory view of the principle configuration of the present invention. Referring to FIG. 1, means for solving the problems in the present invention will be described. The diagram on the right is a diagram showing the hole concentration distribution in the thickness direction of the p-type HgCdTe substrate. See FIG. 1. (1) The present invention relates to a p-type Hg-based II-VI compound semiconductor substrate 1 in an Hg-based II-VI compound semiconductor device.
Is characterized in that the carrier concentration near the pn junction 3 on the surface is smaller than the bulk carrier concentration.
【００１１】この様に、ｐ型Ｈｇ系ＩＩ−ＶＩ族化合物
半導体基板１の表面のｐｎ接合３近傍のキャリア濃度を
バルクのキャリア濃度より小さくすることによって、ｐ
ｎ接合３の耐圧を向上することができるとともに、バル
ク、即ち、ｐ型Ｈｇ系ＩＩ−ＶＩ族化合物半導体基板１
の内部領域のキャリア濃度を高濃度に保つことによって
クロストークを防止し、解像度を高めることができる。
なお、本願明細書における「ｐ型Ｈｇ系ＩＩ−ＶＩ族化
合物半導体基板」とは、ｐ型Ｈｇ系ＩＩ−ＶＩ族化合物
半導体基板自体、及び、ＣｄＺｎＴｅ基板等の成長基板
上に成膜したｐ型Ｈｇ系ＩＩ−ＶＩ族化合物半導体エピ
タキシャル層を意味するものである。As described above, by making the carrier concentration near the pn junction 3 on the surface of the p-type Hg-based II-VI compound semiconductor substrate 1 smaller than the bulk carrier concentration,
The withstand voltage of the n-junction 3 can be improved, and the p-type Hg-based II-VI compound semiconductor substrate 1
By maintaining a high carrier concentration in the inner region of the above, crosstalk can be prevented and the resolution can be improved.
The “p-type Hg-based II-VI compound semiconductor substrate” in the present specification refers to a p-type Hg-based II-VI compound semiconductor substrate itself and a p-type Hg-based II-VI compound semiconductor substrate formed on a growth substrate such as a CdZnTe substrate. It means an Hg-based II-VI compound semiconductor epitaxial layer.
【００１２】（２）また、本発明は、Ｈｇ系ＩＩ−ＶＩ
族化合物半導体装置の製造方法において、ｐ型Ｈｇ系Ｉ
Ｉ−ＶＩ族化合物半導体基板１を励起水素によって処理
することによって、ｐ型Ｈｇ系ＩＩ−ＶＩ族化合物半導
体基板１の表面のキャリア濃度をバルクのキャリア濃度
より小さくし、このキャリア濃度を小さくした領域にｐ
ｎ接合３を形成することを特徴とする。(2) Further, the present invention relates to an Hg type II-VI
In a method for manufacturing a group III compound semiconductor device, a p-type Hg-based I
By treating the I-VI compound semiconductor substrate 1 with excited hydrogen, the carrier concentration on the surface of the p-type Hg-based II-VI compound semiconductor substrate 1 is made smaller than the bulk carrier concentration, and the region where the carrier concentration is made smaller. To p
It is characterized in that an n-junction 3 is formed.
【００１３】この様に、ｐ型Ｈｇ系ＩＩ−ＶＩ族化合物
半導体基板１を励起水素によって処理することによっ
て、ｐ型Ｈｇ系ＩＩ−ＶＩ族化合物半導体基板１の表面
から遊離したＨｇが内部に拡散し、アクセプタであるＨ
ｇ空孔を埋めていくので、ｐ型Ｈｇ系ＩＩ−ＶＩ族化合
物半導体基板１の表面のｐｎ接合３近傍のキャリア濃度
をバルクのキャリア濃度より小さくすることができる。As described above, by treating the p-type Hg-based II-VI compound semiconductor substrate 1 with excited hydrogen, Hg liberated from the surface of the p-type Hg-based II-VI compound semiconductor substrate 1 diffuses inside. And the acceptor H
Since the g vacancies are filled, the carrier concentration near the pn junction 3 on the surface of the p-type Hg-based II-VI compound semiconductor substrate 1 can be made smaller than the bulk carrier concentration.
【００１４】（３）また、本発明は、上記（２）におい
て、紫外線を用いて水素ガスを励起することによって、
励起水素を生成することを特徴とする。(3) The present invention provides the method according to the above (2), wherein the hydrogen gas is excited by using ultraviolet rays.
It is characterized by generating excited hydrogen.
【００１５】この様に、ｐ型Ｈｇ系ＩＩ−ＶＩ族化合物
半導体基板１の表面を処理するための励起水素は、製造
装置内に導入した水素ガスに紫外線を照射することによ
って、装置構成を複雑化することなく簡単に生成するこ
とができる。As described above, the excited hydrogen for treating the surface of the p-type Hg-based II-VI compound semiconductor substrate 1 has a complicated structure by irradiating the hydrogen gas introduced into the manufacturing apparatus with ultraviolet rays. It can be easily generated without conversion.
【００１６】（４）また、本発明は、上記（２）または
（３）において、ｐ型Ｈｇ系ＩＩ−ＶＩ族化合物半導体
基板１を励起水素によって処理する工程に連続して、同
じ製造装置内において表面保護膜４を成膜することを特
徴とする。(4) In the present invention, in the above (2) or (3), the step of treating the p-type Hg-based II-VI compound semiconductor substrate 1 with excited hydrogen may be performed in the same manufacturing apparatus. Is characterized in that the surface protective film 4 is formed.
【００１７】この様に、励起水素による表面処理と表面
保護膜４の成膜工程とを、同じ製造装置内で連続して行
うことによってスループットを向上することができる。As described above, the throughput can be improved by continuously performing the surface treatment with the excited hydrogen and the step of forming the surface protection film 4 in the same manufacturing apparatus.
【００１８】（５）また、本発明は、上記（２）乃至
（４）のいずれかにおいて、ｐ型Ｈｇ系ＩＩ−ＶＩ族化
合物半導体基板に、ｎ型領域２を一次元フォトダイオー
ドアレイ或いは二次元フォトダイオードアレイを構成す
るように複数個配列して形成したことを特徴とする。(5) The invention according to any one of the above (2) to (4), wherein the n-type region 2 is formed on the p-type Hg-based II-VI compound semiconductor substrate by a one-dimensional photodiode array or a two-dimensional photodiode array. A plurality of two-dimensional photodiode arrays are arranged and formed.
【００１９】本発明は、単体のフォトダイオードも権利
範囲とするものであるが、ｎ型領域２、即ち、フォトダ
イオードを一次元アレイ状或いは二次元アレイ状に配置
することによってＩＲＦＰＡを構成することができる。
なお、図において、符号５，６は、夫々ｎ側電極及びｐ
側電極である。In the present invention, a single photodiode is also included in the scope of right. However, the IRFPA is constituted by arranging the n-type region 2, that is, the photodiode in a one-dimensional array or a two-dimensional array. Can be.
In the drawings, reference numerals 5 and 6 indicate an n-side electrode and a p-side electrode, respectively.
It is a side electrode.
【００２０】[0020]
【発明の実施の形態】ここで、本発明の実施の形態の製
造工程を図２及び図３を参照して説明する。なお、説明
を簡単にするために、２個のフォトダイオードの形成工
程として説明する。 図２（ａ）参照 まず、従来と同様に、閉管チッピング法を用いて、Ｔｅ
リッチの融液中でＣｄＺｎＴｅ基板（図示せず）上にＨ
ｇ空孔濃度が１０17ｃｍ-3程度のノン・ドープのｐ型Ｈ
ｇＣｄＴｅ層１１（Ｃｄ比０．２２）を液相エピタキシ
ャル成長させたのち、Ｈｇ蒸気中における２００〜４０
０℃の温度での熱処理により、Ｈｇ空孔をＨｇ原子で埋
めることによって、ｐ型ＨｇＣｄＴｅ層１１の正孔濃度
を、例えば、１０16ｃｍ-3に制御する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Here, a manufacturing process according to an embodiment of the present invention will be described with reference to FIGS. In order to simplify the description, a description will be given as a process of forming two photodiodes. Referring to FIG. 2 (a), first, as in the conventional case, Te is used by using
H on a CdZnTe substrate (not shown) in a rich melt
Non-doped p-type H having a vacancy concentration of about 10 17 cm -3
After the liquid phase epitaxial growth of the gCdTe layer 11 (Cd ratio 0.22), 200 to 40 g
By filling the Hg vacancies with Hg atoms by a heat treatment at a temperature of 0 ° C., the hole concentration of the p-type HgCdTe layer 11 is controlled to, for example, 10 16 cm −3 .
【００２１】次いで、厚さ１５〜２５μｍのｐ型ＨｇＣ
ｄＴｅ層１１を設けた基板を絶縁膜成膜チャンバー（図
示せず）中に収容し、チャンバー内に水素ガスを導入し
て水素ガス圧を、例えば、１００Ｔｏｒｒにするととも
に、波長が、例えば、２５４ｎｍの紫外線を照射するこ
とによって、励起水素１２を生成し、この励起水素１２
中にｐ型ＨｇＣｄＴｅ層１１の表面を、例えば、１時間
晒すことによって、表面に低キャリア濃度層１３を形成
する。なお、この場合の励起水素１２とは、水素ラジカ
ル、励起水素原子、及び、水素イオン等が混在した状態
になっているものと考えられる。Next, a p-type HgC having a thickness of 15 to 25 μm
The substrate provided with the dTe layer 11 is accommodated in an insulating film formation chamber (not shown), and a hydrogen gas is introduced into the chamber to adjust the hydrogen gas pressure to, for example, 100 Torr, and the wavelength to, for example, 254 nm. Irradiation of ultraviolet rays generates excited hydrogen 12, and this excited hydrogen 12
By exposing the surface of the p-type HgCdTe layer 11 therein for, for example, one hour, the low carrier concentration layer 13 is formed on the surface. In this case, the excited hydrogen 12 is considered to be a state in which a hydrogen radical, an excited hydrogen atom, a hydrogen ion, and the like are mixed.
【００２２】図２（ｂ）参照 図２（ｂ）は、ｐ型ＨｇＣｄＴｅ層１１の表面からの深
さ方向の正孔濃度分布を示す図であり、励起水素１２に
よる処理によって、表面濃度が約５×１０15ｃｍ-3にな
るとともに、表面から約２μｍ程度の深さまでキャリア
濃度が漸増し、それ以降は、元々のキャリア濃度の１×
１０16ｃｍ-3となる。これは、励起水素１２による処理
によって、ｐ型ＨｇＣｄＴｅ層１１の表面から遊離した
Ｈｇがｐ型ＨｇＣｄＴｅ層１１の内部領域に拡散してＨ
ｇ空孔を埋めていくためと考えられる。FIG. 2B is a diagram showing the hole concentration distribution in the depth direction from the surface of the p-type HgCdTe layer 11. The carrier concentration gradually increases to 5 × 10 15 cm −3 and to a depth of about 2 μm from the surface. Thereafter, the carrier concentration becomes 1 × of the original carrier concentration.
It becomes 10 16 cm -3 . This is because Hg released from the surface of the p-type HgCdTe layer 11 by the treatment with the excited hydrogen 12 diffuses into the internal region of the p-type HgCdTe layer 11 and
It is considered that g holes are filled.
【００２３】図３（ｃ）参照 引き続いて、同じ絶縁膜成膜チャンバー内において、加
熱蒸着法を用いて全面に厚さ１００〜２０００ｎｍ、例
えば、３００ｎｍのＺｎＳ膜１４を設けたのち、２０μ
ｍ□で間隔が１０μｍとなる開口部を有するレジストマ
スク（図示せず）をマスクとしてＢイオンを１３０〜１
８０ｋｅＶ、例えば、１５０ｋｅＶの加速エネルギー
で、１．０×１０13〜１．０×１０15ｃｍ-2、例えば、
１．０×１０14ｃｍ-2だけ選択的にイオン注入すること
によってフォトダイオードとなるｎ + 型領域１５を形成
する。Subsequently, as shown in FIG. 3C, in the same insulating film forming chamber,
100-2000 nm thickness on the entire surface using thermal evaporation method, example
For example, after providing a ZnS film 14 of 300 nm,
A resister having openings with m □ intervals of 10 μm
B ions 130 to 1 using a mask (not shown) as a mask
Acceleration energy of 80 keV, for example, 150 keV
And 1.0 × 1013~ 1.0 × 10Fifteencm-2For example,
1.0 × 1014cm-2Only selective ion implantation
N becomes a photodiode +Forming mold region 15
I do.
【００２４】図３（ｄ）参照 次いで、レジストマスクを除去したのち、新たにレジス
トを塗布し、ｎ+ 型領域１５に対するコンタクトホール
を形成する部分に５μｍ□の開口部が形成されるように
露光・現像することによってレジストマスク（図示せ
ず）を形成したのち、硫酸＋水からなるエッチング液を
用いてＺｎＳ膜１４を選択的にエッチングしてｎ+ 型領
域１５に対するコンタクトホール１６を形成するととも
に、ｐ型ＨｇＣｄＴｅ層１１に対するコンタクトホール
１７も形成する。Next, after removing the resist mask, a new resist is applied, and exposure is performed so that a 5 μm square opening is formed in a portion where a contact hole for the n + type region 15 is formed, as shown in FIG. After forming a resist mask (not shown) by developing, the ZnS film 14 is selectively etched using an etching solution composed of sulfuric acid and water to form a contact hole 16 with the n + type region 15. , A contact hole 17 for the p-type HgCdTe layer 11 is also formed.
【００２５】図３（ｅ）参照 次いで、レジストマスクを除去したのち、コンタクトホ
ール１６にｎ側電極１８となるＩｎ電極を形成すると共
に、コンタクトホール１７にｐ側電極１９となるＡｕ電
極を形成し、次いで、図示しないもの、リフトオフ法に
よってＩｎバンプを形成することにより、赤外線フォト
ダイオードアレイの基本構成が完成する。Next, after removing the resist mask, an In electrode serving as an n-side electrode 18 is formed in the contact hole 16, and an Au electrode serving as a p-side electrode 19 is formed in the contact hole 17. Then, by forming an In bump by a lift-off method (not shown), the basic configuration of the infrared photodiode array is completed.
【００２６】この本発明の実施の形態においては、フォ
トダイオードとなるｎ+ 型領域１５を低キャリア濃度層
１３の中に形成しているので、ｎ+ 型領域１５に伴うｐ
ｎ接合の耐圧を向上することができ、また、信号光の吸
収による光キャリアの発生は高キャリア濃度のｐ型Ｈｇ
ＣｄＴｅ層１１の内部領域において起こるので、少数キ
ャリアである電子の拡散長が短くなり、隣接画素間のク
ロストークが防止されるので解像度が向上する。In the embodiment of the present invention, the n + -type region 15 serving as a photodiode is formed in the low carrier concentration layer 13, so that the p +
The withstand voltage of the n-junction can be improved, and the generation of photocarriers due to the absorption of signal light can be suppressed by the p-type Hg
Since this occurs in the internal region of the CdTe layer 11, the diffusion length of electrons as minority carriers is reduced, and crosstalk between adjacent pixels is prevented, so that the resolution is improved.
【００２７】以上、本発明の実施の形態を説明してきた
が、本発明は実施の形態に記載した構成及び条件に限ら
れるものではなく、各種の変更が可能である。例えば、
表面保護膜はＺｎＳ膜１４に限られるものではなく、Ｃ
ｄＴｅ膜或いはＳｉＮ膜でも良く、または、ＺｎＳ膜、
ＣｄＴｅ膜、或いは、ＳｉＮ膜を積層化して用いても良
いものである。Although the embodiments of the present invention have been described above, the present invention is not limited to the configurations and conditions described in the embodiments, and various modifications are possible. For example,
The surface protective film is not limited to the ZnS film 14, but may be C
dTe film or SiN film may be used, or ZnS film,
A CdTe film or a SiN film may be laminated and used.
【００２８】また、上記の実施の形態の説明において
は、水素ガスを絶縁膜成膜チャンバー内に導入し、紫外
線を照射することによって励起水素を生成しているが、
予め、絶縁膜成膜チャンバー外で生成した励起水素を絶
縁膜成膜チャンバーに導入しても良いものである。Further, in the above description of the embodiment, excited hydrogen is generated by introducing hydrogen gas into the insulating film deposition chamber and irradiating it with ultraviolet rays.
The excited hydrogen generated outside the insulating film formation chamber may be introduced into the insulating film formation chamber in advance.
【００２９】また、上記の実施の形態の説明において
は、励起水素１３による表面処理工程に引き続いて連続
してＺｎＳ膜１４を成膜しているが、必ずしも連続して
行う必要はないものであり、励起水素１３による表面処
理装置と絶縁膜成膜チャンバーとを別個の装置構成とし
ても良いものである。Further, in the above description of the embodiment, the ZnS film 14 is formed continuously after the surface treatment step using the excited hydrogen 13, but it is not always necessary to perform the ZnS film 14 continuously. Alternatively, the surface treatment apparatus using the excited hydrogen 13 and the insulating film forming chamber may be configured separately.
【００３０】また、上記の実施の形態の説明において
は、フォトダイオードアレイを形成するための半導体は
Ｈｇ0.78Ｃｄ0.22Ｔｅを用いて説明しているが、Ｈｇ
0.78Ｃｄ 0.22Ｔｅに限られるものではなく、他の組成比
のＨｇＣｄＴｅでも良く、さらには、ＨｇＴｅ、ＨｇＺ
ｎＴｅ、或いは、ＨｇＣｄＺｎＴｅ等のＨｇ空孔がアク
セプタとなるＨｇ系ＩＩ−ＶＩ族化合物半導体を用いて
も良いものである。In the description of the above embodiment,
Is a semiconductor for forming a photodiode array
Hg0.78Cd0.22Although explained using Te, Hg
0.78Cd 0.22It is not limited to Te, but other composition ratios
HgCdTe may be used. Further, HgTe, HgZ
Hg vacancies such as nTe or HgCdZnTe
Using Hg-based II-VI compound semiconductors as septa
Is also good.
【００３１】また、上記の実施の形態の説明において
は、フォトダイオードアレイとして説明しているが、フ
ォトダイオードアレイに限られるものではなくディスク
リート素子でも良く、例えば、ＨｇＣｄＴｅのＣｄ比を
０．６０程度にすることによってＡＰＤ（アバランシェ
・フォトダイオード）を形成しても良いものである。In the above embodiment, the photodiode array is described. However, the present invention is not limited to the photodiode array but may be a discrete element. For example, the Cd ratio of HgCdTe may be about 0.60. By doing so, an APD (avalanche photodiode) may be formed.
【００３２】[0032]
【発明の効果】本発明によれば、フォトダイオードを構
成するｎ+ 型領域を励起水素処理により低キャリア濃度
となった表面近傍領域に形成しているのでｐｎ接合耐圧
を向上することができ、また、光キャリアの発生する領
域を高キャリア濃度領域としているので耐圧を損なうこ
となく高解像度化することができ、それによって、信頼
性の高い赤外線フォトダイオードアレイ等を再現性良く
形成することができるので、高集積度で高解像度の赤外
線センサの実用化に寄与するところが大きい。According to the present invention, the n + -type region constituting the photodiode is formed in the region near the surface having a low carrier concentration by the excitation hydrogen treatment, so that the pn junction breakdown voltage can be improved. In addition, since the region where photocarriers are generated is a high carrier concentration region, high resolution can be achieved without deteriorating the breakdown voltage, whereby a highly reliable infrared photodiode array or the like can be formed with good reproducibility. Therefore, it greatly contributes to the practical use of a high-integration, high-resolution infrared sensor.
【図１】本発明の原理的構成の説明図である。FIG. 1 is an explanatory diagram of a basic configuration of the present invention.
【図２】本発明の実施の形態の途中までの製造工程の説
明図である。FIG. 2 is an explanatory diagram of a manufacturing process partway through an embodiment of the present invention.
【図３】本発明の実施の形態の図２以降の製造工程の説
明図である。FIG. 3 is an explanatory view of a manufacturing process of the embodiment of the present invention after FIG. 2;
【図４】従来のＨｇＣｄＴｅ半導体装置の製造工程の説
明図である。FIG. 4 is an explanatory diagram of a manufacturing process of a conventional HgCdTe semiconductor device.
１ ｐ型Ｈｇ系ＩＩ−ＶＩ族化合物半導体基板 ２ ｎ型領域 ３ ｐｎ接合 ４ 表面保護膜 ５ ｎ側電極 ６ ｐ側電極 １１ ｐ型ＨｇＣｄＴｅ層 １２ 励起水素 １３ 低キャリア濃度層 １４ ＺｎＳ膜 １５ ｎ+ 型領域 １６ コンタクトホール １７ コンタクトホール １８ ｎ側電極 １９ ｐ側電極 ２１ ｐ型ＨｇＣｄＴｅ層 ２２ ＺｎＳ膜 ２３ ｎ+ 型領域 ２４ ｎ側電極 ２５ ｐ側電極REFERENCE SIGNS LIST 1 p-type Hg-based II-VI compound semiconductor substrate 2 n-type region 3 pn junction 4 surface protective film 5 n-side electrode 6 p-side electrode 11 p-type HgCdTe layer 12 excited hydrogen 13 low carrier concentration layer 14 ZnS film 15 n + Type region 16 contact hole 17 contact hole 18 n-side electrode 19 p-side electrode 21 p-type HgCdTe layer 22 ZnS film 23 n + type region 24 n-side electrode 25 p-side electrode
───────────────────────────────────────────────────── フロントページの続き (72)発明者 有永 健児 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 宮武 哲也 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 4M118 AA10 BA02 BA05 CA03 CA32 CB09 EA01 FB08 FB09 FC16 GA10 HA31 5F045 AB22 AB24 AB33 AF06 BB16 CA09 DA57 DA62 HA08 HA14 HA15 5F049 MA02 MA07 NA04 NA12 NA20 NB05 PA20 QA03 RA02 SE05 SS02 SZ12 WA01 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Kenji Arinaga 4-1-1 Kamikadanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Prefecture Inside Fujitsu Limited (72) Inventor Tetsuya Miyatake 4-chome, Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa No. 1 No. 1 F-term in Fujitsu Limited (reference) 4M118 AA10 BA02 BA05 CA03 CA32 CB09 EA01 FB08 FB09 FC16 GA10 HA31 5F045 AB22 AB24 AB33 AF06 BB16 CA09 DA57 DA62 HA08 HA14 HA15 5F049 MA02 MA07 NA04 NA12 NA20 NB05 PA20 SS SZ12 WA01
Claims (5)
板の表面のｐｎ接合近傍のキャリア濃度を、バルクのキ
ャリア濃度より小さくしたことを特徴とするＨｇ系ＩＩ
−ＶＩ族化合物半導体装置。1. An Hg-based II, wherein the carrier concentration near the pn junction on the surface of the p-type Hg-based II-VI compound semiconductor substrate is lower than the bulk carrier concentration.
A group VI compound semiconductor device;
板を励起水素によって処理することによって、前記ｐ型
Ｈｇ系ＩＩ−ＶＩ族化合物半導体基板の表面のキャリア
濃度をバルクのキャリア濃度より小さくし、前記キャリ
ア濃度を小さくした領域にｐｎ接合を形成することを特
徴とするＨｇ系ＩＩ−ＶＩ族化合物半導体装置の製造方
法。2. A carrier concentration on a surface of the p-type Hg-based II-VI compound semiconductor substrate is made smaller than a bulk carrier concentration by treating the p-type Hg-based II-VI compound semiconductor substrate with excited hydrogen. Forming a pn junction in a region where the carrier concentration is reduced, the method comprising the steps of:
によって、上記励起水素を生成することを特徴とする請
求項２記載のＨｇ系ＩＩ−ＶＩ族化合物半導体装置の製
造方法。3. The method for manufacturing a Hg-based II-VI compound semiconductor device according to claim 2, wherein said excited hydrogen is generated by exciting a hydrogen gas using ultraviolet rays.
体基板を励起水素によって処理する工程に連続して、同
じ製造装置内において表面保護膜を成膜することを特徴
とする請求項２または３に記載のＨｇ系ＩＩ−ＶＩ族化
合物半導体装置の製造方法。4. The method according to claim 2, wherein a surface protective film is formed in the same manufacturing apparatus following the step of treating the p-type Hg-based II-VI compound semiconductor substrate with excited hydrogen. 4. The method for manufacturing an Hg-based II-VI compound semiconductor device according to item 3.
体基板の表面に、ｎ型領域を一次元フォトダイオードア
レイ或いは二次元フォトダイオードアレイを構成するよ
うに複数個配列して形成したことを特徴とする請求項２
乃至４のいずれか１項に記載のＨｇ系ＩＩ−ＶＩ族化合
物半導体装置の製造方法。5. The method according to claim 1, wherein a plurality of n-type regions are formed on the surface of the p-type Hg-based II-VI compound semiconductor substrate so as to form a one-dimensional photodiode array or a two-dimensional photodiode array. Claim 2
5. The method for manufacturing a Hg-based II-VI compound semiconductor device according to any one of claims 1 to 4.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10254910A JP2000091620A (en) | 1998-09-09 | 1998-09-09 | Hg-BASED II-VI COMPOUND SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10254910A JP2000091620A (en) | 1998-09-09 | 1998-09-09 | Hg-BASED II-VI COMPOUND SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000091620A true JP2000091620A (en) | 2000-03-31 |
Family
ID=17271556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10254910A Withdrawn JP2000091620A (en) | 1998-09-09 | 1998-09-09 | Hg-BASED II-VI COMPOUND SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000091620A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100429387B1 (en) * | 2002-01-22 | 2004-04-29 | 국방과학연구소 | Manufacturing method for infrared detector |
| JP2018110194A (en) * | 2017-01-05 | 2018-07-12 | 富士通株式会社 | Infrared detector and imaging apparatus |
| CN111524872A (en) * | 2020-04-30 | 2020-08-11 | 华虹半导体(无锡)有限公司 | Monitoring method for removing copper oxide in copper interconnection NDC (non-copper interconnect) process |
-
1998
- 1998-09-09 JP JP10254910A patent/JP2000091620A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100429387B1 (en) * | 2002-01-22 | 2004-04-29 | 국방과학연구소 | Manufacturing method for infrared detector |
| JP2018110194A (en) * | 2017-01-05 | 2018-07-12 | 富士通株式会社 | Infrared detector and imaging apparatus |
| CN111524872A (en) * | 2020-04-30 | 2020-08-11 | 华虹半导体(无锡)有限公司 | Monitoring method for removing copper oxide in copper interconnection NDC (non-copper interconnect) process |
| CN111524872B (en) * | 2020-04-30 | 2021-08-24 | 华虹半导体(无锡)有限公司 | Monitoring method for removing copper oxide in copper interconnection NDC (non-copper interconnect) process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6657194B2 (en) | Multispectral monolithic infrared focal plane array detectors | |
| US5376810A (en) | Growth of delta-doped layers on silicon CCD/S for enhanced ultraviolet response | |
| US8237126B2 (en) | X-ray imaging device and method for the manufacturing thereof | |
| US20030102432A1 (en) | Monolithic infrared focal plane array detectors | |
| US4868622A (en) | Semiconductor light-detecting device with alloyed isolating region | |
| KR20210020115A (en) | Back-illuminated sensor and sensor manufacturing method | |
| US5900654A (en) | Radiation hardened charge coupled device | |
| JP6769486B2 (en) | Manufacturing method of semiconductor crystal substrate, manufacturing method of infrared detector | |
| JP2000091620A (en) | Hg-BASED II-VI COMPOUND SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF | |
| JP7073948B2 (en) | Manufacturing method of infrared detector, infrared detector and infrared detector | |
| KR100422294B1 (en) | Passivation of HgCdTe Junction Diode By Annealing In Cd/Hg Atmosphere | |
| JPH06244448A (en) | Semiconductor optical sensor and formation of oxide film | |
| US3755015A (en) | Anti-reflection coating for semiconductor diode array targets | |
| US5229321A (en) | Method of diffusing mercury into a crystalline semiconductor material including mercury | |
| US20050214964A1 (en) | Sige super lattice optical detectors | |
| JPH04318981A (en) | Manufacture of infrared detector | |
| US4749659A (en) | Method of manufacturing an infrared-sensitive charge coupled device | |
| JP2000357814A (en) | Method for pretreating semiconductor substrate, and manufacture of infrared detector | |
| JPH10163517A (en) | Semiconductor device and its manufacture | |
| JPH11121772A (en) | Manufacture of semiconductor device | |
| JPH11238904A (en) | Manufacture of semiconductor device | |
| JPH10125949A (en) | Infrared detector | |
| KR100525169B1 (en) | FABRICATION OF HgCdTe PHOTO DIODE | |
| JP2001274451A (en) | Semiconductor image pickup element and method of manufacturing it | |
| Zhou et al. | Comparison of silicon pin diode detector fabrication processes using ion implantation and thermal doping |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |