JP2000090046A - インタ―フェ―ス・モジュ―ル - Google Patents
インタ―フェ―ス・モジュ―ルInfo
- Publication number
- JP2000090046A JP2000090046A JP11032358A JP3235899A JP2000090046A JP 2000090046 A JP2000090046 A JP 2000090046A JP 11032358 A JP11032358 A JP 11032358A JP 3235899 A JP3235899 A JP 3235899A JP 2000090046 A JP2000090046 A JP 2000090046A
- Authority
- JP
- Japan
- Prior art keywords
- vxi
- bus
- interface
- test
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40123—Interconnection of computers and peripherals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】低コストながらスループットの高いVXIバス
・コントローラ間の相互接続を実現するインターフェー
ス・モジュール。 【解決手段】本発明のインターフェース・モジュール1
08は、高速シリアル・バス(例えばIEEE139
4)インターフェース200とVXIインターフェース
206とを具備し、これらが制御手段214の制御に従
ってシリアル・バス104とVXIバス110との間の
データ交換を行う。従って、ワイド・パラレル・バス・
ケーブルを使用したPCIバス−VXIバス間相互接続
と比較して、設計の簡易性を維持しながらもノイズに対
する強さ及びスループットを高めることができる。ま
た、計測器コントローラとして汎用コンピュータを使用
できるので、専用設計のVXIコントローラ(VXIバ
スに挿入する形態)が不要となる。
・コントローラ間の相互接続を実現するインターフェー
ス・モジュール。 【解決手段】本発明のインターフェース・モジュール1
08は、高速シリアル・バス(例えばIEEE139
4)インターフェース200とVXIインターフェース
206とを具備し、これらが制御手段214の制御に従
ってシリアル・バス104とVXIバス110との間の
データ交換を行う。従って、ワイド・パラレル・バス・
ケーブルを使用したPCIバス−VXIバス間相互接続
と比較して、設計の簡易性を維持しながらもノイズに対
する強さ及びスループットを高めることができる。ま
た、計測器コントローラとして汎用コンピュータを使用
できるので、専用設計のVXIコントローラ(VXIバ
スに挿入する形態)が不要となる。
Description
【0001】
【発明の属する技術分野】本発明はコントローラと試験
装置の相互接続に関し、特に、コントローラをVXIバ
ス試験装置のメインフレームに接続する高性能シリアル
・インターフェースに関する。
装置の相互接続に関し、特に、コントローラをVXIバ
ス試験装置のメインフレームに接続する高性能シリアル
・インターフェースに関する。
【0002】
【従来の技術】電子試験・測定技術において、コンピュ
ータ(すなわち、汎用パーソナル・コンピュータ及びワ
ークステーション)を使用して電子試験装置を制御する
ことは広く知られている。例えば、研究所、もしくは品
質保証試験環境において、生成物、化合物、またはプロ
セスの特徴、性能、品質等を評価するために、非常に多
くの電子試験装置が使用されている。コンピュータは、
所望の試験シーケンスを実行するために、あらゆる試験
・計測器の構成及び動作を管理するコントローラとして
働く。
ータ(すなわち、汎用パーソナル・コンピュータ及びワ
ークステーション)を使用して電子試験装置を制御する
ことは広く知られている。例えば、研究所、もしくは品
質保証試験環境において、生成物、化合物、またはプロ
セスの特徴、性能、品質等を評価するために、非常に多
くの電子試験装置が使用されている。コンピュータは、
所望の試験シーケンスを実行するために、あらゆる試験
・計測器の構成及び動作を管理するコントローラとして
働く。
【0003】歴史的に、このような試験・計測器は、固
有のバス・インターフェースと同様に標準化された複数
のインターフェースのうちのいずれかを介してコンピュ
ータ・コントローラに接続されている。例えば、試験・
計測器の制御及び構成には、IEEE488(一般にH
PIB及びGPIBとも呼ばれる)が広く用いられてい
る。最近は、しばしばVXIバス(又は単にVXI)と
呼ばれるバス規格が、コンピュータを試験・計測器に接
続する方法として一般的になってきている。一般にVX
Iバスの規格は、IEEEからIEEE1155−19
92の仕様書として入手することができる。VXIバス
規格は、特に試験・計測器の接続及び制御に適用され広
く使用されているVMEバスに対して拡張したものを多
く規定している。IEEE488に比べて、VXIは実
質的にデータ処理能力が高い。VXI環境におけるコン
トローラは、2つの制御/ステータス標準、すなわちメ
ッセージ・ベースの制御とレジスタ・プログラミング・
ベースの制御のいずれかを用いて試験・計測器とデータ
のやりとりを行う。
有のバス・インターフェースと同様に標準化された複数
のインターフェースのうちのいずれかを介してコンピュ
ータ・コントローラに接続されている。例えば、試験・
計測器の制御及び構成には、IEEE488(一般にH
PIB及びGPIBとも呼ばれる)が広く用いられてい
る。最近は、しばしばVXIバス(又は単にVXI)と
呼ばれるバス規格が、コンピュータを試験・計測器に接
続する方法として一般的になってきている。一般にVX
Iバスの規格は、IEEEからIEEE1155−19
92の仕様書として入手することができる。VXIバス
規格は、特に試験・計測器の接続及び制御に適用され広
く使用されているVMEバスに対して拡張したものを多
く規定している。IEEE488に比べて、VXIは実
質的にデータ処理能力が高い。VXI環境におけるコン
トローラは、2つの制御/ステータス標準、すなわちメ
ッセージ・ベースの制御とレジスタ・プログラミング・
ベースの制御のいずれかを用いて試験・計測器とデータ
のやりとりを行う。
【0004】VXI規格は、コントローラとVXI試験
・計測器との間で交換される高レベルのコマンド及びス
テータスの構造を定義する。この高レベルのコマンド及
びステータスの構造は、試験・計測器内の識別された構
成要素によって実行される高レベル動作を定義する。レ
ジスタ・ベースのモデルのプログラミング試験装置にお
いて、VXI規格は、任意に大きなレジスタのセットを
VXI環境における試験・計測器の各構成要素ごとに定
義しておく(ここで「レジスタ」とは、値の読出し及び
書込みのためのアドレス可能なロケーションである)。
コントローラは、試験・測定シーケンスの必要なステッ
プを実行するのに必要な値について、各構成要素のレジ
スタに対して読出し及び書込みを行う。
・計測器との間で交換される高レベルのコマンド及びス
テータスの構造を定義する。この高レベルのコマンド及
びステータスの構造は、試験・計測器内の識別された構
成要素によって実行される高レベル動作を定義する。レ
ジスタ・ベースのモデルのプログラミング試験装置にお
いて、VXI規格は、任意に大きなレジスタのセットを
VXI環境における試験・計測器の各構成要素ごとに定
義しておく(ここで「レジスタ」とは、値の読出し及び
書込みのためのアドレス可能なロケーションである)。
コントローラは、試験・測定シーケンスの必要なステッ
プを実行するのに必要な値について、各構成要素のレジ
スタに対して読出し及び書込みを行う。
【0005】VXIバス環境における試験・測定計測器
とコントローラとの間で通信するために、現在周知の技
術では、一般的に2つのアーキテクチャの1つを利用し
て、コントローラ回路とソフトウエアとにVXIバス信
号の受け渡しを行う。一つのアーキテクチャでは、汎用
コンピュータ(ここではコントローラと称する)が、制
御される計測器及び装置と共にVXIバス環境に組込ま
れている。言換えれば、このコントローラは単に、あら
ゆる試験・測定構成要素と共にVXIテスト環境のVX
Iバス(バックプレーン)にプラグ・インされた1つの
カードである。このコントローラは基本的には汎用コン
ピュータのすべての構成要素を備えているが、組込ま
れ、カスタマイズされた形態ではコストがかかるという
意味で、経済的ではない。標準の、大量に市場に出てい
るパーソナル・コンピュータ及びワークステーション
は、このようなカスタマイズされた「プラグ・イン」コ
ントローラより単純であり(大部分が大量生産によ
る)、そのためコストがかからない。
とコントローラとの間で通信するために、現在周知の技
術では、一般的に2つのアーキテクチャの1つを利用し
て、コントローラ回路とソフトウエアとにVXIバス信
号の受け渡しを行う。一つのアーキテクチャでは、汎用
コンピュータ(ここではコントローラと称する)が、制
御される計測器及び装置と共にVXIバス環境に組込ま
れている。言換えれば、このコントローラは単に、あら
ゆる試験・測定構成要素と共にVXIテスト環境のVX
Iバス(バックプレーン)にプラグ・インされた1つの
カードである。このコントローラは基本的には汎用コン
ピュータのすべての構成要素を備えているが、組込ま
れ、カスタマイズされた形態ではコストがかかるという
意味で、経済的ではない。標準の、大量に市場に出てい
るパーソナル・コンピュータ及びワークステーション
は、このようなカスタマイズされた「プラグ・イン」コ
ントローラより単純であり(大部分が大量生産によ
る)、そのためコストがかからない。
【0006】現在周知の方法で利用される第2のアーキ
テクチャでは、標準のパーソナル・コンピュータ又はワ
ークステーションとVXIバス試験・計測器を相互接続
する、カスタマイズされたパラレル・バス構造を備え
る。例えば、汎用コンピュータ内の専用アダプタが、コ
ンピュータのバス(例えば、PCIバス)上の信号をV
XIバスとの交換に適した信号に適合させる。一般に、
2つのバス構造、すなわち汎用コンピュータのPCIバ
スと試験・計測器のVXIバスとの接続に、ワイド・パ
ラレル・バス・ケーブル(wide parallel bus cable)
が利用されている。
テクチャでは、標準のパーソナル・コンピュータ又はワ
ークステーションとVXIバス試験・計測器を相互接続
する、カスタマイズされたパラレル・バス構造を備え
る。例えば、汎用コンピュータ内の専用アダプタが、コ
ンピュータのバス(例えば、PCIバス)上の信号をV
XIバスとの交換に適した信号に適合させる。一般に、
2つのバス構造、すなわち汎用コンピュータのPCIバ
スと試験・計測器のVXIバスとの接続に、ワイド・パ
ラレル・バス・ケーブル(wide parallel bus cable)
が利用されている。
【0007】
【発明が解決しようとする課題】基本的に、これらの技
術は両方とも、VXIバス(バックプレーン)上の信号
をコントローラまで送り、信号を直接VXIバスに振り
分けることにより試験・計測器を制御する。組込み式
「プラグ・イン」方式では、VXIバスは、単純にコン
トローラ回路設計に統合される。ケーブルによる相互接
続方式では、ワイド・パラレル・バス・ケーブルがVX
Iバスとコントローラのバスとの間をつなぐ。このよう
なバスは非常に高いデータ・スループットを備えている
が、本質的には高価なものである。特に、伝送及び受信
するパラレル・バス信号の全体の数が増えると、適合す
る信号の伝送及び受信に必要な送受信装置及びバッファ
電子回路の数が増加し、コスト及び複雑さが増す。更
に、ワイド・パラレル・ケーブルを使用する場合、ノイ
ズ信号及びパラレル・バス信号の経路により起こりうる
干渉を低減するために、多くの接地又は遮蔽された信号
経路をパラレル・バス構造に加えなければならない。ノ
イズに対する強さを更に向上させるために、このような
パラレル・バス構造はしばしば、ケーブルで接続される
各装置と、複数の装置がバス構造に鎖状に接続されてい
る場合の全体のケーブル長とに関連して、そのケーブル
長が制限される。
術は両方とも、VXIバス(バックプレーン)上の信号
をコントローラまで送り、信号を直接VXIバスに振り
分けることにより試験・計測器を制御する。組込み式
「プラグ・イン」方式では、VXIバスは、単純にコン
トローラ回路設計に統合される。ケーブルによる相互接
続方式では、ワイド・パラレル・バス・ケーブルがVX
Iバスとコントローラのバスとの間をつなぐ。このよう
なバスは非常に高いデータ・スループットを備えている
が、本質的には高価なものである。特に、伝送及び受信
するパラレル・バス信号の全体の数が増えると、適合す
る信号の伝送及び受信に必要な送受信装置及びバッファ
電子回路の数が増加し、コスト及び複雑さが増す。更
に、ワイド・パラレル・ケーブルを使用する場合、ノイ
ズ信号及びパラレル・バス信号の経路により起こりうる
干渉を低減するために、多くの接地又は遮蔽された信号
経路をパラレル・バス構造に加えなければならない。ノ
イズに対する強さを更に向上させるために、このような
パラレル・バス構造はしばしば、ケーブルで接続される
各装置と、複数の装置がバス構造に鎖状に接続されてい
る場合の全体のケーブル長とに関連して、そのケーブル
長が制限される。
【0008】従って、現在周知の方法では、データのス
ループットを向上させるためには、コストと複雑さが増
す。
ループットを向上させるためには、コストと複雑さが増
す。
【0009】上述した問題点を考慮すると、計測器コン
トローラとして動作する汎用コンピュータと、関連する
試験・計測器(1つ又は複数のVXIメインフレーム)
のVXI互換配列との間にインターフェース接続が必要
であることが明らかである。このため、コントローラと
VXI互換試験・計測器との、より簡単で低コストの、
処理能力の高い相互接続が必要である。
トローラとして動作する汎用コンピュータと、関連する
試験・計測器(1つ又は複数のVXIメインフレーム)
のVXI互換配列との間にインターフェース接続が必要
であることが明らかである。このため、コントローラと
VXI互換試験・計測器との、より簡単で低コストの、
処理能力の高い相互接続が必要である。
【0010】
【課題を解決するための手段】本発明は、高速シリアル
バスを使用して汎用コンピュータ・コントローラと関連
するVXI互換の試験・計測器を相互接続することによ
り、上述した課題及び他の課題を解決し、それによって
有益な技術の水準を進歩させるものである。特に、本発
明は、業界標準の高速シリアルバス・アーキテクチャを
介して、外部のコントローラ装置(すなわち、汎用パー
ソナル・コンピュータ又はワークステーション)を試験
・計測器(すなわち、VXIメインフレーム)に接続す
るVXI互換インターフェース・カードを有する試験・
測定システムを具備する。
バスを使用して汎用コンピュータ・コントローラと関連
するVXI互換の試験・計測器を相互接続することによ
り、上述した課題及び他の課題を解決し、それによって
有益な技術の水準を進歩させるものである。特に、本発
明は、業界標準の高速シリアルバス・アーキテクチャを
介して、外部のコントローラ装置(すなわち、汎用パー
ソナル・コンピュータ又はワークステーション)を試験
・計測器(すなわち、VXIメインフレーム)に接続す
るVXI互換インターフェース・カードを有する試験・
測定システムを具備する。
【0011】好ましい実施形態では、本発明のVXIイ
ンターフェースは、IEEE1394高性能シリアルバ
ス(一般に「ファイヤワイヤ(Firewire)」と
も呼ばれる)を利用して、制御コンピュータに対し情報
を送受信する。IEEE1394高性能シリアルバス
は、400Mbps程度のデータ・スピードの1ビット
・シリアル・インターフェース接続を行う。シングル・
ビット・シリアル・インターフェースにより、ワイド・
パラレル・バス・ケーブル・アーキテクチャと比較し
て、設計の簡易性を維持しながらノイズに対する強さを
高めることができる(それによりコストを削減すること
ができる)。本発明のVXIインターフェースと、コン
トローラとして動作する汎用コンピュータに常駐して使
用される市販のIEEE1394インターフェース・カ
ードとの間で、制御及びデータの交換がなされる。
ンターフェースは、IEEE1394高性能シリアルバ
ス(一般に「ファイヤワイヤ(Firewire)」と
も呼ばれる)を利用して、制御コンピュータに対し情報
を送受信する。IEEE1394高性能シリアルバス
は、400Mbps程度のデータ・スピードの1ビット
・シリアル・インターフェース接続を行う。シングル・
ビット・シリアル・インターフェースにより、ワイド・
パラレル・バス・ケーブル・アーキテクチャと比較し
て、設計の簡易性を維持しながらノイズに対する強さを
高めることができる(それによりコストを削減すること
ができる)。本発明のVXIインターフェースと、コン
トローラとして動作する汎用コンピュータに常駐して使
用される市販のIEEE1394インターフェース・カ
ードとの間で、制御及びデータの交換がなされる。
【0012】上述したように、VXI規格で定義されて
いるように制御コンピュータとVXIインターフェース
との間のコマンド/ステータス構造によって、レジスタ
・ベースのアーキテクチャとメッセージ・ベースのアー
キテクチャとを使用することができる。本発明のVXI
インターフェースでは、同一のコマンド/ステータス構
造を使用することができる。本発明に関連するソフトウ
エア層は、IEEE1394シリアルバスを介して、そ
のようなコマンド及びステータス情報(すなわち、メッ
セージ及びレジスタ値)を伝送する。関連するアドレス
及びデータの状態機械ロジックを有する高速FIFOに
より、IEEE1394シリアル・インターフェースを
介してVXIバスとコントローラの間のデータの高速バ
ースト転送が可能となる。
いるように制御コンピュータとVXIインターフェース
との間のコマンド/ステータス構造によって、レジスタ
・ベースのアーキテクチャとメッセージ・ベースのアー
キテクチャとを使用することができる。本発明のVXI
インターフェースでは、同一のコマンド/ステータス構
造を使用することができる。本発明に関連するソフトウ
エア層は、IEEE1394シリアルバスを介して、そ
のようなコマンド及びステータス情報(すなわち、メッ
セージ及びレジスタ値)を伝送する。関連するアドレス
及びデータの状態機械ロジックを有する高速FIFOに
より、IEEE1394シリアル・インターフェースを
介してVXIバスとコントローラの間のデータの高速バ
ースト転送が可能となる。
【0013】制御コンピュータとVXIインターフェー
スの間の通信プロトコルの次の層は、そのようなVXI
コマンド/ステータス構造の信頼性のあるパケット/ト
ランザクション指向の通信を実現する。パケット指向プ
ロトコル層は、送受信されるメッセージのトランザクシ
ョン指向の受信通知によりコマンド/ステータス・メッ
セージの信頼性の高い伝送を実現する。各コマンド又は
ステータス・メッセージは、トランザクション内にあら
ゆる関連データ(すなわち、コマンド・パラメータ・デ
ータ及びステータス・メッセージ・データ)を含んでい
る。そのような情報の交換についてより高レベルのプロ
トコル層を実現するプログラム命令は、制御コンピュー
タのVXIインターフェース内でプログラム命令(ソフ
トウエア/ファームウエア)の更新を可能にすることに
より、統合されたバージョンの中に保持される。
スの間の通信プロトコルの次の層は、そのようなVXI
コマンド/ステータス構造の信頼性のあるパケット/ト
ランザクション指向の通信を実現する。パケット指向プ
ロトコル層は、送受信されるメッセージのトランザクシ
ョン指向の受信通知によりコマンド/ステータス・メッ
セージの信頼性の高い伝送を実現する。各コマンド又は
ステータス・メッセージは、トランザクション内にあら
ゆる関連データ(すなわち、コマンド・パラメータ・デ
ータ及びステータス・メッセージ・データ)を含んでい
る。そのような情報の交換についてより高レベルのプロ
トコル層を実現するプログラム命令は、制御コンピュー
タのVXIインターフェース内でプログラム命令(ソフ
トウエア/ファームウエア)の更新を可能にすることに
より、統合されたバージョンの中に保持される。
【0014】本発明のVXIバス・インターフェース・
カードは、トランザクション指向の通信プロトコルを実
現し、かつ、IEEE1394シリアル・インターフェ
ースを介して汎用コンピュータから受信するコマンド及
びデータを解釈して処理するプロセッサを備えている。
VXIの公の標準によれば、メッセージ・ベースのコマ
ンド構造及びレジスタ・ベースのコマンド構造のどちら
も、上記プロセッサによって支援及び処理される。従っ
て、汎用コンピュータ(コントローラ)に常駐する標準
の試験・測定支援ソフトウエア・ライブラリ及びモジュ
ールは、VXI規格の制御及び状態シーケンスを生成す
るために、基本的に変更せずに利用することができる。
カードは、トランザクション指向の通信プロトコルを実
現し、かつ、IEEE1394シリアル・インターフェ
ースを介して汎用コンピュータから受信するコマンド及
びデータを解釈して処理するプロセッサを備えている。
VXIの公の標準によれば、メッセージ・ベースのコマ
ンド構造及びレジスタ・ベースのコマンド構造のどちら
も、上記プロセッサによって支援及び処理される。従っ
て、汎用コンピュータ(コントローラ)に常駐する標準
の試験・測定支援ソフトウエア・ライブラリ及びモジュ
ールは、VXI規格の制御及び状態シーケンスを生成す
るために、基本的に変更せずに利用することができる。
【0015】本発明に従ってIEEE1394高速シリ
アル・インターフェースを使用することにより、現在周
知の方法より実質的に簡単であり低コストな方法で高性
能VXI互換インターフェースを提供することができ
る。簡易性及び低コストは、主に本発明の2つの様相に
よって達成することができる。第1に、本発明のVXI
インターフェースは、VXIバス環境内に組込まれカス
タマイズされたコントローラを使用する従来の方法に比
べて、コントローラとしての標準の市販されているパー
ソナル・コンピュータもしくはワークステーションであ
ればどれにでも接続することができる。第2に、高速シ
ングル・ビット・シリアル・インターフェース(IEE
E1394シリアル・インターフェース)により、コン
トローラとVXI装置を相互接続するバスとして、ワイ
ド・パラレル・バスを利用する従来技術に比べてより簡
易で低コストである幅の狭いバスを用いることにより、
高性能を実現することができる。本発明の追加の利点と
して、従来のワイド・パラレル・バス技術に比べて、ケ
ーブル長を拡張することができ、IEEE1394シリ
アル・インターフェース規格によって柔軟なトポロジー
・オプションが提供されるということが挙げられる。
アル・インターフェースを使用することにより、現在周
知の方法より実質的に簡単であり低コストな方法で高性
能VXI互換インターフェースを提供することができ
る。簡易性及び低コストは、主に本発明の2つの様相に
よって達成することができる。第1に、本発明のVXI
インターフェースは、VXIバス環境内に組込まれカス
タマイズされたコントローラを使用する従来の方法に比
べて、コントローラとしての標準の市販されているパー
ソナル・コンピュータもしくはワークステーションであ
ればどれにでも接続することができる。第2に、高速シ
ングル・ビット・シリアル・インターフェース(IEE
E1394シリアル・インターフェース)により、コン
トローラとVXI装置を相互接続するバスとして、ワイ
ド・パラレル・バスを利用する従来技術に比べてより簡
易で低コストである幅の狭いバスを用いることにより、
高性能を実現することができる。本発明の追加の利点と
して、従来のワイド・パラレル・バス技術に比べて、ケ
ーブル長を拡張することができ、IEEE1394シリ
アル・インターフェース規格によって柔軟なトポロジー
・オプションが提供されるということが挙げられる。
【0016】より一般的に、本発明は、制御装置(例え
ば、汎用コンピュータ又はワークステーション)と試験
・計測器環境の間のいかなる計測制御/通信リンクにで
も有利に適用することができる。VXIを適用すること
は、本発明を有利に適用することができる上記のような
試験・計測器環境の典型である。複雑でコストがかかる
パラレル・バス構造及びケーブルを、制御コンピュータ
又は装置と試験・計測器との間の通信に利用する他の試
験・測定環境でも、本発明を適用することによって同様
に効果を得ることができる。
ば、汎用コンピュータ又はワークステーション)と試験
・計測器環境の間のいかなる計測制御/通信リンクにで
も有利に適用することができる。VXIを適用すること
は、本発明を有利に適用することができる上記のような
試験・計測器環境の典型である。複雑でコストがかかる
パラレル・バス構造及びケーブルを、制御コンピュータ
又は装置と試験・計測器との間の通信に利用する他の試
験・測定環境でも、本発明を適用することによって同様
に効果を得ることができる。
【0017】本発明の上述した、又は他の特徴、様相及
び利点は、以下の説明と添付した図面により明らかとな
る。
び利点は、以下の説明と添付した図面により明らかとな
る。
【0018】
【実施例】本発明は、あらゆる変形例及び代りの形態が
可能であるが、ある特定の実施形態を図面において例と
して示し、以下詳細を説明する。なお、それは本発明
を、開示した特定の形態に限定するものではなく、逆
に、本発明は、上述した特許請求の範囲で定義している
ような本発明の精神及び範囲に含まれるすべての変形、
同等なもの、及びそれに代わるものを包含するものであ
ることを理解すべきである。
可能であるが、ある特定の実施形態を図面において例と
して示し、以下詳細を説明する。なお、それは本発明
を、開示した特定の形態に限定するものではなく、逆
に、本発明は、上述した特許請求の範囲で定義している
ような本発明の精神及び範囲に含まれるすべての変形、
同等なもの、及びそれに代わるものを包含するものであ
ることを理解すべきである。
【0019】図1は、試験・測定環境において、本発明
のVXIインターフェース・モジュールを利用したシス
テムを示すブロック図である。システム100は、試験
・測定アプリケーション・ソフトウエアに従って所望の
試験・測定シーケンスを実行するコントローラとして動
作可能な汎用コンピュータ102を備えている。VXI
メインフレーム106は、所望の試験・測定シーケンス
を実行する、コントローラ(コンピュータ102)に接
続された試験・測定環境の典型例を示すものである。上
述したように、ここではVXI試験・測定環境に関連し
て述べているが、本発明の通信/制御インターフェース
・アーキテクチャは、あらゆる種類の試験・測定環境に
有利に適用することができる。特に、コントローラ(コ
ンピュータ102)とVXIインターフェース106の
間の高速シリアル通信リンクは、一般に複雑でコストの
かかるパラレル・バス構造が適用されているあらゆる種
類の試験・測定環境と共に、利用することができる。
のVXIインターフェース・モジュールを利用したシス
テムを示すブロック図である。システム100は、試験
・測定アプリケーション・ソフトウエアに従って所望の
試験・測定シーケンスを実行するコントローラとして動
作可能な汎用コンピュータ102を備えている。VXI
メインフレーム106は、所望の試験・測定シーケンス
を実行する、コントローラ(コンピュータ102)に接
続された試験・測定環境の典型例を示すものである。上
述したように、ここではVXI試験・測定環境に関連し
て述べているが、本発明の通信/制御インターフェース
・アーキテクチャは、あらゆる種類の試験・測定環境に
有利に適用することができる。特に、コントローラ(コ
ンピュータ102)とVXIインターフェース106の
間の高速シリアル通信リンクは、一般に複雑でコストの
かかるパラレル・バス構造が適用されているあらゆる種
類の試験・測定環境と共に、利用することができる。
【0020】VXIメインフレーム106は、VXIバ
ス・バックプレーン110に共に接続された1つ又は複
数のVXI適合の試験・計測器112を備えている。本
発明のVXIインターフェース・モジュール108は、
信号を、汎用コンピュータ102とVXIメインフレー
ム106との間の交換用に適合させる役割を果たす。特
に、本発明によれば、VXIインターフェース・モジュ
ール108は、VXI適合試験・計測器112と共にV
XIバス・バックプレーン110に接続されている。更
に、本発明によれば、VXIインターフェース・モジュ
ール108は、高速シリアル・バス104を介して汎用
コンピュータ102に接続されている。さらに、本発明
の好ましい実施形態においては、高速シリアル・バス1
04は上述したように、好ましくはIEEE1394適
合の高速ビット・シリアル・バスである。
ス・バックプレーン110に共に接続された1つ又は複
数のVXI適合の試験・計測器112を備えている。本
発明のVXIインターフェース・モジュール108は、
信号を、汎用コンピュータ102とVXIメインフレー
ム106との間の交換用に適合させる役割を果たす。特
に、本発明によれば、VXIインターフェース・モジュ
ール108は、VXI適合試験・計測器112と共にV
XIバス・バックプレーン110に接続されている。更
に、本発明によれば、VXIインターフェース・モジュ
ール108は、高速シリアル・バス104を介して汎用
コンピュータ102に接続されている。さらに、本発明
の好ましい実施形態においては、高速シリアル・バス1
04は上述したように、好ましくはIEEE1394適
合の高速ビット・シリアル・バスである。
【0021】上述したように、図1に示すシステムは、
汎用コンピュータ102(コントローラとして機能す
る)とVXIメインフレーム106の間での高速通信を
提供する。しかしながら、図1のシステム100は、現
在周知の技術と比較して著しく簡単で、かつ低コストで
この高性能レベルを実現する。特に、上述したように、
高速シリアル・バス104により、従来の周知の技術に
比較して、ケーブルに必要な要件を簡単にし、ノイズに
対する強さを向上させ、トポロジーを柔軟にしつつ、汎
用コンピュータ102とVXIメインフレーム106の
間での高性能通信が可能となる。より具体的には、高速
ビット・シリアル・バス104は、本技術分野で現在周
知のワイド・パラレル・バス構造や他の同類の複雑なケ
ーブル構造に比べて実質的に簡単なケーブル構成を利用
する。
汎用コンピュータ102(コントローラとして機能す
る)とVXIメインフレーム106の間での高速通信を
提供する。しかしながら、図1のシステム100は、現
在周知の技術と比較して著しく簡単で、かつ低コストで
この高性能レベルを実現する。特に、上述したように、
高速シリアル・バス104により、従来の周知の技術に
比較して、ケーブルに必要な要件を簡単にし、ノイズに
対する強さを向上させ、トポロジーを柔軟にしつつ、汎
用コンピュータ102とVXIメインフレーム106の
間での高性能通信が可能となる。より具体的には、高速
ビット・シリアル・バス104は、本技術分野で現在周
知のワイド・パラレル・バス構造や他の同類の複雑なケ
ーブル構造に比べて実質的に簡単なケーブル構成を利用
する。
【0022】図2は、VXIインターフェース・モジュ
ール108の構造をより詳細に示したブロック図であ
る。VXIインターフェース・モジュール108の中心
には、VXIインターフェース・モジュール108の全
体の動作を管理する制御手段214が配置されている。
特にCPU208内には、高速シリアル・バス104と
VXIバス・バックプレーン110との間の情報の交換
を制御するようにプログラムされた汎用プロセッサが設
けられている。制御コマンド及びステータス・コマンド
は、VXI規格で定義されたメッセージ・ベース規格か
レジスタ・ベース規格のどちらかに従って交換される。
従って、CPU208は、VXIメインフレーム内の試
験・計測器を制御する必要に応じて、そのようなコマン
ド、ステータス要求及びデータを解釈・翻訳する。本発
明を実行する現在最もよく知られた方式では、CPU2
08は、好ましくはテキサス・インスツルメンツ(Texa
s Instruments)製のTMS320F206デジタル信号
プロセッサ(DSP)装置である。一般に、この特定の
チップ及びデジタル信号処理装置は、高速データ伝送に
適用するのに適切な専用の命令を含む傾向がある。いく
つかの同様及び同等のカスタム回路(例えば、ASIC
装置)、汎用プロセッサ、またはデジタル信号プロセッ
サ装置のどれでもCPU208の代りに利用することが
できることは、本技術分野の当業者には容易に理解され
ることであろう。
ール108の構造をより詳細に示したブロック図であ
る。VXIインターフェース・モジュール108の中心
には、VXIインターフェース・モジュール108の全
体の動作を管理する制御手段214が配置されている。
特にCPU208内には、高速シリアル・バス104と
VXIバス・バックプレーン110との間の情報の交換
を制御するようにプログラムされた汎用プロセッサが設
けられている。制御コマンド及びステータス・コマンド
は、VXI規格で定義されたメッセージ・ベース規格か
レジスタ・ベース規格のどちらかに従って交換される。
従って、CPU208は、VXIメインフレーム内の試
験・計測器を制御する必要に応じて、そのようなコマン
ド、ステータス要求及びデータを解釈・翻訳する。本発
明を実行する現在最もよく知られた方式では、CPU2
08は、好ましくはテキサス・インスツルメンツ(Texa
s Instruments)製のTMS320F206デジタル信号
プロセッサ(DSP)装置である。一般に、この特定の
チップ及びデジタル信号処理装置は、高速データ伝送に
適用するのに適切な専用の命令を含む傾向がある。いく
つかの同様及び同等のカスタム回路(例えば、ASIC
装置)、汎用プロセッサ、またはデジタル信号プロセッ
サ装置のどれでもCPU208の代りに利用することが
できることは、本技術分野の当業者には容易に理解され
ることであろう。
【0023】好ましくは、CPU208の内部に、必須
の汎用タイマ回路、プログラム及びデータ・メモリ(例
えば、CPU208がプログラム可能な装置となる程度
のRAM、ROM、及び/又はフラッシュ・メモリ)、
及び他の関連する周辺要素が組込まれていることが好ま
しい。
の汎用タイマ回路、プログラム及びデータ・メモリ(例
えば、CPU208がプログラム可能な装置となる程度
のRAM、ROM、及び/又はフラッシュ・メモリ)、
及び他の関連する周辺要素が組込まれていることが好ま
しい。
【0024】また、制御手段214内には、クロック制
御要素210及びトリガ制御要素212が設けられてい
る。クロック制御要素210は、VXIメインフレーム
内で動作可能なあらゆるVXIモジュールについてVX
I規格で定義されているようなクロック及び他の管理機
能を実行する。具体的に、好ましい実施形態では、クロ
ック制御要素210は、外部クロック管理のためのコネ
クタと共にVXI規格のクロック発生機能(16MHz
及び10MHzのクロック信号)を有している。特に、
外部で生成されたクロック信号の受信を可能にすると共
に、内部で生成されたクロック信号を外部の装置に適用
するのを可能にするために、クロック入力信号(CLK
IN)及びクロック出力信号(CLKOUT)のための
外部コネクタ(外部信号バス256)が設けられている
(また、リセット信号入力(RESET)が設けられて
いることも好ましい)。VXI規格は、CLKIN信号
経路に与えられている公称10MHzのクロックを規定
している。クロック制御要素210内のドライバ回路
は、内部で生成された10MHzクロック信号か、もし
くはCLKIN信号経路上へ外部から与えられるクロッ
ク信号のいずれかを選択し、VXIバックプレーン11
0に信号を供給する。また、選択された10MHzクロ
ック信号は、CLKOUT信号経路に適用される。これ
により、VXIメインフレーム内に複数存在するかもし
れないVXIモジュール全てに対して、単一の(つまり
同期した)クロック信号を供給することができる。
御要素210及びトリガ制御要素212が設けられてい
る。クロック制御要素210は、VXIメインフレーム
内で動作可能なあらゆるVXIモジュールについてVX
I規格で定義されているようなクロック及び他の管理機
能を実行する。具体的に、好ましい実施形態では、クロ
ック制御要素210は、外部クロック管理のためのコネ
クタと共にVXI規格のクロック発生機能(16MHz
及び10MHzのクロック信号)を有している。特に、
外部で生成されたクロック信号の受信を可能にすると共
に、内部で生成されたクロック信号を外部の装置に適用
するのを可能にするために、クロック入力信号(CLK
IN)及びクロック出力信号(CLKOUT)のための
外部コネクタ(外部信号バス256)が設けられている
(また、リセット信号入力(RESET)が設けられて
いることも好ましい)。VXI規格は、CLKIN信号
経路に与えられている公称10MHzのクロックを規定
している。クロック制御要素210内のドライバ回路
は、内部で生成された10MHzクロック信号か、もし
くはCLKIN信号経路上へ外部から与えられるクロッ
ク信号のいずれかを選択し、VXIバックプレーン11
0に信号を供給する。また、選択された10MHzクロ
ック信号は、CLKOUT信号経路に適用される。これ
により、VXIメインフレーム内に複数存在するかもし
れないVXIモジュール全てに対して、単一の(つまり
同期した)クロック信号を供給することができる。
【0025】更に、クロック制御要素210は、VXI
規格で定義されているような他の一般的な管理機能を有
している。例えば、クロック制御要素210は、VXI
規格で提供されているようなVXIモジュールを一意に
識別するモジュール識別回路(MODIDドライバ/セ
ンサ)、電源・リセット管理監視機能、VXIバス・ア
ービトレーション回路、及び割込み確認デージ・チェイ
ン回路を備えることができる。クロック制御要素210
内のカスタム回路に組込むことができる、VXI規格で
定義され、VXIバス・バックプレーンのインターフェ
ースに必要なあらゆる種類の標準システム及びバス管理
機能があることは、本技術分野における当業者は容易に
理解することができるであろう。
規格で定義されているような他の一般的な管理機能を有
している。例えば、クロック制御要素210は、VXI
規格で提供されているようなVXIモジュールを一意に
識別するモジュール識別回路(MODIDドライバ/セ
ンサ)、電源・リセット管理監視機能、VXIバス・ア
ービトレーション回路、及び割込み確認デージ・チェイ
ン回路を備えることができる。クロック制御要素210
内のカスタム回路に組込むことができる、VXI規格で
定義され、VXIバス・バックプレーンのインターフェ
ースに必要なあらゆる種類の標準システム及びバス管理
機能があることは、本技術分野における当業者は容易に
理解することができるであろう。
【0026】制御手段214内のトリガ制御要素212
により、VXI規格で定義されるトリガ管理及びルーテ
ィング機能が提供される。特に、トリガ制御要素212
は、VXI規格で定義されているように、VXIバス・
バックプレーン110への又はVXIバス・バックプレ
ーン110からの外部トリガ信号のルーティングを処理
する。具体的に、トリガ制御要素212は、外部で生成
されたトリガ信号(TRGIN)を受信する回路及びロ
ジックと、VXIメインフレーム内で生成されたトリガ
信号を外部信号バス258を介して外部装置に与える
(TRGOUT)回路及びロジックとを備えている。V
XIバス・バックプレーンのインターフェースに必要な
あらゆる種類の標準トリガ及びバス管理機能をトリガ制
御要素212内のカスタム回路に組込むことができるこ
とは、本技術分野における当業者は容易に理解できるで
あろう。
により、VXI規格で定義されるトリガ管理及びルーテ
ィング機能が提供される。特に、トリガ制御要素212
は、VXI規格で定義されているように、VXIバス・
バックプレーン110への又はVXIバス・バックプレ
ーン110からの外部トリガ信号のルーティングを処理
する。具体的に、トリガ制御要素212は、外部で生成
されたトリガ信号(TRGIN)を受信する回路及びロ
ジックと、VXIメインフレーム内で生成されたトリガ
信号を外部信号バス258を介して外部装置に与える
(TRGOUT)回路及びロジックとを備えている。V
XIバス・バックプレーンのインターフェースに必要な
あらゆる種類の標準トリガ及びバス管理機能をトリガ制
御要素212内のカスタム回路に組込むことができるこ
とは、本技術分野における当業者は容易に理解できるで
あろう。
【0027】また、VXIインターフェース・モジュー
ル108は、いくつかの市販されているIEEE139
4インターフェース回路200のいずれかを備えること
ができる。本発明を実行する現在最もよく知られた方式
では、IEEE1394インターフェース回路200
は、好ましくは、リンク層チップ(21S550)及び
物理層チップ(21S850)を含むIBM製のチップ
・セットである。本発明を実行する際に、他の高速シリ
アル・バス・アーキテクチャと同様に、VXIインター
フェース・モジュール108をIEEE1394高速シ
リアル・バス104に接続する目的で適用することがで
きる、同様に市販されているあらゆるチップがあること
は、本技術分野における当業者は容易に理解することが
できるであろう。概して、高速シリアルバス104及び
IEEE1394インターフェース回路200は、本発
明の主要な利益を実現するために高速シリアル・インタ
ーフェースを提供する装置及びバス、すなわち、現在周
知のワイド・パラレル・バス構造と比較して簡易化し、
それによりコストを削減しつつ、VXIメインフレーム
と外部コントローラ装置との間の高速インターフェース
接続を提供する装置及びバスを表している。好ましいI
EEE1394インターフェース・チップセットは、少
なくとも3つのファイヤワイヤ接続を提供する。本技術
分野で周知のように、3つの接続により、ファイヤワイ
ヤ接続がより複雑なツリー構造と同様にデイジー・チェ
インを含むあらゆる種類のトポロジーを利用できるよう
になる。
ル108は、いくつかの市販されているIEEE139
4インターフェース回路200のいずれかを備えること
ができる。本発明を実行する現在最もよく知られた方式
では、IEEE1394インターフェース回路200
は、好ましくは、リンク層チップ(21S550)及び
物理層チップ(21S850)を含むIBM製のチップ
・セットである。本発明を実行する際に、他の高速シリ
アル・バス・アーキテクチャと同様に、VXIインター
フェース・モジュール108をIEEE1394高速シ
リアル・バス104に接続する目的で適用することがで
きる、同様に市販されているあらゆるチップがあること
は、本技術分野における当業者は容易に理解することが
できるであろう。概して、高速シリアルバス104及び
IEEE1394インターフェース回路200は、本発
明の主要な利益を実現するために高速シリアル・インタ
ーフェースを提供する装置及びバス、すなわち、現在周
知のワイド・パラレル・バス構造と比較して簡易化し、
それによりコストを削減しつつ、VXIメインフレーム
と外部コントローラ装置との間の高速インターフェース
接続を提供する装置及びバスを表している。好ましいI
EEE1394インターフェース・チップセットは、少
なくとも3つのファイヤワイヤ接続を提供する。本技術
分野で周知のように、3つの接続により、ファイヤワイ
ヤ接続がより複雑なツリー構造と同様にデイジー・チェ
インを含むあらゆる種類のトポロジーを利用できるよう
になる。
【0028】更に、VXIインターフェース・モジュー
ル108は、CPU208単独の容量を超える可能性の
ある高速でのデータ・ブロックのバーストの交換を可能
にする高速FIFO202を備えることができる。高速
FIFO202の設計例の詳細は、「Three Port FIFO
Data Buffer Having Multi-Level Caching」という名称
の、係属中の米国特許出願09/023837号に述べ
られている。3ポートFIFOは、好ましくは、多層キ
ャッシング方式において容易に手に入るスタティックR
AM及び複数の専用の浅い(例えば16ワード)FIF
Oを使用する3ポート・バッファを提供する。このFI
FOは、複数の再構成可能な深い(例えば32kワード
までの)FIFOバッファとなる。FIFO202の好
ましい実施形態では、32kワードのRAMのバンク
と、6つのデュアル・ポート16ワードFIFOと、関
連するシーケンス・ロジックを有するバッファを提供す
る。シーケンス・ロジックは、6つのFIFOの各々に
関連したRAMアドレス・レジスタ/カウンタを含み、
RAMに対して入出するデータの移動を管理する。本技
術分野の当業者であれば、本発明の背景から、高速FI
FO202の機能を提供するための他に選択可能な同等
の設計としてあらゆる種類のものがあることは容易に理
解できるであろう。
ル108は、CPU208単独の容量を超える可能性の
ある高速でのデータ・ブロックのバーストの交換を可能
にする高速FIFO202を備えることができる。高速
FIFO202の設計例の詳細は、「Three Port FIFO
Data Buffer Having Multi-Level Caching」という名称
の、係属中の米国特許出願09/023837号に述べ
られている。3ポートFIFOは、好ましくは、多層キ
ャッシング方式において容易に手に入るスタティックR
AM及び複数の専用の浅い(例えば16ワード)FIF
Oを使用する3ポート・バッファを提供する。このFI
FOは、複数の再構成可能な深い(例えば32kワード
までの)FIFOバッファとなる。FIFO202の好
ましい実施形態では、32kワードのRAMのバンク
と、6つのデュアル・ポート16ワードFIFOと、関
連するシーケンス・ロジックを有するバッファを提供す
る。シーケンス・ロジックは、6つのFIFOの各々に
関連したRAMアドレス・レジスタ/カウンタを含み、
RAMに対して入出するデータの移動を管理する。本技
術分野の当業者であれば、本発明の背景から、高速FI
FO202の機能を提供するための他に選択可能な同等
の設計としてあらゆる種類のものがあることは容易に理
解できるであろう。
【0029】更に、VXIインターフェース・モジュー
ル108は、シェアードRAM要素204を備えてい
る。VXIインターフェース206に関連するシェアー
ドRAM要素204が、VXIモジュールのインターフ
ェースに対し任意のシェアード・アクセス・メモリを提
供することは、本技術分野の当業者であれば容易に理解
できることである。標準VXIプロトコル及びレジスタ
値は、シェアードRAMの記憶場所を定義する。
ル108は、シェアードRAM要素204を備えてい
る。VXIインターフェース206に関連するシェアー
ドRAM要素204が、VXIモジュールのインターフ
ェースに対し任意のシェアード・アクセス・メモリを提
供することは、本技術分野の当業者であれば容易に理解
できることである。標準VXIプロトコル及びレジスタ
値は、シェアードRAMの記憶場所を定義する。
【0030】また、VXIインターフェース・モジュー
ル108は、VXIインターフェース・モジュール10
8をVXIバス・バックプレーン110に接続するVX
Iバス・インターフェース要素206を備えている。シ
ェアードRAM要素204は、VXIバス規格で提供さ
れるバス260を介してVXIバス・インターフェース
要素206に接続されている。シェアードRAM要素2
04は、VXI規格で提供されているようなあらゆるV
XIモジュール間の通信のために、試験・測定の用途に
使用することができる。
ル108は、VXIインターフェース・モジュール10
8をVXIバス・バックプレーン110に接続するVX
Iバス・インターフェース要素206を備えている。シ
ェアードRAM要素204は、VXIバス規格で提供さ
れるバス260を介してVXIバス・インターフェース
要素206に接続されている。シェアードRAM要素2
04は、VXI規格で提供されているようなあらゆるV
XIモジュール間の通信のために、試験・測定の用途に
使用することができる。
【0031】一般に、VXIバス・インターフェース要
素206内の回路は、制御、データ、アドレス及び信号
の割込みに関連するVXIバス・バックプレーン110
への信号の適応と制御を行う。更に、VXIバス・イン
ターフェース要素206内のロジック及び回路は、必要
なVXIバス・バックプレーン110の信号を操作し
て、VXIインターフェース・モジュール108内のレ
ジスタを管理する。VXI規格で定義されているVXI
レジスタは、VXIバス・インターフェース要素206
内の回路によって提供される。
素206内の回路は、制御、データ、アドレス及び信号
の割込みに関連するVXIバス・バックプレーン110
への信号の適応と制御を行う。更に、VXIバス・イン
ターフェース要素206内のロジック及び回路は、必要
なVXIバス・バックプレーン110の信号を操作し
て、VXIインターフェース・モジュール108内のレ
ジスタを管理する。VXI規格で定義されているVXI
レジスタは、VXIバス・インターフェース要素206
内の回路によって提供される。
【0032】図4は、VXIバス・インターフェース要
素206の構成の詳細を示したブロック図である。VX
Iバックプレーン・バッファ群412は、VXI規格に
従って、VXIバス・バックプレーン110から受信
し、かつ、VXIバス・バックプレーン110に与える
データ及びアドレス信号の電子的なバッファリングを行
う。バイト・スワッパ及びマルチプレクサ(以下、単に
マルチプレクサ)400は、図2に示すFIFO202
に対するインターフェースの必要に応じて、VXIバス
・バックプレーン110から又はVXIバス・バックプ
レーン110へのデータ・バイトについて適当なバイト
位置において経路指定を行う。また、マルチプレクサ4
00は、64ビット転送周期でデータ及びアドレス信号
を多重化する。VXIマスタ・コントロール406は、
バス・マスタの役割において、VXIバス・バックプレ
ーン110上のVME/VXIバス・トランザクション
を制御する。同様に、VXIスレーブ・コントロール4
08は、バス・スレーブの役割において、VME/VX
Iバス・トランザクションを管理する。VXIレジスタ
群410は、VXIバス規格に記述されているようなメ
ッセージ・ベース・デバイス・レジスタ・セットであ
る。データ・レジスタ群402は、図2に示す制御手段
214とVXIバス・バックプレーン110の間でシン
グル・ワード・トランザクションの交換を行うためのレ
ジスタである。制御及び状態レジスタ群404は、バス
・マスタの役割としてデータ転送の構成を行う。VXI
アドレス・デコード414は、VXIバス・バックプレ
ーン110上のアドレス・バス信号を監視して、このV
XIモジュールにアドレス指定されるトランザクション
を識別する。VXIアドレス・カウンタ群416は、バ
ス・マスタ転送において、シングル・ワード及びマルチ
・ワード交換毎にアドレス値を生成する。
素206の構成の詳細を示したブロック図である。VX
Iバックプレーン・バッファ群412は、VXI規格に
従って、VXIバス・バックプレーン110から受信
し、かつ、VXIバス・バックプレーン110に与える
データ及びアドレス信号の電子的なバッファリングを行
う。バイト・スワッパ及びマルチプレクサ(以下、単に
マルチプレクサ)400は、図2に示すFIFO202
に対するインターフェースの必要に応じて、VXIバス
・バックプレーン110から又はVXIバス・バックプ
レーン110へのデータ・バイトについて適当なバイト
位置において経路指定を行う。また、マルチプレクサ4
00は、64ビット転送周期でデータ及びアドレス信号
を多重化する。VXIマスタ・コントロール406は、
バス・マスタの役割において、VXIバス・バックプレ
ーン110上のVME/VXIバス・トランザクション
を制御する。同様に、VXIスレーブ・コントロール4
08は、バス・スレーブの役割において、VME/VX
Iバス・トランザクションを管理する。VXIレジスタ
群410は、VXIバス規格に記述されているようなメ
ッセージ・ベース・デバイス・レジスタ・セットであ
る。データ・レジスタ群402は、図2に示す制御手段
214とVXIバス・バックプレーン110の間でシン
グル・ワード・トランザクションの交換を行うためのレ
ジスタである。制御及び状態レジスタ群404は、バス
・マスタの役割としてデータ転送の構成を行う。VXI
アドレス・デコード414は、VXIバス・バックプレ
ーン110上のアドレス・バス信号を監視して、このV
XIモジュールにアドレス指定されるトランザクション
を識別する。VXIアドレス・カウンタ群416は、バ
ス・マスタ転送において、シングル・ワード及びマルチ
・ワード交換毎にアドレス値を生成する。
【0033】バス250,252は、IEEE1394
インターフェース回路200、高速FIFO202、及
びVXIバス・インターフェース要素206を介して、
IEEE1394高速シリアル・バス104とVIXバ
ス・バックプレーン110の間で情報を高速に直接交換
するための経路である。内部バス254は、VXIイン
ターフェース・モジュール108内のあらゆる要素を相
互接続する。例えば、CPU208は、内部バス254
で交換された制御及びデータ信号を介して他のあらゆる
要素の動作を制御する。内部バス250,252,25
4を実現するための設計が広範囲に選択できることは、
本技術分野における当業者には容易に理解できるであろ
う。このような設計の選択は、本技術分野の当業者にと
って周知であり、VXIインターフェース・モジュール
108内のCPU208及び他の要素に使用する部材と
して特別に選択したものによって広く決まるものであ
る。
インターフェース回路200、高速FIFO202、及
びVXIバス・インターフェース要素206を介して、
IEEE1394高速シリアル・バス104とVIXバ
ス・バックプレーン110の間で情報を高速に直接交換
するための経路である。内部バス254は、VXIイン
ターフェース・モジュール108内のあらゆる要素を相
互接続する。例えば、CPU208は、内部バス254
で交換された制御及びデータ信号を介して他のあらゆる
要素の動作を制御する。内部バス250,252,25
4を実現するための設計が広範囲に選択できることは、
本技術分野における当業者には容易に理解できるであろ
う。このような設計の選択は、本技術分野の当業者にと
って周知であり、VXIインターフェース・モジュール
108内のCPU208及び他の要素に使用する部材と
して特別に選択したものによって広く決まるものであ
る。
【0034】図3は、本発明により、図1に示すシステ
ム内でソフトウェアによって動作可能な層を示すブロッ
ク図である。汎用コンピュータ102内で動作可能な試
験・測定アプリケーション・プログラム300は、一般
に、汎用コンピュータ102内で動作可能な標準試験・
測定ライブラリ機能302を起動する。試験・測定ライ
ブラリ機能302は、例えばVISA(Virtual Instru
ment System Architecture:VXI Plug and Play System
s Alliance (6504 Bridge Point Parkway, Austin Texa
s, 78730)で定義された仮想計測器システム・アーキテ
クチャ)、又はSICL(Standard Instrument Contro
l Library for C Programming:米国特許第5,36
1,336号(発明の名称「Method for Controlling a
n Instrument Through a Common Instrument Programmi
ng Interface」)で公開されている、ヒューレット・パ
ッカード社が定義したCプログラミングのための標準計
測器制御ライブラリ)等の、いくつかの市販されている
計測ライブラリ製品であればどれでもよい。任意の試験
・計測器選択モジュール304は、汎用コンピュータ1
02及びVXIメインフレーム106の間で利用される
特定のリンク・プロトコル及び物理インターフェースに
適した特別のデバイス特定ドライバ・モジュールを選択
するように動作することができる。本発明によれば、I
EEE1394デバイス・ドライバ・モジュール306
は、汎用コンピュータ102内で使用されて、VXIメ
インフレーム106と交換されるコマンド及びデータ
を、IEEE1394高速シリアル・バス104と送受
信するのに適した信号に適合させる。IEEE1394
−VXI変換モジュール308は、VXIメインフレー
ム106におけるVXIインターフェース・モジュール
108内で動作可能である。変換モジュール308(図
2に示すCPU208内で動作可能なファームウエア)
は、VXIバス・バックプレーン110との交換の必要
に応じて、IEEE1394高速シリアル・バス104
と送受信する信号を変換する。
ム内でソフトウェアによって動作可能な層を示すブロッ
ク図である。汎用コンピュータ102内で動作可能な試
験・測定アプリケーション・プログラム300は、一般
に、汎用コンピュータ102内で動作可能な標準試験・
測定ライブラリ機能302を起動する。試験・測定ライ
ブラリ機能302は、例えばVISA(Virtual Instru
ment System Architecture:VXI Plug and Play System
s Alliance (6504 Bridge Point Parkway, Austin Texa
s, 78730)で定義された仮想計測器システム・アーキテ
クチャ)、又はSICL(Standard Instrument Contro
l Library for C Programming:米国特許第5,36
1,336号(発明の名称「Method for Controlling a
n Instrument Through a Common Instrument Programmi
ng Interface」)で公開されている、ヒューレット・パ
ッカード社が定義したCプログラミングのための標準計
測器制御ライブラリ)等の、いくつかの市販されている
計測ライブラリ製品であればどれでもよい。任意の試験
・計測器選択モジュール304は、汎用コンピュータ1
02及びVXIメインフレーム106の間で利用される
特定のリンク・プロトコル及び物理インターフェースに
適した特別のデバイス特定ドライバ・モジュールを選択
するように動作することができる。本発明によれば、I
EEE1394デバイス・ドライバ・モジュール306
は、汎用コンピュータ102内で使用されて、VXIメ
インフレーム106と交換されるコマンド及びデータ
を、IEEE1394高速シリアル・バス104と送受
信するのに適した信号に適合させる。IEEE1394
−VXI変換モジュール308は、VXIメインフレー
ム106におけるVXIインターフェース・モジュール
108内で動作可能である。変換モジュール308(図
2に示すCPU208内で動作可能なファームウエア)
は、VXIバス・バックプレーン110との交換の必要
に応じて、IEEE1394高速シリアル・バス104
と送受信する信号を変換する。
【0035】図3に示すソフトウエア機能を特別に分散
しているのは、本発明の1つの好ましい実施形態の一例
にすぎないことは、本技術分野の当業者にとって容易に
理解されることである。上述した機能を実行するため
に、本技術分野の当業者によく知られた設計の選択に従
って、多くの同等のソフトウエア及びファームウエア・
モジュールを提供することができる。
しているのは、本発明の1つの好ましい実施形態の一例
にすぎないことは、本技術分野の当業者にとって容易に
理解されることである。上述した機能を実行するため
に、本技術分野の当業者によく知られた設計の選択に従
って、多くの同等のソフトウエア及びファームウエア・
モジュールを提供することができる。
【0036】〔インターフェース/コンピュータ・プロ
トコル〕本発明のVXIインターフェース及びシステム
は、トランザクション指向(パケット化した)プロトコ
ルを利用して、インターフェースと制御コンピュータと
の間の信頼性の高い通信を保証している。一般に、各パ
ケットは、伝送装置によって伝送され、受信装置によっ
て受信応答がなされることによって適切な伝送が保証さ
れている。誤って受信されたパケットは、宛先装置にお
いて受信を保証する必要に応じて、再度伝送される。
トコル〕本発明のVXIインターフェース及びシステム
は、トランザクション指向(パケット化した)プロトコ
ルを利用して、インターフェースと制御コンピュータと
の間の信頼性の高い通信を保証している。一般に、各パ
ケットは、伝送装置によって伝送され、受信装置によっ
て受信応答がなされることによって適切な伝送が保証さ
れている。誤って受信されたパケットは、宛先装置にお
いて受信を保証する必要に応じて、再度伝送される。
【0037】送受信されるすべてのパケットは、パケッ
トのデータ・エリアの最初に標準パケットを有してい
る。多重パケットは、リンクしてより大きな論理パケッ
トを形成することができる。多重パケット読出し又は書
込みにおける各パケットは、この標準パケット・ヘッダ
部を有している。また、多くのコマンドが、標準パケッ
トの最後にコマンド特定データを含む。
トのデータ・エリアの最初に標準パケットを有してい
る。多重パケットは、リンクしてより大きな論理パケッ
トを形成することができる。多重パケット読出し又は書
込みにおける各パケットは、この標準パケット・ヘッダ
部を有している。また、多くのコマンドが、標準パケッ
トの最後にコマンド特定データを含む。
【0038】状態機械モデルは、様々な種類のパケット
と、パケットの伝送の応答時に予測される応答(ある場
合には)を制御するようになっている。
と、パケットの伝送の応答時に予測される応答(ある場
合には)を制御するようになっている。
【0039】各IEEE1394物理層パケットは、6
4ビットアドレスを有しており、そのうちの16ビット
は、バス上のノードを独自に定義する。IEEE139
4物理層上で動作する上位レベルの通信層は、試験・測
定環境における複数の装置のために装置アドレス指定の
定義及び管理を行う。VXI装置に送信されるパケット
について、他のパケットが同じVXI装置に送信される
前に必要に応じて確認しなければならない。従って、こ
の層により、シングルIEEE1394接続による制御
コンピュータと試験・測定環境との間の多重論理接続が
可能となる。特に、本発明のプロトコルにより、255
までの論理装置トランザクションと共に1つのIEEE
1394物理インターフェース・トランザクションを含
む同時接続が可能となる。識別情報は、各コマンド毎に
そのコマンドが単一物理接続に対して向けられるか、も
しくはVXIメインフレームの特定の装置に対して向け
られるかを特定する。
4ビットアドレスを有しており、そのうちの16ビット
は、バス上のノードを独自に定義する。IEEE139
4物理層上で動作する上位レベルの通信層は、試験・測
定環境における複数の装置のために装置アドレス指定の
定義及び管理を行う。VXI装置に送信されるパケット
について、他のパケットが同じVXI装置に送信される
前に必要に応じて確認しなければならない。従って、こ
の層により、シングルIEEE1394接続による制御
コンピュータと試験・測定環境との間の多重論理接続が
可能となる。特に、本発明のプロトコルにより、255
までの論理装置トランザクションと共に1つのIEEE
1394物理インターフェース・トランザクションを含
む同時接続が可能となる。識別情報は、各コマンド毎に
そのコマンドが単一物理接続に対して向けられるか、も
しくはVXIメインフレームの特定の装置に対して向け
られるかを特定する。
【0040】本発明のVXIインターフェースに送信さ
れる各パケットは、対応する確認パケットを有する。確
認パケットは、その伝送されたパケットが受信された
か、後に再度伝送すべきか、あるいは処理中であるかを
示す。
れる各パケットは、対応する確認パケットを有する。確
認パケットは、その伝送されたパケットが受信された
か、後に再度伝送すべきか、あるいは処理中であるかを
示す。
【0041】本発明を図面及び上述した説明において詳
細に図示及び示してきたが、このような図示及び記述は
例としてみなすべきであり、文字どおりに限定すべきで
はない。好ましい実施形態及びそのわずかな変形のみを
示して説明してきたのであり、本発明の精神及び範囲に
ある変形例はすべて保護されることが望ましい。
細に図示及び示してきたが、このような図示及び記述は
例としてみなすべきであり、文字どおりに限定すべきで
はない。好ましい実施形態及びそのわずかな変形のみを
示して説明してきたのであり、本発明の精神及び範囲に
ある変形例はすべて保護されることが望ましい。
【0042】〔実施態様〕なお、本発明の実施態様の例
を以下に示す。
を以下に示す。
【0043】〔実施態様1〕インターフェース・モジュ
ール(108)であって、前記モジュールを計測器バス
(110)に接続する計測器バス・インターフェース要
素(206)と、高速ビット・シリアル・インターフェ
ース要素(200)と、前記計測器バス・インターフェ
ース要素(206)と前記高速ビット・シリアル・イン
ターフェース要素(200)との間のコマンド及びステ
ータス情報の交換を調整する制御手段(214)とを具
備することを特徴とするインターフェース・モジュール
(108)。
ール(108)であって、前記モジュールを計測器バス
(110)に接続する計測器バス・インターフェース要
素(206)と、高速ビット・シリアル・インターフェ
ース要素(200)と、前記計測器バス・インターフェ
ース要素(206)と前記高速ビット・シリアル・イン
ターフェース要素(200)との間のコマンド及びステ
ータス情報の交換を調整する制御手段(214)とを具
備することを特徴とするインターフェース・モジュール
(108)。
【0044】〔実施態様2〕前記プロセッサに接続さ
れ、前記計測器バス・インターフェース要素(206)
と前記高速ビット・シリアル・インターフェース要素
(200)との間の情報のバースト転送をバッファリン
グするFIFO(202)を更に具備することを特徴と
する実施態様1に記載のインターフェース・モジュー
ル。
れ、前記計測器バス・インターフェース要素(206)
と前記高速ビット・シリアル・インターフェース要素
(200)との間の情報のバースト転送をバッファリン
グするFIFO(202)を更に具備することを特徴と
する実施態様1に記載のインターフェース・モジュー
ル。
【0045】〔実施態様3〕前記計測器バス(110)
に接続されたクロック信号を管理するクロック制御要素
(210)を更に具備し、前記クロック制御要素は、外
部で生成されたクロック信号を受信する第1のコネクタ
(256、CLKIN)と、内部で生成されたクロック
信号を外部装置に与える第2のコネクタ(256、CL
KOUT)とを含むことを特徴とする実施態様1または
実施態様2に記載のインターフェース・モジュール。
に接続されたクロック信号を管理するクロック制御要素
(210)を更に具備し、前記クロック制御要素は、外
部で生成されたクロック信号を受信する第1のコネクタ
(256、CLKIN)と、内部で生成されたクロック
信号を外部装置に与える第2のコネクタ(256、CL
KOUT)とを含むことを特徴とする実施態様1または
実施態様2に記載のインターフェース・モジュール。
【0046】〔実施態様4〕前記計測器バス(110)
に接続されたトリガ信号を管理するトリガ制御要素(2
12)を更に具備し、前記トリガ制御要素は、外部で生
成されたトリガ信号を受信する第1のコネクタ(25
8、TRGIN)と、内部で生成されたトリガ信号を外
部装置に与える第2のコネクタ(258、TRGOU
T)とを含むことを特徴とする実施態様1乃至実施態様
3のいずれか一項に記載のインターフェース・モジュー
ル。
に接続されたトリガ信号を管理するトリガ制御要素(2
12)を更に具備し、前記トリガ制御要素は、外部で生
成されたトリガ信号を受信する第1のコネクタ(25
8、TRGIN)と、内部で生成されたトリガ信号を外
部装置に与える第2のコネクタ(258、TRGOU
T)とを含むことを特徴とする実施態様1乃至実施態様
3のいずれか一項に記載のインターフェース・モジュー
ル。
【0047】〔実施態様5〕前記高速ビット・シリアル
・インターフェース(200)は、200Mbpsを超
える速度で動作可能であることを特徴とする、実施態様
1乃至実施態様4のいずれか一項に記載のインターフェ
ース・モジュール。
・インターフェース(200)は、200Mbpsを超
える速度で動作可能であることを特徴とする、実施態様
1乃至実施態様4のいずれか一項に記載のインターフェ
ース・モジュール。
【0048】〔実施態様6〕前記高速ビット・シリアル
・インターフェース(200)は、IEEE1394適
合インターフェースであることを特徴とする、実施態様
1乃至実施態様5のいずれか一項に記載のインターフェ
ース・モジュール。
・インターフェース(200)は、IEEE1394適
合インターフェースであることを特徴とする、実施態様
1乃至実施態様5のいずれか一項に記載のインターフェ
ース・モジュール。
【0049】〔実施態様7〕前記計測器バス(110)
はVXI適合計測器バスであり、該インターフェース・
モジュール(108)はVXI適合インターフェース・
モジュールであることを特徴とする、実施態様1乃至実
施態様6のいずれか一項に記載のインターフェース・モ
ジュール。
はVXI適合計測器バスであり、該インターフェース・
モジュール(108)はVXI適合インターフェース・
モジュールであることを特徴とする、実施態様1乃至実
施態様6のいずれか一項に記載のインターフェース・モ
ジュール。
【0050】〔実施態様8〕試験・計測器を制御するシ
ステム(100)であって、試験・測定シーケンスの動
作を行うコントローラ(102)と、少なくとも1つの
VXI適合装置(112)を含むVXI適合メインフレ
ーム(106)と、前記VXIメインフレーム(10
6)内のVXI適合インターフェース・モジュール(1
08)と、前記コントローラ(102)を前記VXI適
合インターフェース・モジュール(108)を介して前
記VXI適合メインフレーム(106)に接続する高速
ビット・シリアル・バス(104)とを具備することを
特徴とするシステム。
ステム(100)であって、試験・測定シーケンスの動
作を行うコントローラ(102)と、少なくとも1つの
VXI適合装置(112)を含むVXI適合メインフレ
ーム(106)と、前記VXIメインフレーム(10
6)内のVXI適合インターフェース・モジュール(1
08)と、前記コントローラ(102)を前記VXI適
合インターフェース・モジュール(108)を介して前
記VXI適合メインフレーム(106)に接続する高速
ビット・シリアル・バス(104)とを具備することを
特徴とするシステム。
【0051】〔実施態様9〕前記高速ビット・シリアル
・バス(104)は、200Mbpsを超える速度で動
作可能であることを特徴とする実施態様8記載のシステ
ム。
・バス(104)は、200Mbpsを超える速度で動
作可能であることを特徴とする実施態様8記載のシステ
ム。
【0052】〔実施態様10〕前記高速ビット・シリア
ル・バス(104)は、IEEE1394適合シリアル
・バスであることを特徴とする実施態様8記載のシステ
ム。
ル・バス(104)は、IEEE1394適合シリアル
・バスであることを特徴とする実施態様8記載のシステ
ム。
【0053】〔実施態様11〕前記コントローラ(10
2)は、汎用コンピュータであることを特徴とする実施
態様10記載のシステム。
2)は、汎用コンピュータであることを特徴とする実施
態様10記載のシステム。
【0054】〔実施態様12〕前記VXI適合インター
フェース・モジュール(108)は、前記モジュール
(108)を前記VXI適合メインフレーム(106)
に接続するVXIバス・インターフェース要素(20
6)と、前記モジュール(108)を前記高速ビット・
シリアル・バス(104)に接続する高速ビット・シリ
アル・インターフェース要素(200)と、前記VXI
バス・インターフェース要素(206)と前記高速ビッ
ト・シリアル・インターフェース要素(200)との間
のコマンド及びステータス情報の交換を調整する制御手
段(214)とを備えることを特徴とする実施態様8記
載のシステム。
フェース・モジュール(108)は、前記モジュール
(108)を前記VXI適合メインフレーム(106)
に接続するVXIバス・インターフェース要素(20
6)と、前記モジュール(108)を前記高速ビット・
シリアル・バス(104)に接続する高速ビット・シリ
アル・インターフェース要素(200)と、前記VXI
バス・インターフェース要素(206)と前記高速ビッ
ト・シリアル・インターフェース要素(200)との間
のコマンド及びステータス情報の交換を調整する制御手
段(214)とを備えることを特徴とする実施態様8記
載のシステム。
【0055】〔実施態様13〕前記VXI適合インター
フェース・モジュール(108)は、前記制御手段(2
14)に接続され、前記VXIバス・インターフェース
要素(206)と前記高速ビット・シリアル・インター
フェース要素(200)との間の情報のバースト転送を
バッファリングするFIFO(202)を更に備えるこ
とを特徴とする実施態様12記載のシステム。
フェース・モジュール(108)は、前記制御手段(2
14)に接続され、前記VXIバス・インターフェース
要素(206)と前記高速ビット・シリアル・インター
フェース要素(200)との間の情報のバースト転送を
バッファリングするFIFO(202)を更に備えるこ
とを特徴とする実施態様12記載のシステム。
【0056】〔実施態様14〕前記VXI適合インター
フェース・モジュール(108)は、VXI適合クロッ
ク信号を管理するクロック制御要素(210)を更に備
え、前記クロック制御要素(210)は、外部で生成さ
れたクロック信号を受信する第1のコネクタ(256、
CLKIN)と、内部で生成されたクロック信号を外部
装置に与える第2のコネクタ(256、CLKOUT)
とを含むことを特徴とする実施態様12記載のシステ
ム。
フェース・モジュール(108)は、VXI適合クロッ
ク信号を管理するクロック制御要素(210)を更に備
え、前記クロック制御要素(210)は、外部で生成さ
れたクロック信号を受信する第1のコネクタ(256、
CLKIN)と、内部で生成されたクロック信号を外部
装置に与える第2のコネクタ(256、CLKOUT)
とを含むことを特徴とする実施態様12記載のシステ
ム。
【0057】〔実施態様15〕前記VXI適合インター
フェース・モジュール(108)は、VXI適合トリガ
信号を管理するトリガ信号制御要素(212)を更に備
え、前記トリガ制御要素(212)は、外部で生成され
たトリガ信号を受信する第1のコネクタ(258、TR
GIN)と、内部で生成されたトリガ信号を外部装置に
与える第2のコネクタ(258、TRGOUT)とを含
むことを特徴とする実施態様12記載のシステム。
フェース・モジュール(108)は、VXI適合トリガ
信号を管理するトリガ信号制御要素(212)を更に備
え、前記トリガ制御要素(212)は、外部で生成され
たトリガ信号を受信する第1のコネクタ(258、TR
GIN)と、内部で生成されたトリガ信号を外部装置に
与える第2のコネクタ(258、TRGOUT)とを含
むことを特徴とする実施態様12記載のシステム。
【図1】本発明のVXIインターフェース・モジュール
を有利に適用した試験・測定システムを示すブロック図
である。
を有利に適用した試験・測定システムを示すブロック図
である。
【図2】図1に適用して示す本発明のVXIインターフ
ェースのより詳細を示すブロック図である。
ェースのより詳細を示すブロック図である。
【図3】本発明のVXIインターフェース・モジュール
を利用する図1のシステムで動作可能なソフトウエアに
ついての好ましい構造例を示すブロック図である。
を利用する図1のシステムで動作可能なソフトウエアに
ついての好ましい構造例を示すブロック図である。
【図4】図1に示すVXIインターフェース・モジュー
ルにおける回路のVXIバス・インターフェース部のよ
り詳細を示すブロック図である。
ルにおける回路のVXIバス・インターフェース部のよ
り詳細を示すブロック図である。
104:シリアル・バス 108:インターフェース・モジュール 110:計測器バス 200:シリアル・インターフェース要素 202:FIFO 204:シェアードRAM 206:計測器バス・インターフェース要素 210:クロック制御要素 212:トリガ制御要素 214:制御手段 250:内部バス 252:内部バス 254:内部バス 256:外部信号バス 258:外部信号バス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 グレゴリー・ヒル アメリカ合衆国コロラド州 ラブランド ウインディ・ギャップ・ロード1506 (72)発明者 ナザン・ベルグ アメリカ合衆国コロラド州 フォート・コ リンズ ディアー・クリーク・レーン1036
Claims (1)
- 【請求項1】インターフェース・モジュールであって、 前記モジュールを計測器バスに接続する計測器バス・イ
ンターフェース要素と、 高速ビット・シリアル・インターフェース要素と、 前記計測器バス・インターフェース要素と前記高速ビッ
ト・シリアル・インターフェース要素との間のコマンド
及びステータス情報の交換を調整する制御手段とを具備
することを特徴とするインターフェース・モジュール。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US3269198A | 1998-02-28 | 1998-02-28 | |
US032,691 | 1998-02-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000090046A true JP2000090046A (ja) | 2000-03-31 |
Family
ID=21866318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11032358A Pending JP2000090046A (ja) | 1998-02-28 | 1999-02-10 | インタ―フェ―ス・モジュ―ル |
Country Status (2)
Country | Link |
---|---|
EP (1) | EP0939321A1 (ja) |
JP (1) | JP2000090046A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100412562C (zh) * | 2003-01-16 | 2008-08-20 | 富士施乐工程株式会社 | 信息收集装置和信息收集分析*** |
JP2018129740A (ja) * | 2017-02-10 | 2018-08-16 | アンリツ株式会社 | 測定モジュール、測定システム及び測定方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1635262A3 (en) * | 2001-01-31 | 2011-04-20 | Sony Deutschland GmbH | Device diagnostics |
GB2377517A (en) * | 2001-07-13 | 2003-01-15 | Sun Microsystems Inc | Apparatus and method for testing computer equipment for use in networks |
AU2003280452A1 (en) * | 2002-06-28 | 2004-01-19 | Teradyne, Inc. | Instrument initiated communication for automatic test equipment |
US6966019B2 (en) | 2002-06-28 | 2005-11-15 | Teradyne, Inc. | Instrument initiated communication for automatic test equipment |
CN104865457B (zh) * | 2015-01-14 | 2018-08-31 | 重庆金美通信有限责任公司 | 一种通用检测板卡 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0347162A3 (en) * | 1988-06-14 | 1990-09-12 | Tektronix, Inc. | Apparatus and methods for controlling data flow processes by generated instruction sequences |
US5721841A (en) * | 1994-11-04 | 1998-02-24 | Texas Instruments Incorporated | Adapter having data aligner including register being loaded to or from memory with an offset in accordance with predetermined network fragmentation parameters |
-
1998
- 1998-08-18 EP EP98115530A patent/EP0939321A1/en not_active Withdrawn
-
1999
- 1999-02-10 JP JP11032358A patent/JP2000090046A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100412562C (zh) * | 2003-01-16 | 2008-08-20 | 富士施乐工程株式会社 | 信息收集装置和信息收集分析*** |
JP2018129740A (ja) * | 2017-02-10 | 2018-08-16 | アンリツ株式会社 | 測定モジュール、測定システム及び測定方法 |
Also Published As
Publication number | Publication date |
---|---|
EP0939321A1 (en) | 1999-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7480303B1 (en) | Pseudo-ethernet switch without ethernet media-access-controllers (MAC's) that copies ethernet context registers between PCI-express ports | |
CZ9701508A3 (cs) | Počítačový systém se sběrnicovým rozhraním | |
JP2000188626A (ja) | 一体のマイクロコントロ―ラ・エミュレ―タを有するリンク/トランザクション層コントロ―ラ | |
US20100064083A1 (en) | Communications device without passive pullup components | |
JP2008545319A (ja) | Rs−232/i2c変換icとホスト間の通信用ソフトウェア層 | |
WO2013048528A1 (en) | Packetizing jtag across industry standard interfaces | |
US20200409706A1 (en) | Apparatuses and methods involving selective disablement of side effects caused by accessing register sets | |
US7779194B2 (en) | Data modification module | |
US20180196764A1 (en) | Computing module with serial data connectivity | |
US7739435B2 (en) | System and method for enhancing I2C bus data rate | |
EP1275049B1 (en) | Modular computer system | |
JP2000090046A (ja) | インタ―フェ―ス・モジュ―ル | |
US7043592B2 (en) | External bus controller | |
US20070002938A1 (en) | Low speed access to DRAM | |
US8949105B2 (en) | Hardware interface board for connecting an emulator to a network | |
KR102497801B1 (ko) | 시스템-온-칩 자동 설계 장치 및 이의 동작 방법 | |
US6378019B1 (en) | Method and system for interfacing a plurality of peripheral devices in a slave group interface device to a bus and a slave group interface device | |
JP2007529114A (ja) | 構成可能な入出力端子 | |
JP2004222292A (ja) | バス間における接続が可能なモジュール | |
EP1690393B1 (en) | Method and apparatus to combine heterogeneous hardware interfaces for next generation packet voice module devices | |
KR20050011822A (ko) | 동일한 어드레스를 가지는 복수의 디바이스들을 하나의버스제어기에 연결하기 위한 장치 및 그 운용 방법 | |
WO2000057273A1 (en) | Vlsi emulator comprising processors and reconfigurable circuits | |
JP2003124947A (ja) | シリアル通信方式によるデージーチェーン・データ入出力システム | |
CN116501668A (zh) | 使用基于小芯片的存储架构的装置 | |
Glebe | ECS interface to VELO L0 front-end electronics |