JP2000090046A - インタ―フェ―ス・モジュ―ル - Google Patents

Abstract

(57)【要約】 【課題】低コストながらスループットの高いＶＸＩバス
・コントローラ間の相互接続を実現するインターフェー
ス・モジュール。 【解決手段】本発明のインターフェース・モジュール１
０８は、高速シリアル・バス（例えばＩＥＥＥ１３９
４）インターフェース２００とＶＸＩインターフェース
２０６とを具備し、これらが制御手段２１４の制御に従
ってシリアル・バス１０４とＶＸＩバス１１０との間の
データ交換を行う。従って、ワイド・パラレル・バス・
ケーブルを使用したＰＣＩバス−ＶＸＩバス間相互接続
と比較して、設計の簡易性を維持しながらもノイズに対
する強さ及びスループットを高めることができる。ま
た、計測器コントローラとして汎用コンピュータを使用
できるので、専用設計のＶＸＩコントローラ（ＶＸＩバ
スに挿入する形態）が不要となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はコントローラと試験
装置の相互接続に関し、特に、コントローラをＶＸＩバ
ス試験装置のメインフレームに接続する高性能シリアル
・インターフェースに関する。

【０００２】

【従来の技術】電子試験・測定技術において、コンピュ
ータ（すなわち、汎用パーソナル・コンピュータ及びワ
ークステーション）を使用して電子試験装置を制御する
ことは広く知られている。例えば、研究所、もしくは品
質保証試験環境において、生成物、化合物、またはプロ
セスの特徴、性能、品質等を評価するために、非常に多
くの電子試験装置が使用されている。コンピュータは、
所望の試験シーケンスを実行するために、あらゆる試験
・計測器の構成及び動作を管理するコントローラとして
働く。

【０００３】歴史的に、このような試験・計測器は、固
有のバス・インターフェースと同様に標準化された複数
のインターフェースのうちのいずれかを介してコンピュ
ータ・コントローラに接続されている。例えば、試験・
計測器の制御及び構成には、ＩＥＥＥ４８８（一般にＨ
ＰＩＢ及びＧＰＩＢとも呼ばれる）が広く用いられてい
る。最近は、しばしばＶＸＩバス（又は単にＶＸＩ）と
呼ばれるバス規格が、コンピュータを試験・計測器に接
続する方法として一般的になってきている。一般にＶＸ
Ｉバスの規格は、ＩＥＥＥからＩＥＥＥ１１５５−１９
９２の仕様書として入手することができる。ＶＸＩバス
規格は、特に試験・計測器の接続及び制御に適用され広
く使用されているＶＭＥバスに対して拡張したものを多
く規定している。ＩＥＥＥ４８８に比べて、ＶＸＩは実
質的にデータ処理能力が高い。ＶＸＩ環境におけるコン
トローラは、２つの制御／ステータス標準、すなわちメ
ッセージ・ベースの制御とレジスタ・プログラミング・
ベースの制御のいずれかを用いて試験・計測器とデータ
のやりとりを行う。

【０００４】ＶＸＩ規格は、コントローラとＶＸＩ試験
・計測器との間で交換される高レベルのコマンド及びス
テータスの構造を定義する。この高レベルのコマンド及
びステータスの構造は、試験・計測器内の識別された構
成要素によって実行される高レベル動作を定義する。レ
ジスタ・ベースのモデルのプログラミング試験装置にお
いて、ＶＸＩ規格は、任意に大きなレジスタのセットを
ＶＸＩ環境における試験・計測器の各構成要素ごとに定
義しておく（ここで「レジスタ」とは、値の読出し及び
書込みのためのアドレス可能なロケーションである）。
コントローラは、試験・測定シーケンスの必要なステッ
プを実行するのに必要な値について、各構成要素のレジ
スタに対して読出し及び書込みを行う。

【０００５】ＶＸＩバス環境における試験・測定計測器
とコントローラとの間で通信するために、現在周知の技
術では、一般的に２つのアーキテクチャの１つを利用し
て、コントローラ回路とソフトウエアとにＶＸＩバス信
号の受け渡しを行う。一つのアーキテクチャでは、汎用
コンピュータ（ここではコントローラと称する）が、制
御される計測器及び装置と共にＶＸＩバス環境に組込ま
れている。言換えれば、このコントローラは単に、あら
ゆる試験・測定構成要素と共にＶＸＩテスト環境のＶＸ
Ｉバス（バックプレーン）にプラグ・インされた１つの
カードである。このコントローラは基本的には汎用コン
ピュータのすべての構成要素を備えているが、組込ま
れ、カスタマイズされた形態ではコストがかかるという
意味で、経済的ではない。標準の、大量に市場に出てい
るパーソナル・コンピュータ及びワークステーション
は、このようなカスタマイズされた「プラグ・イン」コ
ントローラより単純であり（大部分が大量生産によ
る）、そのためコストがかからない。

【０００６】現在周知の方法で利用される第２のアーキ
テクチャでは、標準のパーソナル・コンピュータ又はワ
ークステーションとＶＸＩバス試験・計測器を相互接続
する、カスタマイズされたパラレル・バス構造を備え
る。例えば、汎用コンピュータ内の専用アダプタが、コ
ンピュータのバス（例えば、ＰＣＩバス）上の信号をＶ
ＸＩバスとの交換に適した信号に適合させる。一般に、
２つのバス構造、すなわち汎用コンピュータのＰＣＩバ
スと試験・計測器のＶＸＩバスとの接続に、ワイド・パ
ラレル・バス・ケーブル（wide parallel bus cable）
が利用されている。

【０００７】

【発明が解決しようとする課題】基本的に、これらの技
術は両方とも、ＶＸＩバス（バックプレーン）上の信号
をコントローラまで送り、信号を直接ＶＸＩバスに振り
分けることにより試験・計測器を制御する。組込み式
「プラグ・イン」方式では、ＶＸＩバスは、単純にコン
トローラ回路設計に統合される。ケーブルによる相互接
続方式では、ワイド・パラレル・バス・ケーブルがＶＸ
Ｉバスとコントローラのバスとの間をつなぐ。このよう
なバスは非常に高いデータ・スループットを備えている
が、本質的には高価なものである。特に、伝送及び受信
するパラレル・バス信号の全体の数が増えると、適合す
る信号の伝送及び受信に必要な送受信装置及びバッファ
電子回路の数が増加し、コスト及び複雑さが増す。更
に、ワイド・パラレル・ケーブルを使用する場合、ノイ
ズ信号及びパラレル・バス信号の経路により起こりうる
干渉を低減するために、多くの接地又は遮蔽された信号
経路をパラレル・バス構造に加えなければならない。ノ
イズに対する強さを更に向上させるために、このような
パラレル・バス構造はしばしば、ケーブルで接続される
各装置と、複数の装置がバス構造に鎖状に接続されてい
る場合の全体のケーブル長とに関連して、そのケーブル
長が制限される。

【０００８】従って、現在周知の方法では、データのス
ループットを向上させるためには、コストと複雑さが増
す。

【０００９】上述した問題点を考慮すると、計測器コン
トローラとして動作する汎用コンピュータと、関連する
試験・計測器（１つ又は複数のＶＸＩメインフレーム）
のＶＸＩ互換配列との間にインターフェース接続が必要
であることが明らかである。このため、コントローラと
ＶＸＩ互換試験・計測器との、より簡単で低コストの、
処理能力の高い相互接続が必要である。

【００１０】

【課題を解決するための手段】本発明は、高速シリアル
バスを使用して汎用コンピュータ・コントローラと関連
するＶＸＩ互換の試験・計測器を相互接続することによ
り、上述した課題及び他の課題を解決し、それによって
有益な技術の水準を進歩させるものである。特に、本発
明は、業界標準の高速シリアルバス・アーキテクチャを
介して、外部のコントローラ装置（すなわち、汎用パー
ソナル・コンピュータ又はワークステーション）を試験
・計測器（すなわち、ＶＸＩメインフレーム）に接続す
るＶＸＩ互換インターフェース・カードを有する試験・
測定システムを具備する。

【００１１】好ましい実施形態では、本発明のＶＸＩイ
ンターフェースは、ＩＥＥＥ１３９４高性能シリアルバ
ス（一般に「ファイヤワイヤ（Ｆｉｒｅｗｉｒｅ）」と
も呼ばれる）を利用して、制御コンピュータに対し情報
を送受信する。ＩＥＥＥ１３９４高性能シリアルバス
は、４００Ｍｂｐｓ程度のデータ・スピードの１ビット
・シリアル・インターフェース接続を行う。シングル・
ビット・シリアル・インターフェースにより、ワイド・
パラレル・バス・ケーブル・アーキテクチャと比較し
て、設計の簡易性を維持しながらノイズに対する強さを
高めることができる（それによりコストを削減すること
ができる）。本発明のＶＸＩインターフェースと、コン
トローラとして動作する汎用コンピュータに常駐して使
用される市販のＩＥＥＥ１３９４インターフェース・カ
ードとの間で、制御及びデータの交換がなされる。

【００１２】上述したように、ＶＸＩ規格で定義されて
いるように制御コンピュータとＶＸＩインターフェース
との間のコマンド／ステータス構造によって、レジスタ
・ベースのアーキテクチャとメッセージ・ベースのアー
キテクチャとを使用することができる。本発明のＶＸＩ
インターフェースでは、同一のコマンド／ステータス構
造を使用することができる。本発明に関連するソフトウ
エア層は、ＩＥＥＥ１３９４シリアルバスを介して、そ
のようなコマンド及びステータス情報（すなわち、メッ
セージ及びレジスタ値）を伝送する。関連するアドレス
及びデータの状態機械ロジックを有する高速ＦＩＦＯに
より、ＩＥＥＥ１３９４シリアル・インターフェースを
介してＶＸＩバスとコントローラの間のデータの高速バ
ースト転送が可能となる。

【００１３】制御コンピュータとＶＸＩインターフェー
スの間の通信プロトコルの次の層は、そのようなＶＸＩ
コマンド／ステータス構造の信頼性のあるパケット／ト
ランザクション指向の通信を実現する。パケット指向プ
ロトコル層は、送受信されるメッセージのトランザクシ
ョン指向の受信通知によりコマンド／ステータス・メッ
セージの信頼性の高い伝送を実現する。各コマンド又は
ステータス・メッセージは、トランザクション内にあら
ゆる関連データ（すなわち、コマンド・パラメータ・デ
ータ及びステータス・メッセージ・データ）を含んでい
る。そのような情報の交換についてより高レベルのプロ
トコル層を実現するプログラム命令は、制御コンピュー
タのＶＸＩインターフェース内でプログラム命令（ソフ
トウエア／ファームウエア）の更新を可能にすることに
より、統合されたバージョンの中に保持される。

【００１４】本発明のＶＸＩバス・インターフェース・
カードは、トランザクション指向の通信プロトコルを実
現し、かつ、ＩＥＥＥ１３９４シリアル・インターフェ
ースを介して汎用コンピュータから受信するコマンド及
びデータを解釈して処理するプロセッサを備えている。
ＶＸＩの公の標準によれば、メッセージ・ベースのコマ
ンド構造及びレジスタ・ベースのコマンド構造のどちら
も、上記プロセッサによって支援及び処理される。従っ
て、汎用コンピュータ（コントローラ）に常駐する標準
の試験・測定支援ソフトウエア・ライブラリ及びモジュ
ールは、ＶＸＩ規格の制御及び状態シーケンスを生成す
るために、基本的に変更せずに利用することができる。

【００１５】本発明に従ってＩＥＥＥ１３９４高速シリ
アル・インターフェースを使用することにより、現在周
知の方法より実質的に簡単であり低コストな方法で高性
能ＶＸＩ互換インターフェースを提供することができ
る。簡易性及び低コストは、主に本発明の２つの様相に
よって達成することができる。第１に、本発明のＶＸＩ
インターフェースは、ＶＸＩバス環境内に組込まれカス
タマイズされたコントローラを使用する従来の方法に比
べて、コントローラとしての標準の市販されているパー
ソナル・コンピュータもしくはワークステーションであ
ればどれにでも接続することができる。第２に、高速シ
ングル・ビット・シリアル・インターフェース（ＩＥＥ
Ｅ１３９４シリアル・インターフェース）により、コン
トローラとＶＸＩ装置を相互接続するバスとして、ワイ
ド・パラレル・バスを利用する従来技術に比べてより簡
易で低コストである幅の狭いバスを用いることにより、
高性能を実現することができる。本発明の追加の利点と
して、従来のワイド・パラレル・バス技術に比べて、ケ
ーブル長を拡張することができ、ＩＥＥＥ１３９４シリ
アル・インターフェース規格によって柔軟なトポロジー
・オプションが提供されるということが挙げられる。

【００１６】より一般的に、本発明は、制御装置（例え
ば、汎用コンピュータ又はワークステーション）と試験
・計測器環境の間のいかなる計測制御／通信リンクにで
も有利に適用することができる。ＶＸＩを適用すること
は、本発明を有利に適用することができる上記のような
試験・計測器環境の典型である。複雑でコストがかかる
パラレル・バス構造及びケーブルを、制御コンピュータ
又は装置と試験・計測器との間の通信に利用する他の試
験・測定環境でも、本発明を適用することによって同様
に効果を得ることができる。

【００１７】本発明の上述した、又は他の特徴、様相及
び利点は、以下の説明と添付した図面により明らかとな
る。

【００１８】

【実施例】本発明は、あらゆる変形例及び代りの形態が
可能であるが、ある特定の実施形態を図面において例と
して示し、以下詳細を説明する。なお、それは本発明
を、開示した特定の形態に限定するものではなく、逆
に、本発明は、上述した特許請求の範囲で定義している
ような本発明の精神及び範囲に含まれるすべての変形、
同等なもの、及びそれに代わるものを包含するものであ
ることを理解すべきである。

【００１９】図１は、試験・測定環境において、本発明
のＶＸＩインターフェース・モジュールを利用したシス
テムを示すブロック図である。システム１００は、試験
・測定アプリケーション・ソフトウエアに従って所望の
試験・測定シーケンスを実行するコントローラとして動
作可能な汎用コンピュータ１０２を備えている。ＶＸＩ
メインフレーム１０６は、所望の試験・測定シーケンス
を実行する、コントローラ（コンピュータ１０２）に接
続された試験・測定環境の典型例を示すものである。上
述したように、ここではＶＸＩ試験・測定環境に関連し
て述べているが、本発明の通信／制御インターフェース
・アーキテクチャは、あらゆる種類の試験・測定環境に
有利に適用することができる。特に、コントローラ（コ
ンピュータ１０２）とＶＸＩインターフェース１０６の
間の高速シリアル通信リンクは、一般に複雑でコストの
かかるパラレル・バス構造が適用されているあらゆる種
類の試験・測定環境と共に、利用することができる。

【００２０】ＶＸＩメインフレーム１０６は、ＶＸＩバ
ス・バックプレーン１１０に共に接続された１つ又は複
数のＶＸＩ適合の試験・計測器１１２を備えている。本
発明のＶＸＩインターフェース・モジュール１０８は、
信号を、汎用コンピュータ１０２とＶＸＩメインフレー
ム１０６との間の交換用に適合させる役割を果たす。特
に、本発明によれば、ＶＸＩインターフェース・モジュ
ール１０８は、ＶＸＩ適合試験・計測器１１２と共にＶ
ＸＩバス・バックプレーン１１０に接続されている。更
に、本発明によれば、ＶＸＩインターフェース・モジュ
ール１０８は、高速シリアル・バス１０４を介して汎用
コンピュータ１０２に接続されている。さらに、本発明
の好ましい実施形態においては、高速シリアル・バス１
０４は上述したように、好ましくはＩＥＥＥ１３９４適
合の高速ビット・シリアル・バスである。

【００２１】上述したように、図１に示すシステムは、
汎用コンピュータ１０２（コントローラとして機能す
る）とＶＸＩメインフレーム１０６の間での高速通信を
提供する。しかしながら、図１のシステム１００は、現
在周知の技術と比較して著しく簡単で、かつ低コストで
この高性能レベルを実現する。特に、上述したように、
高速シリアル・バス１０４により、従来の周知の技術に
比較して、ケーブルに必要な要件を簡単にし、ノイズに
対する強さを向上させ、トポロジーを柔軟にしつつ、汎
用コンピュータ１０２とＶＸＩメインフレーム１０６の
間での高性能通信が可能となる。より具体的には、高速
ビット・シリアル・バス１０４は、本技術分野で現在周
知のワイド・パラレル・バス構造や他の同類の複雑なケ
ーブル構造に比べて実質的に簡単なケーブル構成を利用
する。

【００２２】図２は、ＶＸＩインターフェース・モジュ
ール１０８の構造をより詳細に示したブロック図であ
る。ＶＸＩインターフェース・モジュール１０８の中心
には、ＶＸＩインターフェース・モジュール１０８の全
体の動作を管理する制御手段２１４が配置されている。
特にＣＰＵ２０８内には、高速シリアル・バス１０４と
ＶＸＩバス・バックプレーン１１０との間の情報の交換
を制御するようにプログラムされた汎用プロセッサが設
けられている。制御コマンド及びステータス・コマンド
は、ＶＸＩ規格で定義されたメッセージ・ベース規格か
レジスタ・ベース規格のどちらかに従って交換される。
従って、ＣＰＵ２０８は、ＶＸＩメインフレーム内の試
験・計測器を制御する必要に応じて、そのようなコマン
ド、ステータス要求及びデータを解釈・翻訳する。本発
明を実行する現在最もよく知られた方式では、ＣＰＵ２
０８は、好ましくはテキサス・インスツルメンツ（Texa
s Instruments)製のＴＭＳ３２０Ｆ２０６デジタル信号
プロセッサ（ＤＳＰ）装置である。一般に、この特定の
チップ及びデジタル信号処理装置は、高速データ伝送に
適用するのに適切な専用の命令を含む傾向がある。いく
つかの同様及び同等のカスタム回路（例えば、ＡＳＩＣ
装置）、汎用プロセッサ、またはデジタル信号プロセッ
サ装置のどれでもＣＰＵ２０８の代りに利用することが
できることは、本技術分野の当業者には容易に理解され
ることであろう。

【００２３】好ましくは、ＣＰＵ２０８の内部に、必須
の汎用タイマ回路、プログラム及びデータ・メモリ（例
えば、ＣＰＵ２０８がプログラム可能な装置となる程度
のＲＡＭ、ＲＯＭ、及び／又はフラッシュ・メモリ）、
及び他の関連する周辺要素が組込まれていることが好ま
しい。

【００２４】また、制御手段２１４内には、クロック制
御要素２１０及びトリガ制御要素２１２が設けられてい
る。クロック制御要素２１０は、ＶＸＩメインフレーム
内で動作可能なあらゆるＶＸＩモジュールについてＶＸ
Ｉ規格で定義されているようなクロック及び他の管理機
能を実行する。具体的に、好ましい実施形態では、クロ
ック制御要素２１０は、外部クロック管理のためのコネ
クタと共にＶＸＩ規格のクロック発生機能（１６ＭＨｚ
及び１０ＭＨｚのクロック信号）を有している。特に、
外部で生成されたクロック信号の受信を可能にすると共
に、内部で生成されたクロック信号を外部の装置に適用
するのを可能にするために、クロック入力信号（ＣＬＫ
ＩＮ）及びクロック出力信号（ＣＬＫＯＵＴ）のための
外部コネクタ（外部信号バス２５６）が設けられている
（また、リセット信号入力（ＲＥＳＥＴ）が設けられて
いることも好ましい）。ＶＸＩ規格は、ＣＬＫＩＮ信号
経路に与えられている公称１０ＭＨｚのクロックを規定
している。クロック制御要素２１０内のドライバ回路
は、内部で生成された１０ＭＨｚクロック信号か、もし
くはＣＬＫＩＮ信号経路上へ外部から与えられるクロッ
ク信号のいずれかを選択し、ＶＸＩバックプレーン１１
０に信号を供給する。また、選択された１０ＭＨｚクロ
ック信号は、ＣＬＫＯＵＴ信号経路に適用される。これ
により、ＶＸＩメインフレーム内に複数存在するかもし
れないＶＸＩモジュール全てに対して、単一の（つまり
同期した）クロック信号を供給することができる。

【００２５】更に、クロック制御要素２１０は、ＶＸＩ
規格で定義されているような他の一般的な管理機能を有
している。例えば、クロック制御要素２１０は、ＶＸＩ
規格で提供されているようなＶＸＩモジュールを一意に
識別するモジュール識別回路（ＭＯＤＩＤドライバ／セ
ンサ）、電源・リセット管理監視機能、ＶＸＩバス・ア
ービトレーション回路、及び割込み確認デージ・チェイ
ン回路を備えることができる。クロック制御要素２１０
内のカスタム回路に組込むことができる、ＶＸＩ規格で
定義され、ＶＸＩバス・バックプレーンのインターフェ
ースに必要なあらゆる種類の標準システム及びバス管理
機能があることは、本技術分野における当業者は容易に
理解することができるであろう。

【００２６】制御手段２１４内のトリガ制御要素２１２
により、ＶＸＩ規格で定義されるトリガ管理及びルーテ
ィング機能が提供される。特に、トリガ制御要素２１２
は、ＶＸＩ規格で定義されているように、ＶＸＩバス・
バックプレーン１１０への又はＶＸＩバス・バックプレ
ーン１１０からの外部トリガ信号のルーティングを処理
する。具体的に、トリガ制御要素２１２は、外部で生成
されたトリガ信号（ＴＲＧＩＮ）を受信する回路及びロ
ジックと、ＶＸＩメインフレーム内で生成されたトリガ
信号を外部信号バス２５８を介して外部装置に与える
（ＴＲＧＯＵＴ）回路及びロジックとを備えている。Ｖ
ＸＩバス・バックプレーンのインターフェースに必要な
あらゆる種類の標準トリガ及びバス管理機能をトリガ制
御要素２１２内のカスタム回路に組込むことができるこ
とは、本技術分野における当業者は容易に理解できるで
あろう。

【００２７】また、ＶＸＩインターフェース・モジュー
ル１０８は、いくつかの市販されているＩＥＥＥ１３９
４インターフェース回路２００のいずれかを備えること
ができる。本発明を実行する現在最もよく知られた方式
では、ＩＥＥＥ１３９４インターフェース回路２００
は、好ましくは、リンク層チップ（２１Ｓ５５０）及び
物理層チップ（２１Ｓ８５０）を含むＩＢＭ製のチップ
・セットである。本発明を実行する際に、他の高速シリ
アル・バス・アーキテクチャと同様に、ＶＸＩインター
フェース・モジュール１０８をＩＥＥＥ１３９４高速シ
リアル・バス１０４に接続する目的で適用することがで
きる、同様に市販されているあらゆるチップがあること
は、本技術分野における当業者は容易に理解することが
できるであろう。概して、高速シリアルバス１０４及び
ＩＥＥＥ１３９４インターフェース回路２００は、本発
明の主要な利益を実現するために高速シリアル・インタ
ーフェースを提供する装置及びバス、すなわち、現在周
知のワイド・パラレル・バス構造と比較して簡易化し、
それによりコストを削減しつつ、ＶＸＩメインフレーム
と外部コントローラ装置との間の高速インターフェース
接続を提供する装置及びバスを表している。好ましいＩ
ＥＥＥ１３９４インターフェース・チップセットは、少
なくとも３つのファイヤワイヤ接続を提供する。本技術
分野で周知のように、３つの接続により、ファイヤワイ
ヤ接続がより複雑なツリー構造と同様にデイジー・チェ
インを含むあらゆる種類のトポロジーを利用できるよう
になる。

【００２８】更に、ＶＸＩインターフェース・モジュー
ル１０８は、ＣＰＵ２０８単独の容量を超える可能性の
ある高速でのデータ・ブロックのバーストの交換を可能
にする高速ＦＩＦＯ２０２を備えることができる。高速
ＦＩＦＯ２０２の設計例の詳細は、「Three Port FIFO
Data Buffer Having Multi-Level Caching」という名称
の、係属中の米国特許出願０９／０２３８３７号に述べ
られている。３ポートＦＩＦＯは、好ましくは、多層キ
ャッシング方式において容易に手に入るスタティックＲ
ＡＭ及び複数の専用の浅い（例えば１６ワード）ＦＩＦ
Ｏを使用する３ポート・バッファを提供する。このＦＩ
ＦＯは、複数の再構成可能な深い（例えば３２ｋワード
までの）ＦＩＦＯバッファとなる。ＦＩＦＯ２０２の好
ましい実施形態では、３２ｋワードのＲＡＭのバンク
と、６つのデュアル・ポート１６ワードＦＩＦＯと、関
連するシーケンス・ロジックを有するバッファを提供す
る。シーケンス・ロジックは、６つのＦＩＦＯの各々に
関連したＲＡＭアドレス・レジスタ／カウンタを含み、
ＲＡＭに対して入出するデータの移動を管理する。本技
術分野の当業者であれば、本発明の背景から、高速ＦＩ
ＦＯ２０２の機能を提供するための他に選択可能な同等
の設計としてあらゆる種類のものがあることは容易に理
解できるであろう。

【００２９】更に、ＶＸＩインターフェース・モジュー
ル１０８は、シェアードＲＡＭ要素２０４を備えてい
る。ＶＸＩインターフェース２０６に関連するシェアー
ドＲＡＭ要素２０４が、ＶＸＩモジュールのインターフ
ェースに対し任意のシェアード・アクセス・メモリを提
供することは、本技術分野の当業者であれば容易に理解
できることである。標準ＶＸＩプロトコル及びレジスタ
値は、シェアードＲＡＭの記憶場所を定義する。

【００３０】また、ＶＸＩインターフェース・モジュー
ル１０８は、ＶＸＩインターフェース・モジュール１０
８をＶＸＩバス・バックプレーン１１０に接続するＶＸ
Ｉバス・インターフェース要素２０６を備えている。シ
ェアードＲＡＭ要素２０４は、ＶＸＩバス規格で提供さ
れるバス２６０を介してＶＸＩバス・インターフェース
要素２０６に接続されている。シェアードＲＡＭ要素２
０４は、ＶＸＩ規格で提供されているようなあらゆるＶ
ＸＩモジュール間の通信のために、試験・測定の用途に
使用することができる。

【００３１】一般に、ＶＸＩバス・インターフェース要
素２０６内の回路は、制御、データ、アドレス及び信号
の割込みに関連するＶＸＩバス・バックプレーン１１０
への信号の適応と制御を行う。更に、ＶＸＩバス・イン
ターフェース要素２０６内のロジック及び回路は、必要
なＶＸＩバス・バックプレーン１１０の信号を操作し
て、ＶＸＩインターフェース・モジュール１０８内のレ
ジスタを管理する。ＶＸＩ規格で定義されているＶＸＩ
レジスタは、ＶＸＩバス・インターフェース要素２０６
内の回路によって提供される。

【００３２】図４は、ＶＸＩバス・インターフェース要
素２０６の構成の詳細を示したブロック図である。ＶＸ
Ｉバックプレーン・バッファ群４１２は、ＶＸＩ規格に
従って、ＶＸＩバス・バックプレーン１１０から受信
し、かつ、ＶＸＩバス・バックプレーン１１０に与える
データ及びアドレス信号の電子的なバッファリングを行
う。バイト・スワッパ及びマルチプレクサ（以下、単に
マルチプレクサ）４００は、図２に示すＦＩＦＯ２０２
に対するインターフェースの必要に応じて、ＶＸＩバス
・バックプレーン１１０から又はＶＸＩバス・バックプ
レーン１１０へのデータ・バイトについて適当なバイト
位置において経路指定を行う。また、マルチプレクサ４
００は、６４ビット転送周期でデータ及びアドレス信号
を多重化する。ＶＸＩマスタ・コントロール４０６は、
バス・マスタの役割において、ＶＸＩバス・バックプレ
ーン１１０上のＶＭＥ／ＶＸＩバス・トランザクション
を制御する。同様に、ＶＸＩスレーブ・コントロール４
０８は、バス・スレーブの役割において、ＶＭＥ／ＶＸ
Ｉバス・トランザクションを管理する。ＶＸＩレジスタ
群４１０は、ＶＸＩバス規格に記述されているようなメ
ッセージ・ベース・デバイス・レジスタ・セットであ
る。データ・レジスタ群４０２は、図２に示す制御手段
２１４とＶＸＩバス・バックプレーン１１０の間でシン
グル・ワード・トランザクションの交換を行うためのレ
ジスタである。制御及び状態レジスタ群４０４は、バス
・マスタの役割としてデータ転送の構成を行う。ＶＸＩ
アドレス・デコード４１４は、ＶＸＩバス・バックプレ
ーン１１０上のアドレス・バス信号を監視して、このＶ
ＸＩモジュールにアドレス指定されるトランザクション
を識別する。ＶＸＩアドレス・カウンタ群４１６は、バ
ス・マスタ転送において、シングル・ワード及びマルチ
・ワード交換毎にアドレス値を生成する。

【００３３】バス２５０，２５２は、ＩＥＥＥ１３９４
インターフェース回路２００、高速ＦＩＦＯ２０２、及
びＶＸＩバス・インターフェース要素２０６を介して、
ＩＥＥＥ１３９４高速シリアル・バス１０４とＶＩＸバ
ス・バックプレーン１１０の間で情報を高速に直接交換
するための経路である。内部バス２５４は、ＶＸＩイン
ターフェース・モジュール１０８内のあらゆる要素を相
互接続する。例えば、ＣＰＵ２０８は、内部バス２５４
で交換された制御及びデータ信号を介して他のあらゆる
要素の動作を制御する。内部バス２５０，２５２，２５
４を実現するための設計が広範囲に選択できることは、
本技術分野における当業者には容易に理解できるであろ
う。このような設計の選択は、本技術分野の当業者にと
って周知であり、ＶＸＩインターフェース・モジュール
１０８内のＣＰＵ２０８及び他の要素に使用する部材と
して特別に選択したものによって広く決まるものであ
る。

【００３４】図３は、本発明により、図１に示すシステ
ム内でソフトウェアによって動作可能な層を示すブロッ
ク図である。汎用コンピュータ１０２内で動作可能な試
験・測定アプリケーション・プログラム３００は、一般
に、汎用コンピュータ１０２内で動作可能な標準試験・
測定ライブラリ機能３０２を起動する。試験・測定ライ
ブラリ機能３０２は、例えばＶＩＳＡ（Virtual Instru
ment System Architecture：VXI Plug and Play System
s Alliance (6504 Bridge Point Parkway, Austin Texa
s, 78730)で定義された仮想計測器システム・アーキテ
クチャ）、又はＳＩＣＬ（Standard Instrument Contro
l Library for C Programming：米国特許第５，３６
１，３３６号（発明の名称「Method for Controlling a
n Instrument Through a Common Instrument Programmi
ng Interface」）で公開されている、ヒューレット・パ
ッカード社が定義したＣプログラミングのための標準計
測器制御ライブラリ）等の、いくつかの市販されている
計測ライブラリ製品であればどれでもよい。任意の試験
・計測器選択モジュール３０４は、汎用コンピュータ１
０２及びＶＸＩメインフレーム１０６の間で利用される
特定のリンク・プロトコル及び物理インターフェースに
適した特別のデバイス特定ドライバ・モジュールを選択
するように動作することができる。本発明によれば、Ｉ
ＥＥＥ１３９４デバイス・ドライバ・モジュール３０６
は、汎用コンピュータ１０２内で使用されて、ＶＸＩメ
インフレーム１０６と交換されるコマンド及びデータ
を、ＩＥＥＥ１３９４高速シリアル・バス１０４と送受
信するのに適した信号に適合させる。ＩＥＥＥ１３９４
−ＶＸＩ変換モジュール３０８は、ＶＸＩメインフレー
ム１０６におけるＶＸＩインターフェース・モジュール
１０８内で動作可能である。変換モジュール３０８（図
２に示すＣＰＵ２０８内で動作可能なファームウエア）
は、ＶＸＩバス・バックプレーン１１０との交換の必要
に応じて、ＩＥＥＥ１３９４高速シリアル・バス１０４
と送受信する信号を変換する。

【００３５】図３に示すソフトウエア機能を特別に分散
しているのは、本発明の１つの好ましい実施形態の一例
にすぎないことは、本技術分野の当業者にとって容易に
理解されることである。上述した機能を実行するため
に、本技術分野の当業者によく知られた設計の選択に従
って、多くの同等のソフトウエア及びファームウエア・
モジュールを提供することができる。

【００３６】〔インターフェース／コンピュータ・プロ
トコル〕本発明のＶＸＩインターフェース及びシステム
は、トランザクション指向（パケット化した）プロトコ
ルを利用して、インターフェースと制御コンピュータと
の間の信頼性の高い通信を保証している。一般に、各パ
ケットは、伝送装置によって伝送され、受信装置によっ
て受信応答がなされることによって適切な伝送が保証さ
れている。誤って受信されたパケットは、宛先装置にお
いて受信を保証する必要に応じて、再度伝送される。

【００３７】送受信されるすべてのパケットは、パケッ
トのデータ・エリアの最初に標準パケットを有してい
る。多重パケットは、リンクしてより大きな論理パケッ
トを形成することができる。多重パケット読出し又は書
込みにおける各パケットは、この標準パケット・ヘッダ
部を有している。また、多くのコマンドが、標準パケッ
トの最後にコマンド特定データを含む。

【００３８】状態機械モデルは、様々な種類のパケット
と、パケットの伝送の応答時に予測される応答（ある場
合には）を制御するようになっている。

【００３９】各ＩＥＥＥ１３９４物理層パケットは、６
４ビットアドレスを有しており、そのうちの１６ビット
は、バス上のノードを独自に定義する。ＩＥＥＥ１３９
４物理層上で動作する上位レベルの通信層は、試験・測
定環境における複数の装置のために装置アドレス指定の
定義及び管理を行う。ＶＸＩ装置に送信されるパケット
について、他のパケットが同じＶＸＩ装置に送信される
前に必要に応じて確認しなければならない。従って、こ
の層により、シングルＩＥＥＥ１３９４接続による制御
コンピュータと試験・測定環境との間の多重論理接続が
可能となる。特に、本発明のプロトコルにより、２５５
までの論理装置トランザクションと共に１つのＩＥＥＥ
１３９４物理インターフェース・トランザクションを含
む同時接続が可能となる。識別情報は、各コマンド毎に
そのコマンドが単一物理接続に対して向けられるか、も
しくはＶＸＩメインフレームの特定の装置に対して向け
られるかを特定する。

【００４０】本発明のＶＸＩインターフェースに送信さ
れる各パケットは、対応する確認パケットを有する。確
認パケットは、その伝送されたパケットが受信された
か、後に再度伝送すべきか、あるいは処理中であるかを
示す。

【００４１】本発明を図面及び上述した説明において詳
細に図示及び示してきたが、このような図示及び記述は
例としてみなすべきであり、文字どおりに限定すべきで
はない。好ましい実施形態及びそのわずかな変形のみを
示して説明してきたのであり、本発明の精神及び範囲に
ある変形例はすべて保護されることが望ましい。

【００４２】〔実施態様〕なお、本発明の実施態様の例
を以下に示す。

【００４３】〔実施態様１〕インターフェース・モジュ
ール（１０８）であって、前記モジュールを計測器バス
（１１０）に接続する計測器バス・インターフェース要
素（２０６）と、高速ビット・シリアル・インターフェ
ース要素（２００）と、前記計測器バス・インターフェ
ース要素（２０６）と前記高速ビット・シリアル・イン
ターフェース要素（２００）との間のコマンド及びステ
ータス情報の交換を調整する制御手段（２１４）とを具
備することを特徴とするインターフェース・モジュール
（１０８）。

【００４４】〔実施態様２〕前記プロセッサに接続さ
れ、前記計測器バス・インターフェース要素（２０６）
と前記高速ビット・シリアル・インターフェース要素
（２００）との間の情報のバースト転送をバッファリン
グするＦＩＦＯ（２０２）を更に具備することを特徴と
する実施態様１に記載のインターフェース・モジュー
ル。

【００４５】〔実施態様３〕前記計測器バス（１１０）
に接続されたクロック信号を管理するクロック制御要素
（２１０）を更に具備し、前記クロック制御要素は、外
部で生成されたクロック信号を受信する第１のコネクタ
（２５６、ＣＬＫＩＮ）と、内部で生成されたクロック
信号を外部装置に与える第２のコネクタ（２５６、ＣＬ
ＫＯＵＴ）とを含むことを特徴とする実施態様１または
実施態様２に記載のインターフェース・モジュール。

【００４６】〔実施態様４〕前記計測器バス（１１０）
に接続されたトリガ信号を管理するトリガ制御要素（２
１２）を更に具備し、前記トリガ制御要素は、外部で生
成されたトリガ信号を受信する第１のコネクタ（２５
８、ＴＲＧＩＮ）と、内部で生成されたトリガ信号を外
部装置に与える第２のコネクタ（２５８、ＴＲＧＯＵ
Ｔ）とを含むことを特徴とする実施態様１乃至実施態様
３のいずれか一項に記載のインターフェース・モジュー
ル。

【００４７】〔実施態様５〕前記高速ビット・シリアル
・インターフェース（２００）は、２００Ｍｂｐｓを超
える速度で動作可能であることを特徴とする、実施態様
１乃至実施態様４のいずれか一項に記載のインターフェ
ース・モジュール。

【００４８】〔実施態様６〕前記高速ビット・シリアル
・インターフェース（２００）は、ＩＥＥＥ１３９４適
合インターフェースであることを特徴とする、実施態様
１乃至実施態様５のいずれか一項に記載のインターフェ
ース・モジュール。

【００４９】〔実施態様７〕前記計測器バス（１１０）
はＶＸＩ適合計測器バスであり、該インターフェース・
モジュール（１０８）はＶＸＩ適合インターフェース・
モジュールであることを特徴とする、実施態様１乃至実
施態様６のいずれか一項に記載のインターフェース・モ
ジュール。

【００５０】〔実施態様８〕試験・計測器を制御するシ
ステム（１００）であって、試験・測定シーケンスの動
作を行うコントローラ（１０２）と、少なくとも１つの
ＶＸＩ適合装置（１１２）を含むＶＸＩ適合メインフレ
ーム（１０６）と、前記ＶＸＩメインフレーム（１０
６）内のＶＸＩ適合インターフェース・モジュール（１
０８）と、前記コントローラ（１０２）を前記ＶＸＩ適
合インターフェース・モジュール（１０８）を介して前
記ＶＸＩ適合メインフレーム（１０６）に接続する高速
ビット・シリアル・バス（１０４）とを具備することを
特徴とするシステム。

【００５１】〔実施態様９〕前記高速ビット・シリアル
・バス（１０４）は、２００Ｍｂｐｓを超える速度で動
作可能であることを特徴とする実施態様８記載のシステ
ム。

【００５２】〔実施態様１０〕前記高速ビット・シリア
ル・バス（１０４）は、ＩＥＥＥ１３９４適合シリアル
・バスであることを特徴とする実施態様８記載のシステ
ム。

【００５３】〔実施態様１１〕前記コントローラ（１０
２）は、汎用コンピュータであることを特徴とする実施
態様１０記載のシステム。

【００５４】〔実施態様１２〕前記ＶＸＩ適合インター
フェース・モジュール（１０８）は、前記モジュール
（１０８）を前記ＶＸＩ適合メインフレーム（１０６）
に接続するＶＸＩバス・インターフェース要素（２０
６）と、前記モジュール（１０８）を前記高速ビット・
シリアル・バス（１０４）に接続する高速ビット・シリ
アル・インターフェース要素（２００）と、前記ＶＸＩ
バス・インターフェース要素（２０６）と前記高速ビッ
ト・シリアル・インターフェース要素（２００）との間
のコマンド及びステータス情報の交換を調整する制御手
段（２１４）とを備えることを特徴とする実施態様８記
載のシステム。

【００５５】〔実施態様１３〕前記ＶＸＩ適合インター
フェース・モジュール（１０８）は、前記制御手段（２
１４）に接続され、前記ＶＸＩバス・インターフェース
要素（２０６）と前記高速ビット・シリアル・インター
フェース要素（２００）との間の情報のバースト転送を
バッファリングするＦＩＦＯ（２０２）を更に備えるこ
とを特徴とする実施態様１２記載のシステム。

【００５６】〔実施態様１４〕前記ＶＸＩ適合インター
フェース・モジュール（１０８）は、ＶＸＩ適合クロッ
ク信号を管理するクロック制御要素（２１０）を更に備
え、前記クロック制御要素（２１０）は、外部で生成さ
れたクロック信号を受信する第１のコネクタ（２５６、
ＣＬＫＩＮ）と、内部で生成されたクロック信号を外部
装置に与える第２のコネクタ（２５６、ＣＬＫＯＵＴ）
とを含むことを特徴とする実施態様１２記載のシステ
ム。

【００５７】〔実施態様１５〕前記ＶＸＩ適合インター
フェース・モジュール（１０８）は、ＶＸＩ適合トリガ
信号を管理するトリガ信号制御要素（２１２）を更に備
え、前記トリガ制御要素（２１２）は、外部で生成され
たトリガ信号を受信する第１のコネクタ（２５８、ＴＲ
ＧＩＮ）と、内部で生成されたトリガ信号を外部装置に
与える第２のコネクタ（２５８、ＴＲＧＯＵＴ）とを含
むことを特徴とする実施態様１２記載のシステム。

【図面の簡単な説明】

【図１】本発明のＶＸＩインターフェース・モジュール
を有利に適用した試験・測定システムを示すブロック図
である。

【図２】図１に適用して示す本発明のＶＸＩインターフ
ェースのより詳細を示すブロック図である。

【図３】本発明のＶＸＩインターフェース・モジュール
を利用する図１のシステムで動作可能なソフトウエアに
ついての好ましい構造例を示すブロック図である。

【図４】図１に示すＶＸＩインターフェース・モジュー
ルにおける回路のＶＸＩバス・インターフェース部のよ
り詳細を示すブロック図である。

【符号の説明】

１０４：シリアル・バス １０８：インターフェース・モジュール １１０：計測器バス ２００：シリアル・インターフェース要素 ２０２：ＦＩＦＯ ２０４：シェアードＲＡＭ ２０６：計測器バス・インターフェース要素 ２１０：クロック制御要素 ２１２：トリガ制御要素 ２１４：制御手段 ２５０：内部バス ２５２：内部バス ２５４：内部バス ２５６：外部信号バス ２５８：外部信号バス

───────────────────────────────────────────────────── フロントページの続き (72)発明者 グレゴリー・ヒル アメリカ合衆国コロラド州 ラブランド ウインディ・ギャップ・ロード1506 (72)発明者 ナザン・ベルグ アメリカ合衆国コロラド州 フォート・コ リンズ ディアー・クリーク・レーン1036

Claims (1)

【特許請求の範囲】
1. 【請求項１】インターフェース・モジュールであって、 前記モジュールを計測器バスに接続する計測器バス・イ
   ンターフェース要素と、 高速ビット・シリアル・インターフェース要素と、 前記計測器バス・インターフェース要素と前記高速ビッ
   ト・シリアル・インターフェース要素との間のコマンド
   及びステータス情報の交換を調整する制御手段とを具備
   することを特徴とするインターフェース・モジュール。