JP2000082684A

JP2000082684A - 半導体装置の製造方法

Info

Publication number: JP2000082684A
Application number: JP11181240A
Authority: JP
Inventors: Katsura Watanabe; 桂渡邉; Yukio Nishiyama; 幸男西山; Shigehiko Kaji; 成彦梶; Hideshi Miyajima; 秀史宮島
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1998-07-01
Filing date: 1999-06-28
Publication date: 2000-03-21

Abstract

(57)【要約】【課題】ＦＳＧ膜を成膜する際のアスペクト比を高くし
ない配線構造を形成する半導体装置の製造方法を提供す
る。【解決手段】金属配線１０９上にプラズマ気相成長法に
より配線保護膜用の酸化珪素膜１１０を形成する方法に
おいて、前記酸化珪素膜１１０の配線間の側壁及び底部
の膜厚が配線上部の膜厚より薄くなるように、もしくは
配線１０９上部のみに酸化珪素膜１１０を堆積させ、次
に、前記酸化珪素膜及び金属配線を被覆する弗素添加酸
化珪素膜（ＦＳＧ膜）１１１を層間絶縁膜として半導体
基板１００上にプラズマ気相成長法により形成する。こ
れにより、配線を損傷することなくボイド無しに埋め込
みが可能である。また、配線間の側壁及び底部の配線保
護膜を薄くするか無くすので、配線間容量の増加を抑制
することも可能になる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、とくに半導体基板上に弗素添加酸化珪素膜
（ＦＳＧ膜）、弗素添加窒化酸化珪素膜（ＳｉＯＮＦ）
などの絶縁膜を形成するプラズマ化学気相成長法に関す
るものである。

【０００２】

【従来の技術】従来から半導体装置には素子や配線を電
気的に隔離するためにＳｉＯ_２絶縁膜が用いられてい
る。この絶縁膜として、ＳｉＨ_４やテトラエトキシシラ
ン（ＴＥＯＳ）等のガスを原料として減圧又は常圧の化
学気相成長法（ＣＶＤ：ChemicalVapour Deposition）
によって形成されたＳｉＯ_２絶縁膜が主に用いられてい
る。とくに４００℃程度の低温で形成できることからＴ
ＥＯＳと０_２を用いたプラズマ化学気相成長法によるＳ
ｉＯ_２膜（これをＴＥＯＳ膜という）が多用されてい
る。さらにＣＶＤ法は他の薄膜形成法に比べ、反応ソー
スとして高純度のガスを用いることが多いので高品質の
膜を得ることができる。近年半導体素子の微細化にとも
ない信号伝達の遅延が懸念されるようになっている。こ
れは半導体素子の微細化にともない配線の間隔も狭くな
ることによって配線−配線間の容量が増大し、その結果
信号の伝達が遅延してしまうのが原因である。この信号
伝達の遅延は、半導体装置の性能向上（例えば、デバイ
ス動作速度）を妨げる要因の一つになっている。そのた
め配線間に存在する絶縁膜の誘電率をできるだけ低下さ
せることが必要となっている。

【０００３】また、配線の多層化や高密度化が進むため
配線の断線防止及びフォーカスマージンの向上のために
高密度配線間をボイドなしに埋め込み、さらに表面の段
差を緩和することが必要とされている。このような理由
により段差被覆性のよい絶縁膜の形成方法の開発要求が
高まっている。最近では誘電率を軽減するために弗素添
加酸化珪素膜（以下、これをＦＳＧ膜という）が知られ
るようになった。しかし、ＦＳＧ膜には吸湿性の問題が
ある。つまり、従来からの報告のように、ＦＳＧ膜は、
弗素濃度が高くなるほど低誘電率化が進むが、同時に弗
素濃度が高くなるほど吸湿性が大きくなる。吸湿が起こ
ることにより膜の誘電率が増加するとともに、弗化水素
（ＨＦ）の遊離により金属配線の腐食が起こり、膜の剥
がれや信頼性の低下を引き起こすようになる。酸化珪素
は、通常比誘電率εが４．１であるが、ＦＳＧ膜中の弗
素の濃度が高まるに従いεは３．４程度まで低下する
（この時のＦＳＧ膜中の弗素濃度は、１０〜１１ａｔｏ
ｍ％程度である）。これより比誘電率が低くなると、信
号伝達の遅延を少なくする点では役に立つ。しかし、比
誘電率εの更なる低下は、ＦＳＧ膜中の弗素濃度を高め
ることになる。その結果、ＦＳＧ膜の吸湿性の悪化が半
導体装置の特性を劣化させるように影響を及ぼしてくる
ので、この程度（ε＝３．４）が限度である。

【０００４】ＦＳＧ膜の吸湿性を悪化させる要因は、Ｆ
ＳＧ膜中の不純物、とくにＦＳＧ膜中の水素（Ｈ）の残
留量であることが解っており、したがって、ＦＳＧ膜を
配線間の層間絶縁膜等に用いるためには、できるだけＨ
不純物を低減することが必要である。このため、プラズ
マ密度が１０^１０／ｃｍ^２以上の高密度プラズマＣＶＤ
法（ＨＤＰ(High Density Plasma) −ＣＶＤ）によ
るＦＳＧ膜の形成技術の開発が試みられており、例え
ば、ＥＣＲ(Electron Cyclotron Resonance)の高密度
プラズマ源を用いたＣＶＤ法やＩＣＰ(Inductively Co
upled Plasma)コイル及びヘリコンなどの高密度プラズ
マ源を用いた方法も報告されている。ＨＤＰ−ＣＶＤ法
により、原料ガスの解離度が大きくなり膜中に含まれる
Ｈ不純物の量は、従来の平行平板型ＣＶＤによるＦＳＧ
膜と比較して減少しており、それに伴って吸湿性は抑制
されている。図７は、半導体基板に形成された配線に酸
化珪素（ＳｉＯ_２）膜からなる配線保護膜を施し、しか
も配線間にＦＳＧ膜などの低誘電率の層間絶縁膜を用い
た従来の半導体装置の断面図である。Ｐ型シリコン半導
体基板２０にはＳＴＩ（Shallow Trench Isolation
）構造の素子分離領域１６が形成されており、各素子
分離領域１６によって分離されたＰ型シリコン半導体基
板２０の素子領域には、ＮＭＯＳトランジスタが形成さ
れている。

【０００５】各ＮＭＯＳトランジスタは、それぞれ半導
体基板２０の表面領域に形成されたソース／ドレイン領
域１７、半導体基板２０上に形成されたゲート酸化膜１
８、及びソース／ドレイン領域１７間に対応するゲート
酸化膜１８上に形成されたゲート電極１９から構成され
ている。そして、各トランジスタを被覆するように、半
導体基板２０上には、例えば、ＢＰＳＧ(Boron-doped
Phospho-Silicate Glass)膜からなる層間絶縁膜２７が
形成されている。この層間絶縁膜２７には、ソース／ド
レイン領域１７の一方につながる接続プラグ３２が設け
られている。また、層間絶縁膜２７は、表面がＣＭＰ(C
hemical Mechanical Polishing)法などにより平坦化
され、その上に所定のパターンを有する第１の金属配線
２８が形成されている。第１の金属配線２８は、アルミ
ニウム（Ａｌ）膜２１とこの上下に形成された、例え
ば、Ｔｉ／ＴｉＮなどからなるバリアメタル層２２、２
３から構成されている。この第１の金属配線２８の表面
及び層間絶縁膜２７は、一様な厚さの配線保護膜２４で
被覆されている。更に、この配線保護膜２４を被覆する
ように、半導体基板２０上に例えば、弗素添加酸化珪素
膜（Ｆ−ｄｏｐｅｄＳｉＯ_２膜、以下、ＦＳＧ膜とい
う）２５からなる低誘電率層間絶縁膜を形成する。この
層間絶縁膜２５には、配線保護膜２４を貫通し、第１の
金属配線の一つにつながる接続プラグ３３が設けられて
いる。

【０００６】また、層間絶縁膜２５は表面がＣＭＰ法な
どにより平坦化され、その上に所定のパターンを有する
第２の金属配線２９が形成されている。第２の金属配線
２９は、第１の配線と同様に、アルミニウム膜とこの上
下に形成されたＴｉ／ＴｉＮなどからなるバリアメタル
層から構成されている。この第２の金属配線２９の表面
及ＦＳＧ膜２５である低誘電率層間絶縁膜は、一様な厚
さの配線保護膜３０で被覆されている。さらにまた、こ
の配線保護膜３０を被覆するように、半導体基板２０上
には、例えばＦＳＧ膜３１からなる低誘電率層間絶縁膜
が形成されている。尚、このＦＳＧ膜３１の上に第２、
第３あるいはそれ以上の金属配線を積み重ねるかもしく
はＦＳＧ膜３１に代えて保護絶縁膜を形成して半導体基
板を保護する場合もある。保護絶縁膜を形成する場合は
配線保護膜３０は特に必要としない。このＨＤＰ−ＣＶ
Ｄ法により形成されるＦＳＧ膜は、金属配線上に直接成
膜すると、成膜初期における金属配線に対するスパッタ
リングダメージと弗素（Ｆ）ラジカルとの反応により金
属配線の角を損傷するという問題があった。そのため従
来は上記のように配線保護膜として、平行平板型の気相
成長法などによる酸化珪素膜を数１０ｎｍ程度、配線全
体に覆っていた。

【０００７】

【発明が解決しようとする課題】しかし、配線保護膜２
４，３０によって配線を覆うようにした場合、ＦＳＧ膜
を成膜する際のアスペクト比が高くなり配線−配線間の
埋め込み特性を劣化させる問題があった。図８は、図７
の要部を一部拡大して示したものである。半導体装置の
高集積化に伴って、金属配線の配線間距離（ｄ）が狭く
なり配線間のアスペクト比Ａ（＝ｈ／ｄ）（ｈは、配線
間の底面と上面の間の距離、即ち金属配線の膜厚、以
下、これを配線アスペクト比Ａという）は高くなる。そ
して、この配線保護膜を形成することにより、この配線
間のアスペクト比がさらに高くなり、低誘電率層間絶縁
膜を形成したときにボイド２６が形成するという問題が
あった。例えば、配線保護膜２４を形成したときのアス
ペクト比は、配線間距離ｄがｄ′（配線保護膜厚の２倍
の距離だけ小さくなる）になり、配線厚さｈは、ｈ′
（配線保護膜厚が一様であると、ほぼｈ＝ｈ′である）
となるので、ｈ′／ｄ′となる。このアスペクト比は
Ａ′で表わされ、以下、ＦＳＧ成膜時のアスペクト比
Ａ′という。つまり、配線表面に配線保護膜２４が施さ
れていると、実質的にｈ＝ｈ′なのでＦＳＧ成膜時のア
スペクト比Ａ′は、アスペクト比Ａより大きくなる
（Ａ′＞Ａ）となる。さらにその上配線間の側壁及び底
部に誘電率が高い酸化珪素（ＳｉＯ2 ）膜（比誘電率
＝４．１）が成膜されるため配線間容量が上昇するとい
う問題があった。

【０００８】本発明は、このような事情によりなされた
ものであり、ＨＤＰ−ＣＶＤ法により吸湿性の抑制され
たＦＳＧ膜を成膜する際に、アスペクト比を高くしな
い、すなわち配線間容量が上昇するのを抑えつつ配線−
配線間を埋め込むことが可能な配線構造を形成する半導
体装置の製造方法を提供するものである。

【０００９】

【課題を解決するための手段】本発明は、金属配線上に
プラズマ気相成長法により配線保護膜用の酸化珪素膜を
形成する方法において、前記酸化珪素膜の配線間の側壁
及び底部の膜厚が配線上部の膜厚より薄くなるように、
もしくは配線上部のみに酸化珪素膜を堆積させ、次に、
前記酸化珪素膜及び金属配線を被覆する弗素添加酸化珪
素膜（ＦＳＧ膜）を層間絶縁膜として半導体基板上にプ
ラズマ気相成長法により形成することを特徴としてい
る。とくに配線間の側壁及び底部の膜厚が配線上の膜厚
の２０％以下となるような酸化珪素膜を配線保護膜とし
て用いることができる。また、配線保護膜厚は、配線上
の部分では１０〜１００ｎｍ程度にすることができる。
プラズマ気相成長法によりＦＳＧ膜を配線保護膜が施さ
れた配線上に成膜する場合において、配線間の側壁及び
底部の配線保護膜を薄くするかもしくはなくすことによ
り配線を損傷することなくボイド無しに埋め込みが可能
である。また配線間の側壁及び底部の配線保護膜を薄く
するか無くすのでその部分はＦＳＧ膜が置き代わり、配
線間容量の増加を抑制することも可能になる。とくに配
線間の側壁及び底部の膜厚が配線上の膜厚の２０％より
大きくなると、配線アスペクト比（Ａ）が２．０を越え
るような場合、ＦＳＧ膜を成膜した時の配線アスペクト
比（Ａ′）の増大が著しくなるので好ましくない。

【００１０】また配線保護膜厚が１０ｎｍ以下では、配
線を保護する効果がなく、１００ｎｍを越えると配線間
の絶縁膜の低誘電率化が期待できなくなる。さらに配線
保護膜及びＦＳＧ膜を同じＨＤＰ−ＣＶＤ装置で形成さ
せ、しかも連続的に行うことにより半導体装置の製造工
程を簡略化することができる。すなわち、本発明の半導
体装置の製造方法は、内部に半導体素子が形成された半
導体基板上に設けられている第１の絶縁膜上に前記半導
体素子に電気的に接続された金属配線を形成する工程
と、前記金属配線の配線保護膜として用いられる酸化珪
素膜を前記半導体基板上にプラズマ気相成長法により堆
積させる工程と、前記金属配線を被覆するように、前記
第１の絶縁膜上に弗素添加酸化珪素膜からなる第２の絶
縁膜をプラズマ気相成長法により形成する工程とを備
え、前記配線保護膜の配線間の側壁及び底面に堆積され
た部分の厚さは、前記金属配線の上面に堆積された部分
の厚さより薄いことを第１の特徴としている。前記配線
保護膜の配線間の側壁及び底面に形成された部分の厚さ
は、前記金属配線の上面に形成された部分の厚さの２０
％以下であるようにしても良い。また本発明の半導体装
置の製造方法は、内部に半導体素子が形成された半導体
基板上に設けられている第１の絶縁膜上に前記半導体素
子に電気的に接続された金属配線を形成する工程と、前
記金属配線の配線保護膜として用いられる酸化珪素膜を
前記半導体基板上にプラズマ気相成長法により形成する
工程と、前記金属配線を被覆するように、前記第１の絶
縁膜上に弗素添加酸化珪素膜からなる第２の絶縁膜をプ
ラズマ気相成長法により形成する工程とを備え、前記配
線保護膜は、実質的に前記金属配線の上面のみに堆積さ
れることを第２の特徴としている。

【００１１】前記酸化珪素膜は、チャンバー内で形成さ
れ、この酸化珪素膜形成時において、前記チャンバー内
圧力を５ｍｔｏｒｒ以下にし、且つ基板接地電極に高周
波電源から高周波電力を５００Ｗ以下の条件で印加する
ようにしても良い。前記酸化珪素膜と前記弗素添加酸化
珪素膜とを同一チャンバー内で成膜させ、且つこれらを
連続して堆積させるようにしても良い。前記酸化珪素膜
もしくは前記弗素添加酸化珪素膜を形成するプラズマ気
相成長法は、プラズマ密度が１０^１０／ｃｍ² 以上の高
密度プラズマを用いるようにしても良い。

【００１２】

【発明の実施の形態】以下図面を参照して発明の実施の
形態を説明する。まず、図１乃至図５を参照して第１の
実施例を説明する。図１は、ＩＣＰコイルを高密度プラ
ズマ源とするＨＤＰ−ＣＶＤ装置の断面図であり、この
ＣＶＤ装置を用いて配線保護膜である酸化珪素膜及び低
誘電率層間絶縁膜であるＦＳＧ膜を成膜する。反応容器
は、セラミックドーム部１とメタルチャンバー部２より
構成されている。セラミックドーム部１には、上面及び
上面に近接する側面にアンテナ３が巻かれており、アン
テナ３端子は、ＲＦ（RadioFrequency）電源４に接続さ
れ、且つ接地されている。このＲＦ電源４からＲＦ電力
を印加することにより、誘導結合によってセラミックド
ーム部１内の空間に電力が供給されプラズマが発生す
る。メタルチャンバー部２にはターボ分子ポンプ５及び
ドライブポンプ６が接続されており、これらのポンプに
より反応容器内を真空にすることができる。また、スロ
ットルバルブ７によりメタルチャンバー部２内の圧力制
御が可能となっている。ポンプ５、６とメタルチャンバ
ー部２内部との間にはゲートバルブが配置されている。
ターボ分子ポンプ５とドライポンプ６との間にはアイソ
レーションバルブ１３が設けられ、メタルチャンバー部
２とドライポンプ６との間にはアイソレーションバルブ
１３及びスロットルバルブ１４が設けられている。一
方、メタルチャンバー部２の側面には、ガス導入部とし
て複数のノズル８を備えており、ＳｉＨ_４、Ｏ_２、Ｓｉ
Ｆ_４、Ａｒガスを導入することができるようになってい
る。

【００１３】メタルチャンバー部２内に設けられた基板
接地電極９は、静電チャックとなっており、シリコンウ
ェハ１０を吸着により保持することができる。さらに、
基板設置電極９は、シリコンウェハ１０と静電チャック
の間にＨｅガスを導入することができ、このガスにより
シリコンウェハ１０を冷却することが可能になってい
る。また、基板接地電極９にはＲＦ電源１１が設けられ
ており、セルフバイアス（Ｂｉａｓ）がかけられるよう
になっている。次に、図２及び図３を参照して図１のＣ
ＶＤ装置を使用して形成した半導体装置を説明する。図
２は、半導体装置の断面図、図３は、図２の配線部分を
拡大した半導体装置の部分拡大断面図である。図２は、
半導体基板に形成された配線にＳｉＯ_２膜からなる配線
保護膜を施し、且つ配線間にＦＳＧ膜などの低誘電率の
層間絶縁膜を用いた半導体装置の断面図である。Ｐ型シ
リコン半導体基板１００には、Ｐウエル１０１及びＮウ
エル１０２が形成され、主面には素子分離領域（ＳＴ
Ｉ）１０３が形成されている。各素子分離領域（ＳＴ
Ｉ）１０３によって分離された半導体基板１００の素子
領域には、Ｐウエル１０１に、Ｎ型ソース／ドレイン領
域１０４、ゲート酸化膜１１９及びソース／ドレイン領
域１０４間に対応するゲート酸化膜１１９を介して形成
されたゲート電極１０６から構成されたトランジスタ
（ＮＭＯＳ）が形成され、Ｎウエル１０２には、Ｐ型ソ
ース／ドレイン領域１０５、ゲート酸化膜１１９及びソ
ース／ドレイン領域１０５間に対応するゲート酸化膜１
１９を介して形成されたゲート電極１０６から構成され
たトランジスタ（ＰＭＯＳ）がそれぞれ形成されてい
る。そして、これらのトランジスタを被覆するように半
導体基板１００上には、例えば、ＢＰＳＧ膜からなる層
間絶縁膜１０７が形成されている。この層間絶縁膜１０
７には。ＰＭＯＳトランジスタのソース／ドレイン領域
１０５の一方につながる接続プラグ１０８が設けられて
いる。この接続プラグ１０８は、少なくとも層間絶縁膜
１０７に形成されたコンタクト孔内にタングステンなど
が埋め込まれてなる構成とされている。

【００１４】また、層間絶縁膜１０７は、表面をＣＭＰ
法などにより平坦化され、その上に所定のパターンを有
する第１の金属配線１０９が形成されている。第１の金
属配線１０９は、アルミニウム（Ａｌ）膜１２０とこの
上下に形成された、例えば、Ｔｉ／ＴｉＮなどからなる
バリアメタル層１２１、１２２から構成されている（図
３参照）。各第１の金属配線１０９は、例えば５００ｎ
ｍ厚程度の配線厚さを有して形成されるようになってい
る。尚、第１の金属配線１０９の一部が、接続プラグ１
０８によりＰＭＯＳトランジスタのソース／ドレイン領
域１０５の一方と電気的に接続されている。第１の金属
配線１０９の表面及び層間絶縁膜１０７は、配線保護膜
１１０により被覆されている。配線保護膜１１０は、酸
化珪素膜からなり、第１の金属配線１０９の上に堆積し
た部分の厚さ（＝ａ；図３参照）は、例えば、５０ｎｍ
（１０〜１００ｎｍ程度が適当）であり、配線間の側壁
及び底部などの他の部分の厚さ（ｂ＝ｂ；図３参照）は
これよりも薄く堆積されている。この様な膜厚差を有す
る配線保護膜１１０は、後述するように、図１に示すＨ
ＤＰ−ＣＶＤ装置の堆積時の成膜条件を制御することに
よって形成することができる。

【００１５】更に、配線保護膜１１０を被覆するよう
に、半導体基板１１０上にＦＳＧ膜１１１からなる低誘
電率層間絶縁膜を形成する。このＦＳＧ膜１１１には、
配線保護膜１１０を貫通し、第１の金属配線１０９の一
つに接続される接続プラグ１１２が設けられている。こ
の接続プラグ１１２は、ＦＳＧ膜１１１及び配線保護膜
１１０に形成されたコンタクト孔内にタングステンが埋
め込まれてなる構成となっている。また、層間絶縁膜で
あるＦＳＧ膜１１１は、表面がＣＭＰ法などにより平坦
化され、その上に所定のパターンを有する第２の金属配
線１１３が形成されている。第２の金属配線１１３は、
第１の金属配線１０９と同様にアルミニウム膜とこの上
下に形成されたＴｉ／ＴｉＮなどからなるバリアメタル
層から構成されている。各第２の金属配線１１３は、例
えば、５００ｎｍ厚程度の配線厚さを有して形成されて
いる。尚、第２の金属配線１１３の一部は、接続プラグ
１１２により第１の金属配線１０９の一つと電気的に接
続されている。第２の金属配線１１３の表面及びＦＳＧ
膜１１１は、配線保護膜１１４によって被覆されてい
る。配線保護膜１１４は、配線保護膜１１０と同様に、
酸化珪素膜からなり、第２の金属配線１１３の上に堆積
した部分の厚さ（ａ）は、例えば、５０ｎｍ（１０〜１
００ｎｍ程度が適当）であり、層間絶縁膜１１１の上や
配線間の側壁及び底部などの他の部分の厚さ（ｂ）はこ
れよりも薄く堆積されている。この様な膜厚差を有する
配線保護膜１１４は、図１に示すＨＤＰ−ＣＶＤ装置の
堆積時の成膜条件を制御することによって形成すること
ができる。更に、この配線保護膜１１４及び第２の金属
配線１１３を被覆するように、半導体基板１００上にＦ
ＳＧ膜１１５からなる低誘電率層間絶縁膜を形成する。
このＦＳＧ膜１１５には、配線保護膜１１４を貫通し、
第２の金属配線１１３の一つに接続される接続プラグ１
１６が設けられている。この接続プラグ１１６は、ＦＳ
Ｇ膜１１５及び配線保護膜１１４に形成されたコンタク
ト孔内にタングステンなどが埋め込まれてなる構成とな
っている。

【００１６】また、層間絶縁膜であるＦＳＧ膜１１５
は、表面をＣＭＰ法などにより平坦化され、その上に所
定のパターンを有する第３の金属配線１１７が形成され
ている。第３の金属配線１１７は、第１の配線１０９と
同様にアルミニウム膜とこの上下に形成されたＴｉ／Ｔ
ｉＮなどからなるバリアメタル層から構成されている。
第３の金属配線１１７の一部は、接続プラグ１１６によ
り第２の金属配線１１３の一つと電気的に接続されてい
る。更に、この第３の金属配線１１７を被覆するように
半導体基板１００上に、例えば、ＣＶＤ−ＳｉＯ_２膜も
しくはＣＶＤ−Ｓｉ_３Ｎ_４などからなる保護絶縁膜１１
８を形成する。尚、この実施例では３層の金属配線を用
いたが、本発明は、第４、第５あるいはそれ以上の金属
配線を積み重ねることもできる。この場合、各層の金属
配線は金属配線上のみを厚くするか金属配線上のみに堆
積させた配線保護膜が形成されている。次に、図１のＨ
ＤＰ−ＣＶＤ装置を用いて、半導体基板に設けた金属配
線を保護するための酸化珪素（ＳｉＯ_２）膜からなる配
線保護膜１１０，１１４を形成する方法について説明す
る。まず、シリコンウェハ１０を反応容器のメタルチャ
ンバー部２に導入したし、静電チャックによって基板接
地電極９上に固定する。次に、ガス導入口８からＳｉＨ
_４５０ｓｃｃｍ、Ｏ_２１５０ｓｃｃｍ、Ａｒ５０ｓｃｃ
ｍを導入し、セラミックドーム１のＲＦ電源４からＲＦ
電力３０００Ｗ程度を印加してプラズマを励起される。
この状態でＲＦ電源１１のＲＦ電力を制御しながらシリ
コンウェハ上に酸化珪素膜からなる配線保護膜１１０，
１１４を形成する。

【００１７】図５は、配線保護膜１１０，１１４の配線
上の膜厚（ａ）に対する配線間の側壁及び底部上の膜厚
（ｂ）における膜厚比（ｂ／ａ＊１００）を変化させた
ときの反応容器内部のチャンバー内圧力（Ｔｏｒｒ）及
びバイアス（Ｂｉａｓ）電力依存性を示す特性図であ
る。図５に示すように、１００ｍ（０．１）Ｔｏｒｒ、
２０ｍＴｏｒｒ、５ｍＴｏｒｒとチャンバー内圧力が小
さくなるに従って上記膜厚比（ｂ／ａ＊１００）の下限
が小さくなり、また、バイアス電力が小さくなるに従っ
て、この膜厚比（ｂ／ａ＊１００）が小さくなる。すな
わち、ＨＤＰ−ＣＶＤ装置の反応容器内部のチャンバー
内を５ｍＴｏｒｒ以下にし、プラズマ状態は維持したま
まで基板接地電極９にＲＦ電源１１からＲＦ電力を５０
０Ｗ以下程度印加することにより、プラズマにより導入
したガスは分解され、その結果、金属配線１０９，１１
３の配線間の側壁及び底部上の膜厚（ｂ）が配線上の膜
厚（ａ）の２０％以下となる配線保護膜（酸化珪素膜）
が堆積される。たとえば、配線保護膜の膜厚は、配線上
で５０ｎｍ程度とすると、配線間の側壁及び底部の配線
保護膜の膜厚はこれより薄い、例えば、約１０ｎｍ以下
程度となる。

【００１８】配線保護膜１１０，１１４を形成した後、
ＦＳＧ膜１１１，１１５を成膜する。シリコンウェハ１
０の裏面をＨｅガスで冷却するとともに、基板接地電極
９に接続されているＲＦ電源１１から１５００Ｗ程度の
ＲＦ電力を印加する。次に、ガス導入口８からＳｉＦ_４
１００ｓｃｃｍ、Ｏ_２１００ｓｃｃｍ、Ａｒ１００ｓｃ
ｃｍ、ＳｉＨ_４１０ｓｃｃｍを導入し、チャンバー内を
５ｍＴｏｒｒにし、セラミックドームのＲＦ電力を３０
００Ｗ程度印加しプラズマを励起する。このようにし
て、シリコンウェハ１０上に約４００ｎｍ／分の成膜速
度でＦＳＧ膜を成膜する。次に、図４を参照しながら図
３及び図８に記載された配線保護膜２４，１１０に関し
て、配線上の配線保護膜の膜厚（ａ）に対する配線間の
側壁及び底部の配線保護膜の膜厚（ｂ）の膜厚比（ｂ／
ａ＊１００）とＦＳＧ成膜時のアスペクト比Ａ′との関
係を説明する。ここでは、例えば、配線高さ（配線厚）
ｈは、０．５μｍ（５００ｎｍ）、配線上面での配線保
護膜の膜厚（ａ）は、５０ｎｍとする。図４に示されて
いるように、側壁及び底部における配線保護膜の膜厚が
厚い場合（配線保護膜の膜厚比ｂ／ａ＊１００が１００
％に近い場合）、ＦＳＧ成膜時のアスペクト比Ａ′は、
配線アスペクト比Ａに比較して増大し、その結果、図８
（図７参照）に示すようにボイド２６が発生してしま
う。これに対して、本発明のように側壁及び底部におけ
る配線保護膜の膜厚が薄いほど、ＦＳＧ成膜時のアスペ
クト比Ａ′の増大を抑制することができ、図３（図２参
照）に示すように配線間にボイドを発生させずにＦＳＧ
膜を堆積させることができる。しかも、配線−配線間の
間隔が狭くなるほどこの傾向が顕著に現れてくる。

【００１９】また、従来技術では配線保護膜として用い
られる酸化珪素（ＳｉＯ_２）膜（比誘電率４．１程度）
の存在により配線間の容量が上昇してしまうという問題
があったが、本発明により配線間に存在する酸化珪素膜
の体積を減らすことができるので、配線間容量の増加を
抑制することができる。次に、図６を参照して第２の実
施例を説明する。図６は、半導体基板に形成された配線
にＳｉＯ2 膜からなる配線保護膜を施し、しかも配線
間にＦＳＧ膜などの低誘電率の層間絶縁膜を用いた半導
体装置の部分断面図である。Ｐ型シリコン半導体基板２
００には素子分離領域（ＳＴＩ）２０３が形成されてい
る。素子分離領域（ＳＴＩ）によって分離された半導体
基板２００の素子領域には、Ｎ型ソース／ドレイン領域
２０５、ゲート酸化膜２１２及びソース／ドレイン領域
２０５間に対応するゲート酸化膜２１２を介して形成さ
れたゲート電極２０６から構成されたトランジスタ（Ｎ
ＭＯＳ）が形成されている。また、トランジスタを被覆
するように、半導体基板２００上には、例えば、ＢＰＳ
Ｇ膜からなる層間絶縁膜２０７が形成されている。この
層間絶縁膜２０７には、ＮＭＯＳトランジスタのソース
／ドレイン領域２０５の一方に接続される接続プラグ２
１３が設けられている。この接続プラグ２１３は、少な
くとも層間絶縁膜２０７に形成されたコンタクト孔内に
タングステンなどが埋め込まれた構成となっている。

【００２０】更に、層間絶縁膜２０７は、表面をＣＭＰ
などにより平坦化され、その上に所定のパターンを有す
る第１の金属配線２０９が形成されている。第１の金属
配線２０９は、アルミニウム膜とこの上下に形成され
た、例えば、Ｔｉ／ＴｉＮなどからなるバリアメタル層
から構成されている。各第１の金属配線２０９は、例え
ば約５００ｎｍ厚程度の配線厚さを有している。尚、第
１の金属配線２０９の一部は、接続プラグ２１３により
ＮＭＯＳトランジスタのソース／ドレイン領域２０５の
一方と電気的に接続されている。第１の金属配線２０９
の上面は、例えば酸化珪素膜からなる配線保護膜２１０
により被覆されている。しかし、第１の金属配線２０９
の側面及び層間絶縁膜２０７の上には配線保護膜２１０
はほとんど堆積されていない。この配線保護膜２１０
は、第１の金属配線２０９の上に堆積した部分の厚さ
が、例えば、５０ｎｍ程度（１０〜１００ｎｍ程度が適
当）である。配線保護膜２１０及び第１の金属配線２０
９を被覆するように、半導体基板１１０上にＦＳＧ膜２
１１からなる低誘電率層間絶縁膜を形成する。尚、必要
に応じて、層間絶縁膜であるＦＳＧ膜２１１の上に第
２、第３あるいはそれ以上の金属配線が層間絶縁膜を介
して積み重ねられ、最上層の金属配線を被覆するように
半導体基板２００上に、例えば、ＣＶＤ−ＳｉＯ_２膜あ
るいはＣＶＤ−Ｓｉ_３Ｎ _４などからなる保護絶縁膜を形
成する。

【００２１】この第２の実施例における酸化珪素膜は、
図１に示すＨＤＰ−ＣＶＤ装置の堆積時の成膜条件を制
御することによって形成することができる。図１のＨＤ
Ｐ−ＣＶＤ装置では、反応容器内部のチャンバー内を５
ｍＴｏｒｒ以下にし、プラズマ状態は維持したままで、
ＲＦ電源１１から基板接地電極９に印加されるＲＦ電力
を０とする。これによって、チャンバー内にＲＦ電力が
供給されないので、酸化珪素膜は、第１の金属配線２０
９上では約５０ｎｍ程度堆積するが、配線間の側壁及び
底部、層間絶縁膜２０７の上には実質的に堆積しない。
本実施例では配線保護膜２１０が第１の金属配線２０９
上にのみ形成されている（膜厚比（ｂ／ａ＊１００）＝
０）ので、配線間距離は、実質的にｄ＝ｄ´である。そ
のため、ＦＳＧ膜２１１成膜時のアスペクト比Ａ´は、
埋め込み深さｈ´にのみ影響を受けることになる。この
場合、ＦＳＧ膜２１１成膜時のアスペクト比Ａ´の埋め
込み深さｈ´とＦＳＧ膜２１１成膜前のアスペクト比Ａ
の埋め込み深さｈとの差（ｈ´−ｈ）は、配線保護膜２
１０の膜厚（ａ）の分だけなので、その影響は小さい。
したがって、ＦＳＧ膜２１１成膜時のアスペクト比Ａ′
は、配線アスペクト比Ａに比較してほとんど増大しない
ので、配線間にボイドが発生せずにＦＳＧ膜２１１を堆
積させることができる。しかも、配線―配線間の間隔が
狭くなるほどこの傾向が顕著に現れてくる。

【００２２】また、従来技術では配線保護膜２１０とし
て用いられる酸化珪素膜の存在により配線間の容量が上
昇してしまうという問題があったが、配線間の酸化珪素
膜の体積をなくすことで配線間容量の増加を抑制するこ
とができる。尚、低誘電率層間絶縁膜としては、ＦＳＧ
膜に限定されず、弗素添加窒化酸化珪素（ＳｉＯＮＦ）
膜を用いることも可能である。

【００２３】

【発明の効果】以上のように、本発明によれば、プラズ
マ気相成長法により吸湿性の抑制されたＦＳＧ膜を成膜
する場合、金属配線を損傷することなく、またボイドの
発生なしに配線間を埋め込むことが可能である。また、
それに加えて配線間容量の増加も抑制することが可能で
ある。

【図面の簡単な説明】

【図１】本発明に用いるＨＤＰ−ＣＶＤ装置の基本的構
成を示す概略図。

【図２】第１の実施例により形成された半導体装置の断
面図。

【図３】図２の配線構造部分を示す半導体装置の部分断
面図。

【図４】配線保護膜の膜厚比に対するＦＳＧ成膜時のア
スペクト比を示す特性図。

【図５】配線保護膜の膜厚比に対するチャンバー内圧力
及びバイアス電力依存性を示す特性図。

【図６】第２の実施例により形成された半導体装置の断
面図。

【図７】従来の半導体装置の断面図。

【図８】図７の配線構造部分を示す半導体装置の部分断
面図。

【符号の説明】

１…セラミックドーム部、２…メタルチャンバー部、３…アンテナコイル、４、１１…ＲＦ電源、５…ターボ分子ポンプ、６…ドライポンプ、７、１４…スロットルバルブ、８…ガスノズル、９…基板接地電極、１０…シリコンウェハ、１２…ゲートバルブ、１３…アイソレーションバルブ、１６、１０３、２０３…素子分離領域（ＳＴＩ）、１７、１０４、２０５…Ｎ型ソース／ドレイン領域、１８、１１９、２１２…ゲート酸化膜、１９、１０６、２０６…ゲート電極、２０、１００、２００…半導体基板、２１、１２０…アルミニウム膜、２２、２３、１２１、１２２…バリアメタル層、２４、３０、１１０、１１４、２１０…配線保護膜（酸
化珪素膜）、２５、３１、１１１、１１５、２１１…ＦＳＧ膜、２６…ボイド、２７、１０７、２０７…層間絶縁膜、２８、１０９、２０９…第１の金属配線、２９、１１３…第２の金属配線、３２、３３、１０８、１１２、１１６、２１３…接続プ
ラグ、１０１…Ｐウエル、１０２…Ｎウエル、１１７…第３の金属配線、１１８…保護絶縁膜

───────────────────────────────────────────────────── フロントページの続き (72)発明者梶成彦神奈川県横浜市磯子区新杉田町８番地株式会社東芝横浜事業所内 (72)発明者宮島秀史神奈川県横浜市磯子区新杉田町８番地株式会社東芝横浜事業所内

Claims

【特許請求の範囲】

【請求項１】内部に半導体素子が形成された半導体基
板上に設けられている第１の絶縁膜上に前記半導体素子
に電気的に接続された金属配線を形成する工程と、前記金属配線の配線保護膜として用いられる酸化珪素膜
を前記半導体基板上にプラズマ気相成長法により堆積さ
せる工程と、前記金属配線を被覆するように、前記第１の絶縁膜上に
弗素添加酸化珪素膜からなる第２の絶縁膜をプラズマ気
相成長法により形成する工程とを備え、前記配線保護膜の配線間の側壁及び底面に堆積された部
分の厚さは、前記金属配線の上面に堆積された部分の厚
さより薄いことを特徴とする半導体装置の製造方法。
【請求項２】前記配線保護膜の配線間の側壁及び底
面、前記第１の絶縁膜上に形成された部分の厚さは、前
記金属配線の上面に形成された部分の厚さの２０％以下
であることを特徴とする請求項１に記載の半導体装置の
製造方法。
【請求項３】内部に半導体素子が形成された半導体基
板上に設けられている第１の絶縁膜上に前記半導体素子
に電気的に接続された金属配線を形成する工程と、前記金属配線の配線保護膜として用いられる酸化珪素膜
を前記半導体基板上にプラズマ気相成長法により形成す
る工程と、前記金属配線を被覆するように、前記第１の絶縁膜上に
弗素添加酸化珪素膜からなる第２の絶縁膜をプラズマ気
相成長法により形成する工程とを備え、前記配線保護膜は、実質的に前記金属配線の上面のみに
堆積されることを特徴とする半導体装置の製造方法。
【請求項４】前記酸化珪素膜は、チャンバー内で形成
され、この酸化珪素膜形成時において、前記チャンバー
内圧力を５ｍｔｏｒｒ以下にし、且つ基板接地電極に高
周波電源から高周波電力を５００Ｗ以下の条件で印加す
ることを特徴とする請求項１乃至請求項３のいずれかに
記載の半導体装置の製造方法。
【請求項５】前記酸化珪素膜と前記弗素添加酸化珪素
膜とを同一チャンバー内で成膜させ、且つこれらを連続
して堆積させることを特徴とする請求項１乃至請求項４
のいずれかに記載の半導体装置の製造方法。
【請求項６】前記酸化珪素膜もしくは前記弗素添加酸
化珪素膜を形成するプラズマ気相成長法は、プラズマ密
度が１０^１０／ｃｍ^２以上の高密度プラズマを用いるこ
とを特徴とする請求項１乃至請求項５のいずれかに記載
の半導体装置の製造方法。