JP2000082681A - Fabrication of semiconductor device - Google Patents
Fabrication of semiconductor deviceInfo
- Publication number
- JP2000082681A JP2000082681A JP10251365A JP25136598A JP2000082681A JP 2000082681 A JP2000082681 A JP 2000082681A JP 10251365 A JP10251365 A JP 10251365A JP 25136598 A JP25136598 A JP 25136598A JP 2000082681 A JP2000082681 A JP 2000082681A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- processed
- conductive layer
- connection hole
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、さらに詳しくは、高集積度半導体装置の多層
配線構造の層間接続 (Interconnection)において、上層
導電層の形成 (Metalization) 工程に入る前の、前処理
工程に特徴を有する半導体装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming an upper conductive layer (Metalization) in an interlayer connection of a multilayer wiring structure of a highly integrated semiconductor device. The present invention relates to a method for manufacturing a semiconductor device having a feature in a pretreatment step.
【０００２】[0002]
【従来の技術】ＵＬＳＩ(Ultra Large Scale Integrate
d Circuits) 等の半導体装置の高集積化が進展し、その
設計デザインルールが微細化するとともに、多層配線構
造が多用されつつある。多層配線構造においては、層間
絶縁膜に形成された接続孔を介して、下層の導電層と上
層導電層とが電気的に接続される。この接続孔も微細化
の方向にあり、例えば最小デザインルールが０．１８μ
ｍの半導体装置においては、接続孔の開口径は０．２４
μｍ程度である。層間絶縁膜の厚さそのものは、配線間
容量や耐圧の関係から１．０μｍ程度あるので、接続孔
のアスペクト比は４以上に達する。2. Description of the Related Art ULSI (Ultra Large Scale Integrate)
d Circuits) and the like, the integration of semiconductor devices has been advanced, the design rules thereof have been miniaturized, and the multilayer wiring structure has been frequently used. In a multilayer wiring structure, a lower conductive layer and an upper conductive layer are electrically connected via a connection hole formed in an interlayer insulating film. These connection holes are also in the direction of miniaturization. For example, the minimum design rule is 0.18 μm.
In the semiconductor device of FIG.
It is about μm. Since the thickness of the interlayer insulating film itself is about 1.0 μm in view of the capacitance between wirings and the withstand voltage, the aspect ratio of the connection hole reaches 4 or more.
【０００３】このような微細で高アスペクト比の接続孔
により、低抵抗で信頼性の高い多層配線構造を実現する
ためには、接続孔の底部に露出した下層の導電層表面に
不可避的に形成された、自然酸化膜や汚染物等（以下自
然酸化膜等と略記する）を除去する前処理工程、すなわ
ち清浄化工程が不可欠である。In order to realize a multi-layer wiring structure with low resistance and high reliability by using such fine and high aspect ratio connection holes, it is inevitable to form them on the surface of the lower conductive layer exposed at the bottom of the connection holes. A pretreatment step for removing the natural oxide film, contaminants, and the like (hereinafter, abbreviated as a natural oxide film), that is, a cleaning step is indispensable.
【０００４】シリコン等の半導体基板の不純物拡散層を
下層の導電層とする接続孔、すなわちコンタクトホール
底部に露出する不純物拡散層表面の自然酸化膜等は、酸
化シリコンを主体とし、エッチング残渣や吸着水分を含
むものである。この自然酸化膜等の除去には、従来より
希フッ酸水溶液によるウェット洗浄が主として用いられ
てきた。しかしながら、接続孔側壁の層間絶縁膜も等方
的にエッチングされてオーバーハング形状となる結果、
コンタクトプラグや上層配線の埋め込み性が悪化する問
題があった。また、微細な開口径で高アスペクト比の接
続孔においては、接続孔内部にまで洗浄液が充分にゆき
渡らない結果、接続孔底部の自然酸化膜除去効果が低下
する問題もあった。A connection hole having an impurity diffusion layer of a semiconductor substrate such as silicon as a lower conductive layer, that is, a natural oxide film or the like on the surface of the impurity diffusion layer exposed at the bottom of the contact hole is mainly composed of silicon oxide, and has etching residues and adsorption. It contains water. Conventionally, wet cleaning with a dilute hydrofluoric acid aqueous solution has been mainly used for removing the natural oxide film and the like. However, the interlayer insulating film on the side wall of the connection hole is also isotropically etched to form an overhang shape,
There is a problem that the embeddability of the contact plug and the upper wiring is deteriorated. Further, in a connection hole having a small opening diameter and a high aspect ratio, the cleaning liquid does not sufficiently spread to the inside of the connection hole, and as a result, there is a problem that the effect of removing a natural oxide film at the bottom of the connection hole is reduced.
【０００５】ウェット洗浄に換わり、Ａｒ+ イオンによ
る逆スパッタリングを用いたドライ洗浄が提案され、Ａ
ｌ系金属等の下層配線を下層の導電層とするビア(Via)
コンタクトホールの前処理には実用化されている。Ａｒ
+ イオンは電界等によりその方向性を制御できるので、
微細で高アスペクト比の接続孔底部の自然酸化膜等の除
去も容易である。しかしながら、ゲート電極から延在す
る下層配線表面の自然酸化膜除去においては、入射する
Ａｒ+ イオンによる電荷の蓄積により、ゲート絶縁膜破
壊をおこす懸念が指摘されている。また下層の導電層が
半導体基板に形成された薄い不純物拡散層の場合には、
高イオンエネルギのＡｒ+ イオンの入射によるダメージ
により、ジャンクションリークを引き起こす可能性があ
った。[0005] Instead of wet cleaning, dry cleaning using reverse sputtering with Ar + ions has been proposed.
Via with lower layer wiring such as l-system metal as lower conductive layer
It has been put to practical use for pretreatment of contact holes. Ar
+ The direction of + ions can be controlled by an electric field, etc.
It is also easy to remove a natural oxide film or the like at the bottom of the fine and high aspect ratio connection hole. However, in removing the natural oxide film on the surface of the lower wiring extending from the gate electrode, it has been pointed out that the accumulation of electric charge by incident Ar + ions may cause the gate insulating film to be destroyed. When the lower conductive layer is a thin impurity diffusion layer formed on a semiconductor substrate,
There is a possibility that a junction leak may be caused by damage due to the incidence of Ar + ions having high ion energy.
【０００６】そこで、本出願人はコンタクトホール内へ
上層導電層を形成する際の前処理方法として、低基板バ
イアスかつ高密度プラズマを用いたソフトエッチング方
法を、特開平６−２６０４５５号公報に開示した。この
方法によれば、低エネルギのＡｒ+ イオンを用いた低ダ
メージの清浄化が可能である。またこれにより懸念され
るエッチングレートの低下は、プラズマ密度の向上によ
り補うことができる。Accordingly, the present applicant discloses a soft etching method using low-substrate bias and high-density plasma as a pretreatment method for forming an upper conductive layer in a contact hole in Japanese Patent Application Laid-Open No. 6-260455. did. According to this method, low-damage cleaning using low-energy Ar + ions is possible. In addition, the decrease in the etching rate that is concerned about can be compensated for by improving the plasma density.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、半導体
装置の高集積度化がさらに進み、例えばゲート絶縁膜の
厚さが１０ｎｍ以下となり、不純物拡散層の厚さも同様
に薄膜化しつつある現状においては、さらに低ダメージ
の清浄化方法が望まれる。また上層導電層としてＡｌ系
金属のスパッタリング形成以外に、タングステン等の高
融点金属や、低抵抗の銅等の金属をＣＶＤ法や電界めっ
き法で形成する場合には、より厳しいクリーン度が要求
される。またこうした清浄化処理を施しても、被処理基
板表面に強固に吸着した水分等は必ずしも充分には除去
しきれず、また清浄化工程中に再付着する場合もあり、
コンタクト界面での電気抵抗の上昇や経時変化を発生す
る要因となっていた。また上層導電層を形成する際にア
ウトガスを発生し、上層導電層中に不純物として混入し
て上層導電層の固有抵抗値を上昇する場合もあった。However, in the current situation where the degree of integration of a semiconductor device is further enhanced, for example, the thickness of a gate insulating film is reduced to 10 nm or less, and the thickness of an impurity diffusion layer is also becoming thinner. Further, a low damage cleaning method is desired. In addition, when a high-melting metal such as tungsten or a metal such as low-resistance copper is formed by a CVD method or an electroplating method other than the sputtering formation of an Al-based metal as the upper conductive layer, a stricter cleanness is required. You. In addition, even if such a cleaning treatment is performed, moisture or the like strongly adsorbed on the surface of the substrate to be processed cannot always be sufficiently removed, and may adhere again during the cleaning process.
This has been a factor that causes an increase in electric resistance and a change with time at the contact interface. In some cases, an outgas is generated when the upper conductive layer is formed, and is mixed as an impurity into the upper conductive layer to increase the specific resistance of the upper conductive layer.
【０００８】本発明は、上述した背景技術の問題点を解
決することをその課題とする。すなわち本発明は、サブ
クオータミクロンのデザインルールが適用される半導体
装置においても、低抵抗で信頼性の高いコンタクトを形
成することが可能で、しかも低ダメージな清浄化工程を
用いた、半導体装置の製造方法を提供することをその課
題とする。An object of the present invention is to solve the above-mentioned problems of the background art. In other words, the present invention provides a semiconductor device to which a low-resistance and highly reliable contact can be formed and a low-damage cleaning process is used even in a semiconductor device to which a sub-quarter micron design rule is applied. It is an object to provide a manufacturing method.
【０００９】[0009]
【課題を解決するための手段】本発明の半導体装置の製
造方法は、上述の課題を達成するために提案するもので
ある。すなわち、本発明の請求項１の半導体装置の製造
方法は、被処理基板上の導電層上に形成された層間絶縁
膜に、この導電層に臨む接続孔を開口する工程、この接
続孔底部に露出した導電層表面を清浄化する工程、少な
くとも前記接続孔内に、上層導電層を形成する工程を具
備する半導体装置の製造方法であって、この清浄化工程
は、被処理基板を、内壁がシリコン系材料で構成された
プラズマ処理装置内に搬入し、被処理基板を、減圧処理
装置中で加熱するとともに、この被処理基板に希ガスイ
オンを照射し、生成する気体状反応生成物の少なくとも
一部を、シリコン系材料によりゲッタリングしつつスパ
ッタエッチングする工程であることを特徴とする。SUMMARY OF THE INVENTION A method of manufacturing a semiconductor device according to the present invention is proposed to achieve the above object. That is, in the method of manufacturing a semiconductor device according to the first aspect of the present invention, a step of opening a connection hole facing the conductive layer in the interlayer insulating film formed on the conductive layer on the substrate to be processed, A method of manufacturing a semiconductor device comprising a step of cleaning the surface of an exposed conductive layer, and a step of forming an upper conductive layer at least in the connection hole, wherein the cleaning step includes the step of: The substrate is carried into a plasma processing apparatus made of a silicon-based material, and the substrate to be processed is heated in a decompression processing apparatus, and the substrate to be processed is irradiated with rare gas ions to generate at least a gaseous reaction product. It is characterized in that a part is a step of performing sputter etching while gettering with a silicon-based material.
【００１０】また本発明の請求項２の半導体装置の製造
方法は、被処理基板上の導電層上に形成された層間絶縁
膜に、この導電層に臨む接続孔を開口する工程、この接
続孔底部に露出した導電層表面を清浄化する工程、少な
くともこの接続孔内に、上層導電層を形成する工程を具
備する半導体装置の製造方法であって、この清浄化工程
は、被処理基板を、内壁がシリコン系材料で構成された
プラズマ処理装置内に搬入し、被処理基板を、減圧処理
装置中で加熱した後、この被処理基板に希ガスイオンを
照射し、生成する気体状反応生成物の少なくとも一部
を、シリコン系材料によりゲッタリングしつつスパッタ
エッチングする工程であることを特徴とする。According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: opening a connection hole facing the conductive layer in an interlayer insulating film formed on the conductive layer on the substrate to be processed; A step of cleaning the surface of the conductive layer exposed at the bottom, at least in the connection hole, a method of manufacturing a semiconductor device comprising a step of forming an upper conductive layer, wherein the cleaning step comprises: The inner wall is carried into a plasma processing apparatus made of a silicon-based material, and the substrate to be processed is heated in a decompression processing apparatus. Then, the substrate to be processed is irradiated with rare gas ions to generate a gaseous reaction product. Is a step of performing sputter etching while gettering at least a part with a silicon-based material.
【００１１】さらに本発明の請求項３の半導体装置の製
造方法は、被処理基板上の導電層上に形成された層間絶
縁膜に、この導電層に臨む接続孔を開口する工程、この
接続孔底部に露出した導電層表面を清浄化する工程、少
なくともこの接続孔内に、上層導電層を形成する工程を
具備する半導体装置の製造方法であって、この清浄化工
程は、被処理基板を、内壁がシリコン系材料で構成され
たプラズマ処理装置内に搬入し、この被処理基板を、減
圧処理装置中で加熱するとともに、この被処理基板に希
ガスイオンおよび水素活性種を照射し、生成する気体状
反応生成物の少なくとも一部を、シリコン系材料により
ゲッタリングしつつスパッタエッチングする工程である
ことを特徴とする。According to a third aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: opening a connection hole facing the conductive layer in an interlayer insulating film formed on the conductive layer on the substrate to be processed; A step of cleaning the surface of the conductive layer exposed at the bottom, at least in the connection hole, a method of manufacturing a semiconductor device comprising a step of forming an upper conductive layer, wherein the cleaning step comprises: The inner wall is carried into a plasma processing apparatus composed of a silicon-based material, and the substrate to be processed is heated in a reduced pressure processing apparatus, and the substrate is irradiated with rare gas ions and hydrogen active species to generate the same. The method is characterized in that at least a part of the gaseous reaction product is sputter-etched while gettering with a silicon-based material.
【００１２】本発明の請求項４の半導体装置の製造方法
は、被処理基板上の導電層上に形成された層間絶縁膜
に、この導電層に臨む接続孔を開口する工程、この接続
孔底部に露出した導電層表面を清浄化する工程、少なく
ともこの接続孔内に、上層導電層を形成する工程を具備
する半導体装置の製造方法であって、この清浄化工程
は、被処理基板を、内壁がシリコン系材料で構成された
プラズマ処理装置内に搬入し、この被処理基板を、減圧
処理装置中で加熱した後、この被処理基板に希ガスイオ
ンおよび水素活性種を照射し、生成する気体状反応生成
物の少なくとも一部を、シリコン系材料によりゲッタリ
ングしつつスパッタエッチングする工程であることを特
徴とする。According to a fourth aspect of the present invention, in the method of manufacturing a semiconductor device, a step of opening a connection hole facing the conductive layer is formed in the interlayer insulating film formed on the conductive layer on the substrate to be processed. A step of cleaning the surface of the conductive layer exposed to the surface, and a step of forming an upper conductive layer in at least the connection hole, wherein the cleaning step includes the steps of: Is transported into a plasma processing apparatus made of a silicon-based material, and the substrate to be processed is heated in a reduced-pressure processing apparatus. Then, the substrate to be processed is irradiated with rare gas ions and hydrogen active species to generate a gas. A step of performing sputter etching while gettering at least a part of the state-like reaction product with a silicon-based material.
【００１３】いずれの発明においても、加熱工程におけ
る被処理基板温度は、８０℃以上７００℃以下であるこ
とが望ましい。８０℃未満では吸着水分等の除去効果が
低下し、７００℃を超えると不純物拡散層のプロファイ
ルの劣化等の不都合が発生する。後述するように静電吸
着チャックを用いる場合には、基板ステージ温度が２０
０℃を超えると保持能力が低下する場合もみられるの
で、この場合には８０℃以上２００℃以下に被処理基板
温度を制御することがさらに望ましい。被処理基板温度
の制御は、被処理基板を載置する基板ステージに、ヒー
タや熱媒体循環等の基板加熱手段および基板冷却手段を
具備させ、さらに静電吸着チャック機構等の基板密着保
持手段を具備させることにより、高精度に制御すること
ができる。さらに、基板ステージと被処理基板裏面との
熱伝導を良好に保つために、基板ステージ側から被処理
基板裏面に向け、少量のＨｅ等の熱伝導媒体を流出させ
ることも好ましい。被処理基板温度を高精度に制御する
ことにより、自然酸化膜のエッチングレートを高精度に
制御することができ、オーバーエッチングによるダメー
ジや、エッチング不足によるコンタクト不良等の回避が
可能となる。In any of the inventions, the temperature of the substrate to be processed in the heating step is desirably 80 ° C. or more and 700 ° C. or less. If the temperature is lower than 80 ° C., the effect of removing adsorbed moisture and the like is reduced. When an electrostatic chuck is used as described later, the substrate stage temperature is set at 20 ° C.
If the temperature exceeds 0 ° C., the holding capacity may be reduced. In this case, it is more desirable to control the temperature of the substrate to be processed to 80 ° C. or more and 200 ° C. or less. The temperature of the substrate to be processed is controlled by providing a substrate stage on which the substrate to be processed is mounted with a substrate heating means and a substrate cooling means such as a heater and a heating medium circulation, and further comprising a substrate contact holding means such as an electrostatic chuck mechanism. By providing this, it is possible to control with high accuracy. Further, in order to maintain good heat conduction between the substrate stage and the back surface of the substrate to be processed, it is also preferable to discharge a small amount of a heat conductive medium such as He from the substrate stage side toward the back surface of the substrate to be processed. By controlling the temperature of the substrate to be processed with high precision, the etching rate of the natural oxide film can be controlled with high precision, and damage due to over-etching and contact failure due to insufficient etching can be avoided.
【００１４】またいずれの発明においても、スパッタエ
ッチング工程に用いる希ガスとしては、従来より用いら
れているＡｒ等でよいが、Ｘｅ，ＫｒあるいはＲｎを採
用することにより、より一層低ダメージのドライ前処理
を施すことができる。In any of the inventions, the rare gas used in the sputter etching step may be Ar or the like which has been conventionally used, but by employing Xe, Kr or Rn, it is possible to further reduce the damage before drying. Processing can be performed.
【００１５】またいずれの発明においても、スパッタエ
ッチング工程においては、プラズマ密度が１×１０10ｃ
ｍ-3以上１×１０14ｃｍ-3未満の高密度プラズマ発生源
を有するプラズマ処理装置を用いるとともに、被処理基
板に基板バイアスを印加し、この基板バイアス電位を、
１０Ｖ以上２５０Ｖ以下程度に設定して施すことが望ま
しい。基板バイアス電位が１０Ｖ未満では自然酸化膜等
の除去効果が不足あるいは除去に長時間を要し、２５０
Ｖを超えると被処理基板に与えるダメージが増大する。In any of the inventions, in the sputter etching step, the plasma density is 1 × 10 10 c
While using a plasma processing apparatus having a high-density plasma generation source of at least m −3 and less than 1 × 10 14 cm −3 , a substrate bias is applied to a substrate to be processed, and the substrate bias potential is
It is desirable to set the voltage between 10 V and 250 V. If the substrate bias potential is less than 10 V, the effect of removing a natural oxide film or the like is insufficient or it takes a long time to remove the substrate.
If it exceeds V, damage to the substrate to be processed increases.
【００１６】本発明で特に好適に採用されるプラズマ処
理装置としては、ＩＣＰ (Inductively Coupled Plasm
a) 処理装置、ＴＣＰ (Transformer Coupled Plasma)
処理装置、ヘリコン波プラズマ処理装置あるいはＥＣＲ
(Electron Cyclotron Resonance) プラズマ処理装置等
が例示される。これらの装置は、１×１０11ｃｍ-3以上
の高密度プラズマ発生源を有する。また１×１０10ｃｍ
-3台のプラズマ密度が得られる装置としては、マグネト
ロン放電を利用した平行平板型プラズマ処理装置があげ
られる。As a plasma processing apparatus particularly preferably employed in the present invention, an ICP (Inductively Coupled Plasm
a) Processing equipment, TCP (Transformer Coupled Plasma)
Processing equipment, helicon wave plasma processing equipment or ECR
(Electron Cyclotron Resonance) A plasma processing apparatus and the like are exemplified. These apparatuses have a high-density plasma source of 1 × 10 11 cm −3 or more. 1 × 10 10 cm
As an apparatus capable of obtaining three plasma densities, there is a parallel plate type plasma processing apparatus using a magnetron discharge.
【００１７】プラズマ密度が１×１０10ｃｍ-3未満であ
ると、従来の平行平板型プラズマ処理装置の場合と同様
に、エッチングレートの面でスループットが低下する。
またプラズマ密度は高い方が望ましいが、１×１０14ｃ
ｍ-3のプラズマ密度は、現状の高真空プラズマ処理装置
においては、ほぼ限界値である。ここで例示された高密
度プラズマ発生源を有し、さらに基板バイアスを独立に
設定できる基板バイアス電源を有するプラズマ処理装置
が望ましい。かかる高密度プラズマかつ低イオンエネル
ギにより希ガスイオンを照射することにより、スループ
ットを確保したまま低ダメージの清浄化を施すことが可
能となる。When the plasma density is less than 1 × 10 10 cm -3 , the throughput decreases in terms of the etching rate, as in the case of the conventional parallel plate type plasma processing apparatus.
It is desirable that the plasma density be high, but 1 × 10 14 c
The plasma density of m -3 is almost the limit value in the current high vacuum plasma processing apparatus. A plasma processing apparatus having the high-density plasma generation source exemplified here and further having a substrate bias power supply capable of independently setting a substrate bias is desirable. By irradiating rare gas ions with such high-density plasma and low ion energy, it becomes possible to perform low-damage cleaning while securing throughput.
【００１８】本発明での自然酸化膜等の除去工程におい
ては、被処理基板に対して紫外光の照射を併用してもよ
い。紫外光源としては、エキシマレーザ光であることが
望ましい。しかしながら、低圧水銀ランプあるいは高圧
水銀ランプ等のランプ光源であってもよい。また、Ｎ
ｄ：ＹＡＧレーザ等の長波長レーザを非線型光学素子で
高調波とした紫外光等であってもよい。In the step of removing a natural oxide film or the like in the present invention, the substrate to be processed may be irradiated with ultraviolet light. The ultraviolet light source is preferably an excimer laser light. However, a lamp light source such as a low-pressure mercury lamp or a high-pressure mercury lamp may be used. Also, N
d: Ultra-violet light or the like in which a long-wavelength laser such as a YAG laser or the like is used as a harmonic by a non-linear optical element.
【００１９】自然酸化膜等の除去工程後は、被処理基板
を大気に曝すことなく、直ちに上層導電層を形成するこ
とが望ましい。このためには、同じプラズマ処理装置内
でプラズマＣＶＤ等で上層導電層を形成してもよいし、
被処理基板をスパッタリング装置等に真空搬送してスパ
ッタリングにより上層導電層を形成してもよい。After the step of removing the natural oxide film or the like, it is desirable to immediately form the upper conductive layer without exposing the substrate to be processed to the atmosphere. For this purpose, the upper conductive layer may be formed by plasma CVD or the like in the same plasma processing apparatus,
The substrate to be processed may be vacuum-transported to a sputtering device or the like to form an upper conductive layer by sputtering.
【００２０】本発明の請求項１または請求項２の半導体
装置の製造方法によれば、被処理基板を減圧雰囲気中で
加熱することにより吸着水分が充分除去される。これに
加えあるいはこの後に、高密度かつ低照射エネルギの希
ガスイオン照射により、接続孔底部の自然酸化膜等は、
被処理基板にダメージを与えることなく実用上充分なエ
ッチングレートで除去される。除去された自然酸化膜等
は、Ｏ2 ，Ｈ2 Ｏ，ＣＨx あるいはＣＯx 等の気体状反
応生成物となってプラズマ処理装置内に放出される。こ
れら反応生成物の大部分は真空ポンプによりプラズマ処
理装置外へ排気されるが、一部はプラズマ処理装置内に
残留し、被処理基板に再吸着したり被処理基板を再酸化
する。このような場合においても、プラズマ処理装置の
内壁を構成するシリコン系材料により反応生成物がゲッ
タリングすなわち捕獲され、被処理基板への再吸着や再
酸化が防止される。According to the method of manufacturing a semiconductor device according to the first or second aspect of the present invention, the adsorbed moisture is sufficiently removed by heating the substrate to be processed in a reduced-pressure atmosphere. In addition to or after this, the natural oxide film at the bottom of the connection hole and the like is irradiated with rare gas ions of high density and low irradiation energy,
The substrate is removed at a practically sufficient etching rate without damaging the substrate. The removed natural oxide film or the like is released into the plasma processing apparatus as a gaseous reaction product such as O 2 , H 2 O, CH x or CO x . Most of these reaction products are exhausted to the outside of the plasma processing apparatus by a vacuum pump, but a part of the reaction products remains in the plasma processing apparatus and is re-adsorbed to the substrate to be processed or reoxidized. Also in such a case, the reaction product is gettered or captured by the silicon-based material constituting the inner wall of the plasma processing apparatus, and re-adsorption or re-oxidation to the substrate to be processed is prevented.
【００２１】シリコン系材料としては、単結晶、多結晶
あるいは非晶質の各シリコンが例示される。これらシリ
コン系材料は、プラズマ処理装置の内壁や基板ステージ
周辺に、シリコン板やシリコンブロックを固定しておく
方法や、シラン系ガスのプラズマ放電により、プラズマ
処理装置内壁に付着させてもよい。これらシリコン系材
料にゲッタリングされた反応生成物は、被処理基板のバ
ッチ数を重ねると蓄積するので、定期的あるいは必要に
応じてプラズマ処理室内壁をプラズマクリーニングする
ことが望ましい。クリーニング用のガスとしては、ＮＦ
3 、ＳＦ6 、Ｆ2 、ＣｌＦ3 等のインターハロゲンある
いはＨＦ等、非堆積性のハロゲン系ガスが採用される。
シリコン系材料としてシリコン板を採用する場合には、
シリコン板をそっくり交換してもよい。Examples of the silicon-based material include single-crystal, polycrystalline and amorphous silicon. These silicon-based materials may be attached to the inner wall of the plasma processing apparatus by a method in which a silicon plate or a silicon block is fixed on the inner wall of the plasma processing apparatus or around the substrate stage, or by plasma discharge of a silane-based gas. Reaction products gettered by these silicon-based materials accumulate when the number of batches of the substrate to be processed is increased. Therefore, it is desirable to perform plasma cleaning on the inner wall of the plasma processing chamber periodically or as needed. The cleaning gas is NF
3 , non-deposited halogen-based gas such as inter-halogen such as SF 6 , F 2 , ClF 3 or HF.
When using a silicon plate as a silicon-based material,
The silicon plate may be completely replaced.
【００２２】希ガスとして、Ａｒより質量の大きいＸ
ｅ、ＫｒあるいはＲｎを用い、より低イオンエネルギの
イオン照射を施すことにより、スループットを低下する
ことなくダメージを一層低減できる。この理由は必ずし
も明らかではないが、一つは質量が大きいために同じ基
板バイアス条件であっても被処理基板への入射速度が小
さく、したがって、入射イオンの運動エネルギが小さい
ことがあげられる。As a rare gas, X having a larger mass than Ar
By performing ion irradiation with lower ion energy using e, Kr or Rn, damage can be further reduced without lowering the throughput. The reason for this is not necessarily clear, but one of the reasons is that, even under the same substrate bias condition, the incident velocity on the substrate to be processed is low due to the large mass, and therefore the kinetic energy of the incident ions is low.
【００２３】他の理由として、プラズマ発光のＶＵＶ
（真空紫外）領域におけるスペクトル分布の差が考えら
れる。ＶＵＶ領域の短波長プラズマ光はフォトンエネル
ギが大きく、被照射体にダメージを与える確率が高い。
したがって、個々の希ガスのＶＵＶ領域の発光スペクト
ルが、なるべく長波長側にシフトしている方が被照射体
に与えるダメージは少ない。As another reason, VUV of plasma emission
A difference in spectral distribution in the (vacuum ultraviolet) region is considered. The short-wavelength plasma light in the VUV region has a high photon energy and has a high probability of damaging the irradiation target.
Therefore, the damage to the irradiated object is smaller when the emission spectrum of each rare gas in the VUV region is shifted to the longer wavelength side as much as possible.
【００２４】希ガスのプラズマ発光のＶＵＶ領域（２０
０ｎｍ以下）における主スペクトルラインの波長を、中
性励起種および１価イオンによるものとに別け、強度順
に〔表１〕に示す。〔表１〕は、D.R.Lide "CRC Habdbo
ok of Chemistry and Physics" 75th. Edition (CRC Pr
ess, Boston, 1994-1995) のデータによった。〔表１〕
から明らかなように、ガスの中性励起種および１価イオ
ンの最強発光波長は、ＸｅおよびＫｒがいずれもＡｒよ
り長波長であり、被照射体に与えるダメージは少ないこ
とがを理由づけている。The rare gas plasma emission VUV region (20
The wavelengths of the main spectral lines (at 0 nm or less) are shown in [Table 1] in order of intensity, separately from those due to neutral excited species and monovalent ions. [Table 1] shows DRLide "CRC Habdbo
ok of Chemistry and Physics "75th. Edition (CRC Pr
ess, Boston, 1994-1995). [Table 1]
As is clear from the above, the strongest emission wavelengths of the neutral excited species and the monovalent ions of the gas are longer than those of Ar in both Xe and Kr, and the reason is that damage to the irradiated object is small. .
【００２５】[0025]
【表１】 [Table 1]
【００２６】つぎに本発明の請求項３または請求項４の
半導体装置の製造方法によれば、被処理基板を減圧雰囲
気中で加熱することにより吸着水分が充分除去される。
これに加え、あるいはこの後に、高密度かつ低照射エネ
ルギの希ガスイオンおよび水素活性種を照射することに
より、接続孔底部の自然酸化膜は化学的還元反応をも利
用することにより、被処理基板にダメージを与えること
なく充分なエッチングレートでほぼ完全に除去される。
生成する気体状反応生成物のゲッタリング作用について
は、請求項１あるいは請求項２の半導体装置の製造方法
と同様である。Next, according to the method of manufacturing a semiconductor device according to the third or fourth aspect of the present invention, the substrate is heated in a reduced pressure atmosphere to sufficiently remove adsorbed moisture.
In addition to or after this, by irradiating rare gas ions and hydrogen active species with high density and low irradiation energy, the natural oxide film at the bottom of the contact hole also utilizes a chemical reduction reaction, and thereby the substrate to be processed is exposed. Almost completely removed at a sufficient etching rate without damaging the substrate.
The gettering action of the generated gaseous reaction product is the same as in the method of manufacturing a semiconductor device according to claim 1 or 2.
【００２７】このため、自然酸化膜の除去効果が充分で
あることに加え、再付着あるいは再酸化の虞がなく、上
層導電層の形成工程においては被処理基板からのアウト
ガスが抑制され、水分等の不純物ガス発生による悪影響
を受けることがない。したがって、純度が高く、経時変
化の少ない上層導電層材料による低抵抗な層間接続構造
を実現することができる。Therefore, in addition to the sufficient effect of removing the natural oxide film, there is no danger of re-adhesion or re-oxidation, and outgassing from the substrate to be processed is suppressed in the step of forming the upper conductive layer. No adverse effect due to impurity gas generation. Therefore, it is possible to realize a low-resistance interlayer connection structure using an upper conductive layer material having high purity and little change over time.
【００２８】[0028]
【発明の実施の形態】以下、本発明の具体的実施の形態
につき、図面を参照しながら説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, specific embodiments of the present invention will be described with reference to the drawings.
【００２９】まず、本発明の半導体装置の製造方法で使
用したプラズマ処理装置の構成例を、図２〜図４を参照
して説明する。First, an example of the configuration of a plasma processing apparatus used in the method of manufacturing a semiconductor device according to the present invention will be described with reference to FIGS.
【００３０】図２はトライオード平行平板型プラズマ処
理装置の概略断面図である。すなわち、プラズマ処理室
１６内には、被処理基板１０を載置するとともに、一方
の電極ともなる基板ステージ１１と、対向電極１３、お
よびこれら容量電極の中間位置に格子電極１５が配置さ
れている。基板ステージ１１には、基板バイアス電位を
与える基板バイアス電源１２が、対向電極１３にはプラ
ズマ生成電源１４がそれぞれ接続される一方、格子電極
１５は接地電位とされている。またプラズマ処理室１６
の内壁は、シリコン系材料２４により構成されている。
シリコン系材料２４は、シランやジシラン等高次シラン
ガスの放電解離により、プラズマ処理室１６の内壁に付
着させたものである。この方法によれば、ゲッタリング
により汚染されたシリコン系材料２４は、フッ素系ガス
によるプラズマ処理により、除去することができるの
で、汚染源となる虞はない。シリコン系材料２４はシリ
コン微粒子のプラズマ溶射や、単結晶シリコン基板をタ
イル状に貼り付けて構成してもよい。なお図２ではガス
導入手段、ガス排気手段、被処理基板１０の搬入搬出手
段等の装置細部は図示を省略する。また、後工程で被処
理基板１０を真空搬送し、連続的に上層導電層を成膜す
るスパッタリング装置等の成膜装置も図示していない。FIG. 2 is a schematic sectional view of a triode parallel plate type plasma processing apparatus. That is, in the plasma processing chamber 16, the substrate 10 to be processed is placed, and the substrate stage 11 serving as one of the electrodes, the counter electrode 13, and the grid electrode 15 are arranged at an intermediate position between these capacitance electrodes. . A substrate bias power supply 12 for applying a substrate bias potential is connected to the substrate stage 11, and a plasma generation power supply 14 is connected to the counter electrode 13, while the grid electrode 15 is set to the ground potential. The plasma processing chamber 16
Is formed of a silicon-based material 24.
The silicon-based material 24 is attached to the inner wall of the plasma processing chamber 16 by discharge dissociation of a higher-order silane gas such as silane or disilane. According to this method, the silicon-based material 24 contaminated by gettering can be removed by plasma treatment with a fluorine-based gas, and thus there is no possibility of becoming a contamination source. The silicon-based material 24 may be formed by plasma spraying of silicon fine particles or by attaching a single crystal silicon substrate in a tile shape. In FIG. 2, details of the apparatus such as a gas introducing unit, a gas exhausting unit, and a loading / unloading unit of the substrate to be processed 10 are omitted. In addition, a film forming apparatus such as a sputtering apparatus that vacuum-transfers the substrate 10 to be processed in a later process and continuously forms an upper conductive layer is not illustrated.
【００３１】図２のプラズマ処理装置によれば、対向電
極１３と格子電極１５間に１０9 ｃｍ-3台の、プラズマ
１７が生成されるとともに、プラズマ生成電源１４の入
力レベルとは独立してイオンの入射エネルギを制御する
ことができる。すなわち、プラズマ１７中のＸｅ+ やＫ
ｒ+ 等の陽イオンは、格子電極１５を通過し、基板バイ
アス電源１２が形成する弱い基板バイアス電位により、
被処理基板１０に向けて入射し、その表面を清浄化す
る。生成した気体状反応生成物は、ガス排気手段により
大部分が排気されるが、一部残留するものは、シリコン
系材料２４によりゲッタリングされ、被処理基板への再
付着や再酸化を防止する。なお、対向電極１３の裏側
や、プラズマ処理室１６の周囲に磁石を配置し、プラズ
マ１７中の電子のマグネトロン運動を用いたマグネトロ
ン平行平板型プラズマ処理装置として構成すれば、１０
10ｃｍ-3台のプラズマ密度を得ることができる。[0031] According to the plasma processing apparatus of FIG. 2, the -3 10 9 cm between opposing electrode 13 and the grid electrode 15, together with the plasma 17 is generated, independently of the input level of the plasma generation power source 14 The incident energy of ions can be controlled. That is, Xe + or K in the plasma 17
Positive ions such as r + pass through the grid electrode 15 and are weak due to a weak substrate bias potential formed by the substrate bias power supply 12.
The light is incident on the substrate to be processed 10 and its surface is cleaned. Most of the generated gaseous reaction products are exhausted by the gas exhausting means, but those remaining partially are gettered by the silicon-based material 24 to prevent re-adhesion and re-oxidation to the substrate to be processed. . In addition, if a magnet is arranged on the back side of the counter electrode 13 and around the plasma processing chamber 16 to constitute a magnetron parallel plate type plasma processing apparatus using the magnetron motion of electrons in the plasma 17, it is possible to obtain 10
Plasma densities on the order of 10 cm -3 can be obtained.
【００３２】図３は誘導結合型プラズマ（ＩＣＰ）処理
装置の概略断面図である。すなわち、プラズマ処理室１
６内には、被処理基板１０を載置した基板ステージ１１
が配設されている。この基板ステージ１１には、基板バ
イアス電位を与える基板バイアス電源１２が接続されて
いる。プラズマ処理室１６の周囲には、誘導結合コイル
１８が多重に巻回されており、ここにはＩＣＰ電源１９
が接続されている。またプラズマ処理室１６の内壁は、
シリコン系材料２４により構成されている。シリコン系
材料２４の形成方法や機能は図２のプラズマ処理装置と
同じである。なお図３でもガス導入手段、ガス排気手
段、被処理基板１０の搬入搬出手段等の装置細部は図示
を省略する。また、後工程で被処理基板１０を真空搬送
し、連続的に上層導電層を成膜するスパッタリング装置
等の成膜装置も図示していない。FIG. 3 is a schematic sectional view of an inductively coupled plasma (ICP) processing apparatus. That is, the plasma processing chamber 1
6, a substrate stage 11 on which a substrate 10 to be processed is mounted is provided.
Are arranged. The substrate stage 11 is connected to a substrate bias power supply 12 for applying a substrate bias potential. An inductive coupling coil 18 is wound around the plasma processing chamber 16 in multiple layers, and an ICP power supply 19
Is connected. The inner wall of the plasma processing chamber 16
It is made of a silicon-based material 24. The forming method and function of the silicon-based material 24 are the same as those of the plasma processing apparatus of FIG. In FIG. 3, details of the apparatus such as a gas introducing unit, a gas exhausting unit, and a loading / unloading unit of the substrate to be processed 10 are not shown. In addition, a film forming apparatus such as a sputtering apparatus that vacuum-transfers the substrate 10 to be processed in a later process and continuously forms an upper conductive layer is not illustrated.
【００３３】図３のプラズマ処理装置によれば、誘導結
合コイル１８が形成する交番電界により、１０11ｃｍ-3
台以上の高密度のプラズマ１７を生成することができ
る。プラズマ１７中の大量のＡｒ+ 等の陽イオンは、基
板バイアス電源１２が形成する弱い基板バイアス電位に
より、被処理基板１０に向けて入射する。According to the plasma processing apparatus shown in FIG. 3, the alternating electric field generated by the inductive coupling coil 18 causes 10 11 cm -3.
The high-density plasma 17 or more can be generated. A large amount of cations such as Ar + in the plasma 17 enter the substrate 10 to be processed by a weak substrate bias potential generated by the substrate bias power supply 12.
【００３４】図２および図３のプラズマ処理装置の基板
ステージ１１の概略断面図を図４に示す。被処理基板１
０を載置する基板ステージ１１内には、ヒータ２１およ
びエタノール等の冷媒を循環させる冷媒配管２２が配設
されており、不図示の温度センサおよび温度制御手段に
より、被処理基板１０の温度を所望の温度に制御するこ
とができる。被処理基板１０直下の基板ステージ１１表
面は、放射形状等の微細な溝が形成された石英等のセラ
ミックスにより構成され、その下部には静電吸着電極２
０が埋め込まれている。また基板ステージ１１の中心部
を貫通して、Ｈｅガス等の熱伝導ガスを導入する熱伝導
媒体導入孔２３が形成されている。さらに、被処理基板
１０と接触する部分以外の基板ステージ１１表面には、
シリコン系材料２４が形成されている。シリコン系材料
２４の形成方法や機能は前述したものと同様である。た
だしシラン系ガスのプラズマ処理により形成する場合
は、基板ステージ１１にダミーの被処理基板をセッティ
ングしておくことが望ましい。FIG. 4 is a schematic sectional view of the substrate stage 11 of the plasma processing apparatus shown in FIGS. Substrate to be processed 1
In the substrate stage 11 on which the substrate 0 is mounted, a heater 21 and a refrigerant pipe 22 for circulating a refrigerant such as ethanol are provided. The temperature of the substrate 10 to be processed is controlled by a temperature sensor and temperature control means (not shown). It can be controlled to a desired temperature. The surface of the substrate stage 11 directly below the substrate 10 to be processed is made of ceramics such as quartz in which fine grooves such as radial shapes are formed.
0 is embedded. A heat conduction medium introduction hole 23 for penetrating a heat conduction gas such as He gas is formed through the center of the substrate stage 11. Further, on the surface of the substrate stage 11 other than the portion in contact with the substrate 10 to be processed,
A silicon-based material 24 is formed. The forming method and function of the silicon-based material 24 are the same as those described above. However, when the substrate is formed by plasma treatment with a silane-based gas, it is desirable to set a dummy substrate to be processed on the substrate stage 11.
【００３５】図４の基板ステージ１１の構成により、被
処理基板１０は基板ステージ１１表面に密着し、また熱
伝導ガスによる熱伝導効果も加わって、被処理基板１０
の温度を高精度に制御することができる。また気体状反
応生成物を発生源近傍で効率的にゲッタリングすること
ができる。With the configuration of the substrate stage 11 shown in FIG. 4, the substrate 10 to be processed is in close contact with the surface of the substrate stage 11 and the heat conduction effect of the heat conductive gas is added.
Can be controlled with high precision. Further, the gaseous reaction product can be efficiently gettered near the generation source.
【００３６】図２および図３に例示したプラズマ処理装
置によれば、被処理基板温度を８０℃〜７００℃の範囲
内の所望の温度に制御するとともに、基板バイアス電位
を１０Ｖ〜２５０Ｖの範囲の比較的低電位に保ちつつ、
被処理基板に対して希ガスイオンあるいは水素活性種を
照射することができる。したがって、低ダメージ条件で
の自然酸化膜の除去は勿論のこと、吸着水分も充分に除
去され、再汚染や再酸化の虞もなく、後工程での上層導
電層において、低抵抗かつ高信頼性のコンタクトを形成
することができる。According to the plasma processing apparatus illustrated in FIGS. 2 and 3, the temperature of the substrate to be processed is controlled to a desired temperature in the range of 80 ° C. to 700 ° C., and the substrate bias potential is controlled in the range of 10 V to 250 V. While keeping relatively low potential,
The substrate to be processed can be irradiated with rare gas ions or hydrogen active species. Therefore, not only the natural oxide film is removed under the low damage condition, but also the adsorbed water is sufficiently removed, and there is no risk of re-contamination or re-oxidation. Can be formed.
【００３７】[0037]
【実施例】以下、本発明をさらに詳しく具体的な実施例
により説明する。しかしながら、本発明は以下の実施例
により何ら限定を受けるものではない。EXAMPLES Hereinafter, the present invention will be described in more detail with reference to specific examples. However, the present invention is not limited at all by the following examples.
【００３８】〔実施例１〕本実施例は、図２に示したト
ライオード型平行平板型プラズマ処理装置により、接続
孔底部に露出した導電層表面の自然酸化膜をＡｒ+ イオ
ン照射により除去した例であり、この工程を図１を参照
して説明する。[Embodiment 1] In this embodiment, a native oxide film on the surface of a conductive layer exposed at the bottom of a connection hole is removed by Ar + ion irradiation using a triode type parallel plate type plasma processing apparatus shown in FIG. This step will be described with reference to FIG.
【００３９】本実施例で採用した被処理基板は、図１
（ａ）に示すように、シリコン等の半導体基板１表面に
形成された素子分離領域２、この素子分離領域２に囲ま
れた領域内に形成されたゲート電極３および不純物拡散
層５、さらにこの不純物拡散層５に臨み、層間絶縁膜６
に開口された接続孔７等を有するものである。また素子
分離領域２上には下層配線４が形成され、この下層配線
４に臨み、接続孔 (via)７が開口されている。不純物拡
散層５はＭＩＳトランジスタのソース・ドレイン領域で
あり、導電層を構成するものである。ゲート電極３から
延在する下層配線４は、ゲート電極３と同種の導電材
料、すなわち多結晶シリコンや高融点金属ポリサイドに
より構成されており、これも導電層を構成する。これら
導電層、すなわち接続孔７底部に露出した不純物拡散層
５や下層配線４の表面には、自然酸化膜等８が形成され
ている。図１（ａ）では、自然酸化膜等８は説明のた
め、実際より厚く表示されている。The substrate to be processed employed in this embodiment is shown in FIG.
As shown in FIG. 1A, an element isolation region 2 formed on the surface of a semiconductor substrate 1 such as silicon, a gate electrode 3 and an impurity diffusion layer 5 formed in a region surrounded by the element isolation region 2, and furthermore, An interlayer insulating film 6 facing the impurity diffusion layer 5
It has a connection hole 7 and the like which are opened at the bottom. A lower wiring 4 is formed on the element isolation region 2, and a connection hole (via) 7 is opened facing the lower wiring 4. The impurity diffusion layer 5 is a source / drain region of the MIS transistor and forms a conductive layer. The lower wiring 4 extending from the gate electrode 3 is made of the same kind of conductive material as the gate electrode 3, that is, polycrystalline silicon or high melting point metal polycide, which also forms a conductive layer. On these conductive layers, that is, on the surface of the impurity diffusion layer 5 and the lower wiring 4 exposed at the bottom of the connection hole 7, a natural oxide film 8 is formed. In FIG. 1A, for example, the native oxide film 8 is shown thicker than it actually is.
【００４０】図１（ａ）に示す被処理基板を、図２に示
したトライオード平行平板型プラズマ処理装置の基板ス
テージ１１上にセッティングし、自然酸化膜等８の除去
工程を施した。 〔自然酸化膜等の除去条件〕 Ａｒ ３０ ｓｃｃｍ 圧力 １．０ Ｐａ 基板ステージ温度 １００ ℃ プラズマ生成電力 ６００ Ｗ（２ＭＨｚ） 基板バイアス電圧 ２００ Ｖ（１３．５６ＭＨｚ） 時間 ６０ ｓｅｃThe substrate to be processed shown in FIG. 1A was set on the substrate stage 11 of the triode parallel plate type plasma processing apparatus shown in FIG. 2, and a process of removing a native oxide film 8 or the like was performed. [Removal conditions of natural oxide film and the like] Ar 30 sccm pressure 1.0 Pa substrate stage temperature 100 ° C. plasma generation power 600 W (2 MHz) substrate bias voltage 200 V (13.56 MHz) time 60 sec
【００４１】この自然酸化膜等除去工程では、図１
（ｂ）に示すように実線の矢印で示すＡｒ+ イオンの照
射により、接続孔７底部の自然酸化膜等８は気体状反応
生成物（破線矢印２５で示す）となって効果的にスパッ
タリング除去される。本実施例でのＡｒ+ イオンの照射
エネルギは比較的低エネルギであり、自然酸化膜８のス
パッタリング除去速度も実用範囲内ではあるが比較的小
さい。In this step of removing a natural oxide film or the like, the process shown in FIG.
As shown in (b), by irradiation with Ar + ions indicated by solid arrows, the native oxide film 8 at the bottom of the connection hole 7 becomes a gaseous reaction product (indicated by a broken arrow 25) and is effectively removed by sputtering. Is done. The irradiation energy of Ar + ions in this embodiment is relatively low, and the sputter removal rate of the native oxide film 8 is within the practical range but relatively small.
【００４２】またこの自然酸化膜除去工程では、被処理
基板を加熱しているので、吸着水分も同時に脱離する。
したがって、後工程で上層導電層を成膜する前のキュア
リング工程は必要でない。被処理基板温度が１００℃に
精密に制御されていることから、本自然酸化膜除去工程
では被処理基板全面にわたり、あるいは異なる被処理基
板間においても、均一な自然酸化膜除去および吸着水分
除去が可能である。清浄化により生成した気体状反応生
成物２５は、その大部分がプラズマ処理室から排気され
るが、残留した一部気体状反応生成物２５も、シリコン
系材料でゲッタリングされ、被処理基板に再付着あるい
は被処理基板を再酸化させることはない。In the natural oxide film removing step, since the substrate to be processed is heated, the adsorbed moisture is also removed at the same time.
Therefore, a curing step before forming an upper conductive layer in a later step is not necessary. Since the temperature of the substrate to be processed is precisely controlled to 100 ° C., in this natural oxide film removing step, uniform removal of the natural oxide film and removal of adsorbed moisture are performed over the entire surface of the substrate to be processed or even between different substrates to be processed. It is possible. Most of the gaseous reaction products 25 generated by the cleaning are exhausted from the plasma processing chamber, but the remaining partially gaseous reaction products 25 are also gettered with a silicon-based material and are deposited on the substrate to be processed. There is no re-adhesion or re-oxidation of the substrate to be processed.
【００４３】この後、被処理基板をゲートバルブを介し
てスパッタリング装置内に真空搬送し、直ちに上層導電
層９を形成する。本実施例では、上層導電層９として、
１２０ｎｍの厚さのバリア層９ｂと６００ｎｍの厚さの
Ａｌ−０．５％Ｃｕからなる配線層９ａをスパッタリン
グ成膜した。このうち、バリア層９ｂはＴｉ／ＴｉＮ／
Ｔｉの３層構造とし、それぞれの厚さを３０／６０／３
０ｎｍとして形成した。上層導電層９を形成した状態を
図１（ｃ）に示す。このスパッタリング工程において
は、被処理基板からのアウトガスが無いので、上層導電
層９、特にバリア層９ｂの純度が向上するとともに、密
着性にも優れた上層導電層９が形成される。Thereafter, the substrate to be processed is vacuum-transported into the sputtering apparatus via the gate valve, and immediately the upper conductive layer 9 is formed. In this embodiment, as the upper conductive layer 9,
A barrier layer 9b having a thickness of 120 nm and a wiring layer 9a made of Al-0.5% Cu having a thickness of 600 nm were formed by sputtering. Among them, the barrier layer 9b is made of Ti / TiN /
It has a three-layer structure of Ti, and each thickness is 30/60/3
It was formed as 0 nm. FIG. 1C shows a state in which the upper conductive layer 9 is formed. In this sputtering step, since there is no outgas from the substrate to be processed, the purity of the upper conductive layer 9, especially the barrier layer 9b is improved, and the upper conductive layer 9 having excellent adhesion is formed.
【００４４】この後、図示は省略するがレジストマスク
形成と異方性エッチングにより、上層導電層９を所望の
配線形状にパターニングする。また上層導電層９をコン
タクトプラグとする場合には、全面エッチバック法、あ
るいは化学的機械研磨法により層間絶縁膜６上の上層導
電層９を除去すればよい。Thereafter, although not shown, the upper conductive layer 9 is patterned into a desired wiring shape by resist mask formation and anisotropic etching. When the upper conductive layer 9 is to be used as a contact plug, the upper conductive layer 9 on the interlayer insulating film 6 may be removed by an overall etch-back method or a chemical mechanical polishing method.
【００４５】以上、本実施例によればトライオード平行
平板型プラズマ処理装置を用い、被処理基板加熱を併用
しつつ比較的低エネルギのＡｒ+ イオンを照射すること
により、コンタクト部での接触抵抗が低減されるととも
に、上層導電層自体の配線抵抗も低減することができ
る。また上層導電層の密着性が向上する等、信頼性の高
い多層配線構造を得ることができる。As described above, according to the present embodiment, by using a triode parallel plate type plasma processing apparatus and irradiating relatively low energy Ar + ions while heating the substrate to be processed, the contact resistance at the contact portion can be reduced. In addition to the reduction, the wiring resistance of the upper conductive layer itself can be reduced. In addition, a highly reliable multilayer wiring structure such as improvement in the adhesion of the upper conductive layer can be obtained.
【００４６】なお、図１（ｂ）に示す工程において、被
処理基板加熱とＡｒ+ イオン照射とを同時に施したが、
まず被処理基板加熱を施し、吸着水分を脱離させてから
Ａｒ+ イオン照射をおこなっても、同様の効果を収める
ことができる。In the step shown in FIG. 1B, the heating of the substrate to be processed and the irradiation of Ar + ions were performed simultaneously.
The same effect can be obtained even if the substrate to be processed is heated to desorb adsorbed water and then irradiated with Ar + ions.
【００４７】〔実施例２〕本実施例は、希ガスとしてＡ
ｒに換えてＫｒを採用した以外は前実施例１に準じたも
のである。したがって、自然酸化膜除去工程のみを説明
し、重複する工程の説明を省略する。[Embodiment 2] In this embodiment, A is used as a rare gas.
This is similar to the first embodiment except that Kr is used instead of r. Therefore, only the natural oxide film removing step will be described, and the description of the overlapping steps will be omitted.
【００４８】図１（ａ）に示す被処理基板を、図２に示
したトライオード平行平板型プラズマ処理装置の基板ス
テージ１１上にセッティングし、自然酸化膜８の除去工
程を施した。 〔自然酸化膜等の除去条件〕 Ｋｒ ３０ ｓｃｃｍ 圧力 １．０ Ｐａ 基板ステージ温度 １００ ℃ プラズマ生成電力 ６００ Ｗ（２ＭＨｚ） 基板バイアス電圧 １５０ Ｖ（１３．５６ＭＨｚ） 時間 ６０ ｓｅｃThe substrate to be processed shown in FIG. 1A was set on the substrate stage 11 of the triode parallel plate type plasma processing apparatus shown in FIG. 2, and a step of removing the natural oxide film 8 was performed. [Removal conditions of natural oxide film etc.] Kr 30 sccm Pressure 1.0 Pa Substrate stage temperature 100 ° C. Plasma generation power 600 W (2 MHz) Substrate bias voltage 150 V (13.56 MHz) Time 60 sec
【００４９】この自然酸化膜等の除去工程では、図１
（ｂ）に示すように実線矢印で示すＫｒ+ イオンの照射
により、接続孔７底部の自然酸化膜等８は効果的にスパ
ッタリング除去される。またＫｒ+ イオンの照射により
生成する気体状反応生成物２５の一部はシリコン系材料
にゲッタリングされ、被処理基板に再付着あるいは被処
理基板を再酸化するとがない。本実施例でのＫｒ+ イオ
ンの照射エネルギは実施例１よりさらに低エネルギであ
るが、自然酸化膜８のスパッタリング除去速度はほぼ同
等であった。In the step of removing the natural oxide film and the like,
As shown in (b), by irradiation of Kr + ions indicated by solid arrows, the native oxide film 8 and the like 8 at the bottom of the connection hole 7 are effectively removed by sputtering. Further, a part of the gaseous reaction product 25 generated by the irradiation of Kr + ions is gettered by the silicon-based material, and does not adhere to the substrate to be processed or reoxidize the substrate to be processed. Although the irradiation energy of Kr + ions in this embodiment is lower than that in Embodiment 1, the sputter removal rate of the native oxide film 8 was almost the same.
【００５０】本実施例によればトライオード平行平板型
プラズマ処理装置を用い、被処理基板加熱を併用しつつ
低エネルギのＫｒ+ イオンを照射することにより、コン
タクト部でのダメージおよび接触抵抗が低減されるとと
もに、上層導電層自体の配線抵抗も低減することができ
る。また上層導電層の密着性が向上する等、信頼性の高
い多層配線構造を得ることができる。According to the present embodiment, by using a triode parallel plate type plasma processing apparatus and irradiating low-energy Kr + ions while heating the substrate to be processed, damage at the contact portion and contact resistance can be reduced. In addition, the wiring resistance of the upper conductive layer itself can be reduced. In addition, a highly reliable multilayer wiring structure such as improvement in the adhesion of the upper conductive layer can be obtained.
【００５１】なお、図１（ｂ）に示す工程において、被
処理基板加熱とＫｒ+ イオン照射とを同時に施したが、
まず減圧雰囲気中での被処理基板加熱を施し、吸着水分
を脱離させてからＫｒ+ イオン照射をおこなっても、同
様の効果をおさめることができる。またＫｒに換えてＸ
ｅやＲｎを採用しても、ほぼ同様の効果が得られた。In the step shown in FIG. 1B, the heating of the substrate to be processed and the irradiation of Kr + ions were performed simultaneously.
The same effect can be obtained by first heating the substrate to be processed in a reduced pressure atmosphere to desorb the adsorbed water and then performing Kr + ion irradiation. X instead of Kr
Almost the same effect was obtained even when e and Rn were employed.
【００５２】〔実施例３〕本実施例は、図３に示したＩ
ＣＰ処理装置を採用し、接続孔底部に露出した導電層表
面の自然酸化膜を、Ｘｅイオンおよび水素活性種の照射
により除去した例であり、この工程を同じ図１を参照し
て説明する。[Embodiment 3] In this embodiment, the I shown in FIG.
This is an example in which a CP processing device is employed and a native oxide film on the surface of the conductive layer exposed at the bottom of the connection hole is removed by irradiation with Xe ions and active hydrogen species. This process will be described with reference to FIG.
【００５３】本実施例で採用した被処理基板は、前実施
例１で図１（ａ）を参照して説明したものと同様である
ので重複する説明は省略する。図１（ａ）に示す被処理
基板を、図３に示したＩＣＰ処理装置の基板ステージ１
１上にセッティングし、まず減圧雰囲気（真空）中での
加熱工程を施した。 〔減圧雰囲気中での加熱工程〕 Ｘｅ １００ ｓｃｃｍ 圧力 ３ Ｐａ 基板ステージ温度 １００ ℃ 時間 １２０ ｓｅｃ この加熱工程では被処理基板の吸着水分が脱離する。な
おこの加熱工程ではＸｅ以外の希ガスを用いてもよく、
あるいはガスを導入せず単に真空引きするのみでもよ
い。The substrate to be processed adopted in this embodiment is the same as that described in the first embodiment with reference to FIG. The substrate to be processed shown in FIG. 1A is mounted on a substrate stage 1 of the ICP processing apparatus shown in FIG.
First, a heating step was performed in a reduced-pressure atmosphere (vacuum). [Heating Step in Reduced Pressure Atmosphere] Xe 100 sccm Pressure 3 Pa Substrate Stage Temperature 100 ° C. Time 120 sec In this heating step, adsorbed moisture of the substrate to be processed is desorbed. In this heating step, a rare gas other than Xe may be used,
Alternatively, it is also possible to simply evacuate without introducing gas.
【００５４】つぎに水素活性種生成ガスとしてＨＦを採
用し、自然酸化膜等８の除去工程を施した。 〔自然酸化膜等の除去条件〕 ＨＦ ５ ｓｃｃｍ Ｘｅ ２５ ｓｃｃｍ 圧力 ０．７ Ｐａ 基板ステージ温度 １００ ℃ ＩＣＰ電源電力 １０００ Ｗ（４５０ｋＨｚ） 基板バイアス電圧 １２０ Ｖ（１３．５６ＭＨｚ） 時間 ６０ ｓｅｃNext, HF was employed as a hydrogen active species generating gas, and a step of removing the native oxide film 8 and the like was performed. [Removal conditions of natural oxide film and the like] HF 5 sccm Xe 25 sccm pressure 0.7 Pa substrate stage temperature 100 ° C. ICP power supply 1000 W (450 kHz) substrate bias voltage 120 V (13.56 MHz) time 60 sec
【００５５】この自然酸化膜除去工程では、図１（ｂ）
に示すように、実線矢印で示すＸｅ+ イオンおよびＨ+
イオン、Ｈ* ラジカル等の水素活性種の照射により、接
続孔７底部の自然酸化膜等８は、化学的還元反応および
物理的スパッタリング効果により、極めて効果的に除去
される。本実施例でのＸｅ+ イオンの照射エネルギは比
較的低エネルギであり、被処理基板に与えるダメージは
少ない。またＸｅ+ イオンおよび水素活性種の照射によ
り生成した気体状反応生成物２５は、その大部分がプラ
ズマ処理室から排気されるが、残留した一部気体状反応
生成物２５も、シリコン系材料でゲッタリングされ、被
処理基板に再付着あるいは被処理基板を再酸化させるこ
とはない。In this natural oxide film removing step, FIG.
As shown in the figure, Xe + ions and H +
Irradiation with hydrogen active species such as ions and H * radicals removes the native oxide film 8 and the like 8 at the bottom of the connection hole 7 very effectively by a chemical reduction reaction and a physical sputtering effect. The irradiation energy of Xe + ions in this embodiment is relatively low, and the damage to the substrate to be processed is small. Most of the gaseous reaction products 25 generated by irradiation with Xe + ions and hydrogen active species are exhausted from the plasma processing chamber, but the remaining partially gaseous reaction products 25 are also silicon-based materials. It is gettered and does not re-adhere to the substrate to be processed or re-oxidize the substrate to be processed.
【００５６】またこの自然酸化膜除去工程では、予め被
処理基板を加熱しているので、吸着水分はすでに脱離し
ている。したがって、後工程で上層導電層を成膜する前
のキュアリング工程は必要でない。被処理基板温度が１
００℃に精密に制御されていることから、本加熱工程お
よび自然酸化膜除去工程では被処理基板全面にわたり、
あるいは異なる被処理基板間においても、均一な自然酸
化膜除去および吸着水分除去が可能である。清浄な不純
物拡散層５表面、すなわちシリコン表面が露出すると、
最表面のシリコン原子のダングリングボンドはＦ原子に
よりターミネイトされ、化学的に活性な状態となる。In the natural oxide film removing step, since the substrate to be processed is heated in advance, the adsorbed moisture has already been eliminated. Therefore, a curing step before forming an upper conductive layer in a later step is not necessary. Substrate temperature is 1
Since the temperature is precisely controlled at 00 ° C., in the heating step and the natural oxide film removing step,
Alternatively, even between different substrates to be processed, uniform removal of a natural oxide film and removal of adsorbed moisture can be achieved. When the clean impurity diffusion layer 5 surface, that is, the silicon surface is exposed,
The dangling bonds of the silicon atoms on the outermost surface are terminated by F atoms, and become chemically active.
【００５７】この後、被処理基板をゲートバルブを介し
てスパッタリング装置内に真空搬送し、直ちに上層導電
層９を形成する。本実施例では、上層導電層９として１
２０ｎｍの厚さのバリア層９ｂと、６００ｎｍの厚さの
Ｗからなる配線層９ａをスパッタリング成膜した。この
うち、バリア層９ｂはＴｉ／ＴｉＮ／Ｔｉの３層構造と
し、それぞれの厚さを３０／６０／３０ｎｍとして形成
した。上層導電層９を形成した状態を図１（ｃ）に示
す。このスパッタリング工程においては、被処理基板か
らのアウトガスが無いので、上層導電層９、特にバリア
層９ｂの純度が向上するとともに、密着性にも優れた上
層導電層９が形成される。Thereafter, the substrate to be processed is vacuum-transferred into the sputtering apparatus via a gate valve, and the upper conductive layer 9 is immediately formed. In this embodiment, as the upper conductive layer 9, 1
A barrier layer 9b having a thickness of 20 nm and a wiring layer 9a made of W having a thickness of 600 nm were formed by sputtering. Among them, the barrier layer 9b had a three-layer structure of Ti / TiN / Ti, and each was formed with a thickness of 30/60/30 nm. FIG. 1C shows a state in which the upper conductive layer 9 is formed. In this sputtering step, since there is no outgas from the substrate to be processed, the purity of the upper conductive layer 9, especially the barrier layer 9b is improved, and the upper conductive layer 9 having excellent adhesion is formed.
【００５８】この後、図示は省略するがレジストマスク
形成と異方性エッチングにより上層導電層９を所望の配
線形状にパターニングする。また上層導電層９をコンタ
クトプラグとする場合には、全面エッチバック法、ある
いは化学的機械研磨法により層間絶縁膜６上の上層導電
層９を除去すればよい。Thereafter, although not shown, the upper conductive layer 9 is patterned into a desired wiring shape by forming a resist mask and anisotropic etching. When the upper conductive layer 9 is to be used as a contact plug, the upper conductive layer 9 on the interlayer insulating film 6 may be removed by an overall etch-back method or a chemical mechanical polishing method.
【００５９】以上、本実施例によればＩＣＰ処理装置を
用い、減圧雰囲気中での被処理基板加熱を施した後、低
エネルギのＸｅ+ イオンおよび水素活性種を照射するこ
とにより、物理的スパッタリングに加えて還元反応も併
用できるので、コンタクト部の清浄度は一層高まり、そ
の接触抵抗が低減されるとともに、上層導電層自体の配
線抵抗も低減することができる。また上層導電層の密着
性が向上する等、信頼性の高い多層配線構造を得ること
ができる。As described above, according to this embodiment, the substrate to be processed is heated in a reduced-pressure atmosphere using the ICP processing apparatus, and then irradiated with low-energy Xe + ions and hydrogen active species to perform physical sputtering. In addition to the above, a reduction reaction can be used in combination, so that the cleanliness of the contact portion is further increased, the contact resistance is reduced, and the wiring resistance of the upper conductive layer itself can be reduced. In addition, a highly reliable multilayer wiring structure such as improvement in the adhesion of the upper conductive layer can be obtained.
【００６０】なお、本実施例においては、減圧雰囲気中
での被処理基板加熱後、Ｘｅ+ イオンと水素活性種とを
照射したが、これらを同時におこなっても、同様の効果
をおさめることができる。In the present embodiment, Xe + ions and hydrogen active species are irradiated after the substrate to be processed is heated in a reduced pressure atmosphere. However, the same effect can be obtained by performing these simultaneously. .
【００６１】〔実施例４〕本実施例は、減圧雰囲気中で
の加熱工程、および自然酸化膜の状態工程においてＨ2
に添加したＸｅをＫｒに変更した以外は、前実施例３に
準じたものである。したがって、これらの工程のみを説
明し、重複する説明はここでも省略する。[0061] Example 4 This example, H 2 in the state step of the heating step, and the natural oxide film in a vacuum atmosphere
Example 3 was the same as Example 3 except that Xe added to was changed to Kr. Therefore, only these steps will be described, and redundant description will be omitted here.
【００６２】図１（ａ）に示す被処理基板を、図３に示
したＩＣＰ処理装置の基板ステージ１１上にセッティン
グし、まず減圧雰囲気（真空）中での加熱工程を施し
た。 〔減圧雰囲気中での加熱工程〕 Ｋｒ １００ ｓｃｃｍ 圧力 ３ Ｐａ 基板ステージ温度 １００ ℃ 時間 １２０ ｓｅｃ この加熱工程では被処理基板の吸着水分が脱離する。な
おこの加熱工程ではＫｒ以外の希ガスを用いてもよく、
あるいはガスを導入せず単に真空引きするのみでもよ
い。The substrate to be processed shown in FIG. 1A was set on the substrate stage 11 of the ICP processing apparatus shown in FIG. 3, and was first subjected to a heating step in a reduced-pressure atmosphere (vacuum). [Heating Step in Reduced Pressure Atmosphere] Kr 100 sccm Pressure 3 Pa Substrate Stage Temperature 100 ° C. Time 120 sec In this heating step, adsorbed moisture of the substrate to be processed is desorbed. In this heating step, a rare gas other than Kr may be used.
Alternatively, it is also possible to simply evacuate without introducing gas.
【００６３】つぎに水素活性種生成ガスとしてＨ2 を採
用し、これにＫｒを添加して、自然酸化膜８の除去工程
を施した。 〔自然酸化膜除去条件〕 Ｈ2 ５ ｓｃｃｍ Ｋｒ ２５ ｓｃｃｍ 圧力 ０．７ Ｐａ 基板ステージ温度 １００ ℃ ＩＣＰ電源電力 １０００ Ｗ（４５０ｋＨｚ） 基板バイアス電圧 ８０ Ｖ（１３．５６ＭＨｚ） 時間 ６０ ｓｅｃNext, H 2 was adopted as a hydrogen active species generating gas, and Kr was added thereto to perform a natural oxide film 8 removing step. [Natural oxide film removal conditions] H 2 5 sccm Kr 25 sccm pressure 0.7 Pa substrate stage temperature 100 ° C. ICP power supply 1000 W (450 kHz) substrate bias voltage 80 V (13.56 MHz) time 60 sec
【００６４】この自然酸化膜除去工程では、図１（ｂ）
に示すように、実線矢印で示すＫｒ + イオン、およびＨ
+ イオンあるいはＨ* ラジカル等の水素活性種の照射に
より、接続孔７底部の自然酸化膜等８は、化学的還元反
応および物理的スパッタリング効果により、気体状反応
生成物２５となって極めて効果的に除去される。この気
体状反応生成物２５は、その大部分がプラズマ処理室か
ら排気されるが、残留した一部気体状反応生成物２５
も、シリコン系材料でゲッタリングされ、被処理基板に
再付着あるいは被処理基板を再酸化させることはない。
本実施例でのＫｒ+ イオンの照射エネルギは極めて低エ
ネルギであり、被処理基板に与えるダメージは少ない。In this natural oxide film removing step, FIG.
As shown in FIG. +Ions, and H
+Ion or H*For irradiation of hydrogen active species such as radicals
Therefore, the natural oxide film 8 at the bottom of the connection hole 7 is
Gaseous reaction due to reactive and physical sputtering effects
It is very effectively removed as product 25. This feeling
Most of the body-like reaction product 25 is in the plasma processing chamber.
Is exhausted, but remains partially gaseous reaction product 25
Is also gettered with a silicon-based material,
There is no re-adhesion or re-oxidation of the substrate to be processed.
Kr in this embodiment+The ion irradiation energy is extremely low.
Since it is energy, damage to the substrate to be processed is small.
【００６５】本実施例によればＩＣＰ処理装置を用い、
減圧雰囲気中での被処理基板加熱を施した後、低エネル
ギのＫｒ+ イオンおよび水素活性種を照射することによ
り、コンタクト部は低ダメージでありながらその清浄度
は一層高まり、接触抵抗が低減されるとともに、上層導
電層自体の配線抵抗も低減することができる。また上層
導電層の密着性が向上する等、信頼性の高い多層配線構
造を得ることができる。According to this embodiment, an ICP processing apparatus is used,
After heating the substrate to be processed in a reduced-pressure atmosphere, by irradiating low-energy Kr + ions and hydrogen active species, the cleanness of the contact portion is further increased while the damage is low, and the contact resistance is reduced. In addition, the wiring resistance of the upper conductive layer itself can be reduced. In addition, a highly reliable multilayer wiring structure such as improvement in the adhesion of the upper conductive layer can be obtained.
【００６６】なお、本実施例においては、減圧雰囲気中
での被処理基板加熱後、Ｋｒ+ イオンと水素活性種とを
照射したが、これらを同時におこなっても、同様の効果
をおさめることができる。In the present embodiment, Kr + ions and hydrogen active species are irradiated after the substrate to be processed is heated in a reduced-pressure atmosphere. However, the same effect can be obtained by performing these simultaneously. .
【００６７】以上、本発明を４例の実施例により詳細に
説明したが、本発明はこれら実施例に何ら限定されるも
のではない。Although the present invention has been described in detail with reference to four examples, the present invention is not limited to these examples.
【００６８】例えば、プラズマ処理装置としてトライオ
ード平行平板型装置やＩＣＰ装置の他に、ＥＣＲプラズ
マ処理装置やヘリコン波プラズマ処理装置等を採用する
ことができる。低イオンエネルギでのソフトエッチング
が可能という観点からは、イオン密度が１×１０11ｃｍ
-3以上の高密度プラズマ処理装置が好ましく使用され
る。For example, in addition to a triode parallel plate type apparatus and an ICP apparatus, an ECR plasma processing apparatus and a helicon wave plasma processing apparatus can be adopted as the plasma processing apparatus. From the viewpoint that soft etching with low ion energy is possible, the ion density is 1 × 10 11 cm.
A high-density plasma processing apparatus of -3 or more is preferably used.
【００６９】また被処理基板上の導電層として、シリコ
ン基板に形成された不純物拡散層やゲート電極・配線の
他に、薄膜トランジスタの半導体膜等であってもよい。
また半導体基板として、シリコンの他に、ＳｉＧｅやＧ
ｅ、あるいはＧａＡｓ等の化合物半導体であってもよ
い。その他、被処理基板の構成等、適宜変更可能である
ことは言う迄もない。The conductive layer on the substrate to be processed may be a semiconductor film of a thin film transistor in addition to an impurity diffusion layer and a gate electrode / wiring formed on a silicon substrate.
As a semiconductor substrate, in addition to silicon, SiGe or G
e or a compound semiconductor such as GaAs. In addition, it goes without saying that the configuration of the substrate to be processed and the like can be appropriately changed.
【００７０】[0070]
【発明の効果】以上の説明から明らかなように、本発明
の半導体装置の製造方法によれば、下地となる導電層に
ダメージを与えることなく、自然酸化膜、接続孔エッチ
ング時のエッチング反応生成物あるいは吸着水分等を除
去することができる。また除去された気体状反応生成物
が、被処理基板に再付着したり、被処理基板を再酸化す
ることも防止される。このため後工程で形成する上層導
電層中の不純物を低減し、その密着性を高めることがで
きる。したがって、微細な開口径で高アスペクト比の接
続孔による層間接続構造を、低抵抗かつ信頼性の高いも
のとすることができる。As is apparent from the above description, according to the method of manufacturing a semiconductor device of the present invention, a natural oxide film and an etching reaction generated at the time of etching a connection hole can be formed without damaging the underlying conductive layer. Substances or adsorbed moisture can be removed. In addition, the removed gaseous reaction product is prevented from re-adhering to the substrate to be processed and re-oxidizing the substrate to be processed. Therefore, impurities in the upper conductive layer formed in a later step can be reduced, and the adhesion can be improved. Therefore, a low-resistance and high-reliability interlayer connection structure using a connection hole having a small opening diameter and a high aspect ratio can be obtained.
【図１】本発明の半導体装置の製造方法の工程を説明す
る概略断面図である。FIG. 1 is a schematic cross-sectional view illustrating steps of a method for manufacturing a semiconductor device according to the present invention.
【図２】実施の形態例で用いたトライオード平行平板型
プラズマ処理装置を示す概略断面図である。FIG. 2 is a schematic sectional view showing a triode parallel plate type plasma processing apparatus used in the embodiment.
【図３】他の実施の形態例で用いた誘導結合型プラズマ
処理装置を示す概略断面図である。FIG. 3 is a schematic sectional view showing an inductively coupled plasma processing apparatus used in another embodiment.
【図４】実施例で用いたプラズマ処理装置の基板ステー
ジを示す概略断面図である。FIG. 4 is a schematic sectional view showing a substrate stage of the plasma processing apparatus used in the example.
１…半導体基板、２…素子分離領域、３…ゲート電極、
４…下層配線、５…不純物拡散層、６…層間絶縁膜、７
…接続孔、８…自然酸化膜等、９…上層導電層、９ａ…
配線層、９ｂ…バリア層 １０…被処理基板、１１…基板ステージ、１２…基板バ
イアス電源、１３…対向電極、１４…プラズマ生成電
源、１５…格子電極、１６…プラズマ処理室、１１７…
プラズマ、１８…誘導結合コイル、１９…ＩＣＰ電源、
２０…静電吸着電極、２１…ヒータ、２２…冷媒配管、
２３…熱伝導媒体導入孔、２４…シリコン系材料、２５
…気体状反応生成物REFERENCE SIGNS LIST 1 semiconductor substrate 2 element isolation region 3 gate electrode
4 lower wiring, 5 impurity diffusion layer, 6 interlayer insulating film, 7
... connection holes, 8 ... natural oxide film, etc. 9 ... upper conductive layer, 9a ...
Wiring layer 9b Barrier layer 10 Substrate to be processed 11 Substrate stage 12 Substrate bias power supply 13 Counter electrode 14 Plasma generation power supply 15 Grid electrode 16 Plasma processing chamber 117
Plasma, 18 ... inductive coupling coil, 19 ... ICP power supply,
20 ... electrostatic adsorption electrode, 21 ... heater, 22 ... refrigerant pipe,
23: heat conduction medium introduction hole, 24: silicon-based material, 25
... Gaseous reaction products
Claims (7)
間絶縁膜に、前記導電層に臨む接続孔を開口する工程、 前記接続孔底部に露出した前記導電層表面を清浄化する
工程、 少なくとも前記接続孔内に、上層導電層を形成する工程
を具備する半導体装置の製造方法であって、 前記清浄化工程は、 前記被処理基板を、内壁がシリコン系材料で構成された
プラズマ処理装置内に搬入し、 前記被処理基板を、減圧処理装置中で加熱するととも
に、該被処理基板に希ガスイオンを照射し、 生成する気体状反応生成物の少なくとも一部を、前記シ
リコン系材料によりゲッタリングしつつスパッタエッチ
ングする工程であることを特徴とする半導体装置の製造
方法。A step of opening a connection hole facing the conductive layer in an interlayer insulating film formed on the conductive layer on the substrate to be processed; and a step of cleaning the surface of the conductive layer exposed at the bottom of the connection hole. A method for manufacturing a semiconductor device, comprising: a step of forming an upper conductive layer at least in the connection hole, wherein the cleaning step comprises: a plasma process in which the substrate to be processed is formed by a silicon-based material on an inner wall thereof. The substrate is carried into an apparatus, and the substrate to be processed is heated in a decompression processing apparatus, and the substrate to be processed is irradiated with rare gas ions. A step of performing sputter etching while gettering by the method.
間絶縁膜に、前記導電層に臨む接続孔を開口する工程、 前記接続孔底部に露出した前記導電層表面を清浄化する
工程、 少なくとも前記接続孔内に、上層導電層を形成する工程
を具備する半導体装置の製造方法であって、 前記清浄化工程は、 前記被処理基板を、内壁がシリコン系材料で構成された
プラズマ処理装置内に搬入し、 前記被処理基板を、減圧処理装置中で加熱した後、該被
処理基板に希ガスイオンを照射し、 生成する気体状反応生成物の少なくとも一部を、前記シ
リコン系材料によりゲッタリングしつつスパッタエッチ
ングする工程であることを特徴とする半導体装置の製造
方法。2. A step of opening a connection hole facing the conductive layer in an interlayer insulating film formed on the conductive layer on the substrate to be processed, and a step of cleaning the surface of the conductive layer exposed at the bottom of the connection hole. A method for manufacturing a semiconductor device, comprising: a step of forming an upper conductive layer at least in the connection hole, wherein the cleaning step comprises: a plasma process in which the substrate to be processed is formed by a silicon-based material on an inner wall thereof. The substrate to be processed is loaded into the apparatus, and the substrate to be processed is heated in a decompression processing apparatus, and then the substrate to be processed is irradiated with rare gas ions. A step of performing sputter etching while gettering by the method.
間絶縁膜に、前記導電層に臨む接続孔を開口する工程、 前記接続孔底部に露出した前記導電層表面を清浄化する
工程、 少なくとも前記接続孔内に、上層導電層を形成する工程
を具備する半導体装置の製造方法であって、 前記清浄化工程は、 前記被処理基板を、内壁がシリコン系材料で構成された
プラズマ処理装置内に搬入し、 前記被処理基板を、減圧処理装置中で加熱するととも
に、該被処理基板に希ガスイオンおよび水素活性種を照
射し、 生成する気体状反応生成物の少なくとも一部を、前記シ
リコン系材料によりゲッタリングしつつスパッタエッチ
ングする工程であることを特徴とする半導体装置の製造
方法。3. A step of opening a connection hole facing the conductive layer in an interlayer insulating film formed on the conductive layer on the substrate to be processed, and a step of cleaning the surface of the conductive layer exposed at the bottom of the connection hole. A method for manufacturing a semiconductor device, comprising: a step of forming an upper conductive layer at least in the connection hole, wherein the cleaning step comprises: a plasma process in which the substrate to be processed is formed by a silicon-based material on an inner wall thereof. The substrate to be processed is loaded into the apparatus, and the substrate to be processed is heated in a reduced-pressure processing apparatus, and the substrate to be processed is irradiated with rare gas ions and hydrogen active species. A method of manufacturing a semiconductor device, comprising a step of performing sputter etching while gettering with the silicon-based material.
間絶縁膜に、前記導電層に臨む接続孔を開口する工程、 前記接続孔底部に露出した前記導電層表面を清浄化する
工程、 少なくとも前記接続孔内に、上層導電層を形成する工程
を具備する半導体装置の製造方法であって、 前記清浄化工程は、 前記被処理基板を、内壁がシリコン系材料で構成された
プラズマ処理装置内に搬入し、 前記被処理基板を、減圧処理装置中で加熱した後、該被
処理基板に希ガスイオンおよび水素活性種を照射し、 生成する気体状反応生成物の少なくとも一部を、前記シ
リコン系材料によりゲッタリングしつつスパッタエッチ
ングする工程であることを特徴とする半導体装置の製造
方法。4. A step of opening a connection hole facing the conductive layer in an interlayer insulating film formed on the conductive layer on the substrate to be processed, and a step of cleaning the surface of the conductive layer exposed at the bottom of the connection hole. A method for manufacturing a semiconductor device, comprising: a step of forming an upper conductive layer at least in the connection hole, wherein the cleaning step comprises: a plasma process in which the substrate to be processed is formed by a silicon-based material on an inner wall thereof. After being carried into the apparatus, the substrate to be processed is heated in a reduced-pressure processing apparatus, and then the substrate to be processed is irradiated with rare gas ions and active hydrogen species. At least a part of the gaseous reaction product to be generated is A method of manufacturing a semiconductor device, comprising a step of performing sputter etching while gettering with the silicon-based material.
度は、８０℃以上７００℃以下であることを特徴とする
請求項１ないし４いずれか１項記載の半導体装置の製造
方法。5. The method of manufacturing a semiconductor device according to claim 1, wherein the temperature of the substrate to be processed in said heating step is 80 ° C. or more and 700 ° C. or less.
うちの少なくともいずれか一種であることを特徴とする
請求項１ないし４いずれか１項記載の半導体装置の製造
方法。6. The method according to claim 1, wherein said rare gas is at least one of Xe, Kr, and Rn.
マ密度が１×１０10ｃｍ-3以上１×１０14ｃｍ-3未満の
高密度プラズマ発生源を用いるとともに、前記被処理基
板に基板バイアスを印加し、この基板バイアス電位を、
１０Ｖ以上２５０Ｖ以下程度に設定して施すことを特徴
とする請求項１ないし４いずれか１項記載の半導体装置
の製造方法。7. The step of irradiating the rare gas ion uses a high-density plasma source having a plasma density of 1 × 10 10 cm −3 or more and less than 1 × 10 14 cm −3 , and applies a substrate bias to the substrate to be processed. And the substrate bias potential is
5. The method for manufacturing a semiconductor device according to claim 1, wherein the voltage is set at about 10 V or more and about 250 V or less.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25136598A JP4228424B2 (en) | 1998-09-04 | 1998-09-04 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25136598A JP4228424B2 (en) | 1998-09-04 | 1998-09-04 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000082681A true JP2000082681A (en) | 2000-03-21 |
| JP4228424B2 JP4228424B2 (en) | 2009-02-25 |
Family
ID=17221751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25136598A Expired - Fee Related JP4228424B2 (en) | 1998-09-04 | 1998-09-04 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4228424B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001082355A2 (en) * | 2000-04-25 | 2001-11-01 | Tokyo Electron Limited | Method and apparatus for plasma cleaning of workpieces |
| JP2007535119A (en) * | 2003-01-15 | 2007-11-29 | 東京エレクトロン株式会社 | Method and apparatus for removing material from chamber and wafer surface with high temperature hydrogen containing plasma |
| JP2008501232A (en) * | 2004-05-28 | 2008-01-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Cleaning mask substrate |
| JP2010129626A (en) * | 2008-11-26 | 2010-06-10 | Renesas Technology Corp | Method for manufacturing semiconductor integrated circuit device |
| JP2011181926A (en) * | 2010-02-26 | 2011-09-15 | Tokyo Electron Ltd | Hybrid in-situ dry cleaning process of oxidized surface layer |
| CN111261574A (en) * | 2018-12-03 | 2020-06-09 | 长鑫存储技术有限公司 | Semiconductor structure and manufacturing method thereof |
-
1998
- 1998-09-04 JP JP25136598A patent/JP4228424B2/en not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001082355A2 (en) * | 2000-04-25 | 2001-11-01 | Tokyo Electron Limited | Method and apparatus for plasma cleaning of workpieces |
| WO2001082355A3 (en) * | 2000-04-25 | 2002-03-21 | Tokyo Electron Ltd | Method and apparatus for plasma cleaning of workpieces |
| US6776170B2 (en) | 2000-04-25 | 2004-08-17 | Tokyo Electron Limited | Method and apparatus for plasma cleaning of workpieces |
| JP2007535119A (en) * | 2003-01-15 | 2007-11-29 | 東京エレクトロン株式会社 | Method and apparatus for removing material from chamber and wafer surface with high temperature hydrogen containing plasma |
| JP4690308B2 (en) * | 2003-01-15 | 2011-06-01 | 東京エレクトロン株式会社 | Method and apparatus for removing material from chamber and wafer surface with high temperature hydrogen containing plasma |
| JP2008501232A (en) * | 2004-05-28 | 2008-01-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Cleaning mask substrate |
| JP2010129626A (en) * | 2008-11-26 | 2010-06-10 | Renesas Technology Corp | Method for manufacturing semiconductor integrated circuit device |
| JP2011181926A (en) * | 2010-02-26 | 2011-09-15 | Tokyo Electron Ltd | Hybrid in-situ dry cleaning process of oxidized surface layer |
| CN111261574A (en) * | 2018-12-03 | 2020-06-09 | 长鑫存储技术有限公司 | Semiconductor structure and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4228424B2 (en) | 2009-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3815937B2 (en) | Contact hole filling method of semiconductor device | |
| US6949450B2 (en) | Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber | |
| US6872322B1 (en) | Multiple stage process for cleaning process chambers | |
| US7585777B1 (en) | Photoresist strip method for low-k dielectrics | |
| JP3137682B2 (en) | Method for manufacturing semiconductor device | |
| JP3027951B2 (en) | Method for manufacturing semiconductor device | |
| US20140011339A1 (en) | Method for removing native oxide and residue from a germanium or iii-v group containing surface | |
| TW200915402A (en) | Method and apparatus for cleaning a substrate surface | |
| KR100656214B1 (en) | Method of plasma treatment | |
| US6325861B1 (en) | Method for etching and cleaning a substrate | |
| WO2006057236A1 (en) | Substrate processing method and method for manufacturing semiconductor device | |
| JP5520744B2 (en) | Semiconductor substrate recycling method | |
| IL176591A (en) | Method for passivating an exposed conductive material | |
| JPH1168095A (en) | Semiconductor device and its manufacture | |
| JP4395896B2 (en) | Manufacturing method of semiconductor device | |
| JP2000216249A (en) | Method and device for manufacturing electronic device | |
| JP4228424B2 (en) | Manufacturing method of semiconductor device | |
| JP4109061B2 (en) | Cleaning method for contact area of metal wiring | |
| US20130330920A1 (en) | Method and apparatus for substrate preclean with hydrogen containing high frequency rf plasma | |
| JP3956499B2 (en) | Manufacturing method of semiconductor device | |
| EP0791669B1 (en) | Method for etching inside of cvd reaction chamber | |
| TWI451493B (en) | Methods of low-k dielectric and metal process integration | |
| JP3887123B2 (en) | Dry etching method | |
| JP2726438B2 (en) | Thin film forming equipment | |
| JP4158248B2 (en) | Manufacturing method of electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050404 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050609 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060920 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080930 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081111 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081124 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |