JP2000078057A - Cdma受信装置のサーチ装置 - Google Patents
Cdma受信装置のサーチ装置Info
- Publication number
- JP2000078057A JP2000078057A JP24815298A JP24815298A JP2000078057A JP 2000078057 A JP2000078057 A JP 2000078057A JP 24815298 A JP24815298 A JP 24815298A JP 24815298 A JP24815298 A JP 24815298A JP 2000078057 A JP2000078057 A JP 2000078057A
- Authority
- JP
- Japan
- Prior art keywords
- value
- correlator
- code sequence
- logarithmic
- search
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7075—Synchronisation aspects with code phase acquisition
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/709—Correlator structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7075—Synchronisation aspects with code phase acquisition
- H04B1/70755—Setting of lock conditions, e.g. threshold
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
中の拡散コード系列との同期タイミングをサーチするサ
ーチ装置(サーチャー)に関し、真値としてデータを扱
うのと同等もしくはそれ以上に相関値のダイナミックレ
ンジを拡大すると共にそのビット数の削減を図ることを
目的とする。 【解決手段】拡散コード系列でスペクトル拡散された受
信信号について該拡散コード系列の相関をとる相関器
と、この相関器出力値もしくはそれに相応する値をより
小さいデータ幅の値に非線形変換して相関値情報とする
非線形変換手段とを備え、該非線形変換された相関値情
報を用いて受信信号中の拡散コード系列との同期タイミ
ングのサーチ処理を行うように構成される。
Description
において受信信号中の拡散コード系列との同期タイミン
グをサーチするサーチ装置(サーチャー)に関する。
A)方式等のCDMA方式を移動通信に適用した場合、
パス検出を行って逆拡散コードのタイミングを検出する
ためのサーチャー機能は、受信装置において必須の機能
である。このサーチャー機能を実現するにあたっては、
相関器出力から得られる相関値情報のビット数の削減を
図るとともに、そのダイナミックレンジを従来と同様も
しくはそれ以上に拡大しつつできることが必要とされて
いる。
号分割多元接続(CDMA)方式の構成概念が示され
る。図示するように、送信側では、情報データ(例えば
10kbps のレート)を変調器81を用いて拡散コード
系列(例えば1Mcps のレート)で変調してスペクトル
拡散を行い、送信機82で無線送信する。受信側では、
スペクトル拡散された無線波を受信機85で受信し、拡
散コード発生器87で発生した送信側と同じパターンの
拡散コード系列を、逆変調器86により受信波に乗じる
ことで逆拡散を行って元の情報データを復調する。この
逆拡散を行う際、拡散コード発生器87で発生した拡散
コード系列と受信波中の拡散コード系列との同期をとる
ために、サーチ装置88は受信波中の拡散コード系列の
入力タイミングを検出し、拡散コード発生器87に対し
てその発生する拡散コード系列が受信波中の拡散コード
系列と同期するようその発生タイミングを指示する。
示される。図示するように、入力信号(例えば8ビット
並列信号)はまず相関器90に入力される。相関器90
は、入力信号が逐次に入力される多段のシフトレジスタ
91と、拡散コード系列の一部(例えばパイロット信
号)を記憶するメモリ92と、シフトレジスタ91の出
力系列とメモリ92の出力系列とを各チップ毎に比較
(具体的には排他的論理和演算)して両者が一致した時
に“H”レベル信号を出力する比較器93と、各比較器
93の出力を加算する加算器94とからなる。この相関
器90は、逐次に入力される受信波中の拡散コード系列
がメモリ92にセットされている拡散コード系列(一
部)と一致した時にその出力として最大振幅を出力する
ものであり、それにより受信波中の拡散コード系列の入
力タイミングを検知する。
は次に乗算器95により2乗計算されて電力値(例えば
20ビット)に変換され、加算器96を介して遅延プロ
ファイルメモリ97に遅延プロファイルとして格納され
る。この遅延プロファイルデータは、逐次に入力される
電力値が加算器96で巡回積分により累積加算されるこ
とで生成される。
いては、相関器90の出力以降、データは真値で扱われ
ている。このため、例えば10ビットの相関値を電力の
ディメンジョンに変換(2乗演算)すると、20ビット
にデータ幅が拡大することになる。この結果、演算の回
路規模が増大すると共に、演算速度が低下する。また遅
延プロファィルを格納しておくためのメモリ量も増大す
る。
大したデータ幅の下位10ビットを削除して上位10ビ
ットだけで処理を行うなどしてデータ幅を縮小していた
が、この場合には必然的にデータのダイナミックレンジ
が小さくなってしまうという問題がある。
ても、データのダイナミックレンジは60デシベル(d
B)しかなく,さらにダイナミックレンジを拡大できる
手法が望まれる。
変換して処理する場合だけでなく、相関器出力値をその
まま利用してサーチ動作を行うような場合についても言
えるものであり、相関器出力値を、少ないデータ幅でか
つダイナミックレンジを広くとれるようにしてサーチ動
作に利用できることが必要とされている。
ものであり、サーチ動作において用いる相関値の情報を
非線形処理するという着想に基づき、真値としてデータ
を扱うのと同等もしくはそれ以上に相関値のダイナミッ
クレンジを拡大すると共にそのビット数の削減を図るこ
とを目的とする。
解決するために、本発明においては、第1の形態とし
て、拡散コード系列でスペクトル拡散された受信信号に
ついて該拡散コード系列の相関をとる相関器と、この相
関器出力値もしくはそれに相応する値をより小さいデー
タ幅の値に非線形変換して相関値情報とする非線形変換
手段とを備え、該非線形変換された相関値情報を用いて
受信信号中の拡散コード系列との同期タイミングのサー
チ処理を行うように構成されたCDMA受信装置のサー
チ装置が提供される。このサーチ装置によれば、サーチ
動作に用いる相関値情報を、真値としてデータを扱うの
と同等もしくはそれ以上にダイナミックレンジを拡大し
つつ、データ幅(ビット数)の削減を図ることができ、
このデータを用いてサーチ処理を行うことで、回路規模
の削減や演算速度の向上が可能となる。
て、拡散コード系列でスペクトル拡散された受信信号に
ついて該拡散コード系列の相関をとる相関器と、この相
関器出力値をより小さいデータ幅の値に非線形変換して
相関値情報とする非線形変換手段とを備え、該非線形変
換された相関値情報を用いて受信信号中の拡散コード系
列との同期タイミングのサーチ処理を行うように構成さ
れたCDMA受信装置のサーチ装置が提供される。この
サーチ装置によれば、サーチ動作に用いる相関値情報
を、真値としてデータを扱うのと同等もしくはそれ以上
にダイナミックレンジを拡大しつつ、データ幅(ビット
数)の削減を図ることができ、このデータを用いてサー
チ処理を行うことで、回路規模の削減や演算速度の向上
が可能となる。
て、拡散コード系列でスペクトル拡散された受信信号に
ついて該拡散コード系列の相関をとる相関器と、この相
関器出力値をより小さいデータ幅に非線形変換された値
による電力値へ変換して相関値情報とする変換手段とを
備え、該非線形変換された相関値情報を用いて受信信号
中の拡散コード系列との同期タイミングのサーチ処理を
行うように構成されたCDMA受信装置のサーチ装置が
提供される。このサーチ装置によれば、サーチ動作に用
いる相関値情報を、真値としてデータを扱うのと同等も
しくはそれ以上にダイナミックレンジを拡大しつつ、デ
ータ幅(ビット数)の削減を図ることができ、この相関
値情報を用いてサーチ処理を行うことで、回路規模の削
減や演算速度の向上が可能となる。
て、拡散コード系列でスペクトル拡散された受信信号に
ついて該拡散コード系列の相関をとる相関器と、この相
関器出力値を電力値に変換する電力値変換手段と、該電
力値に変換された相関器出力値をより小さいデータ幅の
値に非線形変換して相関値情報とする非線形変化手段と
を備え、該非線形変換された相関値情報を用いて受信信
号中の拡散コード系列との同期タイミングのサーチ処理
を行うように構成されたCDMA受信装置のサーチ装置
が提供される。このサーチ装置によれば、サーチ動作に
用いる相関値情報を、真値としてデータを扱うのと同等
もしくはそれ以上にダイナミックレンジを拡大しつつ、
データ幅(ビット数)の削減を図ることができ、この相
関値情報を用いてサーチ処理を行うことで、回路規模の
削減や演算速度の向上が可能となる。
て、拡散コード系列でスペクトル拡散された受信信号に
ついて該拡散コード系列の相関をとる相関器と、該相関
器出力値をより小さいデータ幅の値に非線形処理する非
線形処理手段と、該非線形処理された相関器出力値を電
力値に変換して相関値情報とする電力値変換手段とを備
え、該電力変換された相関値情報を用いて受信信号中の
拡散コード系列との同期タイミングのサーチ処理を行う
ように構成されたCDMA受信装置のサーチ装置が提供
される。このサーチ装置によれば、サーチ処理に用いる
相関値情報を、真値としてデータを扱うのと同等もしく
はそれ以上にダイナミックレンジを拡大しつつ、データ
幅(ビット数)の削減を図ることができ、この相関値情
報を用いてサーチ処理を行うことで、回路規模の削減や
演算速度の向上が可能となる。
よる非線形変換は、入力信号値をその入力信号値よりも
小さいデータ幅の値に対数化する処理であるように構成
できる。このように対数やX1/n (n乗根)等による処
理をする。対数については底は限定しないが、底により
ダイナミックレンジが変わる。代表的な底として10.
e(2.7182)等があり、値が大きい程ダイナミッ
クレンジが広くなる。
手段による非線形変換は、入力信号値をその入力信号値
よりも小さいデータ幅の値に常用対数化する処理であ
り、該電力値変換手段は真値の2乗演算を対数値のビッ
トシフトにより実現するように構成できる。これによ
り、相関器出力値の電力変換には真値では2乗演算が必
要となるところを、対数化することによりこの2乗演算
が対数値での2倍演算だけとなり、この2倍演算はビッ
トシフトで実現できるので、演算が簡単となり回路構成
および回路規模の点で有利となる。
数シンボル分の整合フィルタを使用してそれら複数シン
ボルの相関値を振幅合成または絶対値合成して相関器出
力値とするように構成できる。
信号の信号フォーマットは、既知データである複数シン
ボルのパイロット信号が情報データ中に周期的に挿入さ
れているものであり、該相関器は複数シンボル分の整合
フィルタを使用してそれら複数シンボルの相関値を振幅
加算または絶対値加算して相関器出力値とするように構
成したものであり、該相関器における振幅合成または絶
対値合成により受信信号中の隣り合うパイロット信号に
対しては真値において加算し、情報データを挟んだパイ
ロット信号のブロック同士においては2乗演算による電
力変換を施して、対数加算手段で電力加算による巡回積
分を行わせるように構成できる。この連続するパイロッ
ト信号の振幅または絶対値合成により大幅にS/N比の
向上が図れ、巡回積分の回数の削減や受信レベルの低着
信状態でのサーチ動作の可能化を図れる。また、巡回積
分を電力加算により行って位相回転等の影響をなくすこ
とができる。
DMA受信機が受信信号の自動利得制御機能を備えてお
り、相関値情報を用いて受信信号中の拡散コード系列と
の同期タイミングのサーチ処理を行うにあたって、S/
N比の向上を図るために相関値情報の巡回積分を行うよ
うに構成されており、この巡回積分の際に受信信号を自
動利得制御したゲインを用いて、相関値情報に対して対
数による加減算をすることで、相関値情報における自動
利得制御の影響をキャンセルするように構成できる。こ
のように、対数化することによりゲインのキャンセルを
加減算で行うことが可能となり、回路規模、消費電力の
削減が図られる。
変換および/または電力値変換の演算をメモリテーブル
を用いて処理するように構成できる。対数変換および対
数加算等の対数における演算は一般に複雑な回路となる
が、これをメモリテーブルを用いた簡単な回路で処理で
きる。
手段は、複数の比較器であって対数値のステップ幅で段
階分けされた閾値がそれぞれ入力されて、入力信号を該
閾値と比較するものと、それら比較器の出力信号を加算
する加算器とを含み構成するようにできる。この回路で
は、真値による入力信号の値に応じてその値に応じた比
較器(例えば閾値がその値以下の全ての比較器)から出
力信号が出され、その出力信号を加算することで対数化
された信号を得ることができる。このようなロジックに
よる対数変換を行うようにすることで、上述のメモリテ
ーブルを用いて対数変換を行うものに比べて、回路規模
の点で有利となる。さらに、この非線形変換手段は、真
値による入力信号をN分割して、入力された入力信号が
そのいずれの範囲に属するかを判断する判断手段と、そ
の判断結果に応じて各比較器に入力する閾値を切り換え
る切換え手段と、その判断結果に応じて加算器の出力信
号に所定の対数値を加算する加算手段とを更に備える形
に構成できる。このように判断手段により入力信号がN
分割した何れの範囲に属するかを判定し、その範囲に応
じて比較器の閾値を変えてやることで、閾値を前述の場
合に比べてほぼ1/Nにすることができる。このよう
に、前述のロジックによる対数変換の構成は、対数化の
精度を上げるに従い比較器の数が増え回路規模が大きく
なっていく問題点があるが、この構成とすることで比較
器の数を減らし回路規模の削減を図ることができる。
用いて受信信号中の拡散コード系列との同期タイミング
のサーチ処理を行うにあたって相関値情報の巡回積分を
行う場合に用いる対数加算を、加算される2つの対数値
の差を求め、その差の値に相応する値を該2つの対数値
のうちの大きい方に加算して加算結果とすることで行う
ように構成できる。対数変換および対数加算等の対数に
おける演算は一般に複雑な回路となるが、かかる対数加
算アルゴリズムに従い対数加算を行わせると、回路規模
を削減することができる。
々の実施形態を説明する。 〔実施形態1〕図1に本発明の実施形態1としてのサー
チ装置の構成例を示す。相関器1には受信機で受信され
た受信信号(入力信号)が逐次に入力され、前述したよ
うに、その入力信号中の拡散コード系列と相関器1に予
めセットされている拡散コード系列(一部)との相関が
演算されて、その演算結果の相関値が出力される。
おここでは、真値とはそれが取りうる最大値/最小値の
間のいずれの箇所においても同じ数値幅を単位として増
減する値をいうものとする。かかる真値である相関器出
力値を、広いダイナミックレンジに対応させる場合に
は、非常に多くのビット数を必要とする。そのため、遅
延プロファィルメモリ3のビット数が増え回路規模の増
大が起こる。
非線形処理部2で非線形処理して相関器出力値のビット
数よりも少ないビット数からなる非線形値に変換し、デ
ータのビット数の削減を図っている。この非線形値と
は、例えば対数値などのようなもので、その取りうる最
大値/最小値の間の各箇所に応じて増減の単位である数
値幅(ステップ幅)が異なるような値である。対数値の
場合には例えば0.4dB/ステップなどのようにして、
その値が小さい時は増減の単位である数値幅が小さく
(狭く)、その値が大きい時にはその数値幅も大きく
(広く)なる。
における非線形処理方法の具体例として、相関器出力値
(真値)に対して対数化およびn乗根による処理を行う
よう構成したものであり、実施形態1における非線形処
理部2が対数変換部に置き換えられる(図示しない)。
その他の構成は図1に示した実施形態1と同様とする。
化にあたっては、対数の底の値は何でも良いが、底が大
きい程ダイナミックレンジが大きくなる。但し、あまり
大きな底での変換を行うと、真値の値が大きい時に分解
能によっては、真値同士の比較にあたって、その大小の
区別ができなくなる場合があるので、注意が必要であ
る。
3としてのサーチ装置の構成例が示される。この実施形
態2は、実施形態1における非線形処理方法の具体例と
して、相関器出力(真値)に対して対数化およびn乗根
による処理を行うよう構成すると共に、対数変換後の相
関器出力値(対数値)を巡回積分することで遅延プロフ
ァイルを生成するようにしたものである。
ボル長のタップ数を持つ整合フィルタ(MF)4を使用
しており、この整合フィルタ4は真値により相関値を出
力する。また、実施形態1における非線形処理部2が対
数変換部5に置き換えられている。整合フィルタ4の相
関器出力値(真値)はこの対数変換部5で対数値に対数
変換され、その後、この相関器出力値(対数値)は対数
加算部6により遅延プロファイルメモリ7の格納データ
と対数加算(対数同士の加算)されることで、決められ
た回数分の巡回積分が行われて、遅延プロファイルメモ
リ7において遅延プロファイルが生成される。
ァイルメモリ7に格納する相関値データ(遅延プロファ
イル)等として、相関器出力値を真値で扱う場合と同等
のダイナミックレンジを必要とする場合でも、対数変換
後の相関器出力値(対数値)のビット数を減らすことが
でき、よって回路規模が小さくなる。
4としてのサーチ装置の構成が示される。この実施形態
4は、図3に示すようにパイロット信号(既知データ)
が情報データの間に等間隔で挿入されている信号フォー
マットの入力信号に対して拡散コード系列の入力タイミ
ングのサーチを行うものである。
は、4つのパイロット信号P1〜P4で1つのパイロッ
トブロックが構成されており、このパイロットブロック
が情報データを挟んで等間隔に連続して配置されている
ものであり、例えば各パイロット信号P1、P2、P
3、P4間の時間間隔は125μS、各パイロットブロ
ック間の時間間隔は625μSとなっている。かかる信
号フォーマットでは、1つのパイロットブロック内の各
パイロット信号P1、P2、P3、P4では時間間隔が
小さいため位相回転等の影響が少ないのでこれらを電圧
加算(振幅合成)して1つの相関値データとすることが
できるが、各パイロットブロック間では時間間隔が大き
いため位相回転等の影響を受ける可能性があるので、各
パイロットブロック同士のデータは電圧加算することは
適当でなく、そのため2乗演算して電力値に変換して電
力加算とすることが必要である。
フォーマットの入力信号に対して、連続するパイロット
信号P1〜P4から相関値を検出し電圧加算を行って相
関器出力値(真値)とする。そして、情報データを挟ん
だパイロットブロック同士では、各パイロットブロック
の相関器出力値(真値)に対して2乗演算を施して電力
値に変換した後に、それら各パイロットブロックの相関
器出力値の2乗値同士を加算(電力加算)する。このよ
うに、連続するパイロット信号の相関値の電圧加算(振
幅合成)を行うことにより大幅にS/Nの向上が図れ、
そのため、巡回積分の回数を減らすことや、受信レベル
がより低着信の状態においてサーチ動作が可能となる。
サーチ動作を実現するものある。図3の信号フォーマッ
トの例では4シンボルのパイロット信号P1〜P4が連
続しているので、実施形態4の相関器である整合フィル
タ8では4シンボルの電圧加算(振幅合成)を行って相
関器出力値として出力するよう構成してある。
出力値に対して、連続しないパイロットブロックとの電
力加算のために、乗算器9で2乗演算を施して電力値に
変換する。この2乗演算により電力値データのビット数
が増大することになるが、本発明では、この電力値に対
してさらに対数変換部5で常用対数変換処理を行って常
用対数化を行い、それにより電力値データのビット数の
削減を実行している。
16ビット幅であった場合は、2乗演算によリ32ビッ
トになり、このビット数の増大による回路規模の増大や
処理速度の低下などその後の回路部分におけるインパク
トはかなり大きいと言える。しかし、この実施形態4の
ように常用対数化を行うと、32ビットと同じダイナミ
ックレンジをわずか8ビット(但し、分解能を0.37
5dBとした場合)で実現することができる。
3と同様に、対数加算部7と遅延プロファイルメモリ7
を用いて巡回積分し、その結果として得られる遅延プロ
ファイルは遅延プロファイルメモリ7に格納する。
5としてのサーチ装置の構成が示される。実施形態4に
おいては、1つのパイロットブロックにおける連続する
パイロット信号P1〜P4から相関値を検出して電圧加
算を行い、さらに情報データを挟んだパイロットブロッ
ク同士では2乗演算を施してそれらの2乗演算データ同
士は電力加算としているが、この実施形態5(図5)は
連続するパイロット信号P1〜P4に対して、実施形態
4での電圧加算に換えて、絶対値加算(各パイロット信
号P1〜P4の相関値の絶対値を求めて加算)を行い、
情報データを挟んだパイロットブロック同士では、実施
形態4と同様に、2乗演算を施して電力加算とするもの
である。
器出力値を、実施形態4と同様に、電力値に変換した後
で、対数変換部5により対数化を行い、データのビット
数の削減を実行している。
6としてのサーチ装置が示される。実施形態4の構成で
は、相関器出力値を2乗演算後に対数化しているが、図
6に示すように、この実施形態6の構成では、整合フィ
ルタ8の相関器出力値をまず対数変換部10で対数変換
し、その変換された相関器出力値(対数値)に対してビ
ットシフトを行うことで電力値に変換している。このよ
うに、整合フィルタ8での電圧加算(振幅合成)後すぐ
にその相関器出力値の対数化を行うと、真値の2乗演算
は対数では単純な2倍演算となりこの2倍演算はビット
シフトのみで実現できるので、電力値の演算をビットシ
フトで実現可能となる。よって、本構成により真値の2
乗演算という回路規模や動作速度的にも非常に不利な演
算を、ビットシフトのみを行う単純な回路で実現できる
ため、回路規模の大幅な削減が可能となる。
7としてのサーチャ装置の構成が示される。図8はこの
実施形態7のサーチャ装置が適用されるCDMA線形受
信装置を示すものであり、AGC(自動利得制御)機能
を備えている。
波数を除く帯域フィルタ、52は無線受信波を線形増幅
する線形増幅器、53は無線受信波を中間周波数帯へ変
換する周波数変換器、54は中間周波数帯におけるAG
C(自動利得制御)を行うための可変減衰器、55は受
信波をIチャネルとQチャネルに復調する直交復調器、
56と57はIチャネルデータとQチャネルデータとを
それぞれA/D変換して逆拡散部に出力するA/D変換
器、58はIチャネルデータとQチャネルデータとの振
幅値に基づいて可変減衰器54のゲイン(減衰率)を制
御するための制御電圧を発生するAGC制御部、59は
IチャネルデータとQチャネルデータを入力信号として
受信波の拡散コード系列の同期をとるためのタイミング
検出をするサーチ装置である。
A/D変換器56、57のダイナミックレンジを十分生
かすために、A/D変換器56、57への入力を一定に
する目的でAGC機能を有しており、この構成例では中
間周波数(lF)帯においてIF−AGCを有している
構成としている。すなわち、このAGC機能では、A/
D変換器56、57の出力値のレベルをAGC制御部5
8で検出し、この出力レベルが無線受信波の受信レベル
の大小にかかわりなくほぼ一定になるように、可変減衰
器54のゲインを調整している。
号は、AGC機能のゲインを可変することで一定レベル
となったものが入力されている。この結果、AGCを持
つ受信装置におけるサーチ装置59の相関器出力値は、
仮に相関値が同じ値であったとしても、その相関値を検
出した時の可変減衰器54のゲインが異なっている場合
には、実質的には同じ大きさの相関値とはいえないこと
になる。
N比の向上を目的として巡回積分を行っているが、この
積分動作を行う際の相関値を求めた時のAGCのゲイン
がそれぞれ違っている可能性があり、よってこの積分動
作を行う際には、AGCのゲインの違いをキャンセルす
る必要がある。すなわち、可変減衰器54で受信波に乗
じたゲイン値で相関値を除算することで、相関値からA
GCの影響をなくしている。このように、このゲインの
キャンセル動作のためには、相関値を真値で扱う場合に
は、通常、乗算および除算が必要となる。一方、このキ
ャンセル動作のための乗算および除算演算は、相関値を
対数化することで加減算にすることができる。
ゲインのキャンセル機構を備えたサーチ装置である。図
8において、入力信号は前述した4シンボル分の整合フ
ィルタ8に入力され、その相関器出力値は対数変換&2
乗演算部10で対数変換され更に2乗演算されて、AG
Cゲインのキャンセルを行うキャンセル部12に入力さ
れる。このキャンセル部では、相関器出力値の2乗値
(対数)に対してAGCのゲイン(対数)を加減算する
ことで、前述した真値における乗除算を実現して、相関
値におけるAGCゲインの影響をキャンセルしている。
このキャンセル部12の出力は対数加算部6に入力され
て、遅延プロファイルメモリ7の格納データと巡回積分
されて遅延プロファイルが生成され、これが遅延プロフ
ァイルメモリ7に格納される。13は制御電圧/ゲイン
変換部であり、この変換部13はAGC制御部58から
のIF−AGC制御電圧をIF−AGCゲインに変換し
てキャンセル部12に入力する。
におけるAGCゲインの影響を除去したうえで相関値の
巡回積分を行うようにしているので、受信装置の持つA
GC機能のためにサーチ装置の動作が望ましくない影響
を受けることを防止できる。さらに、相関器出力値を対
数化してからAGCゲインのキャンセル演算を行ってい
るので、その演算を単純な加減算で実現でき、よって回
路規模、消費電力の削減が図られている。
8としてのサーチ装置が示される。前述してきた本発明
によるサーチ装置の構成では、相関器出力値の対数変換
回路および対数加算回路が必要となる.これら変換およ
び演算動作は通常の加減算や乗除算で実現しにくいもの
である。そこで図9に示す実施形態8では、メモリテー
ブルを用いてこれらの演算処理を行うようにしている。
からの相関器出力値(真値)を変換テーブル14に入力
する。この変換テーブル14は、相関器出力値(真値)
の各値に対してその値を対数変換かつ2乗演算した値を
対応テーブルの形で予め対応づけて記憶したメモリから
なり、整合フィルタ8からの相関器出力値(真値)をア
ドレス入力として、その相関器出力値に対応した変換値
(対数)を対数加算テーブル15に出力する。この対数
加算テーブル15もまた、変換テーブル14からの相関
値(対数)と遅延プロファイルメモリ7からの出力(対
数)との各組合せに対して、その両者の対数加算値を対
応テーブルの形で予め対応づけて記憶したメモリからな
り、変換テーブル14からの相関値(対数)と遅延プロ
ファイルメモリ7からの出力(対数)とをアドレス入力
として、その対数加算値をデータ出力するようになって
いる。
態9として、上述した各サーチ装置に用いられる対数変
換&2乗演算を行う変換部分の構成例が示される。上述
の実施形態8のメモリテーブルを用いて対数変換を行う
方法は、装置を比較的簡単に実現できる方法として有用
ではあるが、一方、メモリの回路規模および動作速度の
点においては不利である。そこで、この実施形態9では
図10に示す構成でロジックによる対数変換を行わせて
いる。
ルタ出力(真値の振幅値)を8ビットの電力値(対数)
に変換する回路の構成例であり、256個の比較器32
1 〜32256 と256個の定数テーブル(図示しない)
により構成されている。
トの真値データ)を絶対値変換部31に入力してその絶
対値を求め、その絶対値出力を比較器321 〜32256
のA入力端子に入力する。各比較器321 〜32256 の
B入力端子には、定数テーブル(図示しない)からそれ
ぞれ定数X1 〜X256 が入力されている。各比較器32
1 〜32256 はA入力とB入力の大小比較を行って、A
入力がB入力よりも大きいときに“1”を加算器33に
出力する。加算器33は各比較器321 〜32 256 から
の“1”出力を加算して、2乗演算した相関値を対数値
として出力する。
6ビットの真値)を2乗演算した値を、対数変換後のデ
ータ幅である8ビットに対応する256ステップの対数
値に変換する際における、各ステップに対応する真値の
閾値(ステップの上限値)に対応するものであり、この
ステップは相関器出力値が小さい時はステップ幅(真
値)が小さく、相関器出力値が大きくなるに従って対数
関数的にステップ幅(真値)が大きくなっている。具体
的には、この実施形態9の構成では、0.4dB/ステッ
プとして102dBのダイナミックレンジを持つようにし
ている。
形態10として、上述したサーチ装置に用いられる対数
変換&2乗演算を行う変換部分の他の構成例が示され
る。上述の実施形態9の構成では、対数化の精度を上げ
るためには、対数化したデータのビット数分の数だけ比
較器が必要となる。そこで、図11に示すように、比較
器の数をほぼ半分の(128+1)個にし、最上段の比
較器34により、入力された相関器出力値(真値)が対
数値の半分(Y128 )より上か下かの判断を行わせ、そ
の結果により各比較器321 〜32256 のB入力端子に
入力する定数X1 〜X128 を選択器36により選択す
る。また、比較器34により対数値の上半分と判断され
た場合には、選択器35で対数値128を選択して加算
器38により加算器37の出力(対数値)に加算し、一
方、対数値の下半分と判断された場合には加算する対数
値を0とすることで、0〜255の数値範囲の対数値出
力を実現している。
値)を対数幅の間隔(例えば0.4dB/ステップ)でY
0 〜Y255 の256ステップに分け、入力された相関器
出力値(真値)が対数値の下半分であった場合にはY0
〜Y127 を、また上半分であった場合にはY128 〜Y
255 をそれぞれ定数X1 〜X128 として用いるものであ
る。
施形態9に比べて比較器の数がほぼ半分になる。
基づくものであり、相関器出力値(真値)を4分割して
比較する定数を選択するようにし、比較器の数を前述の
実施形態9に比べてほぼ1/4にしたものである。
相関器出力値が4分割した範囲の何れに属するかを判断
し、その判断結果に応じて、比較器321 〜3263に入
力する定数X1〜X63の値を切り換えるとともに、加算
器39の出力値に加算する対数値を選択器41で0、6
4、128、192の中から選択する。また4分割した
各範囲での相関器出力値を比較器321 〜3263で検出
して、加算器39で加算して対数値とし、それに前述の
対数値0、64、128または192を加算すること
で、最終的な0〜255の範囲の対数値出力を得る。
の実施形態11を説明するための図であり、図13は対
数加算アルゴリズムの例を示し、図14はこの対数加算
アルゴリズムの原理を説明するためのテーブルである。
て対数加算を行う方式では、メモリの回路規模および動
作速度の点において不利である。そこで、この実施形態
11では、図13に示すアルゴリズムに従い対数加算を
行わせるものである。
て対数化を行っている場合(0.4dBの分解能の場
合)、対数加算では、ある値A(dB)とある値B(dB)
を加算した場合、AとBとの値の差が12.8dBより大
きかった場合、加算結果はほぼ大きい方の値と同じにな
ってしまう。よってAとBとの値の差Δが12.8dB
(32)より小さい時のみ、その差Δがいくつかを計算
し、その差Δに応じて決められる定数δを大きい値の方
に加算してやれば良い。
り、この図14の表によれば、A(dB)とB(dB)の差
Δ(dB)の大きさに応じて、所定の定数δをAとBのう
ちの大きい方に加算することで、A+B(dB)の値を求
めることができることが分かる。なお、この表中の括弧
( )中の値はハードウェア上の値を表しており、1ス
テップ=0.4dBである。
Bの大小比較を行い(ステップS1)、例えばA>Bの
時には、その差Y(=ΔdB)をY=A−Bで求め(ステ
ップS2)、この差Yが32以上であれば、大きい方の
値Aを加算結果の対数値C(=A+B)とし、32以下
であれば、その値に応じて、大きい方の値Aに所定の定
数δを加算して、加算結果の対数値Cとする(ステップ
S7〜S14)。また、A=Bの時には、AまたはBに
8を加算して、加算結果の対数値Cとする(ステップS
3)。また、A<Bの時には、大きい方の値としてBを
用いることを除いては上述のステップS2、S5〜S1
4と同様のことを行って、加算結果の対数値Cを求める
(ステップS4、S15〜S24)。
ぞれ本発明の実施形態12として、上述したサーチ装置
に用いられる対数加算を行う回路部分を、ロジック回路
による対数加算で行う回路で構成する場合の例が示され
る。これらの回路は、図13のアルゴリズムを実際のハ
ードウェア構成にしたものである。図15と図16の回
路は基本的には同じものであるが、図15の構成の方が
若干複雑な構成となるが、持つメモリの量(256ビッ
ト)が少なく、図16の方が構成が単純であるが図15
の構成より若干メモリ量(2048ビット)が増える構
成となっている。いずれの構成にしても回路規模は小規
模ですむものである。
は、図13におけるステップS1の大小比較を比較器6
1で行い、その比較結果に応じて、スイッチ部62で、
入力信号AとBがA>BであればA=X、B=Yに、A
<BであればA=Y、B=Xとなるように、その出力を
切り換えることで、ステップS5〜S14とステップS
15〜S24との流れの切り換えに相当する処理を行っ
ている。そして、減算器63で入力AとBの差をとる
(ステップS5、S4に相当する処理)。この差が32
より大きければ、AとBのうちの大きい方(=X)を加
算結果(A+B)dBとして出力するようスイッチ65、
69を切り換える。この差が32以下であればその差の
値(0〜31)に応じてROM67から定数δを読み出
し、これを入力AとBのうちの大きい方(=X)に加算
器60で加算して加算結果(A+B)dBとして出力する
ようスイッチ65、69を切り換える。また、A=Bで
ある時には入力Aに加算器68で8を加算した値を選択
して加算結果(A+B)dBとして出力するようスイッチ
69を切り換える。
述の減算器63以降の処理を行う回路部分をROMテー
ブル71に置き換えて処理を行っているものである。
ャー機能においてそのダイナミックレンジを犠牲にする
ことなくビット数を減らすことが可能となり、回路規
模、動作速度および消費電力の点で有利なサーチャーを
実現することができる。
例を示す図である。
例を示す図であり、相関器として整合フィルタを用い巡
回積分を行わせた時の構成例である。
用いる信号フォーマット例を示す図である。
例を示す図であり、パイロット信号相関値の電圧加算を
行う構成例である。
例を示す図であり、パイロット信号相関値の絶対値合成
を行う構成例である。
例を示す図であり、ビットシフトによる電力値変換を行
う構成例である。
例を示す図であり、IF−AGCゲインのキャンセル機
能付きサーチ装置の構成例である。
す図である。
例を示す図であり、対数変換部分をメモリテーブルとし
た構成倒である。
ける対数変換部分の構成例を示す部分であり、ロジック
による対数変換を行う構成例1である。
おける対数変換部分の他の構成例を示す部分であり、ロ
ジックによる対数変換を行う構成例2である。
おける対数変換部分のまた他の構成例を示す部分であ
り、ロジックによる対数変換を行う構成例3である。
おける対数加算処理のアルゴリズム例を示す図である。
おける対数加算処理のアルゴリズムを説明するためのテ
ーブルであり、0.4dBステップでの対数加算例(AdB
+BdB)を示している。
おける対数加算器の構成例を示すものであり、図13の
対数加算アルゴリズムをハードウェア・ロジック回路で
実現した場合の構成例1である。
おける対数加算器の他の構成例を示すものであり、図1
3の対数加算アルゴリズムをハードウェア・ロジック回
路で実現した場合の構成例2である。
ための図である。
タ) 5 対数変換部 6 対数加算部 8 4シンボル分の整合フィルタ 9 電力変換部 11 ビットシフト回路 12 AGCゲインのキャンセル部 13 IF−AGCの制御電圧/ゲイン変換部 14 対数変換・電力変換テーブル 15 対数加算テーブル 31 絶対値変換部 32、34 比較器 33、37、38、39、40 加算器 35、36、41、42 選択器 51 帯域フィルタ 52 線形増幅器 53 ミキサ(周波数変換器) 54 AGC用の可変減衰器 55 直交復調器 56、57 A/D変換器 58 AGC制御部 59 サーチャー(サーチ装置) 60、68 加算器 61、64 比較器 62 スイッチ部 63 減算器 66 符号反転器 67 ROM 65、69 セレクタスイッチ 71 ROM
Claims (14)
- 【請求項1】拡散コード系列でスペクトル拡散された受
信信号について該拡散コード系列の相関をとる相関器
と、この相関器出力値もしくはそれに相応する値をより
小さいデータ幅の値に非線形変換して相関値情報とする
非線形変換手段とを備え、該非線形変換された相関値情
報を用いて受信信号中の拡散コード系列との同期タイミ
ングのサーチ処理を行うように構成されたCDMA受信
装置のサーチ装置。 - 【請求項2】拡散コード系列でスペクトル拡散された受
信信号について該拡散コード系列の相関をとる相関器
と、この相関器出力値をより小さいデータ幅の値に非線
形変換して相関値情報とする非線形変換手段とを備え、
該非線形変換された相関値情報を用いて受信信号中の拡
散コード系列との同期タイミングのサーチ処理を行うよ
うに構成されたCDMA受信装置のサーチ装置。 - 【請求項3】拡散コード系列でスペクトル拡散された受
信信号について該拡散コード系列の相関をとる相関器
と、この相関器出力値をより小さいデータ幅に非線形変
換された値による電力値へ変換して相関値情報とする変
換手段とを備え、該非線形変換された相関値情報を用い
て受信信号中の拡散コード系列との同期タイミングのサ
ーチ処理を行うように構成されたCDMA受信装置のサ
ーチ装置。 - 【請求項4】拡散コード系列でスペクトル拡散された受
信信号について該拡散コード系列の相関をとる相関器
と、この相関器出力値を電力値に変換する電力値変換手
段と、該電力値に変換された相関器出力値をより小さい
データ幅の値に非線形変換して相関値情報とする非線形
変化手段とを備え、該非線形変換された相関値情報を用
いて受信信号中の拡散コード系列との同期タイミングの
サーチ処理を行うように構成されたCDMA受信装置の
サーチ装置。 - 【請求項5】拡散コード系列でスペクトル拡散された受
信信号について該拡散コード系列の相関をとる相関器
と、該相関器出力値をより小さいデータ幅の値に非線形
処理する非線形処理手段と、該非線形処理された相関器
出力値を電力値に変換して相関値情報とする電力値変換
手段とを備え、該電力変換された相関値情報を用いて受
信信号中の拡散コード系列との同期タイミングのサーチ
処理を行うように構成されたCDMA受信装置のサーチ
装置。 - 【請求項6】該非線形変換手段による非線形変換は、入
力信号値をその入力信号値よりも小さいデータ幅の値に
対数化する処理である請求項1〜5のいずれかに記載の
CDMA受信装置のサーチ装置。 - 【請求項7】該非線形変換手段による非線形変換は、入
力信号値をその入力信号値よりも小さいデータ幅の値に
常用対数化する処理であり、 該電力値変換手段は真値の2乗演算を対数値のビットシ
フトにより実現するものである請求項4記載のCDMA
受信装置のサーチ装置。 - 【請求項8】該相関器は複数シンボル分の整合フィルタ
を使用してそれら複数シンボルの相関値を振幅合成また
は絶対値合成して相関器出力値とするように構成した請
求項1〜7のいずれかに記載のCDMA受信装置のサー
チ装置。 - 【請求項9】受信信号の信号フォーマットは、既知デー
タである複数シンボルのパイロット信号が情報データ中
に周期的に挿入されているものであり、 該相関器は複数シンボル分の整合フィルタを使用してそ
れら複数シンボルの相関値を振幅加算または絶対値加算
して相関器出力値とするように構成したものであり、 該相関器における振幅合成または絶対値合成により受信
信号中の隣り合うパイロット信号に対しては真値におい
て加算し、 情報データを挟んだパイロット信号のブロック同士にお
いては2乗演算による電力変換を施して、対数加算手段
で電力加算による巡回積分を行わせるように構成した請
求項3〜5のいずれかに記載のCDMA受信装置のサー
チ装置。 - 【請求項10】適用されるCDMA受信機が受信信号の
自動利得制御機能を備えており、 相関値情報を用いて受信信号中の拡散コード系列との同
期タイミングのサーチ処理を行うにあたって、S/N比
の向上を図るために相関値情報の巡回積分を行うように
構成されており、 この巡回積分の際に受信信号を自動利得制御したゲイン
を用いて、相関値情報に対して対数による加減算をする
ことで、相関値情報における自動利得制御の影響をキャ
ンセルするようにした請求項1〜5のいずれかに記載の
CDMA受信装置のサーチ装置。 - 【請求項11】前記の非線形変換および/または電力値
変換の演算をメモリテーブルを用いて処理するように構
成した請求項1〜5のいずれかに記載のCDMA受信装
置のサーチ装置。 - 【請求項12】該非線形変換手段は、複数の比較器であ
って対数値のステップ幅で段階分けされた閾値がそれぞ
れ入力されて、入力信号を該閾値と比較するものと、そ
れら比較器の出力信号を加算する加算器とを含み構成さ
れる請求項1〜5のいずれかに記載のCDMA受信装置
のサーチ装置。 - 【請求項13】該非線形変換手段は、真値による入力信
号をN分割して、入力された入力信号がそのいずれの範
囲に属するかを判断する判断手段と、その判断結果に応
じて各比較器に入力する閾値を切り換える切換え手段
と、その判断結果に応じて加算器の出力信号に所定の対
数値を加算する加算手段とを更に備えた請求項12記載
のCDMA受信装置のサーチ装置。 - 【請求項14】相関値情報を用いて受信信号中の拡散コ
ード系列との同期タイミングのサーチ処理を行うにあた
って相関値情報の巡回積分を行う場合に用いる対数加算
を、加算される2つの対数値の差を求め、その差の値に
相応する値を該2つの対数値のうちの大きい方に加算し
て加算結果とすることで行うようにした請求項1〜5の
いずれかに記載のCDMA受信装置のサーチ装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24815298A JP3695732B2 (ja) | 1998-09-02 | 1998-09-02 | Cdma受信装置のサーチ装置 |
US09/387,675 US6754256B1 (en) | 1998-09-02 | 1999-08-31 | Searcher for CDMA receiver apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24815298A JP3695732B2 (ja) | 1998-09-02 | 1998-09-02 | Cdma受信装置のサーチ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000078057A true JP2000078057A (ja) | 2000-03-14 |
JP3695732B2 JP3695732B2 (ja) | 2005-09-14 |
Family
ID=17174003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24815298A Expired - Fee Related JP3695732B2 (ja) | 1998-09-02 | 1998-09-02 | Cdma受信装置のサーチ装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6754256B1 (ja) |
JP (1) | JP3695732B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004242189A (ja) * | 2003-02-07 | 2004-08-26 | Nippon Telegr & Teleph Corp <Ntt> | 伝送モード選択方法および無線通信装置 |
US6968197B2 (en) | 2000-04-06 | 2005-11-22 | Ntt Docomo, Inc. | Apparatus and method for acquisition of communication quality |
US7822151B2 (en) | 2005-05-25 | 2010-10-26 | Panasonic Corporation | Reception device |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6704348B2 (en) * | 2001-05-18 | 2004-03-09 | Global Locate, Inc. | Method and apparatus for computing signal correlation at multiple resolutions |
US6882634B2 (en) * | 2000-04-07 | 2005-04-19 | Broadcom Corporation | Method for selecting frame encoding parameters to improve transmission performance in a frame-based communications network |
EP1195914B1 (en) * | 2000-07-03 | 2007-03-14 | Mitsubishi Denki Kabushiki Kaisha | Timing correcting device and timing correcting method |
US7995682B2 (en) * | 2001-05-18 | 2011-08-09 | Broadcom Corporation | Method and apparatus for performing signal processing using historical correlation data |
US7006556B2 (en) | 2001-05-18 | 2006-02-28 | Global Locate, Inc. | Method and apparatus for performing signal correlation at multiple resolutions to mitigate multipath interference |
US7567636B2 (en) * | 2001-05-18 | 2009-07-28 | Global Locate, Inc. | Method and apparatus for performing signal correlation using historical correlation data |
US7769076B2 (en) | 2001-05-18 | 2010-08-03 | Broadcom Corporation | Method and apparatus for performing frequency synchronization |
US7190712B2 (en) * | 2001-05-18 | 2007-03-13 | Global Locate, Inc | Method and apparatus for performing signal correlation |
KR101056365B1 (ko) * | 2004-02-28 | 2011-08-11 | 삼성전자주식회사 | 비트 다운 스케일링 방법 및 장치, 지피에스 동기포착방법및 지피에스 수신장치 |
JP6361433B2 (ja) * | 2014-10-02 | 2018-07-25 | 富士通株式会社 | 周波数検出回路及び受信回路 |
JP6839354B2 (ja) * | 2017-02-03 | 2021-03-10 | 富士通株式会社 | Cdr回路及び受信回路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5608722A (en) * | 1995-04-03 | 1997-03-04 | Qualcomm Incorporated | Multi-user communication system architecture with distributed receivers |
CN1078988C (zh) * | 1995-06-13 | 2002-02-06 | Ntt移动通信网株式会社 | Cdma解调装置 |
JPH10209919A (ja) * | 1997-01-21 | 1998-08-07 | Sony Corp | 受信装置及び受信方法、並びに携帯電話システムの端末装置 |
US6249542B1 (en) * | 1997-03-28 | 2001-06-19 | Sirf Technology, Inc. | Multipath processing for GPS receivers |
JPH1141141A (ja) * | 1997-05-21 | 1999-02-12 | Mitsubishi Electric Corp | スペクトル拡散信号受信方法及びスペクトル拡散信号受信装置 |
EP1029398B1 (en) * | 1997-10-10 | 2009-11-25 | QUALCOMM Incorporated | Multi-layered pn code spreading in a multi-user communications system |
US6363105B1 (en) * | 1998-02-17 | 2002-03-26 | Ericsson Inc. | Flexible sliding correlator for direct sequence spread spectrum systems |
US6421371B1 (en) * | 1998-11-17 | 2002-07-16 | Ericsson Inc. | Modulation sequence synchronization methods and apparatus employing partial sequence correlation |
-
1998
- 1998-09-02 JP JP24815298A patent/JP3695732B2/ja not_active Expired - Fee Related
-
1999
- 1999-08-31 US US09/387,675 patent/US6754256B1/en not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6968197B2 (en) | 2000-04-06 | 2005-11-22 | Ntt Docomo, Inc. | Apparatus and method for acquisition of communication quality |
JP2004242189A (ja) * | 2003-02-07 | 2004-08-26 | Nippon Telegr & Teleph Corp <Ntt> | 伝送モード選択方法および無線通信装置 |
US7822151B2 (en) | 2005-05-25 | 2010-10-26 | Panasonic Corporation | Reception device |
US8121227B2 (en) | 2005-05-25 | 2012-02-21 | Panasonic Corporation | Reception device |
Also Published As
Publication number | Publication date |
---|---|
US6754256B1 (en) | 2004-06-22 |
JP3695732B2 (ja) | 2005-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000078057A (ja) | Cdma受信装置のサーチ装置 | |
KR100220140B1 (ko) | 씨디엠에이 전송 시스템의 확산 스펙트럼 코드를 초기 동기시키 기 위한 장치 및 방법 | |
KR100390562B1 (ko) | 다중액세스통신시스템에사용되기위한확산스펙트럼복조장치,복조방법,및확산스펙트럼신호의복수개인스턴스를복조하기위한집적회로 | |
CA2281733C (en) | Rake receiver for direct spreading cdma transmission | |
US6088583A (en) | Automatic gain control circuit | |
KR960006320A (ko) | 적응 임계치를 이용한 의사잡음코드 동기장치 | |
US6301294B1 (en) | Spread spectrum communication device | |
JP3471756B2 (ja) | Cdma通信システムの非直交雑音測定装置及び方法 | |
EP0945995A2 (en) | RAKE receiver with adaptive delay profile measurement | |
JP2005295378A (ja) | 超音波デジタル通信装置 | |
JP3943305B2 (ja) | スペクトル拡散受信装置、およびスペクトル拡散受信方法 | |
US6738448B1 (en) | Transmitter and receiver for multi-rated delay multiplexing direct spread spectrum communication system, and multi-rated delay multiplexing direct spread spectrum communication system | |
JP2002290254A (ja) | ダイレクトコンバージョン受信機 | |
JP6906966B2 (ja) | 信号検出回路及び信号検出方法 | |
JP2914312B2 (ja) | 同期捕捉回路 | |
CA2245879A1 (en) | Multichannel receiver using analysis by synthesis | |
US7054355B2 (en) | Spread spectrum signal processing apparatus and spread communication system | |
JP2004023361A (ja) | データ受信装置及びデータ復号方法 | |
JP3030230B2 (ja) | 拡散通信システムの受信装置 | |
JP3029389B2 (ja) | レイク方式の復調装置 | |
JP3679015B2 (ja) | Cdma方式の受信装置 | |
JPH10173626A (ja) | 直接拡散cdma伝送方式の受信装置 | |
JPH11298376A (ja) | 受信装置、及び受信方法 | |
JP4829155B2 (ja) | Cdma方式の基地局の受信装置及び受信方法 | |
JP4967870B2 (ja) | Cdma受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050315 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050621 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050627 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080708 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130708 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |