JP2000077726A - 半導体素子とその製造方法 - Google Patents

半導体素子とその製造方法

Info

Publication number
JP2000077726A
JP2000077726A JP25941598A JP25941598A JP2000077726A JP 2000077726 A JP2000077726 A JP 2000077726A JP 25941598 A JP25941598 A JP 25941598A JP 25941598 A JP25941598 A JP 25941598A JP 2000077726 A JP2000077726 A JP 2000077726A
Authority
JP
Japan
Prior art keywords
substrate
layer
emitting diode
electrode
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25941598A
Other languages
English (en)
Other versions
JP4236738B2 (ja
Inventor
Tahei Yamaji
太平 山路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiwa Electric Mfg Co Ltd
Original Assignee
Seiwa Electric Mfg Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiwa Electric Mfg Co Ltd filed Critical Seiwa Electric Mfg Co Ltd
Priority to JP25941598A priority Critical patent/JP4236738B2/ja
Publication of JP2000077726A publication Critical patent/JP2000077726A/ja
Application granted granted Critical
Publication of JP4236738B2 publication Critical patent/JP4236738B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【目的】 基板に絶縁性又は高抵抗のものを用いたとし
ても、従来のように組立装置や副材料に専用品を必要と
せず、放熱性に優れた半導体素子とする。 【構成】 発光ダイオード素子１０００は、Ａｌ2 Ｏ3
からなる絶縁性の基板１１００の上にＮ層１１０、活性
層１１２０、Ｐ層１１３０、Ｐ側透明電極層１１４０等
の各層が積層されて構成されている。そして、Ｎ層１１
１０の一部が露出されている。Ｎ層１１１０には、半導
体素子の表面側に露出した電極としてのオーミックコン
タクト部１１８０が形成されている。基板１１００は、
裏面側に導電性を有する裏面側ボンディングパッド部１
１６０が全面にわたって形成されている。そして、裏面
側ボンディングパッド部１１６０と、オーミックコンタ
クト部１１８０とは、発光ダイオード素子１０００の側
面に形成された導電性膜１１７０によって電気的に接続
されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、絶縁性又は高抵抗
の基板の上に各層が積層されてなる半導体素子と、その
製造方法とに関する。
【０００２】
【従来の技術】半導体素子としての発光ダイオード素子
３０００のうち、ＧａＮ系のものは、図１２に示すよう
に、Ａｌ2 Ｏ3 （サファイヤ）やＳｉＣ（シリコンカー
バイド）等の絶縁性又は高抵抗の基板３１００の上にＮ
層３１１０、活性層３１２０、Ｐ層３１３０、透明電極
層３１４０等の各層を積層することによって構成されて
いる。このような発光ダイオード素子３０００では、基
板３１００の下面側に電極を形成することはできないの
で、発光ダイオード素子３０００の表面側に２つの電極
３１５１、３１５２を形成するようにしている。すなわ
ち、透明電極層３１４０の上に一方の電極３１５１が、
露出されたＮ層３１１０の上に他方の電極３１５２がそ
れぞれ形成されている。
【０００３】このように表面側に２つの電極３１５１、
３１５２が形成された発光ダイオード素子３０００は、
図１３に示すように、リードフレーム３３００Ａ、３３
００Ｂに、ダイボンディングされる。図１３（Ａ）に示
すタイプであると、電極３１５１、３１５２が形成され
た表面側をリードフレーム３３００Ａに向けて、すなわ
ち発光ダイオード素子３０００を逆立ちさせて、各電極
３１５１、３１５２をバンプ３３３１Ａ、３３３２Ａを
介してリードフレーム３３００Ａの第１接続部３３１０
Ａ及び第２接続部３３２０Ａに接続する。
【０００４】また、図１３（Ｂ）に示すタイプである
と、発光ダイオード素子３０００を第１接続部３３１０
Ｂにダイボンディングし、２つの電極３１５１、３１５
２をボンディングワイヤ３３３１Ｂ、３３３２Ｂで第１
接続部３３１０Ｂ及び第２接続部３３２０Ｂに接続す
る。
【０００５】これは、発光ダイオード素子３０００に限
らず半導体レーザ素子４０００の場合でも同様である。
半導体レーザ素子４０００は、図１４に示すように、Ａ
ｌ2 Ｏ3 （サファイヤ）やＳｉＣ（シリコンカーバイ
ド）等の絶縁性又は高抵抗の基板４１００の上にＮ層４
１１０、活性層４１２０、Ｐ層４１３０、絶縁層４１４
０等の各層を積層することによって構成されている。こ
のような半導体レーザ素子４０００では、基板４１００
の下面側に電極を形成することはできないので、半導体
レーザ素子４０００の表面側に２つの電極４１５０、４
１６０を形成するようにしている。すなわち、絶縁層４
１４０から溝４１４１を介して露出したＰ層４１３０の
上に一方の電極４１５０が、露出されたＮ層４１１０の
上に他方の電極４１６０がそれぞれ形成されている。
【０００６】このように構成された半導体レーザ素子４
０００は、チップキャリア４３００にダイボンディング
されるが、図１５（Ａ）に示すタイプであると、電極４
１５０、４１６０が形成された表面側をチップキャリア
４３０に向けて、すなわち半導体レーザ素子４０００を
逆立ちさせて、各電極４１５０、４１６０をバンプ４３
１０、４３２０を介してチップキャリア４３００のパッ
ドに接続する。
【０００７】また、図１５（Ｂ）に示すタイプである
と、半導体レーザ素子４０００をチップキャリア４３０
０にダイボンディングし、２つの電極４１５０、４１６
０をボンディングワイヤ４３３０、４３４０で各パッド
に接続する。
【０００８】なお、ＧａＡｓ系、ＧａＰ系の低抵抗基板
を用いた発光ダイオード素子或いは半導体レーザ素子で
あれば、基板の下面側に電極を形成することは可能であ
る。
【０００９】
【発明が解決しようとする問題】しかしながら、上述し
たような発光ダイオード素子３０００や半導体レーザ素
子４０００には以下のような問題点がある。まず、発光
ダイオード素子３０００では、表面側に２つの電極３１
５１、３１５２が形成されているために、基板の下面側
に１つの電極を形成することができる低抵抗基板である
ＧａＡｓ系、ＧａＰ系の発光ダイオード素子の評価のた
めの装置や、組立のための装置を使用することができ
ず、専用品が必要となる。また、リードフレーム等の副
材料にも専用品が必要となる。
【００１０】また、半導体レーザ素子４０００を図１５
（Ａ）に示すようにダイボンディングするためには、半
導体レーザ素子の高い寸法精度、組立時の位置合わせ精
度が要求される。このため、前記精度の確保を図るため
に１枚のウエハに形成できる数を少なくして半導体レー
ザ素子を大きくすることが必要であった。すなわち、こ
れでは、歩留りの向上は見込めないのである。また、１
枚のウエハに形成できる数を優先して半導体レーザ素子
を小さくし、図１５（Ｂ）に示すような基板の下面をダ
イボンディングするようにしていた。しかしこれでは、
放熱性に問題があった。
【００１１】本発明は上記事情に鑑みて創案されたもの
で、基板に絶縁性又は高抵抗のものを用いたとしても、
従来のように組立装置や副材料に専用品を必要とせず、
歩留りの向上が可能で、しかも放熱性に優れた半導体素
子を提供することを目的としている。
【００１２】
【課題を解決するための手段】本発明に係る半導体素子
は、絶縁性又は高抵抗の基板の上に各層が積層されてな
る半導体素子において、半導体素子の表面側に露出した
電極と、半導体素子の側面と表面の一部と裏面の一部と
にわたって形成された導電性膜とを備えており、前記導
電性膜は前記電極に接続されている。
【００１３】また、本発明に係る半導体素子の製造方法
は、絶縁性又は高抵抗の基板に複数個の半導体素子を形
成する工程と、基板を短冊状に切断する工程と、短冊状
に切断された基板とともに重ね合わせると、半導体素子
の表面に形成された電極の少なくとも一部と、基板の裏
面の少なくとも一部とを露出させる形状に形成されたス
ペーサと短冊状に切断された基板とを交互に基板の厚さ
方向に重ね合わせる工程と、重ね合わた短冊状の基板の
側面と前記電極と前記裏面とにわたって導電性膜を形成
する工程とを有している。
【００１４】
【発明の実施の形態】図１は本発明の実施の形態に係る
半導体素子である発光ダイオード素子の概略的断面図、
図２は本発明の実施の形態に係る半導体素子である発光
ダイオード素子の概略的斜視図、図３は本発明の実施の
形態に係る半導体素子である発光ダイオード素子の製造
方法を示す概略的斜視図、図４は本発明の実施の形態に
係る半導体素子である発光ダイオード素子の製造方法を
示す概略的斜視図、図５は本発明の実施の形態に係る半
導体素子である発光ダイオード素子の製造方法を示す概
略的斜視図、図６は本発明の実施の形態に係る半導体素
子である発光ダイオード素子をリードフレームにダイボ
ンディングした状態の概略的正面図、図７は本発明の実
施の形態に係る半導体素子である他の発光ダイオード素
子の概略的断面図である。
【００１５】また、図８は本発明の実施の形態に係る半
導体素子である半導体レーザ素子の概略的断面図、図９
は本発明の実施の形態に係る半導体素子である半導体レ
ーザ素子をチップキャリアにダイボンディングした状態
の概略的正面図、図１０は本発明の実施の形態に係る半
導体素子である他の半導体レーザ素子の概略的断面図、
図１１は本発明の実施の形態に係る半導体素子であるそ
の他の半導体レーザ素子の概略的断面図である。
【００１６】本発明の実施の形態に係る半導体素子であ
る発光ダイオード素子１０００は、Ａｌ2 Ｏ3 （サファ
イヤ）からなる絶縁性の基板１１００の上にＮ層１１１
０、活性層１１２０、Ｐ層１１３０、Ｐ側透明電極層１
１４０等の各層が積層されて構成されている。そして、
前記Ｎ層１１１０の一部が露出されている。従って、こ
のＮ層１１１０は、発光ダイオード素子１０００の表面
側に露出したことになる。かかるＮ層１１１０には、発
光ダイオード素子１０００（半導体素子）の表面側に露
出した電極としてのオーミックコンタクト部１１８０が
形成されている。
【００１７】そして、前記Ｐ側透明電極１１４０の片
隅、それも前記オーミックコンタクト部１１８０が形成
された側とは反対の側の片隅には、Ｐ側ボンディングパ
ッド部１１５０が形成されている。
【００１８】また、前記基板１１００は、裏面側に導電
性を有する裏面側ボンディングパッド部１１６０が全面
にわたって形成されている。そして、この裏面側ボンデ
ィングパッド部１１６０と、前記オーミックコンタクト
部１１８０とは、発光ダイオード素子１０００の側面に
形成された導電性膜１１７０によって電気的に接続され
ている。
【００１９】このような発光ダイオード素子１０００
は、次のような製造工程で製造される。まず、基板１１
００の上にＮ型ＧａＮであるＮ層１１１０と、活性層１
１２０と、Ｐ型ＧａＮであるＰ層１１３０とをＭＯＶＰ
Ｅ等の一般的な結晶成長の手法で積層する。なお、この
状態では基板１１００はウエハ状である。
【００２０】なお、前記Ｎ層１１１０の厚さは数μｍ、
活性層１１２０の厚さは数十〜数百ｎｍ、Ｐ層１１３０
の厚さは数百ｎｍとなっている。
【００２１】最も上面のＰ層１１３０、活性層１１２０
及びＮ層１１１０の一部をエッチングで除去して、発光
部を独立させるとともに、Ｎ層１１１０を露出させる。
【００２２】次に、Ｐ層１１３０等をエッチングで除去
することで露出したＮ層１１１０に表面側に露出した電
極としてのオーミックコンタクト部１１８０を形成す
る。このオーミックコンタクト部１１８０は、Ｔｉ／Ａ
ｌを蒸着することによって形成する。そして、このオー
ミックコンタクト部１１８０は、図２に示すように、発
光ダイオード素子１０００の奥行き寸法より若干小さく
形成する。従って、オーミックコンタクト部１１８０
は、隣接する発光ダイオード素子１０００のオーミック
コンタクト部１１８０とは連ならないように形成され
る。
【００２３】なお、前記オーミックコンタクト部１１８
０の厚さは、数十〜数百ｎｍとなっている。
【００２４】次に、前記Ｐ層１１３０のほぼ全面にわた
ってＰ側透明電極１１４０を積層する。このＰ側透明電
極１１４０は、Ｎｉ／Ａｕからなる薄膜であって、オー
ミックコンタクトが可能なものである。
【００２５】さらに、前記Ｐ側透明電極１１４０の上に
Ｐ側ボンディングパッド部１１５０を形成する。このＰ
側ボンディングパッド部１１５０は、Ｔｉ／Ａｌからな
り、後述するボンディングワイヤ１３３０が接続される
部分である。なお、このＰ側ボンディングパッド部１１
５０の厚さは、数百ｎｍ〜数μｍとなっている。
【００２６】上述したようにして各層としてのＮ層１１
１０、活性層１１２０、Ｐ層１１３０等を積層した基板
１１００の裏面を研削、研磨し、厚さを１００μｍ程度
にし、裏面側ボンディングパッド部１１６０を形成す
る。この裏面側ボンディングパッド部１１６０は、研
磨、鏡面処理した基板１１００の裏面の全面にＴｉ／Ａ
ｌを蒸着することで形成する。かかる裏面側ボンディン
グパッド部１１６０は、ボンディングパッドとして機能
するのみならず、反射材としても機能する。
【００２７】次に、基板１１００を切断して、図３に示
すような短冊状の基板１１００Ｔとする。この短冊状の
基板１１００Ｔには、複数個（図３では５個）の発光ダ
イオード素子１０００となるべき部分が１列に並んでい
る。そして、この短冊状の基板１１００Ｔの長手辺の一
方（図３では左側）には、前記オーミックオーミック部
１１８０が並んでいる。従って、この短冊状の基板１１
００Ｔの長手辺の他方（図３では右側）には、Ｐ側ボン
ディングパッド部１１５０が並ぶことになる。
【００２８】このような短冊状の基板１１００Ｔを間に
スペーサ１２００を介在させて複数個（図４及び図５で
は１１個）を重ね合わせる。ここで、前記スペーサ１２
００の長さ寸法をＬ1 、幅寸法をＷ1 とし、短冊状の基
板１１００Ｔの長さ寸法をＬ2 、幅寸法をＷ2 とした場
合、Ｌ1 ＝Ｌ2 、Ｗ1 ＞Ｗ2 の関係が成立する。しか
も、短冊状の基板１１００Ｔのエッチングされた部分の
幅寸法をｗとした場合、Ｗ1 −ｗ＜Ｗ2 の関係が成立す
るようになっている。
【００２９】従って、図４に示すように、短冊状の基板
１１００Ｔとスペーサ１２００との短手辺を一致させる
とともに、Ｐ側ボンディングパッド部１１５０が形成さ
れた側の長手辺を一致させた状態で、短冊状の基板１１
００Ｔとスペーサ１２００とを交互に重ね合わせると、
オーミックコンタクト部１１８０が形成された部分と、
その裏面側の裏面側ボンディングパッド部１１６０は、
スペーサ１２００に覆われることなく露出する。
【００３０】この状態で、短冊状の基板１１００Ｔとス
ペーサ１２００とが交互に重ね合わされたものの側面に
導電性膜１１７０を形成する。この導電性膜１１７０と
しては、Ｔｉ／Ａｌを蒸着することで形成する。
【００３１】この導電性膜１１７０は、１つの短冊状の
基板１１００Ｔに着目すると、オーミックコンタクト部
１１８０と裏面側ボンディングパッド部１１６０とを電
気的に接続することになる。換言すると、短冊状の基板
１１００Ｔの側面、短冊状の基板１１００Ｔを構成する
発光ダイオード素子１０００となるべきもののオーミッ
クコンタクト部１１８０及び裏面側ボンディングパッド
部１１６０の３箇所以外は、スペーサ１２００で覆われ
ているため、導電性膜１１７０は前記３箇所以外には付
着しないのである。
【００３２】このようにして導電性膜１１７０が形成さ
れた短冊状の基板１１００Ｔをスペーサ１２００ととも
に、ダイシングラインＤＬ（図３参照）から切断する
と、図１や図２に示す個々の発光ダイオード素子１００
０が完成する。
【００３３】このようにして構成された発光ダイオード
素子１０００は、次のようにしてリードフレーム１３０
０にボンディングされる。まず、図６に示すように、第
１リードフレーム１３１０の反射部１３１１の底部に発
光ダイオード素子１０００をダイボンディングする。こ
れによって、裏面側ボンディングパッド１１６０と導電
性膜１１７０とを介してオーミックコンタクト部１１８
０が第１リードフレーム１３１０に電気的に接続され
る。
【００３４】次に、発光ダイオード素子１０００の表面
に形成されているＰ側ボンディングパッド部１１５０と
第２リードフレーム１３２０とをボンディングワイヤ１
３３０で電気的に接続する。
【００３５】このようにしてリードフレーム１３００に
ボンディングされた発光ダイオード素子１０００は、図
示しないモールド樹脂等によってパッケージされる。
【００３６】なお、上述した説明では、オーミックコン
タクト部１１８０をエッチングで露出されたＮ層１１１
０に形成したが、図７に示すように、露出されたＮ層１
１１０にオーミックコンタクト部１１８０を形成するこ
となく導電性膜１１７０をオーミックコンタクト可能な
材料を用いて直接形成するようにしてもよい。なお、図
７に示す発光ダイオード素子１０００の他の部分は、上
述したものと同一である。
【００３７】また、上述した発光ダイオード素子１００
０の製造工程において、短冊状の基板１１００Ｔは、複
数個の発光ダイオード素子１０００となるべき部分が１
列に並んでいるとして説明した。しかしながら、複数個
の発光ダイオード素子１０００となるべき部分は、２列
に並んでもよい。この場合には、導電性膜１１７０の形
成のために、オーミックコンタクト部１１８０が形成さ
れる側が外側になるようにすることが大切である。ま
た、この場合には、個々の発光ダイオード素子１０００
への切断は、まず発光ダイオード素子１０００が１列に
並ぶように切断した後に、個々の発光ダイオード素子１
０００となるように切断する必要がある。しかし、この
ように発光ダイオード素子１０００となるべき部分を２
列とした場合には、より多くの発光ダイオード素子１０
００に導電性膜１１７０を同時に形成することができる
ので、生産効率の向上に資する。
【００３８】次に、本発明の実施の形態に係る半導体素
子である半導体レーザ素子２０００について説明する。
本発明に係る半導体レーザ素子２０００は、図８に示す
ように、Ａｌ2 Ｏ3 （サファイヤ）からなる絶縁性の基
板２１００の上にＮ層２１１０、活性層２１２０、Ｐ層
２１３０、絶縁層２１４０、Ｐ側電極２１５０等の各層
が積層されて構成されている。そして、前記Ｎ層２１１
０の一部が露出されている。従って、このＮ層２１１０
は、半導体レーザ素子２０００の表面側に露出したこと
になる。
【００３９】また、半導体レーザ素子２００の表面に露
出したＮ層２１１０には、オーミックコンタクト部２１
８０が形成されている。
【００４０】前記基板２１００は、裏面側に導電性を有
するＮ側電極２１６０が全面にわたって形成されてい
る。そして、このＮ側電極２１６０と、前記オーミック
コンタクト部２１８０とは、半導体レーザ素子２００の
側面に形成された導電性膜２１７０によって電気的に接
続されている。
【００４１】次に、上述したような半導体レーザ素子２
０００の製造工程について説明する。まず、基板２１０
０の上にＮ型ＧａＮであるＮ層２１１０と、活性層２１
２０と、Ｐ型ＧａＮであるＰ層２１３０とを一般的な結
晶成長の手法で積層する。なお、この状態では基板２１
００はウエハ状である。
【００４２】なお、前記Ｎ層２１１０の厚さは数μｍ、
活性層２１２０の厚さは数十ｎｍ、Ｐ層２１３０の厚さ
は数百ｎｍとなっている。
【００４３】また、この時点で最も上面のＰ層２１３０
の上に絶縁層２１４０となるＳｉＯ2 を積層する。そし
て、この絶縁層２１４０となるＳｉＯ2 にストライプ状
の溝２１４１をエッチング等で形成する。
【００４４】最も上面のＰ層２１３０、活性層２１２０
及びＮ層２１１０の一部をエッチングで除去して、Ｎ層
２１１０を露出させる。特に、半導体レーザ素子２００
０の対向する一対のエッジ部に沿ってエッチングで除去
するとよい。
【００４５】次に、溝２１４１が形成されて絶縁層２１
４０となったＳｉＯ2 の上にＰ側電極２１５０を形成す
る。このＰ側電極２１５０は、Ｎｉ／Ａｕの膜である。
従って、Ｐ側電極２１５０は、絶縁層２１４０の溝２１
４１を介してＰ層２１３０に電気的に接続されている。
【００４６】次に、Ｐ層２１３０等をエッチングで除去
することで露出したＮ層２１１０にオーミックコンタク
ト部２１８０を形成する。このオーミックコンタクト部
２１８０は、Ｎｉ／Ａｕを蒸着することによって形成す
る。なお、このオーミックコンタクト部２１８０は、半
導体レーザ素子２０００の奥行き寸法より若干小さく形
成する。従って、オーミックコンタクト部２１８０は、
隣接する半導体レーザ素子２０００のオーミックコンタ
クト部２１８０とは連ならないように形成される。
【００４７】上述したようにして各層としてのＮ層２１
１０、活性層２１２０、Ｐ層２１３０等を積層した基板
２１００の裏面を研削、研磨し厚さを１００μｍ程度に
した後、Ｎ側電極２１６０を形成する。このＮ側電極２
１６０は、研磨、鏡面処理した基板２１００の裏面の全
面にＴｉ／Ａｌを蒸着することで形成する。
【００４８】次に、基板２１００を切断して、短冊状の
基板とする。この短冊状の基板には、複数個（例えば、
５個）の半導体レーザ素子２０００となるべき部分が１
列に並んでいる。そして、この短冊状の基板の長手辺の
一方には、前記オーミックオーミック部２１８０が並ん
でいる。従って、この短冊状の基板の長手辺の他方に
は、Ｐ側電極２１５０が並ぶことになる。
【００４９】このような短冊状の基板を間にスペーサを
介在させて複数個（例えば、１１個）を重ね合わせる。
ここで、前記スペーサの長さ寸法をＬ1 、幅寸法をＷ1
とし、短冊状の基板の長さ寸法をＬ2 、幅寸法をＷ2 と
した場合、Ｌ1 ＝Ｌ2 、Ｗ1＞Ｗ2 の関係が成立する。
しかも、短冊状の基板のエッチングされた部分の幅寸法
をｗとした場合、Ｗ1 −ｗ＜Ｗ2 の関係が成立するよう
になっている。
【００５０】従って、短冊状の基板とスペーサとの短手
辺を一致させるとともに、Ｐ側電極２１５０が形成され
た側の長手辺を一致させた状態で、短冊状の基板とスペ
ーサとを交互に重ね合わせると、オーミックコンタクト
部２１８０が形成された部分と、その裏面側のＮ側電極
２１６０の一部とは、スペーサに覆われることなく露出
する。
【００５１】この状態で、短冊状の基板とスペーサとが
交互に重ね合わされたものの側面に導電性膜２１７０を
形成する。この導電性膜２１７０としては、Ｔｉ／Ａｌ
を蒸着することで構成する。
【００５２】すると、導電性膜２１７０は、１つの短冊
状の基板に着目すると、オーミックコンタクト部２１８
０とＮ側電極２１６０とを電気的に接続することにな
る。換言すると、短冊状の基板の側面、短冊状の基板を
構成する半導体レーザ素子２０００となるべきもののオ
ーミックコンタクト部２１８０及びＮ側電極２１６０の
３箇所以外は、スペーサで覆われているため、導電性膜
２１７０は前記３箇所以外には付着しないのである。
【００５３】このようにして導電性膜２１７０が形成さ
れた短冊状の基板をスペーサとともに、ダイシングライ
ンＤＬから切断すると、図８に示す個々の半導体レーザ
素子２０００が完成する。
【００５４】なお、上述した短冊状の基板への切断、ス
ペーサとの交互の重ね合わせ、導電性膜２１７０の形
成、個々の半導体レーザ素子２０００への切断は、上述
した発光ダイオード素子１０００の場合とまったく同一
である。
【００５５】このようにして構成された半導体レーザ素
子２０００は、次のようにしてチップキャリア２３００
にボンディングされる。まず、図９に示すように、チッ
プキャリア２３００の表面に形成されたダイボンディン
グ部２３１０の上に、半導体レーザ素子２０００のＰ側
電極２１５０がダイボンディングされる。すると、半導
体レーザ素子２０００は、Ｎ側電極部２１６０が上を向
いた状態でチップキャリア２３００にダイボンディング
される。
【００５６】次に、チップキャリア２３００の表面に形
成されたワイヤボンディング部２３２０と、半導体レー
ザ素子２０００のＮ側電極２１６０とをボンディングワ
イヤ２３３０で電気的に接続する。
【００５７】このようにしてチップキャリア２３００に
ボンディングされた半導体レーザ素子２０００は、図示
しないステム、カバー等によってパッケージされる。
【００５８】なお、上述した説明では、エッチングによ
って露出したＮ層２１１０にオーミックコンタクト部２
１８０を形成したが、図１０に示すように、オーミック
コンタクト部２１８０を形成することなく、エッチング
によって露出したＮ層２１１０に導電性膜２１７０を直
接形成してもよい。
【００５９】さらに、上述した説明では、導電性膜２１
７０は溝２１４１に対して平行な側面に形成したが、図
１１に示すように、導電性膜２１７０を溝２１４１に対
して直交する側面に形成してもよい。この場合には、導
電性膜形成には、マスキングが必要であるが、この工程
と相前後して端面の保護もしくは反射率調整を目的とし
た端面コーティングを同じ短冊状のまま行なうことがで
きるという利点がある。
【００６０】
【発明の効果】本発明に係る半導体素子は、絶縁性又は
高抵抗の基板の上に各層が積層されてなる半導体素子に
おいて、半導体素子の表面側に露出した電極と、半導体
素子の側面と表面の一部と裏面の一部とにわたって形成
された導電性膜とを具備しており、前記導電性膜は前記
電極に接続されている。
【００６１】このため、この半導体素子（例えば、発光
ダイオード素子や半導体レーザ素子）は、表裏両面に電
極を形成することができるので、従来の低抵抗基板を用
いた発光ダイオード素子等と同一の組立装置や副材料を
流用することができるので、経済的である。また、検査
装置等も同一のものを流用することが可能となる。ま
た、半導体レーザ素子であれば、従来の低抵抗基板に形
成したのと同じ大きさに形成することができるので、放
熱特性に優れたものとしつつ、歩留りを向上させること
が可能となる。
【００６２】また、請求項２記載の半導体素子は、前記
導電性膜と電極との間にオーミックコンタクト部を介在
させているので、確実なオーミックコンタクトを得るこ
とが可能となる。
【００６３】また、請求項３記載の半導体素子は、前記
基板の裏面にダイボンディングやワイヤボンディングに
優れた層（例えばＡｕ、Ａｌ等）が形成されているの
で、確実なボンディングが可能となる。
【００６４】さらに、請求項４に記載の半導体素子は、
前記基板の裏面に光に対して高反射率を有する層（例え
ば、Ｎｉ、Ａｌ等）が形成されているので、発光ダイオ
ード素子としての性能を向上させることができる。
【００６５】一方、本発明に係る半導体素子の製造方法
は、絶縁性又は高抵抗の基板に複数個の半導体素子を形
成する工程と、基板を短冊状に切断する工程と、短冊状
に切断された基板とともに重ね合わせると、半導体素子
の表面に形成された電極の少なくとも一部と、基板の裏
面の少なくとも一部とを露出させる形状に形成されたス
ペーサと短冊状に切断された基板とを交互に基板の厚さ
方向に重ね合わせる工程と、重ね合わた短冊状の基板の
側面と前記電極と前記裏面とにわたって導電性膜を形成
する工程とを有している。
【００６６】本発明による場合には、表裏両面に電極を
形成した半導体素子（例えば、発光ダイオード素子や半
導体レーザ素子）を得ることができるので、従来の低抵
抗基板を用いた半導体素子の製造に用いられる組立装置
や副材料を流用することができるとともに、放熱特性に
優れた半導体素子を得ることができる。しかも、歩留り
を向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体素子である発
光ダイオード素子の概略的断面図である。
【図２】本発明の実施の形態に係る半導体素子である発
光ダイオード素子の概略的斜視図である。
【図３】本発明の実施の形態に係る半導体素子である発
光ダイオード素子の製造方法を示す概略的斜視図であ
る。
【図４】本発明の実施の形態に係る半導体素子である発
光ダイオード素子の製造方法を示す概略的斜視図であ
る。
【図５】本発明の実施の形態に係る半導体素子である発
光ダイオード素子の製造方法を示す概略的斜視図であ
る。
【図６】本発明の実施の形態に係る半導体素子である発
光ダイオード素子をリードフレームにダイボンディング
した状態の概略的正面図である。
【図７】本発明の実施の形態に係る半導体素子である他
の発光ダイオード素子の概略的断面図である。
【図８】本発明の実施の形態に係る半導体素子である半
導体レーザ素子の概略的断面図である。
【図９】本発明の実施の形態に係る半導体素子である半
導体レーザ素子をチップキャリアにダイボンディングし
た状態の概略的正面図である。
【図１０】本発明の実施の形態に係る半導体素子である
他の半導体レーザ素子の概略的断面図である。
【図１１】本発明の実施の形態に係る半導体素子である
その他の半導体レーザ素子の概略的断面図である。
【図１２】従来の発光ダイオード素子の概略的断面図で
ある。
【図１３】従来の発光ダイオード素子をリードフレーム
にボンディングした状態の概略的正面図である。
【図１４】従来の半導体レーザ素子の概略的断面図であ
る。
【図１５】従来の半導体レーザ素子をリードフレームに
ボンディングした状態の概略的正面図である。
【符号の説明】
１０００ 発光ダイオード素子 １１００ 基板 １１１０ Ｎ層 １１２０ 活性層 １１３０ Ｐ層 １１４０ Ｐ側透明電極 １１５０ Ｐ側ボンディングパッド部 １１６０ 裏面側ボンディングパッド部 １１７０ 導電性膜 １１８０ オーミックコンタクト部

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 絶縁性又は高抵抗の基板の上に各層が積
    層されてなる半導体素子において、半導体素子の表面側
    に露出した電極と、半導体素子の側面と表面の一部と裏
    面の一部とにわたって形成された導電性膜とを具備して
    おり、前記導電性膜は前記電極に接続されていることを
    特徴とする半導体素子。
  2. 【請求項２】 前記導電性膜と電極との間にオーミック
    コンタクト部を介在させていることを特徴とする請求項
    １記載の半導体素子。
  3. 【請求項３】 前記基板の裏面にダイボンディングやワ
    イヤボンディングに優れた層が形成されていることを特
    徴とすることを特徴とする請求項１又は２記載の半導体
    素子。
  4. 【請求項４】 前記基板の裏面に光に対して高反射率を
    有する層が形成されていることを特徴とすることを特徴
    とする請求項１又は２記載の半導体素子。
  5. 【請求項５】 絶縁性又は高抵抗の基板に複数個の半導
    体素子を形成する工程と、基板を短冊状に切断する工程
    と、短冊状に切断された基板とともに重ね合わせると、
    半導体素子の表面に形成された電極の少なくとも一部
    と、基板の裏面の少なくとも一部とを露出させる形状に
    形成されたスペーサと短冊状に切断された基板とを交互
    に基板の厚さ方向に重ね合わせる工程と、重ね合わた短
    冊状の基板の側面と前記電極と前記裏面とにわたって導
    電性膜を形成する工程とを具備したことを特徴とする半
    導体素子の製造方法。
JP25941598A 1998-08-27 1998-08-27 半導体素子の製造方法 Expired - Fee Related JP4236738B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25941598A JP4236738B2 (ja) 1998-08-27 1998-08-27 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25941598A JP4236738B2 (ja) 1998-08-27 1998-08-27 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2000077726A true JP2000077726A (ja) 2000-03-14
JP4236738B2 JP4236738B2 (ja) 2009-03-11

Family

ID=17333800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25941598A Expired - Fee Related JP4236738B2 (ja) 1998-08-27 1998-08-27 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP4236738B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004343139A (ja) * 2001-11-19 2004-12-02 Sanyo Electric Co Ltd 化合物半導体発光素子
JP2005005727A (ja) * 2001-11-19 2005-01-06 Sanyo Electric Co Ltd 化合物半導体発光素子
JPWO2003044872A1 (ja) * 2001-11-19 2005-03-24 三洋電機株式会社 化合物半導体発光素子
JP2007081081A (ja) * 2005-09-14 2007-03-29 Oki Data Corp ３端子スイッチアレイ、３端子スイッチアレイ装置、半導体複合装置、および画像形成装置
JP2008218440A (ja) * 2007-02-09 2008-09-18 Mitsubishi Chemicals Corp ＧａＮ系ＬＥＤ素子および発光装置
JP2010258230A (ja) * 2009-04-24 2010-11-11 Rohm Co Ltd 半導体発光素子およびその製造方法
JP2019201198A (ja) * 2018-05-18 2019-11-21 オプト テック コーポレーション 発光チップ及び関連するパッケージ構造

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08102549A (ja) * 1994-09-30 1996-04-16 Rohm Co Ltd 半導体発光素子
JPH08330631A (ja) * 1995-03-24 1996-12-13 Sanyo Electric Co Ltd 半導体発光素子およびその製造方法
JPH0927639A (ja) * 1995-07-12 1997-01-28 Toshiba Corp 半導体装置
JPH10150224A (ja) * 1996-11-19 1998-06-02 Sanyo Electric Co Ltd 発光装置及びその製造方法
JPH10303460A (ja) * 1997-02-27 1998-11-13 Toshiba Corp 半導体素子およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08102549A (ja) * 1994-09-30 1996-04-16 Rohm Co Ltd 半導体発光素子
JPH08330631A (ja) * 1995-03-24 1996-12-13 Sanyo Electric Co Ltd 半導体発光素子およびその製造方法
JPH0927639A (ja) * 1995-07-12 1997-01-28 Toshiba Corp 半導体装置
JPH10150224A (ja) * 1996-11-19 1998-06-02 Sanyo Electric Co Ltd 発光装置及びその製造方法
JPH10303460A (ja) * 1997-02-27 1998-11-13 Toshiba Corp 半導体素子およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004343139A (ja) * 2001-11-19 2004-12-02 Sanyo Electric Co Ltd 化合物半導体発光素子
JP2005005727A (ja) * 2001-11-19 2005-01-06 Sanyo Electric Co Ltd 化合物半導体発光素子
JPWO2003044872A1 (ja) * 2001-11-19 2005-03-24 三洋電機株式会社 化合物半導体発光素子
JP2007081081A (ja) * 2005-09-14 2007-03-29 Oki Data Corp ３端子スイッチアレイ、３端子スイッチアレイ装置、半導体複合装置、および画像形成装置
US7923737B2 (en) 2005-09-14 2011-04-12 Oki Data Corporation Three-terminal switch array device, combined semiconductor device, and image forming apparatus
JP2008218440A (ja) * 2007-02-09 2008-09-18 Mitsubishi Chemicals Corp ＧａＮ系ＬＥＤ素子および発光装置
JP2010258230A (ja) * 2009-04-24 2010-11-11 Rohm Co Ltd 半導体発光素子およびその製造方法
JP2019201198A (ja) * 2018-05-18 2019-11-21 オプト テック コーポレーション 発光チップ及び関連するパッケージ構造

Also Published As

Publication number Publication date
JP4236738B2 (ja) 2009-03-11

Similar Documents

Publication Publication Date Title
US9318530B2 (en) Wafer level light-emitting diode array and method for manufacturing same
JP3540605B2 (ja) 発光素子
USRE44163E1 (en) Semiconductor light emitting device and method for manufacturing the same
JP3641122B2 (ja) 半導体発光素子、半導体発光モジュール、およびこれらの製造方法
JP3643225B2 (ja) 光半導体チップ
US8847267B2 (en) Light emitting diode with metal piles and multi-passivation layers and its manufacturing method
KR101949718B1 (ko) 웨이퍼 레벨의 발광 다이오드 어레이
JP2014150245A (ja) 発光素子および発光素子パッケージ
JP5729328B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
KR20010088929A (ko) AlGaInN계 반도체 LED 소자 및 그 제조 방법
JPH10209496A (ja) 半導体発光素子
JP4236738B2 (ja) 半導体素子の製造方法
JP3916726B2 (ja) 化合物半導体発光素子
JPH10223930A (ja) 半導体発光素子
JP5515685B2 (ja) 発光素子及びそれを用いた発光装置の製造方法
JP3460638B2 (ja) 窒化物半導体発光チップの製造方法
JP5277066B2 (ja) 半導体発光素子およびその製造方法
JP2003023180A (ja) 化合物半導体発光素子及びその製造方法
JP2000049376A (ja) 発光素子
JP2003101121A (ja) 半導体発光装置
JPH10209506A (ja) 半導体発光素子の製法
KR20030073054A (ko) 반도체 엘이디 소자 및 그 제조 방법
CN109830498B (zh) 一种半导体发光元件
JPH08125270A (ja) 積層型半導体レーザ
KR20060069375A (ko) 반도체 엘이디 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080729

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081217

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141226

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees