JP2000058483A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JP2000058483A JP2000058483A JP22132398A JP22132398A JP2000058483A JP 2000058483 A JP2000058483 A JP 2000058483A JP 22132398 A JP22132398 A JP 22132398A JP 22132398 A JP22132398 A JP 22132398A JP 2000058483 A JP2000058483 A JP 2000058483A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- nitride
- forming
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、特に自己整合コンタクト（ＳＡＣ）のストッ
パ膜として用いるＳｉ窒化膜の製造方法に関する。The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a Si nitride film used as a stopper film for a self-aligned contact (SAC).
【０００２】[0002]
【従来の技術】ＤＲＡＭやＣ−ＭＯＳ等に代表される最
先端プロセス，デバイスにおいては、素子性能を確保す
るため、新技術の導入が検討されている。一つは、ｐ−
ＭＯＳトランジスタのしきい電圧の低電圧化を目的とし
たＰ+ 多結晶Ｓｉ電極の採用である。通常、多結晶Ｓｉ
膜を堆積した後、イオン注入法を用いて高濃度のボロン
（Ｂ）とリン（Ｐ）を多結晶Ｓｉ膜の所望の領域に打分
ける方法が適用されている。2. Description of the Related Art In state-of-the-art processes and devices represented by DRAMs and C-MOSs, introduction of new technologies is being studied in order to ensure element performance. One is p-
This is the use of P + polycrystalline Si electrodes for the purpose of lowering the threshold voltage of MOS transistors. Usually polycrystalline Si
After depositing the film, a method is used in which high-concentration boron (B) and phosphorus (P) are separated into a desired region of the polycrystalline Si film by ion implantation.
【０００３】もう一つの技術は、光リソグラフィーの解
像度以下の加工技術、すなわち自己整合技術の採用であ
る。この代表的な例が、トランジスタの拡散層接続のた
めのコンタクト孔の加工技術で、膜種によるドライエッ
チングレートの違いを利用した自己整合コンタクト（Ｓ
ＡＣ）技術が注目されている。Another technique is to employ a processing technique that is equal to or less than the resolution of optical lithography, that is, a self-alignment technique. A typical example of this is a contact hole processing technology for connecting a diffusion layer of a transistor, and a self-aligned contact (S) utilizing a difference in dry etching rate depending on a film type.
AC) technology is attracting attention.
【０００４】一般的には、厚いＳｉ酸化膜に微細で深い
孔を形成する際、Ｓｉ酸化膜のドライエッチング条件で
エッチングレートの遅いＳｉ窒化膜をＳｉ酸化膜の下地
に形成し、そのＳｉ窒化膜をエッチングストッパとして
孔加工を行っている。Ｓｉ窒化膜の膜厚は、コンタクト
孔のアスペクト比やＳｉ酸化膜との選択比等で異なる
が、通常は５０ｎｍ〜２００ｎｍの範囲で用いられてい
る。これらは、特開平7−211694号や特開平９−134956
号において紹介されている。Generally, when forming fine and deep holes in a thick Si oxide film, a Si nitride film having a low etching rate is formed under the Si oxide film under the dry etching conditions of the Si oxide film, and the Si nitride film is formed. Hole processing is performed using the film as an etching stopper. The thickness of the Si nitride film varies depending on the aspect ratio of the contact hole, the selectivity with respect to the Si oxide film, and the like, but is usually used in the range of 50 nm to 200 nm. These are disclosed in JP-A-7-211694 and JP-A-9-134956.
Issue.
【０００５】Ｓｉ窒化膜の形成方法としては、７００℃
〜８００℃の温度で堆積する減圧ＣＶＤ法（ＬＰ−ＣＶ
Ｄ法）と、３００℃〜６００℃の温度で堆積するプラズ
マＣＶＤ法が用いられている。原料ガスは両者ともＳｉ
の水素化合物が用いられており、ＬＰ−ＣＶＤ法では、
ジクロルシラン（ＳｉＨ2Ｃｌ2）とアンモニア（Ｎ
Ｈ3）、もしくはモノシラン（ＳｉＨ4）とＮＨ3 の組み
合わせが、プラズマＣＶＤ法では、ＳｉＨ4とＮＨ3、も
しくはＳｉＨ4とＮ2の組み合わせが一般的である。[0005] A method of forming a Si nitride film is as follows.
Low pressure CVD method (LP-CV)
D method) and a plasma CVD method of depositing at a temperature of 300 ° C. to 600 ° C. The source gas is Si
Is used, and in the LP-CVD method,
Dichlorosilane (SiH 2 Cl 2 ) and ammonia (N
The combination of H 3), or NH 3 and monosilane (SiH 4) is, in the plasma CVD method, SiH 4 and NH 3, or a combination of SiH 4 and N 2 are common.
【０００６】Ｓｉ窒化膜の堆積方法はデバイス特性の耐
熱性で決まり、耐熱性の大きいデバイスはＬＰ−ＣＶＤ
法が、小さいデバイスはプラズマＣＶＤ法が用いられ
る。[0006] The method of depositing a Si nitride film is determined by the heat resistance of the device characteristics.
For a small device, a plasma CVD method is used.
【０００７】[0007]
【発明が解決しようとする課題】上述した２つの技術、
すなわち、Ｐ+ 多結晶Ｓｉ電極の上部ないし側面部にＳ
ＡＣのストッパ膜となるＳｉ窒化膜を堆積すると、Ｐ+
多結晶Ｓｉ電極のドーパントであるＢがゲート絶縁膜や
Ｓｉ基板に拡散し、フラットバンド電圧(Ｖfb)やしきい
電圧（Ｖth）を変動させたり、ゲート絶縁膜の信頼性を
劣化させる問題が生じる。これは、ＳＡＣのストッパ膜
であるＳｉ窒化膜に多量に含まれている水素が、Ｂの拡
散を増加させるためと考えられている。The two technologies mentioned above,
That is, S + is formed on the upper or side surface of the P + polycrystalline Si electrode.
When a Si nitride film serving as an AC stopper film is deposited, P +
B, which is a dopant of the polycrystalline Si electrode, diffuses into the gate insulating film or the Si substrate, causing problems such as changing the flat band voltage (Vfb) and the threshold voltage (Vth), and deteriorating the reliability of the gate insulating film. . This is considered to be due to the fact that a large amount of hydrogen contained in the Si nitride film as the SAC stopper film increases the diffusion of B.
【０００８】Ｓｉ窒化膜の膜中には、原料ガスから混入
した多量の水素が含まれている。図４は、異なる方法で
堆積したＳｉ窒化膜中の水素濃度を堆積温度でプロット
したものである。ＬＰ−ＣＶＤ法ではＳｉＨ2Ｃｌ2とＮ
Ｈ3 ガスを、プラズマＣＶＤ法では、ＳｉＨ4とＮＨ3ガ
ス、およびＳｉＨ4とＮ2ガスを用いて形成したＳｉ窒化
膜を比較している。堆積温度を高くする、または窒素原
子の供給源をＮＨ3 からＮ2にすることで膜中の水素濃
度は減少するが、それでも１×１０21atoms／cc以上も
の多量の水素が混入していることが分かる。The Si nitride film contains a large amount of hydrogen mixed from the source gas. FIG. 4 plots the hydrogen concentration in the Si nitride film deposited by different methods at the deposition temperature. In the LP-CVD method, SiH 2 Cl 2 and N
In the plasma CVD method, a Si nitride film formed using H 3 gas and SiH 4 and NH 3 gas, and SiH 4 and N 2 gas are compared. By increasing the deposition temperature or changing the source of nitrogen atoms from NH 3 to N 2 , the hydrogen concentration in the film is reduced, but still a large amount of 1 × 10 21 atoms / cc or more is mixed. You can see that.
【０００９】また、この他にも有機Ｓｉ化合物ガスによ
るＳｉ窒化膜の水素濃度についても検討を行ったが、原
料ガス中にＨ原子が存在するガスを用いる限り、膜中の
水素濃度は１×１０21atoms／cc 以下にはならなかっ
た。更に、膜中水素の脱離温度について検討した結果、
堆積温度以上に昇温すると著しい量の水素が脱離するこ
とが明らかになった。In addition, the hydrogen concentration of the Si nitride film by the organic Si compound gas was also examined. However, as long as a gas containing H atoms in the source gas is used, the hydrogen concentration in the film is 1 ×. It did not fall below 10 21 atoms / cc. Furthermore, as a result of examining the desorption temperature of hydrogen in the film,
It was found that a significant amount of hydrogen was desorbed when the temperature was raised above the deposition temperature.
【００１０】以上記述したように、水素原子を含む原料
ガスを用いて形成したＳｉ窒化膜を、ＳＡＣプロセスの
ストッパ膜に適用すると、Ｐ+ 多結晶Ｓｉ電極からのＢ
漏れが発生する問題が生じる。この問題は、ゲート絶縁
膜が薄膜化するほど顕在化するため、将来のデバイスで
は更に深刻な問題となる。As described above, when a Si nitride film formed using a source gas containing hydrogen atoms is applied to a stopper film in the SAC process, the B +
There is a problem of leakage. This problem becomes more serious as the thickness of the gate insulating film becomes thinner, and will become more serious in future devices.
【００１１】本発明の目的は、Ｐ+ 多結晶Ｓｉ電極上
部、または側面部にＳｉ窒化膜を形成しても、ボロン漏
れが生じることのない半導体装置の製造方法を提供する
ものである。An object of the present invention is to provide a method of manufacturing a semiconductor device in which boron leakage does not occur even if a Si nitride film is formed on the top or side surface of a P + polycrystalline Si electrode.
【００１２】[0012]
【課題を解決するための手段】上記目的は、化学気相成
長法（ＣＶＤ法）、より好ましくはプラズマＣＶＤ法に
よるＳｉ窒化膜の形成において、Ｓｉのハロゲン化合物
とＮ2 を原料ガスとして用いることにより達成される。
ここでＳｉのハロゲン化合物とは、フッ素(Ｆ)，塩素
（Ｃｌ），臭素（Ｂｒ），ヨウ素（Ｉ）等のハロゲン元
素とＳｉの化合物ガス、すなわち、ＳｉＦ4，ＳｉＣ
ｌ4，ＳｉＢｒ4，ＳｉＩ4等のガスを示している。An object of the present invention is to use a halogen compound of Si and N 2 as source gases in forming a Si nitride film by chemical vapor deposition (CVD), more preferably plasma CVD. Is achieved by
Here, the halogen compound of Si is a compound gas of Si and a halogen element such as fluorine (F), chlorine (Cl), bromine (Br), and iodine (I), that is, SiF 4 , SiC
Gases such as l 4 , SiBr 4 , and SiI 4 are shown.
【００１３】ＳｉＨ4 等のＳｉの水素化合物ガスは、古
くから現在に至るまでＳｉ半導体プロセスに幅広く用い
られている。これは、これまで主流であったＮ+ 多結晶
Ｓｉ電極を用いるデバイスにおいて、Ｓｉ窒化膜に水素
が含まれていても特に問題を生じないこと、およびＳｉ
Ｈ4 が安価でかつ安定に供給されるガスであることが背
景となっている。[0013] Si hydride gas such as SiH 4 has been widely used in Si semiconductor processes since ancient times. This is because in a device using an N + polycrystalline Si electrode, which has been mainly used until now, there is no particular problem even if hydrogen is contained in the Si nitride film.
The background is that H 4 is an inexpensive and stably supplied gas.
【００１４】従って、Ｐ+ 多結晶Ｓｉ電極を採用する今
後のデバイスにおいては、多結晶Ｓｉ電極からのＢの拡
散を抑制する手段、すなわち、膜中の水素含有量が極め
て小さい絶縁膜、特にＳｉ窒化膜の形成方法が必須とな
る。Therefore, in a future device employing a P + polycrystalline Si electrode, a means for suppressing the diffusion of B from the polycrystalline Si electrode, that is, an insulating film having a very small hydrogen content in the film, especially a Si film A method for forming a nitride film is essential.
【００１５】[0015]
【発明の実施の形態】（実施例１）図１を用いて本発明
の第１の実施例を説明する。図１は試作したＭＯＳキャ
パシタの断面構造を示したものである。本実施例では、
図１に示す単純なＭＯＳキャパシタを作製し、熱処理前
後のフラットバンド電圧（Ｖfb）のシフト量の比較を行
った。ここでは、ボロンドープ多結晶Ｓｉ電極上に形成
するＳｉ窒化膜の形成方法をパラメータとした。(Embodiment 1) A first embodiment of the present invention will be described with reference to FIG. FIG. 1 shows a cross-sectional structure of a prototyped MOS capacitor. In this embodiment,
The simple MOS capacitor shown in FIG. 1 was manufactured, and the shift amount of the flat band voltage (Vfb) before and after the heat treatment was compared. Here, the method of forming the Si nitride film formed on the boron-doped polycrystalline Si electrode was used as a parameter.
【００１６】まず、抵抗率１０ohm.cmのＮ型の単結晶Ｓ
ｉ基板１０１上に、周知のLOCOS 法により厚さ５００ｎ
ｍの素子分離ＳｉＯ2 膜１０２を形成した。次に８００
℃のウエット酸化法により、ゲート酸化膜１０３となる
厚さ４ｎｍのＳｉＯ2 膜を形成した。本実施例において
は、ゲート酸化膜１０３に窒素を含まないＳｉＯ2 膜を
用いたが、一酸化窒素（ＮＯ）ガス雰囲気で酸化処理し
て形成する酸窒化膜を用いることも無論可能である。続
いて、ＳｉＨ4 を用いたＬＰ−ＣＶＤ法により、厚さ１
００ｎｍの多結晶Ｓｉ膜１０４を堆積した後、イオン打
ち込み法により上記多結晶Ｓｉ膜中にボロン（Ｂ）をイ
オン注入した。多結晶Ｓｉ膜１０４中のボロン濃度は４
×１０20atoms／cc とし、イオン注入後、９００℃，３
０秒の熱処理を行いボロンの活性化を行った。First, an N-type single crystal S having a resistivity of 10 ohm.cm
On the i-substrate 101, a thickness of 500 n is formed by a well-known LOCOS method.
m element isolation SiO 2 films 102 were formed. Then 800
A 4 nm-thick SiO 2 film to be the gate oxide film 103 was formed by a wet oxidation method at a temperature of about 0 ° C. In this embodiment, a SiO 2 film containing no nitrogen is used for the gate oxide film 103, but an oxynitride film formed by an oxidation treatment in a nitrogen monoxide (NO) gas atmosphere can of course be used. Subsequently, by LP-CVD using SiH 4 ,
After depositing a polycrystalline Si film 104 of 00 nm, boron (B) was ion-implanted into the polycrystalline Si film by an ion implantation method. The boron concentration in the polycrystalline Si film 104 is 4
× 10 20 atoms / cc, 900 ° C., 3
Heat treatment was performed for 0 second to activate boron.
【００１７】次に、表１に示した８種の方法で上記多結
晶Ｓｉ膜１０４上に厚さ１００ｎｍのＳｉ窒化膜（試料
Ｎo.１〜Ｎo.７）とＳｉ酸化膜（試料Ｎo.８）を堆積し
た。試料の構造は全て同じで、多結晶Ｓｉ膜１０４上に
堆積する絶縁膜１０５の堆積方法だけが異なっている。Next, a 100 nm-thick Si nitride film (Sample No. 1 to No. 7) and a Si oxide film (Sample No. 8) were formed on the polycrystalline Si film 104 by the eight methods shown in Table 1. ) Was deposited. All the structures of the samples are the same, and only the method of depositing the insulating film 105 deposited on the polycrystalline Si film 104 is different.
【００１８】まず、試料Ｎo.１は、７５０℃のＬＰ−Ｃ
ＶＤ法によりＳｉ窒化膜１０５を堆積した。原料ガス
は、ＳｉＨ2Ｃｌ2とＮＨ3 とした。試料Ｎo.２〜Ｎo.７
は、４００℃のプラズマＣＶＤ法によりＳｉ窒化膜１０
５を堆積した。本実施例においては、平行平板型のプラ
ズマＣＶＤ装置を用いたが、ＥＣＲ型のプラズマCVD装
置を用いることも無論可能である。堆積に用いた原料ガ
スは、それぞれ、ＳｉＨ4とＮＨ3（Ｎo.２），ＳｉＨ4
とＮ2（Ｎo.３），ＳｉＦ4とＮ2（Ｎo.４），ＳｉＣｌ4
とＮ2（Ｎo.５），ＳｉＢｒ4とＮ2（Ｎo.６）、および
ＳｉＩ4とＮ2（Ｎo.７）とした。最後に、標準試料とな
る試料Ｎo.８は、ＳｉＨ4とＯ2ガスを用いたプラズマＣ
ＶＤ法により、厚さ１００ｎｍのＳｉＯ2 膜１０５を堆
積した。First, the sample No. 1 was made of LP-C at 750 ° C.
A Si nitride film 105 was deposited by the VD method. The source gases were SiH 2 Cl 2 and NH 3 . Sample No.2 to No.7
Is a Si nitride film 10 formed by a plasma CVD method at 400 ° C.
5 was deposited. In the present embodiment, a parallel plate type plasma CVD apparatus is used, but it is of course possible to use an ECR type plasma CVD apparatus. Raw material gas used for the deposition, respectively, SiH 4 and NH 3 (No.2), SiH 4
And N 2 (No. 3), SiF 4 and N 2 (No. 4), SiCl 4
And N 2 (No. 5), SiBr 4 and N 2 (No. 6), and SiI 4 and N 2 (No. 7). Finally, sample No. 8 as a standard sample is a plasma C using SiH 4 and O 2 gas.
A 100 nm thick SiO 2 film 105 was deposited by the VD method.
【００１９】次に、光リソグラフィーおよびドライエッ
チング法を用いて、上記８種類の絶縁膜１０５とボロン
ドープ多結晶Ｓｉ膜１０４を所定の形状に加工してゲー
ト電極とした。最後に、光リソグラフィーおよびドライ
エッチング法を用いて、上記ゲート電極上の絶縁膜の一
部にコンタクト孔１０６を開口し、図１に示すＭＯＳキ
ャパシタを作製した。Next, the above-described eight kinds of insulating films 105 and the boron-doped polycrystalline Si film 104 were processed into a predetermined shape by photolithography and dry etching to form gate electrodes. Finally, a contact hole 106 was opened in a part of the insulating film on the gate electrode by using photolithography and dry etching, and the MOS capacitor shown in FIG. 1 was manufactured.
【００２０】次に、以下の手順で、熱処理前後のフラッ
トバンド電圧（Ｖfb）のシフト量の比較を行った。ま
ず、作製した８種類のＭＯＳキャパシタの初期のＶfbを
測定した。続いて、窒素雰囲気中で９５０℃，１０秒の
熱処理を行った後、再度Ｖfbを測定し熱処理前後のＶfb
シフト量の比較を行った。Next, the shift amount of the flat band voltage (Vfb) before and after the heat treatment was compared by the following procedure. First, the initial Vfb of the eight types of MOS capacitors thus produced was measured. Subsequently, after performing a heat treatment at 950 ° C. for 10 seconds in a nitrogen atmosphere, Vfb is measured again, and Vfb before and after the heat treatment is measured.
The shift amounts were compared.
【００２１】表１に、ボロンドープゲート電極上に形成
した絶縁膜１０５の作製方法と、Ｖfbシフト量の比較を
示した。ゲート電極中のボロンがＳｉ基板１０１表面に
漏れた試料ほど、Ｖfbのシフト量は大きくなる。表１に
示したように、水素原子を含んだ原料ガスを用いてＳｉ
窒化膜１０５を堆積した試料、すなわち、試料Ｎo.１〜
Ｎo.３は、１.２Ｖ 以上のＶfbシフトが起こっており、
Ｓｉ基板表面に大量のボロンが漏れていることが分かっ
た。特に、試料Ｎo.２のＳｉＨ4とＮＨ3を用いてＳｉ窒
化膜を形成したものは、基板１０１表面がＰ型に反転す
る程の大量のＢが漏れていた。また、同じ水素原子を含
む原料ガスを用いてＳｉ酸化膜１０５を堆積した試料Ｎ
o.８は、Ｖfbのシフト量はわずか０.０５Ｖ であり、ほ
とんど変化しなかった。Table 1 shows a comparison between the method of forming the insulating film 105 formed on the boron-doped gate electrode and the Vfb shift amount. The shift amount of Vfb is larger for a sample in which boron in the gate electrode leaks to the surface of the Si substrate 101. As shown in Table 1, using a source gas containing hydrogen atoms,
The sample on which the nitride film 105 was deposited, that is, samples No. 1 to No. 1
No. 3 has a Vfb shift of 1.2 V or more,
It was found that a large amount of boron leaked to the surface of the Si substrate. In particular, in the sample No. 2 in which the Si nitride film was formed using SiH 4 and NH 3 , a large amount of B leaked such that the surface of the substrate 101 was inverted to a P-type. Further, the sample N on which the Si oxide film 105 was deposited using the same source gas containing hydrogen atoms was used.
In O.8, the shift amount of Vfb was only 0.05 V, and hardly changed.
【００２２】[0022]
【表１】 [Table 1]
【００２３】この原因を解析するために、Ｓｉ窒化膜と
Ｓｉ酸化膜中の水素濃度をＳＩＭＳ法により測定した。
その結果、Ｓｉ窒化膜中の水素濃度は、１×１０21atom
s／cc 以上であるのに対し、Ｓｉ酸化膜中のそれは、１
×１０20atoms／cc と１桁も小さかった。すなわち、Ｖ
fbのシフト量を小さくするには、ボロンドープゲート電
極周辺に形成する絶縁膜中の水素濃度を小さくすること
が有効であることが分かった。In order to analyze the cause, the hydrogen concentration in the Si nitride film and the Si oxide film was measured by SIMS.
As a result, the hydrogen concentration in the Si nitride film is 1 × 10 21 atom
s / cc or more, whereas that in the Si oxide film is 1
It was as small as one digit of × 10 20 atoms / cc. That is, V
It has been found that it is effective to reduce the hydrogen concentration in the insulating film formed around the boron-doped gate electrode in order to reduce the shift amount of fb.
【００２４】一方、ハロゲン原子を含んだ原料ガスを用
いてＳｉ窒化膜を堆積した試料は、膜中には１×１０20
atoms／cc 〜１×１０21atoms／cc ものハロゲン原子を
含有していたが、水素濃度は１×１０20atoms／cc 以下
であった。このため、Ｖfbシフトは０.０５Ｖ〜０.３Ｖ
と非常に小さく、ボロン漏れを明らかに抑制しているこ
とを確認した。また、これらハロゲン原子を原料ガスと
した試料の中で比較すると、ハロゲン原子の原子量が大
きい試料ほど、Ｖfbのシフト量が小さいことが分かっ
た。更に、ゲート絶縁膜の信頼性についても検討した結
果、Ｖfbシフト量の小さい試料ほど、良好な結果を示し
た。On the other hand, in a sample in which a Si nitride film is deposited using a source gas containing a halogen atom, 1 × 10 20
Although it contained halogen atoms as high as atoms / cc to 1 × 10 21 atoms / cc, the hydrogen concentration was 1 × 10 20 atoms / cc or less. Therefore, the Vfb shift is 0.05 V to 0.3 V
It was very small, and it was confirmed that boron leakage was clearly suppressed. In addition, a comparison among samples using these halogen atoms as a source gas revealed that the larger the atomic weight of the halogen atoms, the smaller the Vfb shift amount. Furthermore, as a result of examining the reliability of the gate insulating film, the smaller the Vfb shift amount, the better the result.
【００２５】なお、本実施例においては、ゲート電極と
してボロンをドープしたＰ+ 多結晶Ｓｉ膜の単層電極を
用いたが、メタル膜やシリサイド膜とを組み合わせた積
層電極、例えば、Ｗ／ＷＮ／Ｐ+ 多結晶Ｓｉ膜やＷ／Ｔ
ｉＮ／Ｐ+ 多結晶Ｓｉ膜，ＷＳｉx／Ｐ+多結晶Ｓｉ膜，
ＣｏＳｉx／Ｐ+多結晶Ｓｉ膜、およびＴａＳｉx／Ｐ+
多結晶Ｓｉ膜（但しＷＳｉx のｘは組成比を示す）等の
ゲート電極を用いても同様の結果が得られた。In this embodiment, a single layer electrode of a P + polycrystalline Si film doped with boron is used as a gate electrode. However, a laminated electrode combining a metal film and a silicide film, for example, W / WN / P + polycrystalline Si film and W / T
iN / P + polycrystalline Si film, WSi x / P + polycrystalline Si film,
CoSi x / P + polycrystalline Si film and TaSi x / P +
Similar results were obtained using a gate electrode such as a polycrystalline Si film (where x of WSix indicates a composition ratio).
【００２６】（実施例２）次に、図２，図３を用いて本
発明の第２の実施例を説明する。本実施例では、本発明
を用いてｐチャネルＭＯＳトランジスタを作製し、その
フラットバンド電圧（Ｖfb）を比較したものである。本
実施例においても実施例１と同様に、Ｓｉ窒化膜の形成
方法をパラメータとし、７種類の形成方法の比較を行っ
た。Ｓｉ窒化膜の形成方法は、表２に記載した方法であ
り、試料ＮｏはＮo.１〜Ｎo.７に対応する。(Embodiment 2) Next, a second embodiment of the present invention will be described with reference to FIGS. In this embodiment, a p-channel MOS transistor is manufactured using the present invention, and the flat band voltage (Vfb) is compared. In this embodiment, as in the case of the first embodiment, seven types of forming methods were compared using the method of forming the Si nitride film as a parameter. The method for forming the Si nitride film is the method described in Table 2, and the sample No. corresponds to No. 1 to No. 7.
【００２７】[0027]
【表２】 [Table 2]
【００２８】まずＮ型の単結晶Ｓｉ基板２０１上に周知
の方法を用いて素子分離領域２０２を形成した後、８０
０℃のウエット酸化法により厚さ４ｎｍのゲート酸化膜
（ＳｉＯ2)２０３を形成した（図２（ａ））。First, an element isolation region 202 is formed on an N-type single-crystal Si substrate 201 by using a well-known method.
A gate oxide film (SiO 2 ) 203 having a thickness of 4 nm was formed by a wet oxidation method at 0 ° C. (FIG. 2A).
【００２９】次に、ＳｉＨ4 を用いたＬＰ−ＣＶＤ法に
より厚さ１００ｎｍの多結晶Ｓｉ膜２０４を堆積した
後、上記多結晶Ｓｉ膜中に４×１０20atoms／cc のボロ
ンをイオン注入した。続いて、ランプアニール法により
９００℃，３０秒のＮ2 アニールを行いボロンの活性化
を行った後、テトラエトキシシラン（ＴＥＯＳ）とＯ2
を用いたプラズマＣＶＤ法により、厚さ５０ｎｍのＳｉ
Ｏ2 膜１０５を堆積した。Next, after depositing a polycrystalline Si film 204 having a thickness of 100 nm by LP-CVD using SiH 4 , boron ions of 4 × 10 20 atoms / cc were implanted into the polycrystalline Si film. . Subsequently, N 2 annealing at 900 ° C. for 30 seconds is performed by lamp annealing to activate boron, and then tetraethoxysilane (TEOS) and O 2
50 nm thick Si by plasma CVD using
An O 2 film 105 was deposited.
【００３０】次に、表２に示した条件で、厚さ５０ｎｍ
のＳｉ窒化膜２０６を、それぞれの試料に堆積した。こ
の後、クリプトンフロライド（ＫｒＦ）エキシマレーザ
リソグラフィー、およびドライエッチング技術を用い
て、上記Ｓｉ窒化膜２０６，ＳｉＯ2 膜２０５、および
ボロンドープ多結晶Ｓｉ膜２０４を所定の形状に加工し
て、ゲート電極とした。続いて、イオン注入法を用い
て、トランジスタのソース，ドレインに対応する領域
に、ボロンを２×１０13atoms／cm2注入した。この後、
９５０℃，１０秒のＮ2 アニールを行い、拡散層２０７
とした（図２（ｂ))。Next, under the conditions shown in Table 2, a thickness of 50 nm
Was deposited on each sample. Thereafter, the Si nitride film 206, the SiO 2 film 205, and the boron-doped polycrystalline Si film 204 are processed into a predetermined shape by using krypton fluoride (KrF) excimer laser lithography and dry etching technology to form a gate electrode. And Subsequently, 2 × 10 13 atoms / cm 2 of boron were implanted into regions corresponding to the source and the drain of the transistor by using an ion implantation method. After this,
N 2 annealing is performed at 950 ° C. for 10 seconds to form a diffusion layer 207.
(FIG. 2B).
【００３１】次に、表２に示した条件で、それぞれの試
料に厚さ８０ｎｍのＳｉ窒化膜208を堆積した。本実施
例では、ゲート電極の側壁部に直接Ｓｉ窒化膜２０８を
形成したが、応力を緩和させる目的で薄いＳｉ酸化膜を
堆積した後、Ｓｉ窒化膜を堆積する方法を用いることも
無論可能である。この後、オゾン(Ｏ3）とＴＥＯＳガス
を用いたＣＶＤ法により、厚さ６００ｎｍのＳｉＯ2 膜
２０９を堆積した。本実施例においては、上記ＳｉＯ2
膜２０９の堆積温度を５８０℃とした。続いて、ＫｒＦ
エキシマレーザリソグラフィー技術により、レジストホ
ールパターン２１０を所定の形状に形成した（図２
（ｃ））。Next, under the conditions shown in Table 2, an Si nitride film 208 having a thickness of 80 nm was deposited on each sample. In this embodiment, the Si nitride film 208 is formed directly on the side wall of the gate electrode. However, it is of course possible to use a method of depositing a thin Si oxide film for relaxing the stress and then depositing the Si nitride film. is there. Thereafter, an SiO 2 film 209 having a thickness of 600 nm was deposited by a CVD method using ozone (O 3 ) and TEOS gas. In this embodiment, the above SiO 2
The deposition temperature of the film 209 was 580 ° C. Then, KrF
A resist hole pattern 210 was formed in a predetermined shape by excimer laser lithography (see FIG. 2).
(C)).
【００３２】次に、上記レジストパターン２１０をマス
クとして、異方性ドライエッチング法によりＳｉＯ2 膜
２０９，Ｓｉ窒化膜２０８、およびＳｉ基板表面のＳｉ
Ｏ2膜２０３を順次エッチングして、拡散層２０７表面
を露出させるコンタクトホール２１１を形成した。図３
（ａ）に示したように、本実施例では、ＳＡＣ技術を用
いたため、レジストホールパターン２１０の径よりも、
微細なコンタクトホール２１１が形成された。Next, using the resist pattern 210 as a mask, the SiO 2 film 209, the Si nitride film 208, and the Si
The O 2 film 203 was sequentially etched to form a contact hole 211 exposing the surface of the diffusion layer 207. FIG.
As shown in (a), in this embodiment, since the SAC technique is used, the diameter of the resist hole pattern 210 is larger than that of the resist hole pattern 210.
Fine contact holes 211 were formed.
【００３３】次に、レジストパターン２１０を除去した
後、イオン注入法を用いて、表面を露出させた拡散層２
０７の一部に、ボロンを２×１０15atoms／cm2注入し
た。この後、９５０℃，１０秒のＮ2 アニールを行い、
拡散層２０７の一部を高濃度Ｐ+Ｓｉ 層とした。続い
て、反応性スパッタ法、およびＣＶＤ法により、厚さ５
０ｎｍ／１５０ｎｍのＷ膜２１２を、それぞれ連続して
堆積した。この後、化学機械研磨法（ＣＭＰ法）によ
り、上記Ｗ膜２１２の表面を研磨して、Ｗプラグ２１２
とした（図３（ｂ））。Next, after removing the resist pattern 210, the diffusion layer 2 whose surface is exposed is formed by ion implantation.
07 was implanted with 2 × 10 15 atoms / cm 2 of boron. Thereafter, N 2 annealing at 950 ° C. for 10 seconds is performed.
A part of the diffusion layer 207 is a high concentration P + Si layer. Subsequently, the reactive sputtering method and the CVD method are used to form a layer having a thickness of 5 mm.
A 0 nm / 150 nm W film 212 was successively deposited. Thereafter, the surface of the W film 212 is polished by a chemical mechanical polishing method (CMP method), and the W plug 212 is polished.
(FIG. 3B).
【００３４】最後に、ゲート電極、およびＷプラグ２１
２へ接続する配線を形成し、ｐチャネルＭＯＳトランジ
スタの作製を終了した（図示せず）。表２に、各試料の
Ｓｉ窒化膜の形成方法とＭＯＳトランジスタのフラット
バンド電圧（Ｖfb）を示す。水素原子を含んだ原料ガス
を用いた従来の方法では、Ｖfbが大きくなっており、明
らかにゲート電極のボロンがＳｉ基板表面に漏れている
結果が得られた。これに対し、水素原子を含んでいない
原料ガスを用いた本発明においては、Ｖfbの増加はほと
んどなかった。Finally, the gate electrode and the W plug 21
2 was formed, and fabrication of the p-channel MOS transistor was completed (not shown). Table 2 shows the method of forming the Si nitride film of each sample and the flat band voltage (Vfb) of the MOS transistor. In the conventional method using a source gas containing hydrogen atoms, Vfb was large, and the result that boron of the gate electrode clearly leaked to the surface of the Si substrate was obtained. On the other hand, in the present invention using the source gas containing no hydrogen atom, Vfb hardly increased.
【００３５】本実施例においても、ゲート電極としてボ
ロンドープ多結晶Ｓｉ電極の例を示したが、ボロンドー
プ多結晶Ｓｉ膜上にメタル膜などを積層した電極を用い
ても、同様の結果が得られた。In this embodiment, the example of the boron-doped polycrystalline Si electrode is shown as the gate electrode. However, similar results were obtained by using an electrode obtained by laminating a metal film or the like on the boron-doped polycrystalline Si film. .
【００３６】[0036]
【発明の効果】水素原子を含まない原料ガスでＳｉ窒化
膜を形成する、具体的には、ハロゲン原子を含むＳｉ原
料ガスとＮ2 ガスを用いてＳｉ窒化膜を形成することに
より、ボロンドープ多結晶Ｓｉ電極からＳｉ基板側へ漏
れるボロンの量を大幅に抑制することが可能となる。こ
れにより、Ｓｉ窒化膜をドライエッチングのストッパ膜
として用いるＳＡＣ技術を用いても、ｐチャネルＭＯＳ
トランジスタの信頼性が大幅に向上する。According to the present invention, a Si nitride film is formed using a source gas containing no hydrogen atoms. More specifically, a boron nitride doped film is formed by using a Si source gas containing a halogen atom and an N 2 gas. It is possible to significantly suppress the amount of boron leaking from the crystalline Si electrode to the Si substrate side. As a result, even if the SAC technology using the Si nitride film as a stopper film for dry etching is used, the p-channel MOS
The reliability of the transistor is greatly improved.
【図１】本発明の第１の実施例を示す半導体装置の断面
図。FIG. 1 is a sectional view of a semiconductor device according to a first embodiment of the present invention.
【図２】本発明の第２の実施例の半導体装置製造工程を
示す断面図。FIG. 2 is a sectional view showing a semiconductor device manufacturing process according to a second embodiment of the present invention.
【図３】本発明の第２の実施例の半導体装置製造工程を
示す断面図。FIG. 3 is a sectional view showing a semiconductor device manufacturing process according to a second embodiment of the present invention.
【図４】Ｓｉ窒化膜の形成方法と水素濃度の関係を示す
測定図。FIG. 4 is a measurement diagram showing a relationship between a method of forming a Si nitride film and a hydrogen concentration.
１０１，２０１…単結晶Ｓｉ基板、１０５，２０６，２
０８…Ｓｉ3Ｎ4膜、１０２，２０２…素子分離膜（Ｓｉ
Ｏ2 膜）、１０３，２０３…ゲート酸化膜、１０４，２
０４…ボロンドープ多結晶Ｓｉ膜、２０７…拡散層、２
１２…Ｗ膜、２０５，２０９…ＳｉＯ2 膜、２１０…レ
ジスト膜。101, 201 ... single crystal Si substrate, 105, 206, 2
08: Si 3 N 4 film, 102, 202: Element isolation film (Si
O 2 film), 103, 203 ... gate oxide film, 104, 2
04: boron-doped polycrystalline Si film, 207: diffusion layer, 2
12: W film, 205, 209: SiO 2 film, 210: Resist film.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 牛山 雅弘 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 由上 二郎 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 Ｆターム(参考） 4M104 AA01 BB01 BB18 BB40 CC01 CC05 DD16 DD17 EE05 EE09 EE17 HH20 5F058 BA20 BC08 BD10 BF07 BF24 BH12 BJ07 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Masahiro Ushiyama 1-280 Higashi Koikekubo, Kokubunji-shi, Tokyo Inside the Central Research Laboratory, Hitachi, Ltd. F-term in the Central Research Laboratory of the Works (reference) 4M104 AA01 BB01 BB18 BB40 CC01 CC05 DD16 DD17 EE05 EE09 EE17 HH20 5F058 BA20 BC08 BD10 BF07 BF24 BH12 BJ07
Claims (11)
程と、上記第１の絶縁膜上に導電膜を形成する工程と、
上記導電膜上に水素濃度が１×１０21atoms／cc 以下の
第２の絶縁膜を形成する工程と、上記第２の絶縁膜と導
電膜を所定の形状に加工して導電膜からなる配線を形成
する工程を少なくとも含むことを特徴とする半導体装置
の製造方法。A step of forming a first insulating film on a semiconductor substrate; a step of forming a conductive film on the first insulating film;
A step of forming a second insulating film having a hydrogen concentration of 1 × 10 21 atoms / cc or less on the conductive film, and processing the second insulating film and the conductive film into a predetermined shape to form a wiring made of the conductive film Forming a semiconductor device.
程と、上記第１の絶縁膜上に導電膜を形成する工程と、
導電膜上に水素濃度が１×１０21atoms／cc 以下の第２
の絶縁膜を形成する工程と、上記第２の絶縁膜と導電膜
を所定の形状に加工して導電膜からなる配線を形成する
工程と、上記配線の上部、および側面に水素濃度が１×
１０21atoms／cc 以下の第３の絶縁膜を形成する工程を
少なくとも含むことを特徴とする半導体装置の製造方
法。A step of forming a first insulating film on the semiconductor substrate; a step of forming a conductive film on the first insulating film;
A second layer having a hydrogen concentration of 1 × 10 21 atoms / cc or less on the conductive film;
Forming the second insulating film and the conductive film into a predetermined shape to form a wiring made of a conductive film; and forming a hydrogen concentration of 1 × on the upper and side surfaces of the wiring.
A method for manufacturing a semiconductor device, comprising at least a step of forming a third insulating film of 10 21 atoms / cc or less.
ｉ窒化膜、ないしＳｉ窒化膜とＳｉ酸化膜の組み合わせ
からなる２層以上の積層膜であることを特徴とする半導
体装置の製造方法。3. The method according to claim 1, wherein the second insulating film is made of S
A method for manufacturing a semiconductor device, comprising: an i-nitride film or a stacked film of two or more layers composed of a combination of a Si nitride film and a Si oxide film.
膜、ないしＳｉ窒化膜とＳｉ酸化膜の組み合わせからな
る２層以上の積層膜であることを特徴とする半導体装置
の製造方法。4. A method of manufacturing a semiconductor device according to claim 2, wherein the third insulating film is a Si nitride film or a laminated film of two or more layers composed of a combination of a Si nitride film and a Si oxide film. .
絶縁膜のいずれかが化学気相成長法を用いて形成したＳ
ｉ窒化膜、ないしＳｉ窒化膜とＳｉ酸化膜の組み合わせ
からなる２層以上の積層膜であることを特徴とする半導
体装置の製造方法。5. An S film according to claim 3, wherein said second and third insulating films are formed by chemical vapor deposition.
A method for manufacturing a semiconductor device, comprising: an i-nitride film or a stacked film of two or more layers composed of a combination of a Si nitride film and a Si oxide film.
たは第３の絶縁膜に含まれるＳｉ窒化膜が、ハロゲン原
子を含むＳｉ化合物と窒素を化学反応させて形成したＳ
ｉ窒化膜であることを特徴とする半導体装置の製造方
法。6. The Si nitride film contained in the second or third insulating film according to claim 1, wherein the Si nitride film is formed by a chemical reaction between a Si compound containing a halogen atom and nitrogen.
A method for manufacturing a semiconductor device, comprising: an i-nitride film.
合物が、ＳｉＦ4 ，ＳｉＣｌ4 ，ＳｉＢｒ4 ，ＳｉＩ4
のいずれかであることを特徴とする半導体装置の製造方
法。7. The method according to claim 6, wherein the Si compound containing a halogen atom is SiF 4 , SiCl 4 , SiBr 4 , SiI 4.
A method of manufacturing a semiconductor device.
び導電膜が、それぞれ電界効果トランジスタのゲート絶
縁膜，ゲート電極であることを特徴とする半導体装置の
製造方法。8. A method for manufacturing a semiconductor device, wherein the first insulating film and the conductive film according to claim 1 are a gate insulating film and a gate electrode of a field effect transistor, respectively.
だ多結晶Ｓｉ膜、ないしその上部にメタル膜またはシリ
サイド膜を積層した２層以上の積層膜からなることを特
徴とする半導体装置の製造方法。9. A semiconductor device according to claim 8, wherein said gate electrode comprises a polycrystalline Si film containing boron, or a laminated film of two or more layers formed by laminating a metal film or a silicide film thereon. Production method.
テン（ＷＮ）膜，タングステン（Ｗ）膜，窒化チタン
（ＴｉＮ）膜の２種以上の組み合わせからなることを特
徴とする半導体装置の製造方法。10. A method of manufacturing a semiconductor device according to claim 9, wherein said metal film comprises a combination of at least two of a tungsten nitride (WN) film, a tungsten (W) film, and a titanium nitride (TiN) film. .
リサイド(ＴｉＳｉx）膜，タングステンシリサイド(Ｗ
Ｓｉx）膜，コバルトシリサイド(ＣｏＳｉx），タンタ
ルシリサイド(ＴａＳｉx）のいずれかであることを特徴
とする半導体装置の製造方法。11. silicide film of titanium silicide according to claim 9 wherein (TiSi x) film, a tungsten silicide (W
Si x) film, a cobalt silicide (CoSi x), a method of manufacturing a semiconductor device which is characterized in that either a tantalum silicide (TaSi x).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22132398A JP2000058483A (en) | 1998-08-05 | 1998-08-05 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22132398A JP2000058483A (en) | 1998-08-05 | 1998-08-05 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000058483A true JP2000058483A (en) | 2000-02-25 |
Family
ID=16765011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22132398A Pending JP2000058483A (en) | 1998-08-05 | 1998-08-05 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000058483A (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002093635A1 (en) * | 2001-05-15 | 2002-11-21 | Renesas Technology Corp. | Semiconductor integrated circuit device and production method thereof |
| US6602771B2 (en) | 2000-12-27 | 2003-08-05 | Fujitsu Limited | Method for fabricating semiconductor device |
| JP2007324589A (en) * | 2006-05-22 | 2007-12-13 | Samsung Electronics Co Ltd | Semiconductor element with analog transistor improved in which operating characteristic and flicker noise characteristic, and method for manufacturing it |
| WO2010038888A1 (en) * | 2008-09-30 | 2010-04-08 | 東京エレクトロン株式会社 | Silicon oxynitride film and process for production thereof, computer-readable storage medium, and plasma cvd device |
| WO2010038885A1 (en) * | 2008-09-30 | 2010-04-08 | 東京エレクトロン株式会社 | Silicon nitride film and process for production thereof, computer-readable storage medium, and plasma cvd device |
| WO2010038887A1 (en) * | 2008-09-30 | 2010-04-08 | 東京エレクトロン株式会社 | Silicon dioxide film and process for production thereof, computer-readable storage medium, and plasma cvd device |
| WO2010038900A1 (en) * | 2008-09-30 | 2010-04-08 | 東京エレクトロン株式会社 | Silicon oxide film, method for forming silicon oxide film, and plasma cvd apparatus |
| JP2010283357A (en) * | 2002-07-19 | 2010-12-16 | Asm America Inc | Method to form ultra high quality silicon-containing compound layers |
| KR101254987B1 (en) * | 2008-09-30 | 2013-04-16 | 도쿄엘렉트론가부시키가이샤 | Method for depositing silicon nitride film, computer-readable storage medium, plasma cvd device and semiconductor memory device |
| CN115223790A (en) * | 2021-04-16 | 2022-10-21 | 长鑫存储技术有限公司 | Method for manufacturing capacitor device and capacitor device |
-
1998
- 1998-08-05 JP JP22132398A patent/JP2000058483A/en active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6602771B2 (en) | 2000-12-27 | 2003-08-05 | Fujitsu Limited | Method for fabricating semiconductor device |
| US6905982B2 (en) | 2001-05-15 | 2005-06-14 | Renesas Technology Corp. | Method of manufacturing a semiconductor integrated circuit device |
| WO2002093635A1 (en) * | 2001-05-15 | 2002-11-21 | Renesas Technology Corp. | Semiconductor integrated circuit device and production method thereof |
| JP2010283357A (en) * | 2002-07-19 | 2010-12-16 | Asm America Inc | Method to form ultra high quality silicon-containing compound layers |
| JP2007324589A (en) * | 2006-05-22 | 2007-12-13 | Samsung Electronics Co Ltd | Semiconductor element with analog transistor improved in which operating characteristic and flicker noise characteristic, and method for manufacturing it |
| US8445968B2 (en) | 2006-05-22 | 2013-05-21 | Samsung Electronics Co., Ltd. | Semiconductor device having analog transistor with improved operating and flicker noise characteristics and method of making same |
| WO2010038888A1 (en) * | 2008-09-30 | 2010-04-08 | 東京エレクトロン株式会社 | Silicon oxynitride film and process for production thereof, computer-readable storage medium, and plasma cvd device |
| WO2010038900A1 (en) * | 2008-09-30 | 2010-04-08 | 東京エレクトロン株式会社 | Silicon oxide film, method for forming silicon oxide film, and plasma cvd apparatus |
| WO2010038887A1 (en) * | 2008-09-30 | 2010-04-08 | 東京エレクトロン株式会社 | Silicon dioxide film and process for production thereof, computer-readable storage medium, and plasma cvd device |
| CN102171799A (en) * | 2008-09-30 | 2011-08-31 | 东京毅力科创株式会社 | Silicon oxide film, method for forming silicon oxide film, and plasma CVD apparatus |
| JPWO2010038885A1 (en) * | 2008-09-30 | 2012-03-01 | 東京エレクトロン株式会社 | Silicon nitride film and method for forming the same, computer-readable storage medium, and plasma CVD apparatus |
| KR101254986B1 (en) * | 2008-09-30 | 2013-04-16 | 도쿄엘렉트론가부시키가이샤 | Silicon nitride film and process for production thereof, computer-readable storage medium, and plasma cvd device |
| KR101254987B1 (en) * | 2008-09-30 | 2013-04-16 | 도쿄엘렉트론가부시키가이샤 | Method for depositing silicon nitride film, computer-readable storage medium, plasma cvd device and semiconductor memory device |
| WO2010038885A1 (en) * | 2008-09-30 | 2010-04-08 | 東京エレクトロン株式会社 | Silicon nitride film and process for production thereof, computer-readable storage medium, and plasma cvd device |
| CN115223790A (en) * | 2021-04-16 | 2022-10-21 | 长鑫存储技术有限公司 | Method for manufacturing capacitor device and capacitor device |
| CN115223790B (en) * | 2021-04-16 | 2023-12-12 | 长鑫存储技术有限公司 | Method for manufacturing capacitor device and capacitor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1433196B1 (en) | Apparatus to prevent lateral oxidation in a transistor utilizing an ultra thin oxygen-diffusion barrier | |
| US5767004A (en) | Method for forming a low impurity diffusion polysilicon layer | |
| TWI446522B (en) | Semiconductor device and method for manufacturing the same | |
| US8350335B2 (en) | Semiconductor device including off-set spacers formed as a portion of the sidewall | |
| JPH11260759A (en) | Manufacture of semiconductor device | |
| TW201113936A (en) | Method for fabricating a gate structure | |
| JPH11224947A (en) | Semiconductor device and manufacture thereof | |
| KR19980024067A (en) | Manufacturing Method of Semiconductor Device | |
| JP2002198526A (en) | Method of manufacturing semiconductor device | |
| US6368986B1 (en) | Use of selective ozone TEOS oxide to create variable thickness layers and spacers | |
| KR100202975B1 (en) | Fabrication method of semiconductor device | |
| JP2000058483A (en) | Manufacture of semiconductor device | |
| TW200525751A (en) | Silicide/semiconductor structure and method of fabrication | |
| TW591718B (en) | Semiconductor integrated circuit device | |
| KR20020031283A (en) | Integrated Circuit Device And Method For Manufacture The Same | |
| JP3259535B2 (en) | Method for manufacturing semiconductor device having NMOS transistor and PMOS transistor | |
| US20070066007A1 (en) | Method to obtain fully silicided gate electrodes | |
| US6403455B1 (en) | Methods of fabricating a memory device | |
| TW201501209A (en) | Semiconductor device and manufacturing method thereof | |
| KR100811449B1 (en) | Semiconductor device and the fabricating method thereof | |
| KR101255764B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| JPH04303944A (en) | Manufacture of semiconductor device | |
| KR20050008050A (en) | Method for fabricating gate-electrode of semiconductor device using double hardmask | |
| KR101070312B1 (en) | Gate-electrode of semiconductor device including hardmask nitride and method for fabricating the same | |
| KR20030053658A (en) | Method For Manufacturing Semiconductor Devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050707 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050707 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090330 |
|
| A02 | Decision of refusal |
Effective date: 20090616 Free format text: JAPANESE INTERMEDIATE CODE: A02 |