JP2000057334A - 二値化表示方法ならびに装置 - Google Patents
二値化表示方法ならびに装置Info
- Publication number
- JP2000057334A JP2000057334A JP22688898A JP22688898A JP2000057334A JP 2000057334 A JP2000057334 A JP 2000057334A JP 22688898 A JP22688898 A JP 22688898A JP 22688898 A JP22688898 A JP 22688898A JP 2000057334 A JP2000057334 A JP 2000057334A
- Authority
- JP
- Japan
- Prior art keywords
- data
- display
- display data
- frame memory
- area development
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】
【課題】 本発明は、多値表現された表示データに関
し、輝度を元にｎ×ｍに拡大表示を行い、単純二値化す
ることにより、限られた表示色で多くの階調を識別可能
とする。 【解決手段】 本発明は、二値化制御インタフェース回
路５にて、コンピュータ本体により生成される多値表示
データからＲＧＢ値を生成（ＬＵＴ５１）し、このＲＧ
Ｂ値から所定の演算式に従って輝度レベルを求め（輝度
変換回路５２）、あらかじめ用意された面積展開パター
ンからこの輝度レベルに対応する面積展開パターンを取
り出し（面積展開回路５３）、フレームメモリ６に描画
することを特徴とする。
し、輝度を元にｎ×ｍに拡大表示を行い、単純二値化す
ることにより、限られた表示色で多くの階調を識別可能
とする。 【解決手段】 本発明は、二値化制御インタフェース回
路５にて、コンピュータ本体により生成される多値表示
データからＲＧＢ値を生成（ＬＵＴ５１）し、このＲＧ
Ｂ値から所定の演算式に従って輝度レベルを求め（輝度
変換回路５２）、あらかじめ用意された面積展開パター
ンからこの輝度レベルに対応する面積展開パターンを取
り出し（面積展開回路５３）、フレームメモリ６に描画
することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は多値表現された表示
データを、輝度に基づきｎ×ｍに拡大表示を行い二値表
示することのできる二値化表示方法ならびに装置に関す
る。
データを、輝度に基づきｎ×ｍに拡大表示を行い二値表
示することのできる二値化表示方法ならびに装置に関す
る。
【０００２】
【従来の技術】マルチメディア技術の進展に伴い、マン
マシンインタフェースの中核となるディスプレイに益々
高度な機能が要求されようになった。高解像度表示、多
色表示、マルチウインドウ、スムーズスクロール等がそ
の代表である。これら機能は、パソコン等比較的小規模
なコンピュータシステムにおいても標準搭載されるよう
になった。
マシンインタフェースの中核となるディスプレイに益々
高度な機能が要求されようになった。高解像度表示、多
色表示、マルチウインドウ、スムーズスクロール等がそ
の代表である。これら機能は、パソコン等比較的小規模
なコンピュータシステムにおいても標準搭載されるよう
になった。
【０００３】ところで、従来、多色表示等、多値表現さ
れた表示データを二値表示するには、閾値を設けて単純
に二値変換するか、あるいは色をパターン化することに
より色の違いを識別するか、周辺との比較によって色を
決定していた。
れた表示データを二値表示するには、閾値を設けて単純
に二値変換するか、あるいは色をパターン化することに
より色の違いを識別するか、周辺との比較によって色を
決定していた。
【０００４】
【発明が解決しようとする課題】上述した従来例に従え
ば、隣接する色の違いが判別しにくいという問題が生じ
る。これは、特に、文字と画像が混在するときに問題と
なり、多値表現された表示データを二値表示する場合、
細かい文字が見にくくなってしまうという欠点があっ
た。
ば、隣接する色の違いが判別しにくいという問題が生じ
る。これは、特に、文字と画像が混在するときに問題と
なり、多値表現された表示データを二値表示する場合、
細かい文字が見にくくなってしまうという欠点があっ
た。
【０００５】本発明は上記事情に鑑みてなされたもので
あり、多値表現された表示データに関し、輝度を元にｎ
×ｍに拡大表示を行い、単純二値化することにより、限
られた表示色で多くの階調を識別できる、二値化表示方
法ならびに装置を提供することを目的とする。
あり、多値表現された表示データに関し、輝度を元にｎ
×ｍに拡大表示を行い、単純二値化することにより、限
られた表示色で多くの階調を識別できる、二値化表示方
法ならびに装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明の二値化表示方法
は、多値表示データからＲＧＢ値を生成し、このＲＧＢ
値から所定の演算式に従って輝度レベルを求め、あらか
じめ用意された面積展開パターンからこの輝度レベルに
対応する面積展開パターンを取り出し、フレームメモリ
に描画することを特徴とする。
は、多値表示データからＲＧＢ値を生成し、このＲＧＢ
値から所定の演算式に従って輝度レベルを求め、あらか
じめ用意された面積展開パターンからこの輝度レベルに
対応する面積展開パターンを取り出し、フレームメモリ
に描画することを特徴とする。
【０００７】本発明の二値化表示装置は、システムバス
を介して到来する表示データを所定の解像度に従う多値
表示データに変換する第1 の表示データ変換手段と、第
1 の表示データ変換手段により生成される表示データを
上記システムバスとは異なる専用のバスを介して得、こ
れを二値化してフレームメモリへ描画する第２の表示デ
ータ変換手段とを具備することを特徴とする。
を介して到来する表示データを所定の解像度に従う多値
表示データに変換する第1 の表示データ変換手段と、第
1 の表示データ変換手段により生成される表示データを
上記システムバスとは異なる専用のバスを介して得、こ
れを二値化してフレームメモリへ描画する第２の表示デ
ータ変換手段とを具備することを特徴とする。
【０００８】このことにより、限られた表示色で多くの
階調を識別でき、システムバスのトラフィックを圧迫せ
ずに実現できる。
階調を識別でき、システムバスのトラフィックを圧迫せ
ずに実現できる。
【０００９】
【発明の実施の形態】図１は本発明の実施形態を示すブ
ロック図である。
ロック図である。
【００１０】図において、１はディスプレイコントロー
ラであり、ここではＶＧＡ（VideoGraphics Display Ar
ray）が例示されている。ＶＧＡコントローラ１は、Ｖ
ＥＳＡ規格で定められるフューチャコネクタ４に出力さ
れるＶＧＡ用表示データを生成する。２はこの表示デー
タ（ディジタル信号）を図示せぬカラーディスプレイモ
ニタに表示するためのデータ（アナログ信号）に変換す
るＤＡＣである。
ラであり、ここではＶＧＡ（VideoGraphics Display Ar
ray）が例示されている。ＶＧＡコントローラ１は、Ｖ
ＥＳＡ規格で定められるフューチャコネクタ４に出力さ
れるＶＧＡ用表示データを生成する。２はこの表示デー
タ（ディジタル信号）を図示せぬカラーディスプレイモ
ニタに表示するためのデータ（アナログ信号）に変換す
るＤＡＣである。
【００１１】５は二値化制御インタフェース回路であ
る。二値化制御インタフェース回路５は、ＶＧＡコント
ローラ１によって生成されるＶＧＡ用表示データの二値
化変換を行う専用のロジックであり、その出力は表示制
御インタフェース回路７を介してフレームメモリ６に展
開される。フレームメモリ６は二値化データを保存する
表示画面メモリであり、表示制御インタフェース回路７
は、フレームメモリ６への二値データのリードライト及
び、フレームメモリの二値データを外部接続される超高
精細二値ＣＲＴモニタ８に表示するためのラスタタイミ
ング制御も行う。ここでは、超高精細二値ＣＲＴモニタ
８として３２００×２４００の解像度を持つものを使用
するものとする。
る。二値化制御インタフェース回路５は、ＶＧＡコント
ローラ１によって生成されるＶＧＡ用表示データの二値
化変換を行う専用のロジックであり、その出力は表示制
御インタフェース回路７を介してフレームメモリ６に展
開される。フレームメモリ６は二値化データを保存する
表示画面メモリであり、表示制御インタフェース回路７
は、フレームメモリ６への二値データのリードライト及
び、フレームメモリの二値データを外部接続される超高
精細二値ＣＲＴモニタ８に表示するためのラスタタイミ
ング制御も行う。ここでは、超高精細二値ＣＲＴモニタ
８として３２００×２４００の解像度を持つものを使用
するものとする。
【００１２】尚、上述したＶＧＡコントローラ１、ＤＡ
Ｃ２は第１の表示制御ボード９として、二値化制御イン
タフェース５、フレームメモリ６、表示制御インタフェ
ース回路７は第２の表示制御ボード１０としてそれぞれ
独立して実装され、共にＰＣＩバスで構成されるシステ
ムバス３に接続されるものとする。また、図中、Ａは、
システムバス３経由で図示せぬ本体ＣＰＵによって生成
され、ＶＧＡコントローラ１に供給される表示データ、
Ｂは、ＶＧＡコントローラ１によって変換された６４０
×４８０画素の解像度を持つＶＧＡ用表示データ、Ｃ
は、二値化制御インタフェース回路５で変換され、表示
制御インタフェース回路７経由で書き込まれるｍ×ｎ画
素変換された表示データである。
Ｃ２は第１の表示制御ボード９として、二値化制御イン
タフェース５、フレームメモリ６、表示制御インタフェ
ース回路７は第２の表示制御ボード１０としてそれぞれ
独立して実装され、共にＰＣＩバスで構成されるシステ
ムバス３に接続されるものとする。また、図中、Ａは、
システムバス３経由で図示せぬ本体ＣＰＵによって生成
され、ＶＧＡコントローラ１に供給される表示データ、
Ｂは、ＶＧＡコントローラ１によって変換された６４０
×４８０画素の解像度を持つＶＧＡ用表示データ、Ｃ
は、二値化制御インタフェース回路５で変換され、表示
制御インタフェース回路７経由で書き込まれるｍ×ｎ画
素変換された表示データである。
【００１３】図２は、図１に示すフューチャコネクタ４
のピン構成、図３はその信号リストを表で示したもので
ある。いずれもＶＥＳＡ規格により定めらたものであ
り、従ってここでは詳細を述べない。図４にＶＧＡ用表
示データのタイミングの一例を示す。信号は表１に示し
たものと同一であり、標準的なＶＧＡ表示データである
ためここで詳細は記述しない。
のピン構成、図３はその信号リストを表で示したもので
ある。いずれもＶＥＳＡ規格により定めらたものであ
り、従ってここでは詳細を述べない。図４にＶＧＡ用表
示データのタイミングの一例を示す。信号は表１に示し
たものと同一であり、標準的なＶＧＡ表示データである
ためここで詳細は記述しない。
【００１４】尚、第２の表示制御ボード１０には、第１
の表示制御ボード９のようにシステムバス３を介して入
力されるＶＧＡデータを表示するためのハードウェアを
実装していないため、フューチャコネクタ４経由でＶＧ
Ａ表示データを取得している。これにより、第２の表示
制御ボード１０にＶＧＡコントローラ１を実装せずに済
むのでコスト、実装面からメリットがある。
の表示制御ボード９のようにシステムバス３を介して入
力されるＶＧＡデータを表示するためのハードウェアを
実装していないため、フューチャコネクタ４経由でＶＧ
Ａ表示データを取得している。これにより、第２の表示
制御ボード１０にＶＧＡコントローラ１を実装せずに済
むのでコスト、実装面からメリットがある。
【００１５】図５は、図１に示す二値化制御インタフェ
ース回路５の内部構成を示すブロック図である。図にお
いて、５１は、ルックアップテーブル（ＬＵＴ）であ
る。ルックアップテーブル５１は、フューチャコネクタ
４を介して供給されるＶＧＡ用表示データ内のパレット
データからＲＧＢデータに変換する。５２は、輝度変換
回路である。輝度変換回路５２は、入力されたＲＧＢデ
ータを後述する輝度計算式により輝度変換を行う回路で
ある。５３は面積展開回路である。面積展開回路５３
は、輝度レベルに対応する面積展開のための変換を行
い、二値データを生成する。面積展開の詳細については
後述する。
ース回路５の内部構成を示すブロック図である。図にお
いて、５１は、ルックアップテーブル（ＬＵＴ）であ
る。ルックアップテーブル５１は、フューチャコネクタ
４を介して供給されるＶＧＡ用表示データ内のパレット
データからＲＧＢデータに変換する。５２は、輝度変換
回路である。輝度変換回路５２は、入力されたＲＧＢデ
ータを後述する輝度計算式により輝度変換を行う回路で
ある。５３は面積展開回路である。面積展開回路５３
は、輝度レベルに対応する面積展開のための変換を行
い、二値データを生成する。面積展開の詳細については
後述する。
【００１６】５４は、時分割描画回路である。時分割描
画回路５４は、面積展開変換された二値データを垂直水
平同期信号（ＨＳＹＮＣ／ＶＳＹＮＣ）をもとに時分割
で図示せぬ表示制御インタフェースに転送する回路であ
る。５５は、Ｖ／ＨＳＹＮＣ検出回路である。Ｖ／ＨＳ
ＹＮＣ検出回路５５は、ＶＧＡ用表示データ内の表示制
御信号であるＶ／ＨＳＹＮＣ信号の極性を検出するもの
である。
画回路５４は、面積展開変換された二値データを垂直水
平同期信号（ＨＳＹＮＣ／ＶＳＹＮＣ）をもとに時分割
で図示せぬ表示制御インタフェースに転送する回路であ
る。５５は、Ｖ／ＨＳＹＮＣ検出回路である。Ｖ／ＨＳ
ＹＮＣ検出回路５５は、ＶＧＡ用表示データ内の表示制
御信号であるＶ／ＨＳＹＮＣ信号の極性を検出するもの
である。
【００１７】図６は、図５に示す輝度変換回路５２及び
面積展開回路５３の動作概要を示す図である。ここで
は、ルックアップテーブル５１により変換された１画素
あたりのＲＧＢ値（Ｓ６０１）に対して輝度（Ｙ）計算
（Ｓ６０２）を行う。具体的には、Ｙ＝０．２９９Ｒ＋
０．５８７Ｇ＋０．１１４Ｂの演算を行い、その結果を
基に輝度レベル変換（Ｓ６０３）を行い、面積展開（Ｓ
６０４）を行って、そのパターン数に対する閾値により
輝度に相当するｎ×ｍのパターンを取得（Ｓ６０５）す
る。
面積展開回路５３の動作概要を示す図である。ここで
は、ルックアップテーブル５１により変換された１画素
あたりのＲＧＢ値（Ｓ６０１）に対して輝度（Ｙ）計算
（Ｓ６０２）を行う。具体的には、Ｙ＝０．２９９Ｒ＋
０．５８７Ｇ＋０．１１４Ｂの演算を行い、その結果を
基に輝度レベル変換（Ｓ６０３）を行い、面積展開（Ｓ
６０４）を行って、そのパターン数に対する閾値により
輝度に相当するｎ×ｍのパターンを取得（Ｓ６０５）す
る。
【００１８】面積展開パターンは、輝度レベル、画素数
によりｎ×ｍのパターンに展開される。図７に例とし
て、４×４の面積展開パターンが示されている。これに
より、１６階調の表示が可能となる。
によりｎ×ｍのパターンに展開される。図７に例とし
て、４×４の面積展開パターンが示されている。これに
より、１６階調の表示が可能となる。
【００１９】図８は、図５に示す時分割描画回路５４の
動作概要を示す図である。本発明実施形態においては、
ＶＥＳＡフューチャコネクタ４からを介して得られるＶ
ＧＡ用表示データの転送速度より、フレームメモリ６に
対する二値表示データの書き込みが遅くなるため、表示
しなければならない１フレーム相当の表示データをリア
ルタイムに描画できず、従って、図に示すように該当フ
レームの一部分のみを切り出し間引き描画する。図に示
す例では、フレームｎが最初の画素を描画し、フレーム
ｎ＋１が次画素、フレームｎ＋２が更に次の画素という
ように、５フレーム毎に表示画面の全てを更新すること
になる。
動作概要を示す図である。本発明実施形態においては、
ＶＥＳＡフューチャコネクタ４からを介して得られるＶ
ＧＡ用表示データの転送速度より、フレームメモリ６に
対する二値表示データの書き込みが遅くなるため、表示
しなければならない１フレーム相当の表示データをリア
ルタイムに描画できず、従って、図に示すように該当フ
レームの一部分のみを切り出し間引き描画する。図に示
す例では、フレームｎが最初の画素を描画し、フレーム
ｎ＋１が次画素、フレームｎ＋２が更に次の画素という
ように、５フレーム毎に表示画面の全てを更新すること
になる。
【００２０】この制御により、フレームをリアルタイム
に更新できない場合でも、一部の情報のみ描画すること
によって表示画面の更新が可能となる。
に更新できない場合でも、一部の情報のみ描画すること
によって表示画面の更新が可能となる。
【００２１】尚、上述した本発明実施形態では、輝度変
換から面積展開、時分割描画に至る全ての操作をハード
ウェアにより実現したが、これをソフトウェアにより実
現することも可能である。この場合、そのためのソフト
ウェアとしては、ＶＧＡ用表示データを取り込むステッ
プ、取り込んだデータから１画素あたりのＲＧＢ値を生
成するステップ、ＲＧＢ値から所定の演算により輝度レ
ベルを算出するステップ、あらかじめ記憶された面積展
開パターンから輝度レベルに対応するパターンを取得す
るステップ、取得したパターンをフレームメモリへ描画
するステップが必要となる。上記処理をソフトウェアで
実行する場合、表示データはシステムバスを介して転送
されることになる。
換から面積展開、時分割描画に至る全ての操作をハード
ウェアにより実現したが、これをソフトウェアにより実
現することも可能である。この場合、そのためのソフト
ウェアとしては、ＶＧＡ用表示データを取り込むステッ
プ、取り込んだデータから１画素あたりのＲＧＢ値を生
成するステップ、ＲＧＢ値から所定の演算により輝度レ
ベルを算出するステップ、あらかじめ記憶された面積展
開パターンから輝度レベルに対応するパターンを取得す
るステップ、取得したパターンをフレームメモリへ描画
するステップが必要となる。上記処理をソフトウェアで
実行する場合、表示データはシステムバスを介して転送
されることになる。
【００２２】また、色表示データを輝度を基に４×４に
拡大表示する例のみ示したが、色数に応じて面積展開の
画素数を変更でき、面積展開のパターン形状は自由に設
定できる。また、輝度計算式も例示したもに限らず、時
分割描画のフレーム数も任意に変更できるものである。
更に、本発明は表示装置のみ例示したが、二値印字装置
に対して多値印字を行う印字装置にも同様に応用でき
る。この場合、図１に示す二値化制御インタフェース回
路５はそのまま用い、表示制御インタフェース７が印字
制御インタフェースに、超高精細二値ＣＲＴ８が２４０
ＤＰＩ等高解像度を持つ二値印字装置に代わる。
拡大表示する例のみ示したが、色数に応じて面積展開の
画素数を変更でき、面積展開のパターン形状は自由に設
定できる。また、輝度計算式も例示したもに限らず、時
分割描画のフレーム数も任意に変更できるものである。
更に、本発明は表示装置のみ例示したが、二値印字装置
に対して多値印字を行う印字装置にも同様に応用でき
る。この場合、図１に示す二値化制御インタフェース回
路５はそのまま用い、表示制御インタフェース７が印字
制御インタフェースに、超高精細二値ＣＲＴ８が２４０
ＤＰＩ等高解像度を持つ二値印字装置に代わる。
【００２３】
【発明の効果】以上説明のように本発明は、コンピュー
タ本体により生成される多値表示データからＲＧＢ値を
生成し、このＲＧＢ値から所定の演算式に従って輝度レ
ベルを求め、あらかじめ用意された面積展開パターンか
らこの輝度レベルに対応する面積展開パターンを取り出
し、フレームメモリに描画することを特徴とするもので
あり、このことにより、二値減色表示を実現でき、ま
た、多値表示データをシステムバスとは独立した専用の
バスを介して得ることからバストラフィック量の削減も
はかれ、システム性能の向上につながる。更に、二値化
制御インタフェースにディスプレイコントローラを実装
せずに済むため、コスト、実装面からの効果も得られ
る。
タ本体により生成される多値表示データからＲＧＢ値を
生成し、このＲＧＢ値から所定の演算式に従って輝度レ
ベルを求め、あらかじめ用意された面積展開パターンか
らこの輝度レベルに対応する面積展開パターンを取り出
し、フレームメモリに描画することを特徴とするもので
あり、このことにより、二値減色表示を実現でき、ま
た、多値表示データをシステムバスとは独立した専用の
バスを介して得ることからバストラフィック量の削減も
はかれ、システム性能の向上につながる。更に、二値化
制御インタフェースにディスプレイコントローラを実装
せずに済むため、コスト、実装面からの効果も得られ
る。
【００２４】また、輝度変換のための手段を選択するこ
とにより、各色の輝度調整を行うことができ、更に、面
積展開パターンの形状を任意に設定することにより画素
形状にもしくは画素比率に関係なくパターン表示が可能
となる。また、拡大率を選択できる構成とすることによ
り、大きさに応じた階調を指定することができる。
とにより、各色の輝度調整を行うことができ、更に、面
積展開パターンの形状を任意に設定することにより画素
形状にもしくは画素比率に関係なくパターン表示が可能
となる。また、拡大率を選択できる構成とすることによ
り、大きさに応じた階調を指定することができる。
【図１】本発明の実施形態を示すブロック図、
【図２】図１におけるフューチャコネクタのピン構成を
示す図、
示す図、
【図３】フューチャコネクタの信号リストを表で示す
図、
図、
【図４】ＶＧＡ用表示データのタイミングを示す図、
【図５】図１における二値化制御インタフェース回路の
実施形態を示すブロック図、
実施形態を示すブロック図、
【図６】本発明実施形態の動作を説明するために引用し
た図であり、具体的には、輝度レベル変換から面積展開
に至る一連の動作の流れを示す図、
た図であり、具体的には、輝度レベル変換から面積展開
に至る一連の動作の流れを示す図、
【図７】本発明実施形態の動作を説明するために引用し
た図であり、具体的には、面積展開パターンの例を示す
図、
た図であり、具体的には、面積展開パターンの例を示す
図、
【図８】本発明実施形態の動作を説明するために引用し
た図であり、具体的には、時分割描画に関する動作概念
を示す図、
た図であり、具体的には、時分割描画に関する動作概念
を示す図、
１…ＶＧＡコントローラ、２…Ｄ／Ａコンバータ、３…
システムバス、４…フューチャコネクタ、５…二値化制
御インタフェース回路、６…フレームメモリ、７…表示
制御インタフェース回路、８…超高精細二値ＣＲＴモニ
タ、９（１０）…表示制御ボード、５１…ルックアップ
テーブル（ＬＵＴ）、５２…輝度変換回路、５３…面積
展開回路、５４…時分割描画回路、５５…Ｖ／Ｈ−ＳＹ
ＮＣ検出回路、
システムバス、４…フューチャコネクタ、５…二値化制
御インタフェース回路、６…フレームメモリ、７…表示
制御インタフェース回路、８…超高精細二値ＣＲＴモニ
タ、９（１０）…表示制御ボード、５１…ルックアップ
テーブル（ＬＵＴ）、５２…輝度変換回路、５３…面積
展開回路、５４…時分割描画回路、５５…Ｖ／Ｈ−ＳＹ
ＮＣ検出回路、
───────────────────────────────────────────────────── フロントページの続き (72)発明者 手塚 公彦 東京都青梅市新町３丁目３番地の１ 東芝 コンピュータエンジニアリング株式会社内 Ｆターム(参考） 5B057 CA01 CA08 CA12 CA16 CB01 CB06 CB12 CB16 CC02 CE18 CH07 CH11 5B069 AA01 BA01 BB07 BC02 HA18 LA02
Claims (7)
- 【請求項１】 システムバスを介して到来する表示デー
タを所定の解像度に従う多値表示データに変換する第1
の表示データ変換手段と、第1 の表示データ変換手段に
より生成される表示データを上記システムバスとは異な
る専用のバスを介して得、これを二値化してフレームメ
モリへ描画する第２の表示データ変換手段とを具備する
ことを特徴とする二値化表示装置。 - 【請求項２】 第2 の表示データ変換手段は、第１の変
換手段から得られる表示パレットデータをＲＧＢデータ
に変換する第1 の変換回路と、ＲＧＢデータを所定の演
算式に従い輝度レベルのデータに変換し、あらかじめ用
意される面積展開パターンからその輝度レベルに従うパ
ターンを取り出す第２の変換回路から成ることを特徴と
する請求項１記載の二値化表示装置。 - 【請求項３】 第２の変換回路により生成される面積展
開パターンをフレームメモリに描画する際、フレームメ
モリに対するデータ転送速度に応じてその表示データを
分割し、その分割された単位で表示データを時分割描画
する描画回路を更に具備することを特徴とする請求項２
記載の二値化表示装置。 - 【請求項４】 多値表示データからＲＧＢ値を生成し、
このＲＧＢ値から所定の演算式に従って輝度レベルを求
め、あらかじめ用意された面積展開パターンからこの輝
度レベルに対応する面積展開パターンを取り出し、フレ
ームメモリに描画することを特徴とする二値化表示方
法。 - 【請求項５】 ｐ×ｑ画素で構成されるＲＧＢデータを
ｎ×ｍ画素で構成される二値データに変換する際（但
し、ｐ＜ｎ、ｑ＜ｍ：ｎ，ｍは整数）、１画素相当のＲ
ＧＢデータを所定の演算式に従い輝度レベル値を算出
し、あらかじめ用意される少なくとも（ｎ／ｐ）×（ｍ
／ｑ）の面積展開パターンから上記輝度レベル値に対応
する面積展開パターンを選択出力することを特徴とする
請求項４記載の二値化表示方法。 - 【請求項６】 面積展開パターンの形状を任意に設定す
ることを特徴とする請求項４記載の二値化表示方法。 - 【請求項７】 フレームメモリに表示データを描画する
際、フレームメモリのデータ転送速度に応じて表示デー
タを分割し、その分割された表示データを単位として時
分割で描画することを特徴とする請求項４記載の二値化
表示方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22688898A JP2000057334A (ja) | 1998-08-11 | 1998-08-11 | 二値化表示方法ならびに装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22688898A JP2000057334A (ja) | 1998-08-11 | 1998-08-11 | 二値化表示方法ならびに装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000057334A true JP2000057334A (ja) | 2000-02-25 |
Family
ID=16852165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22688898A Pending JP2000057334A (ja) | 1998-08-11 | 1998-08-11 | 二値化表示方法ならびに装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000057334A (ja) |
-
1998
- 1998-08-11 JP JP22688898A patent/JP2000057334A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4490797A (en) | Method and apparatus for controlling the display of a computer generated raster graphic system | |
| US5543824A (en) | Apparatus for selecting frame buffers for display in a double buffered display system | |
| US5559954A (en) | Method & apparatus for displaying pixels from a multi-format frame buffer | |
| US6266042B1 (en) | Display system with resolution conversion | |
| US6683585B1 (en) | Picture display control system, image signal generating device, and picture display device | |
| KR960020409A (ko) | 디지탈 텔레비젼용 그래픽 서브시스템 | |
| CN100545903C (zh) | 图像数据的误差累加抖动 | |
| JPH04288590A (ja) | Ｃｙｍｋ−ｒｇｂのｒａｍｄａｃ方法及び装置 | |
| US6339451B1 (en) | Graphical on-screen display system | |
| JPH01321578A (ja) | 画像表示装置 | |
| JPH07306761A (ja) | 画像データ処理装置および方法 | |
| JP2000057334A (ja) | 二値化表示方法ならびに装置 | |
| EP0481621A2 (en) | Information processing apparatus and method | |
| JPH0793563A (ja) | 画像処理装置 | |
| JP2000503134A (ja) | 画像信号処理装置およびデジタルデータ信号の処理方法 | |
| US6421059B1 (en) | Apparatus and method for rendering characters into a memory | |
| JP2589953B2 (ja) | 文字・画像データ生成装置及び方法 | |
| CN113411556B (zh) | 非对称性影像传输方法及其电子装置 | |
| JP3000855B2 (ja) | 文字図形処理装置及び情報処理装置 | |
| AU720754B2 (en) | A method of smoothing bitmapped characters | |
| KR840002410B1 (ko) | 씨알티 디스플레이 장치의 간이식 도형문자의 색상 재현방식 | |
| JPH04301886A (ja) | ディスプレイ制御回路 | |
| JPH03223894A (ja) | 画像処理回路 | |
| JPH1084554A (ja) | 文字テロップ縁取り装置 | |
| JPH05119766A (ja) | 画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050809 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050818 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20080520 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20081007 Free format text: JAPANESE INTERMEDIATE CODE: A02 |