JP2000054150A - プラズマ処理装置及びプラズマ処理方法 - Google Patents
プラズマ処理装置及びプラズマ処理方法Info
- Publication number
- JP2000054150A JP2000054150A JP10224041A JP22404198A JP2000054150A JP 2000054150 A JP2000054150 A JP 2000054150A JP 10224041 A JP10224041 A JP 10224041A JP 22404198 A JP22404198 A JP 22404198A JP 2000054150 A JP2000054150 A JP 2000054150A
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- substrate
- reaction vessel
- plasma processing
- microwave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Plasma Technology (AREA)
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】マイクロ波励起のプラズマを用いたCVD等の
薄膜形成加工のプロセスにおいて、均一性・再現性が良
くかつ制御性が優れた大面積の基板の処理方式を提案す
る。 【解決手段】基板の表面の複数の個所の膜厚等の処理状
態をインプロセス計測し、その計測値をフィードバック
してそれぞれの位置に対応するマイクロ波の照射強度を
制御して、基板の処理量を高精度化する。 【効果】大面積基板のプラズマ処理によるCVD等の薄
膜加工が容易に均一性・再現性良くでき、製造プロセス
の高歩留まり化及び高品位化ができる。
薄膜形成加工のプロセスにおいて、均一性・再現性が良
くかつ制御性が優れた大面積の基板の処理方式を提案す
る。 【解決手段】基板の表面の複数の個所の膜厚等の処理状
態をインプロセス計測し、その計測値をフィードバック
してそれぞれの位置に対応するマイクロ波の照射強度を
制御して、基板の処理量を高精度化する。 【効果】大面積基板のプラズマ処理によるCVD等の薄
膜加工が容易に均一性・再現性良くでき、製造プロセス
の高歩留まり化及び高品位化ができる。
Description
【0001】
【発明の属する技術分野】本発明は有磁場マイクロ波プ
ラズマ処理装置に係り、特に大面積の基板や複数の基板
を均一にかつ再現性良く処理するのに好適な制御方式に
関する。
ラズマ処理装置に係り、特に大面積の基板や複数の基板
を均一にかつ再現性良く処理するのに好適な制御方式に
関する。
【0002】
【従来の技術】プラズマエッチングやプラズマCVD等
による各種の薄膜加工は、半導体装置,液晶ディスプレ
イ用薄膜トランジスタ(TFT−LCD),太陽電池,半
導体センサ,複写機用感光ドラム等々の電子機器やマイ
クロマシンの製造に広く用いられている。これらの電子
機器の大型化や製造コストの低減のために基板サイズが
大面積化の傾向にある。例えば、シリコン半導体装置で
は基板のシリコンウエハの大きさは、現在量産用は20
0mmφが使用されており近い将来には300mmφ,40
0〜450mmφが計画されている。液晶ディスプレイで
はガラス基板の大きさは、現状550mm×650mm,6
50mm×830mm、将来は1000mm角以上が使用され
る予定である。
による各種の薄膜加工は、半導体装置,液晶ディスプレ
イ用薄膜トランジスタ(TFT−LCD),太陽電池,半
導体センサ,複写機用感光ドラム等々の電子機器やマイ
クロマシンの製造に広く用いられている。これらの電子
機器の大型化や製造コストの低減のために基板サイズが
大面積化の傾向にある。例えば、シリコン半導体装置で
は基板のシリコンウエハの大きさは、現在量産用は20
0mmφが使用されており近い将来には300mmφ,40
0〜450mmφが計画されている。液晶ディスプレイで
はガラス基板の大きさは、現状550mm×650mm,6
50mm×830mm、将来は1000mm角以上が使用され
る予定である。
【0003】これらの大面積基板の均一加工に対応し
て、従来の技術は (1)磁力線の分布制御等によりプラズマの生成等のプ
ラズマ処理速度の主要因子の均一化を図る、(2)反応
容器内のガスの流れを均一化したり、基板表面での反応
が律速の主体となる原料ガスを選定する、(3)基板や
電極を回転させる、等々の方策が提案されている。
て、従来の技術は (1)磁力線の分布制御等によりプラズマの生成等のプ
ラズマ処理速度の主要因子の均一化を図る、(2)反応
容器内のガスの流れを均一化したり、基板表面での反応
が律速の主体となる原料ガスを選定する、(3)基板や
電極を回転させる、等々の方策が提案されている。
【0004】これらに関係するものには、例えば、
(1)特開平2−83924 号,特開平3−6380号,特開平8
−191061 号,特開平9−22793号,特開平8−92765号,
(2)特開平8−236300 号,特開平8−102460 号,特開
平9−22797号,特開平9−36098号,(3)特開平8−679
95号,特開平8−264513 号、等が挙げられる。
(1)特開平2−83924 号,特開平3−6380号,特開平8
−191061 号,特開平9−22793号,特開平8−92765号,
(2)特開平8−236300 号,特開平8−102460 号,特開
平9−22797号,特開平9−36098号,(3)特開平8−679
95号,特開平8−264513 号、等が挙げられる。
【0005】
【発明が解決しようとする課題】上記の様に種々の装置
や製造方法が提案されているが、更なる大面積化におけ
る高均一化には不十分である。
や製造方法が提案されているが、更なる大面積化におけ
る高均一化には不十分である。
【0006】プラズマエッチングによる加工やプラズマ
CVDによる薄膜堆積では、プラズマ処理の状態や速度
は、プラズマの電子密度,電子温度,高速電子の衝突に
よる原料ガス分子の解離速度定数,原料ガス分子が解離
して生成したラジカルの平均自由工程,生成ラジカルの
付着確立と反応確立、反応により生成したガスの脱着速
度等により決定される。更に、これらの因子は、原料ガ
スの種類と組成比及び供給量とそのタイミングや流束分
布,基板温度,マイクロ波照射強度やそのパルス変調,
基板印加バイアスの周波数や強度,反応容器の幾何学的
形状,反応圧力,基板の表面状態等々のプロセス条件の
関数となり、大面積基板の均一化のためには、これらの
プロセス条件の関数を精度良く制御する必要がある。し
かし、これらの関数のすべてを精度良く制御することは
量産においては実質的には不可能である。例えば、マイ
クロ波の入力パワーに対して実際にプラズマに吸収され
るパワーの比が密度の関数であり、その関数が非線形で
あるため、入力パワーとプラズマ(電子)密度は複雑な
非線形(密度ジャンプ,ヒステリシス)の関係があるか
らである。
CVDによる薄膜堆積では、プラズマ処理の状態や速度
は、プラズマの電子密度,電子温度,高速電子の衝突に
よる原料ガス分子の解離速度定数,原料ガス分子が解離
して生成したラジカルの平均自由工程,生成ラジカルの
付着確立と反応確立、反応により生成したガスの脱着速
度等により決定される。更に、これらの因子は、原料ガ
スの種類と組成比及び供給量とそのタイミングや流束分
布,基板温度,マイクロ波照射強度やそのパルス変調,
基板印加バイアスの周波数や強度,反応容器の幾何学的
形状,反応圧力,基板の表面状態等々のプロセス条件の
関数となり、大面積基板の均一化のためには、これらの
プロセス条件の関数を精度良く制御する必要がある。し
かし、これらの関数のすべてを精度良く制御することは
量産においては実質的には不可能である。例えば、マイ
クロ波の入力パワーに対して実際にプラズマに吸収され
るパワーの比が密度の関数であり、その関数が非線形で
あるため、入力パワーとプラズマ(電子)密度は複雑な
非線形(密度ジャンプ,ヒステリシス)の関係があるか
らである。
【0007】また、表面状態の異なる基板や、組成の異
なる膜をエッチングや堆積する場合には、その都度エッ
チングや成膜プロセスのパラメータサーベイを実施し直
さなければならない。
なる膜をエッチングや堆積する場合には、その都度エッ
チングや成膜プロセスのパラメータサーベイを実施し直
さなければならない。
【0008】本発明の目的は、大面積均一性・再現性お
よび生産性の優れたプラズマ処理装置及びプラズマ処理
方法を提供することにある。
よび生産性の優れたプラズマ処理装置及びプラズマ処理
方法を提供することにある。
【0009】
【課題を解決するための手段】プラズマ処理の状態や速
度を正確に制御するためには、まず被処理基板の表面の
複数個所を局所的にモニタリングして、次いでそれぞれ
の個所に上述の関数のうち最も適切なプロセス条件をフ
ィードバックすることが有効となる。モニタリングはイ
ンプロセス(プロセスの処理の進行に並行して実施し
て、プロセス条件をプロセス進行中にフィードバックす
る)または、インライン(各プロセスの完了後に決めら
れた項目を評価し、次のロットのプロセス条件にフィー
ドバックする)のいずれでも適用できる。効果が大きく
かつ局所的に高速で制御できるプロセス条件の関数は、
マイクロ波の照射強度である。
度を正確に制御するためには、まず被処理基板の表面の
複数個所を局所的にモニタリングして、次いでそれぞれ
の個所に上述の関数のうち最も適切なプロセス条件をフ
ィードバックすることが有効となる。モニタリングはイ
ンプロセス(プロセスの処理の進行に並行して実施し
て、プロセス条件をプロセス進行中にフィードバックす
る)または、インライン(各プロセスの完了後に決めら
れた項目を評価し、次のロットのプロセス条件にフィー
ドバックする)のいずれでも適用できる。効果が大きく
かつ局所的に高速で制御できるプロセス条件の関数は、
マイクロ波の照射強度である。
【0010】即ち、上記目的は、被処理基板の表面を局
所的にインプロセスモニタリングし、それぞれの位置に
対応するマイクロ波の照射強度を制御することにより、
基板表面のプラズマ処理量の均一性・再現性の向上が達
成される。
所的にインプロセスモニタリングし、それぞれの位置に
対応するマイクロ波の照射強度を制御することにより、
基板表面のプラズマ処理量の均一性・再現性の向上が達
成される。
【0011】
【発明の実施の形態】以下、本発明の実施例を図面を用
いて詳細に説明する。
いて詳細に説明する。
【0012】<実施例1>図1(1)及び(2)は本発
明による有磁場マイクロ波プラズマCVD装置100の
垂直及び水平の断面の模式図を示す。
明による有磁場マイクロ波プラズマCVD装置100の
垂直及び水平の断面の模式図を示す。
【0013】反応容器120はアルミニウム合金(3.
5% マグネシウム入り)製で、内径410mmφ,高さ
136mmであり、300mmφのシリコンウエハ110が
1枚セットできる。
5% マグネシウム入り)製で、内径410mmφ,高さ
136mmであり、300mmφのシリコンウエハ110が
1枚セットできる。
【0014】側面にはシリコンウエハ110を出し入れ
するための搬送ロボット131付きウエハロード・アン
ロード室130が、下部には圧力調整のためのゲートバ
ルブ123を介して真空排気用ターボ分子ポンプ124
が備え付けられている。真空排気用ターボ分子ポンプ1
24の排気速度は4500リットル/sであり、反応ガ
ス供給量1000ml/min の場合、0.2Pa(1.5
mTorr)まで制御できる。
するための搬送ロボット131付きウエハロード・アン
ロード室130が、下部には圧力調整のためのゲートバ
ルブ123を介して真空排気用ターボ分子ポンプ124
が備え付けられている。真空排気用ターボ分子ポンプ1
24の排気速度は4500リットル/sであり、反応ガ
ス供給量1000ml/min の場合、0.2Pa(1.5
mTorr)まで制御できる。
【0015】また、側面には4個所のマイクロ波導入用
石英製窓126(a)〜(d)が設けられ、導波管12
5(a)〜(d)を介してマイクロ波発振器(図面では
省略)が接続されている。マイクロ波発振器は2.45G
Hz、各1.5kW、デューティ10〜100%可変型
であり、アルミニウム製の矩形マイクロ波導波管125
(a)〜(d)により基本モードのマイクロ波を伝送する。
石英製窓126(a)〜(d)の周囲にはECR(電子
サイクロトロン共鳴)形成のための磁石127が配置し
てある。反応容器に上面と側面には生成されたプラズマ
を閉じ込めるカプス磁場形成のための磁石128が配置
してある。磁石127,128はサマリウム・コバルト
製(残留磁束密度約11000G)で反応容器120の
側面周囲及び上面に配列してある。マイクロ波導入用石
英製窓126(a)〜(d)の内面の磁束密度はECR
形成のための875Gを越える約1800Gであり、一
方シリコンウエハ表面近傍ではデバイスダメージの発生
防止のため20G以下としている。
石英製窓126(a)〜(d)が設けられ、導波管12
5(a)〜(d)を介してマイクロ波発振器(図面では
省略)が接続されている。マイクロ波発振器は2.45G
Hz、各1.5kW、デューティ10〜100%可変型
であり、アルミニウム製の矩形マイクロ波導波管125
(a)〜(d)により基本モードのマイクロ波を伝送する。
石英製窓126(a)〜(d)の周囲にはECR(電子
サイクロトロン共鳴)形成のための磁石127が配置し
てある。反応容器に上面と側面には生成されたプラズマ
を閉じ込めるカプス磁場形成のための磁石128が配置
してある。磁石127,128はサマリウム・コバルト
製(残留磁束密度約11000G)で反応容器120の
側面周囲及び上面に配列してある。マイクロ波導入用石
英製窓126(a)〜(d)の内面の磁束密度はECR
形成のための875Gを越える約1800Gであり、一
方シリコンウエハ表面近傍ではデバイスダメージの発生
防止のため20G以下としている。
【0016】反応容器には複数のガスノズル141が設
置されており、ガス供給系140に接続されている。
置されており、ガス供給系140に接続されている。
【0017】反応容器120の内部には、シリコンウエ
ハ110をセットするための基板支持台121が設置さ
れそれは高周波電源122に接続されている。基板支持
台121はヘリウムガス冷却付き、双極型静電チャック
方式であり、接続されている高周波電源122は13.
56MHz,5kWと100〜600kHz,5kWの
2つが装備され切り換えできる。
ハ110をセットするための基板支持台121が設置さ
れそれは高周波電源122に接続されている。基板支持
台121はヘリウムガス冷却付き、双極型静電チャック
方式であり、接続されている高周波電源122は13.
56MHz,5kWと100〜600kHz,5kWの
2つが装備され切り換えできる。
【0018】まず、シリコンウエハ110をウエハロー
ド・アンロード室130を通して基板支持台121にセ
ットする。次に反応容器120内をゲートバルブ123
を開放にして真空排気用ターボ分子ポンプ124により
真空排気する。到達圧力は0.01mPa 以下である。
ド・アンロード室130を通して基板支持台121にセ
ットする。次に反応容器120内をゲートバルブ123
を開放にして真空排気用ターボ分子ポンプ124により
真空排気する。到達圧力は0.01mPa 以下である。
【0019】ガス供給系140からの所定量のガスをノ
ズル141を通して供給する。反応容器120内の圧力
の制御は、ゲートバルブ123の調節による。
ズル141を通して供給する。反応容器120内の圧力
の制御は、ゲートバルブ123の調節による。
【0020】反応容器120内を所定の雰囲気に調整し
てから、各導波管125(a)〜(d)を通してマイクロ波
を照射し、プラズマを発生させる。
てから、各導波管125(a)〜(d)を通してマイクロ波
を照射し、プラズマを発生させる。
【0021】基板支持台121への高周波122の印加
は、堆積膜のスパッタエッチングを併用することによ
り、微細な凹凸のある表面の溝部(凹部)への膜の堆積
充填時に用いる。
は、堆積膜のスパッタエッチングを併用することによ
り、微細な凹凸のある表面の溝部(凹部)への膜の堆積
充填時に用いる。
【0022】図2は本発明により形成したVLSI用多
層配線層間絶縁膜の基本構成の部分断面の模式図を示
す。
層配線層間絶縁膜の基本構成の部分断面の模式図を示
す。
【0023】直径300mm,能動層の形成されたシリコ
ンウエハ10上にシリコン酸化膜(SiO2 )20,ア
ルミニウム(Al)を主体とする下層配線層30が形成
された状態の被膜形成基板である。下層配線層30は、
モリブデンシリサイド(厚み60nm)−アルミニウム
[0.5% 銅,シリコン含有](800nm)−モリブ
デンシリサイド(40nm)の3層積層構造である。配
線幅0.5μm ,配線間隔0.4μm ,配線膜厚0.9
μm であり、配線溝部35のアスペクト比は2.25で
ある。
ンウエハ10上にシリコン酸化膜(SiO2 )20,ア
ルミニウム(Al)を主体とする下層配線層30が形成
された状態の被膜形成基板である。下層配線層30は、
モリブデンシリサイド(厚み60nm)−アルミニウム
[0.5% 銅,シリコン含有](800nm)−モリブ
デンシリサイド(40nm)の3層積層構造である。配
線幅0.5μm ,配線間隔0.4μm ,配線膜厚0.9
μm であり、配線溝部35のアスペクト比は2.25で
ある。
【0024】層間絶縁膜40を本発明の高密度プラズマ
CVD法により堆積させた。プラズマの状態やプロセス
条件は以下の通りである。
CVD法により堆積させた。プラズマの状態やプロセス
条件は以下の通りである。
【0025】 反応ガス供給量 モノシランガス(SiH4) 160ml/min 酸素ガス(O2) 220ml/min アルゴン(Ar) 400ml/min 反応圧力 0.4Pa シリコンウエハの温度 制御せず (反応中はプラズマ照射により、 150〜200℃に加熱されている) マイクロ波(2.45GHz)照射強度 1.0kW×4ケ 基板印加バイアス(400kHz) 2.6kW なお、基板に高周波バイアスを印加するのは、プラズマ
中のアルゴンイオンを加速した基板上の堆積膜に衝突さ
せ、堆積膜のオーバーハング部を選択的にスパッタエッ
チングさせることにより微細な配線間の溝部35を充填
(埋込み)し、かつ表面層を平坦に成膜するためであ
る。このため、成膜速度は基板高周波バイアス印加なく
スパッタエッチングさせない場合の約65〜70%に低
下する。
中のアルゴンイオンを加速した基板上の堆積膜に衝突さ
せ、堆積膜のオーバーハング部を選択的にスパッタエッ
チングさせることにより微細な配線間の溝部35を充填
(埋込み)し、かつ表面層を平坦に成膜するためであ
る。このため、成膜速度は基板高周波バイアス印加なく
スパッタエッチングさせない場合の約65〜70%に低
下する。
【0026】上記の反応条件により、反応時間80sで
厚み700nmのシリコン酸化膜が形成できる。堆積膜
の品位及び室温における特性は、以下の通りである。
厚み700nmのシリコン酸化膜が形成できる。堆積膜
の品位及び室温における特性は、以下の通りである。
【0027】 成膜速度 525nm/min 絶縁破壊強度 ≧8.5MV/cm 抵抗率 2×1015Ω−cm 誘電率(at 1MHz) 4.1±0.1 異物密度(≧0.3μm) ≦0.02ケ/cm2 プラズマダメージ なし(アンテナ比20000のMOSデ バイスのV−I特性のシフトより) 緩衝フッ酸によるエッチング速度 0.8nm/s (HF:NH4F=1:10) 昇温脱離ガス分析(含有水分量) 熱酸化膜(ドライ酸素)と同等 屈折率 1.456〜1.465 赤外吸収スペクトルのピーク波数 (Si−O結合) 1078〜1080/cm (Si−H結合) 検出限界以下(<1×1011/cm3) 上記のように、絶縁破壊強度,抵抗率の測定値およびプ
ラズマダメージ評価の結果は層間絶縁膜の基本的性質を
充分満足している。また、緩衝フッ酸によるエッチング
速度,屈折率,赤外吸収スペクトル(Si−O結合)か
らは、緻密性膜が検証される。昇温脱離ガス分析や赤外
吸収スペクトル(Si−H結合)の分析値から含有水分
量は、従来の高信頼性膜として半導体素子に用いられて
いるシリコンの熱酸化(ドライ酸化)による酸化膜と同
等であり、これらを総合すると、高品位緻密性膜と評価
できる。
ラズマダメージ評価の結果は層間絶縁膜の基本的性質を
充分満足している。また、緩衝フッ酸によるエッチング
速度,屈折率,赤外吸収スペクトル(Si−O結合)か
らは、緻密性膜が検証される。昇温脱離ガス分析や赤外
吸収スペクトル(Si−H結合)の分析値から含有水分
量は、従来の高信頼性膜として半導体素子に用いられて
いるシリコンの熱酸化(ドライ酸化)による酸化膜と同
等であり、これらを総合すると、高品位緻密性膜と評価
できる。
【0028】膜厚や膜質の均一性について説明する。
【0029】図3(1)は、通常の方法による4つの各
マイクロ波導入口からの入力を1.0kWとした場合の、
300φウエハ内の堆積膜厚の平均値からの偏りの分布
を示す。ウエハ内平均値から偏りは+10〜−8%であ
る。詳細に観察すると、矢印で示したマイクロ波導入口
(a)と(b)の近傍が厚く、(c)と(d)の近傍が
比較的薄いことが判る。この分布の原因は前述したよう
に、プラズマ分布,ガス流分布,基板温度分布,基板表
面処理の分布等々の要因が挙げられる。
マイクロ波導入口からの入力を1.0kWとした場合の、
300φウエハ内の堆積膜厚の平均値からの偏りの分布
を示す。ウエハ内平均値から偏りは+10〜−8%であ
る。詳細に観察すると、矢印で示したマイクロ波導入口
(a)と(b)の近傍が厚く、(c)と(d)の近傍が
比較的薄いことが判る。この分布の原因は前述したよう
に、プラズマ分布,ガス流分布,基板温度分布,基板表
面処理の分布等々の要因が挙げられる。
【0030】均一化に対して、従来の方法では、これら
の要因の均一化を図るべく改良がなされた。一方、本発
明では、各種の要因のバラツキをマイクロ波の照射強度
で補正することにより、均一化を図ることにしたもので
ある。上記の測定結果を鑑みて、(a)〜(d)の4つ
の各マイクロ波導入口からの入力をそれぞれ0.85k
W,0.9kW,1.1kW,1.0kW とした。図3
(2)は、本発明により、各マイクロ波の照射強度で補
正した場合の、300φウエハ内の堆積膜厚の平均値か
らの偏りの分布を示す。ウエハ内平均値から偏りは±4
%と大きく改善されていることが判る。更にウエハ間の
膜厚の分布も±4%が確保できることが確認できた。ま
た、膜質の代表値として堆積膜の屈折率の分布を測定し
た結果、ウエハ内,ウエハ間とも1.46±0.006を
確認し、均一性・再現性が実証できた。
の要因の均一化を図るべく改良がなされた。一方、本発
明では、各種の要因のバラツキをマイクロ波の照射強度
で補正することにより、均一化を図ることにしたもので
ある。上記の測定結果を鑑みて、(a)〜(d)の4つ
の各マイクロ波導入口からの入力をそれぞれ0.85k
W,0.9kW,1.1kW,1.0kW とした。図3
(2)は、本発明により、各マイクロ波の照射強度で補
正した場合の、300φウエハ内の堆積膜厚の平均値か
らの偏りの分布を示す。ウエハ内平均値から偏りは±4
%と大きく改善されていることが判る。更にウエハ間の
膜厚の分布も±4%が確保できることが確認できた。ま
た、膜質の代表値として堆積膜の屈折率の分布を測定し
た結果、ウエハ内,ウエハ間とも1.46±0.006を
確認し、均一性・再現性が実証できた。
【0031】<実施例2>図4は本発明による大面積有
磁場マイクロ波プラズマ酸化装置200の垂直断面の模
式図を示す。装置の構成は基本的には図1に示したもの
と同様であり、相違点を主に説明する。
磁場マイクロ波プラズマ酸化装置200の垂直断面の模
式図を示す。装置の構成は基本的には図1に示したもの
と同様であり、相違点を主に説明する。
【0032】反応容器220は内径820mmφ,高さ2
20mmであり、300mmφのシリコンウエハ210が4
枚セットできる。4個所のマイクロ波導入用石英製窓2
26は反応容器220の肩部に設けられている。基板支
持台221は直流電源222に接続されている。
20mmであり、300mmφのシリコンウエハ210が4
枚セットできる。4個所のマイクロ波導入用石英製窓2
26は反応容器220の肩部に設けられている。基板支
持台221は直流電源222に接続されている。
【0033】本装置の特徴は、光(レーザ)干渉法による
膜厚のインプロセス計測設備250を設置し、その測定
結果をマイクロ波発振器の出力にフィードバックするこ
とができる。照射光としては、可視He−Neレーザ
(λ=632.8nm)を用いているが、波長が短い程、
干渉周期が短く測定精度が向上し、薄い膜に適するが、
堆積膜による光吸収が大きくなり感度が低下する。
膜厚のインプロセス計測設備250を設置し、その測定
結果をマイクロ波発振器の出力にフィードバックするこ
とができる。照射光としては、可視He−Neレーザ
(λ=632.8nm)を用いているが、波長が短い程、
干渉周期が短く測定精度が向上し、薄い膜に適するが、
堆積膜による光吸収が大きくなり感度が低下する。
【0034】酸素ガスの流量を調節して、圧力10Pa
とし、4個所の2.45GHz のマイクロ波出力を制御
しながら4つの入射窓からそれぞれ約1kW照射し、密
度約1012n/cm3 の酸素プラズマを発生させた。ま
た、酸化速度を向上させるために、基板に1kVの直流
電圧を印加した。酸化時の基板温度は約350℃に保た
れており、低温高速酸化により、比較的厚い酸化膜が低
応力で形成できる。
とし、4個所の2.45GHz のマイクロ波出力を制御
しながら4つの入射窓からそれぞれ約1kW照射し、密
度約1012n/cm3 の酸素プラズマを発生させた。ま
た、酸化速度を向上させるために、基板に1kVの直流
電圧を印加した。酸化時の基板温度は約350℃に保た
れており、低温高速酸化により、比較的厚い酸化膜が低
応力で形成できる。
【0035】酸化時間10min で、膜厚750nm の
シリコン酸化膜が形成された。膜厚分布はウエハ内,ロ
ット内とも±3%以内である。なお、膜厚をインプロセ
ス制御しない場合の膜厚分布はウエハ内±5%,ロット
内±8%であり、インプロセス制御の有効性が実証でき
た。
シリコン酸化膜が形成された。膜厚分布はウエハ内,ロ
ット内とも±3%以内である。なお、膜厚をインプロセ
ス制御しない場合の膜厚分布はウエハ内±5%,ロット
内±8%であり、インプロセス制御の有効性が実証でき
た。
【0036】<実施例3>液晶ディスプレイ用TFT
(薄膜トランジスタ)パネルの製造プロセスに適用した
例を説明する。
(薄膜トランジスタ)パネルの製造プロセスに適用した
例を説明する。
【0037】サイズ650×830大型ガラス基板を設
置するため、反応室は直径1150mm、マイクロ波の入
射窓は図1に示したものと同様の構成であり4個所であ
る。膜厚のインプロセス計測は、図4と同様の光(レー
ザ)干渉法に加えて偏光解析法(エリプソメトリ)も設
置した。偏光解析法は、多結晶や非晶質シリコンの極薄
膜の計測精度が優れているためである。
置するため、反応室は直径1150mm、マイクロ波の入
射窓は図1に示したものと同様の構成であり4個所であ
る。膜厚のインプロセス計測は、図4と同様の光(レー
ザ)干渉法に加えて偏光解析法(エリプソメトリ)も設
置した。偏光解析法は、多結晶や非晶質シリコンの極薄
膜の計測精度が優れているためである。
【0038】図5は周辺駆動回路を内蔵した高精細ディ
スプレイ用の正コプレーナ型マイクロクリスタルシリコ
ンTFTの基本構成の断面構造の模式図を示す。以下の
プロセスで成膜加工して形成した。
スプレイ用の正コプレーナ型マイクロクリスタルシリコ
ンTFTの基本構成の断面構造の模式図を示す。以下の
プロセスで成膜加工して形成した。
【0039】(a)ガラス基板300の表面にシリコン
酸化膜(SiO2 )310被覆させた。これは、ガラス
基板中の不純物が外に放散してTFTの特性を劣化させ
ることを防止するためである。原料ガスにモノシランと
酸素を使用したマイクロ波プラズマCVDにより、膜厚
のインプロセス制御なしで膜厚を400±50nm堆積
させた。膜厚をインプロセス制御しないのは、本工程で
は膜厚の精度を必要としないためであり、モニタ部に膜
が付着することを防止して、メンテナンス頻度を少なく
て済ようにするためである。
酸化膜(SiO2 )310被覆させた。これは、ガラス
基板中の不純物が外に放散してTFTの特性を劣化させ
ることを防止するためである。原料ガスにモノシランと
酸素を使用したマイクロ波プラズマCVDにより、膜厚
のインプロセス制御なしで膜厚を400±50nm堆積
させた。膜厚をインプロセス制御しないのは、本工程で
は膜厚の精度を必要としないためであり、モニタ部に膜
が付着することを防止して、メンテナンス頻度を少なく
て済ようにするためである。
【0040】(b)次にシリコン膜320を堆積させ
た。原料ガスにモノシランを使用したマイクロ波プラズ
マCVDにより膜厚60±3nmを堆積させた。このシ
リコンの膜厚はTFTの特性に重要な要因となるため、
堆積膜厚をエリプソメトリで計測し、その結果をマイク
ロ波の出力にフィードバックしてインプロセスで制御す
ることにより基板内±5%以内とすることができた。な
お、このような大面積極薄膜では、インプロセス制御な
しでは、膜厚分布は±10%が限度である。
た。原料ガスにモノシランを使用したマイクロ波プラズ
マCVDにより膜厚60±3nmを堆積させた。このシ
リコンの膜厚はTFTの特性に重要な要因となるため、
堆積膜厚をエリプソメトリで計測し、その結果をマイク
ロ波の出力にフィードバックしてインプロセスで制御す
ることにより基板内±5%以内とすることができた。な
お、このような大面積極薄膜では、インプロセス制御な
しでは、膜厚分布は±10%が限度である。
【0041】(c)更に引き続いて同一反応室で、基板
上のシリコン膜320に水素プラズマを照射した。水素
プラズマは原料ガスを水素とし、マイクロ波出力を各
1.5kWとして、プラズマ密度約5×1012n/cm3
の高密度とした。この時、基板はプラズマ照射を受けて
約450℃に加熱される。これにより、シリコン膜はア
モルファス(非晶質)状態から配向やグレインサイズの
揃ったマイクロクリスタル(微小結晶)に改質される。
これにより、TFTとして重要な特性値の1つである電
子のモビリティが、20〜60cm2/V・s に向上し、
かつ均一性・再現性も改善される。
上のシリコン膜320に水素プラズマを照射した。水素
プラズマは原料ガスを水素とし、マイクロ波出力を各
1.5kWとして、プラズマ密度約5×1012n/cm3
の高密度とした。この時、基板はプラズマ照射を受けて
約450℃に加熱される。これにより、シリコン膜はア
モルファス(非晶質)状態から配向やグレインサイズの
揃ったマイクロクリスタル(微小結晶)に改質される。
これにより、TFTとして重要な特性値の1つである電
子のモビリティが、20〜60cm2/V・s に向上し、
かつ均一性・再現性も改善される。
【0042】(d)シリコン膜320をホトリソグラフ
ィとドライエッチングにより所定のパターンに加工す
る。
ィとドライエッチングにより所定のパターンに加工す
る。
【0043】(e)ゲート絶縁膜としてのシリコン酸化
膜(SiO2 )330及びゲート電極としての多結晶シ
リコン膜340をいずれもプラズマCVD法により堆積
させて、ホトリソグラフィとドライエッチングにより所
定のパターンに加工する。
膜(SiO2 )330及びゲート電極としての多結晶シ
リコン膜340をいずれもプラズマCVD法により堆積
させて、ホトリソグラフィとドライエッチングにより所
定のパターンに加工する。
【0044】(f)上記マイクロクリスタルのシリコン
膜320の露出部に、プラズマドーピングによりリンを
ドーピングし、レーザアニールして、n型とする。
膜320の露出部に、プラズマドーピングによりリンを
ドーピングし、レーザアニールして、n型とする。
【0045】(g)キャアップ用のシリコン酸化膜35
0を堆積させて、ホトリソグラフィとドライエッチング
により所定のパターンに加工する。
0を堆積させて、ホトリソグラフィとドライエッチング
により所定のパターンに加工する。
【0046】(h)これによりTFTの基本構造が形成
でき、その後、ソース・ドレイン電極用アルミニウム配
線360,透明電極(ITO),保持容量用誘電体膜と
透明電極等の工程を経てTFTパネルが形成できる。
でき、その後、ソース・ドレイン電極用アルミニウム配
線360,透明電極(ITO),保持容量用誘電体膜と
透明電極等の工程を経てTFTパネルが形成できる。
【0047】本発明の実施例においては、半導体装置の
多層配線層間絶縁膜用プラズマCVDやプラズマ酸化,デ
ィスプレイデバイス用のシリコン膜のプラズマCVDへ
の適用を説明したが、これに限定されるものではなく、
太陽電池,感光ドラム等の大面積の装置の製造にも有効
である。また、プラズマプロセスとしては、プラズマ窒
化,CVDとしてはアモルファスカーボンなど低誘電率
膜,BST(チタン酸バリウムストロンチウム)等の高
誘電率膜,PZT等の強誘電率膜,ダイアモンド膜,各
種金属膜等のドライエッチングのと適用できる。
多層配線層間絶縁膜用プラズマCVDやプラズマ酸化,デ
ィスプレイデバイス用のシリコン膜のプラズマCVDへ
の適用を説明したが、これに限定されるものではなく、
太陽電池,感光ドラム等の大面積の装置の製造にも有効
である。また、プラズマプロセスとしては、プラズマ窒
化,CVDとしてはアモルファスカーボンなど低誘電率
膜,BST(チタン酸バリウムストロンチウム)等の高
誘電率膜,PZT等の強誘電率膜,ダイアモンド膜,各
種金属膜等のドライエッチングのと適用できる。
【0048】
【発明の効果】本発明によれば、(1)大面積基板上へ
の薄膜加工において、高精度の膜厚制御が可能となり、
(2)形成される薄膜の均一性・再現性が確保でき、
(3)薄膜加工装置の制御が容易であり、生産性にも優
れているため、半導体装置やディスプレイ装置の、特に
大面積基板デバイスの歩留まり向上及び特性改善に大き
な効果がある。
の薄膜加工において、高精度の膜厚制御が可能となり、
(2)形成される薄膜の均一性・再現性が確保でき、
(3)薄膜加工装置の制御が容易であり、生産性にも優
れているため、半導体装置やディスプレイ装置の、特に
大面積基板デバイスの歩留まり向上及び特性改善に大き
な効果がある。
【図1】本発明の一実施例のプラズマ処理装置の垂直及
び水平断面の模式図。
び水平断面の模式図。
【図2】本発明の製造プロセスを実施して形成した半導
体装置の部分断面の模式図。
体装置の部分断面の模式図。
【図3】本発明を適用する前と後の、大面積ウエハ内の
膜厚分布の実験結果を示すグラフ。
膜厚分布の実験結果を示すグラフ。
【図4】本発明の第2の実施例のプラズマ処理装置の断
面の模式図。
面の模式図。
【図5】本発明の製造プロセスを実施して形成した半導
体装置の部分断面の模式図。
体装置の部分断面の模式図。
【符号の説明】100 …有磁場マイクロ波プラズマCVD装置、11
0,210…シリコンウェハ、120,220…反応容
器、125,225…マイクロ波導波管、126,22
6…マイクロ波導入用石英製窓、127,128,22
7,228…磁石、141,241…ガスノズル、20
0…有磁場マイクロ波プロズマ酸化装置、250…膜厚
インプロセス計測設備。
0,210…シリコンウェハ、120,220…反応容
器、125,225…マイクロ波導波管、126,22
6…マイクロ波導入用石英製窓、127,128,22
7,228…磁石、141,241…ガスノズル、20
0…有磁場マイクロ波プロズマ酸化装置、250…膜厚
インプロセス計測設備。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/3065 H05H 1/46 C 21/31 H01L 21/265 F H05H 1/46 21/302 B Fターム(参考) 4K029 AA06 AA09 BA35 BA46 BC05 BD01 BD08 CA00 CA05 DC48 GA02 KA09 4K030 AA06 AA14 AA16 BA27 BA29 BA44 BA46 CA04 CA06 DA04 DA08 EA06 FA02 GA02 GA12 HA01 HA06 HA08 JA13 KA30 KA39 KA41 LA02 LA15 LA16 LA17 LA18 4K057 DA11 DA20 DB06 DB11 DB15 DD01 DG20 DM29 DM36 DM38 DN01 5F004 AA01 5F045 AA09 BB02 DP04 EH03 GB04
Claims (5)
- 【請求項1】真空反応容器内に設けられたガスノズルか
ら供給されたガスが、該真空反応容器の周囲に設置され
た複数の導入口から照射されたマイクロ波と該導入口の
周囲に形成された磁場により、電子サイクロトロン共鳴
によってプラズマを形成し、該プラズマにより真空反応
容器内の支持台に設置された被処理基板の表面をプラズ
マ処理する方法において、予め被処理基板の表面層領域
の複数の個所の処理量をモニタし、それによってそれぞ
れの位置に対応するマイクロ波の照射強度を制御するこ
とにより、被処理基板の表面内の処理量を制御すること
を特徴とするプラズマ処理方法。 - 【請求項2】真空反応容器内に設けられたガスノズルか
ら供給されたガスが、該真空反応容器の周囲に設置され
た複数の導入口から照射されたマイクロ波と該導入口の
周囲に形成された磁場により、電子サイクロトロン共鳴
によってプラズマを形成し、該プラズマにより真空反応
容器内の支持台に設置された被処理基板の表面をプラズ
マ処理するプラズマ処理装置において、 被処理基板の表面層領域の複数の個所の処理量をインプ
ロセス計測し、その計測値をマイクロ波発振器の制御装
置にフィードバックして、それぞれの位置に対応するマ
イクロ波の照射強度を制御し、反応容器内に設置された
被処理基板の表面内の処理量を制御することを特徴とす
るプラズマ処理装置。 - 【請求項3】請求項2に記載のプラズマ処理装置は、プ
ラズマCVD装置,プラズマエッチング装置,プラズマ
酸化・窒化装置,プラズマドーピング装置の内の1つで
あることを特徴とするプラズマ処理装置。 - 【請求項4】真空反応容器内に設けられたガスノズルか
ら供給されたガスが、該真空反応容器の周囲に設置され
た複数の導入口から照射されたマイクロ波と該導入口の
周囲に形成された磁場により、電子サイクロトロン共鳴
によってプラズマを形成し、該プラズマにより真空反応
容器内の支持台に設置された被処理基板の表面をプラズ
マ処理するプラズマ処理方法において、 被処理基板の表面層領域の複数の個所の処理量をインプ
ロセス計測し、その計測値をマイクロ波発振器の制御装
置にフィードバックすることによりそれぞれの位置に対
応するマイクロ波の照射強度を制御することを特徴とす
るプラズマ処理方法。 - 【請求項5】請求項4に記載のプラズマ処理方法は、プ
ラズマCVD,プラズマエッチング,プラズマ酸化・窒
化,プラズマドーピングの内の1つであることを特徴と
するプラズマ処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10224041A JP2000054150A (ja) | 1998-08-07 | 1998-08-07 | プラズマ処理装置及びプラズマ処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10224041A JP2000054150A (ja) | 1998-08-07 | 1998-08-07 | プラズマ処理装置及びプラズマ処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000054150A true JP2000054150A (ja) | 2000-02-22 |
Family
ID=16807679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10224041A Pending JP2000054150A (ja) | 1998-08-07 | 1998-08-07 | プラズマ処理装置及びプラズマ処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000054150A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010044059A (ko) * | 2000-06-29 | 2001-06-05 | 박용석 | 유리기판 또는 웨이퍼 처리용 전자 사이클로트론 공명에슁장치 |
JP2005005328A (ja) * | 2003-06-09 | 2005-01-06 | Matsushita Electric Ind Co Ltd | 不純物導入方法、不純物導入装置およびこれを用いて形成された半導体装置 |
JP2006089846A (ja) * | 2004-08-25 | 2006-04-06 | Toyo Seikan Kaisha Ltd | マイクロ波処理装置、マイクロ波供給・処理システム及びマイクロ波処理方法 |
WO2006104145A1 (ja) * | 2005-03-28 | 2006-10-05 | Matsushita Electric Industrial Co., Ltd. | プラズマドーピング方法およびこれに用いられる装置 |
WO2006106858A1 (ja) * | 2005-03-31 | 2006-10-12 | Matsushita Electric Industrial Co., Ltd. | プラズマドーピング方法及び装置 |
JP2010503202A (ja) * | 2006-08-31 | 2010-01-28 | アプライド マテリアルズ インコーポレイテッド | 高い吸光係数を有する光吸収層を堆積させるための低温hdpcvd過程による注入ドーパントの動的表面アニーリング法 |
JP2016509330A (ja) * | 2012-12-21 | 2016-03-24 | 旭硝子株式会社 | Dbdプラズマ法のための電極対 |
-
1998
- 1998-08-07 JP JP10224041A patent/JP2000054150A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010044059A (ko) * | 2000-06-29 | 2001-06-05 | 박용석 | 유리기판 또는 웨이퍼 처리용 전자 사이클로트론 공명에슁장치 |
JP2005005328A (ja) * | 2003-06-09 | 2005-01-06 | Matsushita Electric Ind Co Ltd | 不純物導入方法、不純物導入装置およびこれを用いて形成された半導体装置 |
JP2006089846A (ja) * | 2004-08-25 | 2006-04-06 | Toyo Seikan Kaisha Ltd | マイクロ波処理装置、マイクロ波供給・処理システム及びマイクロ波処理方法 |
JP4586495B2 (ja) * | 2004-08-25 | 2010-11-24 | 東洋製罐株式会社 | マイクロ波処理装置、マイクロ波供給・処理システム及びマイクロ波処理方法 |
WO2006104145A1 (ja) * | 2005-03-28 | 2006-10-05 | Matsushita Electric Industrial Co., Ltd. | プラズマドーピング方法およびこれに用いられる装置 |
US7871853B2 (en) | 2005-03-28 | 2011-01-18 | Panasonic Corporation | Plasma doping method and apparatus employed in the same |
JP5097538B2 (ja) * | 2005-03-28 | 2012-12-12 | パナソニック株式会社 | プラズマドーピング方法およびこれに用いられる装置 |
WO2006106858A1 (ja) * | 2005-03-31 | 2006-10-12 | Matsushita Electric Industrial Co., Ltd. | プラズマドーピング方法及び装置 |
EP1865544A1 (en) * | 2005-03-31 | 2007-12-12 | Matsushita Electric Industrial Co., Ltd. | Plasma doping method and apparatus |
EP1865544A4 (en) * | 2005-03-31 | 2010-12-22 | Panasonic Corp | PLASMA DOPING METHOD AND APPARATUS |
JP2010503202A (ja) * | 2006-08-31 | 2010-01-28 | アプライド マテリアルズ インコーポレイテッド | 高い吸光係数を有する光吸収層を堆積させるための低温hdpcvd過程による注入ドーパントの動的表面アニーリング法 |
JP2016509330A (ja) * | 2012-12-21 | 2016-03-24 | 旭硝子株式会社 | Dbdプラズマ法のための電極対 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7011866B1 (en) | Method and apparatus for film deposition | |
JP2981102B2 (ja) | 薄膜トランジスタの製造方法 | |
EP0478174B1 (en) | Silicon dioxide deposition method | |
US7067436B2 (en) | Method of forming silicon oxide film and forming apparatus thereof | |
EP1043762B1 (en) | Polycrystalline silicon thin film forming method and thin film forming apparatus | |
EP0472465A2 (en) | Method of depositing insulating layer on underlaying layer using plasma-assisted CVD process using pulse-modulated plasma | |
US7763153B2 (en) | Method and apparatus for forming a crystalline silicon thin film | |
JPH11162958A (ja) | プラズマ処理装置及びその方法 | |
WO2005104206A1 (en) | Method of controlling the uniformity of pecvd-deposited thin films | |
JP2002100578A (ja) | 薄膜形成装置 | |
JPH0982495A (ja) | プラズマ生成装置およびプラズマ生成方法 | |
JP4258549B2 (ja) | 結晶性シリコン薄膜の形成方法及び装置 | |
KR100291234B1 (ko) | 다결정실리콘의형성방법및형성장치 | |
JP2000054150A (ja) | プラズマ処理装置及びプラズマ処理方法 | |
JP4126517B2 (ja) | 気相加工装置 | |
US20100062585A1 (en) | Method for forming silicon thin film | |
JP3807127B2 (ja) | シリコン系薄膜の形成方法 | |
JPH06196410A (ja) | プラズマ処理装置 | |
US7871853B2 (en) | Plasma doping method and apparatus employed in the same | |
Licoppe et al. | A combination of rapid thermal processing and photochemical deposition for the growth of SiO2 suitable for InP device applications | |
JPH0519296A (ja) | 絶縁膜の形成方法及び絶縁膜形成装置 | |
US6716740B2 (en) | Method for depositing silicon oxide incorporating an outgassing step | |
KR100221352B1 (ko) | 다결정 실리콘의 형성방법 및 형성장치 | |
JP3387977B2 (ja) | 絶縁膜の作製方法 | |
JP2000243721A (ja) | 半導体装置の製造装置 |