JP2000050277A - 符号化装置及び符号化方法 - Google Patents
符号化装置及び符号化方法Info
- Publication number
- JP2000050277A JP2000050277A JP21117798A JP21117798A JP2000050277A JP 2000050277 A JP2000050277 A JP 2000050277A JP 21117798 A JP21117798 A JP 21117798A JP 21117798 A JP21117798 A JP 21117798A JP 2000050277 A JP2000050277 A JP 2000050277A
- Authority
- JP
- Japan
- Prior art keywords
- pixel number
- pixels
- encoding
- video data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】
【課題】画質劣化を防止しながら映像データを効率良く
符号化し得る符号化装置及び符号化方法を実現し難かつ
た。 【解決手段】符号化装置において、映像データに画素数
を削減する第１の画素数変換処理を必要に応じて施す第
１の画素数変換手段と、映像データを符号化する符号化
手段と、動き補償処理時に用いる参照画像の画像データ
に対して、その画素数を符号化対象のフレーム画像の画
素数と一致するように変換する第２の画素数変換処理を
施す第２の画素数変換手段とを設けるようにした。また
符号化方法において、映像データに対して画素数を削減
する第１の画素数変換処理を必要に応じて施す第１のス
テツプと、動き補償処理時に用いる参照画像の画像デー
タに対して、その画素数を符号化対象のフレーム画像の
画素数と一致するように変換する第２の画素数変換処理
を必要に応じて施しながら、映像データを符号化処理す
る第２のステツプとを設けるようにした。
符号化し得る符号化装置及び符号化方法を実現し難かつ
た。 【解決手段】符号化装置において、映像データに画素数
を削減する第１の画素数変換処理を必要に応じて施す第
１の画素数変換手段と、映像データを符号化する符号化
手段と、動き補償処理時に用いる参照画像の画像データ
に対して、その画素数を符号化対象のフレーム画像の画
素数と一致するように変換する第２の画素数変換処理を
施す第２の画素数変換手段とを設けるようにした。また
符号化方法において、映像データに対して画素数を削減
する第１の画素数変換処理を必要に応じて施す第１のス
テツプと、動き補償処理時に用いる参照画像の画像デー
タに対して、その画素数を符号化対象のフレーム画像の
画素数と一致するように変換する第２の画素数変換処理
を必要に応じて施しながら、映像データを符号化処理す
る第２のステツプとを設けるようにした。
Description
【０００１】
【発明の属する技術分野】本発明は符号化装置及び符号
化方法に関し、例えば映像データを圧縮符号化する映像
符号化装置に適用して好適なものである。
化方法に関し、例えば映像データを圧縮符号化する映像
符号化装置に適用して好適なものである。
【０００２】
【従来の技術】従来、映像符号化装置として、図７に示
すように構成されたものがある。
すように構成されたものがある。
【０００３】かかる映像符号化装置１においては、供給
される映像データＤ１を水平周波数低域通過型フイルタ
でなるプリフイルタ２において量子化レート制御回路３
から与えられる制御信号Ｓ１に基づいて映像の細かい部
分を表す高域成分を削減する帯域制限処理し、得られた
帯域制限映像データＤ２を画素数変換回路４に送出す
る。
される映像データＤ１を水平周波数低域通過型フイルタ
でなるプリフイルタ２において量子化レート制御回路３
から与えられる制御信号Ｓ１に基づいて映像の細かい部
分を表す高域成分を削減する帯域制限処理し、得られた
帯域制限映像データＤ２を画素数変換回路４に送出す
る。
【０００４】画素数変換回路４は、供給される帯域制限
映像データＤ２に対して当該帯域制限映像データＤ２に
基づく各フレーム画像の水平方向の画素数Ｍ1 を予め設
定された所定画素数Ｎ1 （Ｎ1 ＜Ｍ1 ）に固定的に変換
する画素数変換処理を施し、得られた画素数変換映像デ
ータＤ３を符号化部５に送出する。
映像データＤ２に対して当該帯域制限映像データＤ２に
基づく各フレーム画像の水平方向の画素数Ｍ1 を予め設
定された所定画素数Ｎ1 （Ｎ1 ＜Ｍ1 ）に固定的に変換
する画素数変換処理を施し、得られた画素数変換映像デ
ータＤ３を符号化部５に送出する。
【０００５】符号化部５は、供給される画素数変換映像
データＤ３に対して動き補償処理、ＤＣＴ（Discrete C
osine Transform ）処理、量子化処理及び可変長符号化
処理を順次施すようにして当該画素数変換映像データＤ
３を圧縮符号化し、かくして得られた可変長符号化デー
タＤ４をバツフア６を介して例えば一定レートで外部に
出力する。
データＤ３に対して動き補償処理、ＤＣＴ（Discrete C
osine Transform ）処理、量子化処理及び可変長符号化
処理を順次施すようにして当該画素数変換映像データＤ
３を圧縮符号化し、かくして得られた可変長符号化デー
タＤ４をバツフア６を介して例えば一定レートで外部に
出力する。
【０００６】このとき量子化レート制御回路３は、バツ
フア６のデータ占有量を監視しており、当該データ占有
量に応じて符号化部５の量子化処理時における量子化ス
テツプサイズを調整し、又はプリフイルタ２の帯域制限
量を調整するようにしてバツフア６がオーバーフロー又
はアンダーフローしないように可変長符号化データＤ４
の発生量を制御する。
フア６のデータ占有量を監視しており、当該データ占有
量に応じて符号化部５の量子化処理時における量子化ス
テツプサイズを調整し、又はプリフイルタ２の帯域制限
量を調整するようにしてバツフア６がオーバーフロー又
はアンダーフローしないように可変長符号化データＤ４
の発生量を制御する。
【０００７】また符号化部制御回路７は、符号化部５の
符号化処理タイミングを制御すると共に、当該符号化部
５の動き補償処理時における動きベクトルの探索範囲を
設定する。
符号化処理タイミングを制御すると共に、当該符号化部
５の動き補償処理時における動きベクトルの探索範囲を
設定する。
【０００８】
【発明が解決しようとする課題】ところがかかる構成の
映像符号化装置１においては、バツフア６から一定レー
トで可変長符号化データＤ４を読み出すことを目的とし
て、動きの激しい映像が入力された場合に符号化部５に
おける量子化ステツプサイズを増加させてＤＣＴ係数値
データのデータ量を減少させるようにして可変長符号化
データＤ４の発生量を制御した場合には、ＤＣＴ空間で
の解像度が低下すると共に量子化誤差が増加するため
に、当該可変長符号化データＤ４を復号してなる映像デ
ータに基づく映像の画質が劣化する問題があつた。
映像符号化装置１においては、バツフア６から一定レー
トで可変長符号化データＤ４を読み出すことを目的とし
て、動きの激しい映像が入力された場合に符号化部５に
おける量子化ステツプサイズを増加させてＤＣＴ係数値
データのデータ量を減少させるようにして可変長符号化
データＤ４の発生量を制御した場合には、ＤＣＴ空間で
の解像度が低下すると共に量子化誤差が増加するため
に、当該可変長符号化データＤ４を復号してなる映像デ
ータに基づく映像の画質が劣化する問題があつた。
【０００９】またかかる映像符号化装置１では、プリフ
イルタ２の帯域制限量を増加させて映像データＤ１の高
域成分を削減するようにして可変長符号化データＤ４の
発生量を制御した場合も、当該可変長符号化データＤ４
を復号してなる映像データに基づく映像の解像度が低下
して画質が劣化する問題があつた。
イルタ２の帯域制限量を増加させて映像データＤ１の高
域成分を削減するようにして可変長符号化データＤ４の
発生量を制御した場合も、当該可変長符号化データＤ４
を復号してなる映像データに基づく映像の解像度が低下
して画質が劣化する問題があつた。
【００１０】本発明は以上の点を考慮してなされたもの
で、画質劣化を防止しながら映像データを効率良く符号
化し得る符号化装置及び符号化方法を提案しようとする
ものである。
で、画質劣化を防止しながら映像データを効率良く符号
化し得る符号化装置及び符号化方法を提案しようとする
ものである。
【００１１】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、符号化装置において、映像データ
に対して画素数を削減する所定の第１の画素数変換処理
を施す第１の画素数変換手段と、映像データを動き補償
処理を含む所定の符号化処理により符号化する符号化手
段と、符号化手段に設けられ、動き補償処理時に用いる
参照画像の画像データに対して、その画素数を符号化対
象のフレーム画像の画素数と一致するように変換する所
定の第２の画素数変換処理を必要に応じて施す第２の画
素数変換手段とを設けるようにした。
め本発明においては、符号化装置において、映像データ
に対して画素数を削減する所定の第１の画素数変換処理
を施す第１の画素数変換手段と、映像データを動き補償
処理を含む所定の符号化処理により符号化する符号化手
段と、符号化手段に設けられ、動き補償処理時に用いる
参照画像の画像データに対して、その画素数を符号化対
象のフレーム画像の画素数と一致するように変換する所
定の第２の画素数変換処理を必要に応じて施す第２の画
素数変換手段とを設けるようにした。
【００１２】この結果この符号化装置では、映像データ
に対して第１の画素数変換手段において第１の画素数変
換処理を施すことにより、符号化手段による動き補償処
理時に発生する動きベクトルの発生符号量を減少させる
ことができ、その分を映像データに基づく各フレーム画
像の符号量に割り当てるようにすることができる。
に対して第１の画素数変換手段において第１の画素数変
換処理を施すことにより、符号化手段による動き補償処
理時に発生する動きベクトルの発生符号量を減少させる
ことができ、その分を映像データに基づく各フレーム画
像の符号量に割り当てるようにすることができる。
【００１３】またこの符号化装置では、動き補償処理時
に用いる参照画像の画像データに対して、第２の画素数
変換手段においてその画素数が符号化対象のフレーム画
像の画素数と一致するように第２の画素数変換処理を必
要に応じて施すようにしたことにより、どのようなピク
チヤタイプのフレーム画像に対しても動き補償処理を確
実に行い得るようにすることができ、上述のような第１
の画素数変換処理を所望するタイミングで行い得るよう
にすることができる。
に用いる参照画像の画像データに対して、第２の画素数
変換手段においてその画素数が符号化対象のフレーム画
像の画素数と一致するように第２の画素数変換処理を必
要に応じて施すようにしたことにより、どのようなピク
チヤタイプのフレーム画像に対しても動き補償処理を確
実に行い得るようにすることができ、上述のような第１
の画素数変換処理を所望するタイミングで行い得るよう
にすることができる。
【００１４】また本発明においては、符号化方法におい
て、映像データに対して、当該映像データに基づくフレ
ーム画像の画素数を削減する所定の第１の画素数変換処
理を必要に応じて施す第１のステツプと、動き補償処理
時に用いる参照画像の画像データに対して、当該参照画
像の画素数を符号化対象のフレーム画像の画素数と一致
するように変換する所定の第２の画素数変換処理を必要
に応じて施しながら、映像データを符号化処理により符
号化する第２のステツプとを設けるようにした。
て、映像データに対して、当該映像データに基づくフレ
ーム画像の画素数を削減する所定の第１の画素数変換処
理を必要に応じて施す第１のステツプと、動き補償処理
時に用いる参照画像の画像データに対して、当該参照画
像の画素数を符号化対象のフレーム画像の画素数と一致
するように変換する所定の第２の画素数変換処理を必要
に応じて施しながら、映像データを符号化処理により符
号化する第２のステツプとを設けるようにした。
【００１５】この結果この符号化方法によれば、映像デ
ータに対して画素数を削減する第１の画素数変換処理を
施すことにより、動き補償処理時に発生する動きベクト
ルの発生符号量を減少させることができ、その分を映像
データに基づく各フレーム画像の符号量に割り当てるよ
うにすることができる。
ータに対して画素数を削減する第１の画素数変換処理を
施すことにより、動き補償処理時に発生する動きベクト
ルの発生符号量を減少させることができ、その分を映像
データに基づく各フレーム画像の符号量に割り当てるよ
うにすることができる。
【００１６】またこの符号化方法によれば、動き補償処
理時に用いる参照画像の画像データに対して、その画素
数が符号化対象のフレーム画像の画素数と一致するよう
に第２の画素数変換処理を必要に応じて施すようにした
ことにより、どのようなピクチヤタイプのフレーム画像
に対しても動き補償処理を確実に行い得るようにするこ
とができ、上述のような第１の画素数変換処理を所望す
るタイミングで行い得るようにすることができる。
理時に用いる参照画像の画像データに対して、その画素
数が符号化対象のフレーム画像の画素数と一致するよう
に第２の画素数変換処理を必要に応じて施すようにした
ことにより、どのようなピクチヤタイプのフレーム画像
に対しても動き補償処理を確実に行い得るようにするこ
とができ、上述のような第１の画素数変換処理を所望す
るタイミングで行い得るようにすることができる。
【００１７】
【発明の実施の形態】以下図面について、本発明の一実
施の形態を詳述する。
施の形態を詳述する。
【００１８】（１）本実施の形態による映像符号化装置
の構成 図１において、１０は全体として本実施の形態による映
像符号化装置を示し、供給される映像データＤ１０を水
平周波数低域通過型フイルタでなるプリフイルタ１１に
おいて量子化レート制御回路１２から与えられる制御信
号Ｓ１０に基づいて映像の細かい部分を表す高域成分を
削減する帯域制限処理し、得られた帯域制限映像データ
Ｄ１１を第１の画素数変換回路１３に入力する。
の構成 図１において、１０は全体として本実施の形態による映
像符号化装置を示し、供給される映像データＤ１０を水
平周波数低域通過型フイルタでなるプリフイルタ１１に
おいて量子化レート制御回路１２から与えられる制御信
号Ｓ１０に基づいて映像の細かい部分を表す高域成分を
削減する帯域制限処理し、得られた帯域制限映像データ
Ｄ１１を第１の画素数変換回路１３に入力する。
【００１９】このとき量子化レート制御回路１２からの
制御信号Ｓ１０は画素数変換判定回路１４にも与えられ
る。そして画素数変換判定回路１４は、所定数のフレー
ム画像を１ＧＯＰ（Group Of Pictures ）として、供給
される制御信号Ｓ１０に基づき得られる量子化レート制
御部１２により指定された帯域制限量の合計値をＧＯＰ
単位で検出すると共に、当該検出した帯域制限量の合計
値と予め設定された所定の閾値とを比較し、当該帯域制
限量の合計値が閾値よりも大きいときにのみ論理「１」
レベルに立ち上がる切換え信号Ｓ１１を第１の画素数変
換回路１３、符号化部制御回路３０、動きベクトル検出
回路１７、第２の画素数変換回路２０及び可変長符号化
回路２５にそれぞれ送出する。
制御信号Ｓ１０は画素数変換判定回路１４にも与えられ
る。そして画素数変換判定回路１４は、所定数のフレー
ム画像を１ＧＯＰ（Group Of Pictures ）として、供給
される制御信号Ｓ１０に基づき得られる量子化レート制
御部１２により指定された帯域制限量の合計値をＧＯＰ
単位で検出すると共に、当該検出した帯域制限量の合計
値と予め設定された所定の閾値とを比較し、当該帯域制
限量の合計値が閾値よりも大きいときにのみ論理「１」
レベルに立ち上がる切換え信号Ｓ１１を第１の画素数変
換回路１３、符号化部制御回路３０、動きベクトル検出
回路１７、第２の画素数変換回路２０及び可変長符号化
回路２５にそれぞれ送出する。
【００２０】なおこの実施の形態の場合、画素数変換判
定回路１４から出力される切換え信号Ｓ１１は、ユーザ
操作により外部から与える制御信号Ｓ１２に基づいて信
号レベルを論理「０」レベルから論理「１」レベルに切
り換え、又は論理「１」レベルから論理「０」レベルに
切り換えることができるようになされている。
定回路１４から出力される切換え信号Ｓ１１は、ユーザ
操作により外部から与える制御信号Ｓ１２に基づいて信
号レベルを論理「０」レベルから論理「１」レベルに切
り換え、又は論理「１」レベルから論理「０」レベルに
切り換えることができるようになされている。
【００２１】そして第１の画素数変換回路１３は、画素
数変換判定回路１４から与えられる切換え信号Ｓ１１に
基づいて、当該切換え信号Ｓ１１が論理「１」のときに
のみ帯域制限映像データＤ１１に対してフレーム画像の
水平方向の画素数Ｍ2 を予め設定された所定画素数Ｎ2
（Ｎ2 ＜Ｍ2 ）に削減する画素数変換処理を施し、得ら
れた第１の画素数変換映像データＤ１２を符号化部１５
の前処理回路１６に送出する。
数変換判定回路１４から与えられる切換え信号Ｓ１１に
基づいて、当該切換え信号Ｓ１１が論理「１」のときに
のみ帯域制限映像データＤ１１に対してフレーム画像の
水平方向の画素数Ｍ2 を予め設定された所定画素数Ｎ2
（Ｎ2 ＜Ｍ2 ）に削減する画素数変換処理を施し、得ら
れた第１の画素数変換映像データＤ１２を符号化部１５
の前処理回路１６に送出する。
【００２２】前処理回路１６は、供給される第１の画素
数変換映像データＤ１２に対して当該第１の画素数変換
映像データＤ１２に基づく各フレーム画像を符号化順に
並べ替えると共に、並べ替えた各フレーム画像を16画素
×16ラインの輝度信号及び色差信号から構成されるマク
ロブロツクに分割する前処理を施し、得られた符号化順
の各フレーム画像のマクロブロツクのデータでなるマク
ロブロツクデータＤ１３を動きベクトル検出回路１７及
び減算回路１８に送出する。
数変換映像データＤ１２に対して当該第１の画素数変換
映像データＤ１２に基づく各フレーム画像を符号化順に
並べ替えると共に、並べ替えた各フレーム画像を16画素
×16ラインの輝度信号及び色差信号から構成されるマク
ロブロツクに分割する前処理を施し、得られた符号化順
の各フレーム画像のマクロブロツクのデータでなるマク
ロブロツクデータＤ１３を動きベクトル検出回路１７及
び減算回路１８に送出する。
【００２３】このとき符号化部１５のフレームメモリ１
９には、そのマクロブロツクデータＤ１３が減算回路１
８に送出された符号化対象のフレーム画像（以下、これ
を符号化対象フレーム画像と呼ぶ）の直前のフレーム内
符号化画像でなるＩピクチヤ又はフレーム間順方向予測
符号化画像でなるＰピクチヤ（以下、これらをまとめて
過去参照画像と呼ぶ）の画像データと、当該符号化対象
フレーム画像の直後のＩピクチヤ又はＰピクチヤ（以
下、これらをまとめて未来参照画像と呼ぶ）の画像デー
タとが格納されている。
９には、そのマクロブロツクデータＤ１３が減算回路１
８に送出された符号化対象のフレーム画像（以下、これ
を符号化対象フレーム画像と呼ぶ）の直前のフレーム内
符号化画像でなるＩピクチヤ又はフレーム間順方向予測
符号化画像でなるＰピクチヤ（以下、これらをまとめて
過去参照画像と呼ぶ）の画像データと、当該符号化対象
フレーム画像の直後のＩピクチヤ又はＰピクチヤ（以
下、これらをまとめて未来参照画像と呼ぶ）の画像デー
タとが格納されている。
【００２４】そして符号化対象フレーム画像がＰピクチ
ヤである場合には過去参照画像の画像データが読み出さ
れて参照画像データＤ１４として第２の画素数変換回路
２０に与えられ、当該符号化対象フレーム画像が双方向
予測符号化画像でなるＢピクチヤである場合には過去参
照画像及び未来参照画像の両方の画像データが読み出さ
れて参照画像データＤ１４として第２の画素数変換回路
２０に与えられる。
ヤである場合には過去参照画像の画像データが読み出さ
れて参照画像データＤ１４として第２の画素数変換回路
２０に与えられ、当該符号化対象フレーム画像が双方向
予測符号化画像でなるＢピクチヤである場合には過去参
照画像及び未来参照画像の両方の画像データが読み出さ
れて参照画像データＤ１４として第２の画素数変換回路
２０に与えられる。
【００２５】かくして第２の画素数変換回路２０は、画
素数変換判定回路１４から与えられる切換え信号Ｓ１１
に基づいて、参照画像データＤ１４に基づく過去参照画
像（符号化対象フレーム画像がＰピクチヤの場合）、又
は過去参照画像及び未来参照画像（符号化対象フレーム
画像がＢピクチヤの場合）の水平方向の画素数Ｍ2 又は
Ｎ2 が符号化対象フレーム画像の水平方向の画素数Ｍ2
又はＮ2 と同じとなるように、供給される参照画像デー
タＤ１４に対して必要に応じて画素数変換処理を施し、
得られた第２の画素数変換映像データＤ１５を動きベク
トル検出回路１７及び動き補償回路２１に送出する。
素数変換判定回路１４から与えられる切換え信号Ｓ１１
に基づいて、参照画像データＤ１４に基づく過去参照画
像（符号化対象フレーム画像がＰピクチヤの場合）、又
は過去参照画像及び未来参照画像（符号化対象フレーム
画像がＢピクチヤの場合）の水平方向の画素数Ｍ2 又は
Ｎ2 が符号化対象フレーム画像の水平方向の画素数Ｍ2
又はＮ2 と同じとなるように、供給される参照画像デー
タＤ１４に対して必要に応じて画素数変換処理を施し、
得られた第２の画素数変換映像データＤ１５を動きベク
トル検出回路１７及び動き補償回路２１に送出する。
【００２６】動きベクトル検出回路１７は、画素数変換
判定回路１４から与えられる切換え信号Ｓ１１に基づき
必要に応じてベクトル探索範囲を対応する範囲（符号化
対象フレーム画像の水平画素数Ｍ2 又はＮ2 に応じた範
囲）に再設定した後、前処理回路１６から与えられるマ
クロブロツクデータＤ１３及び第２の画素数変換回路２
０から与えられる第２の画素数変換映像データＤ１５に
基づいてそのマクロブロツクの動きベクトルを検出し、
検出結果を動きベクトルデータＤ１６として動き補償回
路２１及び可変長符号化回路２５に送出する。
判定回路１４から与えられる切換え信号Ｓ１１に基づき
必要に応じてベクトル探索範囲を対応する範囲（符号化
対象フレーム画像の水平画素数Ｍ2 又はＮ2 に応じた範
囲）に再設定した後、前処理回路１６から与えられるマ
クロブロツクデータＤ１３及び第２の画素数変換回路２
０から与えられる第２の画素数変換映像データＤ１５に
基づいてそのマクロブロツクの動きベクトルを検出し、
検出結果を動きベクトルデータＤ１６として動き補償回
路２１及び可変長符号化回路２５に送出する。
【００２７】また動き補償回路２１は、動きベクトル検
出回路１７から与えられる動きベクトルデータＤ１６
と、第２の画素数変換回路２０から与えられる第２の画
素数変換映像データＤ１５とに基づいて、第２の画素数
変換映像データＤ１５に基づく画像を動きベクトルデー
タＤ１６に基づいて動き補償してなる予測画像データＤ
１７を生成し、これをスイツチ２２を介して減算回路１
８に送出する。なお符号化対象フレーム画像がＩピクチ
ヤである場合には、スイツチ２２が切り換わることによ
り当該減算回路１８には予測画像データＤ１７が供給さ
れない。
出回路１７から与えられる動きベクトルデータＤ１６
と、第２の画素数変換回路２０から与えられる第２の画
素数変換映像データＤ１５とに基づいて、第２の画素数
変換映像データＤ１５に基づく画像を動きベクトルデー
タＤ１６に基づいて動き補償してなる予測画像データＤ
１７を生成し、これをスイツチ２２を介して減算回路１
８に送出する。なお符号化対象フレーム画像がＩピクチ
ヤである場合には、スイツチ２２が切り換わることによ
り当該減算回路１８には予測画像データＤ１７が供給さ
れない。
【００２８】かくして減算回路１８は、符号化対象フレ
ーム画像がＩピクチヤである場合には前処理回路１６か
ら供給されるマクロブロツクデータＤ１３をそのまま予
測誤差データＤ１８としてＤＣＴ符号化回路２５に送出
する一方、符号化対象フレーム画像がＰピクチヤ又はＢ
ピクチヤである場合にはマクロブロツクデータＤ１３か
ら予測画像データＤ１７を減算することにより予測誤差
データＤ１８を得、これをＤＣＴ符号化回路２３に送出
する。
ーム画像がＩピクチヤである場合には前処理回路１６か
ら供給されるマクロブロツクデータＤ１３をそのまま予
測誤差データＤ１８としてＤＣＴ符号化回路２５に送出
する一方、符号化対象フレーム画像がＰピクチヤ又はＢ
ピクチヤである場合にはマクロブロツクデータＤ１３か
ら予測画像データＤ１７を減算することにより予測誤差
データＤ１８を得、これをＤＣＴ符号化回路２３に送出
する。
【００２９】ＤＣＴ符号化回路２３は、供給される予測
誤差データＤ１８をＤＣＴ符号化処理することによりＤ
ＣＴ係数化し、得られたＤＣＴ係数データＤ１９を量子
化回路２４に送出する。また量子化回路２４は、このと
き量子化レート制御回路１２から与えられる制御信号Ｓ
１３に基づいて、当該制御信号Ｓ１３により指定された
量子化ステツプサイズでＤＣＴ係数データＤ１９を量子
化し、得られた量子化データＤ２０を可変長符号化回路
２５に送出する。
誤差データＤ１８をＤＣＴ符号化処理することによりＤ
ＣＴ係数化し、得られたＤＣＴ係数データＤ１９を量子
化回路２４に送出する。また量子化回路２４は、このと
き量子化レート制御回路１２から与えられる制御信号Ｓ
１３に基づいて、当該制御信号Ｓ１３により指定された
量子化ステツプサイズでＤＣＴ係数データＤ１９を量子
化し、得られた量子化データＤ２０を可変長符号化回路
２５に送出する。
【００３０】そして可変長符号化回路２５は、画素数変
換判定回路１４から与えられる切換え信号Ｓ１１に基づ
いて対応するＧＯＰのＧＯＰヘツダや各フレーム画像毎
のピクチヤヘツダにおける画素数を表すコードを書き換
えながら、供給される量子化データＤ２０及び動きベク
トル検出回路１７から与えられる動きベクトルデータＤ
１６を可変長符号化し、得られた可変長符号化データＤ
２１をバツフア２６を介して外部に出力する。
換判定回路１４から与えられる切換え信号Ｓ１１に基づ
いて対応するＧＯＰのＧＯＰヘツダや各フレーム画像毎
のピクチヤヘツダにおける画素数を表すコードを書き換
えながら、供給される量子化データＤ２０及び動きベク
トル検出回路１７から与えられる動きベクトルデータＤ
１６を可変長符号化し、得られた可変長符号化データＤ
２１をバツフア２６を介して外部に出力する。
【００３１】一方量子化回路２４から出力されたＩピク
チヤ又はＰピクチヤの量子化データＤ２０は、逆量子化
回路２７にも与えられ、当該逆量子化回路２７において
逆量子化された後、逆ＤＣＴ回路２８において逆ＤＣＴ
処理されることによりＤＣＴ処理される前の予測誤差デ
ータに復元され、復元予測誤差データＤ２２として加算
回路２９に与えられる。
チヤ又はＰピクチヤの量子化データＤ２０は、逆量子化
回路２７にも与えられ、当該逆量子化回路２７において
逆量子化された後、逆ＤＣＴ回路２８において逆ＤＣＴ
処理されることによりＤＣＴ処理される前の予測誤差デ
ータに復元され、復元予測誤差データＤ２２として加算
回路２９に与えられる。
【００３２】このとき加算回路２９には動き補償回路２
１からスイツチ２２を介して予測画像データＤ１７が与
えられており、かくして加算回路２９は、この予測画像
データＤ１７及び復元予測誤差データＤ２２を加算する
ことにより元のＩピクチヤ又はＰピクチヤの画像データ
を復元し、これを上述の過去参照画像又は未来参照画像
の画像データとしてフレームメモリ１９に格納する。
１からスイツチ２２を介して予測画像データＤ１７が与
えられており、かくして加算回路２９は、この予測画像
データＤ１７及び復元予測誤差データＤ２２を加算する
ことにより元のＩピクチヤ又はＰピクチヤの画像データ
を復元し、これを上述の過去参照画像又は未来参照画像
の画像データとしてフレームメモリ１９に格納する。
【００３３】なおこの際量子化レート制御回路１２は、
バツフア２８のデータ占有量を常時監視し、当該データ
占有量に応じて量子化回路２６に量子化ステツプサイズ
を指定する制御信号Ｓ１３を送出し、又はプリフイルタ
１１に帯域制限量を指定する制御信号Ｓ１０を送出す
る。このようにして量子化レート制御回路１２は、量子
化回路２４の量子化ステツプサイズ又はプリフイルタ１
１の帯域制限量を調整することにより、バツフア２６が
オーバーフロー又はアンダーフローしないように可変長
符号化データＤ２１の発生量を制御する。
バツフア２８のデータ占有量を常時監視し、当該データ
占有量に応じて量子化回路２６に量子化ステツプサイズ
を指定する制御信号Ｓ１３を送出し、又はプリフイルタ
１１に帯域制限量を指定する制御信号Ｓ１０を送出す
る。このようにして量子化レート制御回路１２は、量子
化回路２４の量子化ステツプサイズ又はプリフイルタ１
１の帯域制限量を調整することにより、バツフア２６が
オーバーフロー又はアンダーフローしないように可変長
符号化データＤ２１の発生量を制御する。
【００３４】また符号化制御回路３０は、画素数変換判
定回路１４から供給される切換え信号Ｓ１１に基づいて
符号化部１５における符号化処理の処理タイミングを制
御する。実際上このような制御は、切換え信号Ｓ１１が
論理「０」のときには、図２（Ａ）のように元の映像デ
ータＤ１０の水平方向の画素数Ｍ2 に応じたタイミング
で符号化処理するように符号化部１５を制御し、これに
対して切換え信号Ｓ１１が論理「１」のときには、図２
（Ｂ）のようにＭ2 クロツクのうちの最初のＮ2 クロツ
ク分だけ符号化処理を行い、残りの（Ｍ2 −Ｎ2 ）クロ
ツクは符号化処理を行わないように符号化部１５を制御
することにより行うことができる。
定回路１４から供給される切換え信号Ｓ１１に基づいて
符号化部１５における符号化処理の処理タイミングを制
御する。実際上このような制御は、切換え信号Ｓ１１が
論理「０」のときには、図２（Ａ）のように元の映像デ
ータＤ１０の水平方向の画素数Ｍ2 に応じたタイミング
で符号化処理するように符号化部１５を制御し、これに
対して切換え信号Ｓ１１が論理「１」のときには、図２
（Ｂ）のようにＭ2 クロツクのうちの最初のＮ2 クロツ
ク分だけ符号化処理を行い、残りの（Ｍ2 −Ｎ2 ）クロ
ツクは符号化処理を行わないように符号化部１５を制御
することにより行うことができる。
【００３５】ここで実際上この映像符号化装置１０の場
合、映像データＤ１０としては図３（Ａ）に示すよう
に、１フレームの水平画素数Ｍ2 が1920画素のＨＤＴＶ
（HighDefinition Television）規格に応じた映像デー
タが与えられる。なお図３（Ａ）〜図４（Ｆ）において
「Ｉ」、「Ｐ」及び「Ｂ」はそのフレーム画像がＩピク
チヤ、Ｐピクチヤ又はＢピクチヤであることを表し、
「Ｉ」、「Ｐ」及び「Ｂ」の後の数字はそのフレーム画
像の通し番号を表す。また「Ｉ」、「Ｐ」及び「Ｂ」の
下の数字はそのフレーム画像の水平方向の画素数を表
し、１ＧＯＰは６フレームであるものとする。
合、映像データＤ１０としては図３（Ａ）に示すよう
に、１フレームの水平画素数Ｍ2 が1920画素のＨＤＴＶ
（HighDefinition Television）規格に応じた映像デー
タが与えられる。なお図３（Ａ）〜図４（Ｆ）において
「Ｉ」、「Ｐ」及び「Ｂ」はそのフレーム画像がＩピク
チヤ、Ｐピクチヤ又はＢピクチヤであることを表し、
「Ｉ」、「Ｐ」及び「Ｂ」の後の数字はそのフレーム画
像の通し番号を表す。また「Ｉ」、「Ｐ」及び「Ｂ」の
下の数字はそのフレーム画像の水平方向の画素数を表
し、１ＧＯＰは６フレームであるものとする。
【００３６】そしてこの映像符号化装置１０では、この
映像データＤ１０がプリフイルタ１１において帯域制限
された後、帯域制限映像データＤ１１として第１の画素
数変換回路１３に与えられる。
映像データＤ１０がプリフイルタ１１において帯域制限
された後、帯域制限映像データＤ１１として第１の画素
数変換回路１３に与えられる。
【００３７】このとき画素数変換判定回路１４は、図３
（Ｂ）に示すように、そのＧＯＰにおける指定された帯
域制限量の合計値が閾値よりも小さいとき又は外部から
の制御信号により指定されたときには論理「０」レベ
ル、動き量が大きいとき又は外部からの制御信号により
指定されたときには論理「１」レベルに立ち上がるよう
な切換え信号Ｓ１１を出力する。
（Ｂ）に示すように、そのＧＯＰにおける指定された帯
域制限量の合計値が閾値よりも小さいとき又は外部から
の制御信号により指定されたときには論理「０」レベ
ル、動き量が大きいとき又は外部からの制御信号により
指定されたときには論理「１」レベルに立ち上がるよう
な切換え信号Ｓ１１を出力する。
【００３８】かくして第１の画素数変換回路１３は、切
換え信号Ｓ１１が論理「０」レベルのときには画素数変
換処理を行わず、これに対して切換え信号Ｓ１１が論理
「１」レベルのときには図３（Ｃ）のように帯域制限映
像データＤ１１に対してフレーム画像の水平方向の画素
数Ｍ2 を1440画素とするような画素数変換処理を施し、
得られた第１の画素数変換映像データＤ１２を前処理回
路１６に送出する。
換え信号Ｓ１１が論理「０」レベルのときには画素数変
換処理を行わず、これに対して切換え信号Ｓ１１が論理
「１」レベルのときには図３（Ｃ）のように帯域制限映
像データＤ１１に対してフレーム画像の水平方向の画素
数Ｍ2 を1440画素とするような画素数変換処理を施し、
得られた第１の画素数変換映像データＤ１２を前処理回
路１６に送出する。
【００３９】そして前処理回路１６は、この第１の画素
数変換映像データＤ１２に基づく各フレーム画像を図３
（Ｄ）（図４（Ａ））のように並べ替えた後、これら各
フレーム画像のマクロブロツクデータＤ１３を動きベク
トル検出回路１７及び減算回路１８に送出する。
数変換映像データＤ１２に基づく各フレーム画像を図３
（Ｄ）（図４（Ａ））のように並べ替えた後、これら各
フレーム画像のマクロブロツクデータＤ１３を動きベク
トル検出回路１７及び減算回路１８に送出する。
【００４０】このときフレームメモリ１９からは、図４
（Ｄ）のように過去参照画像及び又は未来参照画像の画
像データが読み出され、これが参照画像データＤ１４と
して第２の画素数変換回路２０に与えられる。
（Ｄ）のように過去参照画像及び又は未来参照画像の画
像データが読み出され、これが参照画像データＤ１４と
して第２の画素数変換回路２０に与えられる。
【００４１】そして第２の画素数変換回路２０は、図４
（Ｅ）のようにこの参照画像データＤ１４に対して当該
参照画像データＤ１４に基づく過去参照画像又は未来参
照画像の水平方向の画素数Ｍ2 又はＮ2 が符号化対象フ
レーム画像の水平方向の画素数Ｍ2 又はＮ2 と同じとな
るように必要に応じて画素数変換処理を施し、得られた
第２の画素数変換映像データＤ１５を動きベクトル検出
回路１７に送出する。
（Ｅ）のようにこの参照画像データＤ１４に対して当該
参照画像データＤ１４に基づく過去参照画像又は未来参
照画像の水平方向の画素数Ｍ2 又はＮ2 が符号化対象フ
レーム画像の水平方向の画素数Ｍ2 又はＮ2 と同じとな
るように必要に応じて画素数変換処理を施し、得られた
第２の画素数変換映像データＤ１５を動きベクトル検出
回路１７に送出する。
【００４２】この結果動きベクトル検出回路１７からは
検出されたそのマクロブロツクについての動きベクトル
データＤ１６が出力され、当該動きベクトルデータＤ１
６に基づいて動き補償回路２１から図４（Ｆ）のような
フレーム画像並びで予測画像データＤ１７が出力され、
これが減算回路１８及び加算回路２９に与えられる。因
にこのとき図４（Ａ）及び図４（Ｆ）からも明らかなよ
うに、符号化対象フレーム画像の水平方向の画素数Ｍ2
又はＮ2 と、予測画像データＤ１７に基づくフレーム画
像の水平方向の画素数Ｍ2 又はＮ2 とは一致する。
検出されたそのマクロブロツクについての動きベクトル
データＤ１６が出力され、当該動きベクトルデータＤ１
６に基づいて動き補償回路２１から図４（Ｆ）のような
フレーム画像並びで予測画像データＤ１７が出力され、
これが減算回路１８及び加算回路２９に与えられる。因
にこのとき図４（Ａ）及び図４（Ｆ）からも明らかなよ
うに、符号化対象フレーム画像の水平方向の画素数Ｍ2
又はＮ2 と、予測画像データＤ１７に基づくフレーム画
像の水平方向の画素数Ｍ2 又はＮ2 とは一致する。
【００４３】そして減算回路１８からは、前処理回路１
６から与えられるマクロブロツクデータＤ１３をそのま
ま出力し、又はマクロブロツクデータＤ１３から予測符
号化データＤ１７を減算することにより図４（Ｂ）に示
すような予測誤差データＤ１８が出力され、これがこの
後ＤＣＴ符号化回路２３、量子化回路２４及び可変長符
号化回路２５において順次ＤＣＴ符号化処理、量子化処
理及び可変長符号化処理されて可変長符号化データＤ２
１としてバツフア２６から出力される。
６から与えられるマクロブロツクデータＤ１３をそのま
ま出力し、又はマクロブロツクデータＤ１３から予測符
号化データＤ１７を減算することにより図４（Ｂ）に示
すような予測誤差データＤ１８が出力され、これがこの
後ＤＣＴ符号化回路２３、量子化回路２４及び可変長符
号化回路２５において順次ＤＣＴ符号化処理、量子化処
理及び可変長符号化処理されて可変長符号化データＤ２
１としてバツフア２６から出力される。
【００４４】さらにこのときフレームメモリ１９には、
図４（Ｃ）に示すように、量子化回路２４から出力され
る量子化データＤ２０を逆量子化及び逆ＤＣＴ符号化処
理した後、これを予測画像データＤ１７と加算してなる
Ｉピクチヤ又はＰピクチヤの画像データが過去参照画像
又は未来参照画像の画像データとして格納される。
図４（Ｃ）に示すように、量子化回路２４から出力され
る量子化データＤ２０を逆量子化及び逆ＤＣＴ符号化処
理した後、これを予測画像データＤ１７と加算してなる
Ｉピクチヤ又はＰピクチヤの画像データが過去参照画像
又は未来参照画像の画像データとして格納される。
【００４５】（２）第２の画素数変換回路２０の構成 ここで実際上第２の画素数変換回路２０は、図５に示す
ようなＦＩＲ（FiniteImpulse Response ）デイジタル
フイルタ構成でなり、フレームメモリ１９から供給され
る参照画像データＤ１４を複数の直列接続された遅延回
路４０1 〜４０N のうちの初段の遅延回路４０1 と、入
力段の乗算回路４２1 とに入力する。
ようなＦＩＲ（FiniteImpulse Response ）デイジタル
フイルタ構成でなり、フレームメモリ１９から供給され
る参照画像データＤ１４を複数の直列接続された遅延回
路４０1 〜４０N のうちの初段の遅延回路４０1 と、入
力段の乗算回路４２1 とに入力する。
【００４６】このとき各遅延回路４０1 〜４０N には、
画素数変換判定回路１４（図１）から与えられる切換え
信号Ｓ１１に基づいて参照画像データＤ１４の水平画素
数を図６（Ａ）のような1920画素から図６（Ｄ）のよう
な1440に画素数変換処理する第１の画素数変換処理モー
ドが選択されている場合（このとき第２の画素数変換回
路２２には水平画素数が1440画素の参照画像データＤ１
４が与えられる）には、図示しないクロツク源から74.2
5 〔MHz 〕のクロツクが各遅延回路４０1 〜４０N に与
えられる。
画素数変換判定回路１４（図１）から与えられる切換え
信号Ｓ１１に基づいて参照画像データＤ１４の水平画素
数を図６（Ａ）のような1920画素から図６（Ｄ）のよう
な1440に画素数変換処理する第１の画素数変換処理モー
ドが選択されている場合（このとき第２の画素数変換回
路２２には水平画素数が1440画素の参照画像データＤ１
４が与えられる）には、図示しないクロツク源から74.2
5 〔MHz 〕のクロツクが各遅延回路４０1 〜４０N に与
えられる。
【００４７】かくして各遅延回路４０1 〜４０N は、供
給される参照画像データＤ１４又は前段の遅延回路４０
1 〜４０N-1 から与えられる遅延参照画像データＤ３０
1 〜Ｄ３０N-1 をこのクロツクの１クロツクに相当する
時間分ずつ順次遅延させた後、得られた遅延参照画像デ
ータＤ３０1 〜Ｄ３０N をそれぞれ対応する乗算回路４
２2 〜４２N+1 及び後段の遅延回路４０2 〜４０N に送
出する。
給される参照画像データＤ１４又は前段の遅延回路４０
1 〜４０N-1 から与えられる遅延参照画像データＤ３０
1 〜Ｄ３０N-1 をこのクロツクの１クロツクに相当する
時間分ずつ順次遅延させた後、得られた遅延参照画像デ
ータＤ３０1 〜Ｄ３０N をそれぞれ対応する乗算回路４
２2 〜４２N+1 及び後段の遅延回路４０2 〜４０N に送
出する。
【００４８】またこのとき各乗算回路４２1 〜４２N+1
には、1920と1440との比が４：３であることから、対応
する係数発生回路４２1 〜４２N+1 からそれぞれ所定数
値の第１〜第３の係数値を74.25 〔MHz 〕の３倍の周波
数で循環的に順次切り換えた係数値信号Ｓ２０1 〜Ｓ２
０N+1 が与えられる。なお各係数発生回路４２1 〜４２
N+1 において発生される第１〜第３の係数値は、それぞ
れこれら係数発生回路４２1 〜４２N+1 において発生さ
れる第１〜第３の係数値の合計がそれぞれ１となるよう
に選定されている。
には、1920と1440との比が４：３であることから、対応
する係数発生回路４２1 〜４２N+1 からそれぞれ所定数
値の第１〜第３の係数値を74.25 〔MHz 〕の３倍の周波
数で循環的に順次切り換えた係数値信号Ｓ２０1 〜Ｓ２
０N+1 が与えられる。なお各係数発生回路４２1 〜４２
N+1 において発生される第１〜第３の係数値は、それぞ
れこれら係数発生回路４２1 〜４２N+1 において発生さ
れる第１〜第３の係数値の合計がそれぞれ１となるよう
に選定されている。
【００４９】かくして各乗算回路４１1 〜４１N+1 は、
それぞれ供給される参照画像データＤ１４又は遅延参照
画像データＤ３０1 〜Ｄ３０N-1 と、係数値信号Ｓ２０
1 〜Ｓ２０N+1 に基づき得られる第１〜第３の係数値と
を乗算すると共に、得られた74.25 ×３〔MHz 〕の乗算
データＤ３１1 〜Ｄ３１N+1 を加算回路４３に送出す
る。
それぞれ供給される参照画像データＤ１４又は遅延参照
画像データＤ３０1 〜Ｄ３０N-1 と、係数値信号Ｓ２０
1 〜Ｓ２０N+1 に基づき得られる第１〜第３の係数値と
を乗算すると共に、得られた74.25 ×３〔MHz 〕の乗算
データＤ３１1 〜Ｄ３１N+1 を加算回路４３に送出す
る。
【００５０】加算回路４３は、各乗算回路４１1 〜４１
N+1 からそれぞれ供給される乗算データＤ３１1 〜Ｄ３
１N+1 を順次加算することにより、図６（Ｂ）のような
参照画像データＤ１５を３倍にアツプサンプリングして
なるアツプサンプリングデータＤ３２を生成し、これを
スイツチ回路４４の第１の切換え端４４Ａに送出する。
N+1 からそれぞれ供給される乗算データＤ３１1 〜Ｄ３
１N+1 を順次加算することにより、図６（Ｂ）のような
参照画像データＤ１５を３倍にアツプサンプリングして
なるアツプサンプリングデータＤ３２を生成し、これを
スイツチ回路４４の第１の切換え端４４Ａに送出する。
【００５１】またこのときアツプサンプルデータＤ３２
は、直接接続された第１〜第３の遅延回路４５1 〜４５
3 にも与えられ、これら第１〜第３の遅延回路４５1 〜
４５3 において74.25 ×３〔MHz 〕のクロツクの１クロ
ツクに相当する時間分ずつ順次遅延させてなる各第１〜
第３の遅延回路４５1 〜４５3 の出力がそれぞれ遅延ア
ツプサンプリングデータＤ３３1 〜Ｄ３３3 としてスイ
ツチ回路４４の第２〜第４の切換え端４４Ｂ〜４４Ｄに
与えられる。
は、直接接続された第１〜第３の遅延回路４５1 〜４５
3 にも与えられ、これら第１〜第３の遅延回路４５1 〜
４５3 において74.25 ×３〔MHz 〕のクロツクの１クロ
ツクに相当する時間分ずつ順次遅延させてなる各第１〜
第３の遅延回路４５1 〜４５3 の出力がそれぞれ遅延ア
ツプサンプリングデータＤ３３1 〜Ｄ３３3 としてスイ
ツチ回路４４の第２〜第４の切換え端４４Ｂ〜４４Ｄに
与えられる。
【００５２】そしてスイツチ回路４４は、クロツク源か
ら与えられる55.6875 〔MHz 〕のクロツクに基づいて第
１〜第４の切換え端４４Ａ〜４４Ｄの中から所定の切換
え端４４Ａ〜４４Ｄを順次選択するようにしてアツプサ
ンプリングデータＤ３２から図６（Ｃ）のように４画素
おきに画素データを抽出する。
ら与えられる55.6875 〔MHz 〕のクロツクに基づいて第
１〜第４の切換え端４４Ａ〜４４Ｄの中から所定の切換
え端４４Ａ〜４４Ｄを順次選択するようにしてアツプサ
ンプリングデータＤ３２から図６（Ｃ）のように４画素
おきに画素データを抽出する。
【００５３】このようにして第２の画素数変換回路２２
は、第１の画素数変換処理モード時、参照画像データＤ
１４の水平方向の画素数を1920画素から1440画素に変換
し、これを55.6875 〔MHz 〕の第２の画素数変換映像デ
ータＤ１５として出力する。
は、第１の画素数変換処理モード時、参照画像データＤ
１４の水平方向の画素数を1920画素から1440画素に変換
し、これを55.6875 〔MHz 〕の第２の画素数変換映像デ
ータＤ１５として出力する。
【００５４】これに対して第２の画素数変換回路２０に
おいては、画素数変換判定回路１４（図１）から与えら
れる切換え信号Ｓ１１に基づいて参照画像データＤ１４
の水平画素数を図６（Ｄ）のような1440画素から図６
（Ａ）のような1920画素に画素数変換処理する第２の画
素数変換処理モードが選択されている場合（このとき第
２の画素数変換回路２２には水平画素数が1920画素の参
照画像データＤ１５が与えられる）には、クロツク源か
ら55.6875 〔MHz 〕のクロツクが各遅延回路４０1 〜４
０N に与えられる。
おいては、画素数変換判定回路１４（図１）から与えら
れる切換え信号Ｓ１１に基づいて参照画像データＤ１４
の水平画素数を図６（Ｄ）のような1440画素から図６
（Ａ）のような1920画素に画素数変換処理する第２の画
素数変換処理モードが選択されている場合（このとき第
２の画素数変換回路２２には水平画素数が1920画素の参
照画像データＤ１５が与えられる）には、クロツク源か
ら55.6875 〔MHz 〕のクロツクが各遅延回路４０1 〜４
０N に与えられる。
【００５５】各遅延回路４０1 〜４０N は、供給される
参照画像データＤ１４又は前段の遅延回路４０1 〜４０
N-1 から与えられる遅延参照画像データＤ３０1 〜Ｄ３
０N-1 をこのクロツクの１クロツクに相当する時間分ず
つ順次遅延させた後、得られた遅延参照画像データＤ３
０1 〜Ｄ３０N をそれぞれ対応する乗算回路４２2 〜４
２N+1 及び後段の遅延回路４０2 〜４０N に送出する。
参照画像データＤ１４又は前段の遅延回路４０1 〜４０
N-1 から与えられる遅延参照画像データＤ３０1 〜Ｄ３
０N-1 をこのクロツクの１クロツクに相当する時間分ず
つ順次遅延させた後、得られた遅延参照画像データＤ３
０1 〜Ｄ３０N をそれぞれ対応する乗算回路４２2 〜４
２N+1 及び後段の遅延回路４０2 〜４０N に送出する。
【００５６】またこのとき各乗算回路４２1 〜４２N+1
には、対応する係数発生回路４２1〜４２N+1 からそれ
ぞれ所定数値の第１〜第４の係数値を55.6875 〔MHz 〕
の４倍の周波数で循環的に順次切り換えてなる係数値信
号Ｓ２０1 〜Ｓ２０N+1 が与えられる。なお各係数発生
回路４２1 〜４２N+1 において発生される第１〜第４の
係数値は、それぞれこれら係数発生回路４２1 〜４２
N+1 において発生される第１〜第４の係数値の合計がそ
れぞれ１となるように選定されている。
には、対応する係数発生回路４２1〜４２N+1 からそれ
ぞれ所定数値の第１〜第４の係数値を55.6875 〔MHz 〕
の４倍の周波数で循環的に順次切り換えてなる係数値信
号Ｓ２０1 〜Ｓ２０N+1 が与えられる。なお各係数発生
回路４２1 〜４２N+1 において発生される第１〜第４の
係数値は、それぞれこれら係数発生回路４２1 〜４２
N+1 において発生される第１〜第４の係数値の合計がそ
れぞれ１となるように選定されている。
【００５７】そして各乗算回路４１1 〜４１N+1 は、そ
れぞれ供給される参照画像データＤ１４又は遅延参照画
像データＤ３０1 〜Ｄ３０N-1 と、係数値信号Ｓ２０1
〜Ｓ２０N+1 に基づき得られる第１〜第３の係数値とを
乗算すると共に、得られた55.6875 ×４〔MHz 〕の乗算
データＤ３１1 〜Ｄ３１N+1 を加算回路４３に送出す
る。
れぞれ供給される参照画像データＤ１４又は遅延参照画
像データＤ３０1 〜Ｄ３０N-1 と、係数値信号Ｓ２０1
〜Ｓ２０N+1 に基づき得られる第１〜第３の係数値とを
乗算すると共に、得られた55.6875 ×４〔MHz 〕の乗算
データＤ３１1 〜Ｄ３１N+1 を加算回路４３に送出す
る。
【００５８】加算回路４３は、各乗算回路４１1 〜４１
N+1 からそれぞれ供給される乗算データＤ３１1 〜Ｄ３
１N+1 を順次加算することにより、図６（Ｅ）に示すよ
うな参照画像データＤ１５を４倍にアツプサンプリング
してなるアツプサンプリングデータＤ３２を生成し、こ
れをスイツチ回路４４の第１の切換え端４４Ａに送出す
る。
N+1 からそれぞれ供給される乗算データＤ３１1 〜Ｄ３
１N+1 を順次加算することにより、図６（Ｅ）に示すよ
うな参照画像データＤ１５を４倍にアツプサンプリング
してなるアツプサンプリングデータＤ３２を生成し、こ
れをスイツチ回路４４の第１の切換え端４４Ａに送出す
る。
【００５９】またこのときアツプサンプルデータＤ３２
は、第１〜第３の遅延回路４５1 〜４５3 にも与えら
れ、これら第１〜第３の遅延回路４５1 〜４５3 におい
て55.6875 ×４〔MHz 〕のクロツクの１クロツクに相当
する時間分ずつ順次遅延させてなる各第１〜第３の遅延
回路４５1 〜４５3 の出力がそれぞれ遅延アツプサンプ
リングデータＤ３３1 〜Ｄ３３3 としてスイツチ回路４
４の第２〜第４の切換え端４４Ｂ〜４４Ｄに与えられ
る。
は、第１〜第３の遅延回路４５1 〜４５3 にも与えら
れ、これら第１〜第３の遅延回路４５1 〜４５3 におい
て55.6875 ×４〔MHz 〕のクロツクの１クロツクに相当
する時間分ずつ順次遅延させてなる各第１〜第３の遅延
回路４５1 〜４５3 の出力がそれぞれ遅延アツプサンプ
リングデータＤ３３1 〜Ｄ３３3 としてスイツチ回路４
４の第２〜第４の切換え端４４Ｂ〜４４Ｄに与えられ
る。
【００６０】そしてスイツチ回路４４は、クロツク源か
ら与えられる74.25 〔MHz 〕のクロツクに基づいて第１
〜第４の切換え端４４Ａ〜４４Ｄの中から所定の切換え
端４４Ａ〜４４Ｄを順次選択するようにしてアツプサン
プリングデータＤ３２から図６（Ｆ）のように３画素お
きに画素データを抽出する。
ら与えられる74.25 〔MHz 〕のクロツクに基づいて第１
〜第４の切換え端４４Ａ〜４４Ｄの中から所定の切換え
端４４Ａ〜４４Ｄを順次選択するようにしてアツプサン
プリングデータＤ３２から図６（Ｆ）のように３画素お
きに画素データを抽出する。
【００６１】このようにして第２の画素数変換回路２０
は、第２の画素数変換処理モード時、参照画像データＤ
１４の水平方向の画素数を1440画素から1920画素に変換
し、これを74.25 〔MHz 〕の第２の画素数変換映像デー
タＤ１５として出力する。
は、第２の画素数変換処理モード時、参照画像データＤ
１４の水平方向の画素数を1440画素から1920画素に変換
し、これを74.25 〔MHz 〕の第２の画素数変換映像デー
タＤ１５として出力する。
【００６２】（３）本実施の形態の動作及び効果 以上の構成において、この映像符号化装置１０では、プ
リフイルタ１１に与えられる量子化レート制御回路１２
からの制御信号Ｓ１０を画素数変換判定回路１４にも与
え、当該画素数変換判定回路１１において制御信号Ｓ１
０に基づき得られるＧＯＰ単位での帯域制限量の合計値
を検出し、得られた合計値が予め設定された所定の閾値
よりも大きい場合には、第１の画素数変換回路１６にお
いてその映像データＤ１０に対してその水平画素数Ｍ2
を水平画素数Ｎ2 に変換する画素数変換処理をＧＯＰ単
位で施し、得られた第１の画素数変換映像データＤ１２
を符号化部１５に送出する。
リフイルタ１１に与えられる量子化レート制御回路１２
からの制御信号Ｓ１０を画素数変換判定回路１４にも与
え、当該画素数変換判定回路１１において制御信号Ｓ１
０に基づき得られるＧＯＰ単位での帯域制限量の合計値
を検出し、得られた合計値が予め設定された所定の閾値
よりも大きい場合には、第１の画素数変換回路１６にお
いてその映像データＤ１０に対してその水平画素数Ｍ2
を水平画素数Ｎ2 に変換する画素数変換処理をＧＯＰ単
位で施し、得られた第１の画素数変換映像データＤ１２
を符号化部１５に送出する。
【００６３】そして符号化部１５では、フレームメモリ
１９に格納されている符号化対象フレーム画像の過去参
照画像及び又は未来参照画像の画像データでなる参照画
像データＤ１４を第２の画素数変換回路２０において当
該符号化対象フレーム画像の水平方向の画素数Ｍ2 又は
Ｎ2 と同じ画素数Ｍ2 又はＮ2 となるように画素数変換
処理し、得られた第２の画素数変換映像データＤ１５に
基づいて動き補償処理、ＤＣＴ符号化処理、量子化処理
及び可変長符号化処理を順次行うようにして一連の符号
化処理を実行する。
１９に格納されている符号化対象フレーム画像の過去参
照画像及び又は未来参照画像の画像データでなる参照画
像データＤ１４を第２の画素数変換回路２０において当
該符号化対象フレーム画像の水平方向の画素数Ｍ2 又は
Ｎ2 と同じ画素数Ｍ2 又はＮ2 となるように画素数変換
処理し、得られた第２の画素数変換映像データＤ１５に
基づいて動き補償処理、ＤＣＴ符号化処理、量子化処理
及び可変長符号化処理を順次行うようにして一連の符号
化処理を実行する。
【００６４】従つてこの映像符号化装置１０では、例え
ば動きの激しい映像が入力して可変長符号化データＤ２
１の発生量が増加した場合など、当該可変長符号化デー
タＤ２１の発生量を抑えることを目的としてプリフイル
タ１１による映像データＤ１０の帯域制限を行う際に、
これと同時に映像データＤ１０に基づく各フレーム画像
の水平方向の画素数Ｍ2 が（Ｎ2 ／Ｍ2 ）倍に削減さ
れ、この結果マクロブロツク数も（Ｎ2 ／Ｍ2 ）倍に削
減される。
ば動きの激しい映像が入力して可変長符号化データＤ２
１の発生量が増加した場合など、当該可変長符号化デー
タＤ２１の発生量を抑えることを目的としてプリフイル
タ１１による映像データＤ１０の帯域制限を行う際に、
これと同時に映像データＤ１０に基づく各フレーム画像
の水平方向の画素数Ｍ2 が（Ｎ2 ／Ｍ2 ）倍に削減さ
れ、この結果マクロブロツク数も（Ｎ2 ／Ｍ2 ）倍に削
減される。
【００６５】そして動きベクトルの発生符号量はマクロ
ブロツク数にほぼ比例するため、（Ｎ2 ／Ｍ2 ）倍の画
素数削除処理により動きベクトルの発生符号量を（Ｎ2
／Ｍ2 ）倍に削減することができる。
ブロツク数にほぼ比例するため、（Ｎ2 ／Ｍ2 ）倍の画
素数削除処理により動きベクトルの発生符号量を（Ｎ2
／Ｍ2 ）倍に削減することができる。
【００６６】かくするにつきこの映像符号化装置１０で
は、一定のビツトレートで可変長符号化データＤ２２を
出力する場合において、削減された動きベクトルの符号
量をそのままＤＣＴ係数の発生符号量に振り分けること
ができるため、その分量子化ステツプサイズを小さくし
てＤＣＴ空間における解像度を向上させることができ、
またプリフイルタ１１による帯域制限の帯域制限量を低
減させて解像度の劣化を抑えることができる。
は、一定のビツトレートで可変長符号化データＤ２２を
出力する場合において、削減された動きベクトルの符号
量をそのままＤＣＴ係数の発生符号量に振り分けること
ができるため、その分量子化ステツプサイズを小さくし
てＤＣＴ空間における解像度を向上させることができ、
またプリフイルタ１１による帯域制限の帯域制限量を低
減させて解像度の劣化を抑えることができる。
【００６７】またこの映像符号化装置１０では、フレー
ムメモリ２１に格納された過去参照画像及び未来参照画
像の水平方向の画素数Ｍ2 又はＮ2 が符号化対象フレー
ム画像の水平方向の画素数Ｍ2 又はＮ2 と一致するよう
に、これら過去参照画像及び未来参照画像の画像データ
でなる参照画像データＤ１５に対して必要に応じて第２
の画素数変換回路２２において画素数変換処理を施すた
め、先行又は後行するＧＯＰのＩ又はＰピクチヤを用い
て圧縮符号化する各Ｂピクチヤ（例えば図３（Ａ）にお
ける「Ｂ９」）についても確実に動き補償処理を行うこ
とができ、かくして圧縮符号化処理を各ＧＯＰ毎に独立
して行わない場合においても、上述のような画素数変換
処理を映像の動き量に応じてＧＯＰ単位で確実に行い得
るようにすることができる。
ムメモリ２１に格納された過去参照画像及び未来参照画
像の水平方向の画素数Ｍ2 又はＮ2 が符号化対象フレー
ム画像の水平方向の画素数Ｍ2 又はＮ2 と一致するよう
に、これら過去参照画像及び未来参照画像の画像データ
でなる参照画像データＤ１５に対して必要に応じて第２
の画素数変換回路２２において画素数変換処理を施すた
め、先行又は後行するＧＯＰのＩ又はＰピクチヤを用い
て圧縮符号化する各Ｂピクチヤ（例えば図３（Ａ）にお
ける「Ｂ９」）についても確実に動き補償処理を行うこ
とができ、かくして圧縮符号化処理を各ＧＯＰ毎に独立
して行わない場合においても、上述のような画素数変換
処理を映像の動き量に応じてＧＯＰ単位で確実に行い得
るようにすることができる。
【００６８】さらにこの映像符号化装置１０では、画素
数変換判定回路１４が外部から供給される制御信号Ｓ１
２に基づいて切換え信号Ｓ１１のレベルを論理「１」レ
ベルから論理「０」レベルに、又は論理「０」レベルか
ら論理「１」レベルに切り換え得るようになされている
ため、上述のような画素数変換処理をユーザの所望する
タイミングで自在に行うことができる。
数変換判定回路１４が外部から供給される制御信号Ｓ１
２に基づいて切換え信号Ｓ１１のレベルを論理「１」レ
ベルから論理「０」レベルに、又は論理「０」レベルか
ら論理「１」レベルに切り換え得るようになされている
ため、上述のような画素数変換処理をユーザの所望する
タイミングで自在に行うことができる。
【００６９】以上の構成によれば、供給される映像デー
タＤ１０に対して必要に応じて水平方向の画素数Ｍ2 を
削減する画素数変換処理を施すと共に、得られた第１の
画素数変換映像データＤ１２を、参照画像データＤ１４
の水平方向の画素数を符号化対象フレーム画像の水平方
向の画素数に合わせる画素数変換処理を必要に応じて施
しながら当該参照画像データＤ１４を用いて符号化処理
するようにしたことにより、ＤＣＴ空間における解像度
を向上させると共に帯域制限量を低減させて解像度の劣
化を抑えることができ、かつどのようなピクチヤタイプ
のフレーム画像に対して動き補償処理を確実に行い得る
ようにすることができ、かくして画質劣化を防止しなが
ら映像データを効率良く符号化し得る映像符号化装置を
実現できる。
タＤ１０に対して必要に応じて水平方向の画素数Ｍ2 を
削減する画素数変換処理を施すと共に、得られた第１の
画素数変換映像データＤ１２を、参照画像データＤ１４
の水平方向の画素数を符号化対象フレーム画像の水平方
向の画素数に合わせる画素数変換処理を必要に応じて施
しながら当該参照画像データＤ１４を用いて符号化処理
するようにしたことにより、ＤＣＴ空間における解像度
を向上させると共に帯域制限量を低減させて解像度の劣
化を抑えることができ、かつどのようなピクチヤタイプ
のフレーム画像に対して動き補償処理を確実に行い得る
ようにすることができ、かくして画質劣化を防止しなが
ら映像データを効率良く符号化し得る映像符号化装置を
実現できる。
【００７０】（４）他の実施の形態 なお上述の実施の形態においては、本発明を図１のよう
に構成された映像符号化装置１０に適用するようにした
場合について述べたが、本発明はこれに限らず、要は、
供給される映像データを動き補償処理を含む所定の符号
化処理により符号化するこの他種々の構成の符号化装置
に広く適用することができる。
に構成された映像符号化装置１０に適用するようにした
場合について述べたが、本発明はこれに限らず、要は、
供給される映像データを動き補償処理を含む所定の符号
化処理により符号化するこの他種々の構成の符号化装置
に広く適用することができる。
【００７１】また上述の実施の形態においては、供給さ
れる映像データＤ１０に対して必要に応じて画素数を削
減する画素数変換処理を施す第１の画素数変換手段とし
ての第１の画素数変換回路１３と、動き補償処理時に用
いる参照画像の画像データに対してその画素数が符号化
対象フレーム画像の画素数と一致するような画素数変換
処理を施す第２の画素数変換手段としての第２の画素数
変換回路２０とにおける画素数の変換方法として、水平
方向の画素数を削減し又は増加させる方法を適用した場
合について述べたが、本発明はこれに限らず、これら第
１及び第２の画素数変換回路１３、２０においてフレー
ム画像のライン数を削減し、又はライン数及び水平方向
の画素数を削減するようにして画素数を変換するように
しても良い。
れる映像データＤ１０に対して必要に応じて画素数を削
減する画素数変換処理を施す第１の画素数変換手段とし
ての第１の画素数変換回路１３と、動き補償処理時に用
いる参照画像の画像データに対してその画素数が符号化
対象フレーム画像の画素数と一致するような画素数変換
処理を施す第２の画素数変換手段としての第２の画素数
変換回路２０とにおける画素数の変換方法として、水平
方向の画素数を削減し又は増加させる方法を適用した場
合について述べたが、本発明はこれに限らず、これら第
１及び第２の画素数変換回路１３、２０においてフレー
ム画像のライン数を削減し、又はライン数及び水平方向
の画素数を削減するようにして画素数を変換するように
しても良い。
【００７２】さらに上述の実施の形態においては、映像
データＤ１０を動き補償処理を含む所定の符号化処理に
より符号化する符号化手段としての符号化部１５を図１
のように構成するようにした場合について述べたが、本
発明はこれに限らず、この他種々の構成を広く適用する
ことができる。
データＤ１０を動き補償処理を含む所定の符号化処理に
より符号化する符号化手段としての符号化部１５を図１
のように構成するようにした場合について述べたが、本
発明はこれに限らず、この他種々の構成を広く適用する
ことができる。
【００７３】さらに上述の実施の形態においては、６フ
レームを１ＧＯＰとするようにした場合について述べた
が、本発明はこれに限らず、５フレーム以下又は７フレ
ーム以上の所定フレーム数を１ＧＯＰとするようにして
も良い。
レームを１ＧＯＰとするようにした場合について述べた
が、本発明はこれに限らず、５フレーム以下又は７フレ
ーム以上の所定フレーム数を１ＧＯＰとするようにして
も良い。
【００７４】さらに上述の実施の形態においては、第１
の画素数変換回路１３を映像データＤ１０に基づくフレ
ーム画像の水平方向の画素数を２段階（Ｍ2 、Ｎ2 ）で
変換し得るように構築し、これに合わせて第２の画素数
変換回路２０も参照画像データＤ１４に基づく過去参照
画像及び未来参照画像の水平方向の画素数を２段階で変
換し得るように構築するようにした場合について述べた
が、本発明はこれに限らず、映像データＤ１０に基づく
フレーム画像の画素数又は参照画像データＤ１４に基づ
く過去参照画像若しくは未来参照画像を２以上の複数段
階又は無段階で変換し得るように第１及び第２の画素数
変換回路１３、２０を構築するようにしても良く、要
は、符号化部１５における発生符号量に応じた画素数と
なるように映像データＤ１０に対して画素数変換処理を
施すように第１の画素数変換回路１３を構築し、かつこ
れに合わせて第２の画素数変換回路２０を構築するよう
にすれば良い。
の画素数変換回路１３を映像データＤ１０に基づくフレ
ーム画像の水平方向の画素数を２段階（Ｍ2 、Ｎ2 ）で
変換し得るように構築し、これに合わせて第２の画素数
変換回路２０も参照画像データＤ１４に基づく過去参照
画像及び未来参照画像の水平方向の画素数を２段階で変
換し得るように構築するようにした場合について述べた
が、本発明はこれに限らず、映像データＤ１０に基づく
フレーム画像の画素数又は参照画像データＤ１４に基づ
く過去参照画像若しくは未来参照画像を２以上の複数段
階又は無段階で変換し得るように第１及び第２の画素数
変換回路１３、２０を構築するようにしても良く、要
は、符号化部１５における発生符号量に応じた画素数と
なるように映像データＤ１０に対して画素数変換処理を
施すように第１の画素数変換回路１３を構築し、かつこ
れに合わせて第２の画素数変換回路２０を構築するよう
にすれば良い。
【００７５】この場合例えば第１の画素数変換回路１３
をフレーム画像の画素数を複数段階で変換処理し得るよ
うに構築する場合には、各段階の画素数に応じた閾値を
画素数変換判定回路１４に設け、当該画素数変換判定回
路１４が量子化レート制御回路１２からの制御信号Ｓ１
０に基づき得られるＧＯＰ毎の帯域制限量の合計値と各
閾値と比較して最も近くかつ帯域制限量の合計値よりも
小さい閾値を検出し、当該検出結果に応じた切換え信号
Ｓ１１を第１の画素数変換回路１３、２０に出力するよ
うにする。
をフレーム画像の画素数を複数段階で変換処理し得るよ
うに構築する場合には、各段階の画素数に応じた閾値を
画素数変換判定回路１４に設け、当該画素数変換判定回
路１４が量子化レート制御回路１２からの制御信号Ｓ１
０に基づき得られるＧＯＰ毎の帯域制限量の合計値と各
閾値と比較して最も近くかつ帯域制限量の合計値よりも
小さい閾値を検出し、当該検出結果に応じた切換え信号
Ｓ１１を第１の画素数変換回路１３、２０に出力するよ
うにする。
【００７６】そして第１の画素数変換回路１３がこの切
換え信号Ｓ１１に基づいてその閾値と対応する画素数と
なるように映像データＤ１０に対して画素数変換処理を
施すようにする。なおこのとき切換え信号Ｓ１１は、ｊ
個の閾値を設けたときには次式
換え信号Ｓ１１に基づいてその閾値と対応する画素数と
なるように映像データＤ１０に対して画素数変換処理を
施すようにする。なおこのとき切換え信号Ｓ１１は、ｊ
個の閾値を設けたときには次式
【００７７】
【数１】
【００７８】を満足するｋビツトの信号とすれば良い。
【００７９】さらに上述の実施の形態においては、第１
の画素数変換回路１３において1920画素の映像データＤ
１０を必要時に1440画素に画素数変換処理するようにし
た場合について述べたが、本発明はこれに限らず、1920
画素の映像データＤ１０を1440画素以外の画素数（例え
ば1280画素、1152画素又は960 画素等）に変換し、又は
1920画素以外の画素数の映像データＤ１０を当該画素数
よりも小さい所定の画素数（例えば1440画素、1280画
素、1152画素又は960 画素等）に変換するように第１の
画素数変換回路１３を構築するようにしても良い。
の画素数変換回路１３において1920画素の映像データＤ
１０を必要時に1440画素に画素数変換処理するようにし
た場合について述べたが、本発明はこれに限らず、1920
画素の映像データＤ１０を1440画素以外の画素数（例え
ば1280画素、1152画素又は960 画素等）に変換し、又は
1920画素以外の画素数の映像データＤ１０を当該画素数
よりも小さい所定の画素数（例えば1440画素、1280画
素、1152画素又は960 画素等）に変換するように第１の
画素数変換回路１３を構築するようにしても良い。
【００８０】さらに上述の実施の形態においては、第１
の画素数変換回路１３において遅延帯域制限映像データ
Ｄ１１に対して画素数変換処理を施したときに、符号化
部制御回路３０がシステムクロツクを変化させることな
くタイミングを調整するようにして符号化部１５の符号
化処理タイミングを制御するようにした場合について述
べたが、本発明はこれに限らず、例えばシステムクロツ
クを変化させるようにして符号化部１５の符号化処理タ
イミングを制御するようにしても良い。
の画素数変換回路１３において遅延帯域制限映像データ
Ｄ１１に対して画素数変換処理を施したときに、符号化
部制御回路３０がシステムクロツクを変化させることな
くタイミングを調整するようにして符号化部１５の符号
化処理タイミングを制御するようにした場合について述
べたが、本発明はこれに限らず、例えばシステムクロツ
クを変化させるようにして符号化部１５の符号化処理タ
イミングを制御するようにしても良い。
【００８１】
【発明の効果】上述のように本発明によれば、符号化装
置において、映像データに画素数を削減する第１の画素
数変換処理を必要に応じて施す第１の画素数変換手段
と、映像データを動き補償処理を含む所定の符号化処理
により符号化する符号化手段と、動き補償処理時に用い
る参照画像の画像データに対して、その画素数を符号化
対象のフレーム画像の画素数と一致するように変換する
第２の画素数変換処理を施す第２の画素数変換手段とを
設けるようにしたことにより、映像データに基づく各フ
レーム画像の符号量を増加させながら、映像データに対
する第１の画素数変換処理を所望のタイミングで行い得
るようにすることができ、かくして画質劣化を防止しな
がら映像データを効率良く符号化し得る符号化装置を実
現できる。
置において、映像データに画素数を削減する第１の画素
数変換処理を必要に応じて施す第１の画素数変換手段
と、映像データを動き補償処理を含む所定の符号化処理
により符号化する符号化手段と、動き補償処理時に用い
る参照画像の画像データに対して、その画素数を符号化
対象のフレーム画像の画素数と一致するように変換する
第２の画素数変換処理を施す第２の画素数変換手段とを
設けるようにしたことにより、映像データに基づく各フ
レーム画像の符号量を増加させながら、映像データに対
する第１の画素数変換処理を所望のタイミングで行い得
るようにすることができ、かくして画質劣化を防止しな
がら映像データを効率良く符号化し得る符号化装置を実
現できる。
【００８２】また本発明によれば、符号化方法におい
て、映像データに画素数を削減する第１の画素数変換処
理を必要に応じて施す第１のステツプと、動き補償処理
時に用いる参照画像の画像データに対して、その画素数
を符号化対象のフレーム画像の画素数と一致するように
変換する第２の画素数変換処理を必要に応じて施しなが
ら、映像データを符号化処理する第２のステツプとを設
けるようにしたことにより、映像データに基づく各フレ
ーム画像の符号量を増加させながら、映像データに対す
る第１の画素数変換処理を所望のタイミングで行い得る
ようにすることができ、かくして画質劣化を防止しなが
ら映像データを効率良く符号化し得る符号化方法を実現
できる。
て、映像データに画素数を削減する第１の画素数変換処
理を必要に応じて施す第１のステツプと、動き補償処理
時に用いる参照画像の画像データに対して、その画素数
を符号化対象のフレーム画像の画素数と一致するように
変換する第２の画素数変換処理を必要に応じて施しなが
ら、映像データを符号化処理する第２のステツプとを設
けるようにしたことにより、映像データに基づく各フレ
ーム画像の符号量を増加させながら、映像データに対す
る第１の画素数変換処理を所望のタイミングで行い得る
ようにすることができ、かくして画質劣化を防止しなが
ら映像データを効率良く符号化し得る符号化方法を実現
できる。
【図１】本実施の形態による映像符号化装置の構成を示
すブロツク図である。
すブロツク図である。
【図２】符号化部制御回路の説明に供するタイミングチ
ヤートである。
ヤートである。
【図３】本実施の形態による映像符号化装置における各
種処理タイミングの説明に供するタイミングチヤートで
ある。
種処理タイミングの説明に供するタイミングチヤートで
ある。
【図４】本実施の形態による映像符号化装置における各
種処理タイミングの説明に供するタイミングチヤートで
ある。
種処理タイミングの説明に供するタイミングチヤートで
ある。
【図５】第２の画素数変換回路の構成を示すブロツク図
である。
である。
【図６】第２の画素数変換回路における画素数変換処理
の説明に供する概念図である。
の説明に供する概念図である。
【図７】従来の映像符号化装置の構成を示すブロツク図
である。
である。
１０……映像符号化装置、１１……プリフイルタ、１２
……量子化レート制御回路、１３、２０……画素数変換
回路、１５……符号化部、１７……動きベクトル検出回
路、１８……減算回路、１９……フレームメモリ、２１
……動き補償回路、２３……ＤＣＴ符号化回路、２４…
…量子化回路、２５……可変長符号化回路、２６……バ
ツフア、２７……逆量子化回路、２８……逆ＤＣＴ符号
化回路、２９……加算回路、Ｄ１０……映像データ、Ｄ
１１……帯域制限映像データ、Ｄ１２、Ｄ１５……画素
数変換映像データ、Ｄ１４……参照画像データ、Ｄ２１
……可変長符号化データ、Ｓ１０……制御信号、Ｓ１１
……切換え信号、Ｍ2 、Ｎ2 ……画素数。
……量子化レート制御回路、１３、２０……画素数変換
回路、１５……符号化部、１７……動きベクトル検出回
路、１８……減算回路、１９……フレームメモリ、２１
……動き補償回路、２３……ＤＣＴ符号化回路、２４…
…量子化回路、２５……可変長符号化回路、２６……バ
ツフア、２７……逆量子化回路、２８……逆ＤＣＴ符号
化回路、２９……加算回路、Ｄ１０……映像データ、Ｄ
１１……帯域制限映像データ、Ｄ１２、Ｄ１５……画素
数変換映像データ、Ｄ１４……参照画像データ、Ｄ２１
……可変長符号化データ、Ｓ１０……制御信号、Ｓ１１
……切換え信号、Ｍ2 、Ｎ2 ……画素数。
フロントページの続き Ｆターム(参考） 5C059 KK01 LB04 LB05 MA05 MA14 MA23 MC11 MC31 ME01 NN01 NN28 PP05 PP06 PP07 TA06 TA46 TA69 TA70 TB03 TC15 TC18 TD12 UA02 UA12 UA32 UA33 UA38
Claims (10)
- 【請求項１】供給される映像データを動き補償処理を含
む所定の符号化処理により符号化する符号化装置におい
て、 上記映像データに対して、当該映像データに基づくフレ
ーム画像の画素数を削減する所定の第１の画素数変換処
理を必要に応じて施す第１の画素数変換手段と、 上記第１の画素数変換手段から出力される上記映像デー
タを上記符号化処理により符号化する符号化手段と、 上記符号化手段に設けられ、上記動き補償処理時に用い
る参照画像の画像データに対して、当該参照画像の画素
数を符号化対象の上記フレーム画像の画素数と一致する
ように変換する所定の第２の画素数変換処理を必要に応
じて施す第２の画素数変換手段とを具えることを特徴と
する符号化装置。 - 【請求項２】上記第１の画素数変換手段は、 先行して行われた上記符号化処理による発生符号量及び
又は外部からの制御に基づいて上記第１の画素数変換処
理を実行することを特徴とする請求項１に記載の符号化
装置。 - 【請求項３】上記第１の画素数変換手段は、 上記第１の画素数変換処理を複数フレーム単位で実行す
ることを特徴とする請求項１に記載の符号化装置。 - 【請求項４】上記第１の画素数変換処理は、 上記映像データに基づく上記フレーム画像の水平方向の
画素数を削減する変換処理でなることを特徴とする請求
項１に記載の符号化装置。 - 【請求項５】上記第１の画素数変換手段は、 先行して行われた上記符号化処理による上記発生符号量
に応じた画素数となるように、上記映像データに対して
上記第１の画素数変換処理を施すことを特徴とする請求
項２に記載の符号化装置。 - 【請求項６】供給される映像データを動き補償処理を含
む所定の符号化処理により符号化する符号化方法におい
て、 上記映像データに対して、当該映像データに基づくフレ
ーム画像の画素数を削減する所定の第１の画素数変換処
理を必要に応じて施す第１のステツプと、 上記動き補償処理時に用いる参照画像の画像データに対
して、当該参照画像の画素数を符号化対象の上記フレー
ム画像の画素数と一致するように変換する所定の第２の
画素数変換処理を必要に応じて施しながら、上記映像デ
ータを上記符号化処理により符号化する第２のステツプ
とを具えることを特徴とする符号化方法。 - 【請求項７】上記第１のステツプでは、 先行して行われた上記符号化処理による発生符号量及び
又は外部からの制御に基づいて必要に応じて上記第１の
画素数変換処理を実行することを特徴とする請求項６に
記載の符号化方法。 - 【請求項８】上記第１のステツプでは、 上記第１の画素数変換処理を複数フレーム単位で実行す
ることを特徴とする請求項６に記載の符号化方法。 - 【請求項９】上記第１の画素数変換処理は、 上記映像データに基づく上記フレーム画像の水平方向の
画素数を削減する変換処理でなることを特徴とする請求
項６に記載の符号化方法。 - 【請求項１０】上記第１のステツプでは、 先行して行われた上記符号化処理による上記発生符号量
に応じた画素数となるように、上記映像データに対して
上記第１の画素数変換処理を施すことを特徴とする請求
項７に記載の符号化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21117798A JP2000050277A (ja) | 1998-07-27 | 1998-07-27 | 符号化装置及び符号化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21117798A JP2000050277A (ja) | 1998-07-27 | 1998-07-27 | 符号化装置及び符号化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000050277A true JP2000050277A (ja) | 2000-02-18 |
Family
ID=16601696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21117798A Pending JP2000050277A (ja) | 1998-07-27 | 1998-07-27 | 符号化装置及び符号化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000050277A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100450844B1 (ko) * | 2002-02-21 | 2004-10-01 | (주)씨앤에스 테크놀로지 | 비디오 코덱 프로세서의 아키텍쳐 |
| JP2007096709A (ja) * | 2005-09-28 | 2007-04-12 | Matsushita Electric Ind Co Ltd | 画像処理方法、画像符号化方法および画像復号方法 |
| JP2013005098A (ja) * | 2011-06-14 | 2013-01-07 | Fujitsu Semiconductor Ltd | 画像処理装置 |
| CN103929640A (zh) * | 2013-01-15 | 2014-07-16 | 英特尔公司 | 用于管理视频流播的技术 |
-
1998
- 1998-07-27 JP JP21117798A patent/JP2000050277A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100450844B1 (ko) * | 2002-02-21 | 2004-10-01 | (주)씨앤에스 테크놀로지 | 비디오 코덱 프로세서의 아키텍쳐 |
| JP2007096709A (ja) * | 2005-09-28 | 2007-04-12 | Matsushita Electric Ind Co Ltd | 画像処理方法、画像符号化方法および画像復号方法 |
| JP4594201B2 (ja) * | 2005-09-28 | 2010-12-08 | パナソニック株式会社 | 画像符号化方法、画像符号化装置、プログラムおよび集積回路 |
| JP2013005098A (ja) * | 2011-06-14 | 2013-01-07 | Fujitsu Semiconductor Ltd | 画像処理装置 |
| CN103929640A (zh) * | 2013-01-15 | 2014-07-16 | 英特尔公司 | 用于管理视频流播的技术 |
| CN103929640B (zh) * | 2013-01-15 | 2018-03-06 | 英特尔公司 | 用于管理视频流播的技术 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0519962B1 (en) | Digital image coding using a random scanning of image frames | |
| US5592302A (en) | Coding method for coding pixel blocks and apparatus therefor | |
| EP2150061A1 (en) | Video encoding device, video encoding method, and video encoding program | |
| JP2000013799A (ja) | 動き補償符号化復号化装置及びその方法 | |
| US6956899B2 (en) | Precise bit control apparatus with look-ahead for MPEG encoding | |
| JPH10243399A (ja) | 符号量制御装置及び該符号量制御装置を含む動画像符号化装置 | |
| JP2000333163A (ja) | 復号装置及び方法、符号化装置及び方法、画像処理システム、画像処理方法 | |
| JP3209171B2 (ja) | 動画像符号化装置 | |
| JPH11177993A (ja) | 動画像符号化装置 | |
| US6480544B1 (en) | Encoding apparatus and encoding method | |
| JP2000050277A (ja) | 符号化装置及び符号化方法 | |
| JP3173257B2 (ja) | 符号化方法と符号化装置 | |
| JP2000050283A (ja) | 符号化装置及び符号化方法 | |
| JP2768260B2 (ja) | 画像符号化制御方式 | |
| JP7121584B2 (ja) | 画像符号化装置及びその制御方法及びプログラム | |
| JP4469643B2 (ja) | 画像処理回路 | |
| JPH05227513A (ja) | 映像信号伝送装置 | |
| JPH1066092A (ja) | 映像データ圧縮装置およびその方法 | |
| JP3517795B2 (ja) | 画像符号化装置 | |
| JP4264790B2 (ja) | 統計多重制御装置、画像符号化装置、統計多重システム、統計多重制御方法および符号化方法 | |
| JPH0545117B2 (ja) | ||
| KR20010041441A (ko) | 비디오 신호를 인코딩하기 위한 방법 및 장치 | |
| JPH07203442A (ja) | デジタル伝送装置 | |
| JP3397682B2 (ja) | 画像符号化装置 | |
| JPH11317950A (ja) | データ符号化装置、データ符号化方法及びデータ伝送方法 |