JP2000049641A - Frequency tuning device - Google Patents
Frequency tuning deviceInfo
- Publication number
- JP2000049641A JP2000049641A JP10229508A JP22950898A JP2000049641A JP 2000049641 A JP2000049641 A JP 2000049641A JP 10229508 A JP10229508 A JP 10229508A JP 22950898 A JP22950898 A JP 22950898A JP 2000049641 A JP2000049641 A JP 2000049641A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- local oscillator
- local
- frequency tuning
- mhz
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superheterodyne Receivers (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ダブルスーパーヘ
テロダイン方式の周波数同調装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a double superheterodyne type frequency tuning apparatus.
【０００２】[0002]
【従来の技術】図３は、例えば短波受信機に内蔵される
従来のダブルスーパーヘテロダイン方式の周波数同調装
置の一例を示すブロック図である。図３において、３１
は第１のミキサ、３２は第１局部発振器、３３は帯域制
限フィルタ、３４は第２のミキサ、３５は第２局部発振
器である。スーパーヘテロダイン方式は良く知られてい
るように、イメージ周波数妨害を少なくするために中間
周波数を高くする必要があるが、中間周波数を高くする
と今度は近接周波数選択度が低下する欠点がある。従っ
てこの欠点を除去するため、この種の周波数同調装置の
多くは、第１周波数変換部で高い第１中間周波数（以
下、第１ＩＦと言う）を作り、第２周波数変換部で低い
第２中間周波数（以下、第２ＩＦと言う）を作るダブル
スーパーヘテロダイン方式を採用している。2. Description of the Related Art FIG. 3 is a block diagram showing an example of a conventional double superheterodyne type frequency tuning device built in a short wave receiver, for example. In FIG. 3, 31
Is a first mixer, 32 is a first local oscillator, 33 is a band limiting filter, 34 is a second mixer, and 35 is a second local oscillator. As is well known, the superheterodyne method needs to increase the intermediate frequency in order to reduce image frequency interference. However, when the intermediate frequency is increased, there is a disadvantage that the selectivity of the adjacent frequency is reduced. Therefore, in order to eliminate this drawback, many frequency tuning devices of this type produce a high first intermediate frequency (hereinafter referred to as a first IF) in a first frequency converter and a second intermediate frequency in a second frequency converter. A double superheterodyne system for generating a frequency (hereinafter, referred to as a second IF) is employed.
【０００３】また、受信帯域が３〜３０ＭＨｚの短波帯
受信機においては、第１ＩＦを７０ＭＨｚにするのが最
適とされており、このため第１局部発振器３２は７３Ｍ
Ｈｚ〜１００ＭＨｚの周波数の第１局発信号を出力する
必要がある。従来のダブルスーパーヘテロダイン方式の
周波数同調装置の多くは、図３に示すように第１局発信
号のみを所定ステップで可変させることで周波数同調を
行う構成となっており、第１局部発振器３２には多くの
場合、近接スプリアスを抑えるためシングルループＰＬ
Ｌシンセサイザが使用される。従って例えば１００ｋＨ
ｚステップで第１局発信号を可変させるためには、第１
局部発振器３２を構成するＰＬＬシンセサイザでは、基
準クロックを１０００逓倍する構成としている。In a short wave band receiver having a receiving band of 3 to 30 MHz, it is optimal to set the first IF to 70 MHz.
It is necessary to output a first local oscillation signal having a frequency of Hz to 100 MHz. Many conventional frequency tuning devices of the double superheterodyne system perform frequency tuning by changing only the first local oscillation signal at predetermined steps as shown in FIG. Is often a single-loop PL
An L synthesizer is used. Therefore, for example, 100 kHz
To change the first local oscillation signal in the z step, the first
The PLL synthesizer constituting the local oscillator 32 is configured to multiply the reference clock by 1000.
【０００４】[0004]
【発明が解決しようとする課題】上記のように従来のこ
の種の周波数同調装置は、第１局部発振器を構成するＰ
ＬＬシンセサイザで基準クロックを１０００逓倍する構
成となっており、このため位相雑音が大きくなる。この
位相雑音を低減させるためには、ＰＬＬシンセサイザに
デジタル発振器やミキサを使用すれば良いが、このよう
にすると今度は近接スプリアスが発生する等の問題点が
あった。As described above, this type of conventional frequency tuning apparatus has a P local oscillator which constitutes a first local oscillator.
The configuration is such that the reference clock is multiplied by 1000 by the LL synthesizer, thereby increasing the phase noise. In order to reduce the phase noise, a digital oscillator or a mixer may be used for the PLL synthesizer. However, this method has a problem that a close spurious signal is generated.
【０００５】本発明はかかる問題点を解決するためにな
されたものであり、位相雑音を低減させ広ダイナミック
レンジ化が図れる周波数同調装置を提供することを目的
としている。The present invention has been made to solve such a problem, and an object of the present invention is to provide a frequency tuning apparatus capable of reducing a phase noise and achieving a wide dynamic range.
【０００６】[0006]
【課題を解決するための手段】本発明の周波数同調装置
は、第１局部発振器をＰＬＬシンセサイザで構成し、こ
の第１局部発振器から出力する第１局発信号の周波数を
所定ステップで可変させて同調させるダブルスーパーヘ
テロダイン方式の周波数同調装置において、第２局発信
号の周波数を前記所定ステップの１／２の幅で交互にズ
ラせる構成としたことを特徴とする。According to the frequency tuning apparatus of the present invention, the first local oscillator is constituted by a PLL synthesizer, and the frequency of the first local oscillation signal output from the first local oscillator is varied at predetermined steps. In the frequency tuning apparatus of the double superheterodyne system for tuning, the frequency of the second local oscillation signal is alternately shifted by a half of the predetermined step.
【０００７】また、受信帯域を３〜３０ＭＨｚとした場
合、前記第１局発信号の周波数は２００ｋＨｚステップ
で７３ＭＨｚ〜１００ＭＨｚ可変させ、前記第２局発信
号の周波数は交互に７２．４ＭＨｚ又は７２．５ＭＨｚ
とすることを特徴とする。When the reception band is 3 to 30 MHz, the frequency of the first local oscillation signal is varied from 73 MHz to 100 MHz in 200 kHz steps, and the frequency of the second local oscillation signal is alternately 72.4 MHz or 72.4 MHz. 5MHz
It is characterized by the following.
【０００８】さらに、第２局部発振器を前記第１局部発
振器と同様のＰＬＬシンセサイザで構成し、前記第１局
部発振器と前記第２局部発振器とは共通の基準クロック
を用いる構成としたことを特徴とする。Further, the second local oscillator is constituted by the same PLL synthesizer as the first local oscillator, and the first local oscillator and the second local oscillator are configured to use a common reference clock. I do.
【０００９】本発明の周波数同調装置は以上のように構
成することで、ＰＬＬシンセサイザで構成される第１局
部発振器で行う基準クロックの逓倍を、広ダイナミック
レンジを維持しながら低い逓倍数で行うことができ、以
て位相雑音の低減が可能となる。With the frequency tuning apparatus of the present invention configured as described above, the multiplication of the reference clock performed by the first local oscillator constituted by the PLL synthesizer can be performed with a low multiplication number while maintaining a wide dynamic range. Thus, phase noise can be reduced.
【００１０】[0010]
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は、本発明の一実施形態を示
すブロック図である。図１において、１１は第１のミキ
サ、１２は第１局部発振器、１３は帯域制限フィルタ、
１４は第２のミキサ、１５は第２局部発振器である。図
１に示すように本実施形態の周波数同調装置は、第１局
部発振器１２から出力される第１局発信号の周波数を２
００ｋＨｚステップで可変させる構成とし、このままで
は１００ｋＨｚステップの受信ができないので第２局部
発振器１５から出力される第２局発信号の周波数を１０
０ｋＨｚ幅で交互にズラせる構成として、第１局部発振
器１２を構成するＰＬＬシンセサイザで行う基準クロッ
クの逓倍数を低減させ、広ダイナミックレンジの周波数
同調装置であるにも係わらず位相雑音を低減させる構成
としたものである。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing one embodiment of the present invention. In FIG. 1, 11 is a first mixer, 12 is a first local oscillator, 13 is a band limiting filter,
14 is a second mixer, and 15 is a second local oscillator. As shown in FIG. 1, the frequency tuning apparatus of the present embodiment sets the frequency of the first local oscillation signal output from the first local oscillator 12 to 2
The frequency of the second local oscillator signal output from the second local oscillator 15 is set to 10
As a configuration for alternately shifting in a 0 kHz width, a configuration in which the number of multiplications of a reference clock performed by a PLL synthesizer constituting the first local oscillator 12 is reduced, and phase noise is reduced despite the fact that the frequency tuning device has a wide dynamic range. It is what it was.
【００１１】図２は、第１局部発振器１２及び第２局部
発振器１５の構成の一実施例を示すブロック図である。
第１局部発振器１２において、１２１は分周比Ｍの固定
分周回路、１２２は位相検出回路、１２３はＬＰＦ、１
２４は電圧制御発振器、１２５は分周比Ｎの可変分周回
路である。また第２局部発振器１５において、１５１は
分周比Ｍ’の固定分周回路、１５２は位相検出回路、１
５３はＬＰＦ、１５４は電圧制御発振器、１５５は分周
比Ｎ’の固定分周回路である。FIG. 2 is a block diagram showing one embodiment of the configuration of the first local oscillator 12 and the second local oscillator 15. As shown in FIG.
In the first local oscillator 12, 121 is a fixed frequency dividing circuit having a frequency dividing ratio M, 122 is a phase detecting circuit, 123 is an LPF,
Reference numeral 24 denotes a voltage controlled oscillator, and reference numeral 125 denotes a variable frequency dividing circuit having a frequency dividing ratio N. Further, in the second local oscillator 15, 151 is a fixed frequency dividing circuit having a frequency dividing ratio M ', 152 is a phase detecting circuit,
53 is an LPF, 154 is a voltage controlled oscillator, and 155 is a fixed frequency dividing circuit having a frequency dividing ratio N '.
【００１２】図２に示すように、基準クロックを１０Ｍ
Ｈｚとした場合、分周比Ｍ＝５０、分周比Ｎ＝３６５〜
５００、分周比Ｍ’を２０又は２５、分周比Ｎ’を１４
５又は１８１とすることで、第１局部発振器１２からは
２００ｋＨｚステップで７３〜１００ＭＨｚの第１局発
信号が得られ、第２局部発振器１５からは７２．４ＭＨ
ｚ又は７２．５ＭＨｚの第２局発信号が得られるように
なる。そして第２局発信号が固定の従来の装置では、１
０００逓倍しなければならなかった第１局部発振器では
最大５００逓倍で、１００ｋＨｚステップの受信が可能
となり、広ダイナミックレンジで低位相雑音の周波数同
調装置を構成することができる。なお本願出願人らの実
験によれば、従来の装置に比べ本実施例では位相雑音を
約６ｄＢ改善できた。As shown in FIG. 2, the reference clock is 10M.
Hz, the dividing ratio M = 50, the dividing ratio N = 365
500, the division ratio M 'is 20 or 25, and the division ratio N' is 14.
5 or 181, the first local oscillator 12 can obtain a first local oscillation signal of 73 to 100 MHz in 200 kHz steps, and the second local oscillator 15 has 72.4 MHz.
The second local signal of z or 72.5 MHz can be obtained. In a conventional device in which the second local oscillation signal is fixed, 1
The first local oscillator, which had to be multiplied by 000, becomes capable of receiving at a frequency of 500 kHz at the maximum, in a step of 100 kHz, and can constitute a frequency tuning device with a wide dynamic range and low phase noise. According to the experiments by the applicants of the present application, the phase noise was improved by about 6 dB in this embodiment as compared with the conventional apparatus.
【００１３】[0013]
【発明の効果】以上説明したように本発明は、第１局発
信号の周波数を所定ステップで可変させて同調させるダ
ブルスーパーヘテロダイン方式の周波数同調装置におい
て、第２局発信号の周波数をこのステップの１／２の幅
で交互にズラせる構成としたので、広帯域で低位相雑音
の周波数同調装置が得られ、受信機の広ダイナミックレ
ンジ化、低ノイズモジュレーション化が実現できる。ま
た第１局部発振器を構成するＰＬＬシンセサイザの低位
相雑音化を図るためのデジタル発振器やミキサを使用し
ないですむため、近接スプリアスの発生を防止でき、低
雑音でスプリアスフリーな同調信号を出力できる等の効
果がある。As described above, the present invention provides a double superheterodyne type frequency tuning apparatus which tunes the frequency of a first local oscillation signal by changing the frequency in a predetermined step. , A frequency tuning apparatus having a wide band and low phase noise can be obtained, and a wide dynamic range and low noise modulation of the receiver can be realized. In addition, since it is not necessary to use a digital oscillator or a mixer for reducing the phase noise of the PLL synthesizer constituting the first local oscillator, it is possible to prevent the occurrence of close spurious signals and to output a low noise spurious free tuning signal. Has the effect.
【図１】本発明の一実施形態を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.
【図２】図１に示す第１局部発振器及び第２局部発振器
の構成の一実施例を示すブロック図である。FIG. 2 is a block diagram showing one embodiment of a configuration of a first local oscillator and a second local oscillator shown in FIG. 1;
【図３】従来のこの種の周波数同調装置の一例を示すブ
ロック図である。FIG. 3 is a block diagram showing an example of a conventional frequency tuning device of this kind.
１１ 第１のミキサ １２ 第１局部発振器 １３ 帯域制限フィルタ １４ 第２のミキサ １５ 第２局部発振器 １２１ 分周比Ｍの固定分周回路 １２２，１５２ 位相検出回路 １２３，１５３ ＬＰＦ １２４，１５４ 電圧制御発振器 １２５ 分周比Ｎの可変分周回路 １５１ 分周比Ｍ’の固定分周回路 １５５ 分周比Ｎ’の固定分周回路 Reference Signs List 11 first mixer 12 first local oscillator 13 band limiting filter 14 second mixer 15 second local oscillator 121 fixed frequency divider 122, 152 phase detector 123, 153 LPF 124, 154 voltage controlled oscillator 125 Variable frequency dividing circuit with frequency dividing ratio N 151 Fixed frequency dividing circuit with frequency dividing ratio M '155 Fixed frequency dividing circuit with frequency dividing ratio N'
Claims (3)
構成し、この第１局部発振器から出力する第１局発信号
の周波数を所定ステップで可変させて同調させるダブル
スーパーヘテロダイン方式の周波数同調装置において、 第２局発信号の周波数を前記所定ステップの１／２の幅
で交互にズラせる構成としたことを特徴とする周波数同
調装置。1. A double superheterodyne type frequency tuning apparatus in which a first local oscillator is constituted by a PLL synthesizer and a frequency of a first local oscillation signal output from the first local oscillator is varied and tuned in predetermined steps. A frequency tuning apparatus, wherein the frequency of the second local oscillation signal is alternately shifted by a half of the predetermined step.
て、受信帯域を３〜３０ＭＨｚとした場合、 前記第１局発信号の周波数は２００ｋＨｚステップで７
３ＭＨｚ〜１００ＭＨｚ可変させ、前記第２局発信号の
周波数は交互に７２．４ＭＨｚ又は７２．５ＭＨｚとす
ることを特徴とする周波数同調装置。2. The frequency tuning apparatus according to claim 1, wherein the frequency of the first local oscillation signal is 7 in 200 kHz steps when a reception band is 3 to 30 MHz.
A frequency tuning apparatus characterized in that the frequency is varied from 3 MHz to 100 MHz, and the frequency of the second local oscillation signal is alternately set to 72.4 MHz or 72.5 MHz.
て、 第２局部発振器を前記第１局部発振器と同様のＰＬＬシ
ンセサイザで構成し、前記第１局部発振器と前記第２局
部発振器とは共通の基準クロックを用いる構成としたこ
とを特徴とする周波数同調装置。3. The frequency tuning apparatus according to claim 1, wherein the second local oscillator comprises a PLL synthesizer similar to the first local oscillator, and wherein the first local oscillator and the second local oscillator have a common reference. A frequency tuning device characterized by using a clock.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10229508A JP2000049641A (en) | 1998-07-31 | 1998-07-31 | Frequency tuning device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10229508A JP2000049641A (en) | 1998-07-31 | 1998-07-31 | Frequency tuning device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000049641A true JP2000049641A (en) | 2000-02-18 |
Family
ID=16893283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10229508A Pending JP2000049641A (en) | 1998-07-31 | 1998-07-31 | Frequency tuning device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000049641A (en) |
-
1998
- 1998-07-31 JP JP10229508A patent/JP2000049641A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7505746B2 (en) | IC receiver to minimize tracking error | |
| JPH0151100B2 (en) | ||
| KR100293770B1 (en) | Selective call radio receiver using direct conversion method | |
| US7551906B2 (en) | AM/FM radio receiver and local oscillator circuit used therein | |
| JP2001127554A (en) | Voltage controlled oscillator | |
| JPH0389720A (en) | Radio receiver | |
| JP2000049641A (en) | Frequency tuning device | |
| US6473606B1 (en) | Common intermediate frequency broadcast radio front end | |
| EP1458109A1 (en) | Receiver | |
| JPS6119184B2 (en) | ||
| JP2000165277A (en) | Local oscillation circuit | |
| JP3105381B2 (en) | QPSK modulator and QPSK demodulator | |
| JPH06268551A (en) | Synthesizer circuit | |
| JP3399135B2 (en) | High frequency digital signal receiver | |
| JPS6161734B2 (en) | ||
| JPH07235893A (en) | Formation of intermediate frequency signal for wireless telephone and its device | |
| JP2003244002A (en) | Radio receiver | |
| JP2000174653A (en) | Radio receiver for double conversion system | |
| JP2000299646A (en) | Double conversion tuner | |
| JPH09172385A (en) | Radio receiver | |
| JPS6322493B2 (en) | ||
| JPS63312728A (en) | Frequency synthesizer receiver | |
| JP2002185349A (en) | High frequency signal receiver | |
| JP2002009616A (en) | Pll synthesizer | |
| JP2002335178A (en) | Frequency scanning receiver |