JP2000047369A - Defect inspection method and apparatus therefor - Google Patents
Defect inspection method and apparatus thereforInfo
- Publication number
- JP2000047369A JP2000047369A JP21335098A JP21335098A JP2000047369A JP 2000047369 A JP2000047369 A JP 2000047369A JP 21335098 A JP21335098 A JP 21335098A JP 21335098 A JP21335098 A JP 21335098A JP 2000047369 A JP2000047369 A JP 2000047369A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- pattern
- defect
- substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、マスク基板上また
は半導体基板上に形成された半導体素子パターンの欠陥
検査方法及びその装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and an apparatus for inspecting a defect of a semiconductor element pattern formed on a mask substrate or a semiconductor substrate.
【０００２】[0002]
【従来の技術】従来、この種の欠陥検査方法としては、
例えば、図７に示すものがあり、これによれば、設計パ
ターンの画像１１とマスク基板（または半導体基板）上
に形成された同一のパターンの画像１２との比較、また
はマスク基板（または半導体基板）上に形成された設計
パターンの画像１１と、これと同一のマスク基板（また
は半導体基板）上の異なる位置に繰り返して形成された
同一のパターンの画像１２との比較によって、欠陥１
３、１４、１５、１６を検出するようにしている。2. Description of the Related Art Conventionally, this kind of defect inspection method includes:
For example, there is an image shown in FIG. 7. According to this, an image 11 of a design pattern is compared with an image 12 of the same pattern formed on a mask substrate (or a semiconductor substrate), or a mask substrate (or a semiconductor substrate) is used. )) By comparing a design pattern image 11 formed thereon and an image 12 of the same pattern repeatedly formed at different positions on the same mask substrate (or semiconductor substrate).
3, 14, 15, and 16 are detected.
【０００３】従来、この方法を使用した欠陥検査装置と
しては、例えば、（１）図８に示すような設計パターン
比較型検査装置、または、（２）図９に示すようなチッ
プ比較型検査装置がある。 （１）まず、設計パターン比較型検査装置の構成と動作
について説明する。図８に示すように、光源１より発生
した光を照明レンズ２で調整した後にマスク基板３に照
射し、これより透過した光を対物レンズ４を通して検出
器５に結像させることによって、マスク基板３上のパタ
ーン画像信号を得、さらにアンプ６により、このパター
ン画像信号を増幅する。Conventionally, defect inspection apparatuses using this method include, for example, (1) a design pattern comparison type inspection apparatus as shown in FIG. 8 or (2) a chip comparison type inspection apparatus as shown in FIG. There is. (1) First, the configuration and operation of the design pattern comparison type inspection apparatus will be described. As shown in FIG. 8, the light generated from the light source 1 is adjusted by the illumination lens 2 and then irradiated on the mask substrate 3, and the light transmitted therefrom is imaged on the detector 5 through the objective lens 4, whereby the mask substrate 3 is obtained, and the amplifier 6 amplifies the pattern image signal.
【０００４】一方、記憶装置７に格納されている設計パ
ターンから成る検査用データを、パターン発生回路８に
よりパターン画像信号に変換する。これら両者のパター
ン画像信号を比較回路９により比較することによって、
相違箇所を欠陥として認識し、この欠陥情報を制御コン
ピュータ１０に格納する。 （２）次に、チップ比較型検査装置の構成と動作につい
て説明する。On the other hand, inspection data composed of design patterns stored in a storage device 7 is converted into a pattern image signal by a pattern generation circuit 8. By comparing these two pattern image signals by the comparison circuit 9,
The difference is recognized as a defect, and the defect information is stored in the control computer 10. (2) Next, the configuration and operation of the chip comparison type inspection apparatus will be described.
【０００５】図９に示すように、光源１より発生した光
を二つの光路に分配し、これらを照明レンズ２で調整し
た後にマスク基板３に各々照射し、これより透過した各
々の光を対物レンズ４を通して検出器５に結像させるこ
とによって、マスク基板３上の異なる位置に繰り返して
形成された同一のパターンからのパターン画像信号を
得、さらにアンプ６により各々のパターン画像信号を増
幅する。As shown in FIG. 9, light generated from a light source 1 is distributed to two optical paths, these are adjusted by an illumination lens 2 and then irradiated onto a mask substrate 3 respectively. By forming an image on the detector 5 through the lens 4, a pattern image signal from the same pattern repeatedly formed at different positions on the mask substrate 3 is obtained.
【０００６】さらに、これら両者のパターン画像信号を
比較回路９により比較することによって相違箇所を欠陥
と認識し、この欠陥情報を制御コンピュータ１０に格納
する。このほかに透過型光学系の代わりに反射型光学系
を用いた装置、光の代わりに電子線を用いた装置がある
が、基本的な検出方法及び主要な検出動作は同じであ
る。Further, by comparing these two pattern image signals by the comparison circuit 9, the difference is recognized as a defect, and this defect information is stored in the control computer 10. In addition, there are devices using a reflection type optical system instead of a transmission type optical system and devices using an electron beam instead of light, but the basic detection method and the main detection operation are the same.
【０００７】[0007]
【発明が解決しようとする課題】半導体素子の高集積
化、微細化の進展により、近年半導体デバイス製造にお
いて解像限界近傍の光リソグラフィの使用を余儀なくさ
れている。今後もさらにこの状況は深刻さを増すものと
予想される。このため、露光余裕度を向上させるための
種々の工夫が成されているが、その一つに本来パターン
形成を不要としていた領域にダミーパターンを形成し、
これにより半導体基板表面の平坦度を向上させるという
方法があり、実用化が進んできている。With the progress of high integration and miniaturization of semiconductor devices, the use of optical lithography near the resolution limit in the manufacture of semiconductor devices has recently been forced. This situation is expected to become even more serious in the future. For this reason, various measures have been taken to improve the exposure margin, but one of them is to form a dummy pattern in an area where pattern formation was originally unnecessary,
There is a method of improving the flatness of the surface of the semiconductor substrate by this, and practical use has been advanced.
【０００８】また、この方法は、化学機械研磨（ＣＭ
Ｐ）による平坦度向上プロセスにおいてもその併用が必
要とも言われている。しかしながら、上記した従来の欠
陥検査方法及びその装置では、マスクの製造における欠
陥検査工程で、ダミーパターン挿入により図形数が増加
し、このために検査データ量が膨大化するという問題
と、本来検査を要しないダミーパターンにおいて検出さ
れるパターン欠陥により、総検出欠陥数が増加し、この
ため欠陥確認に多大な時間を要するという問題が生じて
いた。後者の問題は、マスク基板の欠陥検査のみなら
ず、半導体基板上での欠陥検査においても同様であっ
た。In addition, this method uses chemical mechanical polishing (CM).
It is also said that the flatness improvement process by P) needs to be used in combination. However, in the above-described conventional defect inspection method and apparatus, in the defect inspection step in the manufacture of a mask, the number of figures increases due to the insertion of a dummy pattern, and the amount of inspection data increases. The total number of detected defects increases due to the pattern defects detected in the unnecessary dummy patterns, which causes a problem that it takes a lot of time to confirm the defects. The latter problem was the same not only in the defect inspection of the mask substrate but also in the defect inspection on the semiconductor substrate.
【０００９】本発明は、上記問題点を除去し、修正を要
しないため検査対象からの除外を所望するパターンに生
じた欠陥を検出しないようにすることにより、欠陥検出
後に行う欠陥種確認作業の工数を短縮することができる
欠陥検査方法及びその装置を提供することを目的とす
る。The present invention eliminates the above-mentioned problems and eliminates the detection of defects occurring in a pattern which is desired to be excluded from the inspection object because no correction is required. It is an object of the present invention to provide a defect inspection method and apparatus capable of reducing man-hours.
【００１０】[0010]
【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔１〕マスク基板上または半導体基板上に形成された半
導体素子パターンと当該設計パターンとを比較し、当該
半導体素子パターンの欠陥或いは前記マスク基板上また
は半導体基板上の異物等を検出する欠陥検査方法におい
て、（ａ）予め検査除外パターンを指定した検査用デー
タと設計パターンから成る検査用データを作成し、
（ｂ）前記マスク基板上または半導体基板上に形成され
た半導体素子パターンから光学的に得られた画像情報と
前記検査除外パターンを指定した検査用データとを合成
して得られた画像情報を、設計パターンから成る検査用
データと比較照合することにより、相違箇所を欠陥と認
識し、前記マスク基板上または半導体基板上の任意の半
導体素子パターンの検査を除外するようにしたものであ
る。According to the present invention, in order to achieve the above object, [1] a semiconductor element pattern formed on a mask substrate or a semiconductor substrate is compared with the design pattern, and In the defect inspection method for detecting a defect of a pattern or a foreign substance on a mask substrate or a semiconductor substrate, (a) preparing inspection data including a design pattern and inspection data in which an inspection exclusion pattern is designated in advance;
(B) image information obtained by synthesizing image information optically obtained from the semiconductor element pattern formed on the mask substrate or the semiconductor substrate and inspection data specifying the inspection exclusion pattern, By comparing and checking with inspection data including a design pattern, a difference is recognized as a defect, and inspection of an arbitrary semiconductor element pattern on the mask substrate or the semiconductor substrate is excluded.
【００１１】〔２〕マスク基板上または半導体基板上に
形成された半導体素子パターンと当該設計パターンとを
比較し、当該半導体素子パターンの欠陥或いは前記マス
ク基板上または半導体基板上の異物等を検出する欠陥検
査方法において、（ａ）予め検査除外領域を指定した検
査用データと設計パターンから成る検査用データを作成
し、（ｂ）前記マスク基板上または半導体基板上に形成
された半導体素子パターンから光学的に得られた画像情
報と検査除外領域を指定した検査用データとを合成して
得られた画像情報を、設計パターンから成る検査用デー
タと比較照合することにより、相違箇所を欠陥と認識
し、前記マスク基板上または半導体基板上の任意の領域
の検査を除外するようにしたものである。[2] A semiconductor element pattern formed on a mask substrate or a semiconductor substrate is compared with the design pattern to detect a defect of the semiconductor element pattern or a foreign substance on the mask substrate or the semiconductor substrate. In the defect inspection method, (a) inspection data including an inspection data in which an inspection exclusion area is specified in advance and a design pattern are created, and (b) optical inspection is performed based on a semiconductor element pattern formed on the mask substrate or the semiconductor substrate. By comparing the image information obtained by combining the obtained image information and the inspection data specifying the inspection exclusion area with the inspection data composed of the design pattern, the difference is recognized as a defect. The inspection of an arbitrary region on the mask substrate or the semiconductor substrate is excluded.
【００１２】〔３〕マスク基板上または半導体基板上に
形成された半導体素子パターンと当該設計パターンとを
比較し、当該半導体素子パターンの欠陥或いはマスク基
板上または半導体基板上の異物等を検出する欠陥検査装
置において、（ａ）予め検査除外パターンまたは領域を
指定した検査用データと設計パターンから成る検査用デ
ータを作成する手段と、（ｂ）前記マスク基板上または
半導体基板上に形成された半導体素子パターンから光学
的に得られた画像情報と検査除外パターンまたは領域を
指定した検査用データとを合成して得られた画像情報
を、設計パターンから成る検査用データとを比較照合す
ることにより、相違箇所を欠陥と認識し、前記マスク基
板上または半導体基板上の任意の半導体素子パターンま
たは領域を除外して検査する手段とを具備するようにし
たものである。[3] A semiconductor element pattern formed on a mask substrate or a semiconductor substrate is compared with the design pattern, and a defect of the semiconductor element pattern or a defect for detecting a foreign substance or the like on the mask substrate or the semiconductor substrate is detected. In the inspection apparatus, (a) means for generating inspection data including a design data and an inspection data in which an inspection exclusion pattern or a region is specified in advance; and (b) a semiconductor element formed on the mask substrate or the semiconductor substrate. The image information obtained by synthesizing the image information obtained optically from the pattern and the inspection data specifying the inspection exclusion pattern or area is compared with the inspection data consisting of the design pattern to compare and match. Recognize the location as a defect, excluding any semiconductor element pattern or region on the mask substrate or semiconductor substrate It is obtained by such and means for 査.
【００１３】〔４〕マスク基板上または半導体基板上に
繰り返して形成された同一の半導体素子パターン同士を
比較し、当該半導体素子パターンの欠陥或いは前記マス
ク基板上または半導体基板上の異物等を検出する欠陥検
査方法において、（ａ）予め検査除外パターンを指定し
た検査用データを作成し、（ｂ）前記マスク基板上また
は半導体基板上に形成された複数で同一の半導体素子パ
ターンから光学的に得られた画像情報の各々に対し、前
記検査除外パターンを指定した検査用データを合成して
得られた複数の画像情報同士を比較照合することによ
り、相違箇所を欠陥と認識し、前記マスク基板上または
半導体基板上の任意の半導体素子パターンの検査を除外
するようにしたものである。[4] The same semiconductor element pattern repeatedly formed on the mask substrate or the semiconductor substrate is compared with each other to detect a defect of the semiconductor element pattern or a foreign substance on the mask substrate or the semiconductor substrate. In the defect inspection method, (a) inspection data in which an inspection exclusion pattern is designated in advance is created, and (b) optical data is obtained from a plurality of identical semiconductor element patterns formed on the mask substrate or the semiconductor substrate. By comparing and comparing a plurality of pieces of image information obtained by synthesizing the inspection data specifying the inspection exclusion pattern with respect to each piece of the image information, a difference portion is recognized as a defect, and the difference is recognized on the mask substrate or Inspection of an arbitrary semiconductor element pattern on a semiconductor substrate is excluded.
【００１４】〔５〕マスク基板上または半導体基板上に
繰り返して形成された同一の半導体素子パターン同士を
比較し、当該半導体素子パターンの欠陥或いは前記マス
ク基板上または半導体基板上の異物等を検出する欠陥検
査方法において、（ａ）予め検査除外領域を指定した検
査用データを作成し、（ｂ）前記マスク基板上または半
導体基板上に形成された複数で同一の半導体素子パター
ンから光学的に得られた画像情報の各々に対し、前記検
査除外領域を指定した検査用データを合成して得られた
複数の画像情報同士を比較照合することにより、相違箇
所を欠陥と認識し、前記マスク基板上または半導体基板
上の任意の領域の検査を除外するようにしたものであ
る。[5] The same semiconductor element pattern repeatedly formed on the mask substrate or the semiconductor substrate is compared with each other to detect a defect of the semiconductor element pattern or a foreign substance on the mask substrate or the semiconductor substrate. In the defect inspection method, (a) inspection data in which an inspection exclusion area is designated in advance is created, and (b) optically obtained from a plurality of identical semiconductor element patterns formed on the mask substrate or the semiconductor substrate. By comparing and comparing a plurality of pieces of image information obtained by synthesizing the inspection data specifying the inspection exclusion area with respect to each piece of the image information, the difference is recognized as a defect, and the difference is recognized as a defect on the mask substrate or Inspection of an arbitrary region on a semiconductor substrate is excluded.
【００１５】〔６〕マスク基板上または半導体基板上に
繰り返して形成された同一の半導体素子パターン同士を
比較し、当該半導体素子パターンの欠陥或いは前記マス
ク基板上または半導体基板上の異物等を検出する欠陥検
査装置において、（ａ）予め検査除外パターンまたは領
域を指定した検査用データを作成する手段と、（ｂ）前
記マスク基板上または半導体基板上に形成された複数で
同一の半導体素子パターンから光学的に得られた複数の
画像情報の各々に対し、前記検査除外パターンまたは領
域を指定した検査用データを合成して得られた複数の画
像情報同士を比較照合することにより、相違箇所を欠陥
と認識し、マスク基板上または半導体基板上の任意の半
導体素子パターンまたは領域を除外して検査する手段と
を具備するようにしたものである。[6] The same semiconductor element patterns repeatedly formed on the mask substrate or the semiconductor substrate are compared with each other to detect a defect of the semiconductor element patterns or foreign matter on the mask substrate or the semiconductor substrate. In the defect inspection apparatus, (a) means for generating inspection data in which an inspection exclusion pattern or an area is specified in advance, and (b) optically converting a plurality of identical semiconductor element patterns formed on the mask substrate or the semiconductor substrate. By comparing and comparing a plurality of pieces of image information obtained by combining the inspection data specifying the inspection exclusion pattern or the area with each of the plurality of pieces of image information obtained as a result, a difference portion is regarded as a defect. Means for recognizing and excluding any semiconductor element pattern or region on the mask substrate or the semiconductor substrate. Those were.
【００１６】[0016]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら詳細に説明する。まず、本発明の
第１実施例について説明する。ここでは、設計パターン
比較型検査方法について、図１を参照しながら説明す
る。ここで、従来のものと同じ部分については、同じ符
号を付して、それらの説明は省略する。Embodiments of the present invention will be described below in detail with reference to the drawings. First, a first embodiment of the present invention will be described. Here, the design pattern comparison type inspection method will be described with reference to FIG. Here, the same reference numerals are given to the same portions as those in the related art, and the description thereof is omitted.
【００１７】まず、図１（ａ）に示すように、設計パタ
ーンから成る検査用データ１１と、図１（ｃ）に示すよ
うに、設計パターンにおいて検査を除外したいパターン
のみを抽出した検査用データ１７を作成する。次に、図
１（ｂ）に示すように、マスク基板上に形成されたパタ
ーンから光学的にパターン画像１２を得る。ここには、
検査を除外したいパターンに生じた欠陥１４とそれ以外
の領域に生じた欠陥１３、１５、１６が存在する。さら
に、上記検査用データ１７と上記パターン画像１２の合
成処理を行うことによって、図１（ｄ）に示すように、
新たにパターン画像１８を得る。First, as shown in FIG. 1A, inspection data 11 composed of a design pattern, and as shown in FIG. 1C, inspection data obtained by extracting only a pattern from the design pattern from which inspection is to be excluded. 17 is created. Next, as shown in FIG. 1B, a pattern image 12 is obtained optically from the pattern formed on the mask substrate. here,
There are a defect 14 generated in a pattern to be excluded from inspection and defects 13, 15, 16 generated in other areas. Further, by performing a synthesizing process of the inspection data 17 and the pattern image 12, as shown in FIG.
A new pattern image 18 is obtained.
【００１８】最後に、検査用データ１１とパターン画像
１８を比較することによって、欠陥１３、１５、１６を
検出する。これによって、検査を除外したいパターンに
生じた欠陥１４は検出されなくなる。このように、第１
実施例によれば、修正を要しないため、検査対象からの
除外を所望するパターンに生じた欠陥を検出しないよう
にすることができるため、欠陥検出後に行う欠陥種確認
作業の工数を短縮することができる。Finally, the defects 13, 15 and 16 are detected by comparing the inspection data 11 with the pattern image 18. As a result, the defect 14 generated in the pattern whose inspection is to be excluded is not detected. Thus, the first
According to the embodiment, since no correction is required, it is possible to prevent a defect occurring in a pattern desired to be excluded from the inspection target from being detected, thereby reducing the number of steps of a defect type confirmation operation performed after the defect detection. Can be.
【００１９】したがって、検査スループットの向上によ
るマスク製造時間の短縮効果と、マスク製造コストの削
減を図ることができる。次に、本発明の第２実施例につ
いて説明する。ここでは、設計パターン比較型検査方法
について、図２を参照しながら説明する。Therefore, the effect of shortening the mask manufacturing time by improving the inspection throughput and the cost of mask manufacturing can be reduced. Next, a second embodiment of the present invention will be described. Here, the design pattern comparison type inspection method will be described with reference to FIG.
【００２０】まず、図２（ｃ）に示すように、設計パタ
ーンにおいて検査を除外したい領域をパターンとして指
定した検査用データ１９を作成すると共に、図２（ａ）
に示すように、設計パターンから成る検査用データ１１
と、上記検査用データ１９を合成した検査用データ２０
を、図２（ｅ）に示すように、新たに作製する。次に、
図２（ｂ）に示すように、マスク基板上に形成されたパ
ターンから光学的にパターン画像１２を得る。ここに
は、検査を除外したい領域に生じた欠陥１３、１４とそ
れ以外の領域に生じた欠陥１５、１６が存在する。さら
に、上記検査用データ１９とパターン画像１２の合成処
理を行うことによって、図２（ｄ）に示すように、新た
にパターン画像２１を得る。First, as shown in FIG. 2C, inspection data 19 in which an area in the design pattern from which inspection is to be excluded is designated as a pattern, and the inspection data 19 is created.
As shown in FIG.
And the inspection data 20 obtained by synthesizing the inspection data 19
Is newly manufactured as shown in FIG. next,
As shown in FIG. 2B, a pattern image 12 is obtained optically from a pattern formed on a mask substrate. Here, there are defects 13 and 14 generated in a region where inspection is to be excluded, and defects 15 and 16 generated in other regions. Further, by performing a synthesizing process of the inspection data 19 and the pattern image 12, a new pattern image 21 is obtained as shown in FIG.
【００２１】最後に、検査用データ１１とパターン画像
２１を比較することによって、欠陥１５、１６を検出す
る。これによって、検査を除外したい領域に生じた欠陥
１３、１４は検出されなくなる。本実施例では、検査用
データ同士の合成で新たな検査用データを作成したが、
勿論設計パターンを作成する段階で合成することができ
ることは言うまでもない。また、検査対象からの除外を
所望する領域は、矩形に限らず、任意の形状、大きさに
できることも言うまでもない。Finally, the defects 15 and 16 are detected by comparing the inspection data 11 with the pattern image 21. As a result, the defects 13 and 14 generated in the region where the inspection is to be excluded are not detected. In this embodiment, new inspection data is created by synthesizing inspection data.
Of course, it is needless to say that they can be synthesized at the stage of creating a design pattern. Further, it is needless to say that the region desired to be excluded from the inspection target is not limited to a rectangle, but can be of any shape and size.
【００２２】このように、第２実施例によれば、修正及
び異物除去を要しないために、検査対象からの除外を所
望する領域に生じた欠陥及び異物を検出しないようにす
ることができるため、欠陥検出後に行う欠陥種確認作業
の工数をさらに短縮することができる。したがって、検
査スループットの向上によるマスク製造時間の短縮効果
と、マスク製造コストの削減効果がさらに大きく期待で
きる。As described above, according to the second embodiment, since it is not necessary to correct and remove the foreign matter, it is possible to prevent the detection of the defect and the foreign matter generated in the area desired to be excluded from the inspection object. In addition, the number of steps of the defect type confirmation operation performed after the defect detection can be further reduced. Therefore, the effect of shortening the mask manufacturing time and the effect of reducing the mask manufacturing cost by improving the inspection throughput can be further expected.
【００２３】さらに、設計パターンからなる検査用デー
タに含まれる図形の中で、検査対象外を所望する領域の
図形を排除することができるため、検査用データ量を削
減することができる。したがって、設計パターンから検
査用データへの変換時間の短縮と、これによるマスク製
造コストのさらなる削減が期待できる。次に、本発明の
第３実施例について説明する。Further, since figures in a desired area outside the inspection target can be excluded from the figures included in the inspection data composed of the design patterns, the amount of inspection data can be reduced. Therefore, it can be expected that the conversion time from the design pattern to the inspection data can be reduced, and the mask manufacturing cost can be further reduced. Next, a third embodiment of the present invention will be described.
【００２４】ここでは、設計パターン比較型検査装置に
ついて、図３を参照しながら説明する。まず、光源１よ
り発生した光を照明レンズ２で調整した後にマスク基板
３に照射し、これより透過した光を対物レンズ４を通し
て検出器５に結像させることによって、マスク基板上の
パターン画像信号を得、さらに、アンプ６によりこのパ
ターン画像信号を増幅する。Here, the design pattern comparison type inspection apparatus will be described with reference to FIG. First, after the light generated from the light source 1 is adjusted by the illumination lens 2, the light is irradiated on the mask substrate 3, and the light transmitted therefrom is imaged on the detector 5 through the objective lens 4. And the amplifier 6 amplifies the pattern image signal.
【００２５】一方、記憶装置７に格納してある、設計パ
ターン、または設計パターンと検査対象からの除外を所
望する領域を指定したパターンとを合成したパターンか
ら成る検査用データをパターン発生回路８によりパター
ン画像信号に変換する。一方、同じく記憶装置７に格納
してある検査対象からの除外を所望するパターンまた領
域を指定したパターンから成る検査用データをパターン
発生回路２８によりパターン画像信号に変換した後に、
そのパターン画像信号とアンプ６により増幅されたパタ
ーン画像信号を画像合成回路２９により合成する。On the other hand, the pattern generation circuit 8 stores the design data stored in the storage device 7 or the test data composed of the design pattern and the pattern obtained by combining the design pattern and the pattern designating the region desired to be excluded from the inspection target. Convert to a pattern image signal. On the other hand, after the inspection data composed of the pattern desiring the exclusion from the inspection target or the pattern specifying the area also stored in the storage device 7 is converted into the pattern image signal by the pattern generation circuit 28,
The pattern image signal and the pattern image signal amplified by the amplifier 6 are combined by the image combining circuit 29.
【００２６】最後に、パターン発生回路８から出力され
るパターン画像信号と画像合成回路２９より出力される
画像信号の両者を比較回路９により比較することによっ
て相違箇所を欠陥と認識し、この欠陥情報を制御コンピ
ュータ１０に格納する。このように、第３実施例によれ
ば、修正及び異物除去を要しないために、検査対象から
の除外を所望するパターン、または、領域に生じた欠陥
及び異物を検出しないようにすることができるため、欠
陥検出後に行う欠陥種確認作業の工数を短縮することが
できる。したがって、検査スループットの向上によるマ
スク製造時間の短縮効果と、マスク製造コストの削減効
果が期待できる。Finally, the comparison circuit 9 compares both the pattern image signal output from the pattern generation circuit 8 and the image signal output from the image synthesis circuit 29, and the difference is recognized as a defect. Is stored in the control computer 10. As described above, according to the third embodiment, since the correction and the removal of the foreign matter are not required, it is possible to prevent the detection of the defect or the foreign matter generated in the pattern or the region desired to be excluded from the inspection target. Therefore, it is possible to reduce the number of steps of the defect type confirmation operation performed after the defect detection. Therefore, the effect of shortening the mask manufacturing time and the effect of reducing the mask manufacturing cost by improving the inspection throughput can be expected.
【００２７】さらに、検査用データに含まれる図形の中
で、検査対象外を所望する領域の図形を排除することが
できるため、検査用データ量を削減することができる。
したがって、設計パターンから検査用データへの変換時
間の短縮と、これによるマスク製造コストのさらなる削
減が期待できる。次に、本発明の第４実施例について説
明する。Furthermore, among the graphics included in the inspection data, the graphics in a region outside the inspection target that is desired can be excluded, so that the amount of inspection data can be reduced.
Therefore, it can be expected that the conversion time from the design pattern to the inspection data can be reduced, and the mask manufacturing cost can be further reduced. Next, a fourth embodiment of the present invention will be described.
【００２８】ここでは、チップ比較型検査方法につい
て、図４を参照しながら説明する。まず、図４（ｃ）に
示す設計パターンにおいて、検査を除外したいパターン
のみを抽出した検査用データ１７を作成する。次に、図
４（ａ）に示すマスク基板上に同一で、かつ繰り返して
形成されているパターン群の中で、異なる２箇所から光
学的に得られたパターン画像（検査用データ）１１と、
図４（ｂ）に示すパターン画像１２を得る。これらに
は、検査を除外したいパターンに生じた欠陥１４、２２
とそれ以外の領域に生じた欠陥１３、１５、１６、２３
が存在する。Here, the chip comparison type inspection method will be described with reference to FIG. First, in the design pattern shown in FIG. 4C, inspection data 17 is created by extracting only a pattern from which inspection is to be excluded. Next, a pattern image (inspection data) 11 optically obtained from two different locations in the same and repeatedly formed pattern group on the mask substrate shown in FIG.
A pattern image 12 shown in FIG. These include the defects 14, 22 that occurred in the pattern to be excluded from inspection.
And defects 13, 15, 16, and 23 generated in other areas
Exists.
【００２９】さらに、検査を除外したいパターンのみを
抽出した検査用データ１７とパターン画像１１、検査用
データ１７とパターン画像１２のそれぞれの合成処理を
行うことによって、新たに、図４（ｄ）に示すパターン
画像２４と、図４（ｅ）に示すパターン画像２５を得
る。最後に、パターン画像２４とパターン画像２５を比
較することによって、欠陥１３、１５、１６、２３を検
出する。 これによって、検査を除外したいパターンに
生じた欠陥１４、２２は検出されなくなる。Further, by performing the respective synthesizing processes of the inspection data 17 and the pattern image 11 and the inspection data 17 and the pattern image 12 in which only the pattern to be excluded from the inspection is extracted, a new processing is performed as shown in FIG. A pattern image 24 shown in FIG. 4 and a pattern image 25 shown in FIG. Finally, the defects 13, 15, 16, and 23 are detected by comparing the pattern images 24 and 25. As a result, the defects 14 and 22 generated in the pattern whose inspection is to be excluded are not detected.
【００３０】このように、第４実施例によれば、修正を
要しないために、検査対象からの除外を所望するパター
ンに生じた欠陥を検出しないようにすることができるた
め、欠陥検出後に行う欠陥種確認作業の工数を短縮する
ことができる。したがって、検査スループットの向上に
よるマスク製造時間の短縮効果と、マスク製造コストの
削減を図ることができる。As described above, according to the fourth embodiment, since no correction is required, it is possible to prevent a defect occurring in a pattern desired to be excluded from the inspection target from being detected. It is possible to reduce the man-hour for the defect type checking operation. Therefore, the effect of shortening the mask manufacturing time by improving the inspection throughput and the cost of mask manufacturing can be reduced.
【００３１】次に、本発明の第５実施例について説明す
る。ここでは、チップ比較型検査方法について図５を参
照しながら説明する。まず、図５（ｃ）に示すように、
設計パターンにおいて検査を除外したい領域をパターン
として指定した検査用データ１９を作成する。次に、図
５（ａ）に示すマスク基板上に同一でかつ繰り返して形
成されているパターン群の中で異なる２箇所から光学的
に得られたパターン画像１１と、図５（ｂ）に示すパタ
ーン画像１２を得る。これらには、検査を除外したい領
域に生じた欠陥１３、１４、２２、２３とそれ以外の領
域に生じた欠陥１５、１６が存在する。Next, a fifth embodiment of the present invention will be described. Here, the chip comparison type inspection method will be described with reference to FIG. First, as shown in FIG.
Inspection data 19 is created in which a region in the design pattern from which inspection is to be excluded is specified as a pattern. Next, FIG. 5B shows a pattern image 11 optically obtained from two different places in the same and repeatedly formed pattern group on the mask substrate shown in FIG. A pattern image 12 is obtained. These include defects 13, 14, 22, and 23 generated in the region where inspection is to be excluded, and defects 15 and 16 generated in other regions.
【００３２】さらに、検査を除外したい領域をパターン
として指定した検査用データ１９とパターン画像１１、
検査用データ１９とパターン画像１２のそれぞれの合成
処理を行うことによって、新たに、図５（ｄ）に示すパ
ターン画像２６と、図５（ｅ）に示すパターン画像２７
を得る。最後に、パターン画像２６とパターン画像２７
を比較することによって、欠陥１５、１６を検出する。
これによって、検査を除外したい領域に生じた欠陥１
３、１４、２２、２３は検出されなくなる。Further, the inspection data 19 and the pattern image 11, which specify the area where the inspection is to be excluded as a pattern,
By performing the respective combining processes of the inspection data 19 and the pattern image 12, a new pattern image 26 shown in FIG. 5D and a new pattern image 27 shown in FIG.
Get. Finally, the pattern images 26 and 27
Are compared, the defects 15 and 16 are detected.
As a result, the defect 1 generated in the region where the inspection is to be excluded
3, 14, 22, and 23 are not detected.
【００３３】本実施例では、検査対象からの除外を所望
する領域を矩形としたが、任意の形状、大きさにもでき
ることは言うまでもない。このように、第５実施例によ
れば、修正及び異物除去を要しないために、検査対象か
らの除外を所望する領域に生じた欠陥及び異物を検出し
ないようにすることができるため、欠陥検出後に行う欠
陥種確認作業の工数をさらに短縮することができる。し
たがって、検査スループットの向上によるマスク製造時
間の短縮効果と、マスク製造コストの削減効果がさらに
大きく期待できる。In the present embodiment, the region which is desired to be excluded from the inspection object is rectangular, but it is needless to say that the region can be of any shape and size. As described above, according to the fifth embodiment, since the correction and the removal of the foreign matter are not required, it is possible to prevent the detection of the defect and the foreign matter generated in the region desired to be excluded from the inspection target. It is possible to further reduce the man-hour for the defect type confirmation work to be performed later. Therefore, the effect of shortening the mask manufacturing time and the effect of reducing the mask manufacturing cost by improving the inspection throughput can be further expected.
【００３４】次に、本発明の第６実施例について説明す
る。ここでは、チップ比較型検査装置について、図６を
参照しながら説明する。光源１より発生した光を二つの
光路に分配し、これらを照明レンズ２で調整した後にマ
スク基板３に照射し、これより透過した光を対物レンズ
４を通して検出器５に結像させることによって、マスク
基板上の異なる位置に繰り返して形成された同一のパタ
ーンからの二つのパターン画像信号を得、さらにアンプ
６により各々のパターン画像信号を増幅する。Next, a sixth embodiment of the present invention will be described. Here, the chip comparison type inspection apparatus will be described with reference to FIG. The light generated from the light source 1 is distributed to two optical paths, these are adjusted by the illumination lens 2 and then irradiated on the mask substrate 3, and the light transmitted therefrom is imaged on the detector 5 through the objective lens 4. Two pattern image signals from the same pattern repeatedly formed at different positions on the mask substrate are obtained, and each of the pattern image signals is amplified by the amplifier 6.
【００３５】一方、記憶装置７に格納してある検査対象
からの除外を所望するパターンまたは領域を指定したパ
ターンから成る検査用データをパターン発生回路２８に
よりパターン画像信号に変換した後に、そのパターン画
像信号と先にアンプ６により増幅された二つのパターン
画像信号を画像合成回路２９により各々合成する。最後
に、画像合成回路２９より出力される二つのパターン画
像信号の両者を比較回路９により比較することによって
相違箇所を欠陥と認識し、この欠陥情報を制御コンピュ
ータ１０に格納する。On the other hand, after the inspection data composed of the pattern desired to be excluded from the inspection object or the pattern specifying the area stored in the storage device 7 is converted into a pattern image signal by the pattern generation circuit 28, the pattern image signal is converted. The signal and the two pattern image signals previously amplified by the amplifier 6 are combined by an image combining circuit 29. Finally, the comparison circuit 9 compares both of the two pattern image signals output from the image synthesizing circuit 29 to recognize the difference as a defect, and stores the defect information in the control computer 10.
【００３６】このように、第６実施例によれば、修正及
び、異物除去を要しないために、検査対象からの除外を
所望するパターンまたは領域に生じた欠陥及び異物を検
出しないようにすることができるため、欠陥検出後に行
う欠陥種確認作業の工数を短縮することができる。した
がって、検査スループットの向上によるマスク製造時間
の短縮効果と、マスク製造コストの削減効果が期待でき
る。As described above, according to the sixth embodiment, since the correction and the removal of the foreign matter are not required, the defect and the foreign matter which occur in the pattern or the area which is desired to be excluded from the inspection object are not detected. Therefore, the number of steps of the defect type confirmation operation performed after the defect detection can be reduced. Therefore, the effect of shortening the mask manufacturing time and the effect of reducing the mask manufacturing cost by improving the inspection throughput can be expected.
【００３７】なお、本発明は以下のような利用形態を有
する。第３実施例、及び第６実施例では、透過型光学系
を用いたが、反射型光学系または透過型光学系と、反射
型光学系の双方を用いることも可能である。また、実施
例の全般を通して光学的なパターン画像の取得方法を用
いたが、光の代わりに電子線やイオン線を用いることも
可能である。The present invention has the following modes of use. In the third embodiment and the sixth embodiment, the transmission type optical system is used, but it is also possible to use both the reflection type optical system or the transmission type optical system and the reflection type optical system. Although the method of acquiring an optical pattern image is used throughout the embodiments, an electron beam or an ion beam may be used instead of light.
【００３８】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。It should be noted that the present invention is not limited to the above embodiment, and various modifications are possible based on the spirit of the present invention, and these are not excluded from the scope of the present invention.
【００３９】[0039]
【発明の効果】以上、詳細に説明したように、本発明に
よれば、次のような効果を奏することができる。 （１）請求項１記載の発明によれば、修正及び異物除去
を要しないため検査対象からの除外を所望するパターン
に生じた欠陥を検出しないようにしたので、欠陥検出後
に行う欠陥種確認作業の工数を短縮することができる。As described above, according to the present invention, the following effects can be obtained. (1) According to the first aspect of the present invention, a defect generated in a pattern that is desired to be excluded from the inspection target is not detected because correction and foreign matter removal are not required. Man-hours can be reduced.
【００４０】したがって、検査スループットの向上によ
るマスク製造時間の短縮効果と、マスク製造コストの削
減を図ることができる。 （２）請求項２記載の発明によれば、修正及び異物除去
を要しないために、検査対象からの除外を所望する領域
に生じた欠陥及び異物を検出しないようにすることがで
きるため、欠陥検出後に行う欠陥種確認作業の工数をさ
らに短縮することができる。Therefore, the effect of shortening the mask manufacturing time by improving the inspection throughput and the mask manufacturing cost can be reduced. (2) According to the second aspect of the present invention, since the correction and the removal of the foreign matter are not required, the defect and the foreign matter generated in the region desired to be excluded from the inspection target can be prevented from being detected. It is possible to further reduce the number of steps of the defect type confirmation operation performed after the detection.
【００４１】したがって、検査スループットの向上によ
るマスク製造時間の短縮効果と、マスク製造コストの削
減を図ることができる。さらに、検査用データに含まれ
る図形の中で、検査対象外を所望する領域の図形を排除
することができるため、検査用データ量を削減すること
ができる。よって、設計パターンから検査用データへの
変換時間の短縮効果と、これによるマスク製造コストの
さらなる削減が期待できる。Accordingly, the effect of shortening the mask manufacturing time by improving the inspection throughput and the mask manufacturing cost can be reduced. Further, among the graphics included in the inspection data, the graphics in the area outside the inspection target can be excluded, so that the inspection data amount can be reduced. Therefore, the effect of reducing the conversion time from the design pattern to the inspection data and the further reduction of the mask manufacturing cost can be expected.
【００４２】（３）請求項３記載の発明によれば、修正
及び異物除去を要しないために、検査対象からの除外を
所望するパターン、または、領域に生じた欠陥及び異物
を検出しないようにすることができるため、欠陥検出後
に行う欠陥種確認作業の工数を短縮することができる。
したがって、検査スループットの向上によるマスク製造
時間の短縮効果と、マスク製造コストの削減化を図るこ
とができる。(3) According to the third aspect of the present invention, since it is not necessary to correct and remove foreign matter, a pattern or a defect which is desired to be excluded from the inspection object, or a defect and foreign matter generated in an area should not be detected. Therefore, the number of steps of the defect type confirmation operation performed after the defect detection can be reduced.
Therefore, the effect of shortening the mask manufacturing time by improving the inspection throughput and the cost of mask manufacturing can be reduced.
【００４３】さらに、検査用データに含まれる図形の中
で、検査対象外を所望する領域の図形を排除することが
できるため、検査用データ量を削減することができる。
よって、設計パターンから検査用データへの変換時間の
短縮効果と、これによるマスク製造コストのさらなる削
減が期待できる。 （４）請求項４記載の発明によれば、修正及び異物検出
を要しないために、検査対象からの除外を所望するパタ
ーンに生じた欠陥を検出しないようにすることができる
ため、欠陥検出後に行う欠陥種確認作業の工数を短縮す
ることができる。したがって、検査スループットの向上
によるマスク製造時間の短縮と、マスク製造コストの削
減化を図ることができる。Further, among the figures included in the inspection data, a figure in a desired area outside the inspection target can be excluded, so that the amount of inspection data can be reduced.
Therefore, the effect of reducing the conversion time from the design pattern to the inspection data and the further reduction of the mask manufacturing cost can be expected. (4) According to the fourth aspect of the present invention, it is possible to prevent a defect occurring in a pattern desired to be excluded from the inspection object from being detected because no correction and foreign substance detection are required. It is possible to reduce the number of steps of the defect type checking operation to be performed. Therefore, it is possible to reduce the mask manufacturing time and the mask manufacturing cost by improving the inspection throughput.
【００４４】（５）請求項５記載の発明によれば、修正
及び異物除去を要しないために、検査対象からの除外を
所望する領域に生じた欠陥及び異物を検出しないように
することができるため、欠陥検出後に行う欠陥種確認作
業の工数をさらに短縮することができる。よって、検査
スループットの向上によるマスク製造時間の短縮と、マ
スク製造コストの削減がさらに大きく期待できる。(5) According to the fifth aspect of the present invention, since correction and removal of foreign matter are not required, it is possible to prevent detection of a defect and foreign matter generated in a region desired to be excluded from the inspection object. Therefore, the number of steps of the defect type confirmation operation performed after the defect detection can be further reduced. Therefore, it is expected that the mask manufacturing time and the mask manufacturing cost can be further reduced by improving the inspection throughput.
【００４５】（６）請求項６記載の発明によれば、修正
及び異物除去を要しないために、検査対象からの除外を
所望するパターンまたは領域に生じた欠陥及び異物を検
出しないようにすることができるため、欠陥検出後に行
う欠陥種確認作業の工数を短縮することができる。よっ
て、検査スループットの向上によるマスク製造時間の短
縮と、マスク製造コストの削減が期待できる。(6) According to the sixth aspect of the present invention, since it is not necessary to correct and remove foreign matter, a defect and a foreign matter generated in a pattern or a region which is desired to be excluded from the inspection object are not detected. Therefore, the number of steps of the defect type confirmation operation performed after the defect detection can be reduced. Therefore, a reduction in mask manufacturing time due to an improvement in inspection throughput and a reduction in mask manufacturing cost can be expected.
【図１】本発明の第１実施例を示す設計パターン比較型
検査方法の説明図である。FIG. 1 is an explanatory diagram of a design pattern comparison type inspection method according to a first embodiment of the present invention.
【図２】本発明の第２実施例を示す設計パターン比較型
検査方法の説明図である。FIG. 2 is an explanatory diagram of a design pattern comparison type inspection method according to a second embodiment of the present invention.
【図３】本発明の第３実施例を示す設計パターン比較型
検査装置のブロック図である。FIG. 3 is a block diagram of a design pattern comparison type inspection apparatus showing a third embodiment of the present invention.
【図４】本発明の第４実施例を示すチップ比較型検査方
法の説明図である。FIG. 4 is an explanatory view of a chip comparison type inspection method showing a fourth embodiment of the present invention.
【図５】本発明の第５実施例を示すチップ比較型検査方
法の説明図である。FIG. 5 is an explanatory diagram of a chip comparison type inspection method showing a fifth embodiment of the present invention.
【図６】本発明の第６実施例を示すチップ比較型検査装
置のブロック図である。FIG. 6 is a block diagram of a chip comparison type inspection apparatus showing a sixth embodiment of the present invention.
【図７】従来の欠陥検査方法の説明図である。FIG. 7 is an explanatory diagram of a conventional defect inspection method.
【図８】従来の設計パターン比較型検査装置のブロック
図である。FIG. 8 is a block diagram of a conventional design pattern comparison type inspection apparatus.
【図９】従来のチップ比較型検査装置のブロック図であ
る。FIG. 9 is a block diagram of a conventional chip comparison type inspection apparatus.
１ 光源 ２ 照明レンズ ３ マスク基板 ４ 対物レンズ ５ 検出器 ６ アンプ ７ 記憶装置 ８，２８ パターン発生回路 ９ 比較回路 １０ 制御コンピュータ １１，１７，１９，２０ 検査用データ １２，１８，２１，２４，２５，２６，２７ パター
ン画像 １３，１４，１５，１６，２２，２３ 欠陥 ２９ 画像合成回路Reference Signs List 1 light source 2 illumination lens 3 mask substrate 4 objective lens 5 detector 6 amplifier 7 storage device 8, 28 pattern generation circuit 9 comparison circuit 10 control computer 11, 17, 19, 20 inspection data 12, 18, 21, 24, 25 , 26,27 pattern image 13,14,15,16,22,23 defect 29 image synthesis circuit
Claims (6)
された半導体素子パターンと当該設計パターンとを比較
し、当該半導体素子パターンの欠陥或いは前記マスク基
板上または半導体基板上の異物等を検出する欠陥検査方
法において、（ａ）予め検査除外パターンを指定した検
査用データと設計パターンから成る検査用データを作成
し、（ｂ）前記マスク基板上または半導体基板上に形成
された半導体素子パターンから光学的に得られた画像情
報と前記検査除外パターンを指定した検査用データとを
合成して得られた画像情報を、設計パターンから成る検
査用データと比較照合することにより、相違箇所を欠陥
と認識し、前記マスク基板上または半導体基板上の任意
の半導体素子パターンの検査を除外することを特徴とす
る欠陥検査方法。1. A semiconductor device pattern formed on a mask substrate or a semiconductor substrate is compared with the design pattern, and a defect of the semiconductor device pattern or a defect for detecting a foreign substance on the mask substrate or the semiconductor substrate is detected. In the inspection method, (a) inspection data including an inspection data in which an inspection exclusion pattern is specified in advance and a design pattern are created, and (b) optical data is obtained from the semiconductor element pattern formed on the mask substrate or the semiconductor substrate. The image information obtained by combining the obtained image information with the inspection data designating the inspection exclusion pattern is compared with the inspection data composed of the design pattern, and the difference is recognized as a defect. A defect inspection method excluding inspection of an arbitrary semiconductor element pattern on the mask substrate or the semiconductor substrate.
された半導体素子パターンと当該設計パターンとを比較
し、当該半導体素子パターンの欠陥或いは前記マスク基
板上または半導体基板上の異物等を検出する欠陥検査方
法において、（ａ）予め検査除外領域を指定した検査用
データと設計パターンから成る検査用データを作成し、
（ｂ）前記マスク基板上または半導体基板上に形成され
た半導体素子パターンから光学的に得られた画像情報と
検査除外領域を指定した検査用データとを合成して得ら
れた画像情報を、設計パターンから成る検査用データと
比較照合することにより、相違箇所を欠陥と認識し、前
記マスク基板上または半導体基板上の任意の領域の検査
を除外することを特徴とする欠陥検査方法。2. A semiconductor device pattern formed on a mask substrate or a semiconductor substrate is compared with the design pattern, and a defect of the semiconductor device pattern or a defect for detecting a foreign substance on the mask substrate or the semiconductor substrate is detected. In the inspection method, (a) creating inspection data composed of a design pattern and inspection data in which an inspection exclusion area is specified in advance,
(B) Designing image information obtained by synthesizing image information optically obtained from a semiconductor element pattern formed on the mask substrate or the semiconductor substrate and inspection data specifying an inspection exclusion area. A defect inspection method characterized by recognizing a difference portion as a defect by comparing and checking with inspection data including a pattern, and excluding inspection of an arbitrary region on the mask substrate or the semiconductor substrate.
された半導体素子パターンと当該設計パターンとを比較
し、当該半導体素子パターンの欠陥或いは前記マスク基
板上または半導体基板上の異物等を検出する欠陥検査装
置において、（ａ）予め検査除外パターンまたは領域を
指定した検査用データと設計パターンから成る検査用デ
ータを作成する手段と、（ｂ）前記マスク基板上または
半導体基板上に形成された半導体素子パターンから光学
的に得られた画像情報と検査除外パターンまたは領域を
指定した検査用データとを合成して得られた画像情報
を、設計パターンから成る検査用データと比較照合する
ことにより、相違箇所を欠陥と認識し、前記マスク基板
上または半導体基板上の任意の半導体素子パターンまた
は領域を除外して検査する手段とを具備することを特徴
とする欠陥検査装置。3. A semiconductor element pattern formed on a mask substrate or a semiconductor substrate is compared with the design pattern to detect a defect of the semiconductor element pattern or a defect detecting foreign matter on the mask substrate or the semiconductor substrate. In the inspection apparatus, (a) means for generating inspection data including a design data and an inspection data in which an inspection exclusion pattern or a region is specified in advance; and (b) a semiconductor element formed on the mask substrate or the semiconductor substrate. Image information obtained by synthesizing the image information obtained optically from the pattern and the inspection data specifying the inspection exclusion pattern or area is compared with the inspection data consisting of the design pattern to compare the image information. Is recognized as a defect, and inspection is performed by excluding any semiconductor element pattern or region on the mask substrate or the semiconductor substrate. A defect inspection apparatus comprising:
返して形成された同一の半導体素子パターン同士を比較
し、当該半導体素子パターンの欠陥或いは前記マスク基
板上または半導体基板上の異物等を検出する欠陥検査方
法において、（ａ）予め検査除外パターンを指定した検
査用データを作成し、（ｂ）前記マスク基板上または半
導体基板上に形成された複数で同一の半導体素子パター
ンから光学的に得られた画像情報の各々に対し、前記検
査除外パターンを指定した検査用データを合成して得ら
れた複数の画像情報同士を比較照合することにより、相
違箇所を欠陥と認識し、前記マスク基板上または半導体
基板上の任意の半導体素子パターンの検査を除外するこ
とを特徴とする欠陥検査方法。4. The same semiconductor element pattern repeatedly formed on a mask substrate or a semiconductor substrate is compared with each other, and a defect of the semiconductor element pattern or a defect for detecting a foreign substance on the mask substrate or the semiconductor substrate is detected. In the inspection method, (a) inspection data in which an inspection exclusion pattern is designated in advance is prepared, and (b) optical data is obtained from a plurality of identical semiconductor element patterns formed on the mask substrate or the semiconductor substrate. By comparing and comparing a plurality of pieces of image information obtained by synthesizing inspection data specifying the inspection exclusion pattern with respect to each of the image information, a difference is recognized as a defect, and the difference is recognized as a defect on the mask substrate or the semiconductor. A defect inspection method characterized by excluding inspection of an arbitrary semiconductor element pattern on a substrate.
返して形成された同一の半導体素子パターン同士を比較
し、当該半導体素子パターンの欠陥或いは前記マスク基
板上または半導体基板上の異物等を検出する欠陥検査方
法において、（ａ）予め検査除外領域を指定した検査用
データを作成し、（ｂ）前記マスク基板上または半導体
基板上に形成された複数で同一の半導体素子パターンか
ら光学的に得られた画像情報の各々に対し、前記検査除
外領域を指定した検査用データを合成して得られた複数
の画像情報同士を比較照合することにより、相違箇所を
欠陥と認識し、前記マスク基板上または半導体基板上の
任意の領域の検査を除外することを特徴とする欠陥検査
方法。5. A defect for comparing the same semiconductor element pattern repeatedly formed on a mask substrate or a semiconductor substrate and detecting a defect of the semiconductor element pattern or a foreign substance on the mask substrate or the semiconductor substrate. In the inspection method, (a) inspection data in which an inspection exclusion area is designated in advance is created, and (b) optical data is obtained from a plurality of identical semiconductor element patterns formed on the mask substrate or the semiconductor substrate. By comparing and comparing a plurality of pieces of image information obtained by synthesizing the inspection data specifying the inspection exclusion area with respect to each of the image information, a different portion is recognized as a defect, and the difference is recognized as a defect on the mask substrate or the semiconductor. A defect inspection method characterized by excluding inspection of an arbitrary region on a substrate.
返して形成された同一の半導体素子パターン同士を比較
し、当該半導体素子パターンの欠陥或いは前記マスク基
板上または半導体基板上の異物等を検出する欠陥検査装
置において、（ａ）予め検査除外パターンまたは領域を
指定した検査用データを作成する手段と、（ｂ）前記マ
スク基板上または半導体基板上に形成された複数で同一
の半導体素子パターンから光学的に得られた画像情報の
各々に対し、前記検査除外パターンまたは領域を指定し
た検査用データを合成して得られた複数の画像情報同士
を比較照合することにより、相違箇所を欠陥と認識し、
前記マスク基板上または半導体基板上の任意の半導体素
子パターンまたは領域を除外して検査する手段とを具備
することを特徴とする欠陥検査装置。6. The same semiconductor element pattern repeatedly formed on a mask substrate or a semiconductor substrate is compared with each other to detect a defect of the semiconductor element pattern or a defect for detecting a foreign substance or the like on the mask substrate or the semiconductor substrate. In the inspection apparatus, (a) means for generating inspection data in which an inspection exclusion pattern or a region is designated in advance, and (b) optically converting a plurality of identical semiconductor element patterns formed on the mask substrate or the semiconductor substrate. For each of the obtained image information, by comparing and comparing a plurality of pieces of image information obtained by synthesizing the inspection exclusion pattern or the inspection data specifying the region, to recognize the difference portion as a defect,
Means for inspecting the semiconductor device while excluding any semiconductor element pattern or region on the mask substrate or the semiconductor substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21335098A JP4228417B2 (en) | 1998-07-29 | 1998-07-29 | Defect inspection method and apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21335098A JP4228417B2 (en) | 1998-07-29 | 1998-07-29 | Defect inspection method and apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000047369A true JP2000047369A (en) | 2000-02-18 |
| JP4228417B2 JP4228417B2 (en) | 2009-02-25 |
Family
ID=16637717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21335098A Expired - Fee Related JP4228417B2 (en) | 1998-07-29 | 1998-07-29 | Defect inspection method and apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4228417B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002157581A (en) * | 2000-11-17 | 2002-05-31 | Ibiden Co Ltd | Method for reducing image data capacity and device therefor |
| WO2003021654A2 (en) | 2001-08-28 | 2003-03-13 | Numerical Technologies, Inc. | System and method for identifying dummy features on a mask layer |
| JP2009192473A (en) * | 2008-02-18 | 2009-08-27 | Hitachi High-Technologies Corp | Defect inspecting method of integrated circuit pattern, and device for same |
| US7616803B2 (en) | 2004-11-22 | 2009-11-10 | Fujitsu Limited | Surface inspection method and apparatus |
| US8811713B2 (en) | 2008-09-04 | 2014-08-19 | Kabushiki Kaisha Toshiba | Photomask inspection method, semiconductor device inspection method, and pattern inspection apparatus |
| JP2016145999A (en) * | 2003-07-03 | 2016-08-12 | ケーエルエー−テンカー コーポレイション | Methods and systems for inspection of wafers and reticles using designer intent data |
| CN107045259A (en) * | 2016-02-05 | 2017-08-15 | 中芯国际集成电路制造(上海)有限公司 | Include the mask plate and monitoring method of monitoring figure |
-
1998
- 1998-07-29 JP JP21335098A patent/JP4228417B2/en not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002157581A (en) * | 2000-11-17 | 2002-05-31 | Ibiden Co Ltd | Method for reducing image data capacity and device therefor |
| WO2003021654A2 (en) | 2001-08-28 | 2003-03-13 | Numerical Technologies, Inc. | System and method for identifying dummy features on a mask layer |
| EP1425787B1 (en) * | 2001-08-28 | 2013-09-18 | Synopsys, Inc. | System and method for identfying dummy features on a mask layer |
| JP2016145999A (en) * | 2003-07-03 | 2016-08-12 | ケーエルエー−テンカー コーポレイション | Methods and systems for inspection of wafers and reticles using designer intent data |
| US10713771B2 (en) | 2003-07-03 | 2020-07-14 | Kla-Tencor Technologies Corp. | Methods and systems for inspection of wafers and reticles using designer intent data |
| US7616803B2 (en) | 2004-11-22 | 2009-11-10 | Fujitsu Limited | Surface inspection method and apparatus |
| JP2009192473A (en) * | 2008-02-18 | 2009-08-27 | Hitachi High-Technologies Corp | Defect inspecting method of integrated circuit pattern, and device for same |
| US8811713B2 (en) | 2008-09-04 | 2014-08-19 | Kabushiki Kaisha Toshiba | Photomask inspection method, semiconductor device inspection method, and pattern inspection apparatus |
| CN107045259A (en) * | 2016-02-05 | 2017-08-15 | 中芯国际集成电路制造(上海)有限公司 | Include the mask plate and monitoring method of monitoring figure |
| CN107045259B (en) * | 2016-02-05 | 2020-06-09 | 中芯国际集成电路制造(上海)有限公司 | Mask plate containing monitoring pattern and monitoring method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4228417B2 (en) | 2009-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3566470B2 (en) | Pattern inspection method and apparatus | |
| US7630535B2 (en) | Die-to-die photomask defect detection using region data to modify inspection thresholds | |
| US4809341A (en) | Test method and apparatus for a reticle or mask pattern used in semiconductor device fabrication | |
| US7275006B2 (en) | Workpiece inspection apparatus assisting device, workpiece inspection method and computer-readable recording media storing program therefor | |
| US8036446B2 (en) | Semiconductor mask inspection using die-to-die and die-to-database comparisons | |
| JPH05303193A (en) | Method and device for inspecting mask | |
| JPS6349366B2 (en) | ||
| US20050232477A1 (en) | Defect inspection apparatus and defect inspection method | |
| JP2016528497A (en) | Monitoring changes in photomask defects | |
| JP2003215059A (en) | Pattern inspection apparatus and method for the same | |
| KR102599657B1 (en) | Method and system for inspecing semicondutor wafer, and method of forming semiconductor device using the same | |
| EP0485274A2 (en) | Image data inspecting method and apparatus | |
| JP2012002663A (en) | Pattern inspection device and pattern inspection method | |
| JP2000047369A (en) | Defect inspection method and apparatus therefor | |
| JP4982125B2 (en) | Defect inspection method and pattern extraction method | |
| JP2010141189A (en) | Inspection device for semiconductor wafer | |
| JP3413110B2 (en) | Pattern inspection apparatus, pattern inspection method, and recording medium storing pattern inspection program | |
| US9021406B2 (en) | Pattern inspection method of semiconductor device optical image | |
| JP3762244B2 (en) | Graphic data expansion method | |
| US6327379B2 (en) | Pattern inspection method and apparatus | |
| JP2015090326A (en) | Measurement device | |
| JP6255191B2 (en) | Inspection apparatus and inspection method | |
| JP4199759B2 (en) | Index information creation device, sample inspection device, review device, index information creation method and program | |
| JP2020052025A (en) | Pattern inspection device and reference image creation method | |
| JPH1154418A (en) | Method and device for correcting signal waveform |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050628 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080902 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081111 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081124 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |