JP2000040726A - Evaluating method of dielectric film - Google Patents
Evaluating method of dielectric filmInfo
- Publication number
- JP2000040726A JP2000040726A JP10209240A JP20924098A JP2000040726A JP 2000040726 A JP2000040726 A JP 2000040726A JP 10209240 A JP10209240 A JP 10209240A JP 20924098 A JP20924098 A JP 20924098A JP 2000040726 A JP2000040726 A JP 2000040726A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon substrate
- dielectric film
- strontium titanate
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、ＩＣカードなど
に用いられる大容量キャパシタの誘電体膜の電気的特性
を評価する誘電体膜の評価方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dielectric film evaluation method for evaluating the electric characteristics of a dielectric film of a large-capacity capacitor used for an IC card or the like.
【０００２】[0002]
【従来の技術】現在、非接触式のＩＣカードの開発が活
発に行われている。このＩＣカードにおいては、非接触
で電波を受信するためや電源を得るために、コイルとキ
ャパシタとを備えている。そして、セキュリティ重視の
観点から、その大容量のキャパシタをＩＣカードを構成
する集積回路上に配置するようにしている。ここで、そ
のような非接触式のＩＣカードの構成について簡単に説
明する。まず、ＩＣカードを構成する集積回路は、図３
に示すように、ｐ型シリコン基板３０１表面の所定量域
にｎ形不純物が導入されたｎウエル３０２が形成されて
いる。2. Description of the Related Art At present, non-contact type IC cards are being actively developed. This IC card includes a coil and a capacitor in order to receive radio waves in a non-contact manner and to obtain a power supply. Then, from the viewpoint of emphasizing security, the large-capacity capacitor is arranged on the integrated circuit constituting the IC card. Here, the configuration of such a non-contact type IC card will be briefly described. First, the integrated circuit constituting the IC card is shown in FIG.
As shown in the figure, an n-well 302 having an n-type impurity introduced therein is formed in a predetermined area on the surface of a p-type silicon substrate 301.
【０００３】また、ｐ型シリコン基板３０１のｎウエル
３０２以外の領域に、ｎ+ 不純物導入領域であるソース
・ドレイン３０３とともに、シリコン酸化物からなるゲ
ート絶縁膜３０５を介して多結晶シリコンからなるゲー
ト電極３０６が形成され、ｎチャネルＭＯＳトランジス
タを構成している。また、ｎウエル３０２が形成されて
いる領域には、ｐ+ 不純物導入領域であるソース・ドレ
イン３０４とともに、シリコン酸化物からなるゲート絶
縁膜３０５ａを介して多結晶シリコンからなるゲート電
極３０６ａが形成され、ｐチャネルＭＯＳトランジスタ
を構成している。Further, in a region other than the n-well 302 of the p-type silicon substrate 301, together with the source / drain 303 which is an n + impurity introduction region, a gate made of polycrystalline silicon via a gate insulating film 305 made of silicon oxide. An electrode 306 is formed, forming an n-channel MOS transistor. In a region where the n well 302 is formed, a gate electrode 306a made of polycrystalline silicon is formed via a gate insulating film 305a made of silicon oxide, together with a source / drain 304 which is a p + impurity introduction region. , P-channel MOS transistors.
【０００４】また、それらトランジスタは、それぞれ
が、例えばＬＯＣＯＳ法などにより形成された素子分離
用のフィールド酸化膜３０７により分離されている。ま
た、それらトランジスタを覆うように、化学的気相成長
法によりシリコン酸化物を堆積することで形成された層
間絶縁膜３０８を介し、例えばソース・ドレイン３０
３，３０４に接続する配線を構成するアルミニウムから
なる第１配線層３０９が形成されている。また、その第
１配線層３０９上には、層間絶縁膜３１０が形成され、
この上には、アルミニウムからなる第２配線層３１１が
形成されている。Each of these transistors is separated by a field oxide film 307 for element isolation formed by, for example, the LOCOS method. In addition, for example, the source / drain 30 is formed via an interlayer insulating film 308 formed by depositing silicon oxide by a chemical vapor deposition method so as to cover the transistors.
A first wiring layer 309 made of aluminum constituting a wiring connected to 3, 304 is formed. On the first wiring layer 309, an interlayer insulating film 310 is formed.
On this, a second wiring layer 311 made of aluminum is formed.
【０００５】そして、その第２配線層３１１上に、層間
絶縁膜３１２を介してＰｔからなる下部電極３１３と、
この上に形成されたチタン酸ストロンチウム（ＳｒＴｉ
Ｏ3）からなる誘電体膜３１４と、この上に形成された
Ｐｔからなる上部電極３１５とが形成されている。ま
た、表面不活性化のために絶縁膜３１６がそれらの上に
形成され、また、その絶縁膜３１６を介し、上部電極３
１５に接続するアルミニウムからなる配線３１７が形成
されている。そして、下部電極３１３，誘電体膜３１
４，および，上部電極３１５によりＭＩＭ（Metal-Insu
lator-Metal ）形の大面積のキャパシタ３１８が構成さ
れ、このキャパシタ３１８は、下層に形成されている集
積回路に接続されている。A lower electrode 313 made of Pt is formed on the second wiring layer 311 with an interlayer insulating film 312 interposed therebetween.
The strontium titanate (SrTi
A dielectric film 314 made of O 3 ) and an upper electrode 315 made of Pt are formed thereon. Further, an insulating film 316 is formed thereon for passivating the surface, and the upper electrode 3 is formed via the insulating film 316.
A wiring 317 made of aluminum and connected to the wiring 15 is formed. Then, the lower electrode 313, the dielectric film 31
MIM (Metal-Insu)
A large area capacitor 318 of a (lator-Metal) type is formed, and this capacitor 318 is connected to an integrated circuit formed in a lower layer.
【０００６】そして、非接触式のＩＣカードでは、図４
に示すように、ＩＣカード４０１に、上述した構成の集
積回路チップ４０２とともに、その集積回路を覆うよう
に配置された大面積キャパシタ４０３とそのキャパシタ
に接続しているコイル４０４とが備えられている。周波
数４．９１ＭＨｚ，１３．５６ＭＨｚ，あるいは，２．
４５ＧＨｚの電磁波を受信するために、それらコイル４
０４と大面積キャパシタ４０３が必要となる。コイル４
０４のインダクタンスや大面積キャパシタ４０３を構成
しているキャパシタ誘電体膜の膜厚を調整することで、
キャパ利他４０３の面積を、集積回路を隠すのに必要と
する広さに調整することができる。[0006] In a non-contact type IC card, FIG.
As shown in FIG. 5, an IC card 401 includes an integrated circuit chip 402 having the above-described configuration, a large-area capacitor 403 arranged to cover the integrated circuit, and a coil 404 connected to the capacitor. . Frequency 4.91 MHz, 13.56 MHz, or 2.
In order to receive 45 GHz electromagnetic waves, these coils 4
04 and a large area capacitor 403 are required. Coil 4
By adjusting the inductance of the capacitor 04 and the thickness of the capacitor dielectric film constituting the large area capacitor 403,
The area of the capacity 403 can be adjusted to the size required to hide the integrated circuit.
【０００７】以上に示した観点から、欠陥がない大きな
面積の誘電体膜が必要となってきている。キャパシタを
構成する誘電体膜では、電気的特性が重要な項目となる
が、まず第１に、誘電率と絶縁耐圧が大きいことが重要
である。ここで、電子サイクロトロン共鳴により生成し
たプラズマを用いたスパッタ法により形成したチタン酸
ストロンチウム膜が、誘電率と絶縁耐圧の大きい優れた
誘電体膜となる。しかしながら、こうした誘電体膜は、
試料の製作環境や使用材料の純度によって、ピンホール
などの欠陥が発生しやすく、優れた絶縁性を損なうこと
がある。[0007] From the viewpoint described above, a dielectric film having a large area without defects is required. In the dielectric film constituting the capacitor, electrical characteristics are important items. First, it is important that the dielectric constant and the withstand voltage are large. Here, a strontium titanate film formed by a sputtering method using plasma generated by electron cyclotron resonance becomes an excellent dielectric film having a large dielectric constant and a high withstand voltage. However, these dielectric films are
Defects such as pinholes are likely to occur depending on the environment in which the sample is manufactured and the purity of the material used, which may impair excellent insulation properties.
【０００８】前述したように、大きな面積にキャパシタ
誘電体膜を形成する場合、特に、ピンホールなどの欠陥
の密度を低減する必要がある。ここで、次に示すよう
に、製造状態によるピンホール発生状態の評価を行うよ
うにしている。すなわち、図５に示すように、テフロン
などのフッ素樹脂からなる容器５０１中に、やはりテフ
ロンなどのフッ素樹脂からなるブロック台５０２を置
き、その中に金メッキされた下部電極５０３を載置す
る。そして、上述した手法によりシリコン基板５０４表
面上にチタン酸ストロンチウム膜５０５を成膜し、それ
をシリコン基板５０４裏面が下部電極５０３上に接する
ように配置する。加えて、それらが埋没するように、容
器５０１内にメチルアルコール５０６を導入し、かつ、
そのメチルアルコール５０６内で、シリコン基板５０４
のチタン酸ストロンチウム膜５０５面に対向させ、純銅
からなる上部電極５０７を配置する。As described above, when forming a capacitor dielectric film in a large area, it is necessary to reduce the density of defects such as pinholes. Here, as shown below, an evaluation of a pinhole generation state according to a manufacturing state is performed. That is, as shown in FIG. 5, a block base 502 also made of a fluororesin such as Teflon is placed in a container 501 made of a fluororesin such as Teflon, and a gold-plated lower electrode 503 is placed therein. Then, a strontium titanate film 505 is formed on the surface of the silicon substrate 504 by the above-described method, and the strontium titanate film 505 is arranged so that the back surface of the silicon substrate 504 is in contact with the lower electrode 503. In addition, methyl alcohol 506 is introduced into container 501 so that they are buried, and
In the methyl alcohol 506, the silicon substrate 504
The upper electrode 507 made of pure copper is arranged so as to face the strontium titanate film 505 surface.
【０００９】そして、以上に示した構成とし、電源５０
８を用い、下部電極５０３と上部電極５０７の間に電圧
を印加する。ここで、上部電極５０７のシリコン基板５
０４に対向している面に、例えば、直径１ｍｍ程度の開
口部を多数設けることで、チタン酸ストロンチウム膜５
０５表面に、光が当たった状態となるようにしておく。
銅が析出するためには、光が必要である。このとき、チ
タン酸ストロンチウム膜５０５の一部にピンホールなど
の欠陥が存在した場合、その箇所は下部のシリコン基板
５０４表面が露出しているので、上部電極５０７から溶
出した銅がその箇所に析出することになる。この析出し
た銅の位置とその個数とが、欠陥の位置と個数とを示す
ことになり、チタン酸ストロンチウム膜の成膜評価が容
易にできる。この手法は、キャパシタ構造を形成して絶
縁耐圧試験を行うなどの他の手法に比較し、入手しやす
いシリコン基板を用いるなど試料作製が容易であり、評
価時間も迅速であるという利点を有している。The power supply 50 has the above-described configuration.
8, a voltage is applied between the lower electrode 503 and the upper electrode 507. Here, the silicon substrate 5 of the upper electrode 507
For example, by providing a large number of openings having a diameter of about 1 mm on the surface facing the strontium titanate film 5,
The light is applied to the surface 05 in advance.
Light is required for copper to be deposited. At this time, when a defect such as a pinhole is present in a part of the strontium titanate film 505, the copper eluted from the upper electrode 507 is deposited at the location because the surface of the lower silicon substrate 504 is exposed. Will do. The position and the number of the precipitated copper indicate the position and the number of the defects, and the film formation evaluation of the strontium titanate film can be easily performed. This method has the advantage that the sample preparation is easier, such as using an easily available silicon substrate, and the evaluation time is faster than other methods, such as forming a capacitor structure and conducting a dielectric strength test. ing.
【００１０】[0010]
【発明が解決しようとする課題】しかしながら、上述し
た従来の評価方法では、ピンホールなどの欠陥が実際に
存在していても、その箇所に銅が析出しなかったり、ま
た、欠陥がないにもかかわらず銅が析出してしまうとい
う問題があった。However, according to the above-described conventional evaluation method, even if a defect such as a pinhole actually exists, no copper is deposited at that location, and no defect exists. Nevertheless, there is a problem that copper is deposited.
【００１１】この発明は、以上のような問題点を解消す
るためになされたものであり、チタン酸ストロンチウム
などの高誘電率誘電体膜の成膜評価をより簡便により精
度良く行えるようにすることを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to make it possible to more easily and accurately evaluate the formation of a high dielectric constant dielectric film such as strontium titanate. With the goal.
【００１２】[0012]
【課題を解決するための手段】この発明の誘電体膜の評
価方法は、表面に非酸化性貴金属からなる金属膜が形成
されたシリコン基板を用意し、このシリコン基板の金属
膜上に評価対象の高誘電率誘電体膜を形成する。次い
で、メチルアルコール中でそのシリコン基板の高誘電率
誘電体膜の形成面に対向して銅からなる正極を配置し、
高誘電率誘電体膜に光を照射した状態でシリコン基板に
負の電圧，正極に正の電圧を印加する。そして、その後
で、シリコン基板の高誘電率誘電体膜表面における銅の
析出状態を観察するようにした。以上のように構成した
ので、シリコン基板上に形成された高誘電率誘電体膜に
ピンホールが存在すると、そこには銅が析出している。According to the method of evaluating a dielectric film of the present invention, a silicon substrate having a metal film made of a non-oxidizable noble metal formed on a surface thereof is prepared, and an evaluation object is formed on the metal film of the silicon substrate. Is formed. Next, a positive electrode made of copper is arranged in methyl alcohol facing the surface of the silicon substrate on which the high dielectric constant dielectric film is formed,
A negative voltage is applied to the silicon substrate and a positive voltage is applied to the positive electrode while the high-k dielectric film is irradiated with light. Thereafter, the state of copper deposition on the surface of the high dielectric constant dielectric film of the silicon substrate was observed. With the above configuration, if a pinhole exists in the high dielectric constant dielectric film formed on the silicon substrate, copper is deposited there.
【００１３】[0013]
【発明の実施の形態】以下この発明の実施の形態を図を
参照して説明する。図１は、この発明の実施の形態にお
ける誘電体膜の評価方法を説明するための説明図であ
る。この実施の形態では、次に示すようにして誘電体膜
の評価を行うようにした。図１に示すように、テフロン
などのフッ素樹脂からなる容器１０１中に、やはりテフ
ロンなどのフッ素樹脂からなるブロック台１０２を置
き、その中に金メッキされた負極となる下部電極１０３
を載置する。そして、この実施の形態では、シリコン基
板１０４表面上に膜厚５０ｎｍ程度に白金薄膜１１０形
成し、この上に、膜厚２００ｎｍ程度にチタン酸ストロ
ンチウム膜１０５を成膜した。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is an explanatory diagram for describing a method for evaluating a dielectric film according to an embodiment of the present invention. In this embodiment, the evaluation of the dielectric film is performed as follows. As shown in FIG. 1, a block base 102 also made of a fluororesin such as Teflon is placed in a container 101 made of a fluororesin such as Teflon, and a lower electrode 103 serving as a gold-plated negative electrode is placed therein.
Is placed. In this embodiment, a platinum thin film 110 is formed to a thickness of about 50 nm on the surface of the silicon substrate 104, and a strontium titanate film 105 is formed thereon to a thickness of about 200 nm.
【００１４】ここで、チタン酸ストロンチウム膜１０５
は、電子サイクロトロン共鳴により生成したプラズマを
用いたスパッタ法により成膜した。その、ＥＣＲスパッ
タ法によるチタン酸ストロンチウム膜を形成するスパッ
タ装置に関して説明する。用いるスパッタ装置は、図２
に示すように、まず、プラズマ室２０１を備え、そのプ
ラズマ室２０１内の所定の領域にＥＣＲ条件を満足する
磁界を形成するための磁気コイル２０２を備えている。
また、プラズマ室２０１は、石英などの誘電体で構成さ
れたマイクロ波導入窓２０１ａを介し、導波管２０３よ
りマイクロ波が導入されるようになっている。Here, the strontium titanate film 105
Was formed by a sputtering method using plasma generated by electron cyclotron resonance. A sputtering apparatus for forming a strontium titanate film by ECR sputtering will be described. The sputtering equipment used is shown in FIG.
As shown in FIG. 1, first, a plasma chamber 201 is provided, and a magnetic coil 202 for forming a magnetic field satisfying the ECR condition is provided in a predetermined region in the plasma chamber 201.
The microwave is introduced from the waveguide 203 into the plasma chamber 201 through a microwave introduction window 201a made of a dielectric material such as quartz.
【００１５】また、プラズマ室２０１はスパッタ室２１
０に連通し、そのスパッタ室２１０内において、プラズ
マ室２０１のプラズマ放出側に、チタン酸ストロンチウ
ムからなる筒状のターゲット２０４が、ターゲットホル
ダー２０４ａに保持されて配置されている。なお、ター
ゲット２０４は、円筒形状である必要はなく、多角形状
の筒となっていてもよく、また、一方方向に径が小さく
なっていくような形状としてもよい。このターゲット２
０４には、電源２０５により高周波電力（ＲＦ）が印加
できるように構成されている。そして、スパッタ室２１
０にはステージ２１１が配置され、このステージ２１１
上に処理対象の基板２１２が固定配置される。また、プ
ラズマ室２０１，スパッタ室２１０は、スパッタ室２１
０に連通する排気管２１３を介し、図示していない真空
排気手段により真空排気される真空容器を構成してい
る。Further, the plasma chamber 201 is
In the sputtering chamber 210, a cylindrical target 204 made of strontium titanate is disposed on the plasma emission side of the plasma chamber 201 in the sputtering chamber 210 while being held by a target holder 204 a. Note that the target 204 does not need to have a cylindrical shape, and may be a polygonal tube, or may have a shape whose diameter decreases in one direction. This target 2
04 is configured so that high frequency power (RF) can be applied by the power supply 205. And the sputtering chamber 21
0, a stage 211 is arranged.
A substrate 212 to be processed is fixedly disposed thereon. Further, the plasma chamber 201 and the sputtering chamber 210 are
A vacuum vessel is evacuated by an evacuation unit (not shown) through an evacuation pipe 213 communicating with the zero.
【００１６】そして、真空排気しながら、ガス導入管２
０６によりプラズマ室２０１内に所定流量でアルゴン
（Ａｒ）ガスを導入し、プラズマ室２０１内をたとえば
３×１０-4Ｔｏｒｒ程度の真空度とした状態で、磁気コ
イル２０２により、プラズマ室２０１内の適当な領域に
ＥＣＲ条件を満足する磁界（８７５ガウス）を形成す
る。この状態で、マイクロ波導入窓２０３に２．４５Ｇ
Ｈｚのマイクロ波を導入することで、プラズマ室２０１
内にＡｒガスのプラズマを生成する。その、磁界コイル
２０２により形成されている発散磁界により発生したプ
ラズマは、プラズマ流２２０となってステージ２１１方
向に流れていく。Then, the gas introduction pipe 2 is evacuated while evacuating.
In step 06, an argon (Ar) gas is introduced into the plasma chamber 201 at a predetermined flow rate, and the inside of the plasma chamber 201 is controlled by the magnetic coil 202 while the inside of the plasma chamber 201 is kept at a vacuum degree of, for example, about 3 × 10 -4 Torr. A magnetic field (875 gauss) that satisfies the ECR condition is formed in an appropriate region. In this state, 2.45 G is applied to the microwave introduction window 203.
Introducing microwaves of the frequency of
A plasma of Ar gas is generated therein. The plasma generated by the divergent magnetic field formed by the magnetic field coil 202 becomes a plasma flow 220 and flows toward the stage 211.
【００１７】このようにプラズマ流が生成された状態
で、電源２０５により交流（ＲＦ）の電圧を絶縁物であ
るターゲット２０４に印加することで、ターゲット２０
４近傍に電界が形成される。このことにより、プラズマ
流２２０中のターゲット２０４に近いところのイオン
が、その電界によりターゲット２０４に引き寄せられ
る。この引き寄せられたイオンにより、ターゲット２０
４がスパッタされ、それにより生成したスパッタ粒子
が、プラズマ流２２０の流れにのってステージ２１１方
向に流れていく。結果として、ターゲット２０４を構成
しているチタン酸ストロンチウムの膜が、基板２１２上
に堆積形成されることになる。In the state where the plasma flow is thus generated, an alternating current (RF) voltage is applied from the power source 205 to the target 204, which is an insulator, so that the target 20
An electric field is formed near 4. This causes ions in the plasma stream 220 near the target 204 to be attracted to the target 204 by the electric field. The attracted ions cause the target 20
4 is sputtered, and the sputter particles generated thereby flow toward the stage 211 along the flow of the plasma flow 220. As a result, a strontium titanate film constituting the target 204 is deposited and formed on the substrate 212.
【００１８】以上示したことにより、図１に示すよう
に、シリコン基板１０４表面の白金薄膜１１０上に、チ
タン酸ストロンチウム膜１０５が形成できる。そして、
それらをシリコン基板１０４裏面が下部電極１０３上に
接するように配置する。加えて、それらが埋没するよう
に、容器１０１内にメチルアルコール１０６を導入し、
かつ、そのメチルアルコール１０６内で、シリコン基板
１０４のチタン酸ストロンチウム膜１０５面に対向さ
せ、純銅からなる正極となる上部電極１０７を配置す
る。そして、以上に示した構成とし、電源１０８を用
い、下部電極１０３に負の電圧，上部電極１０７に正の
電圧を印加する。ここで、上部電極１０７のシリコン基
板１０４に対向している面に、例えば、直径１ｍｍ程度
の開口部を多数設けることで、チタン酸ストロンチウム
膜１０５表面に、光が当たった状態となるようにしてお
く。この評価方法においては、銅が析出するためには光
が必要となる。As described above, the strontium titanate film 105 can be formed on the platinum thin film 110 on the surface of the silicon substrate 104 as shown in FIG. And
They are arranged such that the back surface of the silicon substrate 104 is in contact with the lower electrode 103. In addition, methyl alcohol 106 is introduced into the container 101 so that they are buried,
An upper electrode 107 serving as a positive electrode made of pure copper is arranged in the methyl alcohol 106 so as to face the strontium titanate film 105 of the silicon substrate 104. Then, with the configuration described above, a negative voltage is applied to the lower electrode 103 and a positive voltage is applied to the upper electrode 107 using the power supply 108. Here, for example, a large number of openings having a diameter of about 1 mm are provided on the surface of the upper electrode 107 facing the silicon substrate 104 so that the surface of the strontium titanate film 105 is exposed to light. deep. In this evaluation method, light is required for copper to precipitate.
【００１９】このとき、この実施の形態では、チタン酸
ストロンチウム膜１０５の一部にピンホールなどの欠陥
が存在した場合、その箇所は下部の白金薄膜１１０表面
が露出している。従って、上部電極１０７とその白金薄
膜１１０が露出したピンホール箇所の間には電流が流れ
ることになり、上部電極１０７から溶出した銅がその箇
所に析出することになる。この析出した銅の位置とその
個数とが、欠陥の位置と個数とを示すことになり、チタ
ン酸ストロンチウム膜の成膜評価が容易にできる。な
お、この評価において、メチルアルコール１０６に、銅
以外の金属イオンが銅イオンに対して１／１００〜１／
１０を越えるような濃度で溶出しないようにしておくこ
とが必要である。すなわち、メチルアルコール１０６中
には、実質的に銅以外の金属イオンがない状態としてお
く。従って、下部電極１０３表面には金メッキを施すよ
うにしてある。金は、メチルアルコール中には殆ど溶け
ない。また、容器１０１やブロック第１０２には、フッ
素樹脂を用いるようにした。フッ素樹脂は、殆ど反応に
関与しない。At this time, in this embodiment, when a defect such as a pinhole is present in a part of the strontium titanate film 105, the surface of the lower platinum thin film 110 is exposed at that part. Therefore, a current flows between the upper electrode 107 and the pinhole where the platinum thin film 110 is exposed, and copper eluted from the upper electrode 107 is deposited at that location. The position and the number of the precipitated copper indicate the position and the number of the defects, and the film formation evaluation of the strontium titanate film can be easily performed. In this evaluation, metal ions other than copper were added to the methyl alcohol 106 at 1/100 to 1/100 of the copper ions.
It is necessary to avoid elution at a concentration exceeding 10. That is, there is substantially no metal ion other than copper in the methyl alcohol 106. Therefore, the surface of the lower electrode 103 is plated with gold. Gold hardly dissolves in methyl alcohol. The container 101 and the block 102 are made of a fluororesin. Fluororesins hardly participate in the reaction.
【００２０】そして、この実施の形態では、チタン酸ス
トロンチウム膜１０５の下層は、白金薄膜１１０である
ので、チタン酸ストロンチウム膜１０５を構成する酸素
が白金膜１１０と反応することがない。この結果、チタ
ン酸ストロンチウム膜１０５にピンホールがあれば、そ
の箇所は、白金膜１１０そのものの表面が露出した状態
となる。また、チタン酸ストロンチウム膜１０５におい
て、酸素のあまりない箇所ができることによる微小な導
通部分が発生することがないので、ピンホールがないに
もかかわらす、銅が析出してしまうということがない。In this embodiment, since the lower layer of the strontium titanate film 105 is the platinum thin film 110, oxygen constituting the strontium titanate film 105 does not react with the platinum film 110. As a result, if there is a pinhole in the strontium titanate film 105, the portion is in a state where the surface of the platinum film 110 itself is exposed. In addition, since there is no generation of a minute conductive portion due to the formation of a portion where there is not much oxygen in the strontium titanate film 105, copper is not deposited even though there is no pinhole.
【００２１】すなわち、従来では、評価対象のチタン酸
ストロンチウム膜の下層は、シリコン基板であった。こ
のため、上述したように評価のために電圧が印加される
と、欠陥箇所などに過電流が流れる際に、次に示す反応
が起こるものと考えられる。例えば、チタン酸ストロン
チウム膜を構成している酸素と下層のシリコンとが反応
し、ピンホール箇所のシリコン露出面にシリコン酸化膜
が形成される場合が考えられる。このように、ピンホー
ル箇所のシリコン面にシリコン酸化膜が形成されると、
ピンホールがあっても評価時に電流が流れず、銅が析出
することがない。この実施の形態では下層に白金を備え
るようにしたので、そのような不都合な界面反応が、抑
制できるようになったものと考えられる。That is, conventionally, the lower layer of the strontium titanate film to be evaluated was a silicon substrate. For this reason, when a voltage is applied for evaluation as described above, it is considered that the following reaction occurs when an overcurrent flows to a defective portion or the like. For example, it is conceivable that the oxygen constituting the strontium titanate film reacts with the underlying silicon to form a silicon oxide film on the exposed silicon surface at the pinhole. Thus, when a silicon oxide film is formed on the silicon surface at the pinhole,
Even if there is a pinhole, no current flows at the time of evaluation, and copper does not precipitate. In this embodiment, since platinum is provided in the lower layer, it is considered that such an undesired interface reaction can be suppressed.
【００２２】以上示したように、この実施の形態によれ
ば、チタン酸ストロンチウム膜の評価において、シリコ
ン基板上に白金薄膜を介してチタン酸ストロンチウム膜
を成膜するようにしたので、適正な欠陥評価が行えるよ
うになった。また、上述では、白金薄膜を備えるように
したが、これに限るものではない。酸素などと化学反応
をほとんど起こさない導電材料を用いればよく、例え
ば、金薄膜を用いるようにしても良い。As described above, according to this embodiment, in the evaluation of the strontium titanate film, the strontium titanate film is formed on the silicon substrate via the platinum thin film. Evaluation can be performed. In the above description, the platinum thin film is provided, but the present invention is not limited to this. A conductive material that hardly causes a chemical reaction with oxygen or the like may be used. For example, a gold thin film may be used.
【００２３】ところで、上述では、白金薄膜の厚さを５
０ｎｍとしたが、これに限るものではなく、白金薄膜の
厚さを２００ｎｍとし、この上に形成するチタン酸スト
ロンチウム膜の厚さを８０ｎｍとした場合においても、
適正な評価が行えた。また、上述した理由により、この
実施の形態による誘電体膜の評価方法は、チタン酸スト
ロンチウム膜に限るものではなく、例えば、チタン酸バ
リウム・ストロンチウム（ＢａＳｒＴｉＯ3 ）などの高
誘電率誘電体薄膜の評価にも適用できる。なお、上述で
は、上部電極に設けた孔により、高誘電率誘電体薄膜表
面に光を照射した状態となるようにしたが、専用の照明
を設けて、形成されている高誘電率誘電体薄膜全域に光
が照射できる状態にしてもよい。In the above description, the thickness of the platinum thin film is set to 5
However, the thickness is not limited to 0 nm. Even when the thickness of the platinum thin film is 200 nm and the thickness of the strontium titanate film formed thereon is 80 nm,
Appropriate evaluation was performed. Further, for the above-described reason, the method for evaluating a dielectric film according to this embodiment is not limited to the strontium titanate film, but may be, for example, a high dielectric constant thin film such as barium strontium titanate (BaSrTiO 3 ). Applicable to evaluation. In the above description, the surface of the high-dielectric-constant dielectric thin film is illuminated with light by the hole provided in the upper electrode. The entire area may be set to a state where light can be irradiated.
【００２４】[0024]
【発明の効果】以上説明したように、この発明では、表
面に例えば白金や金などの非酸化性貴金属からなる金属
膜が形成されたシリコン基板を用意し、このシリコン基
板の金属膜上に評価対象となる、例えば、チタン酸スト
ロンチウムなどの高誘電率誘電体膜を形成する。次い
で、メチルアルコール中でそのシリコン基板の高誘電率
誘電体膜の形成面に対向して銅からなる正極を配置し、
高誘電率誘電体膜に光を照射した状態でシリコン基板に
負の電圧，正極に正の電圧を印加する。そして、その後
で、シリコン基板の高誘電率誘電体膜表面における銅の
析出状態を観察するようにした。以上のように構成した
ので、シリコン基板上に形成された高誘電率誘電体膜に
ピンホールが存在すると、そのピンホール部には、下層
の金属膜表面が露出しているので、そこには銅が析出す
ることになる。従って、その銅の析出状態を観察すれ
ば、形成されている高誘電率誘電体膜のピンホールの有
無が確認できる。そして、高誘電率誘電体膜の下層に
は、非酸化性金属からなる金属膜を配置するようにした
ので、この発明によれば、形成された高誘電率誘電体膜
のピンホール部に銅が析出しないという状態を抑制でき
るようになる。この結果、チタン酸ストロンチウムなど
の高誘電率誘電体膜の成膜評価をより簡便により精度良
く行えるようになる。As described above, according to the present invention, a silicon substrate having a metal film formed of a non-oxidizing noble metal such as platinum or gold on its surface is prepared, and an evaluation is performed on the metal film of the silicon substrate. For example, a high dielectric constant dielectric film such as strontium titanate is formed. Next, a positive electrode made of copper is arranged in methyl alcohol facing the surface of the silicon substrate on which the high dielectric constant dielectric film is formed,
A negative voltage is applied to the silicon substrate and a positive voltage is applied to the positive electrode while the high-k dielectric film is irradiated with light. Thereafter, the state of copper deposition on the surface of the high dielectric constant dielectric film of the silicon substrate was observed. With the above configuration, if there is a pinhole in the high dielectric constant dielectric film formed on the silicon substrate, the lower metal film surface is exposed in the pinhole, Copper will be deposited. Therefore, by observing the copper deposition state, the presence or absence of pinholes in the formed high dielectric constant dielectric film can be confirmed. Since a metal film made of a non-oxidizable metal is arranged below the high dielectric constant dielectric film, according to the present invention, the copper film is formed in the pinhole portion of the formed high dielectric constant dielectric film. Can be suppressed. As a result, the film formation of a high dielectric constant dielectric film such as strontium titanate can be more simply and accurately evaluated.
【図１】 この発明の実施の形態における誘電体膜の評
価方法を説明するための説明図である。FIG. 1 is an explanatory diagram for explaining a method for evaluating a dielectric film according to an embodiment of the present invention.
【図２】 チタン酸ストロンチウム膜を成膜するＥＣＲ
スパッタ装置の構成を示す構成図である。FIG. 2 ECR for forming a strontium titanate film
FIG. 2 is a configuration diagram illustrating a configuration of a sputtering apparatus.
【図３】 非接触式のＩＣカードに用いられている集積
回路の構成を示す断面図である。FIG. 3 is a cross-sectional view showing a configuration of an integrated circuit used in a non-contact type IC card.
【図４】 非接触式のＩＣカードの概略的な構成を示す
平面図である。FIG. 4 is a plan view showing a schematic configuration of a non-contact type IC card.
【図５】 従来よりある誘電体膜の評価方法を説明する
ための説明図である。FIG. 5 is an explanatory diagram for explaining a conventional dielectric film evaluation method.
１０１…容器、１０２…ブロック台、１０３…下部電
極、１０４…シリコン基板、１０５…チタン酸ストロン
チウム膜、１０６…メチルアルコール、１０７…上部電
極、１０８…電源、１１０…白金薄膜。101: container, 102: block base, 103: lower electrode, 104: silicon substrate, 105: strontium titanate film, 106: methyl alcohol, 107: upper electrode, 108: power supply, 110: platinum thin film.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小川 重男 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 前田 正彦 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 Ｆターム(参考） 2G060 AA09 AA20 AE02 AF02 AG11 EB08 HA01 HE01 HE05 KA12 4G047 CA05 CA07 CB04 CC02 CD02 4M106 AA01 AA12 BA12 BA14 BA20 CA45 DH04 DH11 5E082 BB10 BC40 FG03 FG26 FG42 MM01 MM04 MM31 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Shigeo Ogawa 3-19-2 Nishi-Shinjuku, Shinjuku-ku, Tokyo Japan Telegraph and Telephone Corporation (72) Inventor Masahiko Maeda 3- 19-2, Nishi-Shinjuku, Shinjuku-ku, Tokyo No. Nippon Telegraph and Telephone Corporation F-term (reference) 2G060 AA09 AA20 AE02 AF02 AG11 EB08 HA01 HE01 HE05 KA12 4G047 CA05 CA07 CB04 CC02 CD02 4M106 AA01 AA12 BA12 BA14 BA20 CA45 DH04 DH11 5E082 BB10 BC40 FG03 MM01 FG26
Claims (4)
形成されたシリコン基板を用意する第１の工程と、 前記シリコン基板の前記金属膜上に評価対象の高誘電率
誘電体膜を形成する第２の工程と、 メチルアルコール中で前記シリコン基板の高誘電率誘電
体膜の形成面に対向して銅からなる正極を配置し、前記
高誘電率誘電体膜に光を照射した状態で前記シリコン基
板に負の電圧，前記正極に正の電圧を印加する第３の工
程と、 前記シリコン基板の前記高誘電率誘電体膜表面における
銅の析出状態を観察する第４の工程とを備えたことを特
徴とする誘電体膜の評価方法。A first step of preparing a silicon substrate having a metal film made of a non-oxidizing noble metal formed on a surface thereof; and forming a high dielectric constant dielectric film to be evaluated on the metal film of the silicon substrate. A second step of: placing a positive electrode made of copper in methyl alcohol, facing the surface of the silicon substrate on which the high dielectric constant dielectric film is formed, and irradiating the high dielectric constant dielectric film with light; A third step of applying a negative voltage to the silicon substrate and a positive voltage to the positive electrode; and a fourth step of observing a state of copper deposition on the surface of the high dielectric constant dielectric film of the silicon substrate. A method for evaluating a dielectric film.
いて、 前記金属膜は、金もしくは白金からなることを特徴とす
る誘電体膜の評価方法。2. The method for evaluating a dielectric film according to claim 1, wherein the metal film is made of gold or platinum.
方法において、 前記高誘電率誘電体膜は、少なくともチタンとストロン
チウムと酸素とから構成されていることを特徴とする誘
電体膜の評価方法。3. The method for evaluating a dielectric film according to claim 1, wherein the high dielectric constant dielectric film is composed of at least titanium, strontium, and oxygen. Evaluation method.
いて、 前記高誘電率誘電体膜は、ＳｒＴｉＯ3 からなる膜であ
ることを特徴とする誘電体膜の評価方法。4. The method for evaluating a dielectric film according to claim 3, wherein said high dielectric constant dielectric film is a film made of SrTiO 3 .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10209240A JP2000040726A (en) | 1998-07-24 | 1998-07-24 | Evaluating method of dielectric film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10209240A JP2000040726A (en) | 1998-07-24 | 1998-07-24 | Evaluating method of dielectric film |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000040726A true JP2000040726A (en) | 2000-02-08 |
Family
ID=16569690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10209240A Pending JP2000040726A (en) | 1998-07-24 | 1998-07-24 | Evaluating method of dielectric film |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000040726A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003065990A (en) * | 2001-08-27 | 2003-03-05 | Denso Corp | Gas sensor and its fabricating method |
| JP2009541754A (en) * | 2006-06-30 | 2009-11-26 | アイエムアイ インテリジェント メディカル インプランツ アクチエンゲゼルシャフト | Apparatus and method for inspecting imperviousness of moisture-proof layer for implant |
| WO2015159367A1 (en) * | 2014-04-15 | 2015-10-22 | 日立化成株式会社 | Permeability evaluation method |
| JP2016219576A (en) * | 2015-05-19 | 2016-12-22 | 日立化成株式会社 | Permeability evaluation method |
-
1998
- 1998-07-24 JP JP10209240A patent/JP2000040726A/en active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003065990A (en) * | 2001-08-27 | 2003-03-05 | Denso Corp | Gas sensor and its fabricating method |
| JP2009541754A (en) * | 2006-06-30 | 2009-11-26 | アイエムアイ インテリジェント メディカル インプランツ アクチエンゲゼルシャフト | Apparatus and method for inspecting imperviousness of moisture-proof layer for implant |
| WO2015159367A1 (en) * | 2014-04-15 | 2015-10-22 | 日立化成株式会社 | Permeability evaluation method |
| CN106170693A (en) * | 2014-04-15 | 2016-11-30 | 日立化成株式会社 | Permeability evaluation methodology |
| US20170038324A1 (en) * | 2014-04-15 | 2017-02-09 | Hitachi Chemical Co., Ltd. | Permeability evaluation method |
| JPWO2015159367A1 (en) * | 2014-04-15 | 2017-04-13 | 日立化成株式会社 | Permeability evaluation method |
| TWI669503B (en) * | 2014-04-15 | 2019-08-21 | 日商日立化成股份有限公司 | Permeability evaluation method |
| CN106170693B (en) * | 2014-04-15 | 2020-03-03 | 日立化成株式会社 | Method for evaluating permeability |
| US10598622B2 (en) | 2014-04-15 | 2020-03-24 | Hitachi Chemical Company, Ltd. | Permeability evaluation method |
| JP2016219576A (en) * | 2015-05-19 | 2016-12-22 | 日立化成株式会社 | Permeability evaluation method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI249182B (en) | Semiconductor device | |
| US5801098A (en) | Method of decreasing resistivity in an electrically conductive layer | |
| KR0167570B1 (en) | Method of forming dielectric film for semiconductor device | |
| US5716871A (en) | Semiconductor device and method of forming the same | |
| JPH09106898A (en) | Plasma cvd device, plasma processor, and plasma cvd method | |
| KR20010062842A (en) | Method of forming metal electrodes | |
| KR20060086988A (en) | Method and apparatus for improving side wall coverage during sputtering in chambers with inductively coupled plasma | |
| WO2009042458A1 (en) | Electrical contacts for integrated circuits and methods of forming using gas cluster ion beam processing | |
| JPH11238861A (en) | Thin film capacitor and manufacture thereof | |
| EP0747502B1 (en) | Improved adhesion layer for tungsten deposition | |
| US6500315B1 (en) | Method and apparatus for forming a layer on a substrate | |
| KR20140020203A (en) | Method for forming cu wiring and storage medium | |
| US6451179B1 (en) | Method and apparatus for enhancing sidewall coverage during sputtering in a chamber having an inductively coupled plasma | |
| JPS63194326A (en) | Manufacture of semiconductor device | |
| JPH11168090A (en) | Semiconductor manufacturing method | |
| JP2000040726A (en) | Evaluating method of dielectric film | |
| US7129161B2 (en) | Depositing a tantalum film | |
| KR100678640B1 (en) | Semiconductor integrated circuit device having mim capacitor and fabrication method thereof | |
| US10991881B2 (en) | Method for controlling the forming voltage in resistive random access memory devices | |
| TWI244138B (en) | Method of manufacturing amorphous metal oxide film and methods of manufacturing capacitance element having amorphous metal oxide film and semiconductor device | |
| US6281116B1 (en) | Method of manufacturing a semiconductor device | |
| KR19990067218A (en) | Antifuse Structure and Manufacturing Method Thereof | |
| JPH1180965A (en) | Formation of thin film, thin film forming device and plasma treating device | |
| WO1999053114A1 (en) | Continuous process for sputtering tantalum nitride films | |
| US8691709B2 (en) | Method of forming metal carbide barrier layers for fluorocarbon films |