JP2000039606A - Liquid crystal display device - Google Patents

Abstract

PROBLEM TO BE SOLVED: To make the contact boundary of liquid crystals and substrates planate, to suppress the disturbance in alignment, to prevent adverse influence on electric characteristics and to improve a display grade by removing a planate insulating film only in the upper part in the channel regions of thin-film transistors(TFTs). SOLUTION: The lower substrate 10 and the upper substrate 20 are arranged to face each other via a fine spacing assured by spacers 70 and peripheral edge sealing materials 80. The substrates are bonded by the sealing materials 80 at the peripheral edge and the liquid crystals 60 are hermetically sealed in the fine spacing thereof. The pixel TFTs 30 which are pixel switching elements and the driver TFTs 40 constituting peripheral drivers for driving the pixel parts at the peripheral edges are formed on the lower substrate 10. The planate insulating film 50 consisting of an acrylic resin is formed on the TFTs 30, 40 over the entire area exclusive of the parts above the pixels TFTs 30 and driver TFTs 40. The regions where the planate insulating film 50 is removed are the regions narrower than all the driver TFTs 40 while including all of the regions of the pixel TFTs 30 and the regions above the channel regions of the driver TFTs 40.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、垂直配向型の液晶
表示装置（ＬＣＤ）に関する。The present invention relates to a vertical alignment type liquid crystal display (LCD).

【０００２】[0002]

【従来の技術】近年、ＬＣＤ、有機エレクトロルミネッ
センス（ＥＬ）ディスプレイ、プラズマディスプレイ
等、のフラットパネルディスプレイの開発が盛んに行わ
れ、実用化が進められている。中でも、ＬＣＤは薄型、
低消費電力などの点で優れており、既にＯＡ機器、ＡＶ
機器の分野で主流となっている。特に、各画素に画素情
報の書き換えタイミングを制御するスイッチング素子と
してＴＦＴを配したアクティブマトリクス型ＬＣＤは、
大画面、高精細の動画表示が可能となるため、各種テレ
ビジョン、パーソナルコンピュータ、更には、携帯コン
ピュータ、デジタルスチルカメラ、ビデオカメラ等のモ
ニターに多く用いられている。2. Description of the Related Art In recent years, flat panel displays such as LCDs, organic electroluminescence (EL) displays, and plasma displays have been actively developed and put to practical use. Among them, LCD is thin,
Excellent in terms of low power consumption, etc.
It has become mainstream in the field of equipment. In particular, an active matrix type LCD in which a TFT is arranged in each pixel as a switching element for controlling the timing of rewriting pixel information,
Since a large screen and high-definition moving image can be displayed, it is widely used for various televisions, personal computers, and monitors of portable computers, digital still cameras, video cameras, and the like.

【０００３】図５は、ＬＣＤの一部断面図である。下側
基板（１００）と上側基板（１１０）とが、スペーサ
（１６０）と周縁シール材（１７０）により細隙を確保
して対向配置され、周縁のシール材（１７０）により貼
り合わされ、その細隙には液晶（１５０）が密封されて
いる。下側基板（１００）上には、画素スイッチング素
子である画素ＴＦＴ（１２０）、及び、周縁部に画素部
を駆動する周辺ドライバーを構成するドライバーＴＦＴ
（１３０）が形成され、これらＴＦＴ（１２０，１３
０）を覆う全面にはアクリル樹脂等の平坦化絶縁膜（１
４０）が形成されている。FIG. 5 is a partial sectional view of an LCD. The lower substrate (100) and the upper substrate (110) are arranged facing each other with a small gap secured by the spacer (160) and the peripheral sealing material (170), and are bonded together by the peripheral sealing material (170). Liquid crystal (150) is sealed in the gap. On the lower substrate (100), a pixel TFT (120) which is a pixel switching element, and a driver TFT which constitutes a peripheral driver for driving a pixel portion at a peripheral portion
(130) are formed, and these TFTs (120, 13)
0) on the entire surface to cover the flattening insulating film (1) such as acrylic resin.
40) are formed.

【０００４】図６は、ＴＦＴ（１２０，１３０）の断面
図である。基板（１００）上に、Ｃｒ、Ｔｉ、Ｔａ等か
らなるＴＦＴのゲート電極（１０１）が形成され、これ
を覆ってゲート絶縁膜（１０２）が形成されている。ゲ
ート絶縁膜（１０２）上には、ｐ−Ｓｉ膜（１０３）
が、ゲート電極（１０１）の上方を通過するように、Ｔ
ＦＴの島状に形成されている。ｐ−Ｓｉ膜（１０３）
は、ゲート電極（１０１）の直上領域がノンドープのチ
ャンネル領域（ＣＨ）とされ、チャンネル領域（ＣＨ）
の両側は、燐等のＮ型不純物が低濃度にドーピングされ
た低濃度領域（ＬＤ）、更にその外側は、同じ不純物が
高濃度にドーピングされたソース領域（Ｓ）及びドレイ
ン領域（Ｄ）となっており、ＬＤＤ（lightly doped dr
ain）構造とされている。FIG. 6 is a sectional view of a TFT (120, 130). A gate electrode (101) of a TFT made of Cr, Ti, Ta or the like is formed on a substrate (100), and a gate insulating film (102) is formed to cover the gate electrode. On the gate insulating film (102), a p-Si film (103)
Is so as to pass above the gate electrode (101).
It is formed in the shape of an FT island. p-Si film (103)
Is that the region immediately above the gate electrode (101) is a non-doped channel region (CH), and the channel region (CH)
On both sides are a lightly doped region (LD) doped with an N-type impurity such as phosphorus at a low concentration, and further outside are a source region (S) and a drain region (D) doped with the same impurity at a high concentration. LDD (lightly doped dr)
ain) structure.

【０００５】チャンネル領域（ＣＨ）の上には、低濃度
領域（ＬＤ）を形成する際に、イオン注入時のマスクと
して用いられた注入ストッパー（１０４）が残されてい
る。このようなｐ−Ｓｉ膜（１０３）を覆ってシリコン
窒化膜、シリコン酸化膜等の層間絶縁膜（１０５）が形
成され、層間絶縁膜（１０５）上にはＡｌ／Ｍｏ等のド
レイン電極（１０７）及びソース電極（１０６）が形成
され、各々層間絶縁膜（１０５）に開口されたコンタク
トホールを介して、ｐ−Ｓｉ膜（１０３）のドレイン領
域（Ｄ）及びソース領域（Ｓ）に接続され、ＴＦＴとな
っている。このＴＦＴを覆って、アクリル樹脂等の平坦
化絶縁膜（１０８）が形成されている。[0005] Above the channel region (CH), an implantation stopper (104) used as a mask for ion implantation when forming the low concentration region (LD) is left. An interlayer insulating film (105) such as a silicon nitride film or a silicon oxide film is formed to cover such a p-Si film (103), and a drain electrode (107) of Al / Mo or the like is formed on the interlayer insulating film (105). ) And a source electrode (106) are formed and connected to the drain region (D) and the source region (S) of the p-Si film (103) through contact holes opened in the interlayer insulating film (105), respectively. , TFT. A flattening insulating film (108) such as an acrylic resin is formed so as to cover the TFT.

【０００６】以上のＴＦＴは、図４における画素ＴＦＴ
（１２０）とドライバーＴＦＴ（１３０）とで同一構造
となっているが、チャンネルサイズは画素ＴＦＴ（１２
０）が小さく、ドライバーＴＦＴ（１３０）が大きい。
また、画素部では、更に、平坦化絶縁膜（１０８）上に
ＩＴＯ（indium tin oxide）、あるいは、Ａｌからなる
液晶駆動用の画素電極（不図示）が形成され、平坦化絶
縁膜（１０８）に開口されたコンタクトホールを介して
ソース電極（１０６）に接続される構造となる。The above TFT is a pixel TFT shown in FIG.
(120) and the driver TFT (130) have the same structure, but the channel size is the pixel TFT (12).
0) is small, and the driver TFT (130) is large.
In the pixel portion, a liquid crystal driving pixel electrode (not shown) made of ITO (indium tin oxide) or Al is further formed on the flattening insulating film (108). The structure is such that it is connected to the source electrode (106) through a contact hole opened at the end.

【０００７】ここに挙げたＬＣＤにおける特徴は、ＴＦ
Ｔとしてｐ−ＳｉＴＦＴを用いることにより、ドライバ
ーを下側基板（１００）上に内蔵形成したドライバー内
蔵型であることと、ｐ−ＳｉＴＦＴである画素ＴＦＴ
（１２０）の小型化、高速化に伴い、画素サイズを小さ
くした高精細型において、液晶（１５０）との接触面を
平坦化するために、平坦化絶縁膜（１４０）を設け、こ
れにより、配向の微少な乱れも防いだことである。The feature of the LCD mentioned here is TF
By using a p-Si TFT as T, a driver built-in type having a driver built-in on the lower substrate (100) and a pixel TFT being a p-Si TFT
With the miniaturization and high speed of (120), in a high definition type with a reduced pixel size, a flattening insulating film (140) is provided in order to flatten the contact surface with the liquid crystal (150). That is, slight disturbance of the orientation was prevented.

【０００８】[0008]

【発明が解決しようとする課題】しかしながら、図５及
び図６に示すＬＣＤにおいては、平坦化絶縁膜（１４
０，１０８）を設けたことにより、ＴＦＴの閾値電圧が
変動するという問題を招いた。画素ＴＦＴ（１２０）の
閾値が変動すると、液晶へ印加される電圧も変化するの
で輝度やコントラスト比が低下する。また、ドライバー
ＴＦＴ（１３０）は、ＣＭＯＳ構造が採られ、高速のロ
ジック回路を構成するが、閾値が変動すると、誤動作を
起こしてしまう。このような問題は、特に水分がある時
に顕著になり、ＴＦＴ（１２０，１３０）の上方の平坦
化絶縁膜（１０８）に分極が起こった場合、このように
生じた電荷によるバックチャンネル効果が原因である考
えられる。しかしながら、平坦化絶縁膜（１４０，１０
８）は、上述の役割を果たすため、これを除去すること
はできない。However, in the LCD shown in FIGS. 5 and 6, the planarization insulating film (14
0, 108), the threshold voltage of the TFT fluctuates. When the threshold value of the pixel TFT (120) changes, the voltage applied to the liquid crystal also changes, so that the luminance and the contrast ratio decrease. The driver TFT (130) has a CMOS structure and constitutes a high-speed logic circuit. However, if the threshold value fluctuates, a malfunction occurs. Such a problem becomes remarkable especially when there is moisture. When polarization occurs in the flattening insulating film (108) above the TFTs (120, 130), the back channel effect due to the generated charges is caused. It is considered to be. However, the planarization insulating film (140, 10
8) plays the role described above and cannot be removed.

【０００９】[0009]

【課題を解決するための手段】本発明はこの課題を解決
するために成され、液晶駆動用の画素電極、画素電極を
駆動する第１の薄膜トランジスタ、第１の薄膜トランジ
スタを駆動する第２の薄膜トランジスタ、及び画素電極
を平坦化する平坦化絶縁膜が形成された基板と、対向基
板とが、スペーサ及び周縁シール材により支持された細
隙をもって貼り合わされ、細隙に液晶が封入されてなる
液晶表示装置において、前記平坦化絶縁膜は、前記第１
の薄膜トランジスタの領域上方及び前記第２の薄膜トラ
ンジスタのチャンネル領域上方を除く領域に形成されて
いる構成である。SUMMARY OF THE INVENTION The present invention has been made to solve this problem, and comprises a pixel electrode for driving a liquid crystal, a first thin film transistor for driving the pixel electrode, and a second thin film transistor for driving the first thin film transistor. And a substrate on which a planarizing insulating film for planarizing the pixel electrode is formed, and a counter substrate are bonded together with a gap supported by a spacer and a peripheral sealing material, and a liquid crystal is sealed in the gap. In the apparatus, the planarization insulating film is formed by the first insulating film.
In the region excluding the region above the thin film transistor and the channel region of the second thin film transistor.

【００１０】これにより、平坦化絶縁膜により配向の乱
れを抑えながら、平坦化絶縁膜が第１の薄膜トランジス
タの電気特性に悪影響を及ぼして表示特性を悪化させる
ことを防ぐとともに、第２の薄膜トランジスタの電気特
性に悪影響を及ぼして誤動作を招くことが防がれる。[0010] Thus, while the disorder of the orientation is suppressed by the flattening insulating film, the flattening insulating film does not adversely affect the electric characteristics of the first thin film transistor and deteriorates the display characteristics. This prevents the electrical characteristics from being adversely affected and causing a malfunction.

【００１１】[0011]

【発明の実施の形態】図１は、本発明の実施の形態にか
かるＬＣＤの一部断面図である。下側基板（１０）と上
側基板（２０）とが、スペーサ（７０）と周縁シール材
（８０）により細隙を確保して対向配置され、周縁のシ
ール材（８０）により貼り合わされ、その細隙には液晶
（６０）が密封されている。下側基板（１０）上には、
画素スイッチング素子である画素ＴＦＴ（３０）、及
び、周縁部に画素部を駆動する周辺ドライバーを構成す
るドライバーＴＦＴ（４０）が形成され、これらＴＦＴ
（３０，４０）上には、画素ＴＦＴ（３０）の上方及び
ドライバーＴＦＴ（４０）の上方を除く全域にアクリル
樹脂等の平坦化絶縁膜（５０）が形成されている。FIG. 1 is a partial sectional view of an LCD according to an embodiment of the present invention. The lower substrate (10) and the upper substrate (20) are arranged facing each other with a small gap secured by the spacer (70) and the peripheral sealing material (80), and are bonded together by the peripheral sealing material (80). Liquid crystal (60) is sealed in the gap. On the lower substrate (10),
A pixel TFT (30), which is a pixel switching element, and a driver TFT (40) constituting a peripheral driver for driving the pixel portion are formed on the periphery, and these TFTs are formed.
On (30, 40), a flattening insulating film (50) of acrylic resin or the like is formed over the entire area except above the pixel TFT (30) and above the driver TFT (40).

【００１２】図２は、画素ＴＦＴ（３０）の詳細断面図
である。基板（１０）上に、Ｃｒ、Ｔｉ、Ｔａ等からな
るＴＦＴのゲート電極（１１）が形成され、これを覆っ
てゲート絶縁膜（１２）が形成されている。ゲート絶縁
膜（１２）上には、ｐ−Ｓｉ膜（１３）が、ゲート電極
（１１）の上方を通過するように、ＴＦＴの島状に形成
されている。ｐ−Ｓｉ膜（１３）は、ゲート電極（１
１）の直上領域がノンドープのチャンネル領域（ＣＨ）
とされ、チャンネル領域（ＣＨ）の両側は、燐等のＮ型
不純物が低濃度にドーピングされた低濃度領域（Ｌ
Ｄ）、更にその外側は、同じ不純物が高濃度にドーピン
グされたソース領域（Ｓ）及びドレイン領域（Ｄ）とな
っており、ＬＤＤ（ligh tly doped drain）構造とされ
ている。FIG. 2 is a detailed sectional view of the pixel TFT (30). A gate electrode (11) of a TFT made of Cr, Ti, Ta or the like is formed on a substrate (10), and a gate insulating film (12) is formed to cover the gate electrode (11). On the gate insulating film (12), a p-Si film (13) is formed in a TFT island shape so as to pass above the gate electrode (11). The p-Si film (13) is formed on the gate electrode (1).
The region immediately above 1) is a non-doped channel region (CH)
On both sides of the channel region (CH), a low-concentration region (L
D) and further outside thereof are a source region (S) and a drain region (D) doped with the same impurity at a high concentration, and have an LDD (lightly doped drain) structure.

【００１３】チャンネル領域（ＣＨ）の上には、低濃度
領域（ＬＤ）を形成する際に、イオン注入時のマスクと
して用いられた注入ストッパー（１４）が残されてい
る。このようなｐ−Ｓｉ膜（１３）を覆ってシリコン窒
化膜、シリコン酸化膜等の層間絶縁膜（１５）が形成さ
れ、層間絶縁膜（１５）上にはＡｌ／Ｍｏ等からなるＴ
ＦＴのドレイン電極（１７）及びソース電極（１６）が
形成され、各々層間絶縁膜（１５）に開口されたコンタ
クトホールを介して、ｐ−Ｓｉ膜（１３）のドレイン領
域（Ｄ）及びソース領域（Ｓ）に接続され、ＴＦＴとな
っている。更に、層間絶縁膜（１５）上には、画素ＴＦ
Ｔ（３０）を除く領域にアクリル樹脂等の平坦化絶縁膜
（１８）が形成されている。平坦化絶縁膜（１８）上に
は、ＩＴＯ（indium tin oxide）、あるいは、Ａｌから
なる液晶駆動用の画素電極（１９）が形成され、ソース
電極（１６）に接続される構造となる。On the channel region (CH), an implantation stopper (14) used as a mask for ion implantation when forming the low concentration region (LD) is left. An interlayer insulating film (15) such as a silicon nitride film or a silicon oxide film is formed so as to cover the p-Si film (13), and a T layer made of Al / Mo or the like is formed on the interlayer insulating film (15).
A drain electrode (17) and a source electrode (16) of the FT are formed, and a drain region (D) and a source region of the p-Si film (13) are respectively formed through contact holes opened in the interlayer insulating film (15). (S) to form a TFT. Further, the pixel TF is formed on the interlayer insulating film (15).
A flattening insulating film (18) such as an acrylic resin is formed in a region excluding T (30). On the planarization insulating film (18), a liquid crystal driving pixel electrode (19) made of ITO (indium tin oxide) or Al is formed, and has a structure connected to the source electrode (16).

【００１４】図３は、ドライバーＴＦＴ（４０）の詳細
断面図である。図２の画素ＴＦＴ（３０）と異なるの
は、平坦化絶縁膜（１８）が、チャンネル領域（ＣＨ）
の上方を除く、ＴＦＴのソース電極（１６）及びドレイ
ン電極（１７）の上にも存在し、かつ、画素電極（１
９）が存在しない点である。なお、平坦化絶縁膜（１
８）は、画素ＴＦＴ（３０）とドライバーＴＦＴ（４
０）とで同一の膜である。FIG. 3 is a detailed sectional view of the driver TFT (40). The difference from the pixel TFT (30) in FIG. 2 is that the planarizing insulating film (18) is
Excluding above the pixel electrode (1), also on the source electrode (16) and the drain electrode (17) of the TFT.
9) does not exist. Note that the planarization insulating film (1
8) includes a pixel TFT (30) and a driver TFT (4).
0) and the same film.

【００１５】図４に、平坦化絶縁膜の有無と、各場合に
おける閾値電圧の変動との関係を示す。いずれの場合
も、加湿下における測定結果である。図から、平坦化絶
縁膜が有る場合よりも、平坦化絶縁膜が無い場合の方
が、閾値の変動が小さいことが分かる。FIG. 4 shows the relationship between the presence or absence of the planarizing insulating film and the variation of the threshold voltage in each case. In each case, it is a measurement result under humidification. From the figure, it can be seen that the change in the threshold value is smaller when there is no flattening insulating film than when there is a flattening insulating film.

【００１６】しかしながら、前述の如く、平坦化絶縁膜
（５０，１８）の役割を鑑みると、これを除去すること
はできない。However, as described above, in view of the role of the planarizing insulating film (50, 18), it cannot be removed.

【００１７】そこで本発明では、図１、図２及び図３に
示すように、ＴＦＴ（３０，４０）上の平坦化絶縁膜
（５０，１８）は、ＴＦＴ（３０，４０）の全てを覆う
ことなく、画素ＴＦＴ（３０）の上、及び、ドライバー
ＴＦＴ（４０）の少なくともチャンネル領域（ＣＨ）を
除くほぼ全域に設けられている。ＴＦＴの電気特性に主
として影響を及ぼすのは、ｐ−Ｓｉ膜（１３）のチャン
ネル領域（ＣＨ）であるため、特に、チャンネル領域
（ＣＨ）上方を少なくとも除く領域に平坦化絶縁膜（５
０，１８）を設けることで、平坦化絶縁膜（５０，１
８）の役割を十分に果たしながら、かつ、平坦化絶縁膜
（５０，１８）がＴＦＴの電気特性に悪影響を及ぼすこ
とを防ぐことができる。Therefore, in the present invention, as shown in FIGS. 1, 2 and 3, the flattening insulating film (50, 18) on the TFT (30, 40) covers all of the TFT (30, 40). Without being provided, it is provided on the pixel TFT (30) and almost all of the driver TFT (40) except at least the channel region (CH). Since the channel region (CH) of the p-Si film (13) mainly affects the electrical characteristics of the TFT, the planarization insulating film (5) is formed particularly in a region except at least above the channel region (CH).
0, 18), the planarization insulating film (50, 1) is provided.
8) While sufficiently fulfilling the role of the above, it is possible to prevent the flattening insulating film (50, 18) from adversely affecting the electrical characteristics of the TFT.

【００１８】ここで、電気特性への悪影響を抑える観点
からすれば、平坦化絶縁膜（５０，１８）を除去する領
域は広く、各ＴＦＴ（３０，４０）の全域にわたること
が望ましい。しかしながら、液晶（４０）の層厚即ちセ
ルギャップが３〜５μｍであるのに対して、平坦化絶縁
膜（５０，１８）は厚みが１〜２μｍ程度もあり、平坦
化絶縁膜（５０，１８）を除去する領域が広くなりすぎ
ると、平坦化絶縁膜（５０，１８）の有無による基板表
面の段差が顕著となり、スペーサ（７０）により決まる
セルギャップがばらつく。Here, from the viewpoint of suppressing the adverse effect on the electric characteristics, it is desirable that the region from which the flattening insulating film (50, 18) is removed is wide and covers the entire region of each TFT (30, 40). However, while the layer thickness of the liquid crystal (40), that is, the cell gap is 3 to 5 μm, the flattening insulating film (50, 18) has a thickness of about 1 to 2 μm. If the region for removing ()) is too large, the step on the substrate surface due to the presence or absence of the planarizing insulating film (50, 18) becomes remarkable, and the cell gap determined by the spacer (70) varies.

【００１９】特に、ドライバーＴＦＴ（４０）は、画素
ＴＦＴ（３０）に比してサイズが大きく、しかも、その
上方の平坦化絶縁膜（５０）上には周縁シール材（８
０）が位置している。シール材（８０）は樹脂等の接着
材中にギャップ材が含有され、画素部におけるスペーサ
（７０）と同様にセルギャップを規定している。このた
め、周縁シール材（８０）の下地層で段差が大きいと、
セルギャップが変化してしまう。言い換えれば、サイズ
の大きなドライバーＴＦＴ（４０）上の平坦化絶縁膜
（５０，１８）を全て除去してしまうと、この除去され
た領域に周縁シール材（８０）中のギャップ材が落ち込
む量が多くなり、セルギャップがばらついてしまう。こ
のように、セルギャップがばらつくと、表示むらが生
じ、表示品位を悪化させてしまう。従って、平坦化絶縁
膜（５０，１８）を除去する領域の面積は、段差が生じ
ない範囲内であることが要されるが、少なくともチャン
ネル領域（ＣＨ）を十分に含む領域について平坦化絶縁
膜（５０，１８）を除去することで、この目的を達成す
ることができる。In particular, the driver TFT (40) is larger in size than the pixel TFT (30), and has a peripheral sealing material (8) on the planarizing insulating film (50) above it.
0) is located. The sealing material (80) contains a gap material in an adhesive such as a resin, and defines a cell gap similarly to the spacer (70) in the pixel portion. For this reason, if the step is large in the base layer of the peripheral sealing material (80),
The cell gap changes. In other words, if the entire planarizing insulating film (50, 18) on the large driver TFT (40) is removed, the amount of the gap material in the peripheral sealing material (80) falls into the removed area. And the cell gap varies. As described above, when the cell gap varies, display unevenness occurs and display quality deteriorates. Therefore, the area of the region from which the planarization insulating film (50, 18) is to be removed needs to be within a range where no step is formed, but at least the region sufficiently including the channel region (CH) is planarized. This object can be achieved by removing (50, 18).

【００２０】これに対して、画素ＴＦＴ（３０）は、そ
れ程サイズが大きくないので、画素ＴＦＴ（３０）上の
平坦化絶縁膜（５０，１８）の全てを除去しても、そこ
にスペーサ（７０）が落ち込んで、セルギャップが変わ
るといったことは起こらない。On the other hand, since the pixel TFT (30) is not so large in size, even if all of the planarization insulating film (50, 18) on the pixel TFT (30) is removed, the spacer ( 70) does not occur and the cell gap does not change.

【００２１】従って本発明では、平坦化絶縁膜（５０，
１８）を除去する領域は、画素ＴＦＴ（３０）の領域の
全てと、ドライバーＴＦＴ（４０）のチャンネル領域
（ＣＨ）の上方領域を少なくとも含み、かつ、ドライバ
ーＴＦＴ（４０）の全ての領域よりも狭い領域としてい
る。Therefore, in the present invention, the planarizing insulating film (50,
The region from which 18) is removed includes at least the entire region of the pixel TFT (30) and the region above the channel region (CH) of the driver TFT (40), and is higher than the entire region of the driver TFT (40). It is a small area.

【００２２】また、このように、画素ＴＦＴ（３０）上
の平坦化絶縁膜（５０，１８）の全てを除去することに
より、平坦化絶縁膜（５０，１８）が画素ＴＦＴ（３
０）の閾値に影響を及ぼすことを完全に防ぐことができ
る。即ち、平坦化絶縁膜（５０，１８）が、ソース電極
（１６）やドレイン電極（１７）上にかかっていると、
ソース・ドレイン間電流の変動を招き、僅かの特性の変
動もリニアに表示に現れてしまうが、ソース電極（１
６）及びドレイン電極（１７）上の平坦化絶縁膜（５
０，１８）をも除去することにより、このような問題が
防がれる。これに対して、ドライバーＴＦＴ（４０）は
ロジック動作を行うので、平坦化絶縁膜（５０，１８）
がソース電極（１６）やドレイン電極（１７）上にかか
ることにより閾値が多少変動しても、表示に悪影響を及
ぼすことはない。Further, as described above, by removing all of the planarizing insulating film (50, 18) on the pixel TFT (30), the planarizing insulating film (50, 18) is removed from the pixel TFT (3).
Influence on the threshold value of 0) can be completely prevented. That is, if the planarization insulating film (50, 18) is on the source electrode (16) or the drain electrode (17),
A change in the source-drain current is caused, and a slight change in the characteristic appears linearly in the display.
6) and the planarizing insulating film (5) on the drain electrode (17).
By removing (0, 18), such a problem is prevented. On the other hand, since the driver TFT (40) performs a logic operation, the planarization insulating film (50, 18)
Is applied to the source electrode (16) and the drain electrode (17), so that even if the threshold value fluctuates slightly, the display is not adversely affected.

【００２３】なお、平坦化絶縁膜（５０，１８）の除去
は、平坦化絶縁膜（５０，１８）上に形成された画素電
極と、ソース電極（１６）とを接続するためのコンタク
トホールの形成工程と一体とすることができるので、工
数の増加はない。The removal of the planarizing insulating film (50, 18) is performed by removing a contact hole for connecting the pixel electrode formed on the planarizing insulating film (50, 18) to the source electrode (16). Since it can be integrated with the forming process, the number of steps is not increased.

【００２４】[0024]

【発明の効果】以上の説明から明らかな如く、本発明に
より、高精細化ＬＣＤにおいて必須の平坦化絶縁膜を、
薄膜トランジスタのチャンネル領域上方のみ除去するこ
とにより、液晶と基板の接触界面を平坦化して配向の乱
れを抑えるという役割を果たしながら、平坦化絶縁膜が
薄膜トランジスタの電気特性に悪影響を及ぼすことが防
がれ、表示品位を向上することができた。As is clear from the above description, according to the present invention, a flattening insulating film indispensable in a high definition LCD is
By removing only the portion above the channel region of the thin film transistor, the flattened insulating film is prevented from adversely affecting the electrical characteristics of the thin film transistor while flattening the contact interface between the liquid crystal and the substrate and suppressing the disorder of the alignment. The display quality could be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の実施の形態にかかるＬＣＤの一部断面
図である。FIG. 1 is a partial cross-sectional view of an LCD according to an embodiment of the present invention.

【図２】本発明の実施の形態にかかる画素ＴＦＴの断面
図である。FIG. 2 is a sectional view of a pixel TFT according to the embodiment of the present invention.

【図３】本発明の実施の形態にかかるドライバーＴＦＴ
の断面図である。FIG. 3 shows a driver TFT according to an embodiment of the present invention.
FIG.

【図４】本発明と従来例との電気特性の差を示す時間−
閾値の関係図である。FIG. 4 is a graph showing the difference in electrical characteristics between the present invention and the conventional example.
It is a relation diagram of a threshold value.

【図５】従来のＬＣＤの一部断面図である。FIG. 5 is a partial cross-sectional view of a conventional LCD.

【図６】従来のＴＦＴの断面図である。FIG. 6 is a cross-sectional view of a conventional TFT.

【符号の説明】[Explanation of symbols]

１０，２０ 基板 １１ ゲート電極 １３ ｐ−Ｓｉ膜 １６ ソース電極 １７ ドレイン電極 １８ 平坦化絶縁膜 ３０ 画素ＴＦＴ ４０ ドライバーＴＦＴ ５０ 平坦化絶縁膜 ６０ 液晶 ７０ スペーサ ８０ 周縁シール材 10, 20 Substrate 11 Gate electrode 13 p-Si film 16 Source electrode 17 Drain electrode 18 Flattening insulating film 30 Pixel TFT 40 Driver TFT 50 Flattening insulating film 60 Liquid crystal 70 Spacer 80 Peripheral sealing material

フロントページの続き Ｆターム(参考） 2H090 HB03X HB04X LA01 LA02 LA03 LA04 MA01 2H092 GA29 JA24 JA41 JB58 KA04 KA18 KB22 KB25 NA01 PA03 PA04 Continuation of the front page F term (reference) 2H090 HB03X HB04X LA01 LA02 LA03 LA04 MA01 2H092 GA29 JA24 JA41 JB58 KA04 KA18 KB22 KB25 NA01 PA03 PA04

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】 液晶駆動用の画素電極、画素電極を駆動
する第１の薄膜トランジスタ、第１の薄膜トランジスタ
を駆動する第２の薄膜トランジスタ、及び画素電極を平
坦化する平坦化絶縁膜が形成された基板と、対向基板と
が、スペーサ及び周縁シール材により支持された細隙を
もって貼り合わされ、細隙に液晶が封入されてなる液晶
表示装置において、 前記平坦化絶縁膜は、前記第１の薄膜トランジスタの領
域上方及び前記第２の薄膜トランジスタのチャンネル領
域上方を除く領域に形成されていることを特徴とする液
晶表示装置。1. A substrate on which a pixel electrode for driving liquid crystal, a first thin film transistor for driving the pixel electrode, a second thin film transistor for driving the first thin film transistor, and a flattening insulating film for flattening the pixel electrode are formed. And a counter substrate are bonded together with a gap supported by a spacer and a peripheral sealing material, and a liquid crystal is sealed in the gap. The flattening insulating film is formed in a region of the first thin film transistor. A liquid crystal display device, wherein the liquid crystal display device is formed above and in a region other than above a channel region of the second thin film transistor.