JP2000031630A - Connecting structure of semiconductor integrated circuit element to wiring board - Google Patents
Connecting structure of semiconductor integrated circuit element to wiring boardInfo
- Publication number
- JP2000031630A JP2000031630A JP10200457A JP20045798A JP2000031630A JP 2000031630 A JP2000031630 A JP 2000031630A JP 10200457 A JP10200457 A JP 10200457A JP 20045798 A JP20045798 A JP 20045798A JP 2000031630 A JP2000031630 A JP 2000031630A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- pad
- substrate
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ボール状はんだを
備えたＢＧＡ(Ball Grid Array:ボールグリッドアレイ)
を有する半導体集積回路素子（以下、半導体チップと記
す）を外部回路に接続するに好適な接続電極を有する配
線基板に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ball grid array (BGA) having ball-shaped solder.
The present invention relates to a wiring board having connection electrodes suitable for connecting a semiconductor integrated circuit element (hereinafter, referred to as a semiconductor chip) having an element to an external circuit.
【０００２】[0002]
【従来の技術】近年、取り扱う情報量の増大化と高速化
に伴い、ＬＳＩ等の電子部品の信号入力の端子数は増加
する傾向にあり、その一方で、電子機器の小型化への要
請から電子部品も一層の小型化が求められている。この
ため、電子部品の実装密度は高まり、具体的には電子部
品の端子間ピッチは、近年益々狭くなる傾向にある。2. Description of the Related Art In recent years, the number of terminals for signal input of electronic parts such as LSIs has tended to increase with an increase in the amount of information to be handled and speeding up. Electronic components are also required to be further miniaturized. For this reason, the mounting density of electronic components has increased, and more specifically, the pitch between terminals of electronic components has tended to be narrower in recent years.
【０００３】ＢＧＡは、このような電子部品の多端子
化、端子間の狭ピッチ化に対応して注目されてきた技術
であり、特に、実装密度を向上するに当り、ＢＧＡを取
り付けるのに必要な外部回路基板の実質的面積を縮減す
るに効果的な点が着目されている。図４は半導体チップ
を搭載封止したＢＧＡ（以下ＢＧＡパッケージと記す）
の外観を示す側面図（ａ）、平面図（ｂ）であって、１
はＢＧＡパッケージ、２はボールはんだである。The BGA is a technology that has attracted attention in response to the increase in the number of terminals of such electronic components and the narrowing of the pitch between terminals. Attention has been paid to a point that is effective in reducing the substantial area of the external circuit board. Fig. 4 shows a BGA with a semiconductor chip mounted and sealed (hereinafter referred to as a BGA package).
1A and 1B are a side view and a plan view,
Is a BGA package, and 2 is a ball solder.
【０００４】ＢＧＡパッケージは、底面に電極としての
機能を備えるようはんだバンプを形成する必要があり、
はんだバンプは、はんだをボール状に形成した、いわゆ
るボールはんだを半導体基板（以下単に基板と略記す
る）上に、搭載するか、またははんだペーストを基板に
印刷または塗布することによって形成する。In the BGA package, it is necessary to form a solder bump on the bottom surface so as to have a function as an electrode.
The solder bumps are formed by mounting so-called ball solder in which a solder is formed in a ball shape on a semiconductor substrate (hereinafter simply referred to as a substrate), or by printing or applying a solder paste to the substrate.
【０００５】図６、図７は、基板にはんだバンプを形成
する手順を示す図であって、ＢＧＡパッケージの基板の
裏面に、はんだバンプを形成する工程のみについて記述
し、ＢＧＡ基板の表面となるその他の部分は図示を省略
している。FIGS. 6 and 7 are views showing a procedure for forming solder bumps on a substrate. Only steps for forming solder bumps on the back surface of a substrate of a BGA package are described, and the process becomes the front surface of the BGA substrate. The other parts are not shown.
【０００６】図６は、ボールはんだを基板に搭載しては
んだバンプを形成する手順を示す断面図である。図６
（ａ）のように、基板１４の上に予め導電性を有する円
形のパッド４を配列して設け、その上に有機酸フラック
ス９を塗布する。図６（ｂ）のように、メタルマスク１
０を基板１４の上方に離れて平行になるように配設す
る。このとき同時に、メタルマスク１０の貫通穴１０ａ
の配列とパッド４の配列とが一致するように位置決めす
る。図６（ｃ）のように、ボールはんだ２をメタルマス
ク１０の貫通穴１０ａに嵌装し、有機酸フラックス９を
介してボールはんだ２とパッド４を密着させる。図６
（ｄ）のように、メタルマスク１０を取り外し、概ね１
５０℃〜３５０℃の温度でリフローをかけることによっ
て、はんだバンプ１１が形成される。FIG. 6 is a sectional view showing a procedure for mounting a ball solder on a substrate to form a solder bump. FIG.
As shown in (a), circular pads 4 having conductivity are arranged and provided on a substrate 14 in advance, and an organic acid flux 9 is applied thereon. As shown in FIG. 6B, the metal mask 1
0 is disposed above and in parallel with the substrate 14. At this time, the through holes 10a of the metal mask 10 are simultaneously formed.
And the arrangement of the pads 4 are aligned. As shown in FIG. 6C, the ball solder 2 is fitted into the through hole 10 a of the metal mask 10, and the ball solder 2 and the pad 4 are brought into close contact with each other via the organic acid flux 9. FIG.
Remove the metal mask 10 as shown in FIG.
By performing reflow at a temperature of 50 ° C. to 350 ° C., the solder bump 11 is formed.
【０００７】図７は、基板１４に、はんだペースト１３
を印刷してはんだバンプ１１を形成する手順を示す断面
図である。図７（ａ）のように、基板１４の上に予めパ
ッド４を配列しておく。図７（ｂ）のように、メタルマ
スク１０を基板１４の上方に離れて平行になるよう配設
する。このとき同時に、メタルマスク１０の貫通穴１０
ａの配列とパッド４の配列とが一致するように対応して
位置決めする。図７（ｃ）のように、スキージ１２を用
いて、はんだペースト１３を基板１４に印刷する。スキ
ージ１２を水平面に対して所定角度を保ちつつ水平方向
に移動させると、移動押圧力によりはんだペースト１３
は貫通穴１０ａに充填され、はんだペースト１３が基板
１４のパッド４上に載置される。図７（ｄ）のように、
メタルマスク１０を取り外し、概ね１５０℃〜３５０℃
でリフローを掛けることにより、はんだバンプ１１が形
成される。さらには、基板１４の接続用電極の導電性材
料上には、はんだバンプ１１が加熱され、溶融したはん
だバンプ１１の表面張力により、チップ部品が基板１４
の接続電極上に位置決めされることになる。FIG. 7 shows that a solder paste 13 is
FIG. 9 is a cross-sectional view showing a procedure for forming a solder bump 11 by printing a. As shown in FIG. 7A, the pads 4 are arranged on the substrate 14 in advance. As shown in FIG. 7B, the metal mask 10 is disposed above and in parallel with the substrate 14. At this time, the through holes 10 of the metal mask 10 are simultaneously formed.
Positioning is performed so that the arrangement of a and the arrangement of the pads 4 match. As shown in FIG. 7C, the solder paste 13 is printed on the substrate 14 using the squeegee 12. When the squeegee 12 is moved in the horizontal direction while maintaining a predetermined angle with respect to the horizontal plane, the solder paste 13 is moved by the moving pressing force.
Are filled in the through holes 10 a, and the solder paste 13 is placed on the pads 4 of the substrate 14. As shown in FIG.
Remove the metal mask 10 and set it at about 150 ° C to 350 ° C
And the solder bumps 11 are formed. Further, the solder bump 11 is heated on the conductive material of the connection electrode of the substrate 14, and the chip component is placed on the substrate 14 by the surface tension of the molten solder bump 11.
Will be positioned on the connection electrodes.
【０００８】[0008]
【発明が解決しようとする課題】図５（ａ）、（ｂ）、
（ｃ）は、ＢＧＡパッケージをプリント配線基板に実装
する手順を示す概略図、図８（ａ）は、従来のＢＧＡ用
プリント配線基板の平面図、図８（ｂ）は同側面図、
（ｃ）は従来のＢＧＡ用プリント配線基板のパッド周辺
を示す斜視図である。従来技術のＢＧＡ用プリント配線
基板のパッドについては下記のような問題点があった。 プリント配線基板３のパッド４がレジスト６によって
被覆されていないことと、設計的にパッド４の直径が
０．５ｍｍ以下となるため、プリント配線基板３とパッ
ド４間の接合強度が十分に得られず、ＢＧＡパッケージ
を製品に組み込んだ後、落下による衝撃、ねじりや、曲
げなどの応力によってパッド４が剥離し電気的な導通不
良が発生した。 プリント配線基板３とパッド４間の強度の不足により
電気的特性検査で不合格となって、ＢＧＡパッケージを
交換するためプリント配線基板３から取り外すとき、プ
リント配線基板３を加熱してボールはんだ２を剥離する
が、このときパッド４が剥離し再使用することができな
くなり、高価なプリント配線基板３を破棄しなければな
らないという問題があった。本発明は、プリント配線基
板にＢＧＡパッケージを実装したとき、落下による衝撃
や、ねじり、曲げなどの外力によって発生するパッドが
剥離しないよう防止し、プリント配線基板とパッドとの
間の接合強度の向上を図ることを目的とするものであ
る。FIG. 5 (a), (b),
FIG. 8C is a schematic view showing a procedure for mounting a BGA package on a printed wiring board, FIG. 8A is a plan view of a conventional printed wiring board for BGA, FIG.
(C) is a perspective view showing a pad periphery of a conventional BGA printed wiring board. The pads of the conventional BGA printed wiring board have the following problems. Since the pads 4 of the printed wiring board 3 are not covered with the resist 6 and the diameter of the pads 4 is designed to be 0.5 mm or less by design, sufficient bonding strength between the printed wiring board 3 and the pads 4 can be obtained. However, after incorporating the BGA package into the product, the pad 4 peeled off due to stress such as impact, torsion, and bending caused by dropping, and electrical conduction failure occurred. When the electrical characteristics test is rejected due to insufficient strength between the printed wiring board 3 and the pad 4 and the BGA package is removed from the printed wiring board 3 for replacement, the printed wiring board 3 is heated to remove the ball solder 2. At this time, there is a problem that the pad 4 is peeled off and cannot be reused, and the expensive printed wiring board 3 must be discarded. The present invention, when a BGA package is mounted on a printed wiring board, prevents a pad generated by an external force such as an impact due to dropping, twisting, bending or the like from being peeled off, and improves a bonding strength between the printed wiring board and the pad. It is intended to aim at.
【０００９】[0009]
【課題を解決するための手段】本発明は、ＢＧＡパッケ
ージ形の半導体チップと配線基板との接続構造であっ
て、配線基板は絶縁性樹脂モールド成形層によって被覆
されており、この絶縁性樹脂モールド成形層を貫通する
開放穴は、配線基板の表面に設けた複数の導電性の円形
パッドと対向し、かつ、この開放穴は、円形パッドより
大きい直径を有すると共に、円形パッドは、少なくとも
複数本の放射形を有する導電性の引出しパターンを形成
するように構成したものである。従って引出しパターン
の実質的高さは、絶縁性樹脂モールド基材面よりもやや
低く、配線基板の円形パッド、すなわち、接続電極面は
凹溝内に形成される。これにより、配線基板とパッド間
の接合面積が増し、パッドの引剥がし強度を増加させる
ことができる。The present invention relates to a connection structure between a semiconductor chip of a BGA package type and a wiring board, wherein the wiring board is covered with an insulating resin molding layer. The open hole penetrating the molding layer is opposed to a plurality of conductive circular pads provided on the surface of the wiring board, and the open hole has a diameter larger than the circular pad, and at least a plurality of circular pads are provided. This is configured to form a conductive lead pattern having a radial shape. Therefore, the substantial height of the lead pattern is slightly lower than the surface of the insulating resin mold substrate, and the circular pad of the wiring board, that is, the connection electrode surface is formed in the concave groove. Thereby, the bonding area between the wiring board and the pad increases, and the peeling strength of the pad can be increased.
【００１０】[0010]
【発明の実施の形態】本発明の実施の形態を図面に基づ
いて説明する。図１（ａ）は、本発明の一実施の形態に
よるＢＧＡ用プリント配線基板のパッド配列を示す図、
（ｂ）は、（ａ）のＢ−Ｂ断面図、（ｃ）は、（ａ）の
Ｃ部斜視図である。図２（ａ）、（ｂ）は、他の実施の
形態のＣ部斜視図、図３は、別の実施の形態を示す図で
ある。図１（ａ）、（ｂ）、（ｃ）に示すように、プリ
ント配線基板３には導電性円形のパッド４が配列して設
けられており、プリント配線基板３は絶縁性樹脂モール
ド成形層、すなわち、レジスト６の層によって被覆さ
れ、レジスト６を貫通した開放穴１５が設けられて円形
のパッド４と対向している。開放穴１５の直径はパッド
４の直径Ｄよりも大きく、開口穴１５以外の面はレジス
ト６としてパッド４を被覆している。本実施の形態のパ
ッド４は、導電性材料の補強用としての引出しパターン
７を形成し、プリント配線基板３との間の接合面積を増
加するように構成している。Embodiments of the present invention will be described with reference to the drawings. FIG. 1A is a diagram showing a pad arrangement of a BGA printed wiring board according to an embodiment of the present invention;
(B) is a BB cross-sectional view of (a), and (c) is a perspective view of a C part of (a). 2A and 2B are perspective views of a part C of another embodiment, and FIG. 3 is a view showing another embodiment. As shown in FIGS. 1 (a), 1 (b) and 1 (c), a printed circuit board 3 is provided with conductive circular pads 4 arranged in an array. That is, an open hole 15 which is covered with a layer of the resist 6 and penetrates the resist 6 is provided to face the circular pad 4. The diameter of the open hole 15 is larger than the diameter D of the pad 4, and the surface other than the open hole 15 covers the pad 4 as the resist 6. The pad 4 of the present embodiment is formed so as to form a lead pattern 7 for reinforcing a conductive material, and to increase a bonding area with the printed wiring board 3.
【００１１】また図２（ａ）、（ｂ）に示すように、補
強用の引出しパターン７を貫通してスルーホール８を設
けたり、補強用の引出しパターン７の形状を適宜に変化
させて表面積を増加することが可能であって、補強用の
引出しパターン７の平面形状や面積は、図１、図２に限
定せず、図３に示すように、種々の放射形状が考えら
れ、使用条件によって適宜の形状が選定される。また、
スルーホール８により、はんだバンプ１４の流動面積、
または、流動量を増すことにより、パッドとプリント配
線基板の間の接合面積を増加し、接合強度の向上を図る
ことができる。As shown in FIGS. 2 (a) and 2 (b), a through hole 8 is provided through the reinforcing drawer pattern 7, or the surface area of the reinforcing drawer pattern 7 is appropriately changed. The planar shape and area of the reinforcing drawer pattern 7 are not limited to those shown in FIGS. 1 and 2, but various radial shapes can be considered as shown in FIG. An appropriate shape is selected according to the conditions. Also,
Due to the through hole 8, the flow area of the solder bump 14,
Alternatively, by increasing the flow amount, the bonding area between the pad and the printed wiring board can be increased, and the bonding strength can be improved.
【００１２】[0012]
【発明の効果】本発明のＢＧＡパッケージ用プリント配
線基板のパッドに補強用の引出しパターンを形成するこ
とにより、次のような効果が得られる。パッドの引剥が
し強度の向上により、ＢＧＡを実装したプリント配線基
板を製品に組込んだ後に、落下による衝撃、捩り、曲げ
などの外力に対する耐久力が向上し、導通不良を防止す
ることが可能となる。また、ＢＧＡパッケージを交換す
るために、プリント配線基板からＢＧＡパッケージを取
外す際のパッドの剥離防止に効果を発揮すると共に、Ｂ
ＧＡの交換作業が容易になる。According to the present invention, the following effects can be obtained by forming a drawing pattern for reinforcement on the pads of the printed wiring board for a BGA package of the present invention. By improving the peel strength of the pad, after incorporating the printed circuit board with BGA into the product, the durability against external forces such as impact, torsion, bending, etc. due to drop is improved, and it is possible to prevent conduction failure Become. Further, in order to replace the BGA package, it is effective in preventing the pad from being peeled when the BGA package is removed from the printed wiring board.
GA replacement work becomes easy.
【図１】本発明のＢＧＡパッケージ用プリント配線基板
のパッドの一実施の形態を示す平面図（ａ）、（ａ）の
Ｂ−Ｂ断面図（ｂ）、及び、（ａ）のパッドの斜視図
（ｃ）である。FIG. 1 is a plan view showing one embodiment of a pad of a printed wiring board for a BGA package according to the present invention, FIG. 1 (b) is a sectional view taken along line BB of FIG. 1 (a), and FIG. It is a figure (c).
【図２】本発明のＢＧＡパッケージ用プリント配線基板
のパッドの他の実施の形態を示す斜視図である。FIG. 2 is a perspective view showing another embodiment of the pad of the printed wiring board for a BGA package of the present invention.
【図３】本発明のＢＧＡパッケージ用プリント配線基板
のパッドの別の実施の形態を示す図である。FIG. 3 is a diagram showing another embodiment of the pad of the printed wiring board for a BGA package of the present invention.
【図４】ＢＧＡパッケージの外観を示す側面図（ａ）、
平面図（ｂ）である。FIG. 4 is a side view (a) showing the appearance of a BGA package;
It is a top view (b).
【図５】ＢＧＡパッケージをプリント配線基板に実装す
る手順を示す図である。FIG. 5 is a diagram showing a procedure for mounting a BGA package on a printed wiring board.
【図６】ＢＧＡパッケージの基板にはんだバンプを形成
する手順を示す図である。FIG. 6 is a diagram showing a procedure for forming a solder bump on a substrate of a BGA package.
【図７】ＢＧＡパッケージの基板にペ−スト印刷による
はんだバンプを形成する手順を示す図である。FIG. 7 is a view showing a procedure for forming solder bumps by paste printing on a substrate of a BGA package.
【図８】従来技術のＢＧＡパッケージ用プリント配線基
板のパッド配列を示す図（ａ）、（ａ）のＡ−Ａ断面図
（ｂ）、及び、（ａ）のパッドの斜視図（ｃ）である。8A is a view showing a pad arrangement of a conventional printed circuit board for a BGA package, FIG. 8A is a sectional view taken along the line AA of FIG. 7A, and FIG. 8C is a perspective view of the pad shown in FIG. is there.
１…ＢＧＡパッケージ ２…ボールはんだ ３…プリント配線基板 ４…パッド ５…クリームはんだ ６…レジスト ７…引出しパターン ８…スルーホール ９…フラックス １０…メタルマスク １１…はんだバンプ １２…スキージ １３…はんだペースト １４…基板 １５…開放穴 DESCRIPTION OF SYMBOLS 1 ... BGA package 2 ... Ball solder 3 ... Printed wiring board 4 ... Pad 5 ... Cream solder 6 ... Resist 7 ... Lead pattern 8 ... Through hole 9 ... Flux 10 ... Metal mask 11 ... Solder bump 12 ... Squeegee 13 ... Solder paste 14 ... Substrate 15 ... Open hole
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/28 Ｈ０１Ｌ 23/12 Ｌ Ｆターム(参考） 4M105 AA01 AA12 BB01 EE11 FF01 5E314 AA21 BB11 CC06 FF01 GG24 5E319 AC01 AC11 BB04 BB05 CD26 CD29 Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat II (Reference) H05K 3/28 H01L 23/12 L F term (Reference) 4M105 AA01 AA12 BB01 EE11 FF01 5E314 AA21 BB11 CC06 FF01 GG24 5E319 AC01 AC11 BB04 BB05 CD26 CD29
Claims (3)
素子に接続される配線基板と、 前記球状電極にそれぞれ対向する如く前記配線基板の表
面に設けた複数の導電性の円形パッドと、 前記配線基板を被覆する絶縁性樹脂モールド成形層とを
有し、 この絶縁性樹脂モールド成形層には、この絶縁性樹脂モ
ールド成形層を貫通しかつ、対向する前記円形パッドよ
り大径の開放穴を有し、 前記円形パッドは、少なくとも複数本の放射形導電性の
引出しパターンを形成し、前記配線基板との接合面積を
増加することを特徴とする半導体集積回路素子と配線基
板との接続構造。A wiring board connected to a semiconductor integrated circuit device having a plurality of spherical electrodes arranged thereon; a plurality of conductive circular pads provided on a surface of the wiring board so as to face the spherical electrodes, respectively; An insulating resin molding layer that covers the wiring board, and the insulating resin molding layer has an open hole that penetrates the insulating resin molding layer and has a larger diameter than the circular pad facing the insulating resin molding layer. A connection structure between the semiconductor integrated circuit element and the wiring board, wherein the circular pad forms at least a plurality of radial conductive extraction patterns to increase a bonding area with the wiring board.
を特徴とする請求項１記載の半導体集積回路素子と配線
基板との接続構造。2. The connection structure according to claim 1, wherein said spherical electrodes are solder bumps.
ラミック基板、ガラス基板、若しくは、硬質樹脂基板の
何れかであることを特徴とする請求項１記載の半導体集
積回路素子と配線基板との接続構造。3. The semiconductor integrated circuit device according to claim 1, wherein said wiring substrate is any one of a film-shaped resin substrate, a ceramic substrate, a glass substrate, and a hard resin substrate. Connection structure.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10200457A JP2000031630A (en) | 1998-07-15 | 1998-07-15 | Connecting structure of semiconductor integrated circuit element to wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10200457A JP2000031630A (en) | 1998-07-15 | 1998-07-15 | Connecting structure of semiconductor integrated circuit element to wiring board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000031630A true JP2000031630A (en) | 2000-01-28 |
Family
ID=16424631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10200457A Pending JP2000031630A (en) | 1998-07-15 | 1998-07-15 | Connecting structure of semiconductor integrated circuit element to wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000031630A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004006637A1 (en) * | 2002-07-08 | 2004-01-15 | Shinko Electric Industries Co., Ltd. | Wiring pattern structure and method for forming bump |
| US7268303B2 (en) | 2002-10-11 | 2007-09-11 | Seiko Epson Corporation | Circuit board, mounting structure of ball grid array, electro-optic device and electronic device |
| US7303978B2 (en) | 2002-02-01 | 2007-12-04 | Nec Toppan Circuit Solutions, Inc. | Board for mounting BGA semiconductor chip thereon, semiconductor device, and methods of fabricating such board and semiconductor device |
| WO2008004288A1 (en) * | 2006-07-05 | 2008-01-10 | Fujitsu Limited | Printed wiring board and electronic device |
| US7399694B2 (en) | 2005-07-14 | 2008-07-15 | Renesas Technology Corp. | Semiconductor device and a manufacturing method of the same |
| JP2008166823A (en) * | 2007-01-02 | 2008-07-17 | Samsung Electronics Co Ltd | Semiconductor package and module printed circuit board for mounting the same |
| JP2009302539A (en) * | 2008-06-16 | 2009-12-24 | Intel Corp | Processing method for low profile solder grid array, device, and computer system |
-
1998
- 1998-07-15 JP JP10200457A patent/JP2000031630A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7303978B2 (en) | 2002-02-01 | 2007-12-04 | Nec Toppan Circuit Solutions, Inc. | Board for mounting BGA semiconductor chip thereon, semiconductor device, and methods of fabricating such board and semiconductor device |
| WO2004006637A1 (en) * | 2002-07-08 | 2004-01-15 | Shinko Electric Industries Co., Ltd. | Wiring pattern structure and method for forming bump |
| US7268303B2 (en) | 2002-10-11 | 2007-09-11 | Seiko Epson Corporation | Circuit board, mounting structure of ball grid array, electro-optic device and electronic device |
| US7399694B2 (en) | 2005-07-14 | 2008-07-15 | Renesas Technology Corp. | Semiconductor device and a manufacturing method of the same |
| WO2008004288A1 (en) * | 2006-07-05 | 2008-01-10 | Fujitsu Limited | Printed wiring board and electronic device |
| JP2008166823A (en) * | 2007-01-02 | 2008-07-17 | Samsung Electronics Co Ltd | Semiconductor package and module printed circuit board for mounting the same |
| JP2009302539A (en) * | 2008-06-16 | 2009-12-24 | Intel Corp | Processing method for low profile solder grid array, device, and computer system |
| JP2012151487A (en) * | 2008-06-16 | 2012-08-09 | Intel Corp | Processing method and apparatus for flat solder grid array and computer system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100287393B1 (en) | Substrate structure and method for improving attachment reliability of semiconductor chips and modules | |
| US7064015B2 (en) | Semiconductor device and manufacturing method of the same | |
| KR100244580B1 (en) | Method for manufacturing circuit board having matal bump and semiconductor chip package | |
| JP4729963B2 (en) | PROJECT ELECTRODE FOR CONNECTING ELECTRONIC COMPONENT, ELECTRONIC COMPONENT MOUNTING BODY USING SAME, AND METHOD FOR PRODUCING THEM | |
| JP3679199B2 (en) | Semiconductor package equipment | |
| JP5593018B2 (en) | Compliant microelectronic assembly | |
| US6483191B2 (en) | Semiconductor device having reinforced coupling between solder balls and substrate | |
| JP2001156203A (en) | Printed wiring board for mounting semiconductor chip | |
| US20060097400A1 (en) | Substrate via pad structure providing reliable connectivity in array package devices | |
| JP2000031630A (en) | Connecting structure of semiconductor integrated circuit element to wiring board | |
| US6808959B2 (en) | Semiconductor device having reinforced coupling between solder balls and substrate | |
| JP2001250876A (en) | Semiconductor device and its manufacturing method | |
| JP3281591B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6670556B1 (en) | Printed circuit board unit with detachment mechanism for electronic component | |
| US20110061907A1 (en) | Printed circuit board and method of manufacturing the same | |
| US6492715B1 (en) | Integrated semiconductor package | |
| JPH11191572A (en) | Semiconductor device and manufacture thereof | |
| JP3180041B2 (en) | Connection terminal and method of forming the same | |
| JPH11163054A (en) | Structure of semiconductor device and its manufacture | |
| JP3889311B2 (en) | Printed wiring board | |
| JP2717198B2 (en) | Method of forming bumps on printed wiring board | |
| JPH10233401A (en) | Semiconductor device | |
| JP3692810B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
| JP3445441B2 (en) | Semiconductor device | |
| JPH03129745A (en) | Mounting of semiconductor device |