JP2000029777A

JP2000029777A - デ―タ転送装置

Info

Publication number: JP2000029777A
Application number: JP8423199A
Authority: JP
Inventors: Tadashi Shibata; 忠司芝田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1998-04-01
Filing date: 1999-03-26
Publication date: 2000-01-28
Anticipated expiration: 2019-03-26
Also published as: JP3618249B2

Abstract

(57)【要約】【課題】データ処理速度とデータ入出力速度とが異な
る複数の非同期データを転送するデータ転送装置におい
て、少ない回路規模で前記非同期データを実時間転送す
る。【解決手段】データを記憶するメモリ手段１０が備え
られる。このメモリ手段１０は、第１〜第４のデータ入
出力手段１〜４で共用され、これ等データ入出力手段１
〜４とメモリ手段１０との間でデータが入出力される。
前記各データ入出力手段１〜４は、メモリ手段１０に対
するアクセスの優先順位を予め割り当てられ、メモリ手
段１０に対するアクセス要求を所定の時間間隔で発行す
る。調停手段３０は、前記各データ入出力手段１〜４か
らのアクセス要求を受け、これ等アクセス要求をデータ
入出力手段に対して、前記アクセス優先順位の高い順に
メモリアクセスを許可する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数種類のデータ
を転送するデータ転送装置に関する。

【０００２】

【従来の技術】近年、ＭＰＥＧ復号化装置等では、処理
すべきデータが多量で且つそのデータの種類が多くな
り、またデータ処理の複雑化にも伴って、大容量のメモ
リが必要になってきている。これ等大容量のメモリとし
ては、民生用電子機器に用いる場合には、ＤＲＡＭ、Ｓ
ＤＲＡＭ、又はＲＡＭＢＵＳ-ＤＲＡＭ等が使用され
る。これ等メモリは、ランダムアクセスするよりも、連
続したアドレスに対して連続してデータをアクセスする
方が、これ等メモリに対するデータ転送効率が向上する
点に特徴を持つ。しかし、ＭＰＥＧ復号処理では、圧縮
データの転送速度、映像信号の出力、及び音声信号の出
力等は、メモリアクセス速度に比べて時間的に低速であ
る性質を持っている。従って、多量の圧縮データ、映像
データ、音声データ等を前記ＤＲＡＭ等のメモリに対し
て低速でアクセスすると、ＤＲＡＭ等のメモリに対する
メモリ転送効率は著しく低下する。このため、従来で
は、前記多量の圧縮データ、映像データ、音声データ等
を各々一次的に蓄えておくバッファメモリを設け、これ
等バッファメモリに各々一定量のデータが貯まれば、そ
れ等データを連続且つ高速にＤＲＡＭ等のメモリに転送
して、メモリ転送効率を高めている。

【０００３】しかしながら、前記従来のデータ転送装置
では、前記多量の圧縮データ、映像データ、音声データ
等のデータの種類毎にバッファメモリを持つため、扱う
データの種類が増えるほど、使用するバッファメモリの
個数が増加すると共に、データの種類毎にデータ転送バ
スを設ける必要があって、それ等バスの配線面積も増加
し、その結果、回路面積が大規模になる欠点があった。

【０００４】そこで、従来、非同期な複数の種類のデー
タ間で１個のバッファメモリを共用したデータ転送装置
が知られている。この転送装置では、複数種類のデータ
を種類別に入出力する複数のデータ入出力回路を設け、
これ等入出力回路に対して前記共用バッファメモリに対
するアクセス優先順位を割り当て、アクセス優先順位の
高い入出力回路から順に共用バッファメモリに対してア
クセス可能なように構成すると共に、各データ入出力回
路別に第２のバッファメモリを設け、何れかの入出力回
路と前記共用バッファメモリとの間でデータの入出力が
行われている際に、他のデータを前記対応する第２のバ
ッファメモリに格納する構成を採用する。

【０００５】

【発明が解決しようとする課題】しかしながら、このデ
ータ転送装置では、アクセス優先順位が低いデータ入出
力回路では共用バッファメモリに対するアクセスが所望
の時間内に行われず、所望時間内のアクセスが保証され
ない。具体的に説明すると、アクセス優先順位が最高の
データ入出力回路では、アクセス要求毎にアクセスが許
可されて、所望時間内のアクセスが保証されるものの、
アクセス優先順位が低いデータ入出力回路では、そのア
クセス要求がアクセス優先順位の高い入出力回路のアク
セス要求と競合すると、アクセス要求は許可されず、従
って、所望時間内のアクセスが保証されない。その結
果、アクセス優先順位の低い入出力回路では、第２のバ
ッファメモリとして、必要以上に大容量のメモリを使用
する必要があった。

【０００６】一方、アクセス優先順位に関しては、米国
特許５，５３３，２０５に開示される技術がある。この
技術は、バスを一連のタイムフレームに分割し、この各
タイムフレームを細分してより小さな時間間隔とした上
で、選択された時間間隔の間に、バスアクセスの優先順
位を示すために使用する調停レベルインジケータの順序
を、特定のプレゼンテーション装置に関連して一時的に
変更することにより、各データ入出力回路に必要なデー
タ転送速度でのバスアクセスを保証するようにしてい
る。しかし、この技術では、バスアクセスの優先順位を
微小時間間隔毎に変更するため、その変更に必要な構成
が複雑になる。

【０００７】本発明の目的は、複数のデータ入出力回路
で１個のバッファメモリを共有しながら、簡単な構成で
もって、複数種類のデータの転送を各々所望の期間内に
行い得ることを保証するデータ転送装置を提供すること
にある。

【０００８】

【課題を解決するための手段】以上の目的を達成するた
め、本発明では、各データ入出力回路に対して、メモリ
アクセス優先順位とメモリアクセス要求発行間隔とを割
り当てる。

【０００９】即ち、請求項１記載の本発明のデータ転送
装置は、データを入力し又は出力する複数のデータ入出
力手段と、前記複数のデータ入出力手段で共用され、前
記複数のデータ入出力手段との間でデータを入出力する
バッファメモリとしてのメモリ手段と、前記複数のデー
タ入出力手段から前記メモリ手段に対するアクセス要求
を調停する調停手段とを備え、前記各データ入力出力手
段は、前記メモリ手段に対するアクセスの優先順位を予
め割り当てられ、前記メモリ手段に対するアクセス要求
を所定の時間間隔で発行可能であり、前記調停手段は、
前記複数のデータ入出力手段からのアクセス要求を受
け、このアクセス要求を受けた前記データ入出力手段に
対して、前記アクセス優先順位の高い順にメモリアクセ
スを許可することを特徴とする。

【００１０】また、請求項２記載の発明は、前記請求項
１記載のデータ転送装置において、前記調停手段は、ア
クセス要求を受けた前記データ入出力手段のうち、前記
アクセス優先順位の最も高いデータ入出力手段に対して
アクセスを許可し、前記各データ入出力手段は、前記調
停手段によりアクセス要求が許可されなかったとき、前
記所定の時間間隔に拘わらず再度アクセス要求を発行す
ることを特徴としている。

【００１１】更に、請求項３記載の発明は、前記請求項
１記載のデータ転送装置において、前記調停手段は、前
記複数のデータ入出力手段からのアクセス要求を、前記
メモリ手段の単位アクセスサイクル毎に調停することを
特徴とする。

【００１２】加えて、請求項４記載の発明は、前記請求
項１、２又は３記載のデータ転送装置において、前記各
データ入出力手段は、データが入力される入力手段と、
前記メモリ手段に対するアクセス要求間隔と前記アクセ
ス要求の発行後からこのアクセス要求が許可されるまで
の期間との合計期間の間に前記入力手段に入力されるデ
ータの量を、少なくとも記憶する容量の入力データ記憶
手段とを備えることを特徴とする。

【００１３】更に加えて、請求項５記載の発明は、前記
請求項１、２又は３記載のデータ転送装置において、前
記各データ入出力手段は、データを出力する出力手段
と、前記メモリ手段に対するアクセス要求間隔と前記ア
クセス要求の発行後からこのアクセス要求が許可される
までの期間との合計期間の間に前記出力手段から出力さ
れるデータの量を、少なくとも記憶する容量の出力デー
タ記憶手段とを備えることを特徴とする。

【００１４】以上の構成により、請求項１から請求項５
記載の発明では、複数のデータ入出力手段で１個のメモ
リ手段を共有する場合に、各データ入出力手段に対して
メモリアクセス優先順位とアクセス要求の発行間隔とを
割り当てて、各データ入出力手段のメモリ手段に対する
アクセス要求の時間間隔を所定間隔に設定したので、各
々のデータ入出力手段のメモリ手段に対するアクセスが
所望の時間内に確実に行われる。従って、各データ入出
力手段に備える第２のバッファメモリ（入力データ記憶
手段又は出力データ記憶手段）の容量を予め明確に把握
できて、これ等の容量を従来よりも低減できる。

【００１５】特に、請求項３記載の発明では、各データ
入出力手段からのアクセス要求の調停を、メモリ手段の
単位アクセスサイクル毎に行うので、各データ入出力手
段に備える第２のバッファメモリの容量を必要最小限の
容量にできる。

【００１６】また、請求項４及び請求項５記載の発明で
は、各データ入出力手段のデータ記憶容量が、メモリ手
段に対するアクセス要求間隔とアクセス要求の発行から
許可までの期間との合計期間の間に入出力するデータ量
を少なくとも記憶する容量に明確に決定される。

【００１７】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明する。

【００１８】本実施の形態では、２つのデータストリー
ムを実時間転送する場合を例に挙げて説明することと
し、２つの処理として、MPEG音声データの復号出力処理
と、MPEG映像データの復号処理出力処理とを例示する。

【００１９】図１は、本発明の実施の形態のデータ転送
装置のブロック図を示す。同図において、メモリ手段
（バッファメモリ）１０はデータを記憶する機能を有
し、具体的には、最小アクセスサイクルを２０ナノ秒、
記憶容量を４ＫＢとするＳＲＡＭである。このメモリ手
段１０は、図で破線で囲む１チップの外に配置されるＳ
ＤＲＡＭで構成される他のメモリ手段６とデータを入出
力する。

【００２０】第１のデータ入出力手段１は、映像データ
の出力を行い、メモリ手段１０に対するメモリアクセス
優先順位として最も高いレベル"０"を割り当てられ、調
停手段３０に対してメモリアクセス要求信号２０を２サ
イクル以上の間隔をあけて発行可能である。ここで、メ
モリアクセス優先度は数値が小さいほど優先順位が高い
こととする。図２は前記第１のデータ入出力手段１のブ
ロック図を示す。図２の第１のデータ入出力手段１にお
いて、出力データ記憶手段５０は、メモリ手段１０から
読み出したデータを記憶する。データアクセス制御手段
５１は出力データ記憶手段５０の有効データ量を管理
し、調停手段３０に対してメモリアクセス要求信号２０
を発行する。出力手段５２は、前記出力データ記憶手段
５０からのデータをＣＲＴに出力する機能を有し、具体
的にはビデオ用Ｄ／Ａコンバータで構成される。

【００２１】図１において、第２のデータ入出力手段２
は、音声データの出力を行い、メモリ手段１０に対する
メモリアクセス優先順位としてレベル"１"を割り当てら
れ、調停手段３０に対してメモリアクセス要求信号２１
を４サイクル以上の間隔をあけて発行可能である。但
し、調停によりアクセスが許可されなければ、引続きメ
モリアクセス要求信号２１を発行する。図３は第２のデ
ータ入出力手段２のブロック図を示す。図３の第２のデ
ータ入出力手段２において、出力データ記憶手段６０は
メモリ手段１０から読み出したデータを記憶する。デー
タアクセス制御手段６１は出力データ記憶手段６０の有
効データ量を管理し、調停手段３０に対してメモリアク
セス要求信号２１を発行する。出力手段６２は出力デー
タ記憶手段６０のデータをスピーカに出力する機能を有
し、具体的には音声用Ｄ／Ａコンバータ、又はＩＥＣ９
５６規格のデータフォーマット変換出力回路で構成され
る。

【００２２】また、図１において、第３のデータ入出力
手段３は、MPEG符号化映像データの復号処理が行われた
映像データを出力するため、メモリ手段１０に対して前
記復号された映像データを書き込む。第３のデータ入出
力手段３は、メモリアクセス優先順位としてレベル"２"
を割り当てられ、調停手段３０に対してメモリアクセス
要求信号２２を８サイクル以上の間隔をあけて発行可能
である。但し、調停によりアクセスが許可されなけれ
ば、引続きメモリアクセス要求信号２２を発行する。図
４はデータ入出力手段３のブロック図を示す。図４の第
３のデータ入出力手段２において、入力手段７２は、Ｍ
ＰＥＧ映像復号装置で処理されたデータを入力する。入
力データ記憶手段７０はメモリ手段１０に対して書き込
むべき前記入力されたデータを記憶する。データアクセ
ス制御手段７１は入力データ記憶手段７０の有効データ
量を管理し、調停手段３０に対してメモリアクセス要求
信号２２を発行する。

【００２３】前記第３のデータ入出力手段３は、ＭＰＥ
Ｇ符号化映像データの復号化処理が行なわれたデータ
を、第３の入力手段７２に入力した後、この入力手段７
２から第３の入力データ記憶手段７０に書き込む。第３
のデータアクセス制御手段７１は、第３の入力データ記
憶手段７０を調べ、メモリ手段１０に対して書き込み可
能な有効データが存在し且つ前回のメモリアクセス要求
を発行してから今回のメモリアクセス要求発行までの間
隔が、第３のデータ入出力手段３に割り当てられている
アクセス要求間隔と等しいか又はそれ以上であれば、調
停手段３０に対してメモリアクセス要求を発行する。調
停手段３０が第３のデータ入出力手段３に対してメモリ
アクセスを許可すれば、第３のデータアクセス制御手段
７１は、入力バス１２に第３の入力データ記憶手段７０
のデータを出力する。

【００２４】更に、図１において、第４のデータ入出力
手段４は、MPEG符号化音声データの復号処理が行なわれ
た音声データを出力するため、メモリ手段１０に対して
復号した音声データを書き込む。第４のデータ入出力手
段４は、メモリアクセス優先順位としてレベル"３"を割
り当てられ、調停手段３０に対してメモリアクセス要求
信号２３を８サイクル以上の間隔をあけて発行可能であ
る。但し、調停によりアクセスが許可されなければ、引
続きメモリアクセス要求信号２３を発行する。図５は第
４のデータ入出力手段４のブロック図を示す。同図のデ
ータ入出力手段４において、入力手段８２は、ＭＰＥＧ
音声復号装置で処理されたデータを入力する。入力デー
タ記憶手段８０はメモリ手段１０に対して書き込むべき
前記入力されたデータを記憶する。データアクセス制御
手段８１は入力データ記憶手段８０の有効データ量を管
理し、調停手段３０に対してメモリアクセス要求信号２
３を発行する。

【００２５】図１において、出力バス１１は、メモリ手
段１０から読み出されたデータを第１から第４のデータ
入出力手段１〜４に転送するバスである。入力バス１２
は、第３及び第４のデータ入出力手段３、４から出力さ
れたデータをメモリ手段１０に書き込むために転送する
バスである。

【００２６】調停手段３０は、データアクセス要求信号
２０〜２３を調べ、各データ入出力手段１〜４に割り当
てられているメモリアクセス優先順位に基づき、メモリ
手段１０の最小アクセスサイクル単位（２０ナノ秒）毎
に、メモリ手段１０に対するメモリアクセス調停を行
う。

【００２７】アクセス情報記憶手段３１は、各データ入
出力手段１〜４がメモリ手段１０に対してアクセスする
アクセス情報（複数のデータ入出力手段１〜４のメモリ
手段１０に対するアドレス情報及び書き込み又は読み出
し動作を示すリード/ライト情報を含む）を記憶し、調
停手段３０の調停結果によってメモリアクセス許可を与
えられたデータ入出力手段のアクセス情報をメモリ手段
１０に発行し、その後、次のメモリアクセスのためにア
クセス情報を更新する。

【００２８】図６はアクセス情報記憶手段３１のブロッ
ク図を示す。同図において、第１〜第４のアクセス情報
記憶部９０〜１２０は、各々、第１〜第４のデータ入出
力手段１〜４のアクセス情報を記憶する。

【００２９】第１、第２、第３及び第４のメモリポイン
タ情報９１、１０１、１１１、１２１は、各々、第１〜
第４のデータ入出力手段１〜４がメモリ手段１０に対し
て書き込み又は読み出しを行なうアドレス値（アドレス
情報）を記憶する。第１、第２、第３及び第４の上限メ
モリポインタ情報９２、１０２、１１２、１２２は、各
々、第１〜第４のメモリポインタ情報９１〜１２１が取
り得る最大のポインタ値（上限アドレス）である。ま
た、第１、第２、第３及び第４の下限メモリポインタ情
報９３、１０３、１１３、１２３は、各々、第１〜第４
のメモリポインタ情報９１〜１２１が取り得る最小のポ
インタ値（初期アドレス）である。更に、第１、第２、
第３及び第４のリードライト情報９４、１０４、１１
４、１２４は、各々、データ入出力手段１〜４が、メモ
リ手段１０に対して読み出しアクセス又は書き込みアク
セスの何れを行なうかを示す制御情報である。

【００３０】アクセス情報制御部１３０は、アクセス情
報記憶部９０〜１２０が管理するメモリポインタ情報を
更新、制御し、調停手段３０が調停したデータ入出力手
段に対するアクセス情報をメモリ制御手段３２に出力す
る。

【００３１】図１において、メモリ制御手段３２は、メ
モリ手段１０に対して、アクセス情報記憶手段３１が発
行するアドレス情報と、データアクセスを行うために必
要なリード/ライト制御信号とを発生する。

【００３２】図７はメモリ制御手段３２の動作タイミン
グ図である。同図において、ステップ１では、調停手段
３０は、全てのデータ入出力手段１〜４が発行するメモ
リアクセス要求２０〜２３を調べ、メモリ手段１０の単
位メモリアクセスサイクル毎にデータ入出力手段１〜４
から発行されるメモリアクセス要求のうち優先順位が最
も高いデータ入出力手段に対してアクセスを許可する。

【００３３】ステップ２では、調停手段３０によってメ
モリアクセス許可を与えられたデータ入出力手段は、メ
モリ手段１０に対してデータ出力（書き込み）を行なう
のであれば、メモリ手段１０に書き込むデータを入力バ
ス１２に出力する。

【００３４】ステップ３では、アクセス情報記憶手段３
１は、前記ステップ１で調停されたデータ入出力手段に
対応するアクセス情報を出力する。メモリ制御手段３２
は、前記アクセス情報記憶手段３１が出力するアクセス
情報をもとに、メモリ手段１０に対して、メモリアクセ
スを行なうためのアドレス情報及びリードライト制御信
号を出力する。アクセス情報制御部１３０は、前記ステ
ップ１でメモリアクセスが許可されたデータ入出力手段
のメモリポインタ情報を次のデータアクセスのために更
新する。

【００３５】ステップ４では、メモリ制御手段３２は、
ステップ３でのメモリアクセスが読み出しであれば、メ
モリ手段１０から読み出したデータを出力バス１１に出
力する。

【００３６】前記ステップ１〜４の処理は、メモリ手段
１０の単位メモリアクセスサイクル毎に順次実行され、
ステップ１〜４までの処理が並行して動作するので、単
位メモリアクセスサイクル毎に同一又は異なったデータ
入出力手段からのデータを調停し、メモリアクセスする
ことができる。

【００３７】調停手段３０は、単位メモリアクセスサイ
クル毎に調停を行ない、本実施の形態では、データ入出
力手段１〜４がデータアクセス要求を発行していた場
合、最も優先度の高い第１のデータ入出力手段１に対し
てデータアクセスを許可する。図８は本実施の形態にお
けるメモリ調停のタイミング図である。第１〜第４のデ
ータ入出力手段１〜４がメモリアクセス要求を発行して
から、メモリアクセス許可を受け取るまでに必要な最大
の期間（時間）について、図８を用いて説明する。前述
したように、メモリ手段１０に対するメモリアクセス優
先順位は、第１のデータ入出力手段１＞第２のデータ入
出力手段２＞第３のデータ入出力手段３＞第４のデータ
入出力手段４の順に高く、第１から第４のデータ入出力
手段１〜４の共用メモリ手段１０に対するアクセス要求
の発行間隔は、各々、２サイクル、４サイクル、８サイ
クル、８サイクルである。

【００３８】同図において、サイクルＡ〜サイクルＨま
での各サイクルは、単位メモリアクセスサイクルを示
す。

【００３９】先ず、サイクルＡでは、調停手段３０は、
第１から第４のデータ入出力手段１〜４が、各々、メモ
リアクセス要求を発行しているので、優先順位の最も高
い第１のデータ入出力手段１に対してメモリアクセス許
可を発行する。

【００４０】サイクルＢでは、サイクルＡでメモリアク
セスを行なうことができなかった第２〜第４のデータ入
出力手段２〜４が引続きメモリアクセス要求を発行し、
調停手段３０は、アクセス要求を受けたデータ入出力手
段２〜４のうちメモリアクセス優先順位の最も高い第２
のデータ入出力手段２に対してメモリアクセス許可を発
行する。

【００４１】サイクルＣでは、第１のデータ入出力手段
１は最短２サイクルに１回メモリアクセス要求を発行す
るので、調停手段３０は第１のデータ入出力手段１に対
してメモリアクセス許可を発行する。

【００４２】サイクルＤでは、前記サイクルＣでメモリ
アクセスを行なうことができなかった第３及び第４のデ
ータ入出力手段３、４が引続きメモリアクセス要求を発
行し、調停手段３０は、アクセス要求を受けたデータ入
出力手段３、４のうちメモリアクセス優先順位の最も高
い第３のデータ入出力手段３に対してメモリアクセス許
可を発行する。

【００４３】サイクルＥでは、前記サイクルＣで第１の
データ入出力手段１、第２のデータ入出力手段２、及び
第４のデータ入出力手段４がメモリアクセス要求を発行
し、調停手段３０は、アクセス要求を受けたデータ入出
力手段１、２、４のうちメモリアクセス優先順位の最も
高い第１のデータ入出力手段１に対してメモリアクセス
許可を発行する。

【００４４】調停手段３０は、以下同様にメモリアクセ
スの調停を行い、サイクルＨで第４のデータ入出力手段
４に対してデータアクセス許可を与える。

【００４５】従って、第１のデータ入出力手段１は、デ
ータアクセス要求を発行したサイクルを含んで１サイク
ル後にデータアクセス許可を受け取ることができる。同
様に、第２のデータ入出力手段２、第３のデータ入出力
手段３、第４のデータ入出力手段４は、各々、データア
クセス要求を発行したサイクルを含んで２サイクル後、
４サイクル後、８サイクル後にデータアクセス許可を受
け取ることができる。各データ入出力手段１〜４は、ア
クセス許可を受け取ったサイクルで、内蔵するデータ記
憶手段５０〜８０のデータ記憶容量分のデータを共用メ
モリ手段１０との間で入力又は出力する。

【００４６】以上の説明から判るように、第１〜第４の
データ入出力手段１〜４は、そのアクセス要求間隔が各
々２、４、８、８サイクルであり、また、そのアクセス
間隔（アクセス要求からアクセスが実際に行われるまで
の期間）が１、２、４、８サイクルであって、何れの入
出力手段もアクセス要求間隔以内でアクセスが実行され
ることが保証されている。

【００４７】次に、各データ入出力手段１〜４に内蔵す
るデータ記憶手段５０〜８０のデータ記憶容量を説明す
る。第４のデータ入出力手段４では、アクセス要求間隔
が８サイクルであり、また、アクセス要求を発行した後
からこの要求が許可されるまでの期間が図８から判るよ
うに７サイクルである。従って、自己のデータ入出力手
段４よりも優先順位の高いデータ入出力手段１〜３が全
てアクセス要求を今回は発行せず、次回は発行する最悪
の場合を考慮すると、第４のデータ入出力手段４の入力
データ記憶手段８０の容量は、アクセス要求間隔（８サ
イクル）と、アクセス要求を発行した後からこの要求が
許可されるまでの期間（７サイクル）との合計期間（１
５サイクル）の間、入力手段８２から受けるデータの量
を少なくとも記憶可能な容量に設定される。

【００４８】同様に、第３のデータ入出力手段３の入力
データ記憶手段７０の容量は、アクセス要求間隔（８サ
イクル）と、アクセス要求を発行した後からこの要求が
許可されるまでの期間（３サイクル）との合計期間（１
１サイクル）の間、入力手段７２から受けるデータの量
を少なくとも記憶可能な容量に設定される。

【００４９】また、第２のデータ入出力手段２の出力デ
ータ記憶手段６０の容量は、アクセス要求間隔（４サイ
クル）と、アクセス要求を発行した後からこの要求が許
可されるまでの期間（１サイクル）との合計期間（５サ
イクル）の間、出力手段６２に出力するデータの量を少
なくとも記憶可能な容量に設定される。

【００５０】更に、第１のデータ入出力手段１の出力デ
ータ記憶手段５０の容量は、アクセス要求間隔（２サイ
クル）と、アクセス要求を発行した後からこの要求が許
可されるまでの期間（０サイクル）との合計期間（２サ
イクル）の間、出力手段５２に出力するデータの量を少
なくとも記憶可能な容量に設定される。

【００５１】従来では、各データ入出力手段１〜４に対
してメモリアクセス間隔（アクセス要求からアクセスが
実際に行われるまでの期間）が規定されていない。従っ
て、メモリアクセス優先度の低いデータ入出力手段（例
えば、第４のデータ入出力手段４）は、メモリアクセス
するために、待たされる時間を１つの所定時間に想定す
ることができず、入力データ記憶手段８０の容量を特定
することができない。その結果、実時間でデータの転送
を行うことが困難となる。

【００５２】これに対し、本実施の形態によれば、複数
のデータ入出力手段１〜４が共通のメモリ手段１０を使
用し、各データ入出力手段１〜４に対して、前記共有す
るメモリ手段１０に対するアクセス優先順位と、メモリ
アクセス要求発行間隔とを割り当て、調停手段３０がメ
モリ手段１０の単位アクセスサイクル毎に、アクセス優
先順位に基づいてメモリアクセス要求を調停することに
より、各データ入出力手段１〜４の出力データ記憶手段
５０、６０及び入力データ記憶手段７０、８０の容量を
前記所定容量に特定することができるので、実時間での
データ転送が可能となる。

【００５３】尚、本実施の形態では、第１〜第４のデー
タ入出力手段１〜４は、各々、メモリアクセス要求が許
可されない場合には、引続いてメモリアクセス要求信号
２０〜２３を出力する構成としたが、本発明はこれに限
定されず、例えば各データ入出力手段１〜４は所定の時
間間隔のみでメモリアクセス要求信号２０〜２３を出力
し、調停手段３０が同時に２以上のデータ入出力手段か
ら各々メモリアクセス要求信号を受けた際には、そのう
ちメモリアクセス優先順位の最も高いデータ出力手段に
対しアクセスを許可し、次のサイクルでその次にアクセ
ス優先順位の高いデータ入出力手段に対しアクセスを許
可することをサイクル毎に繰り返す構成を採用しても良
い。

【００５４】また、本実施の形態では、調停手段３０
は、メモリ手段１０の単位アクセスサイクル毎にアクセ
ス要求を調停する構成としたが、本発明はこれに限定さ
れない。しかし、単位アクセスサイクル毎にアクセス要
求を調停する構成とする場合には、出力データ記憶手段
５０、６０及び入力データ記憶手段７０、８０の容量を
必要最小限の容量に低減できる効果を奏する。

【００５５】更に、本実施の形態において、メモリ手段
１０に対してデータをアクセスするデータ入出力手段の
数は"４"としたが、それ以上の個数でも、本実施の形態
の動作、効果は基本的には変わらない。

【００５６】加えて、本実施の形態において、第１のデ
ータ入出力手段１、第２のデータ入出力手段２、第３の
データ入出力手段３、第４のデータ入出力手段４を映像
の出力、音声の出力、ＭＰＥＧ映像の復号処理、音声の
復号処理を行なうようにしているが、メモリ手段１０に
対してデータを入出力する手段であれば、処理内容、デ
ータ内容は何ら制限されない。

【００５７】

【発明の効果】以上説明したように、請求項１から請求
項５記載の発明のデータ転送装置によれば、複数のデー
タ入出力手段でメモリ手段を共有する場合に、各データ
入出力手段の共有メモリ手段に対するアクセス要求の時
間間隔を所定間隔に設定する構成とし、これにより、各
データ入出力手段の共有メモリ手段に対するアクセスを
所望時間内に確実に行うことを保証できるので、各デー
タ入出力手段に備える第２のバッファメモリの容量を予
め明確に把握できて、これ等の容量を従来よりも低減で
きる。

【００５８】特に、請求項３記載の発明によれば、各デ
ータ入出力手段からのアクセス要求の調停を、メモリ手
段の単位アクセスサイクル毎に行ったので、各データ入
出力手段に備える第２のバッファメモリの容量を必要最
小限の容量にできる。

【００５９】また、請求項４及び請求項５記載の発明に
よれば、各データ入出力手段のデータ記憶容量を、メモ
リ手段に対するアクセス要求間隔とアクセス要求の発行
から許可までの期間との合計期間の間に入出力するデー
タ量を少なくとも記憶する容量に明確に決定できる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係るデータ転送装置を示
すブロック図である。

【図２】同実施の形態に係る第１データ入出力手段を示
すブロック図である。

【図３】同実施の形態に係る第２データ入出力手段を示
すブロック図である。

【図４】同実施の形態に係る第３データ入出力手段を示
すブロック図である。

【図５】同実施の形態に係る第４データ入出力手段を示
すブロック図である。

【図６】同実施の形態に係るアクセス情報記憶手段を示
すブロック図である。

【図７】同実施の形態に係るメモリアクセスのタイミン
グ図である。

【図８】同実施の形態に係るメモリ調停のタイミング図
である。

【符号の説明】

１〜４データ入出力手段１０メモリ手段１１出力バス１２入力バス２０〜２３メモリアクセス要求信号３０調停手段３１アクセス情報記憶手段３２メモリ制御手段

Claims

【特許請求の範囲】

【請求項１】データを入力し又は出力する複数のデー
タ入出力手段と、前記複数のデータ入出力手段で共用され、前記複数のデ
ータ入出力手段との間でデータを入出力するメモリ手段
と、前記複数のデータ入出力手段から前記メモリ手段に対す
るアクセス要求を調停する調停手段とを備え、前記各データ入力出力手段は、前記メモリ手段に対する
アクセスの優先順位を予め割り当てられ、前記メモリ手
段に対するアクセス要求を所定の時間間隔で発行可能で
あり、前記調停手段は、前記複数のデータ入出力手段からのア
クセス要求を受け、このアクセス要求を受けた前記デー
タ入出力手段に対して、前記アクセス優先順位の高い順
にメモリアクセスを許可することを特徴とするデータ転
送装置。
【請求項２】前記調停手段は、アクセス要求を受けた
前記データ入出力手段のうち、前記アクセス優先順位の
最も高いデータ入出力手段に対してアクセスを許可し、前記各データ入出力手段は、前記調停手段によりアクセ
ス要求が許可されなかったとき、前記所定の時間間隔に
拘わらず再度アクセス要求を発行することを特徴とする
請求項１記載のデータ転送装置。
【請求項３】前記調停手段は、前記複数のデータ入出
力手段からのアクセス要求を、前記メモリ手段の単位ア
クセスサイクル毎に調停することを特徴とする請求項１
記載のデータ転送装置。
【請求項４】前記各データ入出力手段は、データが入力される入力手段と、前記メモリ手段に対するアクセス要求間隔と前記アクセ
ス要求の発行後からこのアクセス要求が許可されるまで
の期間との合計期間の間に前記入力手段に入力されるデ
ータの量を、少なくとも記憶する容量の入力データ記憶
手段と、を備えることを特徴とする請求項１、２又は３記載のデ
ータ転送装置。
【請求項５】前記各データ入出力手段は、データを出力する出力手段と、前記メモリ手段に対するアクセス要求間隔と前記アクセ
ス要求の発行後からこのアクセス要求が許可されるまで
の期間との合計期間の間に前記出力手段から出力される
データの量を、少なくとも記憶する容量の出力データ記
憶手段と、を備えることを特徴とする請求項１、２又は３記載のデ
ータ転送装置。