JP2000022613A - Maximum ratio synthetic diversity receiver - Google Patents
Maximum ratio synthetic diversity receiverInfo
- Publication number
- JP2000022613A JP2000022613A JP10190054A JP19005498A JP2000022613A JP 2000022613 A JP2000022613 A JP 2000022613A JP 10190054 A JP10190054 A JP 10190054A JP 19005498 A JP19005498 A JP 19005498A JP 2000022613 A JP2000022613 A JP 2000022613A
- Authority
- JP
- Japan
- Prior art keywords
- weight
- level
- circuit
- phase
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Radio Transmission System (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、線形変調によりデ
ィジタル変調された信号を受信する最大比合成ダイバー
シティ受信装置に関する。[0001] 1. Field of the Invention [0002] The present invention relates to a maximum ratio combining diversity receiver for receiving a signal digitally modulated by linear modulation.
【０００２】[0002]
【従来の技術】無線通信等に用いられる最大比合成ダイ
バーシティ受信装置は、フェージングによる受信感度劣
化の影響を取り除くのに有効な装置である。最大比合成
ダイバーシティ受信を含む検波後合成ダイバーシティ受
信は特性が優れた方式として知られており、この方式に
含まれるものとして例えば、複数の受信部からのベース
バンド信号を各受信部での受信電界強度に応じて重み計
算して合成し復号を行う最大比合成ダイバーシティ方式
や、複数の受信信号の中から最も受信電界強度が強いブ
ランチを選択して合成し復号を行う選択合成ダイバーシ
ティ方式等がある。現在、選択合成ダイバーシティ方式
に比べて最大比合成ダイバーシティ方式の方が性能的に
優れていることが知られており、特開平６−２６８５５
９号公報でも位相ベースバンド信号を用いた最大比合成
法が用いられている。以下、従来の最大比合成ダイバー
シティ受信装置について図面を用いて説明する。2. Description of the Related Art A maximum ratio combining diversity receiver used for wireless communication or the like is an effective device for removing the influence of reception sensitivity deterioration due to fading. The post-detection combining diversity reception including the maximum ratio combining diversity reception is known as a method having excellent characteristics, and includes, for example, baseband signals from a plurality of receiving units in a receiving electric field at each receiving unit. There is a maximum ratio combining diversity scheme in which weights are calculated according to the strengths, combining and decoding, and a selective combining diversity scheme in which a branch having the strongest received electric field strength is selected from a plurality of received signals, combined and decoded. . At present, it is known that the maximum ratio combining diversity system is superior in performance to the selective combining diversity system.
No. 9 also uses a maximum ratio combining method using a phase baseband signal. Hereinafter, a conventional maximum ratio combining diversity receiver will be described with reference to the drawings.
【０００３】図１２は従来の最大比合成ダイバーシティ
受信装置を示すブロック図であり、Ｎ個のブランチを有
する場合を示す。図１２において、Ｂ１，ＢＮはブラン
チ（受信系統）、１，２は各々のブランチの受信レベル
を検出する受信レベル検出回路、３，４はアンテナ（図
示せず）からの受信信号を復調する復調回路、５，６は
復調回路３，４から出力される復調信号から位相情報を
求める位相検出回路、７は受信レベル検出回路１，２か
ら出力される受信レベルに応じたウエイトと位相検出回
路５，６から出力される位相情報とを用いてブランチ合
成処理および判定を行う合成判定回路である。FIG. 12 is a block diagram showing a conventional maximum ratio combining diversity receiving apparatus, in which the apparatus has N branches. In FIG. 12, B1 and BN are branches (reception systems), 1 and 2 are reception level detection circuits for detecting the reception level of each branch, and 3 and 4 are demodulations for demodulating a reception signal from an antenna (not shown). Circuits 5, 6 are phase detection circuits for obtaining phase information from the demodulated signals output from the demodulation circuits 3, 4, and 7 are weights and phase detection circuits 5 corresponding to the reception levels output from the reception level detection circuits 1, 2. , And 6 using the phase information output from the branch synthesis processing and the determination.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、上記従
来の最大比合成ダイバーシティ受信装置では、ブランチ
数が増加すると、それに比例して演算量および回路規模
が増加するという問題点を有していた。However, the above-described conventional maximum ratio combining diversity receiver has a problem that as the number of branches increases, the amount of operation and the circuit scale increase in proportion.
【０００５】この最大比合成ダイバーシティ受信装置で
は、ブランチ数が増加しても演算量や回路規模の増加を
抑えることができることが要求されている。The maximum ratio combining diversity receiver is required to be able to suppress an increase in the amount of calculation and the circuit scale even when the number of branches increases.
【０００６】本発明は、ブランチ数が増加しても演算量
や回路規模の増加を抑えることができる最大比合成ダイ
バーシティ受信装置を提供することを目的とする。SUMMARY OF THE INVENTION It is an object of the present invention to provide a maximum ratio combining diversity receiver capable of suppressing an increase in the amount of calculation and circuit scale even when the number of branches increases.
【０００７】[0007]
【課題を解決するための手段】この課題を解決するため
に本発明の最大比合成ダイバーシティ受信装置は、ディ
ジタルデータにより変調された信号を受信する最大比合
成ダイバーシティ受信装置であって、複数アンテナで受
信された各受信信号を復調する復調回路と、復調回路で
復調された信号に応じた位相ベースバンド信号を出力す
る位相検出回路と、各受信信号のレベルを検出する受信
レベル検出回路と、受信レベル検出回路から出力される
受信レベルを入力してウエイトを生成し、生成したウエ
イトと閾値レベルとの比較を行って閾値レベルに満たな
いブランチのウエイトを強制的に零とする受信レベル用
ウエイト生成・比較回路と、受信レベル用ウエイト生成
・比較回路から出力されるウエイトと位相検出回路から
出力される受信信号の位相ベースバンド信号とを入力し
てブランチ合成処理および判定を行うブランチ数可変合
成判定回路とを有する構成を備えている。SUMMARY OF THE INVENTION In order to solve this problem, a maximum ratio combining diversity receiving apparatus according to the present invention is a maximum ratio combining diversity receiving apparatus for receiving a signal modulated by digital data. A demodulation circuit that demodulates each received signal, a phase detection circuit that outputs a phase baseband signal corresponding to the signal demodulated by the demodulation circuit, a reception level detection circuit that detects the level of each reception signal, A weight is generated by inputting the reception level output from the level detection circuit, and the generated weight is compared with a threshold level to generate a weight for a reception level for forcibly setting the weight of a branch below the threshold level to zero.・ Comparison circuit and weight generation for reception level ・ Weight output from comparison circuit and reception signal output from phase detection circuit And a structure having a number of branches varying combination judging circuit for performing branch combining processing and determined by the input of the phase baseband signals.
【０００８】これにより、ブランチ数が増加しても演算
量や回路規模の増加を抑えることができる最大比合成ダ
イバーシティ受信装置が得られる。As a result, it is possible to obtain a maximum ratio combining diversity receiver capable of suppressing an increase in the amount of calculation and the circuit scale even when the number of branches increases.
【０００９】[0009]
【発明の実施の形態】本発明の請求項１に記載の発明
は、ディジタルデータにより変調された信号を受信する
最大比合成ダイバーシティ受信装置であって、複数アン
テナで受信された各受信信号を復調する復調回路と、復
調回路で復調された信号に応じた位相ベースバンド信号
を出力する位相検出回路と、各受信信号のレベルを検出
する受信レベル検出回路と、受信レベル検出回路から出
力される受信レベルを入力してウエイトを生成し、生成
したウエイトと閾値レベルとの比較を行って閾値レベル
に満たないブランチのウエイトを強制的に零とする受信
レベル用ウエイト生成・比較回路と、受信レベル用ウエ
イト生成・比較回路から出力されるウエイトと位相検出
回路から出力される受信信号の位相ベースバンド信号と
を入力してブランチ合成処理および判定を行うブランチ
数可変合成判定回路と、を有することとしたものであ
り、ブランチ数が増加しても、合成判定回路に必要なブ
ランチ数の増加が抑制され、合成判定回路における演算
量の増加が抑制されるという作用を有する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The first aspect of the present invention is a maximum ratio combining diversity receiver for receiving a signal modulated by digital data, and demodulates each received signal received by a plurality of antennas. Demodulation circuit, a phase detection circuit that outputs a phase baseband signal corresponding to the signal demodulated by the demodulation circuit, a reception level detection circuit that detects the level of each reception signal, and reception output from the reception level detection circuit. A weight generation / comparison circuit for a reception level, which generates a weight by inputting a level, compares the generated weight with a threshold level, and forcibly sets the weight of a branch below the threshold level to zero, and a reception level Inputting the weight output from the weight generation / comparison circuit and the phase baseband signal of the received signal output from the phase detection circuit and branching And a variable-number-of-branches combination determination circuit that performs synthesis processing and determination. Even if the number of branches increases, the increase in the number of branches required for the combination determination circuit is suppressed, and the calculation in the combination determination circuit is performed. It has the effect of suppressing an increase in the amount.
【００１０】請求項２に記載の発明は、ディジタルデー
タにより変調された信号を受信する最大比合成ダイバー
シティ受信装置であって、複数アンテナで受信された各
受信信号を復調する復調回路と、復調回路で復調された
信号に応じた位相ベースバンド信号を出力する位相検出
回路と、位相検出回路から出力される位相ベースバンド
信号を遅延させる遅延回路と、遅延回路から出力される
位相ベースバンド信号と判定された位相を示す判定位相
信号とを入力して位相誤差を求める位相誤差検出回路
と、各受信信号のレベルを検出する受信レベル検出回路
と、受信レベル検出回路から出力される受信レベルと位
相誤差検出回路から出力される受信信号の位相誤差とを
入力してウエイトを生成し、生成したウエイトと閾値レ
ベルとの比較を行って閾値レベルに満たないブランチの
ウエイトを強制的に零とする受信レベル＋位相誤差用ウ
エイト生成・比較回路と、受信レベル＋位相誤差用ウエ
イト生成・比較回路から出力されるウエイトと位相検出
回路から出力される受信信号の位相ベースバンド信号と
を入力してブランチ合成処理および判定を行うブランチ
数可変合成判定回路と、を有することとしたものであ
り、ブランチ数が増加しても、合成判定回路に必要なブ
ランチ数の増加が抑制され、合成判定回路における演算
量の増加が抑制されるという作用を有する。A second aspect of the present invention is a maximum ratio combining diversity receiver for receiving a signal modulated by digital data, wherein the demodulation circuit demodulates each of the received signals received by a plurality of antennas, and a demodulation circuit. A phase detection circuit that outputs a phase baseband signal corresponding to the signal demodulated in step 1, a delay circuit that delays the phase baseband signal output from the phase detection circuit, and a phase baseband signal output from the delay circuit A phase error detection circuit for inputting a determination phase signal indicating the phase obtained to obtain a phase error, a reception level detection circuit for detecting the level of each reception signal, a reception level and a phase error output from the reception level detection circuit Generates a weight by inputting the phase error of the received signal output from the detection circuit, and compares the generated weight with the threshold level A receive level + phase error weight generation / comparison circuit for forcibly setting the weight of a branch below the threshold level to zero, and a weight output from the reception level + phase error weight generation / comparison circuit and output from the phase detection circuit And a branch number variable combining determination circuit for performing a branch combining process and determination by inputting a phase baseband signal of the received signal to be received. This has the effect of suppressing an increase in the required number of branches and an increase in the amount of computation in the synthesis determination circuit.
【００１１】請求項３に記載の発明は、ディジタルデー
タにより変調された信号を受信する受信装置であって、
複数アンテナで受信された各受信信号を復調する復調回
路と、復調回路で復調された信号に応じた位相ベースバ
ンド信号を出力する位相検出回路と、各受信信号から希
望波レベルのみを検出する希望波検出回路と、各受信信
号から雑音を含んだ干渉波レベルのみを検出する干渉波
検出回路と、希望波レベル検出回路から出力される希望
波レベルと干渉波検出回路から出力される干渉波レベル
とを入力して希望波レベル／（干渉波レベル＋雑音レベ
ル）で定義されるＳＩＮＲ値を計算し、計算したＳＩＮ
Ｒ値からウエイトを生成し、生成したウエイトと閾値レ
ベルとの比較を行って閾値レベルに満たないブランチの
ウエイトを強制的に零とするＳＩＮＲ用ウエイト生成・
比較回路と、ＳＩＮＲ用ウエイト生成・比較回路から出
力されるウエイトと位相検出回路から出力される受信信
号の位相ベースバンド信号とを入力してブランチ合成処
理および判定を行うブランチ数可変合成判定回路と、を
有することとしたものであり、ブランチ数が増加して
も、合成判定回路に必要なブランチ数の増加が抑制さ
れ、合成判定回路における演算量の増加が抑制されると
いう作用を有する。According to a third aspect of the present invention, there is provided a receiving apparatus for receiving a signal modulated by digital data,
A demodulation circuit that demodulates each received signal received by a plurality of antennas, a phase detection circuit that outputs a phase baseband signal corresponding to the signal demodulated by the demodulation circuit, and a desire to detect only a desired wave level from each received signal A wave detection circuit, an interference wave detection circuit that detects only an interference wave level including noise from each received signal, a desired wave level output from the desired wave level detection circuit, and an interference wave level output from the interference wave detection circuit To calculate the SINR value defined by desired wave level / (interference wave level + noise level), and calculate the calculated SIN
A weight is generated from the R value, and the generated weight is compared with a threshold level to generate a SINR weight for forcibly setting the weight of a branch below the threshold level to zero.
A comparison circuit, a branch number variable synthesis determination circuit that inputs a weight output from the SINR weight generation / comparison circuit and a phase baseband signal of a reception signal output from the phase detection circuit and performs branch synthesis processing and determination. This has the effect that even if the number of branches increases, the increase in the number of branches required for the synthesis determination circuit is suppressed, and the increase in the amount of calculation in the synthesis determination circuit is suppressed.
【００１２】請求項４に記載の発明は、ディジタルデー
タにより変調された信号を受信する最大比合成ダイバー
シティ受信装置であって、複数アンテナで受信された各
受信信号を復調する復調回路と、復調回路で復調された
信号に応じた位相ベースバンド信号を出力する位相検出
回路と、位相検出回路から出力される位相ベースバンド
信号を遅延させる遅延回路と、遅延回路から出力される
位相ベースバンド信号と判定された位相を示す判定位相
信号とを入力して位相誤差を求める位相誤差検出回路
と、各受信信号から希望波レベルのみを検出する希望波
検出回路と、各受信信号から雑音を含んだ干渉波レベル
のみを検出する干渉波検出回路と、希望波レベル検出回
路から出力される希望波レベルと干渉波検出回路から出
力される干渉波レベルと位相誤差検出回路から出力され
る受信信号の位相誤差とを入力してウエイトを生成する
ＳＩＮＲ＋位相誤差用ウエイト生成回路と、ＳＩＮＲ＋
位相誤差用ウエイト生成回路から出力されるウエイトと
位相検出回路から出力される受信信号の位相ベースバン
ド信号とを入力してブランチ合成処理および判定を行う
合成判定回路と、を有することとしたものであり、通常
のＳＩＮＲのみを入力してウエイトを生成する場合より
も受信特性が向上するという作用を有する。According to a fourth aspect of the present invention, there is provided a maximum ratio combining diversity receiving apparatus for receiving a signal modulated by digital data, wherein the demodulating circuit demodulates each received signal received by a plurality of antennas, and a demodulating circuit. A phase detection circuit that outputs a phase baseband signal corresponding to the signal demodulated in step 1, a delay circuit that delays the phase baseband signal output from the phase detection circuit, and a phase baseband signal output from the delay circuit A phase error detection circuit for inputting a determination phase signal indicating the phase obtained to obtain a phase error, a desired wave detection circuit for detecting only a desired wave level from each received signal, and an interference wave containing noise from each received signal An interference wave detection circuit that detects only the level, and a desired wave level output from the desired wave level detection circuit and an interference wave level output from the interference wave detection circuit. And SINR + phase error weight generating circuit for generating weights to input the phase error of the received signal outputted from the phase error detection circuit and, SINR +
A synthesis determination circuit that inputs a weight output from the phase error weight generation circuit and a phase baseband signal of a reception signal output from the phase detection circuit and performs branch synthesis processing and determination. There is an effect that the reception characteristics are improved as compared with the case where the weight is generated by inputting only the normal SINR.
【００１３】請求項５に記載の発明は、ディジタルデー
タにより変調された信号を受信する受信装置であって、
複数アンテナで受信された各受信信号を復調する復調回
路と、復調回路で復調された信号に応じた位相ベースバ
ンド信号を出力する位相検出回路と、位相検出回路から
出力される位相ベースバンド信号を遅延させる遅延回路
と、遅延回路から出力される位相ベースバンド信号と判
定された位相を示す判定位相信号とを入力して位相誤差
を求める位相誤差検出回路と、各受信信号から希望波レ
ベルのみを検出する希望波検出回路と、各受信信号から
雑音を含んだ干渉波レベルのみを検出する干渉波検出回
路と、希望波レベル検出回路から出力される希望波レベ
ルと干渉波検出回路から出力される干渉波レベルと位相
誤差検出回路から出力される受信信号の位相誤差とを入
力してウエイトを生成し、生成したウエイトと閾値レベ
ルとの比較を行って閾値レベルに満たないブランチのウ
エイトを強制的に零とするＳＩＮＲ＋位相誤差用ウエイ
ト生成・比較回路と、ＳＩＮＲ＋位相誤差用ウエイト生
成・比較回路から出力される零以外のウエイトと位相検
出回路から出力される受信信号の位相ベースバンド信号
とを入力してブランチ合成処理および判定を行うブラン
チ数可変合成判定回路と、を有することとしたものであ
り、ブランチ数が増加しても、合成判定回路に必要なブ
ランチ数の増加が抑制され、合成判定回路における演算
量の増加が抑制されるという作用を有する。According to a fifth aspect of the present invention, there is provided a receiving apparatus for receiving a signal modulated by digital data,
A demodulation circuit that demodulates each received signal received by the plurality of antennas, a phase detection circuit that outputs a phase baseband signal corresponding to the signal demodulated by the demodulation circuit, and a phase baseband signal output from the phase detection circuit A delay circuit for delaying, a phase error detection circuit for inputting a phase baseband signal output from the delay circuit and a determination phase signal indicating a determined phase to obtain a phase error, and only a desired wave level from each reception signal. A desired wave detection circuit for detecting, an interference wave detection circuit for detecting only an interference wave level including noise from each received signal, a desired wave level output from the desired wave level detection circuit, and an output from the interference wave detection circuit A weight is generated by inputting the interference wave level and the phase error of the received signal output from the phase error detection circuit, and the generated weight is compared with a threshold level. A SINR + phase error weight generation / comparison circuit forcibly setting the weight of a branch below the threshold level to zero, and a non-zero weight output from the SINR + phase error weight generation / comparison circuit and output from the phase detection circuit And a variable-number-of-branches combination determination circuit that performs branch combining processing and determination by inputting a phase baseband signal of the received signal to be combined. This has the effect of suppressing the increase in the number of branches and the increase in the amount of calculation in the synthesis determination circuit.
【００１４】請求項６に記載の発明は、ディジタルデー
タにより変調された信号を受信する受信装置であって、
複数アンテナで受信された各受信信号を復調する復調回
路と、復調回路で復調された信号に応じた位相ベースバ
ンド信号を出力する位相検出回路と、各受信信号のレベ
ルを検出する受信レベル検出回路と、受信レベル検出回
路から出力される受信レベルを入力してウエイトを生成
し、生成したウエイトと閾値レベルとの比較を行って閾
値レベルに満たないブランチのウエイトを強制的に零と
する受信レベル用ウエイト生成・比較回路と、受信レベ
ル用ウエイト生成・比較回路から出力されるウエイトと
位相検出回路から出力される受信信号の位相ベースバン
ド信号とを入力してブランチ合成処理および判定を行う
ブランチ数可変合成判定回路と、受信レベル用ウエイト
生成・比較回路から出力されるウエイトを入力して各受
信信号を合成しキャリアを再生するブランチ数可変合成
キャリア再生回路と、を有することとしたものであり、
ブランチ数が増加しても、キャリア再生回路に必要なブ
ランチ数の増加が抑制され、キャリア再生回路における
演算量の増加が抑制されるという作用を有する。According to a sixth aspect of the present invention, there is provided a receiving apparatus for receiving a signal modulated by digital data,
A demodulation circuit for demodulating each received signal received by a plurality of antennas, a phase detection circuit for outputting a phase baseband signal corresponding to the signal demodulated by the demodulation circuit, and a reception level detection circuit for detecting the level of each received signal And the reception level output from the reception level detection circuit to generate a weight, and compare the generated weight with the threshold level to forcibly set the weight of the branch below the threshold level to zero. Number of branches for inputting the weight output from the weight generation / comparison circuit for reception, the weight output from the weight generation / comparison circuit for reception level, and the phase baseband signal of the reception signal output from the phase detection circuit, and performing branch synthesis processing and determination The weights output from the variable synthesis determination circuit and the reception level weight generation / comparison circuit are input, and each received signal is synthesized and keyed. And branch number variable combining carrier reproducing circuit for reproducing a rear, which was to have,
Even if the number of branches is increased, an increase in the number of branches required for the carrier recovery circuit is suppressed, and an operation amount of the carrier recovery circuit is suppressed.
【００１５】請求項７に記載の発明は、請求項１に記載
の発明において、生成したウエイトと閾値レベルとの比
較を行って閾値レベルに満たないブランチのウエイトを
強制的に零とする受信レベル用ウエイト生成・比較回路
に代えて、生成したウエイトと閾値レベルとの比較を行
って閾値レベルに満たないブランチのウエイトを強制的
に零とすると共に零以外のブランチ数が上限を越えた場
合には生成したウエイトの小さい方から強制的に零とす
る受信レベル用ウエイト生成・ブランチ数上限付きウエ
イト比較回路を備えることとしたものであり、ブランチ
数が増加しても合成判定回路に必要なブランチ数は上限
値を越えることがなく、合成判定回路における演算量お
よび回路規模が抑制されるという作用を有する。According to a seventh aspect of the present invention, in the first aspect of the present invention, the received level is compared with the threshold level to forcibly set the weight of a branch below the threshold level to zero. In place of the weight generation / comparison circuit, the generated weight is compared with the threshold level to force the weight of the branch below the threshold level to be zero, and the number of non-zero branches exceeds the upper limit. Is to provide a weight comparison circuit with a weight generation for reception level and a branch number upper limit with the upper limit on the number of branches which is forcibly set to zero from the smaller of the generated weights. The number does not exceed the upper limit value, and has the effect of suppressing the amount of calculation and the circuit scale in the synthesis determination circuit.
【００１６】請求項８に記載の発明は、請求項２に記載
の発明において、受信レベル検出回路から出力される受
信レベルと位相誤差検出回路から出力される受信信号の
位相誤差とを入力してウエイトを生成し、生成したウエ
イトと閾値レベルとの比較を行って閾値レベルに満たな
いブランチのウエイトを強制的に零とする受信レベル＋
位相誤差用ウエイト生成・比較回路に代えて、受信レベ
ル検出回路から出力される受信レベルと位相誤差検出回
路から出力される受信信号の位相誤差とを入力してウエ
イトを生成し、生成したウエイトと閾値レベルとの比較
を行って閾値レベルに満たないブランチのウエイトを強
制的に零とすると共に零以外のブランチ数が上限を越え
た場合には生成したウエイトの小さい方から強制的に零
とする受信レベル＋位相誤差用ウエイト生成・ブランチ
数上限付きウエイト比較回路を備えることとしたもので
あり、ブランチ数が増加しても合成判定回路に必要なブ
ランチ数は上限値を越えることがなく、合成判定回路に
おける演算量および回路規模が抑制されるという作用を
有する。According to an eighth aspect of the present invention, in the second aspect, the reception level output from the reception level detection circuit and the phase error of the reception signal output from the phase error detection circuit are input. A reception level which generates a weight, compares the generated weight with a threshold level, and forcibly sets the weight of a branch below the threshold level to zero +
In place of the phase error weight generation / comparison circuit, the reception level output from the reception level detection circuit and the phase error of the reception signal output from the phase error detection circuit are input to generate a weight, and the generated weight Comparing with the threshold level, the weight of the branch below the threshold level is forcibly set to zero, and when the number of branches other than zero exceeds the upper limit, it is forcibly set to zero from the smaller generated weight. A weight comparison circuit with reception level + phase error weight generation / number-of-branches upper limit circuit is provided. Even if the number of branches increases, the number of branches required for the synthesis determination circuit does not exceed the upper limit value. This has the effect that the amount of calculation and the circuit scale in the determination circuit are suppressed.
【００１７】請求項９に記載の発明は、請求項３に記載
の発明において、希望波レベル検出回路から出力される
希望波レベルと干渉波検出回路から出力される干渉波レ
ベルとを入力して希望波レベル／（干渉波レベル＋雑音
レベル）で定義されるＳＩＮＲ値を計算し、計算したＳ
ＩＮＲ値からウエイトを生成し、生成したウエイトと閾
値レベルとの比較を行って閾値レベルに満たないブラン
チのウエイトを強制的に零とするＳＩＮＲ用ウエイト生
成・比較回路に代えて、希望波レベル検出回路から出力
される希望波レベルと干渉波検出回路から出力される干
渉波レベルとを入力して希望波レベル／（干渉波レベル
＋雑音レベル）で定義されるＳＩＮＲ値を計算し、計算
したＳＩＮＲ値からウエイトを生成し、生成したウエイ
トと閾値レベルとの比較を行って閾値レベルに満たない
ブランチのウエイトを強制的に零とすると共に零以外の
ブランチ数が上限を越えた場合には生成したウエイトの
小さい方から強制的に零とするＳＩＮＲ用ウエイト生成
・ブランチ数上限付きウエイト比較回路を備えることと
したものであり、ブランチ数が増加しても合成判定回路
に必要なブランチ数は上限値を越えることがなく、合成
判定回路における演算量および回路規模が抑制されると
いう作用を有する。According to a ninth aspect of the present invention, in the third aspect, the desired wave level output from the desired wave level detection circuit and the interference wave level output from the interference wave detection circuit are input. A SINR value defined by a desired wave level / (interference wave level + noise level) is calculated, and the calculated SNR
A weight is generated from the INR value, the generated weight is compared with a threshold level, and a desired wave level detection is performed in place of the SINR weight generation / comparison circuit for forcibly setting the weight of a branch below the threshold level to zero. The SINR value defined by desired wave level / (interference wave level + noise level) is calculated by inputting the desired wave level output from the circuit and the interference wave level output from the interference wave detection circuit, and the calculated SINR Generates a weight from the value, compares the generated weight with the threshold level, forcibly sets the weight of the branch below the threshold level to zero, and generates it when the number of non-zero branches exceeds the upper limit. A weight comparison circuit with an SINR weight generation / branch number upper limit which forcibly sets the weight from the smaller one to zero. Number of branches necessary for the synthesis determination circuits lunch number is increased has the effect that without exceeding the upper limit, the amount of computation and the circuit scale in the synthesis determining circuit is suppressed.
【００１８】請求項１０に記載の発明は、請求項５に記
載の発明において、希望波レベル検出回路から出力され
る希望波レベルと干渉波検出回路から出力される干渉波
レベルと位相誤差検出回路から出力される受信信号の位
相誤差とを入力してウエイトを生成し、生成したウエイ
トと閾値レベルとの比較を行って閾値レベルに満たない
ブランチのウエイトを強制的に零とするＳＩＮＲ＋位相
誤差用ウエイト生成・比較回路に代えて、希望波レベル
検出回路から出力される希望波レベルと干渉波検出回路
から出力される干渉波レベルと位相誤差検出回路から出
力される受信信号の位相誤差とを入力してウエイトを生
成し、生成したウエイトと閾値レベルとの比較を行って
閾値レベルに満たないブランチのウエイトを強制的に零
とすると共に零以外のブランチ数が上限を越えた場合に
は生成したウエイトの小さい方から強制的に零とするＳ
ＩＮＲ＋位相誤差用ウエイト生成・ブランチ数上限付き
ウエイト比較回路を備えることとしたものであり、ブラ
ンチ数が増加しても合成判定回路に必要なブランチ数は
上限値を越えることがなく、合成判定回路における演算
量および回路規模が抑制されるという作用を有する。According to a tenth aspect of the present invention, in the invention of the fifth aspect, a desired wave level output from the desired wave level detection circuit, an interference wave level output from the interference wave detection circuit, and a phase error detection circuit are provided. And a phase error of the received signal output from the controller, a weight is generated, the generated weight is compared with a threshold level, and a weight of a branch less than the threshold level is forcibly set to zero. Instead of the weight generation / comparison circuit, the desired wave level output from the desired wave level detection circuit, the interference wave level output from the interference wave detection circuit, and the phase error of the received signal output from the phase error detection circuit are input. Weights, and compares the generated weights with a threshold level to forcibly set the weights of branches that do not reach the threshold level to zero and to set the weights below zero. S to forcibly zero from the smaller weights generated if the number of branches exceeds the upper limit
A weight comparison circuit with an INR + phase error weight generation / branch number upper limit is provided. Even if the number of branches increases, the number of branches required for the synthesis determination circuit does not exceed the upper limit value. Has the effect that the amount of calculation and the circuit scale in are suppressed.
【００１９】請求項１１に記載の発明は、請求項６に記
載の発明において、受信レベル検出回路から出力される
受信レベルを入力してウエイトを生成し、生成したウエ
イトと閾値レベルとの比較を行って閾値レベルに満たな
いブランチのウエイトを強制的に零とする受信レベル用
ウエイト生成・比較回路に代えて、受信レベル検出回路
から出力される受信レベルを入力してウエイトを生成
し、生成したウエイトと閾値レベルとの比較を行って閾
値レベルに満たないブランチのウエイトを強制的に零と
すると共に零以外のブランチ数が上限を越えた場合には
生成したウエイトの小さい方から強制的に零とする受信
レベル用ウエイト生成・ブランチ数上限付きウエイト比
較回路を備えることとしたものであり、ブランチ数が増
加しても合成判定回路に必要なブランチ数は上限値を越
えることがなく、合成判定回路における演算量および回
路規模が抑制されるという作用を有する。According to an eleventh aspect of the present invention, in the invention of the sixth aspect, a weight is generated by inputting the reception level output from the reception level detection circuit, and the generated weight is compared with a threshold level. In place of the reception level generation / comparison circuit for forcibly setting the weight of the branch below the threshold level to zero, the reception level output from the reception level detection circuit is input and the weight is generated. By comparing the weight with the threshold level, the weight of the branch below the threshold level is forcibly set to zero, and when the number of branches other than zero exceeds the upper limit, the generated weight is forcibly set to zero from the smaller one. And a weight comparison circuit with an upper limit on the number of branches for the reception level. Branches required number has the effect that without exceeding the upper limit, the amount of computation and the circuit scale in the synthesis determining circuit is suppressed.
【００２０】以下、本発明の実施の形態について、図１
〜図１１を用いて説明する。 （実施の形態１）図１は本発明の実施の形態１による最
大比合成ダイバーシティ受信装置を示すブロック図であ
る。FIG. 1 shows an embodiment of the present invention.
This will be described with reference to FIG. (Embodiment 1) FIG.1 is a block diagram showing a maximum ratio combining diversity receiving apparatus according to Embodiment 1 of the present invention.
【００２１】図１において、ブランチＢ１，ＢＮ、受信
レベル検出回路１，２、復調回路３，４、位相検出回路
５，６は図１２と同様のものなので、同一符号を付し、
説明は省略する。８は受信レベルを用いて各ブランチの
ウエイトを生成し、この生成したウエイトと閾値レベル
とを比較し、閾値レベルに満たないウエイトを強制的に
零とする受信レベル用ウエイト生成・比較回路、１９は
ブランチ数を可変できるブランチ数可変合成判定回路で
ある。In FIG. 1, the branches B1 and BN, the reception level detection circuits 1 and 2, the demodulation circuits 3 and 4, and the phase detection circuits 5 and 6 are the same as those in FIG.
Description is omitted. Reference numeral 8 denotes a reception level weight generation / comparison circuit which generates a weight for each branch using the reception level, compares the generated weight with a threshold level, and forcibly sets a weight below the threshold level to zero. Is a branch number variable combination determination circuit that can change the number of branches.
【００２２】動作の概略を説明すると、まず、復調回路
３、４によって復調された受信信号が出力され、、位相
検出回路５、６で位相に変換され、また受信レベル検出
回路１，２で受信レベルが検出され、受信レベル用ウエ
イト生成・比較回路８で各ブランチのウエイトが生成さ
れて閾値レベルと比較され、ブランチ数可変合成判定回
路１９において受信レベル用ウエイト生成・比較回路８
から出力されるウエイトと位相検出回路５、６から出力
される受信信号の位相とを入力してブランチ合成処理と
判定が行われる。First, the received signals demodulated by the demodulation circuits 3 and 4 are output, converted into phases by the phase detection circuits 5 and 6, and received by the reception level detection circuits 1 and 2. The level is detected, and the weight of each branch is generated by the reception level weight generation / comparison circuit 8 and compared with the threshold level.
, And the phases of the received signals output from the phase detection circuits 5 and 6 are input to perform branch synthesis processing and determination.
【００２３】更に詳細に説明する。各ブランチの受信レ
ベル検出回路１，２により各ブランチの受信レベルが検
出され、受信レベル用ウエイト生成・比較回路８に入力
される。受信レベル用ウエイト生成・比較回路８では各
ブランチのウエイトが生成され、各ウエイトと閾値レベ
ルとを比較する。その結果閾値レベルに満たないブラン
チのウエイトは強制的に零とされ、各ブランチのウエイ
トはブランチ数可変合成判定回路１９に出力される。ブ
ランチ数可変合成判定回路１９では各位相検出回路５，
６から出力される各受信信号の位相と受信レベル用ウエ
イト生成・比較回路８から出力される各ブランチのウエ
イトとを入力してブランチ合成処理および判定が行われ
る。このブランチ数可変合成判定回路１９では、ウエイ
トが零以外のブランチのみを使用してブランチを合成処
理し、判定を行う。This will be described in more detail. The reception level of each branch is detected by the reception level detection circuits 1 and 2 of each branch, and is input to the reception level weight generation / comparison circuit 8. The reception level weight generation / comparison circuit 8 generates a weight for each branch, and compares each weight with a threshold level. As a result, the weights of the branches that do not reach the threshold level are forcibly set to zero, and the weights of the respective branches are output to the branch number variable combination determination circuit 19. The number-of-branches variable-combination determination circuit 19 includes the phase detection circuits 5 and 5.
6 and the weight of each branch output from the reception level weight generation / comparison circuit 8 are input to perform branch synthesis processing and determination. In the branch number variable combination determination circuit 19, the branches are combined using only the branches whose weights are other than zero, and the determination is performed.
【００２４】以上のように本実施の形態によれば、各ブ
ランチのウエイトを比較して閾値レベル以下のブランチ
をブランチ合成処理に使用しないようにすることによ
り、ブランチ数増加にともなう合成判定回路における演
算量の増加を抑えることができる。As described above, according to the present embodiment, the weights of the branches are compared and the branches below the threshold level are not used in the branch synthesis processing. An increase in the amount of calculation can be suppressed.
【００２５】（実施の形態２）図２は本発明の実施の形
態２による最大比合成ダイバーシティ受信装置を示すブ
ロック図である。(Embodiment 2) FIG. 2 is a block diagram showing a maximum ratio combining diversity receiver according to Embodiment 2 of the present invention.
【００２６】図２において、ブランチＢ１，ＢＮ、受信
レベル検出回路１，２、復調回路３，４、位相検出回路
５，６、ブランチ数可変合成判定回路１９は図１と同様
のものなので、同一符号を付し、説明は省略する。１０
は受信信号の位相ベースバンド信号と判定された位相を
示す判定位相信号との位相誤差と受信レベルとを用いて
各ブランチのウエイトを生成して閾値レベルと比較し、
閾値レベルに満たないウエイトを強制的に零とする受信
レベル＋位相誤差用ウエイト生成・比較回路、２０，２
３は遅延回路、２１，２２は受信信号の位相誤差を検出
する位相誤差検出回路である。In FIG. 2, the branches B1 and BN, the reception level detection circuits 1 and 2, the demodulation circuits 3 and 4, the phase detection circuits 5 and 6, and the branch number variable combination judgment circuit 19 are the same as those in FIG. The reference numerals are used and the description is omitted. 10
Is used to generate a weight of each branch using the phase error of the determined phase signal indicating the phase determined as the phase baseband signal of the received signal and the received level, and compare the weight with the threshold level,
Receive level + phase error weight generation / comparison circuit for forcibly setting weights below the threshold level to zero, 20, 2
Reference numeral 3 denotes a delay circuit, and 22 and 22 denote phase error detection circuits for detecting a phase error of the received signal.
【００２７】動作の概略を説明すると、まず、復調回路
３、４によって復調された受信信号が出力され、位相検
出回路５、６で位相に変換され、遅延回路２０，２３で
遅延され、位相誤差検出回路で位相誤差が検出され、ま
た、受信レベル検出回路１，２で受信レベルが検出さ
れ、受信レベル＋位相誤差用ウエイト生成・比較回路１
０では、受信レベルと上記位相誤差とを入力して各ブラ
ンチのウエイトが生成され閾値レベルと比較され、ブラ
ンチ数可変合成判定回路１９では受信レベル＋位相誤差
用ウエイト生成・比較回路１０から出力されるウエイト
と位相検出回路５、６から出力される受信信号の位相と
を入力してブランチ合成処理と判定が行われる。The operation is briefly described below. First, the received signals demodulated by the demodulation circuits 3 and 4 are output, converted into phases by the phase detection circuits 5 and 6, delayed by the delay circuits 20 and 23, The detection circuit detects a phase error, the reception level detection circuits 1 and 2 detect the reception level, and the reception level + phase error weight generation / comparison circuit 1
At 0, the reception level and the phase error are input, the weight of each branch is generated and compared with the threshold level, and the branch number variable synthesis determination circuit 19 outputs from the reception level + phase error weight generation / comparison circuit 10. The weights and the phases of the reception signals output from the phase detection circuits 5 and 6 are input, and branch synthesis processing and determination are performed.
【００２８】更に詳細に説明する。各ブランチの受信レ
ベル検出回路１，２により各ブランチの受信レベルが検
出され、受信レベル＋位相誤差用ウエイト生成・比較回
路１０に入力される。また、各ブランチの位相検出回路
５，６から出力される受信信号の位相が遅延回路２０，
２３で遅延され、位相誤差検出回路２１，２２で各ブラ
ンチの受信信号における位相誤差が検出され、受信レベ
ル＋位相誤差用ウエイト生成・比較回路１０に入力され
る。受信レベル＋位相誤差用ウエイト生成・比較回路１
０では、受信レベルと位相誤差とを入力して各ブランチ
のウエイトを生成し、各ウエイトを閾値レベルと比較す
る。その結果閾値レベルに満たないブランチのウエイト
は強制的に零とし、各ブランチのウエイトはブランチ数
可変合成判定回路１９に出力される。ブランチ数可変合
成判定回路１９では、各ブランチの位相検出回路５，６
から出力される受信信号の位相と受信レベル＋位相誤差
用ウエイト生成・比較回路１０から出力される各ブラン
チのウエイトとを入力してブランチ合成処理および判定
が行われる。この時ブランチ数可変合成判定回路１９で
はウエイトが零以外のブランチのみを使用してブランチ
を合成処理し、判定を行う。This will be described in more detail. The reception level of each branch is detected by the reception level detection circuits 1 and 2 of each branch, and is input to the reception level + phase error weight generation / comparison circuit 10. Further, the phase of the reception signal output from the phase detection circuits 5 and 6 of each branch is
The signal is delayed at 23 and the phase error detection circuits 21 and 22 detect a phase error in the reception signal of each branch, and input to the reception level + weight error / comparison circuit 10 for phase error. Receive level + phase error wait generation / comparison circuit 1
At 0, the weight of each branch is generated by inputting the reception level and the phase error, and each weight is compared with the threshold level. As a result, the weights of the branches that do not reach the threshold level are forcibly set to zero, and the weights of the respective branches are output to the branch number variable combination determination circuit 19. In the branch number variable combination determination circuit 19, the phase detection circuits 5, 6 of each branch are provided.
, And the weight of each branch output from the reception level + phase error weight generation / comparison circuit 10 are input to perform branch synthesis processing and determination. At this time, the branch number variable synthesis determination circuit 19 performs a synthesis process by using only branches whose weights are other than zero, and makes a determination.
【００２９】以上のように本実施の形態によれば、各ブ
ランチのウエイトを比較して閾値レベル以下のブランチ
をブランチ合成処理に使用しないようにすることによ
り、ブランチ数増加にともなう合成判定回路における演
算量の増加を抑えることができる。As described above, according to the present embodiment, the weights of the branches are compared and the branches below the threshold level are not used in the branch synthesis processing. An increase in the amount of calculation can be suppressed.
【００３０】（実施の形態３）図３は本発明の実施の形
態３による最大比合成ダイバーシティ受信装置を示すブ
ロック図である。(Embodiment 3) FIG. 3 is a block diagram showing a maximum ratio combining diversity receiver according to Embodiment 3 of the present invention.
【００３１】図３において、ブランチＢ１，ＢＮ、受信
レベル検出回路１，２、復調回路３，４、位相検出回路
５，６、ブランチ数可変合成判定回路１９は図１と同様
のものなので、同一符号を付し、説明は省略する。１１
はＳＩＮＲ（信号対雑音比）を用いて各ブランチのウエ
イトを生成し閾値レベルと比較し、閾値レベルに満たな
いウエイトを強制的に零とするＳＩＮＲ用ウエイト生成
・比較回路、３０，３３は希望波レベルを検出する希望
波レベル検出回路、３１，３２は雑音を含んだ干渉波レ
ベルを検出する干渉波レベル検出回路である。In FIG. 3, the branches B1 and BN, the reception level detection circuits 1 and 2, the demodulation circuits 3 and 4, the phase detection circuits 5 and 6, and the branch number variable combination judgment circuit 19 are the same as those in FIG. The reference numerals are used and the description is omitted. 11
Is a SINR weight generation / comparison circuit that generates a weight of each branch using SINR (signal-to-noise ratio), compares the weight with a threshold level, and forcibly sets a weight less than the threshold level to zero. Desired wave level detection circuits for detecting a wave level, and 31 and 32 are interference wave level detection circuits for detecting an interference wave level including noise.
【００３２】動作の概略を説明すると、まず、復調回路
３、４によって復調された受信信号が出力され、、位相
検出回路５、６で位相に変換され、ブランチ数可変合成
判定回路１９に入力され、また、希望波検出回路３０，
３３では希望波レベルが検出され、干渉波検出回路では
雑音を含んだ干渉波レベルが検出され、ＳＩＮＲ用ウエ
イト生成・比較回路１１では、希望波レベルと雑音を含
んだ干渉波レベルとを入力して各ブランチのウエイトを
生成し、生成したウエイトと閾値レベルとを比較し、ブ
ランチ数可変合成判定回路１９では、ＳＩＮＲ用ウエイ
ト生成・比較回路１１から出力されるウエイトと位相検
出回路５、６から出力される受信信号の位相とを入力し
てブランチ合成処理と判定が行われる。The outline of the operation will be described. First, the received signals demodulated by the demodulation circuits 3 and 4 are output, converted into phases by the phase detection circuits 5 and 6, and input to the branch number variable combination determination circuit 19. , And a desired wave detection circuit 30,
At 33, the desired wave level is detected, the interference wave detection circuit detects the interference wave level including noise, and the SINR weight generation / comparison circuit 11 inputs the desired wave level and the interference wave level including noise. The weights of the respective branches are compared with each other, and the generated weights are compared with the threshold level. In the branch number variable combination determination circuit 19, the weights output from the SINR weight generation / comparison circuit 11 and the phase detection circuits 5 and 6 are used. The phase of the received signal to be output is input, and branch synthesis processing and determination are performed.
【００３３】更に詳細に説明する。各ブランチの希望波
レベル検出回路３０，３３により各ブランチの希望波レ
ベルが検出され、干渉波レベル検出回路３１，３２によ
り各ブランチの雑音を含んだ干渉波レベルが検出され各
々ＳＩＮＲ用ウエイト生成・比較回路１１に入力され
る。ＳＩＮＲ用ウエイト生成・比較回路１１では、希望
波レベルと雑音を含んだ干渉波レベルとを入力して各ブ
ランチのウエイトを生成し、各ウエイトを閾値レベルと
比較する。その結果閾値レベルに満たないブランチのウ
エイトは強制的に零とし、各ブランチのウエイトはブラ
ンチ数可変合成判定回路１９に出力される。ブランチ数
可変合成判定回路１９ではＳＩＮＲ用ウエイト生成・比
較回路１１から出力される各ブランチのウエイトと位相
検出回路５、６から出力される受信信号の位相とを入力
してブランチ合成処理および判定が行われる。この時ブ
ランチ数可変合成判定回路１９ではウエイトが零以外の
ブランチのみを使用してブランチを合成処理し、判定を
行う。This will be described in more detail. Desired wave levels of each branch are detected by desired wave level detection circuits 30 and 33 of each branch, and interference wave levels including noise of each branch are detected by interference wave level detection circuits 31 and 32. It is input to the comparison circuit 11. The SINR weight generation / comparison circuit 11 receives a desired wave level and an interference wave level including noise, generates a weight for each branch, and compares each weight with a threshold level. As a result, the weights of the branches that do not reach the threshold level are forcibly set to zero, and the weights of the respective branches are output to the branch number variable combination determination circuit 19. The branch number variable combination determination circuit 19 receives the weight of each branch output from the SINR weight generation / comparison circuit 11 and the phase of the reception signal output from the phase detection circuits 5 and 6, and performs branch combination processing and determination. Done. At this time, the branch number variable synthesis determination circuit 19 performs a synthesis process by using only branches whose weights are other than zero, and makes a determination.
【００３４】以上のように本実施の形態によれば、各ブ
ランチのウエイトを比較して閾値レベル以下のブランチ
をブランチ合成処理に使用しないようにすることによ
り、ブランチ数増加にともなう合成判定回路における演
算量の増加を抑えることができる。As described above, according to the present embodiment, the weights of the branches are compared and the branches below the threshold level are not used in the branch synthesis processing. An increase in the amount of calculation can be suppressed.
【００３５】（実施の形態４）図４は本発明の実施の形
態４による最大比合成ダイバーシティ受信装置を示すブ
ロック図である。(Embodiment 4) FIG. 4 is a block diagram showing a maximum ratio combining diversity receiver according to Embodiment 4 of the present invention.
【００３６】図４において、ブランチＢ１，ＢＮ、復調
回路３，４、位相検出回路５，６、合成判定回路７、遅
延回路２０，２３、位相誤差検出回路２１，２２は図２
と同様のものであり、希望波レベル検出回路３０，３
３、干渉波レベル検出回路３１，３２は図３と同様のも
のなので、同一符号を付し、説明は省略する。１２は受
信信号の位相ベースバンド信号と判定位相信号との位相
誤差とＳＩＮＲとを用いて各ブランチのウエイトを生成
するＳＩＮＲ＋位相誤差用ウエイト生成回路である。In FIG. 4, the branches B1 and BN, the demodulation circuits 3 and 4, the phase detection circuits 5 and 6, the synthesis judgment circuit 7, the delay circuits 20 and 23, and the phase error detection circuits 21 and 22 are shown in FIG.
And the desired wave level detection circuits 30 and 3
3. Since the interference wave level detection circuits 31 and 32 are the same as those in FIG. 3, they are denoted by the same reference numerals and description thereof is omitted. Reference numeral 12 denotes an SINR + phase error weight generation circuit that generates a weight for each branch using the phase error between the phase baseband signal and the determination phase signal of the received signal and the SINR.
【００３７】動作の概略を説明すると、まず、復調回路
３、４によって復調された受信信号が出力され、位相検
出回路５、６で位相に変換され、遅延回路２０，２３で
遅延され、位相誤差検出回路で位相誤差が検出され、ま
た、希望波検出回路３０，３３では希望波レベルが検出
され、干渉波検出回路３１，３２では雑音を含んだ干渉
波レベルが検出され、ＳＩＮＲ＋位相誤差用ウエイト生
成回路１２では各ブランチに対応するウエイトが生成さ
れ、合成判定回路７ではＳＩＮＲ＋位相誤差用ウエイト
生成回路１２から出力されるウエイトと位相検出回路
５、６から出力される受信信号の位相とを入力してブラ
ンチ合成処理と判定が行われる。The operation will be briefly described. First, the received signals demodulated by the demodulation circuits 3 and 4 are output, converted into phases by the phase detection circuits 5 and 6, delayed by the delay circuits 20 and 23, The detection circuit detects a phase error, the desired wave detection circuits 30 and 33 detect a desired wave level, the interference wave detection circuits 31 and 32 detect an interference wave level including noise, and a SINR + weight for phase error. The generation circuit 12 generates a weight corresponding to each branch, and the synthesis determination circuit 7 receives the weight output from the SINR + phase error weight generation circuit 12 and the phases of the reception signals output from the phase detection circuits 5 and 6. Then, branch synthesis processing and determination are performed.
【００３８】更に詳細に説明する。各ブランチの希望波
レベル検出回路３０，３３により各ブランチの希望波レ
ベルが検出され、干渉波レベル検出回路３１，３２によ
り各ブランチの雑音を含んだ干渉波レベルが検出され各
々ＳＩＮＲ＋位相誤差用ウエイト生成回路１２に入力さ
れる。また、各ブランチの位相検出回路５，６から出力
される受信信号の位相が遅延回路２０，２３で遅延さ
れ、位相誤差検出回路２１，２２で各ブランチの受信信
号における位相誤差が検出され、各々ＳＩＮＲ＋位相誤
差用ウエイト生成回路１２に入力される。ＳＩＮＲ＋位
相誤差用ウエイト生成回路１２では、希望波レベルと干
渉波レベルと位相誤差とを入力して各ブランチのウエイ
トを生成し、これらのウエイトは合成判定回路７に出力
される。合成判定回路７では各ブランチの位相検出回路
５，６から出力される受信信号の位相とＳＩＮＲ＋位相
誤差用ウエイト生成回路１２から出力される各ブランチ
のウエイトとを入力してブランチ合成処理および判定が
行われる。This will be described in more detail. The desired wave level of each branch is detected by the desired wave level detection circuits 30 and 33 of each branch, and the interference wave level including noise of each branch is detected by the interference wave level detection circuits 31 and 32. It is input to the generation circuit 12. The phases of the reception signals output from the phase detection circuits 5 and 6 of each branch are delayed by delay circuits 20 and 23, and the phase errors in the reception signals of the branches are detected by the phase error detection circuits 21 and 22, respectively. It is input to the SINR + phase error weight generation circuit 12. The SINR + phase error weight generation circuit 12 receives the desired wave level, the interference wave level, and the phase error, generates weights for each branch, and outputs these weights to the synthesis determination circuit 7. The synthesis determination circuit 7 receives the phases of the received signals output from the phase detection circuits 5 and 6 of each branch and the weight of each branch output from the SINR + phase error weight generation circuit 12 and performs branch synthesis processing and determination. Done.
【００３９】以上のように本実施の形態によれば、各ブ
ランチのウエイトをＳＩＮＲ＋位相誤差を入力して生成
することにより、通常のＳＩＮＲのみを入力してウエイ
トを生成した場合よりも受信特性を向上させることがで
きる。As described above, according to the present embodiment, the weight of each branch is generated by inputting the SINR + phase error, so that the reception characteristic is improved as compared with the case where the weight is generated by inputting only the normal SINR. Can be improved.
【００４０】（実施の形態５）図５は本発明の実施の形
態５による最大比合成ダイバーシティ受信装置を示すブ
ロック図である。図５において、ブランチＢ１，ＢＮ、
復調回路３，４、位相検出回路５，６、ブランチ数可変
合成判定回路１９、遅延回路２０，２３、位相誤差検出
回路２１，２２、希望波レベル検出回路３０，３３、干
渉波レベル検出回路３１，３２は図４と同様のものなの
で、同一符号を付し、説明は省略する。１３は受信信号
の位相ベースバンド信号と判定位相信号との位相誤差と
ＳＩＮＲとを用いて各ブランチのウエイトを生成して閾
値レベルと比較し、閾値レベルに満たないウエイトを強
制的に零とするＳＩＮＲ＋位相誤差用ウエイト生成・比
較回路である。(Embodiment 5) FIG.5 is a block diagram showing a maximum ratio combining diversity receiver according to Embodiment 5 of the present invention. In FIG. 5, branches B1, BN,
Demodulation circuits 3 and 4, phase detection circuits 5 and 6, branch number variable synthesis determination circuit 19, delay circuits 20 and 23, phase error detection circuits 21 and 22, desired wave level detection circuits 30 and 33, interference wave level detection circuit 31 , 32 are the same as those in FIG. 4, and therefore are denoted by the same reference numerals and description thereof will be omitted. Reference numeral 13 generates a weight for each branch using the phase error between the phase baseband signal and the determination phase signal of the received signal and the SINR, compares the weight with a threshold level, and forcibly sets a weight less than the threshold level to zero. This is a weight generation / comparison circuit for SINR + phase error.
【００４１】動作の概略を説明すると、まず、復調回路
３、４によって復調された受信信号が出力され、位相検
出回路５、６で位相に変換され、遅延回路２０，２３で
遅延され、位相誤差検出回路２１，２２で位相誤差が検
出され、また、希望波検出回路３０，３３では希望波レ
ベルが検出され、干渉波検出回路３１，３２では雑音を
含んだ干渉波レベルが検出され、ＳＩＮＲ＋位相誤差用
ウエイト生成・比較回路１３では、希望波レベルと雑音
を含んだ干渉波レベルと位相誤差とを入力して各ブラン
チのウエイトを生成して閾値レベルと比較し、ブランチ
数可変合成判定回路１９では、ＳＩＮＲ＋位相誤差用ウ
エイト生成・比較回路１３から出力されるウエイトと位
相検出回路５、６から出力される受信信号の位相とを入
力してブランチ合成処理と判定を行う。First, the received signals demodulated by the demodulation circuits 3 and 4 are output, converted into phases by the phase detection circuits 5 and 6, delayed by the delay circuits 20 and 23, The detection circuits 21 and 22 detect a phase error, the desired wave detection circuits 30 and 33 detect a desired wave level, and the interference wave detection circuits 31 and 32 detect an interference wave level including noise. The error weight generation / comparison circuit 13 receives the level of the desired wave, the level of the interference wave including noise, and the phase error, generates the weight of each branch, compares the weight with the threshold level, and determines whether the number of branches is variable. In this example, the weights output from the SINR + phase error weight generation / comparison circuit 13 and the phases of the reception signals output from the phase detection circuits 5 and 6 are input to form a branch signal. A determination is made and processing.
【００４２】更に詳細に説明する。各ブランチの希望波
レベル検出回路３０，３３により各ブランチの希望波レ
ベルが検出され、干渉波レベル検出回路３１，３２によ
り各ブランチの雑音を含んだ干渉波レベルが検出され、
各々ＳＩＮＲ＋位相誤差用ウエイト生成・比較回路１３
に入力される。また、各ブランチの位相検出回路５，６
から出力される受信信号の位相が遅延回路２０，２３で
遅延され、位相誤差検出回路２１，２２で各ブランチの
受信信号における位相誤差が検出され、ＳＩＮＲ＋位相
誤差用ウエイト生成・比較回路１３に入力される。ＳＩ
ＮＲ＋位相誤差用ウエイト生成・比較回路１３では、希
望波レベルと雑音を含んだ干渉波レベルと位相誤差とを
入力して各ブランチのウエイトを生成し、各ウエイトを
閾値レベルと比較する。その結果閾値レベルに満たない
ブランチのウエイトは強制的に零とし、各ブランチのウ
エイトはブランチ数可変合成判定回路１９に出力され
る。ブランチ数可変合成判定回路１９では各ブランチの
位相検出回路５，６から出力される受信信号の位相とＳ
ＩＮＲ＋位相誤差用ウエイト生成・比較回路１３から出
力される各ブランチのウエイトとを入力してブランチ合
成処理および判定が行われる。この時ブランチ数可変合
成判定回路１９ではウエイトが零以外のブランチのみを
使用してブランチを合成処理し、判定を行う。This will be described in more detail. Desired wave level detection circuits 30 and 33 of each branch detect a desired wave level of each branch, and interference wave level detection circuits 31 and 32 detect an interference wave level including noise of each branch.
Weight generation / comparison circuit 13 for SINR + phase error
Is input to Also, the phase detection circuits 5, 6 of each branch
Are delayed by delay circuits 20 and 23, and phase error detection circuits 21 and 22 detect a phase error in the reception signal of each branch, and input to SINR + phase error weight generation / comparison circuit 13 Is done. SI
The NR + phase error weight generation / comparison circuit 13 receives a desired wave level, an interference wave level including noise, and a phase error, generates a weight for each branch, and compares each weight with a threshold level. As a result, the weights of the branches that do not reach the threshold level are forcibly set to zero, and the weights of the respective branches are output to the branch number variable combination determination circuit 19. In the branch number variable combination determination circuit 19, the phase of the reception signal output from the phase detection circuits 5 and 6 of each branch and S
The branch synthesis processing and determination are performed by inputting the weights of the respective branches output from the INR + weighting / comparison circuit for phase error 13. At this time, the branch number variable synthesis determination circuit 19 performs a synthesis process by using only branches whose weights are other than zero, and makes a determination.
【００４３】以上のように本実施の形態によれば、各ブ
ランチのウエイトを比較して閾値レベル以下のブランチ
をブランチ合成処理に使用しないようにすることによ
り、ブランチ数増加にともなう合成判定回路における演
算量の増加を抑えることができる。As described above, according to the present embodiment, the weights of the branches are compared and the branches below the threshold level are not used in the branch synthesis processing. An increase in the amount of calculation can be suppressed.
【００４４】（実施の形態６）図６は本発明の実施の形
態６による最大比合成ダイバーシティ受信装置を示すブ
ロック図である。(Embodiment 6) FIG. 6 is a block diagram showing a maximum ratio combining diversity receiver according to Embodiment 6 of the present invention.
【００４５】図６において、ブランチＢ１，ＢＮ、受信
レベル検出回路１，２、復調回路３，４、位相検出回路
５，６、受信レベル用ウエイト生成・比較回路８、ブラ
ンチ数可変合成判定回路１９は図１と同様のものなの
で、同一符号を付し、説明は省略する。４０は各ブラン
チのウエイトを入力して合成された受信信号を用いてキ
ャリアを再生するブランチ数可変合成キャリア再生回路
である。In FIG. 6, the branches B1 and BN, the reception level detection circuits 1 and 2, the demodulation circuits 3 and 4, the phase detection circuits 5 and 6, the reception level weight generation / comparison circuit 8, and the branch number variable combination determination circuit 19 Are the same as those in FIG. 1, and therefore, are denoted by the same reference numerals and description thereof will be omitted. Reference numeral 40 denotes a branch-number-variable combined carrier recovery circuit for recovering a carrier using a received signal synthesized by inputting the weight of each branch.
【００４６】動作の概略を説明すると、まず、復調回路
３、４によって復調された受信信号が出力され、位相検
出回路５、６で位相に変換され、また受信レベル検出回
路１，２で受信レベルが検出され、受信レベル用ウエイ
ト生成・比較回路８で各ブランチのウエイトが生成され
て閾値レベルと比較され、ブランチ数可変合成判定回路
１９において、受信レベル用ウエイト生成・比較回路８
から出力されるウエイトと位相検出回路５、６から出力
される受信信号の位相とを入力してブランチ合成処理と
判定が行われ、ブランチ数可変合成キャリア再生回路４
０において、受信レベル用ウエイト生成・比較回路８か
ら出力されるウエイトを入力してキャリアが再生され
る。First, the received signals demodulated by the demodulation circuits 3 and 4 are output, converted into phases by the phase detection circuits 5 and 6, and received by the reception level detection circuits 1 and 2. Is detected, the weight of each branch is generated by the reception level weight generation / comparison circuit 8 and compared with the threshold level, and the reception level weight generation / comparison circuit 8
, And the phases of the received signals output from the phase detection circuits 5 and 6 are input to perform branch synthesis processing and determination.
At 0, the weight output from the reception level weight generation / comparison circuit 8 is input, and the carrier is reproduced.
【００４７】更に詳細に説明する。各ブランチの受信レ
ベル検出回路１，２により各ブランチの受信レベルが検
出され、受信レベル用ウエイト生成・比較回路８に入力
される。受信レベル用ウエイト生成・比較回路８では各
ブランチのウエイトが生成され、各ウエイトと閾値レベ
ルとを比較する。その結果閾値レベルに満たないブラン
チのウエイトは強制的に零とし、各ブランチのウエイト
はブランチ数可変合成判定回路１９に出力される。ブラ
ンチ数可変合成判定回路１９では、各位相検出回路５，
６から出力される各受信信号の位相と受信レベル用ウエ
イト生成・比較回路８から出力される各ブランチのウエ
イトとを入力してブランチ合成処理および判定が行われ
る。ブランチ数可変合成キャリア再生回路４０では、受
信レベル用ウエイト生成・比較回路８から出力されるウ
エイトを入力して合成された信号からキャリアを再生さ
せる。この時ブランチ数可変合成判定回路１９およびブ
ランチ数可変合成キャリア再生回路４０ではウエイトが
零以外のブランチのみを使用してブランチを合成する。This will be described in more detail. The reception level of each branch is detected by the reception level detection circuits 1 and 2 of each branch, and is input to the reception level weight generation / comparison circuit 8. The reception level weight generation / comparison circuit 8 generates a weight for each branch, and compares each weight with a threshold level. As a result, the weights of the branches that do not reach the threshold level are forcibly set to zero, and the weights of the respective branches are output to the branch number variable combination determination circuit 19. In the variable-branch-synthesis determination circuit 19, each of the phase detection circuits 5,
6 and the weight of each branch output from the reception level weight generation / comparison circuit 8 are input to perform branch synthesis processing and determination. The variable-number-of-branches combined carrier reproduction circuit 40 receives the weight output from the reception level weight generation / comparison circuit 8 and reproduces the carrier from the synthesized signal. At this time, the branch number variable combining determination circuit 19 and the branch number variable combining carrier reproducing circuit 40 combine branches using only the branches whose weights are other than zero.
【００４８】以上のように本実施の形態によれば、各ブ
ランチのウエイトを比較して閾値レベル以下のブランチ
をブランチ合成処理に使用しないようにすることによ
り、ブランチ数増加にともなうキャリア再生回路４０に
おける演算量の増加を抑えることができる。As described above, according to the present embodiment, the weight of each branch is compared, and the branch below the threshold level is not used in the branch synthesis processing. Can be suppressed from increasing.
【００４９】（実施の形態７）図７は本発明の実施の形
態７による最大比合成ダイバーシティ受信装置を示すブ
ロック図である。(Embodiment 7) FIG.7 is a block diagram showing a maximum ratio combining diversity receiver according to Embodiment 7 of the present invention.
【００５０】図７において、ブランチＢ１，ＢＮ、受信
レベル検出回路１，２、復調回路３，４、位相検出回路
５，６、ブランチ数可変合成判定回路１９は図１と同様
のものなので、同一符号を付し、説明は省略する。５０
は受信レベルを用いて各ブランチのウエイトを生成し、
各ウエイトと閾値レベルとを比較して閾値レベルに満た
ないウエイトを零とすると共にブランチ数が上限を越え
た場合にはウエイトの小さい方から強制的に零とする受
信レベル用ウエイト生成・ブランチ数上限付きウエイト
比較回路である。In FIG. 7, the branches B1 and BN, the reception level detection circuits 1 and 2, the demodulation circuits 3 and 4, the phase detection circuits 5 and 6, and the branch number variable combination judgment circuit 19 are the same as those in FIG. The reference numerals are used and the description is omitted. 50
Generates the weight of each branch using the reception level,
Comparing each weight with the threshold level, the weight below the threshold level is set to zero, and when the number of branches exceeds the upper limit, the weight for the reception level is forcibly set to zero from the smaller weight and the number of branches. This is a weight comparison circuit with an upper limit.
【００５１】動作の概略を説明すると、まず、復調回路
３、４によって復調された受信信号が出力され、位相検
出回路５、６で位相に変換され、また受信レベル検出回
路１，２で受信レベルが検出され、受信レベル用ウエイ
ト生成・ブランチ数上限付きウエイト比較回路５０では
受信レベルを入力して各ブランチのウエイトが生成さ
れ、生成されたウエイトと閾値レベルとが比較され、ブ
ランチ数可変合成判定回路１９において、受信レベル用
ウエイト生成・ブランチ数上限付きウエイト比較回路５
０から出力されるウエイトと位相検出回路５、６から出
力される受信信号の位相とを入力してブランチ合成処理
と判定が行われる。First, the received signals demodulated by the demodulation circuits 3 and 4 are output, converted into phases by the phase detection circuits 5 and 6, and received by the reception level detection circuits 1 and 2. Is detected, and a weight comparison circuit 50 receives the reception level, generates a weight for each branch, compares the generated weight with the threshold level, and determines whether the number of branches is variable. In the circuit 19, the reception level weight generation / weight comparison circuit 5 with branch number upper limit
The weights output from 0 and the phases of the reception signals output from the phase detection circuits 5 and 6 are input, and branch synthesis processing and determination are performed.
【００５２】更に詳細に説明する。各ブランチの受信レ
ベル検出回路１，２により各ブランチの受信レベルが検
出され、受信レベル用ウエイト生成・ブランチ数上限付
きウエイト比較回路５０に入力される。受信レベル用ウ
エイト生成・ブランチ数上限付きウエイト比較回路５０
では受信レベルを入力して各ブランチのウエイトが生成
され、各ウエイトと閾値レベルとを比較する。その結果
閾値レベルに満たないウエイトを零とすると共にブラン
チ数が上限を越えた場合にはウエイトの小さい方から強
制的に零とし、各ブランチのウエイトはブランチ数可変
合成判定回路１９に出力される。ブランチ数可変合成判
定回路１９では、各位相検出回路５，６から出力される
各受信信号の位相と受信レベル用ウエイト生成・比較回
路８から出力される各ブランチのウエイトとを入力して
ブランチ合成処理および判定が行われる。このブランチ
数可変合成判定回路１９ではウエイトが零以外のブラン
チのみを使用してブランチを合成処理し、判定を行う。This will be described in more detail. The reception level of each branch is detected by the reception level detection circuits 1 and 2 of each branch, and is input to the reception level weight generation / weight comparison circuit 50 with branch number upper limit. Weight comparison circuit 50 with reception level weight generation and branch number upper limit
Then, the reception level is input, the weight of each branch is generated, and each weight is compared with the threshold level. As a result, weights below the threshold level are set to zero, and when the number of branches exceeds the upper limit, the weight is forcibly set to zero from the smaller weight, and the weight of each branch is output to the branch number variable combination determination circuit 19. . The branch number variable combining determination circuit 19 receives the phase of each reception signal output from each of the phase detection circuits 5 and 6 and the weight of each branch output from the reception level weight generation / comparison circuit 8 and performs branch combining. Processing and determination are performed. The branch number variable combining determination circuit 19 performs branch combining processing using only branches whose weights are other than zero, and makes a determination.
【００５３】以上のように本実施の形態によれば、合成
するブランチ数に上限をつけることにより、ブランチ数
増加にともなう合成判定回路における演算量と回路規模
の増加を抑えることができる。As described above, according to the present embodiment, by setting an upper limit to the number of branches to be combined, it is possible to suppress an increase in the amount of calculation and the circuit scale in the combining determination circuit due to an increase in the number of branches.
【００５４】（実施の形態８）図８は本発明の実施の形
態８による最大比合成ダイバーシティ受信装置を示すブ
ロック図である。(Eighth Embodiment) FIG. 8 is a block diagram showing a maximum ratio combining diversity receiving apparatus according to an eighth embodiment of the present invention.
【００５５】図８において、ブランチＢ１，ＢＮ、受信
レベル検出回路１，２、復調回路３，４、位相検出回路
５，６、ブランチ数可変合成判定回路１９、遅延回路２
０，２３、位相誤差検出回路２１，２２は図２と同様の
ものなので、同一符号を付し、説明は省略する。５１は
受信信号の位相ベースバンド信号と判定位相信号との位
相誤差と受信レベルとを用いて各ブランチのウエイトを
生成し、各ウエイトと閾値レベルとを比較して閾値レベ
ルに満たないウエイトを零とすると共にブランチ数が上
限を越えた場合にはウエイトの小さい方から強制的に零
とする受信レベル＋位相誤差用ウエイト生成・ブランチ
数上限付きウエイト比較回路である。In FIG. 8, branches B1 and BN, reception level detection circuits 1 and 2, demodulation circuits 3 and 4, phase detection circuits 5 and 6, a variable number of branches determination circuit 19, and a delay circuit 2
Since 0 and 23 and the phase error detection circuits 21 and 22 are the same as those in FIG. 2, they are denoted by the same reference numerals and description thereof is omitted. Reference numeral 51 denotes a weight for each branch generated by using the phase error between the phase baseband signal of the received signal and the determination phase signal and the received level, and compares each weight with the threshold level to reduce the weight less than the threshold level to zero. When the number of branches exceeds the upper limit, the reception level + phase error weight generation / weight comparison circuit with the upper limit of the number of branches is forcibly set to zero from the smaller weight.
【００５６】動作の概略を説明すると、まず、復調回路
３、４によって復調された受信信号が出力され、位相検
出回路５、６で位相に変換され、遅延回路２０，２３で
遅延され、位相誤差検出回路で位相誤差が検出され、ま
た受信レベル検出回路１，２で受信レベルが検出され、
受信レベル＋位相誤差用ウエイト生成・ブランチ数上限
付きウエイト比較回路５１では受信レベルと上記位相誤
差とを入力して各ブランチのウエイトを生成して閾値レ
ベルと比較し、ブランチ数可変合成判定回路１９では受
信レベル＋位相誤差用ウエイト生成・ブランチ数上限付
きウエイト比較回路５１から出力されるウエイトと位相
検出回路５、６から出力される受信信号の位相とを入力
してブランチ合成処理と判定が行われる。The operation will be briefly described. First, the received signals demodulated by the demodulation circuits 3 and 4 are output, converted into phases by the phase detection circuits 5 and 6, delayed by the delay circuits 20 and 23, The detection circuit detects the phase error, and the reception level detection circuits 1 and 2 detect the reception level.
The weight comparison circuit 51 receives the reception level and the phase error, generates the weight of each branch, compares it with the threshold level, and compares it with the threshold level. Then, the weights output from the reception level + phase error weight generation / weight comparison circuit 51 with branch number upper limit and the phases of the reception signals output from the phase detection circuits 5 and 6 are input to perform branch synthesis processing and determination. Will be
【００５７】更に詳細に説明する。各ブランチの受信レ
ベル検出回路１，２により各ブランチの受信レベルが検
出され、受信レベル＋位相誤差用ウエイト生成・ブラン
チ数上限付きウエイト比較回路５１に入力される。ま
た、各ブランチの位相検出回路５，６から出力される受
信信号の位相が遅延回路２０，２３で遅延され、位相誤
差検出回路２１，２２で各ブランチの受信信号における
位相誤差が検出され、受信レベル＋位相誤差用ウエイト
生成・ブランチ数上限付きウエイト比較回路５１に入力
される。受信レベル＋位相誤差用ウエイト生成・ブラン
チ数上限付きウエイト比較回路５１では、受信レベルと
上記位相誤差とを入力して各ブランチのウエイトを生成
して閾値レベルと比較する。その結果閾値レベルに満た
ないウエイトを零とすると共にブランチ数が上限を越え
た場合にはウエイトの小さい方から強制的に零とし、各
ブランチのウエイトをブランチ数可変合成判定回路１９
に出力する。ブランチ数可変合成判定回路１９では、各
ブランチの位相検出回路５，６から出力される受信信号
の位相と受信レベル＋位相誤差用ウエイト生成・ブラン
チ数上限付きウエイト比較回路５１から出力される各ブ
ランチのウエイトとを入力してブランチ合成処理および
判定が行われる。この時ブランチ数可変合成判定回路１
９ではウエイトが零以外のブランチのみを使用してブラ
ンチを合成し、判定を行う。This will be described in more detail. The reception level of each branch is detected by the reception level detection circuits 1 and 2 of each branch, and is input to the reception level + phase error weight generation / weight comparison circuit 51 with branch number upper limit. Further, the phases of the reception signals output from the phase detection circuits 5 and 6 of each branch are delayed by delay circuits 20 and 23, and the phase error detection circuits 21 and 22 detect the phase error in the reception signals of each branch and receive the signals. The level + phase error weight generation / weight comparison circuit 51 with an upper limit on the number of branches is input to the weight comparison circuit 51. The reception level + phase error weight generation / weight comparison circuit with branch number upper limit 51 receives the reception level and the phase error, generates a weight for each branch, and compares it with a threshold level. As a result, weights less than the threshold level are set to zero, and when the number of branches exceeds the upper limit, the weight of each branch is forcibly set to zero from the smaller weight, and the weight of each branch is determined by the variable number of branches determination circuit 19.
Output to In the branch number variable combining determination circuit 19, the phases of the reception signals output from the phase detection circuits 5 and 6 of each branch and the reception level + phase error weight generation / weight comparison circuit 51 with the branch number upper limit weight comparison circuit 51 are output. , And the branch combining process and the determination are performed. At this time, the branch number variable combination determination circuit 1
In step 9, the branch is synthesized using only the branches whose weights are other than zero, and the determination is performed.
【００５８】以上のように本実施の形態によれば、合成
するブランチ数に上限をつけることにより、ブランチ数
増加にともなう合成判定回路における演算量と回路規模
の増加を抑えることができる。As described above, according to the present embodiment, by setting an upper limit on the number of branches to be combined, it is possible to suppress an increase in the amount of calculation and the circuit scale in the combining determination circuit due to an increase in the number of branches.
【００５９】（実施の形態９）図９は本発明の実施の形
態９による最大比合成ダイバーシティ受信装置を示すブ
ロック図である。Embodiment 9 FIG. 9 is a block diagram showing a maximum ratio combining diversity receiving apparatus according to Embodiment 9 of the present invention.
【００６０】図９において、ブランチＢ１，ＢＮ、受信
レベル検出回路１，２、復調回路３，４、位相検出回路
５，６、ブランチ数可変合成判定回路１９、希望波レベ
ル検出回路３０，３３、干渉波レベル検出回路３１，３
２は図３と同様のものなので、同一符号を付し、説明は
省略する。５２はＳＩＮＲを用いて各ブランチのウエイ
トを生成し、各ウエイトと閾値レベルを比較して閾値レ
ベルに満たないウエイトを零とすると共にブランチ数が
上限を越えた場合にはウエイトの小さい方から強制的に
零とするＳＩＮＲ用ウエイト生成・ブランチ数上限付き
ウエイト比較回路である。In FIG. 9, branches B 1 and BN, reception level detection circuits 1 and 2, demodulation circuits 3 and 4, phase detection circuits 5 and 6, a variable number of branches determination circuit 19, desired wave level detection circuits 30 and 33, Interference wave level detection circuits 31, 3
2 is the same as that of FIG. 3, and therefore, is denoted by the same reference numerals and description thereof is omitted. 52 generates the weight of each branch using the SINR, compares each weight with the threshold level, sets the weight below the threshold level to zero, and forcibly starts with the smaller weight when the number of branches exceeds the upper limit. This is a weight comparison circuit with SINR weight generation / branch number upper limit with zero as the target.
【００６１】動作の概略を説明すると、まず、復調回路
３、４によって復調された受信信号が出力され、位相検
出回路５、６で位相に変換されブランチ数可変合成判定
回路１９に入力され、また希望波検出回路３０，３３で
は希望波レベルが検出され、干渉波検出回路では雑音を
含んだ干渉波レベルが検出され、ＳＩＮＲ用ウエイト生
成・ブランチ数上限付きウエイト比較回路５２では、希
望波レベルと雑音を含んだ干渉波レベルとを入力して各
ブランチのウエイトを生成して閾値レベルと比較し、ブ
ランチ数可変合成判定回路１９ではＳＩＮＲ用ウエイト
生成・ブランチ数上限付きウエイト比較回路５２から出
力されるウエイトを入力してブランチ合成処理と判定が
行われる。The outline of the operation is as follows. First, the received signals demodulated by the demodulation circuits 3 and 4 are output, converted into phases by the phase detection circuits 5 and 6, and input to the branch number variable combination determination circuit 19, The desired wave detection circuits 30 and 33 detect the desired wave level, the interference wave detection circuit detects the interference wave level including noise, and the SINR weight generation / weight comparison circuit with branch number upper limit 52 detects the desired wave level. An interference wave level including noise is input, a weight of each branch is generated and compared with a threshold level, and the branch number variable combination determination circuit 19 outputs a weight generation circuit for SINR and a weight comparison circuit 52 with an upper limit on the number of branches. Then, branch synthesis processing and determination are performed by inputting the weights.
【００６２】更に詳細に説明する。各ブランチの希望波
レベル検出回路３０，３３により各ブランチの希望波レ
ベルが検出され、干渉波レベル検出回路３１，３２によ
り各ブランチの雑音を含んだ干渉波レベルが検出され、
各々ＳＩＮＲ用ウエイト生成・ブランチ数上限付きウエ
イト比較回路５２に入力される。ＳＩＮＲ用ウエイト生
成・ブランチ数上限付きウエイト比較回路５２では、希
望波レベルと雑音を含んだ干渉波レベルとを入力して各
ブランチのウエイトを生成し、各ウエイトと閾値レベル
とを比較する。その結果閾値レベルに満たないウエイト
を零とすると共にブランチ数が上限を越えた場合にはウ
エイトの小さい方から強制的に零とし、各ブランチのウ
エイトをブランチ数可変合成判定回路１９に出力する。
ブランチ数可変合成判定回路１９では、ＳＩＮＲ用ウエ
イト生成・ブランチ数上限付きウエイト比較回路５２か
ら出力される各ブランチのウエイトと位相検出回路５、
６から出力される受信信号の位相とを入力してブランチ
合成および判定が行われる。この時ブランチ数可変合成
判定回路１９ではウエイトが零以外のブランチのみを使
用してブランチを合成し、判定を行う。This will be described in more detail. Desired wave level detection circuits 30 and 33 of each branch detect a desired wave level of each branch, and interference wave level detection circuits 31 and 32 detect an interference wave level including noise of each branch.
Each is input to a weight comparison circuit 52 with SINR weight generation / branch number upper limit. The SINR weight generation / branch number upper limit weight comparison circuit 52 receives a desired wave level and an interference wave level including noise, generates a weight for each branch, and compares each weight with a threshold level. As a result, weights less than the threshold level are set to zero, and when the number of branches exceeds the upper limit, the weight is forcibly set to zero from the smaller weight, and the weight of each branch is output to the branch number variable combination determination circuit 19.
In the branch number variable combination determination circuit 19, the weight of each branch output from the SINR weight generation / weight comparison circuit with branch number upper limit 52 and the phase detection circuit 5,
6 and the phase of the received signal output from the input unit 6, the branch synthesis and determination are performed. At this time, the branch number variable synthesis determination circuit 19 synthesizes the branches by using only the branches whose weights are other than zero, and makes a determination.
【００６３】以上のように本実施の形態によれば、合成
するブランチ数に上限をつけることにより、ブランチ数
増加にともなう合成判定回路における演算量と回路規模
の増加を抑えることができる。As described above, according to the present embodiment, by setting an upper limit on the number of branches to be combined, it is possible to suppress an increase in the amount of calculation and the circuit scale in the combining determination circuit due to an increase in the number of branches.
【００６４】（実施の形態１０）図１０は本発明の実施
の形態１０による最大比合成ダイバーシティ受信装置を
示すブロック図である。(Embodiment 10) FIG.10 is a block diagram showing a maximum ratio combining diversity receiver according to Embodiment 10 of the present invention.
【００６５】図１０において、ブランチ数可変合成判定
回路１９は図１と、ブランチＢ１，ＢＮ、復調回路３，
４、位相検出回路５，６、遅延回路２０，２３、位相誤
差検出回路２１，２２は図２と同様のものであり、希望
波レベル検出回路３０，３３、干渉波レベル検出回路３
１，３２は図４と同様のものなので、同一符号を付し、
説明は省略する。５３は受信信号の位相ベースバンドと
判定信号の位相誤差とＳＩＮＲとを用いて各ブランチの
ウエイトを生成し、各ウエイトと閾値レベルとを比較し
て閾値レベルに満たないウエイトを零とすると共にブラ
ンチ数が上限を越えた場合にはウエイトの小さい方から
強制的に零とするＳＩＮＲ＋位相誤差用ウエイト生成・
ブランチ数上限付きウエイト比較回路である。In FIG. 10, the branch number variable combination judgment circuit 19 is the same as that shown in FIG.
4, phase detection circuits 5 and 6, delay circuits 20 and 23, and phase error detection circuits 21 and 22 are the same as those in FIG. 2, and desired wave level detection circuits 30 and 33, interference wave level detection circuit 3
1 and 32 are the same as those in FIG.
Description is omitted. 53 generates a weight for each branch using the phase baseband of the received signal, the phase error of the determination signal, and the SINR, compares each weight with the threshold level, sets the weight below the threshold level to zero, and sets the branch to zero. When the number exceeds the upper limit, the SINR + phase error weight generation is forcibly set to zero from the smaller weight.
This is a weight comparison circuit with a branch number upper limit.
【００６６】動作の概略を説明すると、まず、復調回路
３、４によって復調された受信信号が出力され、位相検
出回路５、６で位相に変換され、遅延回路２０，２３で
遅延され、位相誤差検出回路で位相誤差が検出され、ま
た、希望波検出回路３０，３３では希望波レベルが検出
され、干渉波検出回路では雑音を含んだ干渉波レベルが
検出され、ＳＩＮＲ＋位相誤差用ウエイト生成・ブラン
チ数上限付きウエイト比較回路５３では、希望波レベル
と雑音を含んだ干渉波レベルと位相誤差とを入力して各
ブランチのウエイトを生成して閾値レベルと比較し、ブ
ランチ数可変合成判定回路１９ではＳＩＮＲ＋位相誤差
用ウエイト生成・ブランチ数上限付きウエイト比較回路
５３から出力されるウエイトと位相検出回路５、６から
出力される受信信号の位相とを入力してブランチ合成処
理と判定が行われる。The operation will be briefly described. First, received signals demodulated by the demodulation circuits 3 and 4 are output, converted into phases by the phase detection circuits 5 and 6, delayed by the delay circuits 20 and 23, The detection circuit detects a phase error, the desired wave detection circuits 30 and 33 detect a desired wave level, the interference wave detection circuit detects an interference wave level including noise, and generates a SINR + phase error weight / branch. The weight comparison circuit 53 with a number upper limit receives the desired wave level, the interference wave level including noise, and the phase error, generates the weight of each branch, compares the weight with the threshold level, and the branch number variable combination determination circuit 19 SINR + Weight generation for phase error / Weight output from weight comparison circuit 53 with upper limit on number of branches and reception signals output from phase detection circuits 5 and 6 It is determined to branch combining process performed by the input of the phase.
【００６７】更に詳細に説明する。各ブランチの希望波
レベル検出回路３０，３３により各ブランチの希望波レ
ベルが検出され、干渉波レベル検出回路３１，３２によ
り各ブランチの雑音を含んだ干渉波レベルが検出され、
各々ＳＩＮＲ＋位相誤差用ウエイト生成・ブランチ数上
限付きウエイト比較回路５３に入力される。また、各ブ
ランチの位相検出回路５，６から出力される受信信号の
位相が遅延回路２０，２３で遅延され、位相誤差検出回
路２１，２２で各ブランチの受信信号における位相誤差
が検出され、ＳＩＮＲ＋位相誤差用ウエイト生成・ブラ
ンチ数上限付きウエイト比較回路５３に入力される。Ｓ
ＩＮＲ＋位相誤差用ウエイト生成・ブランチ数上限付き
ウエイト比較回路５３では、希望波レベルと雑音を含ん
だ干渉波レベルと位相誤差とを入力して各ブランチのウ
エイトを生成して閾値レベルと比較する。その結果閾値
レベルに満たないウエイトを零とすると共にブランチ数
が上限を越えた場合にはウエイトの小さい方から強制的
に零とし、各ブランチのウエイトはブランチ数可変合成
判定回路１９に出力される。ブランチ数可変合成判定回
路１９では、各ブランチの位相検出回路５，６から出力
される受信信号の位相とＳＩＮＲ＋位相誤差用ウエイト
生成・ブランチ数上限付きウエイト比較回路５３から出
力される各ブランチのウエイトとを入力してブランチ合
成処理および判定が行われる。この時ブランチ数可変合
成判定回路１９ではウエイトが零以外のブランチのみを
使用してブランチを合成処理し、判定を行う。This will be described in more detail. Desired wave level detection circuits 30 and 33 of each branch detect a desired wave level of each branch, and interference wave level detection circuits 31 and 32 detect an interference wave level including noise of each branch.
Each is input to a weight comparison circuit 53 with SINR + phase error weight generation / branch number upper limit. Further, the phases of the reception signals output from the phase detection circuits 5 and 6 of each branch are delayed by the delay circuits 20 and 23, and the phase errors in the reception signals of the branches are detected by the phase error detection circuits 21 and 22, and the SINR + The phase error weight generation / weight comparison circuit 53 with branch number upper limit is input to the weight comparison circuit 53. S
The weight comparison circuit 53 for generating the weight for INR + phase error and the upper limit of the number of branches receives the desired wave level, the interference wave level including noise, and the phase error, generates the weight of each branch, and compares it with the threshold level. As a result, weights below the threshold level are set to zero, and when the number of branches exceeds the upper limit, the weight is forcibly set to zero from the smaller weight, and the weight of each branch is output to the branch number variable combination determination circuit 19. . In the branch number variable combination determination circuit 19, the phase of the reception signal output from the phase detection circuits 5 and 6 of each branch and the weight generation for SINR + phase error and the weight of each branch output from the weight comparison circuit 53 with branch number upper limit are provided. Is input to perform the branch combining process and the determination. At this time, the branch number variable synthesis determination circuit 19 performs a synthesis process by using only branches whose weights are other than zero, and makes a determination.
【００６８】以上のように本実施の形態によれば、合成
するブランチ数に上限をつけることにより、ブランチ数
増加にともなう合成判定回路における演算量と回路規模
の増加を抑えることができる。As described above, according to the present embodiment, by setting an upper limit on the number of branches to be combined, it is possible to suppress an increase in the amount of calculation and the circuit scale in the combining determination circuit due to an increase in the number of branches.
【００６９】（実施の形態１１）図１１は本発明の実施
の形態１１による最大比合成ダイバーシティ受信装置を
示すブロック図である。(Embodiment 11) FIG.11 is a block diagram showing a maximum ratio combining diversity receiving apparatus according to Embodiment 11 of the present invention.
【００７０】図１１において、ブランチＢ１，ＢＮ、受
信レベル検出回路１，２、復調回路３，４、位相検出回
路５，６、ブランチ数可変合成判定回路１９、ブランチ
数可変合成キャリア再生回路４０は図６と同様のもので
あり、受信レベル用ウエイト生成・ブランチ数上限付き
ウエイト比較回路５０は図７と同様のものなので、同一
符号を付し、説明は省略する。In FIG. 11, the branches B1 and BN, the reception level detection circuits 1 and 2, the demodulation circuits 3 and 4, the phase detection circuits 5 and 6, the branch number variable combination judgment circuit 19, and the branch number variable combination carrier reproduction circuit 40 6 is the same as that in FIG. 6, and the weight comparison circuit 50 with the reception level weight generation / branch number upper limit is the same as FIG.
【００７１】動作の概略を説明すると、まず、復調回路
３、４によって復調された受信信号が出力され、位相検
出回路５、６で位相に変換され、また、受信レベル検出
回路１，２で受信レベルが検出され、受信レベル用ウエ
イト生成・ブランチ数上限付きウエイト比較回路５０で
各ブランチのウエイトが生成されて閾値レベルと比較さ
れ、ブランチ数可変合成判定回路１９において、受信レ
ベル用ウエイト生成・ブランチ数上限付きウエイト比較
回路５０から出力されるウエイトと位相検出回路５、６
から出力される受信信号の位相とを入力してブランチ合
成処理と判定が行われ、ブランチ数可変合成キャリア再
生回路４０において、受信レベル用ウエイト生成・ブラ
ンチ数上限付きウエイト比較回路５０から出力されるウ
エイトを入力してキャリアが再生される。The outline of the operation is as follows. First, the received signals demodulated by the demodulation circuits 3 and 4 are output, converted into phases by the phase detection circuits 5 and 6, and received by the reception level detection circuits 1 and 2. A level is detected, a weight for reception level generation / weight comparison circuit with branch number upper limit 50 is used to generate a weight for each branch and is compared with a threshold level. Weights output from weight comparison circuit 50 with upper limit and phase detection circuits 5 and 6
And the phase of the received signal output from the receiver, a branch combining process is determined, and the branch number variable combined carrier reproducing circuit 40 outputs the received level weight generation / weight comparing circuit 50 with a branch number upper limit. The carrier is reproduced by inputting the weight.
【００７２】更に詳細に説明する。各ブランチの受信レ
ベル検出回路１，２により各ブランチの受信レベルが検
出され、受信レベル用ウエイト生成・ブランチ数上限付
きウエイト比較回路５０に入力される。受信レベル用ウ
エイト生成・ブランチ数上限付きウエイト比較回路５０
では各ブランチのウエイトが生成して閾値レベルと比較
する。その結果閾値レベルに満たないウエイトを零とす
ると共にブランチ数が上限を越えた場合にはウエイトの
小さい方から強制的に零とし、各ブランチのウエイトを
ブランチ数可変合成判定回路１９に出力する。ブランチ
数可変合成判定回路１９では、各位相検出回路５，６か
ら出力される各受信信号の位相と受信レベル用ウエイト
生成・比較回路８から出力される各ブランチのウエイト
とを入力してブランチ合成処理および判定が行われる。
ブランチ数可変合成キャリア再生回路４０では、受信レ
ベル用ウエイト生成・比較回路８から出力されるウエイ
トを入力して合成された信号からキャリアを再生させ
る。この時ブランチ数可変合成判定回路１９およびブラ
ンチ数可変合成キャリア再生回路４０ではウエイトが零
以外のブランチのみを使用してブランチを合成する。This will be described in more detail. The reception level of each branch is detected by the reception level detection circuits 1 and 2 of each branch, and is input to the reception level weight generation / weight comparison circuit 50 with branch number upper limit. Weight comparison circuit 50 with reception level weight generation and branch number upper limit
Then, the weight of each branch is generated and compared with the threshold level. As a result, weights less than the threshold level are set to zero, and when the number of branches exceeds the upper limit, the weight is forcibly set to zero from the smaller weight, and the weight of each branch is output to the branch number variable combination determination circuit 19. The branch number variable combining determination circuit 19 receives the phase of each reception signal output from each of the phase detection circuits 5 and 6 and the weight of each branch output from the reception level weight generation / comparison circuit 8 and performs branch combining. Processing and determination are performed.
The variable-number-of-branches combined carrier reproduction circuit 40 receives the weight output from the reception level weight generation / comparison circuit 8 and reproduces the carrier from the synthesized signal. At this time, the branch number variable combining determination circuit 19 and the branch number variable combining carrier reproducing circuit 40 combine branches using only the branches whose weights are other than zero.
【００７３】以上のように本実施の形態によれば、合成
するブランチ数に上限を設けることにより、ブランチ数
の増加にともなう合成判定回路における演算量と回路規
模の増加を抑えることができる。As described above, according to the present embodiment, by setting an upper limit on the number of branches to be combined, it is possible to suppress an increase in the amount of calculation and the circuit scale in the combining determination circuit due to an increase in the number of branches.
【００７４】[0074]
【発明の効果】以上のように本発明の請求項１に記載の
最大比合成ダイバーシティ受信装置によれば、ディジタ
ルデータにより変調された信号を受信する最大比合成ダ
イバーシティ受信装置であって、複数アンテナで受信さ
れた各受信信号を復調する復調回路と、復調回路で復調
された信号に応じた位相ベースバンド信号を出力する位
相検出回路と、各受信信号のレベルを検出する受信レベ
ル検出回路と、受信レベル検出回路から出力される受信
レベルを入力してウエイトを生成し、生成したウエイト
と閾値レベルとの比較を行って閾値レベルに満たないブ
ランチのウエイトを強制的に零とする受信レベル用ウエ
イト生成・比較回路と、受信レベル用ウエイト生成・比
較回路から出力されるウエイトと位相検出回路から出力
される受信信号の位相ベースバンド信号とを入力してブ
ランチ合成処理および判定を行うブランチ数可変合成判
定回路と、を有することにより、ブランチ数が増加して
も合成判定回路に必要なブランチ数の増加を抑制するこ
とができるので、合成判定回路における演算量の増加を
抑制することができるという有利な効果が得られる。As described above, according to the maximum ratio combining diversity receiving apparatus according to the first aspect of the present invention, a maximum ratio combining diversity receiving apparatus that receives a signal modulated by digital data is provided. A demodulation circuit that demodulates each of the received signals received by the demodulation circuit; a phase detection circuit that outputs a phase baseband signal corresponding to the signal demodulated by the demodulation circuit; and a reception level detection circuit that detects the level of each reception signal. A receive level output from the receive level detection circuit is input, a weight is generated, the generated weight is compared with a threshold level, and a weight for a receive level for which the weight of a branch below the threshold level is forcibly set to zero is forcibly set. The generation / comparison circuit compares the weight output from the reception level weight generation / comparison circuit with the reception signal output from the phase detection circuit. A variable-number-of-branches combination determination circuit for performing branch combination processing and determination by inputting a phase baseband signal, thereby suppressing an increase in the number of branches required for the combination determination circuit even when the number of branches increases. Therefore, an advantageous effect that an increase in the amount of calculation in the synthesis determination circuit can be suppressed can be obtained.
【００７５】請求項２に記載の発明によれば、ディジタ
ルデータにより変調された信号を受信する最大比合成ダ
イバーシティ受信装置であって、複数アンテナで受信さ
れた各受信信号を復調する復調回路と、復調回路で復調
された信号に応じた位相ベースバンド信号を出力する位
相検出回路と、位相検出回路から出力される位相ベース
バンド信号を遅延させる遅延回路と、遅延回路から出力
される位相ベースバンド信号と判定された位相を示す判
定位相信号とを入力して位相誤差を求める位相誤差検出
回路と、各受信信号のレベルを検出する受信レベル検出
回路と、受信レベル検出回路から出力される受信レベル
と位相誤差検出回路から出力される受信信号の位相誤差
とを入力してウエイトを生成し、生成したウエイトと閾
値レベルとの比較を行って閾値レベルに満たないブラン
チのウエイトを強制的に零とする受信レベル＋位相誤差
用ウエイト生成・比較回路と、受信レベル＋位相誤差用
ウエイト生成・比較回路から出力されるウエイトと位相
検出回路から出力される受信信号の位相ベースバンド信
号とを入力してブランチ合成処理および判定を行うブラ
ンチ数可変合成判定回路と、を有することにより、ブラ
ンチ数が増加しても合成判定回路に必要なブランチ数の
増加を抑制することができるので、合成判定回路におけ
る演算量の増加を抑制することができるという有利な効
果が得られる。According to the second aspect of the present invention, there is provided a maximum ratio combining diversity receiver for receiving a signal modulated by digital data, comprising: a demodulation circuit for demodulating each received signal received by a plurality of antennas; A phase detection circuit that outputs a phase baseband signal corresponding to the signal demodulated by the demodulation circuit, a delay circuit that delays the phase baseband signal output from the phase detection circuit, and a phase baseband signal output from the delay circuit A phase error detection circuit for inputting a determination phase signal indicating the determined phase and obtaining a phase error, a reception level detection circuit for detecting the level of each reception signal, and a reception level output from the reception level detection circuit. Generates a weight by inputting the phase error of the received signal output from the phase error detection circuit, and compares the generated weight with the threshold level A reception level + phase error weight generation / comparison circuit for forcibly setting the weight of a branch below the threshold level to zero, and a weight and phase detection circuit output from the reception level + phase error weight generation / comparison circuit A variable-number-of-branches combination determination circuit for performing a branch combination process and determination by inputting a phase baseband signal of a received signal output from the Since an increase in the number can be suppressed, an advantageous effect that an increase in the amount of calculation in the combination determination circuit can be suppressed can be obtained.
【００７６】請求項３に記載の発明によれば、ディジタ
ルデータにより変調された信号を受信する受信装置であ
って、複数アンテナで受信された各受信信号を復調する
復調回路と、復調回路で復調された信号に応じた位相ベ
ースバンド信号を出力する位相検出回路と、各受信信号
から希望波レベルのみを検出する希望波検出回路と、各
受信信号から雑音を含んだ干渉波レベルのみを検出する
干渉波検出回路と、希望波レベル検出回路から出力され
る希望波レベルと干渉波検出回路から出力される干渉波
レベルとを入力して希望波レベル／（干渉波レベル＋雑
音レベル）で定義されるＳＩＮＲ値を計算し、計算した
ＳＩＮＲ値からウエイトを生成し、生成したウエイトと
閾値レベルとの比較を行って閾値レベルに満たないブラ
ンチのウエイトを強制的に零とするＳＩＮＲ用ウエイト
生成・比較回路と、ＳＩＮＲ用ウエイト生成・比較回路
から出力されるウエイトと位相検出回路から出力される
受信信号の位相ベースバンド信号とを入力してブランチ
合成処理および判定を行うブランチ数可変合成判定回路
と、を有することにより、ブランチ数が増加しても合成
判定回路に必要なブランチ数の増加を抑制することがで
きるので、合成判定回路における演算量の増加を抑制す
ることができるという有利な効果が得られる。According to the third aspect of the present invention, there is provided a receiving apparatus for receiving a signal modulated by digital data, wherein the demodulating circuit demodulates each received signal received by a plurality of antennas, and the demodulating circuit demodulates the received signal. Phase detection circuit that outputs a phase baseband signal corresponding to the received signal, a desired wave detection circuit that detects only a desired wave level from each received signal, and detects only an interference wave level including noise from each received signal An interference wave detection circuit and a desired wave level output from the desired wave level detection circuit and an interference wave level output from the interference wave detection circuit are input and defined by desired wave level / (interference wave level + noise level). Calculates the SINR value, generates a weight from the calculated SINR value, compares the generated weight with the threshold level, and determines the weight of the branch less than the threshold level. A SINR weight generation / comparison circuit that is controlled to be zero, a weight output from the SINR weight generation / comparison circuit, and a phase baseband signal of a reception signal output from the phase detection circuit for branch synthesis processing And a variable-number-of-branches combination determination circuit for performing the determination, it is possible to suppress an increase in the number of branches required for the combination determination circuit even if the number of branches increases, so that the amount of calculation in the combination determination circuit increases. Has the advantageous effect of being able to control
【００７７】請求項４に記載の発明によれば、ディジタ
ルデータにより変調された信号を受信する最大比合成ダ
イバーシティ受信装置であって、複数アンテナで受信さ
れた各受信信号を復調する復調回路と、復調回路で復調
された信号に応じた位相ベースバンド信号を出力する位
相検出回路と、位相検出回路から出力される位相ベース
バンド信号を遅延させる遅延回路と、遅延回路から出力
される位相ベースバンド信号と判定された位相を示す判
定位相信号とを入力して位相誤差を求める位相誤差検出
回路と、各受信信号から希望波レベルのみを検出する希
望波検出回路と、各受信信号から雑音を含んだ干渉波レ
ベルのみを検出する干渉波検出回路と、希望波レベル検
出回路から出力される希望波レベルと干渉波検出回路か
ら出力される干渉波レベルと位相誤差検出回路から出力
される受信信号の位相誤差とを入力してウエイトを生成
するＳＩＮＲ＋位相誤差用ウエイト生成回路と、ＳＩＮ
Ｒ＋位相誤差用ウエイト生成回路から出力されるウエイ
トと位相検出回路から出力される受信信号の位相ベース
バンド信号とを入力してブランチ合成処理および判定を
行う合成判定回路と、を有することにより、通常のＳＩ
ＮＲのみを入力してウエイトを生成する場合よりも受信
特性を向上させることができるという有利な効果が得ら
れる。According to the fourth aspect of the present invention, there is provided a maximum ratio combining diversity receiver for receiving a signal modulated by digital data, comprising: a demodulation circuit for demodulating each received signal received by a plurality of antennas; A phase detection circuit that outputs a phase baseband signal corresponding to the signal demodulated by the demodulation circuit, a delay circuit that delays the phase baseband signal output from the phase detection circuit, and a phase baseband signal output from the delay circuit A phase error detection circuit for inputting a determination phase signal indicating a determined phase to obtain a phase error, a desired wave detection circuit for detecting only a desired wave level from each reception signal, and noise from each reception signal An interference wave detection circuit that detects only the interference wave level, a desired wave level output from the desired wave level detection circuit, and interference output from the interference wave detection circuit And SINR + phase error weight generating circuit for generating weights to the input of the reception signals outputted from the level and phase error detection circuit and a phase error, SIN
A combination determination circuit that receives a weight output from the R + phase error weight generation circuit and a phase baseband signal of a reception signal output from the phase detection circuit and performs a branch synthesis process and a determination. SI
There is an advantageous effect that the reception characteristics can be improved as compared with the case where the weight is generated by inputting only the NR.
【００７８】請求項５に記載の発明によれば、ディジタ
ルデータにより変調された信号を受信する受信装置であ
って、複数アンテナで受信された各受信信号を復調する
復調回路と、復調回路で復調された信号に応じた位相ベ
ースバンド信号を出力する位相検出回路と、位相検出回
路から出力される位相ベースバンド信号を遅延させる遅
延回路と、遅延回路から出力される位相ベースバンド信
号と判定された位相を示す判定位相信号とを入力して位
相誤差を求める位相誤差検出回路と、各受信信号から希
望波レベルのみを検出する希望波検出回路と、各受信信
号から雑音を含んだ干渉波レベルのみを検出する干渉波
検出回路と、希望波レベル検出回路から出力される希望
波レベルと干渉波検出回路から出力される干渉波レベル
と位相誤差検出回路から出力される受信信号の位相誤差
とを入力してウエイトを生成し、生成したウエイトと閾
値レベルとの比較を行って閾値レベルに満たないブラン
チのウエイトを強制的に零とするＳＩＮＲ＋位相誤差用
ウエイト生成・比較回路と、ＳＩＮＲ＋位相誤差用ウエ
イト生成・比較回路から出力されるウエイトと位相検出
回路から出力される受信信号の位相ベースバンド信号と
を入力してブランチ合成処理および判定を行うブランチ
数可変合成判定回路と、を有することにより、ブランチ
数が増加しても合成判定回路に必要なブランチ数の増加
を抑制することができるので、合成判定回路における演
算量の増加を抑制することができるという有利な効果が
得られる。According to the fifth aspect of the present invention, there is provided a receiving apparatus for receiving a signal modulated by digital data, comprising: a demodulating circuit for demodulating each of the received signals received by a plurality of antennas; A phase detection circuit that outputs a phase baseband signal corresponding to the output signal, a delay circuit that delays the phase baseband signal output from the phase detection circuit, and a phase baseband signal output from the delay circuit. A phase error detection circuit for obtaining a phase error by inputting a determination phase signal indicating a phase, a desired wave detection circuit for detecting only a desired wave level from each received signal, and only an interference wave level including noise from each received signal And an interference wave detection circuit for detecting a desired wave level output from the desired wave level detection circuit, an interference wave level output from the interference wave detection circuit, and a phase error detection circuit. And a phase error of the received signal output from the controller, a weight is generated, the generated weight is compared with a threshold level, and a weight of a branch less than the threshold level is forcibly set to zero. Number of branches for performing branch synthesis processing and determination by inputting a weight output from a weight generation / comparison circuit and a weight output / comparison circuit for SINR + phase error and a phase baseband signal of a received signal output from a phase detection circuit By having the variable combination determination circuit, it is possible to suppress an increase in the number of branches required for the combination determination circuit even when the number of branches increases, so that it is possible to suppress an increase in the amount of calculation in the combination determination circuit. The advantageous effect described above can be obtained.
【００７９】請求項６に記載の発明によれば、ディジタ
ルデータにより変調された信号を受信する受信装置であ
って、複数アンテナで受信された各受信信号を復調する
復調回路と、復調回路で復調された信号に応じた位相ベ
ースバンド信号を出力する位相検出回路と、各受信信号
のレベルを検出する受信レベル検出回路と、受信レベル
検出回路から出力される受信レベルを入力してウエイト
を生成し、生成したウエイトと閾値レベルとの比較を行
って閾値レベルに満たないブランチのウエイトを強制的
に零とする受信レベル用ウエイト生成・比較回路と、受
信レベル用ウエイト生成・比較回路から出力されるウエ
イトと位相検出回路から出力される受信信号の位相ベー
スバンド信号とを入力してブランチ合成処理および判定
を行うブランチ数可変合成判定回路と、受信レベル用ウ
エイト生成・比較回路から出力されるウエイトを入力し
て各受信信号を合成しキャリアを再生するブランチ数可
変合成キャリア再生回路と、を有することにより、ブラ
ンチ数が増加してもキャリア再生回路に必要なブランチ
数の増加を抑制することができるので、キャリア再生回
路における演算量の増加を抑制することができるという
有利な効果が得られる。According to a sixth aspect of the present invention, there is provided a receiving apparatus for receiving a signal modulated by digital data, comprising: a demodulation circuit for demodulating each of the received signals received by a plurality of antennas; A phase detection circuit that outputs a phase baseband signal corresponding to the received signal, a reception level detection circuit that detects the level of each reception signal, and a reception level output from the reception level detection circuit to generate a weight. And a weight generation / comparison circuit for the reception level, which compares the generated weight with the threshold level and forcibly sets the weight of the branch below the threshold level to zero, and a weight generation / comparison circuit for the reception level. Number of branches for performing branch synthesis processing and judgment by inputting the weight and the phase baseband signal of the received signal output from the phase detection circuit The number of branches can be reduced by having a variable-combination determination circuit and a branch-number-variable-combined-carrier reproducing circuit that receives the weight output from the reception-level weight generation / comparison circuit, combines the received signals, and reproduces the carrier. Even if the number of branches increases, an increase in the number of branches required for the carrier recovery circuit can be suppressed, so that an advantageous effect that an increase in the amount of calculation in the carrier recovery circuit can be suppressed can be obtained.
【００８０】請求項７に記載の発明によれば、請求項１
に記載の発明において、生成したウエイトと閾値レベル
との比較を行って閾値レベルに満たないブランチのウエ
イトを強制的に零とする受信レベル用ウエイト生成・比
較回路に代えて、生成したウエイトと閾値レベルとの比
較を行って閾値レベルに満たないブランチのウエイトを
強制的に零とすると共に零以外のブランチ数が上限を越
えた場合には生成したウエイトの小さい方から強制的に
零とする受信レベル用ウエイト生成・ブランチ数上限付
きウエイト比較回路を備えたことにより、ブランチ数が
増加しても、合成判定回路に必要なブランチ数が所定の
上限値を越えることがないようにすることができるの
で、合成判定回路における演算量と共にその回路規模を
抑制することができるという有利な効果が得られる。According to the invention of claim 7, according to claim 1,
In the invention described in the above, the weight generated and the threshold value are compared with the weight generation / comparison circuit for the reception level, which compares the generated weight with the threshold level and forcibly sets the weight of the branch less than the threshold level to zero. Comparing with the level, the weight of the branch less than the threshold level is forcibly set to zero, and when the number of non-zero branches exceeds the upper limit, the weight for which the generated weight is smaller is forcibly set to zero. By providing a level weight generation / branch number upper limit weight comparison circuit, even if the number of branches increases, the number of branches required for the combination determination circuit can be prevented from exceeding a predetermined upper limit value. Therefore, an advantageous effect that the circuit scale can be suppressed together with the amount of calculation in the synthesis determination circuit is obtained.
【００８１】請求項８に記載の発明によれば、請求項２
に記載の発明において、受信レベル検出回路から出力さ
れる受信レベルと位相誤差検出回路から出力される受信
信号の位相誤差とを入力してウエイトを生成し、生成し
たウエイトと閾値レベルとの比較を行って閾値レベルに
満たないブランチのウエイトを強制的に零とする受信レ
ベル＋位相誤差用ウエイト生成・比較回路に代えて、受
信レベル検出回路から出力される受信レベルと位相誤差
検出回路から出力される受信信号の位相誤差とを入力し
てウエイトを生成し、生成したウエイトと閾値レベルと
の比較を行って閾値レベルに満たないブランチのウエイ
トを強制的に零とすると共に零以外のブランチ数が上限
を越えた場合には生成したウエイトの小さい方から強制
的に零とする受信レベル＋位相誤差用ウエイト生成・ブ
ランチ数上限付きウエイト比較回路を備えたことによ
り、ブランチ数が増加しても、合成判定回路に必要なブ
ランチ数が所定の上限値を越えないようにすることがで
きるので、合成判定回路における演算量と共にその回路
規模を抑制することができるという有利な効果が得られ
る。According to the invention of claim 8, according to claim 2,
In the invention described in the above, the reception level output from the reception level detection circuit and the phase error of the reception signal output from the phase error detection circuit are input to generate a weight, and the generated weight is compared with the threshold level. The reception level output from the reception level detection circuit and the output from the phase error detection circuit, instead of the reception level + phase error weight generation / comparison circuit that forcibly sets the weight of the branch that is below the threshold level to zero. A weight is generated by inputting the received phase error of the received signal, and the generated weight is compared with the threshold level to force the weight of the branch below the threshold level to be zero and the number of branches other than zero is reduced. If the upper limit is exceeded, the received level + phase error weight generation and forcible number of branches are forcibly reduced to zero from the smaller generated weight. By providing the eight comparison circuit, even if the number of branches increases, the number of branches required for the combination determination circuit can be prevented from exceeding a predetermined upper limit value. The advantageous effect that the scale can be suppressed is obtained.
【００８２】請求項９に記載の発明によれば、請求項３
に記載の発明において、希望波レベル検出回路から出力
される希望波レベルと干渉波検出回路から出力される干
渉波レベルとを入力して希望波レベル／（干渉波レベル
＋雑音レベル）で定義されるＳＩＮＲ値を計算し、計算
したＳＩＮＲ値からウエイトを生成し、生成したウエイ
トと閾値レベルとの比較を行って閾値レベルに満たない
ブランチのウエイトを強制的に零とするＳＩＮＲ用ウエ
イト生成・比較回路に代えて、希望波レベル検出回路か
ら出力される希望波レベルと干渉波検出回路から出力さ
れる干渉波レベルとを入力して希望波レベル／（干渉波
レベル＋雑音レベル）で定義されるＳＩＮＲ値を計算
し、計算したＳＩＮＲ値からウエイトを生成し、生成し
たウエイトと閾値レベルとの比較を行って閾値レベルに
満たないブランチのウエイトを強制的に零とすると共に
零以外のブランチ数が上限を越えた場合には生成したウ
エイトの小さい方から強制的に零とするＳＩＮＲ用ウエ
イト生成・ブランチ数上限付きウエイト比較回路を備え
たことにより、ブランチ数が増加しても、合成判定回路
に必要なブランチ数が所定の上限値を越えないようにす
ることができるので、合成判定回路における演算量と共
にその回路規模を抑制することができるという有利な効
果が得られる。According to the invention of claim 9, according to claim 3,
In the invention described in the above, the desired wave level output from the desired wave level detection circuit and the interference wave level output from the interference wave detection circuit are input and defined as desired wave level / (interference wave level + noise level). Calculates the SINR value, generates a weight from the calculated SINR value, compares the generated weight with the threshold level, and forcibly sets the weight of the branch below the threshold level to zero to generate and compare the SINR weight. Instead of the circuit, the desired wave level output from the desired wave level detection circuit and the interference wave level output from the interference wave detection circuit are input and defined by desired wave level / (interference wave level + noise level). An SINR value is calculated, a weight is generated from the calculated SINR value, a comparison is made between the generated weight and a threshold level, and a branch of a branch below the threshold level is calculated. A weight comparison circuit with SINR weight generation / branch number upper limit that forcibly sets the weight to zero and forcibly sets the number of branches other than zero to the upper limit when the number of branches other than zero exceeds the upper limit. Thus, even if the number of branches increases, the number of branches required for the synthesis determination circuit can be prevented from exceeding a predetermined upper limit value. The advantageous effect that it can be obtained is obtained.
【００８３】請求項１０に記載の発明によれば、請求項
５に記載の発明において、希望波レベル検出回路から出
力される希望波レベルと干渉波検出回路から出力される
干渉波レベルと位相誤差検出回路から出力される受信信
号の位相誤差とを入力してウエイトを生成し、生成した
ウエイトと閾値レベルとの比較を行って閾値レベルに満
たないブランチのウエイトを強制的に零とするＳＩＮＲ
＋位相誤差用ウエイト生成・比較回路に代えて、希望波
レベル検出回路から出力される希望波レベルと干渉波検
出回路から出力される干渉波レベルと位相誤差検出回路
から出力される受信信号の位相誤差とを入力してウエイ
トを生成し、生成したウエイトと閾値レベルとの比較を
行って閾値レベルに満たないブランチのウエイトを強制
的に零とすると共に零以外のブランチ数が上限を越えた
場合には生成したウエイトの小さい方から強制的に零と
するＳＩＮＲ＋位相誤差用ウエイト生成・ブランチ数上
限付きウエイト比較回路を備えたことにより、ブランチ
数が増加しても、合成判定回路に必要なブランチ数が所
定の上限値を越えないようにすることができるので、合
成判定回路における演算量と共にその回路規模を抑制す
ることができるという有利な効果が得られる。According to a tenth aspect of the present invention, in the invention of the fifth aspect, the desired wave level output from the desired wave level detection circuit, the interference wave level output from the interference wave detection circuit, and the phase error. A weight is generated by inputting the phase error of the received signal output from the detection circuit, and the generated weight is compared with a threshold level to forcibly set the weight of a branch below the threshold level to zero.
Instead of the phase error weight generation / comparison circuit, the desired wave level output from the desired wave level detection circuit, the interference wave level output from the interference wave detection circuit, and the phase of the reception signal output from the phase error detection circuit When an error is input and a weight is generated, the generated weight is compared with the threshold level, and the weight of the branch below the threshold level is forcibly set to zero and the number of non-zero branches exceeds the upper limit. Is provided with a weight comparison circuit with a SINR + phase error weight generation and a branch number upper limit with an upper limit on the number of branches that are forcibly set to zero from the smaller of the generated weights. Since the number can be prevented from exceeding a predetermined upper limit, the circuit size can be suppressed together with the amount of calculation in the synthesis determination circuit. Cormorant advantageous effect can be obtained.
【００８４】請求項１１に記載の発明によれば、請求項
６に記載の発明において、受信レベル検出回路から出力
される受信レベルを入力してウエイトを生成し、生成し
たウエイトと閾値レベルとの比較を行って閾値レベルに
満たないブランチのウエイトを強制的に零とする受信レ
ベル用ウエイト生成・比較回路に代えて、受信レベル検
出回路から出力される受信レベルを入力してウエイトを
生成し、生成したウエイトと閾値レベルとの比較を行っ
て閾値レベルに満たないブランチのウエイトを強制的に
零とすると共に零以外のブランチ数が上限を越えた場合
には生成したウエイトの小さい方から強制的に零とする
受信レベル用ウエイト生成・ブランチ数上限付きウエイ
ト比較回路を備えたことにより、ブランチ数が増加して
も、合成判定回路に必要なブランチ数が所定の上限値を
越えないようにすることができるので、合成判定回路に
おける演算量と共にその回路規模を抑制することができ
るという有利な効果が得られる。According to an eleventh aspect of the present invention, in the invention of the sixth aspect, a weight is generated by inputting the reception level output from the reception level detection circuit, and a weight between the generated weight and the threshold level is calculated. In place of the reception level generation / comparison circuit for forcibly setting the weight of the branch less than the threshold level to zero by performing the comparison, the reception level output from the reception level detection circuit is input to generate the weight, The generated weights are compared with the threshold level to force the weights of branches that do not meet the threshold level to be zero, and if the number of non-zero branches exceeds the upper limit, the weight generated is forcibly started from the smaller one. Even if the number of branches increases, the synthesis decision circuit It is possible to branch number necessary to not exceed a predetermined upper limit, the advantageous effect is obtained that it is possible to suppress the circuit scale with the calculation amount in the synthesis determining circuit.
【図１】本発明の実施の形態１による最大比合成ダイバ
ーシティ受信装置を示すブロック図FIG. 1 is a block diagram showing a maximum ratio combining diversity receiving apparatus according to a first embodiment of the present invention.
【図２】本発明の実施の形態２による最大比合成ダイバ
ーシティ受信装置を示すブロック図FIG. 2 is a block diagram showing a maximum ratio combining diversity receiver according to Embodiment 2 of the present invention;
【図３】本発明の実施の形態３による最大比合成ダイバ
ーシティ受信装置を示すブロック図FIG. 3 is a block diagram illustrating a maximum ratio combining diversity receiver according to a third embodiment of the present invention;
【図４】本発明の実施の形態４による最大比合成ダイバ
ーシティ受信装置を示すブロック図FIG. 4 is a block diagram showing a maximum ratio combining diversity receiving apparatus according to a fourth embodiment of the present invention.
【図５】本発明の実施の形態５による最大比合成ダイバ
ーシティ受信装置を示すブロック図FIG. 5 is a block diagram showing a maximum ratio combining diversity receiving apparatus according to a fifth embodiment of the present invention.
【図６】本発明の実施の形態６による最大比合成ダイバ
ーシティ受信装置を示すブロック図FIG. 6 is a block diagram illustrating a maximum ratio combining diversity receiving apparatus according to a sixth embodiment of the present invention.
【図７】本発明の実施の形態７による最大比合成ダイバ
ーシティ受信装置を示すブロック図FIG. 7 is a block diagram showing a maximum ratio combining diversity receiving apparatus according to a seventh embodiment of the present invention.
【図８】本発明の実施の形態８による最大比合成ダイバ
ーシティ受信装置を示すブロック図FIG. 8 is a block diagram showing a maximum ratio combining diversity receiver according to Embodiment 8 of the present invention;
【図９】本発明の実施の形態９による最大比合成ダイバ
ーシティ受信装置を示すブロック図FIG. 9 is a block diagram showing a maximum ratio combining diversity receiving apparatus according to a ninth embodiment of the present invention.
【図１０】本発明の実施の形態１０による最大比合成ダ
イバーシティ受信装置を示すブロック図FIG. 10 is a block diagram showing a maximum ratio combining diversity receiving apparatus according to a tenth embodiment of the present invention.
【図１１】本発明の実施の形態１１による最大比合成ダ
イバーシティ受信装置を示すブロック図FIG. 11 is a block diagram showing a maximum ratio combining diversity receiver according to Embodiment 11 of the present invention.
【図１２】従来の最大比合成ダイバーシティ受信装置を
示すブロック図FIG. 12 is a block diagram showing a conventional maximum ratio combining diversity receiver.
１，２ 受信レベル検出回路 ３，４ 復調回路 ５，６ 位相検出回路 ７ 合成判定回路 ８ 受信レベル用ウエイト生成・比較回路 １０ 受信レベル＋位相誤差用ウエイト生成・比較回路 １１ ＳＩＮＲ用ウエイト生成・比較回路 １２ ＳＩＮＲ＋位相誤差用ウエイト生成回路 １３ ＳＩＮＲ＋位相誤差用ウエイト生成・比較回路 １９ ブランチ数可変合成判定回路 ２０，２３ 遅延回路 ２１，２２ 位相誤差検出回路 ３０，３３ 希望波レベル検出回路 ３１，３２ 干渉波レベル検出回路 ４０ ブランチ数可変合成キャリア再生回路 ５０ 受信レベル用ウエイト生成・ブランチ数上限付き
ウエイト比較回路 ５１ 受信レベル＋位相誤差用ウエイト生成・ブランチ
数上限付きウエイト比較回路 ５２ ＳＩＮＲ用ウエイト生成・ブランチ数上限付きウ
エイト比較回路 ５３ ＳＩＮＲ＋位相誤差用ウエイト生成・ブランチ数
上限付きウエイト比較回路1, 2 reception level detection circuit 3, 4 demodulation circuit 5, 6 phase detection circuit 7 synthesis judgment circuit 8 reception level weight generation / comparison circuit 10 reception level + phase error weight generation / comparison circuit 11 SINR weight generation / comparison Circuit 12 SINR + phase error weight generation circuit 13 SINR + phase error weight generation / comparison circuit 19 Branch number variable combination determination circuit 20,23 delay circuit 21,22 phase error detection circuit 30,33 desired wave level detection circuit 31,32 interference Wave level detection circuit 40 Variable number of branches combined carrier reproduction circuit 50 Weight generation circuit for receiving level / weight comparison circuit with upper limit on number of branches 51 Weight generation for reception level + phase error / weight comparison circuit with upper limit for number of branches 52 Weight generation / branch for SINR Weight ratio with upper limit Circuit 53 SINR + phase error weight generating branch number limit with weights comparator circuit
Claims (11)
受信する最大比合成ダイバーシティ受信装置であって、
複数アンテナで受信された各受信信号を復調する復調回
路と、前記復調回路で復調された信号に応じた位相ベー
スバンド信号を出力する位相検出回路と、前記各受信信
号のレベルを検出する受信レベル検出回路と、前記受信
レベル検出回路から出力される受信レベルを入力してウ
エイトを生成し、前記生成したウエイトと閾値レベルと
の比較を行って閾値レベルに満たないブランチのウエイ
トを強制的に零とする受信レベル用ウエイト生成・比較
回路と、前記受信レベル用ウエイト生成・比較回路から
出力されるウエイトと前記位相検出回路から出力される
受信信号の位相ベースバンド信号とを入力してブランチ
合成処理および判定を行うブランチ数可変合成判定回路
と、を有することを特徴とする最大比合成ダイバーシテ
ィ受信装置。1. A maximum ratio combining diversity receiver for receiving a signal modulated by digital data,
A demodulation circuit for demodulating each received signal received by a plurality of antennas, a phase detection circuit for outputting a phase baseband signal corresponding to the signal demodulated by the demodulation circuit, and a reception level for detecting a level of each of the received signals A detection circuit and a reception level output from the reception level detection circuit are input to generate a weight, the generated weight is compared with a threshold level, and the weight of a branch below the threshold level is forcibly reduced to zero. A weight generation / comparison circuit for receiving level, a weight output from the weight generation / comparison circuit for reception level, and a phase baseband signal of a reception signal output from the phase detection circuit, for branch synthesis processing And a branch number variable combining determination circuit for making a determination.
受信する最大比合成ダイバーシティ受信装置であって、
複数アンテナで受信された各受信信号を復調する復調回
路と、前記復調回路で復調された信号に応じた位相ベー
スバンド信号を出力する位相検出回路と、前記位相検出
回路から出力される位相ベースバンド信号を遅延させる
遅延回路と、前記遅延回路から出力される位相ベースバ
ンド信号と判定された位相を示す判定位相信号とを入力
して位相誤差を求める位相誤差検出回路と、前記各受信
信号のレベルを検出する受信レベル検出回路と、前記受
信レベル検出回路から出力される受信レベルと前記位相
誤差検出回路から出力される受信信号の位相誤差とを入
力してウエイトを生成し、前記生成したウエイトと閾値
レベルとの比較を行って閾値レベルに満たないブランチ
のウエイトを強制的に零とする受信レベル＋位相誤差用
ウエイト生成・比較回路と、前記受信レベル＋位相誤差
用ウエイト生成・比較回路から出力されるウエイトと前
記位相検出回路から出力される受信信号の位相ベースバ
ンド信号とを入力してブランチ合成処理および判定を行
うブランチ数可変合成判定回路と、を有することを特徴
とする最大比合成ダイバーシティ受信装置。2. A maximum ratio combining diversity receiver for receiving a signal modulated by digital data, comprising:
A demodulation circuit for demodulating each received signal received by the plurality of antennas, a phase detection circuit for outputting a phase baseband signal corresponding to the signal demodulated by the demodulation circuit, and a phase baseband output from the phase detection circuit A delay circuit that delays a signal; a phase error detection circuit that receives a phase baseband signal output from the delay circuit and a determination phase signal indicating a determined phase to determine a phase error; and a level of each of the reception signals. A reception level detection circuit for detecting the reception level, a reception level output from the reception level detection circuit, and a phase error of the reception signal output from the phase error detection circuit, to generate a weight, and to generate the weight, Reception level + phase error weight generation / ratio by comparing with threshold level and forcibly setting the weight of branches below the threshold level to zero Number of branches for inputting a circuit, a weight output from the reception level + phase error weight generation / comparison circuit, and a phase baseband signal of a reception signal output from the phase detection circuit, and performing branch synthesis processing and determination A maximum ratio combining diversity receiving device, comprising: a variable combining determining circuit.
受信する受信装置であって、複数アンテナで受信された
各受信信号を復調する復調回路と、前記復調回路で復調
された信号に応じた位相ベースバンド信号を出力する位
相検出回路と、前記各受信信号から希望波レベルのみを
検出する希望波検出回路と、前記各受信信号から雑音を
含んだ干渉波レベルのみを検出する干渉波検出回路と、
前記希望波レベル検出回路から出力される希望波レベル
と前記干渉波検出回路から出力される干渉波レベルとを
入力して希望波レベル／（干渉波レベル＋雑音レベル）
で定義されるＳＩＮＲ値を計算し、前記計算したＳＩＮ
Ｒ値からウエイトを生成し、前記生成したウエイトと閾
値レベルとの比較を行って閾値レベルに満たないブラン
チのウエイトを強制的に零とするＳＩＮＲ用ウエイト生
成・比較回路と、前記ＳＩＮＲ用ウエイト生成・比較回
路から出力されるウエイトと前記位相検出回路から出力
される受信信号の位相ベースバンド信号とを入力してブ
ランチ合成処理および判定を行うブランチ数可変合成判
定回路と、を有することを特徴とする最大比合成ダイバ
ーシティ受信装置。3. A receiving apparatus for receiving a signal modulated by digital data, comprising: a demodulation circuit for demodulating each received signal received by a plurality of antennas; and a phase base corresponding to the signal demodulated by said demodulation circuit. A phase detection circuit that outputs a band signal, a desired wave detection circuit that detects only a desired wave level from each of the received signals, and an interference wave detection circuit that detects only an interference wave level including noise from each of the received signals,
The desired wave level output from the desired wave level detection circuit and the interference wave level output from the interference wave detection circuit are input and the desired wave level / (interference wave level + noise level)
Calculate the SINR value defined by
A weight generation / comparison circuit for generating a weight from the R value, comparing the generated weight with a threshold level, and forcibly setting the weight of a branch below the threshold level to zero, and a weight generation circuit for the SINR A branch number variable combination determination circuit that performs branch combination processing and determination by inputting a weight output from a comparison circuit and a phase baseband signal of a reception signal output from the phase detection circuit, Maximum ratio combining diversity receiver.
受信する最大比合成ダイバーシティ受信装置であって、
複数アンテナで受信された各受信信号を復調する復調回
路と、前記復調回路で復調された信号に応じた位相ベー
スバンド信号を出力する位相検出回路と、前記位相検出
回路から出力される位相ベースバンド信号を遅延させる
遅延回路と、前記遅延回路から出力される位相ベースバ
ンド信号と判定された位相を示す判定位相信号とを入力
して位相誤差を求める位相誤差検出回路と、前記各受信
信号から希望波レベルのみを検出する希望波検出回路
と、前記各受信信号から雑音を含んだ干渉波レベルのみ
を検出する干渉波検出回路と、前記希望波レベル検出回
路から出力される希望波レベルと前記干渉波検出回路か
ら出力される干渉波レベルと前記位相誤差検出回路から
出力される受信信号の位相誤差とを入力してウエイトを
生成するＳＩＮＲ＋位相誤差用ウエイト生成回路と、前
記ＳＩＮＲ＋位相誤差用ウエイト生成回路から出力され
るウエイトと前記位相検出回路から出力される受信信号
の位相ベースバンド信号とを入力してブランチ合成処理
および判定を行う合成判定回路と、を有することを特徴
とする最大比合成ダイバーシティ受信装置。4. A maximum ratio combining diversity receiver for receiving a signal modulated by digital data,
A demodulation circuit for demodulating each received signal received by the plurality of antennas, a phase detection circuit for outputting a phase baseband signal corresponding to the signal demodulated by the demodulation circuit, and a phase baseband output from the phase detection circuit A delay circuit for delaying a signal, a phase error detection circuit for inputting a phase baseband signal output from the delay circuit and a determination phase signal indicating a determined phase and obtaining a phase error; A desired wave detection circuit for detecting only a wave level, an interference wave detection circuit for detecting only an interference wave level including noise from each of the received signals, a desired wave level output from the desired wave level detection circuit, and the interference SINR + which receives the interference wave level output from the wave detection circuit and the phase error of the reception signal output from the phase error detection circuit to generate a weight A phase error weight generation circuit, and a synthesis for inputting a weight output from the SINR + phase error weight generation circuit and a phase baseband signal of a reception signal output from the phase detection circuit to perform branch synthesis processing and determination A maximum ratio combining diversity receiver comprising: a determination circuit.
受信する受信装置であって、複数アンテナで受信された
各受信信号を復調する復調回路と、前記復調回路で復調
された信号に応じた位相ベースバンド信号を出力する位
相検出回路と、前記位相検出回路から出力される位相ベ
ースバンド信号を遅延させる遅延回路と、前記遅延回路
から出力される位相ベースバンド信号と判定された位相
を示す判定位相信号とを入力して位相誤差を求める位相
誤差検出回路と、前記各受信信号から希望波レベルのみ
を検出する希望波検出回路と、前記各受信信号から雑音
を含んだ干渉波レベルのみを検出する干渉波検出回路
と、前記希望波レベル検出回路から出力される希望波レ
ベルと前記干渉波検出回路から出力される干渉波レベル
と前記位相誤差検出回路から出力される受信信号の位相
誤差とを入力してウエイトを生成し、前記生成したウエ
イトと閾値レベルとの比較を行って閾値レベルに満たな
いブランチのウエイトを強制的に零とするＳＩＮＲ＋位
相誤差用ウエイト生成・比較回路と、前記ＳＩＮＲ＋位
相誤差用ウエイト生成・比較回路から出力されるウエイ
トと前記位相検出回路から出力される受信信号の位相ベ
ースバンド信号とを入力してブランチ合成処理および判
定を行うブランチ数可変合成判定回路と、を有すること
を特徴とする最大比合成ダイバーシティ受信装置。5. A receiving apparatus for receiving a signal modulated by digital data, comprising: a demodulation circuit for demodulating each of the received signals received by a plurality of antennas; and a phase base corresponding to the signal demodulated by the demodulation circuit. A phase detection circuit that outputs a band signal; a delay circuit that delays a phase baseband signal output from the phase detection circuit; and a determination phase signal indicating a phase determined to be a phase baseband signal output from the delay circuit. , A phase error detection circuit that obtains a phase error, a desired wave detection circuit that detects only a desired wave level from each of the received signals, and an interference that detects only an interference wave level including noise from each of the received signals. A wave detection circuit, a desired wave level output from the desired wave level detection circuit, an interference wave level output from the interference wave detection circuit, and the phase error detection. A phase error of a received signal output from a path is input, a weight is generated, and the generated weight is compared with a threshold level to make the weight of a branch less than the threshold level a SINR + phase which is forcibly set to zero. An error weight generation / comparison circuit, a weight output from the SINR + phase error weight generation / comparison circuit, and a phase baseband signal of a reception signal output from the phase detection circuit, for branch synthesis processing and determination A maximum ratio combining diversity receiving apparatus, comprising:
受信する受信装置であって、複数アンテナで受信された
各受信信号を復調する復調回路と、前記復調回路で復調
された信号に応じた位相ベースバンド信号を出力する位
相検出回路と、前記各受信信号のレベルを検出する受信
レベル検出回路と、前記受信レベル検出回路から出力さ
れる受信レベルを入力してウエイトを生成し、前記生成
したウエイトと閾値レベルとの比較を行って閾値レベル
に満たないブランチのウエイトを強制的に零とする受信
レベル用ウエイト生成・比較回路と、前記受信レベル用
ウエイト生成・比較回路から出力されるウエイトと前記
位相検出回路から出力される受信信号の位相ベースバン
ド信号とを入力してブランチ合成処理および判定を行う
ブランチ数可変合成判定回路と、前記受信レベル用ウエ
イト生成・比較回路から出力されるウエイトを入力して
前記各受信信号を合成しキャリアを再生するブランチ数
可変合成キャリア再生回路と、を有することを特徴とす
る最大比合成ダイバーシティ受信装置。6. A receiving apparatus for receiving a signal modulated by digital data, comprising: a demodulation circuit for demodulating each of the received signals received by a plurality of antennas; and a phase base corresponding to the signal demodulated by said demodulation circuit. A phase detection circuit that outputs a band signal, a reception level detection circuit that detects the level of each of the reception signals, and a reception level output from the reception level detection circuit to generate a weight, and the generated weight A reception level weight generation / comparison circuit for comparing with a threshold level to forcibly reduce the weight of a branch below the threshold level to zero, a weight output from the reception level weight generation / comparison circuit, and the phase A variable number of branches for receiving the phase baseband signal of the received signal output from the detection circuit and performing branch synthesis processing and determination A decision circuit; and a branch number variable carrier recovery circuit that receives the weight output from the reception level weight generation / comparison circuit, combines the received signals, and recovers the carrier. Ratio combining diversity receiver.
較を行って閾値レベルに満たないブランチのウエイトを
強制的に零とする受信レベル用ウエイト生成・比較回路
に代えて、前記生成したウエイトと閾値レベルとの比較
を行って閾値レベルに満たないブランチのウエイトを強
制的に零とすると共に零以外のブランチ数が上限を越え
た場合には前記生成したウエイトの小さい方から強制的
に零とする受信レベル用ウエイト生成・ブランチ数上限
付きウエイト比較回路を備えたことを特徴とする請求項
１に記載の最大比合成ダイバーシティ受信装置。7. A reception level weight generation / comparison circuit that compares the generated weight with a threshold level and forcibly sets the weight of a branch below the threshold level to zero, and replaces the generated weight with the generated weight. When the weight of the branch less than the threshold level is forcibly set to zero by comparing with the threshold level and the number of branches other than zero exceeds the upper limit, the weight of the generated weight is forcibly set to zero from the smaller one. 2. The maximum ratio combining diversity receiving apparatus according to claim 1, further comprising a receiving level weight generating / weight comparing circuit with an upper limit on the number of branches.
信レベルと前記位相誤差検出回路から出力される受信信
号の位相誤差とを入力してウエイトを生成し、前記生成
したウエイトと閾値レベルとの比較を行って閾値レベル
に満たないブランチのウエイトを強制的に零とする受信
レベル＋位相誤差用ウエイト生成・比較回路に代えて、
前記受信レベル検出回路から出力される受信レベルと前
記位相誤差検出回路から出力される受信信号の位相誤差
とを入力してウエイトを生成し、前記生成したウエイト
と閾値レベルとの比較を行って閾値レベルに満たないブ
ランチのウエイトを強制的に零とすると共に零以外のブ
ランチ数が上限を越えた場合には前記生成したウエイト
の小さい方から強制的に零とする受信レベル＋位相誤差
用ウエイト生成・ブランチ数上限付きウエイト比較回路
を備えたことを特徴とする請求項２に記載の最大比合成
ダイバーシティ受信装置。8. A weight is generated by inputting a reception level output from the reception level detection circuit and a phase error of a reception signal output from the phase error detection circuit, and generating a weight between the generated weight and a threshold level. In place of the reception level + phase error weight generation / comparison circuit for making the comparison and forcibly setting the weight of the branch below the threshold level to zero,
The reception level output from the reception level detection circuit and the phase error of the reception signal output from the phase error detection circuit are input to generate a weight, and the generated weight is compared with a threshold level to perform a threshold. When the weight of a branch less than the level is forcibly set to zero and the number of branches other than zero exceeds the upper limit, a reception level + phase error weight is forcibly set to zero from the smaller of the generated weights. 3. The maximum ratio combining diversity receiver according to claim 2, further comprising a weight comparison circuit with an upper limit on the number of branches.
希望波レベルと前記干渉波検出回路から出力される干渉
波レベルとを入力して希望波レベル／（干渉波レベル＋
雑音レベル）で定義されるＳＩＮＲ値を計算し、前記計
算したＳＩＮＲ値からウエイトを生成し、前記生成した
ウエイトと閾値レベルとの比較を行って閾値レベルに満
たないブランチのウエイトを強制的に零とするＳＩＮＲ
用ウエイト生成・比較回路に代えて、前記希望波レベル
検出回路から出力される希望波レベルと前記干渉波検出
回路から出力される干渉波レベルとを入力して希望波レ
ベル／（干渉波レベル＋雑音レベル）で定義されるＳＩ
ＮＲ値を計算し、前記計算したＳＩＮＲ値からウエイト
を生成し、前記生成したウエイトと閾値レベルとの比較
を行って閾値レベルに満たないブランチのウエイトを強
制的に零とすると共に零以外のブランチ数が上限を越え
た場合には前記生成したウエイトの小さい方から強制的
に零とするＳＩＮＲ用ウエイト生成・ブランチ数上限付
きウエイト比較回路を備えたことを特徴とする請求項３
に記載の最大比合成ダイバーシティ受信装置。9. A desired wave level output from the desired wave level detection circuit and an interference wave level output from the interference wave detection circuit are input, and a desired wave level / (interference wave level +
Noise level), a weight is generated from the calculated SINR value, and the generated weight is compared with a threshold level to forcibly reduce the weight of a branch below the threshold level to zero. SINR
A desired wave level output from the desired wave level detection circuit and an interference wave level output from the interference wave detection circuit are input instead of the weight generation / comparison circuit, and the desired wave level / (interference wave level + Noise level)
An NR value is calculated, a weight is generated from the calculated SINR value, the generated weight is compared with a threshold level, and the weight of a branch below the threshold level is forcibly reduced to zero and a branch other than zero is performed. 4. A weight comparison circuit with an SINR weight generation / branch number upper limit which forcibly sets the weight generated from the smaller one to zero when the number exceeds the upper limit.
3. The maximum ratio combining diversity receiver according to item 1.
る希望波レベルと前記干渉波検出回路から出力される干
渉波レベルと前記位相誤差検出回路から出力される受信
信号の位相誤差とを入力してウエイトを生成し、前記生
成したウエイトと閾値レベルとの比較を行って閾値レベ
ルに満たないブランチのウエイトを強制的に零とするＳ
ＩＮＲ＋位相誤差用ウエイト生成・比較回路に代えて、
前記希望波レベル検出回路から出力される希望波レベル
と前記干渉波検出回路から出力される干渉波レベルと前
記位相誤差検出回路から出力される受信信号の位相誤差
とを入力してウエイトを生成し、前記生成したウエイト
と閾値レベルとの比較を行って閾値レベルに満たないブ
ランチのウエイトを強制的に零とすると共に零以外のブ
ランチ数が上限を越えた場合には前記生成したウエイト
の小さい方から強制的に零とするＳＩＮＲ＋位相誤差用
ウエイト生成・ブランチ数上限付きウエイト比較回路を
備えたことを特徴とする請求項５に記載の最大比合成ダ
イバーシティ受信装置。10. A desired wave level output from the desired wave level detection circuit, an interference wave level output from the interference wave detection circuit, and a phase error of a received signal output from the phase error detection circuit are input. Weights, and compares the generated weights with a threshold level to forcibly set the weights of branches below the threshold level to zero.
Instead of the INR + weighting / comparison circuit for phase error,
A weight is generated by inputting a desired wave level output from the desired wave level detection circuit, an interference wave level output from the interference wave detection circuit, and a phase error of a reception signal output from the phase error detection circuit. By comparing the generated weight with a threshold level and forcibly setting the weight of the branch below the threshold level to zero, and when the number of branches other than zero exceeds the upper limit, the smaller of the generated weight is used. 6. The maximum ratio combining diversity receiver according to claim 5, further comprising a weight comparison circuit with SINR + phase error weight generation / branch number upper limit which is forcibly reduced to zero.
受信レベルを入力してウエイトを生成し、前記生成した
ウエイトと閾値レベルとの比較を行って閾値レベルに満
たないブランチのウエイトを強制的に零とする受信レベ
ル用ウエイト生成・比較回路に代えて、前記受信レベル
検出回路から出力される受信レベルを入力してウエイト
を生成し、前記生成したウエイトと閾値レベルとの比較
を行って閾値レベルに満たないブランチのウエイトを強
制的に零とすると共に零以外のブランチ数が上限を越え
た場合には前記生成したウエイトの小さい方から強制的
に零とする受信レベル用ウエイト生成・ブランチ数上限
付きウエイト比較回路を備えたことを特徴とする請求項
６に記載の最大比合成ダイバーシティ受信装置。11. A weight is generated by inputting a reception level output from the reception level detection circuit, and the generated weight is compared with a threshold level to forcibly remove a branch weight less than the threshold level. In place of the reception level weight generation / comparison circuit to be set to zero, a reception level output from the reception level detection circuit is input to generate a weight, and the generated weight is compared with the threshold level to perform the threshold level. When the number of branches other than zero exceeds the upper limit and the number of branches other than zero exceeds the upper limit, the weight generation for reception level forcibly sets the weight to the smaller one from the smaller of the generated weights and the upper limit of the number of branches. 7. The maximum ratio combining diversity receiving apparatus according to claim 6, further comprising a weighted comparing circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10190054A JP2000022613A (en) | 1998-07-06 | 1998-07-06 | Maximum ratio synthetic diversity receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10190054A JP2000022613A (en) | 1998-07-06 | 1998-07-06 | Maximum ratio synthetic diversity receiver |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000022613A true JP2000022613A (en) | 2000-01-21 |
Family
ID=16251584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10190054A Pending JP2000022613A (en) | 1998-07-06 | 1998-07-06 | Maximum ratio synthetic diversity receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000022613A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005244445A (en) * | 2004-02-25 | 2005-09-08 | Matsushita Electric Ind Co Ltd | Radio communication medium processor and radio communication medium processing system |
| WO2005107203A1 (en) * | 2004-04-28 | 2005-11-10 | Mitsubishi Denki Kabushiki Kaisha | Automatic frequency control circuit and automatic frequency control method |
| WO2006011423A1 (en) * | 2004-07-28 | 2006-02-02 | Matsushita Electric Industrial Co., Ltd. | Receiving apparatus |
| US7308245B2 (en) | 2003-08-28 | 2007-12-11 | Sanyo Electric Co., Ltd. | Mobile station |
| US7546104B2 (en) | 2004-12-02 | 2009-06-09 | Casio Computer Co., Ltd. | Receiving apparatus and receiving circuit |
| JP2011151869A (en) * | 2000-12-30 | 2011-08-04 | Lot 41 Acquisition Foundation Llc | Method for performing carrier interference processing, carrier interference receiver system, and program |
-
1998
- 1998-07-06 JP JP10190054A patent/JP2000022613A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011151869A (en) * | 2000-12-30 | 2011-08-04 | Lot 41 Acquisition Foundation Llc | Method for performing carrier interference processing, carrier interference receiver system, and program |
| US7308245B2 (en) | 2003-08-28 | 2007-12-11 | Sanyo Electric Co., Ltd. | Mobile station |
| JP2005244445A (en) * | 2004-02-25 | 2005-09-08 | Matsushita Electric Ind Co Ltd | Radio communication medium processor and radio communication medium processing system |
| JP4517674B2 (en) * | 2004-02-25 | 2010-08-04 | パナソニック株式会社 | Wireless communication medium processing apparatus |
| WO2005107203A1 (en) * | 2004-04-28 | 2005-11-10 | Mitsubishi Denki Kabushiki Kaisha | Automatic frequency control circuit and automatic frequency control method |
| WO2006011423A1 (en) * | 2004-07-28 | 2006-02-02 | Matsushita Electric Industrial Co., Ltd. | Receiving apparatus |
| US7587006B2 (en) | 2004-07-28 | 2009-09-08 | Panasonic Corporation | Receiving apparatus |
| US7546104B2 (en) | 2004-12-02 | 2009-06-09 | Casio Computer Co., Ltd. | Receiving apparatus and receiving circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3033191B2 (en) | Phase combining method and apparatus for diversity receiver | |
| CA2149364C (en) | Diversity reception device | |
| US5805643A (en) | Diversity receiver system used in digital communication | |
| WO1990011656A1 (en) | Diversity receiving circuit | |
| JP2003046418A (en) | Diversity receiver | |
| JP2006186421A (en) | Ofdm diversity receiver | |
| JP4071468B2 (en) | OFDM receiver | |
| JP2000022613A (en) | Maximum ratio synthetic diversity receiver | |
| JPH0865205A (en) | Cdma system mobile communication equipment | |
| JPH1168647A (en) | Diversity receiver | |
| JP3311237B2 (en) | Diversity receiver circuit | |
| JP3576415B2 (en) | OFDM receiver | |
| JPH0923178A (en) | Diversity receiver | |
| JP2756477B2 (en) | Received level adaptive post-detection combining diversity receiver circuit. | |
| JPH10256967A (en) | Post-detection diversity receiving circuit | |
| JPH07326994A (en) | Soft discrimination circuit | |
| JP3880805B2 (en) | Combined diversity receiver | |
| JP2002368661A (en) | Selection synthesis diversity receiver | |
| JP3544644B2 (en) | Wireless receiving apparatus and method for detecting delay difference between branches in wireless receiving apparatus | |
| JP3037184B2 (en) | Delay detection demodulation method | |
| JP3360958B2 (en) | Diversity receiver | |
| JPWO2005104400A1 (en) | Diversity receiver and diversity receiving method | |
| JP3182376B2 (en) | Diversity receiver | |
| JP3127271B2 (en) | Diversity reception method | |
| JP3361930B2 (en) | Delay detection circuit |