JP2000022286A - 電子回路装置 - Google Patents

電子回路装置

Info

Publication number
JP2000022286A
JP2000022286A JP10185058A JP18505898A JP2000022286A JP 2000022286 A JP2000022286 A JP 2000022286A JP 10185058 A JP10185058 A JP 10185058A JP 18505898 A JP18505898 A JP 18505898A JP 2000022286 A JP2000022286 A JP 2000022286A
Authority
JP
Japan
Prior art keywords
pattern
electronic circuit
circuit device
circuit board
underfill
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10185058A
Other languages
English (en)
Other versions
JP3278055B2 (ja
Inventor
Tsutomu Matsudaira
努 松平
Atsushi Endo
淳 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP18505898A priority Critical patent/JP3278055B2/ja
Priority to TW088110204A priority patent/TW451605B/zh
Priority to EP99305052A priority patent/EP0969503A3/en
Priority to US09/342,424 priority patent/US6528889B1/en
Publication of JP2000022286A publication Critical patent/JP2000022286A/ja
Application granted granted Critical
Publication of JP3278055B2 publication Critical patent/JP3278055B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 回路基板とＩＣの接着強度の高い、耐環境信
頼性の高い半導体装置を得る。 【解決手段】 ポリイミドフイルム等の絶縁基板上にパ
ターンが形成してある回路基板のＩＣ接続用端子と隣接
して接着補強を目的としたパターンを配置し、ＩＣと回
路基板の接着力が向上することで温度変化による信頼性
が向上する。また、ポリイミドなど透湿性の高い基板に
対しては耐湿による信頼性が向上する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、携帯機器等や、電子手
帳に使用されている液晶を駆動するためのドライバーＩ
Ｃやメモリーやコントローラ等のベアチップ実装してい
る電子回路装置に関する。
【０００２】
【従来の技術】従来、半導体ＩＣのベアチップ実装は、
回路基板と半導体素子を接着を用いて接続する場合、Ｉ
ＣのパットにＡｕからなるバンプをメッキで形成したメ
ッキバンプやワイヤーボンディングを応用したスタッド
バンプを用いて、回路基板に異方性導電膜で圧着する
か、または銀ペーストをバンプに転写して基板と接続
し、その間にアンダーフィルを充填し接続していた。
【０００３】また、金属拡散接続を用いて接続する場
合、ＩＣのバンプに半田を用い、基板の電極に半田付け
しアンダーフィルを充填する工法とＩＣのバンプにＡｕ
を用い基板側の電極にＳｎメッキを行ない、Ａｕ−Ｓｎ
拡散接続を行いアンダーフィルを充填していた。
【０００４】
【発明が解決しようとする課題】半導体ＩＣの接続信頼
性は、どの接続方式においてもアンダーフィルまたは、
異方性導電膜のバインダーの特性が非常に重要である。
アンダーフィルや異方性導電膜のバインダーは、ＩＣと
回路基板の線膨張係数の違いによる長期信頼性を得るた
めに、硬化時の拘束力や線膨張係数，ヤング率などの特
性が重要である。
【０００５】しかし、接続部の破壊のメカニズムの一つ
に、実装したＩＣのバンプより中央側の絶縁基板とアン
ダーフィルまたは異方性導電膜のバインダーの剥がれに
よって接続がオープンになる。特にポリイミドフイルム
にＣｕを蒸着及びメッキにより形成したフイルム基板に
半導体ＩＣを実装したＣＯＦの場合、ポリイミドとの接
着性が非常に悪いため、信頼性が向上しなかった。
【０００６】本発明は、この問題を解決するものであ
る。
【０００７】
【問題が解決するための手段】本問題を解決するため
に、少なくとも回路基板にＩＣがフェイスダウン実装し
ている電子回路装置において、 ＩＣと回路基板の接続
は、電極の接続部以外のエリアに接着剤からなるアンダ
ーフィルや異方性導電膜ではバインダーによりＩＣの回
路面と回路基板を接着補強する。
【０００８】ここで回路基板には、ＩＣと接続するパタ
ーンが形成されており、そのパターンに隣接してダミー
もしくは一部の電気信号端子と接続したパターンを形成
して、ポリイミド等よりなる絶縁基板との接着エリアを
少なくし、ポリイミド等より接着力の高いパターンとの
接着エリアを大きくすることで、信頼性を向上した。上
記のように構成した電子回路装置は、温度変化等による
基板とＩＣの熱ストレスによる信頼性が向上し、安定し
た品質の電子回路装置が得られる。
【０００９】
【発明の実施の形態】以下本発明の実施の形態を、実施
例に示す。
【００１０】
【実施例】（実施例１）以下に本発明の実施例を図面に
基づいて説明する。図１は本発明の電子回路装置の実施
例１の断面図である。２５ミクロンのポリイミドからな
る絶縁基板１に８ミクロンのＣｕに無電界Ｎｉメッキを
し更に置換金メッキをしたパターン２からなる回路基板
であって、信頼性を向上するための接着補強用パターン
３が形成してある。実装はメッキバンプを形成したＩＣ
４を異方性導電膜５で熱圧着して接続した構造である。
接続ピッチは７０ミクロンである。接着補強用パターン
３は、ＩＣと接続してあるパターンと全面１００ミクロ
ンのスペースをあけて配置した。この構造では異方性導
電膜のバインダーと絶縁基板との接着エリアが大幅に削
減できる。この構造では、接着補強用パターン３を配置
する事で、回路基板の線膨張係数がポリイミドだけの場
合７．２×１０-6であるがパターンを配置する事で、
９．９×１０-6と大きくなるが、基板との接着力が大幅
に向上するため信頼性が向上した。
【００１１】回路基板のメッキはＡｕよりはＳｎの方が
より接着力が高い。パターン３は、１つにする必要はな
く、分割して配置しても良しストライプ状に形成して配
置しても良い。 （実施例２）図２は本発明の電子回路装置の実施例２の
断面図である。２５ミクロンのポリイミドからなる絶縁
基板１に８ミクロンのＣｕに無電界Ｓｎメッキをした回
路基板であって、接着補強用のパターン３が形成してあ
る。ＩＣにはメッキバンプを形成したＩＣ４を熱圧着で
Ａｕ−Ｓｎ接続を行なった。
【００１２】接続のプロセスは、回路基板にほぼパター
ン３のエリアを充填できるアンダーフィル１を塗布して
おき、ＩＣを位置合わせし仮置きする。この時パターン
３とＩＣ４の間にアンダーフィル１が充填できる。次に
Ａｕ−Ｓｎ接続する温度と圧力で熱圧着する。この時同
時にアンダーフィル１は硬化する。このアンダーフィル
１はポリイミドよりＳｎメッキへの接着力が高い。
【００１３】更にバンプ周辺を保護するために紫外線硬
化型のアンダーフィル２を塗布し紫外線で硬化する。ア
ンダーフィル２は、基本的にはＵＶ硬化であるが、嫌気
性を触媒として硬化が進む特性の接着剤を用いる事でＵ
Ｖが当たらない部分も最終的には硬化することが出来
る。
【００１４】アンダーフィル１は嫌気性を触媒として硬
化が進む特性の接着剤でも熱硬化性接着剤でも良い。上
記の様にアンダーフィルを２つの工程に分けて充填する
必要はなく、接続後にＩＣの側面に塗布し、毛細管現象
で充填し硬化しても良い。
【００１５】
【発明の効果】本発明は以上説明したように、アンダー
フィルや異方性導電膜のバインダーと絶縁基板の接着力
が弱い接着剤でも接着補強用パターンを配置する事でＩ
Ｃの接続信頼性を向上する事が出来る。また、ＣＯＦの
場合ポリイミドは耐湿性が悪いが、この接着補強用パタ
ーンが防湿バリアとなり一層信頼性を向上する事ができ
た。また、異方性導電膜の場合、ＩＣのバンプと回路基
板のパターンを粒子で接続するがバインダーはこの粒子
を押え込む拘束力が必要である。この拘束力は温度によ
ってバインダーが緩むことで低下する。この緩みは線膨
張係数に依存するが、本発明のパターンによってバイン
ダーの層を薄く出来るので、緩む量が減り一層信頼性が
向上できた。
【図面の簡単な説明】
【図１】本発明による実施例１の実装部の断面図
【図２】本発明による実施例１のフイルム基板のパター
ン上面図
【図３】本発明による実施例２の実装部の断面図
【図４】従来の実施例の実装部の断面
【符号の説明】
１ 絶縁基板 ２ パターン ３ 接着補強用パターン ４ ＩＣ ５ 異方性導電膜 ６ アンダーフィル１ ７ アンダーフィル２

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも絶縁基板にパターンが形成し
    てある回路基板に、ＩＣがフェイスダウン実装してある
    電子回路装置において、 回路基板は、ＩＣと接続するパターンが形成しており、
    そのパターンに隣接してダミーもしくは一部の電気信号
    端子と接続した接着補強用のパターンを形成してある事
    を特徴とする電子回路装置。
  2. 【請求項２】 絶縁基板にパターン有する回路基板に、
    ＩＣがフェイスダウン実装された電子回路装置におい
    て、 前記回路基板は、前記ＩＣと電気的に接続する複数のパ
    ターンを有し、前記複数のパターンに離間して配置した
    ダミーまたは一部の電気信号端子と接続した接着補強用
    のパターンを有する事を特徴とする電子回路装置。
JP18505898A 1998-06-30 1998-06-30 電子回路装置 Expired - Lifetime JP3278055B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP18505898A JP3278055B2 (ja) 1998-06-30 1998-06-30 電子回路装置
TW088110204A TW451605B (en) 1998-06-30 1999-06-17 Electronic circuit device
EP99305052A EP0969503A3 (en) 1998-06-30 1999-06-28 Electronic circuit device
US09/342,424 US6528889B1 (en) 1998-06-30 1999-06-29 Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18505898A JP3278055B2 (ja) 1998-06-30 1998-06-30 電子回路装置

Publications (2)

Publication Number Publication Date
JP2000022286A true JP2000022286A (ja) 2000-01-21
JP3278055B2 JP3278055B2 (ja) 2002-04-30

Family

ID=16164077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18505898A Expired - Lifetime JP3278055B2 (ja) 1998-06-30 1998-06-30 電子回路装置

Country Status (4)

Country Link
US (1) US6528889B1 (ja)
EP (1) EP0969503A3 (ja)
JP (1) JP3278055B2 (ja)
TW (1) TW451605B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281172A (ja) * 2006-04-06 2007-10-25 Alps Electric Co Ltd 電子部品実装構造及びその製造方法
KR100919985B1 (ko) * 2002-10-22 2009-10-05 삼성테크윈 주식회사 반도체 팩키지용 필름 기판 및 이를 이용한 반도체 팩키지
JP2012033590A (ja) * 2010-07-29 2012-02-16 Casio Comput Co Ltd 基板の接着方法、基板の実装構造、電子機器、及び基板
JP2016092400A (ja) * 2014-11-04 2016-05-23 株式会社リコー 配線部材の保持構造、液体吐出ヘッド及び液体を吐出する装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1143373C (zh) * 1998-07-01 2004-03-24 精工爱普生株式会社 半导体装置及其制造方法、电路基板和电子装置
US20030038356A1 (en) * 2001-08-24 2003-02-27 Derderian James M Semiconductor devices including stacking spacers thereon, assemblies including the semiconductor devices, and methods
JP3914732B2 (ja) * 2001-10-02 2007-05-16 鹿児島日本電気株式会社 回路基板の接続構造及び該接続構造を備えた液晶表示装置並びに液晶表示装置の実装方法
CN100403778C (zh) * 2003-04-22 2008-07-16 柯尼卡美能达精密光学株式会社 成像装置和安装该成像装置的便携式终端设备
US20050110126A1 (en) * 2003-11-25 2005-05-26 Kai-Chiang Wu Chip adhesive
JP3833669B2 (ja) * 2004-04-08 2006-10-18 シャープ株式会社 半導体装置および半導体装置の製造方法
TWI305390B (en) * 2005-09-07 2009-01-11 Ind Tech Res Inst Chip structure, chip package structure and manufacturing thereof
JP5147678B2 (ja) * 2008-12-24 2013-02-20 新光電気工業株式会社 微細配線パッケージの製造方法
TWI384603B (zh) * 2009-02-17 2013-02-01 Advanced Semiconductor Eng 基板結構及應用其之封裝結構
US9373559B2 (en) * 2014-03-05 2016-06-21 International Business Machines Corporation Low-stress dual underfill packaging
JP6430843B2 (ja) * 2015-01-30 2018-11-28 株式会社ジェイデバイス 半導体装置
WO2018159023A1 (ja) * 2017-03-01 2018-09-07 住友電気工業株式会社 フレキシブルプリント配線板、接続体の製造方法及び接続体

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3871015A (en) * 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform connector joints
JPS57176738A (en) * 1981-04-23 1982-10-30 Seiko Epson Corp Connecting structure for flip chip
US4937653A (en) * 1988-07-21 1990-06-26 American Telephone And Telegraph Company Semiconductor integrated circuit chip-to-chip interconnection scheme
JPH02185050A (ja) * 1989-01-12 1990-07-19 Matsushita Electric Ind Co Ltd 半導体装置の実装方法
JP2833111B2 (ja) * 1989-03-09 1998-12-09 日立化成工業株式会社 回路の接続方法及びそれに用いる接着剤フィルム
JPH0379063A (ja) * 1989-08-22 1991-04-04 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2956199B2 (ja) * 1990-11-06 1999-10-04 セイコーエプソン株式会社 半導体装置の構造
JPH0637143A (ja) * 1992-07-15 1994-02-10 Toshiba Corp 半導体装置および半導体装置の製造方法
JP3194553B2 (ja) * 1993-08-13 2001-07-30 富士通株式会社 半導体装置の製造方法
US5400950A (en) * 1994-02-22 1995-03-28 Delco Electronics Corporation Method for controlling solder bump height for flip chip integrated circuit devices
KR100194130B1 (ko) * 1994-03-30 1999-06-15 니시무로 타이죠 반도체 패키지
JP2571024B2 (ja) * 1994-09-28 1997-01-16 日本電気株式会社 マルチチップモジュール
DE69618458T2 (de) * 1995-05-22 2002-11-07 Hitachi Chemical Co Ltd Halbleiterteil mit einem zu einem verdrahtungsträger elektrisch verbundenem chip
JPH09306954A (ja) * 1996-05-20 1997-11-28 Hitachi Ltd 半導体装置及びその実装方法並びに実装構造体
JPH10144727A (ja) * 1996-11-14 1998-05-29 Matsushita Electric Ind Co Ltd 半導体素子の実装方法および半導体素子を実装した電子装置
JPH10163608A (ja) * 1996-11-29 1998-06-19 Nec Corp プリント配線板及びその製造方法
US5953814A (en) * 1998-02-27 1999-09-21 Delco Electronics Corp. Process for producing flip chip circuit board assembly exhibiting enhanced reliability

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100919985B1 (ko) * 2002-10-22 2009-10-05 삼성테크윈 주식회사 반도체 팩키지용 필름 기판 및 이를 이용한 반도체 팩키지
JP2007281172A (ja) * 2006-04-06 2007-10-25 Alps Electric Co Ltd 電子部品実装構造及びその製造方法
JP2012033590A (ja) * 2010-07-29 2012-02-16 Casio Comput Co Ltd 基板の接着方法、基板の実装構造、電子機器、及び基板
JP2016092400A (ja) * 2014-11-04 2016-05-23 株式会社リコー 配線部材の保持構造、液体吐出ヘッド及び液体を吐出する装置

Also Published As

Publication number Publication date
TW451605B (en) 2001-08-21
EP0969503A3 (en) 2002-03-20
US6528889B1 (en) 2003-03-04
JP3278055B2 (ja) 2002-04-30
EP0969503A2 (en) 2000-01-05

Similar Documents

Publication Publication Date Title
KR100199962B1 (ko) 반도체 장치 및 그 제조방법
JP3278055B2 (ja) 電子回路装置
KR100352865B1 (ko) 반도체 장치 및 그 제조방법
US20020030252A1 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
JP3441412B2 (ja) 樹脂封止型半導体装置およびこれを用いた液晶表示モジュール
US20070235881A1 (en) Semiconductor Device and Method of Manufacturing the Same, Circuit Board and Electronic Device
JP3654116B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6979591B2 (en) Connection of integrated circuits
JP3436170B2 (ja) 異方性導電フィルム、これを用いた半導体装置及びその製造方法
JPH0432541B2 (ja)
US20040061240A1 (en) Semiconductor device and fabrication process thereof
US6410364B1 (en) Semiconductor device, method of connecting a semiconductor chip, circuit board, and electronic equipment
JP2002289735A (ja) 半導体装置
JP2001307555A (ja) 異方性導電フィルム及びこれを用いた実装方法ならびに配線用の基板
JP2002118210A (ja) 半導体装置用インタポーザ及びこれを用いた半導体装置
JPH04171970A (ja) 半導体装置
JPH0951018A (ja) 半導体装置およびその製造方法
JPH10144727A (ja) 半導体素子の実装方法および半導体素子を実装した電子装置
JP2001053106A (ja) フリップチップ接続構造と電子部品の製造方法
JP3176325B2 (ja) 実装構造体とその製造方法
JP2000183111A (ja) 半導体素子の実装方法
JP2637684B2 (ja) 半導体装置の封止方法
JP3926525B2 (ja) 電子回路装置及び液晶表示装置
JP3028413B1 (ja) 電子回路装置
JP2822987B2 (ja) 電子回路パッケージ組立体およびその製造方法

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090215

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090215

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100215

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100215

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 9

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120215

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130215

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term