JP2000022045A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000022045A JP2000022045A JP18778698A JP18778698A JP2000022045A JP 2000022045 A JP2000022045 A JP 2000022045A JP 18778698 A JP18778698 A JP 18778698A JP 18778698 A JP18778698 A JP 18778698A JP 2000022045 A JP2000022045 A JP 2000022045A
- Authority
- JP
- Japan
- Prior art keywords
- elastic modulus
- stiffener
- tab tape
- semiconductor chip
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 半田バンプに加わる応力を緩和し、信号断線
をなくすことで、信頼性を向上させことができる半導体
装置を提供することである。 【解決手段】 半導体チップ１５を保護するカバー１３
およびスティフナー１１をテープ７に接着する接着剤９
の弾性率が摂氏零度以下において１．０×１０9Ｐａ以
下であるボールグリッド（Ball Grid Array：ＢＧＡ）
構造の半導体装置である。
をなくすことで、信頼性を向上させことができる半導体
装置を提供することである。 【解決手段】 半導体チップ１５を保護するカバー１３
およびスティフナー１１をテープ７に接着する接着剤９
の弾性率が摂氏零度以下において１．０×１０9Ｐａ以
下であるボールグリッド（Ball Grid Array：ＢＧＡ）
構造の半導体装置である。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩのパッケー
ジに関し、特に、ＴＡＢテープを用いたＢＧＡ構造のパ
ッケージを有する半導体装置に関する。
ジに関し、特に、ＴＡＢテープを用いたＢＧＡ構造のパ
ッケージを有する半導体装置に関する。
【０００２】
【従来の技術】ＬＳＩ（Large Scale Integrated Circu
it）のパッケージとして、ＢＧＡ（Ball Grid Array）
構造が広く知られている。このＢＧＡ構造は、面実装型
のＬＳＩにおいて、外部端子としてのリードの代わりに
半田のようなボール状導電体（以下、半田バンプと呼
ぶ）を用いるようにしたものであり、この半田バンプが
複数個ベース基板の裏面に格子状に配置されているもの
である。
it）のパッケージとして、ＢＧＡ（Ball Grid Array）
構造が広く知られている。このＢＧＡ構造は、面実装型
のＬＳＩにおいて、外部端子としてのリードの代わりに
半田のようなボール状導電体（以下、半田バンプと呼
ぶ）を用いるようにしたものであり、この半田バンプが
複数個ベース基板の裏面に格子状に配置されているもの
である。
【０００３】このＢＧＡ構造では、半田バンプのリフロ
ーにより相手側基板（マザーボードやシステムボード）
の電極パッドに接続できるので、表面実装が可能であ
る。また、半田バンプは基板の裏面に格子状に配置され
るので、バンプのピッチを微細化しなくても多ピン化に
対応することができる。さらに、バンプを介して相手側
基板の電極パッドに直接接続されるので、電気特性が良
く、不良品の発生も抑制することも可能となる。
ーにより相手側基板（マザーボードやシステムボード）
の電極パッドに接続できるので、表面実装が可能であ
る。また、半田バンプは基板の裏面に格子状に配置され
るので、バンプのピッチを微細化しなくても多ピン化に
対応することができる。さらに、バンプを介して相手側
基板の電極パッドに直接接続されるので、電気特性が良
く、不良品の発生も抑制することも可能となる。
【０００４】また、上記ベース基板として、多ピン化、
狭ピッチ化、薄膜化への対応から、例えば樹脂フィルム
上の銅箔をエッチングしてリードを形成した構造のＴＡ
Ｂ（Tape Automated Bonding）テープを利用することが
できる。このＴＡＢテープを利用した場合には、テープ
状のリード端子の先端に、半導体チップの電極部分を位
置合わせして、Ａｕ−Ｓｎ合金または半田などで融着し
た後、適宜チップを樹脂、ケース等で保護した後、ユー
ザーがフィルムからリード端子を部分を含めてチップを
切り出し、マザーボード等の相手側基板に上記ＢＧＡ構
造により実装することになる。
狭ピッチ化、薄膜化への対応から、例えば樹脂フィルム
上の銅箔をエッチングしてリードを形成した構造のＴＡ
Ｂ（Tape Automated Bonding）テープを利用することが
できる。このＴＡＢテープを利用した場合には、テープ
状のリード端子の先端に、半導体チップの電極部分を位
置合わせして、Ａｕ−Ｓｎ合金または半田などで融着し
た後、適宜チップを樹脂、ケース等で保護した後、ユー
ザーがフィルムからリード端子を部分を含めてチップを
切り出し、マザーボード等の相手側基板に上記ＢＧＡ構
造により実装することになる。
【０００５】
【発明が解決しようとする課題】上述したＴＡＢテープ
を利用したＢＧＡ構造の半導体装置をマザーボード等の
実装基板上に実装するときには、例えば、次のようにし
て行われる。図１は、実装基板上に実装した上記ＴＡＢ
テープを利用したＢＧＡ構造を有する半導体装置の構成
を示す図である。図１に示すように、この半導体装置で
は、半導体チップ１５が搭載されるＴＡＢテープは、絶
縁材料のテープ７と、金属箔のインナーリード５ａ及び
アウターリード（図示省略）とから構成されている。そ
して、インナーリード５上に半田バンプ１７を介して半
導体チップ１５が搭載される。また、アウターリードに
半田バンプ３が形成される。このように半導体チップ１
５が搭載されたＴＡＢテープは、予めペースト等が供給
された実装基板１上に半田バンプ１７を介して接着・実
装される。最後に、半導体チップ１５の保護のため、カ
バー１３が装着されるが、その際、カバー１３には段差
の緩和のためスティフナー１１が貼り付けられ、さらに
接着剤９を介してテープ７にスティフナー１１が貼り付
けられている。
を利用したＢＧＡ構造の半導体装置をマザーボード等の
実装基板上に実装するときには、例えば、次のようにし
て行われる。図１は、実装基板上に実装した上記ＴＡＢ
テープを利用したＢＧＡ構造を有する半導体装置の構成
を示す図である。図１に示すように、この半導体装置で
は、半導体チップ１５が搭載されるＴＡＢテープは、絶
縁材料のテープ７と、金属箔のインナーリード５ａ及び
アウターリード（図示省略）とから構成されている。そ
して、インナーリード５上に半田バンプ１７を介して半
導体チップ１５が搭載される。また、アウターリードに
半田バンプ３が形成される。このように半導体チップ１
５が搭載されたＴＡＢテープは、予めペースト等が供給
された実装基板１上に半田バンプ１７を介して接着・実
装される。最後に、半導体チップ１５の保護のため、カ
バー１３が装着されるが、その際、カバー１３には段差
の緩和のためスティフナー１１が貼り付けられ、さらに
接着剤９を介してテープ７にスティフナー１１が貼り付
けられている。
【０００６】ところが、上記のような構成の半導体装置
では、接着剤９を境にその上部に配置される半導体チッ
プ１５（その材料のほとんどはシリコンである）、ステ
ィフナー１１及びカバー１３は、その弾性率が高く、一
方、接着剤９の下部に配置されるテープ７、半導体バン
プ３及び実装基板１は、その弾性率が小さい場合が多い
（図４参照）。そのため、その弾性率の違いから、周囲
の温度変化やチップ発熱の変化などによって半田バンプ
に効力が加わり、その応力が繰り返し加わることで半導
体バンプ３に亀裂を起こし、信号断線の不良を招いてし
まうという問題があった。
では、接着剤９を境にその上部に配置される半導体チッ
プ１５（その材料のほとんどはシリコンである）、ステ
ィフナー１１及びカバー１３は、その弾性率が高く、一
方、接着剤９の下部に配置されるテープ７、半導体バン
プ３及び実装基板１は、その弾性率が小さい場合が多い
（図４参照）。そのため、その弾性率の違いから、周囲
の温度変化やチップ発熱の変化などによって半田バンプ
に効力が加わり、その応力が繰り返し加わることで半導
体バンプ３に亀裂を起こし、信号断線の不良を招いてし
まうという問題があった。
【０００７】本発明は、上記事情に鑑みて成されたもの
であり、その目的は、半田バンプに加わる応力を緩和
し、信号断線をなくすことで、信頼性を向上させことが
できる半導体装置を提供することである。
であり、その目的は、半田バンプに加わる応力を緩和
し、信号断線をなくすことで、信頼性を向上させことが
できる半導体装置を提供することである。
【０００８】
【課題を解決するための手段】かかる事情に鑑み、本発
明者は半田バンプに加わる応力の緩和を目的として、鋭
意検討を重ねた結果、接着剤の弾性率を特定の値とする
場合には半田バンプに加わる応力が減少することを見出
し、本発明を完成させるに至った。
明者は半田バンプに加わる応力の緩和を目的として、鋭
意検討を重ねた結果、接着剤の弾性率を特定の値とする
場合には半田バンプに加わる応力が減少することを見出
し、本発明を完成させるに至った。
【０００９】本発明は、ＴＡＢテープ上に実装した半導
体チップを、前記半導体チップの上部に配置されるカバ
ーおよび前記カバーと前記ＴＡＢテープとの間に介在す
るスティフナーで保護すると共に、前記ＴＡＢテープの
裏面に半田バンプを接合し、前記半田バンプを介して実
装基板に実装されるボールグリッド構造の半導体装置に
おいて、前記スティフナーと前記ＴＡＢテープとの間に
介在し、それらを接着する接着剤の弾性率が、摂氏零度
以下において１．０×１０9Ｐａ以下であることを特徴
とする半導体装置を提供するものである。
体チップを、前記半導体チップの上部に配置されるカバ
ーおよび前記カバーと前記ＴＡＢテープとの間に介在す
るスティフナーで保護すると共に、前記ＴＡＢテープの
裏面に半田バンプを接合し、前記半田バンプを介して実
装基板に実装されるボールグリッド構造の半導体装置に
おいて、前記スティフナーと前記ＴＡＢテープとの間に
介在し、それらを接着する接着剤の弾性率が、摂氏零度
以下において１．０×１０9Ｐａ以下であることを特徴
とする半導体装置を提供するものである。
【００１０】以下、本発明について説明する。上記発明
が解決しようとする課題の欄で述べたように、通常、前
記半導体チップ、前記カバーおよび前記スティフナーが
高弾性率の物質からなり、前記ＴＡＢテープ、前記半田
バンプおよび前記実装基板が低弾性率の物質からなる場
合が多い。そのため、その弾性率の違いから周囲温度の
変化や前記半導体チップ発熱の変化によって前記半田バ
ンプに応力が加わってしまう。しかしながら、本発明で
は、摂氏零度以下において１．０×１０9Ｐａ以下の弾
性率を有する接着剤を用いて前記スティフナーと前記Ｔ
ＡＢテープとを接着することで、前記半田バンプに加わ
る応力を緩和するものである。
が解決しようとする課題の欄で述べたように、通常、前
記半導体チップ、前記カバーおよび前記スティフナーが
高弾性率の物質からなり、前記ＴＡＢテープ、前記半田
バンプおよび前記実装基板が低弾性率の物質からなる場
合が多い。そのため、その弾性率の違いから周囲温度の
変化や前記半導体チップ発熱の変化によって前記半田バ
ンプに応力が加わってしまう。しかしながら、本発明で
は、摂氏零度以下において１．０×１０9Ｐａ以下の弾
性率を有する接着剤を用いて前記スティフナーと前記Ｔ
ＡＢテープとを接着することで、前記半田バンプに加わ
る応力を緩和するものである。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態を実施
例により説明する。
例により説明する。
【００１２】なお、評価は次の方法で行った。図１に示
す半導体装置において、半導体チップ（シリコン）１
５、カバー１３、スティフナー１１、テープ７、半田バ
ンプ１７および実装基板１それぞれの弾性率を図４に示
す値とし、異なる弾性率を有する接着剤９それぞれに対
して、所定の条件下における半田バンプ１７の水平変位
の大きさをシミュレーションで算出することにより評価
を行った。
す半導体装置において、半導体チップ（シリコン）１
５、カバー１３、スティフナー１１、テープ７、半田バ
ンプ１７および実装基板１それぞれの弾性率を図４に示
す値とし、異なる弾性率を有する接着剤９それぞれに対
して、所定の条件下における半田バンプ１７の水平変位
の大きさをシミュレーションで算出することにより評価
を行った。
【００１３】接着剤の弾性率を図２に示す。なお、
（ｂ）は（ａ）の摂氏零度付近の拡大図である。図２に
示すように、接着剤の弾性率としては６種類用意した。
基本的には、すべての接着剤は摂氏零度を境として高温
側で弾性率が低く、低温側で弾性率が高いものである。
（ｂ）は（ａ）の摂氏零度付近の拡大図である。図２に
示すように、接着剤の弾性率としては６種類用意した。
基本的には、すべての接着剤は摂氏零度を境として高温
側で弾性率が低く、低温側で弾性率が高いものである。
【００１４】この異なる弾性率を有する接着剤を用いて
構成された図１の半導体装置に対して、温度範囲１２５
℃〜−６５℃、時間１０分、大気雰囲気における半田バ
ンプの水平方向変位（ΔＸＹ）の大きさについてシミュ
レーションを行った。図３にその結果を示す。
構成された図１の半導体装置に対して、温度範囲１２５
℃〜−６５℃、時間１０分、大気雰囲気における半田バ
ンプの水平方向変位（ΔＸＹ）の大きさについてシミュ
レーションを行った。図３にその結果を示す。
【００１５】図２および図３から次のことが考察され
る。図３から明らかなように、バンプ変位のもっとも小
さい接着剤、すなわち応力緩和の効果のもっとも大きい
接着剤は、接着剤Ｆであると言える。接着剤の膜厚が増
大してもそのバンプ変位が増加するどころか逆に減少し
ている点からもそうと言える。図２から明らかなよう
に、接着剤Ｆは、その弾性率が摂氏零度以下においては
１．０×１０9Ｐａ以下となっているが、他の接着剤は
その弾性率は１．０×１０9Ｐａよりも大きくなってい
る。一方、摂氏零度以上においてはすべての接着剤にお
いてその弾性率は多少の差はあるが低下している。これ
らのことから、弾性率が摂氏零度以下において１．０×
１０9Ｐａ以下である弾性率を有する接着剤であれば、
半田バンプに加わる応力を大幅に緩和することができる
と言える。
る。図３から明らかなように、バンプ変位のもっとも小
さい接着剤、すなわち応力緩和の効果のもっとも大きい
接着剤は、接着剤Ｆであると言える。接着剤の膜厚が増
大してもそのバンプ変位が増加するどころか逆に減少し
ている点からもそうと言える。図２から明らかなよう
に、接着剤Ｆは、その弾性率が摂氏零度以下においては
１．０×１０9Ｐａ以下となっているが、他の接着剤は
その弾性率は１．０×１０9Ｐａよりも大きくなってい
る。一方、摂氏零度以上においてはすべての接着剤にお
いてその弾性率は多少の差はあるが低下している。これ
らのことから、弾性率が摂氏零度以下において１．０×
１０9Ｐａ以下である弾性率を有する接着剤であれば、
半田バンプに加わる応力を大幅に緩和することができる
と言える。
【００１６】
【発明の効果】以上説明したように、本発明によれば、
ＴＡＢテープ上に実装した半導体チップを、前記半導体
チップの上部に配置されるカバーと前記カバーと前記Ｔ
ＡＢテープとの間に介在するスティフナーとで保護する
と共に、前記ＴＡＢテープの裏面に半田バンプを接合
し、前記半田バンプを介して実装基板に実装されるボー
ルグリッド構造の半導体装置において、前記スティフナ
ーと前記ＴＡＢテープとの間に介在し、それらを接着す
る接着剤の弾性率を、摂氏零度以下において１．０×１
０9Ｐａ以下としたので、前記半導体チップ、前記カバ
ーおよび前記スティフナーからなる部分の弾性率と、前
記ＴＡＢテープ、前記半田バンプおよび前記実装基板か
らなる部分の弾性率との違いから周囲温度の変化や前記
半導体チップ発熱の変化によって前記半田バンプに応力
が加わっても、その応力を緩和し、半田バンプの歪み、
ひずみを抑制することができる。
ＴＡＢテープ上に実装した半導体チップを、前記半導体
チップの上部に配置されるカバーと前記カバーと前記Ｔ
ＡＢテープとの間に介在するスティフナーとで保護する
と共に、前記ＴＡＢテープの裏面に半田バンプを接合
し、前記半田バンプを介して実装基板に実装されるボー
ルグリッド構造の半導体装置において、前記スティフナ
ーと前記ＴＡＢテープとの間に介在し、それらを接着す
る接着剤の弾性率を、摂氏零度以下において１．０×１
０9Ｐａ以下としたので、前記半導体チップ、前記カバ
ーおよび前記スティフナーからなる部分の弾性率と、前
記ＴＡＢテープ、前記半田バンプおよび前記実装基板か
らなる部分の弾性率との違いから周囲温度の変化や前記
半導体チップ発熱の変化によって前記半田バンプに応力
が加わっても、その応力を緩和し、半田バンプの歪み、
ひずみを抑制することができる。
【００１７】したがって、信頼性の高い半導体装置の提
供が可能となる。
供が可能となる。
【図１】実装基板上に実装した上記ＴＡＢテープを利用
したＢＧＡ構造を有する半導体装置の構成を示す図であ
る。
したＢＧＡ構造を有する半導体装置の構成を示す図であ
る。
【図２】接着剤の弾性率と温度の関係を示す図である。
【図３】半田バンプの水平方向変位と接着剤厚との関係
を示す図である。
を示す図である。
【図４】図１の半導体装置の半導体チップ（シリコン）
１５、スティフナー１１、カバー１３、テープ７、半田
バンプ３及び実装基板１それぞれの弾性率の一例を示す
図である。
１５、スティフナー１１、カバー１３、テープ７、半田
バンプ３及び実装基板１それぞれの弾性率の一例を示す
図である。
１ 実装基板 ３、１７ 半田バンプ ５ インナーリード ７ テープ ９ 接着剤 １１ スティフナー １３ カバー １５ 半導体チップ
Claims (2)
- 【請求項１】 ＴＡＢテープ上に実装した半導体チップ
を、前記半導体チップの上部に配置されるカバーおよび
前記カバーと前記ＴＡＢテープとの間に介在するスティ
フナーで保護すると共に、 前記ＴＡＢテープの裏面に半田バンプを接合し、前記半
田バンプを介して実装基板に実装されるボールグリッド
構造の半導体装置において、 前記スティフナーと前記ＴＡＢテープとの間に介在し、
それらを接着する接着剤の弾性率が、摂氏零度以下にお
いて１．０×１０9Ｐａ以下であることを特徴とする半
導体装置。 - 【請求項２】 前記半導体チップ、前記カバーおよび前
記スティフナーが高弾性率の物質からなり、前記ＴＡＢ
テープ、前記半田バンプおよび前記実装基板が低弾性率
の物質からなることを特徴とする請求項１に記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18778698A JP2000022045A (ja) | 1998-07-02 | 1998-07-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18778698A JP2000022045A (ja) | 1998-07-02 | 1998-07-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000022045A true JP2000022045A (ja) | 2000-01-21 |
Family
ID=16212210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18778698A Pending JP2000022045A (ja) | 1998-07-02 | 1998-07-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000022045A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005302969A (ja) * | 2004-04-09 | 2005-10-27 | Ngk Spark Plug Co Ltd | 配線基板 |
| US8749044B2 (en) | 2012-04-12 | 2014-06-10 | Samsung Electronics Co., Ltd. | Semiconductor memory modules and methods of fabricating the same |
-
1998
- 1998-07-02 JP JP18778698A patent/JP2000022045A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005302969A (ja) * | 2004-04-09 | 2005-10-27 | Ngk Spark Plug Co Ltd | 配線基板 |
| US8749044B2 (en) | 2012-04-12 | 2014-06-10 | Samsung Electronics Co., Ltd. | Semiconductor memory modules and methods of fabricating the same |
| US8866295B2 (en) | 2012-04-12 | 2014-10-21 | Samsung Electronics Co., Ltd. | Semiconductor memory modules and methods of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3967133B2 (ja) | 半導体装置及び電子機器の製造方法 | |
| JP2570637B2 (ja) | Ｍｃｍキャリア | |
| US7344916B2 (en) | Package for a semiconductor device | |
| JP2001326304A (ja) | 半導体装置及びその製造方法 | |
| JPH1126652A (ja) | 半導体装置 | |
| JP2000269369A (ja) | 半導体装置 | |
| JPH08186151A (ja) | 半導体装置及びその製造方法 | |
| JPH11135679A (ja) | 電子装置および半導体パッケージ | |
| JPH01303730A (ja) | 半導体素子の実装構造とその製造方法 | |
| JPH11260962A (ja) | ボールグリッドアレイ型半導体装置 | |
| JP2002198458A (ja) | 半導体装置及び半導体装置製造方法 | |
| JP2000022045A (ja) | 半導体装置 | |
| JPH0637233A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2001185585A (ja) | 半導体装置およびその製造方法 | |
| JPH0344040A (ja) | 半導体装置及びその製造方法 | |
| JPH0936167A (ja) | 半導体装置 | |
| JP2002324873A (ja) | 半導体装置及びその製造方法 | |
| JPH07111278A (ja) | 樹脂封止パッケージおよび電子回路装置 | |
| JP2002289741A (ja) | 半導体装置 | |
| JP2944586B2 (ja) | Ｂｇａ型半導体装置及びその製造方法 | |
| JPH02105446A (ja) | 混成集積回路 | |
| JP3372169B2 (ja) | 半導体パッケージ | |
| JP4175339B2 (ja) | 半導体装置の製造方法 | |
| JPH08213497A (ja) | 半導体装置及びその製造方法 | |
| JP3145892B2 (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20050223 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050719 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20080205 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20080610 Free format text: JAPANESE INTERMEDIATE CODE: A02 |