JP2000022032A - Electronic part and method for mounting the same - Google Patents

Electronic part and method for mounting the same

Info

Publication number
JP2000022032A
JP2000022032A JP18455598A JP18455598A JP2000022032A JP 2000022032 A JP2000022032 A JP 2000022032A JP 18455598 A JP18455598 A JP 18455598A JP 18455598 A JP18455598 A JP 18455598A JP 2000022032 A JP2000022032 A JP 2000022032A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
connection portion
electronic component
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18455598A
Other languages
Japanese (ja)
Inventor
Masahiro Ota
正博 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PFU Ltd
Original Assignee
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PFU Ltd filed Critical PFU Ltd
Priority to JP18455598A priority Critical patent/JP2000022032A/en
Publication of JP2000022032A publication Critical patent/JP2000022032A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve a connection precision between an electronic part and a printed wiring board, heat radiation, and connection reliability and to relax a stress by, related to an electronic part mounted on the surface of the printed wiring board, providing a connection means which is inserted in the printed wiring board for electrical connection. SOLUTION: Related to an electronic part where a first connection part 12 electrically connected to a foot print 51 formed on the surface of a printed wiring board 50 is formed, a second connection part 13 is provided which is inserted in a through hole 52 formed at the printed wiring board 50 for electrical connection. Related to an electronic part where a first connection part 12 electrically connected to a foot print formed on the surface of a printed wiring board 50 is formed, the second connection part 13 is provided which is inserted in a drill-less IVH formed at the printed wiring board 50 for electrical connection. Thus, a stress is relaxed even if an electronic part receives a mechanical stress and a thermal stress, for improved heat transfer efficiency between the electronic part and the printed wiring board.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】この発明は、プリント配線板
の表面に実装する電子部品に関し、特に電子部品とプリ
ント配線板との電気的接続強度と熱伝導効率とを向上す
ることができる電子部品およびその実装方法に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic component mounted on a surface of a printed wiring board, and more particularly to an electronic component capable of improving the electrical connection strength between the electronic component and the printed wiring board and the heat conduction efficiency. It is related to the mounting method.

【０００２】[0002]

【従来の技術】プリント配線板の表面に実装する電子部
品は、パッケージタイプの半導体表面実装部品として、
例えばＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッ
ケージと、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇ
ｅ）と、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇ
ｅ）と、ＰＬＣＣ（Ｐｌａｓｔｉｃ Ｌｅａｄｅｄ Ｃ
ｈｉｐ Ｃａｒｒｉｅｒ）などがある。また、ケーブル
接続用として表面実装コネクタがある。2. Description of the Related Art Electronic components mounted on the surface of a printed wiring board are package-type semiconductor surface-mounted components.
For example, a BGA (Ball Grid Array) package and a CSP (Chip Size Package)
e) and QFP (Quad Flat Package)
e) and PLCC (Plastic Leaded C)
hip Carrier). There is also a surface mount connector for connecting a cable.

【０００３】ここで、半導体表面実装部品や表面実装コ
ネクタなどからなる電子部品を実装する手順を図２１を
用いて説明する。ステップＳ５１において、電子部品を
実装するプリント配線板の表面に形成したフットプリン
トにクリームはんだを塗布する。その後、ステップＳ５
２において、電子部品をフットプリントに対向させてプ
リント配線板に搭載する。そして、ステップＳ５３にお
いて、リフロー加熱を行うことで電子部品をプリント配
線板にはんだ接続し、接続確認試験を行って電子部品の
実装が終了する。Here, a procedure for mounting an electronic component such as a semiconductor surface mount component or a surface mount connector will be described with reference to FIG. In step S51, cream solder is applied to a footprint formed on the surface of a printed wiring board on which electronic components are mounted. Then, step S5
In 2, the electronic component is mounted on the printed wiring board so as to face the footprint. Then, in step S53, the electronic component is solder-connected to the printed wiring board by performing reflow heating, a connection confirmation test is performed, and the mounting of the electronic component is completed.

【０００４】図１５は従来技術の図を示す。同図は、Ｂ
ＧＡパッケージの実装形態を示している。ＢＧＡパッケ
ージからなる半導体表面実装部品７０は、格子状に例え
ば１．２７ｍｍピッチで設置された多数個数の電極７１
にはんだボール７２を形成している。プリント配線板８
０には、前記の電極７１に対向する位置にフットプリン
ト８１を形成しており、フットプリント８１にクリーム
はんだ９１を塗布している。半導体表面実装部品７０の
電極７１をクリームはんだ９１が塗布されたフットプリ
ント８１に対向するように半導体表面実装部品７０をプ
リント配線板８０にマウントする。その後、リフローは
んだ付けによってはんだ付け部９２を形成して半導体表
面実装部品７０をプリント配線板８０に実装する。FIG. 15 shows a diagram of the prior art. FIG.
4 shows a mounting form of a GA package. The semiconductor surface mounting component 70 composed of a BGA package includes a large number of electrodes 71 arranged in a grid pattern at a pitch of, for example, 1.27 mm.
Are formed with solder balls 72. Printed wiring board 8
0, a footprint 81 is formed at a position facing the electrode 71, and a cream solder 91 is applied to the footprint 81. The semiconductor surface-mounted component 70 is mounted on the printed wiring board 80 so that the electrode 71 of the semiconductor surface-mounted component 70 faces the footprint 81 on which the cream solder 91 is applied. Thereafter, a soldered portion 92 is formed by reflow soldering, and the semiconductor surface-mounted component 70 is mounted on the printed wiring board 80.

【０００５】この実装形態において、図１５（ｂ）に示
すように、半導体表面実装部品７０をプリント配線板８
０にマウントする際、あるいはリフローはんだ付けする
際に、電極７１とフットプリント８１との相対位置にズ
レが発生することがある。なお、ＣＳＰにおいても電極
とフットプリントとの相対位置にズレが発生することは
前述と同様である。[0005] In this mounting mode, as shown in FIG.
When mounting at 0 or reflow soldering, the relative position between the electrode 71 and the footprint 81 may be shifted. It should be noted that the displacement of the relative position between the electrode and the footprint also occurs in the CSP as described above.

【０００６】また、ＢＧＡパッケージからなる半導体表
面実装部品７０は、格子状に設置された多数個数の電極
７１にはんだボール７２を形成しているが、はんだボー
ル７２のはんだボール径に寸法バラツキがあり、半導体
表面実装部品７０をプリント配線板８０に実装した後
に、プリント配線板８０と半導体表面実装部品７０との
隙間にバラツキが発生し、半導体表面実装部品７０の実
装高さにバラツキが発生することがある。In the semiconductor surface mount component 70 composed of a BGA package, the solder balls 72 are formed on a large number of electrodes 71 arranged in a lattice, but the solder ball diameter of the solder balls 72 varies. After the semiconductor surface-mounted component 70 is mounted on the printed wiring board 80, the gap between the printed wiring board 80 and the semiconductor surface-mounted component 70 varies, and the mounting height of the semiconductor surface-mounted component 70 varies. There is.

【０００７】図１６は従来技術の図を示す。同図（ａ）
および同図（ｂ）は、ＱＦＰの実装形態を示している。
ＱＦＰからなる半導体表面実装部品７０は外周に設置さ
れた多数個数のリード７２ａを形成している。プリント
配線板８０には、前記のリード７２ａに対向する位置に
フットプリント８１を形成しており、フットプリント８
１にクリームはんだを塗布している。半導体表面実装部
品７０のリード７２ａをクリームはんだが塗布されたフ
ットプリント８１に対向するように半導体表面実装部品
７０をプリント配線板８０にマウントする。その後、リ
フローはんだ付けによってはんだ付け部９２を形成して
半導体表面実装部品７０をプリント配線板８０に実装す
る。FIG. 16 shows a diagram of the prior art. FIG.
FIG. 2B shows a QFP implementation.
The semiconductor surface mount component 70 made of QFP forms a large number of leads 72a installed on the outer periphery. A footprint 81 is formed on the printed wiring board 80 at a position facing the lead 72a.
1 is coated with cream solder. The semiconductor surface-mounted component 70 is mounted on the printed wiring board 80 such that the leads 72a of the semiconductor surface-mounted component 70 face the footprint 81 on which the cream solder is applied. Thereafter, a soldered portion 92 is formed by reflow soldering, and the semiconductor surface-mounted component 70 is mounted on the printed wiring board 80.

【０００８】この実装形態において、図１６（ｂ）に示
すように、半導体表面実装部品７０をプリント配線板８
０にマウントする際、あるいはリフローはんだ付けする
際に、リード７２ａとフットプリント８１との相対位置
にズレが発生することがある。[0008] In this mounting mode, as shown in FIG.
When mounting at 0 or reflow soldering, the relative position between the lead 72a and the footprint 81 may be shifted.

【０００９】なお、図１６（ｃ）および図１６（ｄ）に
示すＰＬＣＣの実装形態において、リード７２ｂとフッ
トプリント８１との相対位置にズレが発生することは前
述の図１６（ａ）および図１６（ｂ）と同様である。It should be noted that in the mounting form of the PLCC shown in FIGS. 16 (c) and 16 (d), the relative position between the lead 72b and the footprint 81 is shifted. 16 (b).

【００１０】図１７は従来技術の図を示す。同図は、表
面実装コネクタの実装形態を示している。表面実装コネ
クタ７５は、ハウジング７５ｂに多数個数のコンタクト
部７５ａを格納し、各コンタクト部７５ａから延びるリ
ード７２ｃを形成している。プリント配線板８０には、
前記のリード７２ｃに対向する位置にフットプリント８
１を形成しており、フットプリント８１にクリームはん
だを塗布している。表面実装コネクタ７５のリード７２
ｃをクリームはんだが塗布されたフットプリント８１に
対向するように表面実装コネクタ７５をプリント配線板
８０にマウントする。その後、リフローはんだ付けによ
ってはんだ付け部９２を形成して表面実装コネクタ７５
をプリント配線板８０に実装する。FIG. 17 shows a diagram of the prior art. This figure shows a mounting mode of the surface mount connector. In the surface mount connector 75, a large number of contact portions 75a are stored in a housing 75b, and a lead 72c extending from each contact portion 75a is formed. In the printed wiring board 80,
A footprint 8 is provided at a position facing the lead 72c.
1 and cream solder is applied to the footprint 81. Lead 72 of surface mount connector 75
The surface mount connector 75 is mounted on the printed wiring board 80 so that c faces the footprint 81 on which the cream solder is applied. Thereafter, a soldered portion 92 is formed by reflow soldering to form the surface mount connector 75.
Is mounted on the printed wiring board 80.

【００１１】この実装形態において、図１７（ｂ）に示
すように、表面実装コネクタ７５をプリント配線板８０
にマウントする際、あるいはリフローはんだ付けの際
に、リード７２ｃとフットプリント８１との相対位置に
ズレが発生することがある。このため、表面実装コネク
タ７５に接続されるコネクタ７７との挿入位置にズレが
発生する。また、はんだ付け部９２は、コネクタ７７を
挿入する際に剪断力を受けて剪断応力を発生するが、剪
断応力が強度の限界を越えるとはんだ付け部９２にクラ
ックが発生することがある。In this mounting mode, as shown in FIG. 17B, the surface mount connector 75 is connected to a printed wiring board 80.
When mounting the lead 72 or performing reflow soldering, the relative position between the lead 72c and the footprint 81 may be shifted. For this reason, a displacement occurs at the insertion position with the connector 77 connected to the surface mount connector 75. Further, when the connector 77 is inserted, the soldering portion 92 receives a shearing force to generate a shearing stress. However, if the shearing stress exceeds the strength limit, a crack may occur in the soldering portion 92.

【００１２】図１８は従来技術の図を示す。同図は、半
導体表面実装部品とプリント配線板とのはんだ付け部に
ついて説明するものである。半導体表面実装部品とプリ
ント配線板との熱膨張率には差がある場合が多い。この
ため、図１８（ａ）に示すように、例えば、プリント配
線板の熱膨張率が半導体表面実装部品の熱膨張率に比較
して大きい場合において、高温雰囲気の環境で電子機器
を使用した場合は、プリント配線板８０の膨張が大きく
なり、半導体表面実装部品７０の両端部に形成されたは
んだ付け部９２は剪断力を受ける。また、図１８（ｂ）
に示すように、低温雰囲気の環境で電子機器を使用した
場合は、プリント配線板８０の収縮が大きくなり、半導
体表面実装部品７０の両端部に形成されたはんだ付け部
９２は剪断力を受ける。FIG. 18 shows a diagram of the prior art. FIG. 1 illustrates a soldering portion between a semiconductor surface mount component and a printed wiring board. In many cases, there is a difference in the coefficient of thermal expansion between the semiconductor surface mount component and the printed wiring board. Therefore, as shown in FIG. 18A, for example, when the thermal expansion coefficient of the printed wiring board is larger than the thermal expansion coefficient of the semiconductor surface-mounted component, and when the electronic device is used in a high-temperature atmosphere environment, In this case, the expansion of the printed wiring board 80 increases, and the soldered portions 92 formed at both ends of the semiconductor surface-mounted component 70 receive shearing force. FIG. 18 (b)
As shown in (2), when the electronic device is used in an environment of a low-temperature atmosphere, the printed wiring board 80 shrinks greatly, and the soldered portions 92 formed at both ends of the semiconductor surface-mounted component 70 receive a shearing force.

【００１３】一方、図１８（ｃ）に示すように、プリン
ト配線板８０に凹型のソリが発生した場合は、半導体表
面実装部品７０の中央部に形成されたはんだ付け部９２
は引張力を受ける。また、図１８（ｄ）に示すように、
プリント配線板８０に凸型のソリが発生した場合は、半
導体表面実装部品７０の両端部に形成されたはんだ付け
部９２は引張力を受ける。On the other hand, as shown in FIG. 18C, when a concave warp occurs on the printed wiring board 80, the soldered portion 92 formed at the center of the semiconductor surface mount component 70 is formed.
Is subject to tensile forces. Also, as shown in FIG.
When a convex warp occurs on the printed wiring board 80, the soldered portions 92 formed at both ends of the semiconductor surface-mounted component 70 receive a tensile force.

【００１４】半導体表面実装部品７０の両端部に形成さ
れたはんだ付け部９２は、前記の剪断力や引張力を受け
ることで剪断応力や引張応力を発生するが、剪断応力や
引張応力がはんだ付け部９２の強度の限界を越えるとク
ラックが発生し、接続不良となる。また、半導体表面実
装部品７０の中央部に形成されたはんだ付け部９２が引
張力を受けた場合、引張応力がはんだ付け部９２の強度
の限界を越えるとクラックが発生し、接続不良となる。The soldering portions 92 formed at both ends of the semiconductor surface mount component 70 generate shear stress and tensile stress by receiving the above-mentioned shearing force and tensile force. If the strength of the portion 92 is exceeded, cracks occur, resulting in poor connection. Further, when the soldering portion 92 formed at the center of the semiconductor surface-mounted component 70 receives a tensile force, if the tensile stress exceeds the strength limit of the soldering portion 92, cracks occur, resulting in poor connection.

【００１５】半導体表面実装部品７０の電極は信号とし
て使用する電極と、グランドとして使用する電極と、電
源として使用する電極とがあり、グランドや電源として
使用する電極は、高発熱体である半導体表面実装部品７
０の発熱をプリント配線板８０に熱伝導することを目的
としているものが多い。したがって、はんだ付け部９２
は単に電気的導通のみだけでなく、熱伝導をも保証する
必要がある。The electrodes of the semiconductor surface-mounted component 70 include an electrode used as a signal, an electrode used as a ground, and an electrode used as a power supply. Mounting component 7
In many cases, the purpose is to conduct heat generation of 0 to the printed wiring board 80. Therefore, the soldered portion 92
It is necessary to guarantee not only electrical conduction but also heat conduction.

【００１６】図１９は従来技術の図を示す。同図は、ヒ
ートシンクを取付けた半導体表面実装部品について説明
するものである。高発熱体である半導体表面実装部品７
０の発熱をヒートシンク９５に熱伝導し、図示しない冷
却ファンを用いて外部に排気することが多い。半導体表
面実装部品７０とヒートシンク９５との固定構造は、ヒ
ートシンク９５のベースを半導体表面実装部品７０の上
面に設置し、ヒートシンク９５に形成された複数個数の
フィン９５ａの間に、例えば板状の固定部材９６を配置
し、固定部材９６をプリント配線板８０にネジの締結な
どによって固定する。FIG. 19 shows a diagram of the prior art. FIG. 1 illustrates a semiconductor surface-mounted component to which a heat sink is attached. Semiconductor surface mount component 7 that is a high heating element
In many cases, the heat of 0 is conducted to the heat sink 95 and exhausted to the outside using a cooling fan (not shown). The fixing structure between the semiconductor surface-mounted component 70 and the heat sink 95 is such that a base of the heat sink 95 is installed on the upper surface of the semiconductor surface-mounted component 70 and a plurality of fins 95 a formed on the heat sink 95 are fixed, for example, in a plate shape. The member 96 is arranged, and the fixing member 96 is fixed to the printed wiring board 80 by fastening screws.

【００１７】この時、半導体表面実装部品７０やはんだ
付け部９２は圧縮力を受ける。圧縮応力が半導体表面実
装部品７０やはんだ付け部９２の強度の限界を越えると
破損するので、この強度を越えないように考慮する必要
がある。したがって、半導体表面実装部品７０とヒート
シンク９５との接触圧力を十分にとることが困難となり
熱抵抗が増大し、半導体表面実装部品７０の発熱をヒー
トシンク９５へ熱伝導する効率が低下する。また、前述
のＢＧＡパッケージからなる半導体表面実装部品７０に
形成したはんだボール径に寸法バラツキがある場合は、
半導体表面実装部品７０の実装高さにバラツキが発生す
るので、半導体表面実装部品７０とヒートシンク９５と
の接触圧力を十分にとることが益々困難となる。At this time, the semiconductor surface-mounted component 70 and the soldered portion 92 receive a compressive force. If the compressive stress exceeds the strength limit of the semiconductor surface-mounted component 70 or the soldered portion 92, it will be broken, so it is necessary to take care not to exceed this strength. Therefore, it is difficult to obtain a sufficient contact pressure between the semiconductor surface-mounted component 70 and the heat sink 95, and the thermal resistance increases, and the efficiency of conducting heat generated by the semiconductor surface-mounted component 70 to the heat sink 95 decreases. In addition, when there is a dimensional variation in the diameter of the solder ball formed on the semiconductor surface mount component 70 composed of the above-mentioned BGA package,
Since the mounting height of the semiconductor surface-mounted component 70 varies, it becomes increasingly difficult to obtain a sufficient contact pressure between the semiconductor surface-mounted component 70 and the heat sink 95.

【００１８】図２０は従来技術の図を示す。同図は、高
発熱体である半導体表面実装部品の発熱をプリント配線
板に熱伝導する構成を説明するものである。半導体表面
実装部品の電極に対向する位置に形成した特定のフット
プリント８１は、プリント配線板８０に形成したグラン
ド層８４と接続した例えば穴径０．２ｍｍの小径ＶＩＡ
８２と細い配線パターン８３によって接続されている。
半導体表面実装部品の発熱は、前記の特定のフットプリ
ント８１と、表面積や断面積の小さい配線パターン８３
と小径ＶＩＡ８２とを経由してグランド層８４に熱伝導
されるので、熱伝導の効率が悪くなり、半導体表面実装
部品の発熱を効率よく放熱することが困難となる。FIG. 20 shows a diagram of the prior art. FIG. 1 illustrates a configuration in which heat generated by a semiconductor surface mount component, which is a high heat generating element, is conducted to a printed wiring board. A specific footprint 81 formed at a position facing the electrode of the semiconductor surface mount component is connected to a ground layer 84 formed on the printed wiring board 80, for example, a small diameter VIA having a hole diameter of 0.2 mm.
82 and a thin wiring pattern 83.
The heat generated by the semiconductor surface-mounted component is generated by the specific footprint 81 and the wiring pattern 83 having a small surface area and a small cross-sectional area.
The heat conduction to the ground layer 84 via the small-diameter via 82 and the small-diameter VIA 82 reduces the efficiency of heat conduction and makes it difficult to efficiently radiate heat generated by the semiconductor surface-mounted component.

【００１９】[0019]

【発明が解決しようとする課題】前記のごとく、従来の
技術では次のような問題点がある。As described above, the prior art has the following problems.

【００２０】１）プリント配線板の表面に実装する電子
部品は、プリント配線板にマウントする際、あるいはリ
フローはんだ付けの際に、位置ズレが発生することがあ
り、実装ズレする場合がある。1) The electronic components mounted on the surface of the printed wiring board may be misaligned when mounted on the printed wiring board or during reflow soldering, and may be misaligned.

【００２１】２）プリント配線板の表面に実装する電子
部品のはんだ付け部は、機械的ストレスや熱的ストレス
を受けると剪断応力や引張応力を発生し、応力がはんだ
付け部の強度の限界を越えるとクラックが発生し接続不
良となるので、応力に対して弱く接続信頼性が低い。2) When a soldering portion of an electronic component mounted on the surface of a printed wiring board receives mechanical stress or thermal stress, it generates shear stress or tensile stress, and the stress limits the strength of the soldering portion. If it exceeds, cracks will occur and connection failure will occur, so that it is weak against stress and connection reliability is low.

【００２２】３）プリント配線板の表面に実装する電子
部品の発熱をプリント配線板へ熱伝導する形態におい
て、熱伝導の経路がフットプリントと配線パターンと小
径ＶＩＡとを経由する場合は、電子部品とプリント配線
板との間の熱伝導効率が低下し、電子部品の放熱効率が
悪くなる。3) In a mode in which heat generated by an electronic component mounted on the surface of a printed wiring board is thermally conducted to the printed wiring board, if the path of heat conduction is via a footprint, a wiring pattern, and a small-diameter VIA, The heat conduction efficiency between the electronic component and the printed wiring board is reduced, and the heat radiation efficiency of the electronic component is deteriorated.

【００２３】４）プリント配線板の表面に実装する電子
部品にヒートシンクを取付けた場合は、電子部品とヒー
トシンクとの接触圧力を十分にとることが困難となり、
ヒートシンクへの熱伝導効率が悪くなる。4) When a heat sink is attached to an electronic component mounted on the surface of the printed wiring board, it is difficult to sufficiently obtain a contact pressure between the electronic component and the heat sink.
The heat transfer efficiency to the heat sink is reduced.

【００２４】５）ＢＧＡパッケージからなる電子部品で
は、はんだボール径に寸法バラツキがあり、電子部品の
実装高さにバラツキが発生する。5) In an electronic component composed of a BGA package, there is a dimensional variation in the solder ball diameter, and a variation occurs in the mounting height of the electronic component.

【００２５】[0025]

【課題を解決するための手段】前記の問題点を解決する
ために、この発明では次のような手段を取る。In order to solve the above problems, the present invention takes the following measures.

【００２６】プリント配線板の表面に実装する電子部品
において、プリント配線板に挿入して電気的接続する接
続手段を備える。The electronic component mounted on the surface of the printed wiring board includes a connecting means for inserting the printed wiring board into an electrical connection.

【００２７】上記の手段を取ることにより、前記の接続
手段は、電子部品とプリント配線板との接続精度と放熱
と応力緩和と接続信頼性とを向上させるように働く。By adopting the above-mentioned means, the connecting means works to improve the connection accuracy, heat radiation, stress relaxation and connection reliability between the electronic component and the printed wiring board.

【００２８】[0028]

【発明の実施の形態】この発明は、次に示したような実
施の形態をとる。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention adopts the following embodiments.

【００２９】本発明の電子部品は、プリント配線板の表
面に形成したフットプリントと電気的接続する第一接続
部を形成した電子部品において、プリント配線板に挿入
して電気的接続する第二接続部を備える。An electronic component according to the present invention is an electronic component having a first connection portion electrically connected to a footprint formed on the surface of a printed wiring board, wherein the second connection is inserted into the printed wiring board and electrically connected thereto. It has a unit.

【００３０】すなわち、図１、図５（ａ）、図６
（ａ）、図１１（ａ）に示すように、本発明の電子部品
は、プリント配線板５０の表面に形成したフットプリン
ト５１に電気的接続する第一接続部１２を形成した電子
部品において、プリント配線板５０に形成したスルーホ
ール５２に挿入して電気的接続する第二接続部１３を備
える。That is, FIGS. 1, 5 (a) and 6
(A) As shown in FIG. 11A, the electronic component of the present invention is an electronic component in which a first connection portion 12 that electrically connects to a footprint 51 formed on the surface of a printed wiring board 50 is formed. The printed circuit board includes a second connection portion that is inserted into a through-hole formed in the printed wiring board to be electrically connected.

【００３１】また、図２、図５（ｃ）、図６（ｃ）、図
１１（ｃ）に示すように、本発明の電子部品は、プリン
ト配線板５０の表面に形成したフットプリントに電気的
接続する第一接続部１２を形成した電子部品において、
プリント配線板５０に形成したドリルレスＩＶＨ（Ｉｎ
ｔｅｒｓｔｉｔｉａｌＶｉａ Ｈｏｌｅ）５３に挿入し
て電気的接続する第二接続部１３を備える。As shown in FIG. 2, FIG. 5 (c), FIG. 6 (c), and FIG. 11 (c), the electronic component of the present invention has an electric component on the footprint formed on the surface of the printed wiring board 50. In the electronic component in which the first connection part 12 for making an active connection is formed,
Drillless IVH (In) formed on printed wiring board 50
and a second connection portion 13 that is inserted into a terrestrial via hole (53) and electrically connected thereto.

【００３２】上記の実施の形態をとることにより、第二
接続部は電子部品が機械的ストレスや熱的ストレスを受
けても応力を緩和する。また、第二接続部によって電子
部品をプリント配線板にマウントする際、あるいはリフ
ローはんだ付けの際に、電子部品を位置決めする。さら
に、第二接続部を放熱を目的とする導体に直接接続する
ことで、小径ＶＩＡに比較して断面積が大きい第二接続
部によって熱伝導するため、電子部品とプリント配線板
との間の熱伝導効率が向上する。By adopting the above-described embodiment, the second connection portion reduces the stress even if the electronic component receives mechanical stress or thermal stress. The electronic component is positioned when the electronic component is mounted on the printed wiring board by the second connection portion or when reflow soldering is performed. Furthermore, since the second connection portion is directly connected to a conductor for heat radiation, heat conduction is performed by the second connection portion having a large cross-sectional area as compared with the small-diameter VIA. Heat conduction efficiency is improved.

【００３３】またさらに、図３、図４、図５（ｂ）、図
６（ｂ）、図１１（ｂ）に示すように、前記第二接続部
１３は、プリント配線板５０の表面に当接する間隔保持
部１４を備える。Further, as shown in FIGS. 3, 4, 5 (b), 6 (b), and 11 (b), the second connecting portion 13 contacts the surface of the printed wiring board 50. An interval holding unit 14 is provided.

【００３４】上記の実施の形態をとることにより、間隔
保持部によってプリント配線板に搭載した電子部品の実
装高さが所定位置に保持されるから、ＢＧＡパッケージ
からなる電子部品のはんだボール径の寸法バラツキがあ
った場合や電子部品のはんだ付け時のバラツキがあって
も、電子部品とプリント配線板との隙間のバラツキを無
くする。また、例えば、電子部品の上面にヒートシンク
を押圧して設置する場合などにおいて、電子部品の上面
からの押圧力に対して強度が強くなり、電子部品とヒー
トシンクとの接触圧力を十分にとることができる。According to the above embodiment, since the mounting height of the electronic component mounted on the printed wiring board is held at a predetermined position by the space holding portion, the size of the solder ball diameter of the electronic component formed of the BGA package is obtained. Even if there is a variation or a variation in soldering the electronic component, the variation in the gap between the electronic component and the printed wiring board is eliminated. Further, for example, when a heat sink is pressed on the upper surface of the electronic component and installed, the strength is increased with respect to the pressing force from the upper surface of the electronic component, and a sufficient contact pressure between the electronic component and the heat sink can be obtained. it can.

【００３５】さらに、図７に示すように、前記第二接続
部１３は、パッケージタイプの半導体表面実装部品１の
４隅に備える。Further, as shown in FIG. 7, the second connection portions 13 are provided at four corners of the package type semiconductor surface mount component 1.

【００３６】上記の実施の形態をとることにより、機械
的ストレスや熱的ストレスを最も受ける半導体表面実装
部品１の４隅に第二接続部を形成するから、電子部品が
機械的ストレスや熱的ストレスを受けても第二接続部で
応力を緩和する。By adopting the above-described embodiment, the second connection portions are formed at the four corners of the semiconductor surface mount component 1 which is most subject to mechanical stress and thermal stress. Even if stress is applied, the stress is relieved at the second connection portion.

【００３７】さらに、図８に示すように、前記第二接続
部１３は、パッケージタイプの半導体表面実装部品１に
形成する４隅の接続部と、例えば中央部に配置するグラ
ンド接続部とに備える。Further, as shown in FIG. 8, the second connection portions 13 are provided at connection portions at four corners formed on the package type semiconductor surface mount component 1 and at a ground connection portion disposed at, for example, a central portion. .

【００３８】さらに、図９に示すように、前記第二接続
部１３は、パッケージタイプの半導体表面実装部品１に
形成する例えば中央部に配置するグランド接続部または
／および電源接続部に備える。Further, as shown in FIG. 9, the second connection portion 13 is provided in a ground connection portion and / or a power supply connection portion, for example, disposed at a central portion formed on the package type semiconductor surface mount component 1.

【００３９】上記の実施の形態をとることにより、第二
接続部を放熱を目的とするグランド接続部または／およ
び電源接続部に形成することにより、第二接続部をグラ
ンド層あるいは電源層に直接接続することができ、電子
部品とプリント配線板との間の熱伝導効率が向上する。By adopting the above embodiment, the second connection portion is formed on the ground connection portion and / or the power supply connection portion for heat radiation, so that the second connection portion is directly connected to the ground layer or the power supply layer. The connection can be made, and the heat conduction efficiency between the electronic component and the printed wiring board is improved.

【００４０】さらに、図１０に示すように、前記第二接
続部１３は、パッケージタイプの半導体表面実装部品１
に形成する４隅の複数個数の接続部に備える。Further, as shown in FIG. 10, the second connecting portion 13 is a package type semiconductor surface mount component 1.
Are provided for a plurality of connection portions at the four corners formed at the same time.

【００４１】上記の実施の形態をとることにより、機械
的ストレスや熱的ストレスを最も受ける半導体表面実装
部品１の４隅に第二接続部を複数個数形成するから、電
子部品が機械的ストレスや熱的ストレスを受けても複数
個数の第二接続部で応力を緩和する。また、間隔保持部
を形成した場合、例えば、半導体表面実装部品の上面に
ヒートシンクを押圧して設置する場合などにおいて、半
導体表面実装部品の上面からの押圧力に対して強度がさ
らに強くなり、半導体表面実装部品とヒートシンクとの
接触圧力を十分にとることができる。By adopting the above-described embodiment, a plurality of second connection portions are formed at the four corners of the semiconductor surface mount component 1 which is most subjected to mechanical stress and thermal stress. Even if a thermal stress is applied, the stress is relieved at the plurality of second connection portions. Further, in the case where the space holding portion is formed, for example, in a case where the heat sink is pressed and installed on the upper surface of the semiconductor surface mount component, the strength against the pressing force from the upper surface of the semiconductor surface mount component further increases, and A sufficient contact pressure between the surface mount component and the heat sink can be obtained.

【００４２】またさらに、図１２（ａ）に示すように、
前記第二接続部１３ｃは、表面実装コネクタ５に形成す
る両端のリードに備える。Further, as shown in FIG.
The second connection portion 13c is provided on leads at both ends formed on the surface mount connector 5.

【００４３】さらに、図１２（ｂ）に示すように、前記
第二接続部１３ｃは、表面実装コネクタ５に形成するグ
ランドリードまたは／および電源リードに備える。Further, as shown in FIG. 12B, the second connection portion 13c is provided on a ground lead and / or a power supply lead formed on the surface mount connector 5.

【００４４】さらに、図１２（ｃ）に示すように、前記
第二接続部１３ｃは、表面実装コネクタ５に形成する複
数個数の両端リードに備える。Further, as shown in FIG. 12C, the second connection portion 13c is provided on a plurality of both-end leads formed on the surface mount connector 5.

【００４５】上記の実施の形態をとることにより、プリ
ント配線板に挿入して接続する第二接続部は、当該表面
実装コネクタの挿入時に、リフローはんだ付け部に発生
する剪断応力を緩和する。また、第二接続部によってコ
ネクタをプリント配線板にマウントする際、あるいはリ
フローはんだ付けの際に表面実装コネクタを位置決めす
る。さらに、間隔保持部を形成すれば、表面実装コネク
タとプリント配線板との隙間のバラツキを無くする。By adopting the above-described embodiment, the second connecting portion which is inserted into the printed wiring board and connected reduces the shear stress generated in the reflow soldering portion when the surface mount connector is inserted. Further, the surface mounting connector is positioned when the connector is mounted on the printed wiring board by the second connection portion or when reflow soldering is performed. Further, by forming the space holding portion, the variation in the gap between the surface mount connector and the printed wiring board is eliminated.

【００４６】また、図１３に示すように、本発明の電子
部品の実装方法は、プリント配線板の表面に形成したフ
ットプリントにクリームはんだを塗布する工程と、電子
部品に形成した第二接続部をプリント配線板に形成した
スルーホールに挿入するとともに、電子部品に形成した
第一接続部をプリント配線板の表面に形成したフットプ
リントに対向させて電子部品を所定位置にマウントする
工程と、クリームはんだを溶融して前記第一接続部には
んだ付けを行うリフロー工程と、前記第二接続部にはん
だ付けを行うデップ工程とを備える。As shown in FIG. 13, the method of mounting an electronic component according to the present invention includes a step of applying cream solder to a footprint formed on the surface of a printed wiring board, and a step of applying a second connecting portion formed on the electronic component. Inserting the electronic component into a predetermined position by inserting the electronic component into a through hole formed in the printed wiring board, and mounting the electronic component in a predetermined position with the first connection portion formed on the electronic component facing the footprint formed on the surface of the printed wiring board. A reflow step of melting the solder and soldering to the first connection part; and a dipping step of soldering to the second connection part.

【００４７】上記の実施の形態をとることにより、当該
電子部品を実装する際は、プリント配線板の表面と裏面
とにはんだ付けを行う必要がある。なお、プリント回路
板を構成する部品がリフローはんだ付けする表面実装部
品とデップはんだ付けする部品とが混在している場合が
多く、この場合は第一接続部および第二接続部を持つ電
子部品を特別の工程を追加することなくプリント配線板
に実装する。According to the above embodiment, when mounting the electronic component, it is necessary to solder the front and back surfaces of the printed wiring board. In addition, in many cases, components constituting the printed circuit board include a mixture of surface mount components to be reflow-soldered and components to be dip-soldered.In this case, electronic components having a first connection portion and a second connection portion are used. It is mounted on a printed wiring board without adding a special process.

【００４８】また、図１４に示すように、本発明の電子
部品の実装方法は、プリント配線板の表面に形成したフ
ットプリントおよびプリント配線板に形成したドリルレ
スＩＶＨのランドにクリームはんだを塗布する工程と、
電子部品に形成した第二接続部をプリント配線板に形成
したドリルレスＩＶＨに挿入するとともに、電子部品に
形成した第一接続部をプリント配線板の表面に形成した
フットプリントに対向させて電子部品を所定位置にマウ
ントする工程と、クリームはんだを溶融して前記第一接
続部および第二接続部にはんだ付けを行うリフロー工程
とを備える。As shown in FIG. 14, the method of mounting an electronic component according to the present invention comprises a step of applying cream solder to a footprint formed on the surface of a printed wiring board and a land of a drillless IVH formed on the printed wiring board. When,
The electronic component is inserted by inserting the second connection portion formed on the electronic component into the drillless IVH formed on the printed wiring board, and the first connection portion formed on the electronic component is opposed to the footprint formed on the surface of the printed wiring board. The method includes a step of mounting at a predetermined position, and a reflow step of melting the cream solder and soldering to the first connection portion and the second connection portion.

【００４９】上記の実施の形態をとることにより、第二
接続部のはんだ付け工程は、第一接続部のはんだ付け工
程と同一工程で行われる。したがって、リフローはんだ
付けする表面実装部品のみで構成するプリント回路板に
おいても、第一接続部および第二接続部を持つ電子部品
を特別の工程を追加することなくプリント配線板に実装
する。By adopting the above embodiment, the soldering step for the second connection part is performed in the same step as the soldering step for the first connection part. Therefore, even in a printed circuit board composed of only surface mount components to be reflow-soldered, the electronic component having the first connection portion and the second connection portion is mounted on the printed wiring board without adding a special process.

【００５０】[0050]

【実施例】この発明による代表的な実施例を図１ないし
図１４によって説明する。なお、以下において、同じ箇
所は同一の符号を付して有り、詳細な説明を省略するこ
とがある。DESCRIPTION OF THE PREFERRED EMBODIMENTS A representative embodiment according to the present invention will be described with reference to FIGS. In the following, the same portions are denoted by the same reference numerals, and detailed description may be omitted.

【００５１】図１は本発明の実施例の図を示す。FIG. 1 shows a diagram of an embodiment of the present invention.

【００５２】同図（ａ）において、ＢＧＡパッケージか
らなる半導体表面実装部品１は、格子状に例えば１．２
７ｍｍピッチに多数個数配置した電極１１を形成してい
る。また、一方の電極１１はプリント配線板５０の表面
に形成したフットプリント５１に電気的接続するはんだ
ボールからなる第一接続部１２を形成し、他方の電極１
１はプリント配線板５０に形成した例えば穴径０．５ｍ
ｍ〜０．６ｍｍのスルーホール５２に挿入して電気的接
続する導体部材からなる第二接続部１３を形成してい
る。第一接続部１２は、リフローはんだ付けされた第一
はんだ付け部３２によって電気的接続する。一方、第二
接続部１３は、プリント配線板５０の裏面に形成するラ
ンド５４にデップはんだ付けされた第二はんだ付け部３
３によって電気的接続する。In FIG. 1A, a semiconductor surface-mounted component 1 composed of a BGA package has a lattice shape of, for example, 1.2 mm.
A large number of electrodes 11 are formed at a pitch of 7 mm. One electrode 11 forms a first connection portion 12 made of a solder ball electrically connected to a footprint 51 formed on the surface of the printed wiring board 50, and the other electrode 1
1 is, for example, a hole diameter of 0.5 m formed in the printed wiring board 50
The second connection portion 13 made of a conductor member that is inserted into the through hole 52 having a diameter of m to 0.6 mm and electrically connected to the through hole 52 is formed. The first connection part 12 is electrically connected by the first soldered part 32 which is reflow soldered. On the other hand, the second connection portion 13 is formed by a second soldering portion 3 which is dip-soldered to a land 54 formed on the back surface of the printed wiring board 50.
3 for electrical connection.

【００５３】同図（ｂ）において、プリント配線板５０
は、例えば４層からなりグランド層５５がスルーホール
５２と接続している場合、スルーホール５２に挿入して
電気的接続する第二接続部１３は、グランド層５５と直
接接続することになる。また、同図（ｃ）において、プ
リント配線板５０は、例えば４層からなり電源層５６が
スルーホール５２と接続している場合、スルーホール５
２に挿入して電気的接続する第二接続部１３は、電源層
５６と直接接続することになる。In FIG. 5B, the printed wiring board 50
When the ground layer 55 is connected to the through hole 52, for example, the second connection part 13 inserted into the through hole 52 and electrically connected thereto is directly connected to the ground layer 55. Further, in FIG. 3C, the printed wiring board 50 is composed of, for example, four layers, and when the power supply layer 56 is connected to the through hole 52,
The second connection portion 13 inserted into the second connection portion 2 and electrically connected thereto is directly connected to the power supply layer 56.

【００５４】図２は本発明の実施例の図を示す。FIG. 2 shows a diagram of an embodiment of the present invention.

【００５５】同図（ａ）において、ＢＧＡパッケージか
らなる半導体表面実装部品１は、格子状に例えば１．２
７ｍｍピッチに多数個数配置した電極１１を形成してい
る。また、一方の電極１１はプリント配線板５０の表面
に形成したフットプリント５１に電気的接続するはんだ
ボールからなる第一接続部１２を形成し、他方の電極１
１はプリント配線板５０に形成した例えば穴径０．５ｍ
ｍ〜０．６ｍｍのドリルレスＩＶＨ（Ｉｎｔｅｒｓｔｉ
ｔｉａｌ ＶｉａＨｏｌｅ）５３に挿入して電気的接続
する導体部材からなる第二接続部１３を形成している。
第一接続部１２および第二接続部１３は、リフローはん
だ付けされた第一はんだ付け部３２によって電気的接続
する。Referring to FIG. 1A, a semiconductor surface-mounted component 1 composed of a BGA package has a lattice shape of, for example, 1.2 mm.
A large number of electrodes 11 are formed at a pitch of 7 mm. One electrode 11 forms a first connection portion 12 made of a solder ball electrically connected to a footprint 51 formed on the surface of the printed wiring board 50, and the other electrode 1
1 is, for example, a hole diameter of 0.5 m formed in the printed wiring board 50
m to 0.6 mm drillless IVH (Intersti
Tia Via Hole) 53 to form a second connection portion 13 made of a conductor member to be electrically connected.
The first connection part 12 and the second connection part 13 are electrically connected by the first soldered part 32 which is reflow soldered.

【００５６】同図（ｂ）において、プリント配線板５０
は、例えば４層からなりグランド層５５がドリルレスＩ
ＶＨ５３と接続している場合、ドリルレスＩＶＨ５３に
挿入して電気的接続する第二接続部１３は、グランド層
５５と直接接続することになる。また、同図（ｃ）にお
いて、プリント配線板５０は、例えば４層からなり電源
層５６がドリルレスＩＶＨ５３と接続している場合、ド
リルレスＩＶＨ５３に挿入して電気的接続する第二接続
部１３は、電源層５６と直接接続することになる。In FIG. 6B, the printed wiring board 50
Is composed of, for example, four layers and the ground layer 55 has a drillless I
When connected to the VH 53, the second connection portion 13 inserted into the drillless IVH 53 and electrically connected thereto is directly connected to the ground layer 55. In FIG. 3C, the printed wiring board 50 has, for example, four layers, and when the power supply layer 56 is connected to the drillless IVH 53, the second connection portion 13 inserted into the drillless IVH 53 and electrically connected thereto is It will be directly connected to the power supply layer 56.

【００５７】図１および図２の構成において、半導体表
面実装部品１をプリント配線板５０にマウントする際、
あるいはリフローはんだ付けする際、第二接続部１３は
スルーホール５２あるいはドリルレスＩＶＨ５３に挿入
しているので、半導体表面実装部品１を位置決めし、電
極１１とフットプリント５１との相対位置にズレを発生
することを防止する。In mounting the semiconductor surface-mounted component 1 on the printed wiring board 50 in the configuration shown in FIGS.
Alternatively, at the time of reflow soldering, since the second connection portion 13 is inserted into the through hole 52 or the drillless IVH 53, the semiconductor surface mount component 1 is positioned, and the relative position between the electrode 11 and the footprint 51 is shifted. To prevent that.

【００５８】また、高温雰囲気や低温雰囲気の環境で電
子機器を使用した場合、あるいはプリント配線板５０に
ソリが発生した場合、半導体表面実装部品１の電極１１
に形成するはんだ付け部３２は剪断力あるいは引張力を
受けることになる。この時、第二接続部１３はその剪断
応力あるいは引張応力を緩和するように作用するので応
力に対して強くなり、半導体表面実装部品１とプリント
配線板５０との接続信頼性が向上する。When the electronic device is used in a high-temperature or low-temperature environment, or when the printed wiring board 50 is warped, the electrodes 11 of the semiconductor surface-mounted component 1
Is subjected to a shearing force or a tensile force. At this time, the second connection portion 13 acts to relieve the shear stress or the tensile stress, so that the second connection portion 13 becomes strong against the stress, and the connection reliability between the semiconductor surface mount component 1 and the printed wiring board 50 is improved.

【００５９】さらに、穴径０．５ｍｍ〜０．６ｍｍ程度
のスルーホール５２やドリルレスＩＶＨ５３に挿入する
第二接続部１３は、放熱を目的とするグランド層５５あ
るいは電源層５６に直接接続することにより半導体表面
実装部品１の発熱をプリント配線板５０に熱伝導するの
で、半導体表面実装部品１とプリント配線板５０との間
の熱抵抗を低減して熱伝導効率が向上し、半導体表面実
装部品１の放熱効率が向上する。Further, the second connection portion 13 inserted into the through hole 52 having a hole diameter of about 0.5 mm to 0.6 mm or the drillless IVH 53 is directly connected to the ground layer 55 or the power supply layer 56 for heat radiation. Since the heat generated by the semiconductor surface-mounted component 1 is conducted to the printed wiring board 50, the heat resistance between the semiconductor surface-mounted component 1 and the printed wiring board 50 is reduced, and the heat conduction efficiency is improved. The heat dissipation efficiency is improved.

【００６０】つぎに、前述の図１および図２で示した第
二接続部１３の他の実施例を説明する。Next, another embodiment of the second connecting portion 13 shown in FIGS. 1 and 2 will be described.

【００６１】図３は本発明の実施例の図を示す。FIG. 3 shows a diagram of an embodiment of the present invention.

【００６２】同図（ａ）に示すように、第二接続部１３
はスルーホール５２に形成するプリント配線板５０表面
側のランド５４に当接する凸型の間隔保持部１４を形成
する。なお、間隔保持部１４は、同図（ｂ）に示すよう
にスルーホール５２に挿入する箇所を細く形成するか、
またはプリント配線板５０表面側のランド５４に当接す
る部分から電極１１に至る箇所までを太く形成してもよ
い。なお、同図（ｃ）および同図（ｄ）は、間隔保持部
１４を形成した第二接続部１３をスルーホール５２に挿
入し、グランド層５５あるいは電源層５６と接続した場
合を示している。[0062] As shown in FIG.
Form a convex space holding portion 14 that contacts the land 54 on the surface side of the printed wiring board 50 formed in the through hole 52. Note that, as shown in FIG. 4B, the space holding portion 14 is formed such that a portion to be inserted into the through hole 52 is formed thin or
Alternatively, the portion from the portion in contact with the land 54 on the surface side of the printed wiring board 50 to the portion reaching the electrode 11 may be formed thick. FIGS. 9C and 9D show a case where the second connection portion 13 having the space holding portion 14 is inserted into the through hole 52 and connected to the ground layer 55 or the power supply layer 56. .

【００６３】図４は本発明の実施例の図を示す。FIG. 4 shows a diagram of an embodiment of the present invention.

【００６４】同図（ａ）に示すように、第二接続部１３
はドリルレスＩＶＨ５３に形成するランド５４に当接す
る凸型の間隔保持部１４を形成する。なお、間隔保持部
１４は、同図（ｂ）に示すように、ドリルレスＩＶＨ５
３に挿入する箇所を細く形成するか、または、ランド５
４に当接する部分から電極１１に至る箇所までを太く形
成してもよい。この場合、第二接続部１３がリフローは
んだ付けされた時は、間隔保持部１４の周囲に第一はん
だ付け部３２が形成される。As shown in FIG.
Form a convex spacing member 14 that abuts a land 54 formed on the drillless IVH 53. In addition, as shown in FIG.
3 is thinner or the land 5
The portion from the portion in contact with 4 to the portion reaching the electrode 11 may be formed thick. In this case, when the second connection portion 13 is subjected to reflow soldering, the first soldering portion 32 is formed around the spacing portion 14.

【００６５】さらに、同図（ｃ）に示すように、間隔保
持部１４はランド５４と同等の直径寸法をもって形成し
てもよい。この場合、第二接続部１３がリフローはんだ
付けされた時は、間隔保持部１４は第一はんだ付け部３
２の上部に位置することになる。なお、同図（ｄ）およ
び同図（ｅ）は、間隔保持部１４を形成した第二接続部
１３をドリルレスＩＶＨ５３に挿入し、グランド層５５
あるいは電源層５６と接続した場合を示している。Further, as shown in FIG. 9C, the spacing portion 14 may be formed to have the same diameter as the land 54. In this case, when the second connection portion 13 is reflow-soldered, the space holding portion 14 becomes the first soldering portion 3.
2 will be located at the top. 4D and 4E, the second connecting portion 13 having the space holding portion 14 is inserted into the drillless IVH 53 and the ground layer 55 is formed.
Alternatively, a case where the power supply layer 56 is connected is shown.

【００６６】図３および図４の構成において、間隔保持
部１４は、プリント配線板５０に搭載する半導体表面実
装部品１の実装高さを所定位置に保持するから、ＢＧＡ
パッケージのはんだボール径の寸法バラツキがあった場
合でも、半導体表面実装部品１とプリント配線板５０と
の隙間のバラツキを無くすることで、半導体表面実装部
品１の実装高さを均一にする。また、例えば、半導体表
面実装部品１の上面にヒートシンクを押圧して設置する
場合などにおいて、半導体表面実装部品１の上面からの
押圧力に対して強度が強くなり、半導体表面実装部品１
とヒートシンクとの接触圧力を十分にとることができる
からヒートシンクへの熱伝導効率が向上する。In the configuration shown in FIGS. 3 and 4, the space holding section 14 holds the mounting height of the semiconductor surface mount component 1 mounted on the printed wiring board 50 at a predetermined position.
Even when the solder ball diameter of the package varies, the mounting height of the semiconductor surface-mounted component 1 is made uniform by eliminating the variation in the gap between the semiconductor surface-mounted component 1 and the printed wiring board 50. Further, for example, when a heat sink is pressed on the upper surface of the semiconductor surface mount component 1 and installed, the strength against the pressing force from the upper surface of the semiconductor surface mount component 1 increases, and
Since the contact pressure between the heat sink and the heat sink can be sufficiently obtained, the efficiency of heat conduction to the heat sink is improved.

【００６７】なお、ＣＳＰからなる半導体表面実装部品
においても前記図１ないし図４に示した構成を適用する
ことができる。The configuration shown in FIG. 1 to FIG. 4 can be applied to a semiconductor surface mount component comprising a CSP.

【００６８】つぎに、他の電子部品に適用した場合を説
明する。Next, a case where the present invention is applied to another electronic component will be described.

【００６９】図５は本発明の実施例の図を示し、ＱＦＰ
の実装形態を示している。FIG. 5 is a diagram showing an embodiment of the present invention.
2 shows an implementation form of the above.

【００７０】同図（ａ）において、ＱＦＰからなる半導
体表面実装部品１は、その外周にプリント配線板５０の
表面に形成したフットプリント５１に電気的接続するリ
ードからなる多数個数の第一接続部１２ａを形成してい
る。さらに、その外周の一部にプリント配線板５０に形
成した例えば穴径０．５ｍｍ〜０．６ｍｍのスルーホー
ル５２に挿入して電気的接続する導体部材からなるＬ字
型の第二接続部１３ａを形成している。第一接続部１２
ａは、リフローはんだ付けされた第一はんだ付け部３２
によって電気的接続する。一方、第二接続部１３ａは、
プリント配線板５０の裏面に形成されたランド５４にデ
ップはんだ付けされた第二はんだ付け部３３によって電
気的接続する。Referring to FIG. 7A, a semiconductor surface-mounted component 1 made of QFP has a large number of first connection portions formed of leads electrically connected to a footprint 51 formed on the surface of a printed wiring board 50 on its outer periphery. 12a. Further, an L-shaped second connection portion 13a made of a conductor member which is inserted into a through hole 52 having a hole diameter of, for example, 0.5 mm to 0.6 mm and is electrically connected to a part of the outer periphery of the printed wiring board 50, for example. Is formed. First connection part 12
a is the first soldered portion 32 which has been reflow soldered.
Electrical connection. On the other hand, the second connecting portion 13a
Electrical connection is made to the lands 54 formed on the back surface of the printed wiring board 50 by the second soldering portions 33 soldered by dip soldering.

【００７１】さらに、同図（ｂ）に示すように、第二接
続部１３ａはスルーホール５２に形成するプリント配線
板５０表面側のランド５４に当接する凸型の間隔保持部
１４を形成する。Further, as shown in FIG. 7B, the second connection portion 13a forms a convex space holding portion 14 which comes into contact with the land 54 on the surface side of the printed wiring board 50 formed in the through hole 52.

【００７２】一方、同図（ｃ）において、ＱＦＰからな
る半導体表面実装部品１は、その外周にプリント配線板
５０の表面に形成したフットプリント５１に電気的接続
するリードからなる多数個数の第一接続部１２ａを形成
している。さらに、その外周の一部にプリント配線板５
０に形成した例えば穴径０．５ｍｍ〜０．６ｍｍのドリ
ルレスＩＶＨ５３に挿入して電気的接続する導体部材か
らなるＬ字型の第二接続部１３ａを形成している。第一
接続部１２ａおよび第二接続部１３ａは、リフローはん
だ付けされた第一はんだ付け部３２によって電気的接続
する。On the other hand, in FIG. 3C, the semiconductor surface-mounted component 1 made of QFP has a large number of first leads formed on the outer periphery thereof and electrically connected to a footprint 51 formed on the surface of the printed wiring board 50. The connection portion 12a is formed. Further, a printed wiring board 5 is provided on a part of the outer periphery thereof.
For example, an L-shaped second connection portion 13a made of a conductor member that is inserted into a drillless IVH 53 having a hole diameter of 0.5 mm to 0.6 mm and electrically connected thereto is formed. The first connection part 12a and the second connection part 13a are electrically connected by the first soldered part 32 which is reflow soldered.

【００７３】なお、同図（ｃ）において、第二接続部１
３ａはドリルレスＩＶＨ５３に形成するランド５４に当
接する凸型の間隔保持部１４を形成することもできる。Note that, in FIG.
3a can also form a convex spacing member 14 that contacts the land 54 formed on the drillless IVH 53.

【００７４】なお、図５において、プリント配線板５０
のグランド層や電源層をスルーホール５２あるいはドリ
ルレスＩＶＨ５３と接続することで、第二接続部１３ａ
は、グランド層や電源層５６と直接接続することもでき
る。In FIG. 5, the printed wiring board 50
Is connected to the through-hole 52 or the drill-less IVH 53 to form the second connection portion 13a.
Can be directly connected to the ground layer or the power supply layer 56.

【００７５】図６は本発明の実施例の図を示し、ＰＬＣ
Ｃの実装形態を示している。FIG. 6 is a diagram showing an embodiment of the present invention.
9 shows an implementation form of C.

【００７６】同図（ａ）において、ＰＬＣＣからなる半
導体表面実装部品１は、その外周にプリント配線板５０
の表面に形成したフットプリント５１に電気的接続する
リードからなる多数個数の第一接続部１２ｂを形成して
いる。さらに、その外周の一部にプリント配線板５０に
形成した例えば穴径０．５ｍｍ〜０．６ｍｍのスルーホ
ール５２に挿入して電気的接続する導体部材からなるＩ
字型の第二接続部１３ｂを形成している。第一接続部１
２ｂは、リフローはんだ付けされた第一はんだ付け部３
２によって電気的接続する。一方、第二接続部１３ｂ
は、プリント配線板５０の裏面に形成されたランド５４
にデップはんだ付けされた第二はんだ付け部３３によっ
て電気的接続する。In FIG. 9A, a semiconductor surface mount component 1 made of PLCC has a printed wiring board 50
A large number of first connection portions 12b composed of leads electrically connected to a footprint 51 formed on the surface of the substrate are formed. Further, a part of the outer periphery is formed by a conductor member which is inserted into a through hole 52 having a hole diameter of 0.5 mm to 0.6 mm and formed in the printed wiring board 50 and electrically connected thereto.
A second connection portion 13b having a character shape is formed. First connection part 1
2b is the first soldered part 3 which is reflow soldered
2 for electrical connection. On the other hand, the second connecting portion 13b
Is a land 54 formed on the back surface of the printed wiring board 50.
Is electrically connected by a second soldering portion 33 soldered to the second portion.

【００７７】さらに、同図（ｂ）に示すように、第二接
続部１３ｂはスルーホール５２に形成するプリント配線
板５０表面側のランド５４に当接する凸型の間隔保持部
１４を形成する。Further, as shown in FIG. 9B, the second connection portion 13b forms a convex space holding portion 14 which comes into contact with a land 54 on the surface side of the printed wiring board 50 formed in the through hole 52.

【００７８】一方、同図（ｃ）において、ＰＬＣＣから
なる半導体表面実装部品１は、その外周にプリント配線
板５０の表面に形成したフットプリント５１に電気的接
続するリードからなる多数個数の第一接続部１２ｂを形
成している。さらに、その外周の一部にプリント配線板
５０に形成した例えば穴径０．５ｍｍ〜０．６ｍｍのド
リルレスＩＶＨ５３に挿入して電気的接続する導体部材
からなるＩ字型の第二接続部１３ｂを形成している。第
一接続部１２ｂおよび第二接続部１３ｂは、リフローは
んだ付けされた第一はんだ付け部３２によって電気的接
続する。On the other hand, in FIG. 10C, the semiconductor surface mount component 1 made of PLCC has a large number of first leads made of leads electrically connected to a footprint 51 formed on the surface of the printed wiring board 50 on its outer periphery. The connection portion 12b is formed. Further, an I-shaped second connection portion 13b made of a conductor member that is inserted into, for example, a drillless IVH 53 having a hole diameter of 0.5 mm to 0.6 mm and electrically connected to the printed wiring board 50 is formed on a part of the outer periphery thereof. Has formed. The first connection portion 12b and the second connection portion 13b are electrically connected by the first soldered portion 32 to which reflow soldering has been performed.

【００７９】なお、同図（ｃ）において、第二接続部１
３ｂはドリルレスＩＶＨ５３に形成するランド５４に当
接する凸型の間隔保持部１４を形成することもできる。Note that, in FIG.
3b can also form a convex spacing member 14 that abuts the land 54 formed on the drillless IVH 53.

【００８０】なお、図６において、プリント配線板５０
のグランド層や電源層をスルーホール５２あるいはドリ
ルレスＩＶＨ５３と接続することで、第二接続部１３ｂ
は、グランド層や電源層５６と直接接続することもでき
る。In FIG. 6, the printed wiring board 50
By connecting the ground layer and the power supply layer to the through hole 52 or the drillless IVH 53, the second connection portion 13b
Can be directly connected to the ground layer or the power supply layer 56.

【００８１】図５および図６の構成において、ＱＦＰや
ＰＬＣＣからなる半導体表面実装部品１をプリント配線
板５０にマウントする際、あるいはリフローはんだ付け
する際、第二接続部１３ａ，１３ｂはスルーホール５２
あるいはドリルレスＩＶＨ５３に挿入するので、半導体
表面実装部品１を位置決めし、第一接続部１２ａ，１２
ｂとフットプリント５１との相対位置にズレを発生する
ことを防止する。In the configuration shown in FIGS. 5 and 6, when mounting the semiconductor surface mount component 1 made of QFP or PLCC on the printed wiring board 50 or performing reflow soldering, the second connection portions 13a and 13b are connected to the through holes 52.
Alternatively, since it is inserted into the drillless IVH 53, the semiconductor surface mount component 1 is positioned and the first connection portions 12a, 12
This prevents the relative position between b and the footprint 51 from being shifted.

【００８２】さらに、穴径０．５ｍｍ〜０．６ｍｍ程度
のスルーホール５２やドリルレスＩＶＨ５３に挿入する
第二接続部１３ａ，１３ｂは、放熱を目的とするグラン
ド層あるいは電源層に直接接続することにより半導体表
面実装部品１の発熱をプリント配線板５０に熱伝導する
ので、半導体表面実装部品１とプリント配線板５０との
間の熱抵抗を低減して熱伝導効率が向上し、半導体表面
実装部品１の放熱効率が向上する。Further, the second connection portions 13a and 13b inserted into the through holes 52 having a hole diameter of about 0.5 mm to 0.6 mm and the drillless IVH 53 are directly connected to a ground layer or a power supply layer for heat radiation. Since the heat generated by the semiconductor surface-mounted component 1 is conducted to the printed wiring board 50, the heat resistance between the semiconductor surface-mounted component 1 and the printed wiring board 50 is reduced, and the heat conduction efficiency is improved. The heat dissipation efficiency is improved.

【００８３】また、間隔保持部１４は、半導体表面実装
部品１のプリント配線板５０への実装高さを所定位置に
保持するから、半導体表面実装部品１をはんだ付けする
時にバラツキがあっても、半導体表面実装部品１とプリ
ント配線板５０との隙間のバラツキを無くすることで、
半導体表面実装部品１の実装高さを均一にする。また、
例えば、半導体表面実装部品１の上面にヒートシンクを
押圧して設置する場合などにおいて、半導体表面実装部
品１の上面からの押圧力に対して強度が強くなり、半導
体表面実装部品１とヒートシンクとの接触圧力を十分に
とることができるからヒートシンクへの熱伝導効率が向
上する。Further, since the gap holding section 14 holds the mounting height of the semiconductor surface-mounted component 1 on the printed wiring board 50 at a predetermined position, even if the semiconductor surface-mounted component 1 varies when soldered, By eliminating the variation in the gap between the semiconductor surface mount component 1 and the printed wiring board 50,
The mounting height of the semiconductor surface mount component 1 is made uniform. Also,
For example, when a heat sink is pressed on the upper surface of the semiconductor surface mount component 1 and installed, the strength against the pressing force from the upper surface of the semiconductor surface mount component 1 is increased, and the contact between the semiconductor surface mount component 1 and the heat sink is increased. Since sufficient pressure can be obtained, the efficiency of heat conduction to the heat sink is improved.

【００８４】つぎに、電子部品が備える前述の第二接続
部の設置位置について説明する。Next, the installation position of the above-mentioned second connection portion provided in the electronic component will be described.

【００８５】図７は本発明の実施例の図を示す。FIG. 7 shows a diagram of an embodiment of the present invention.

【００８６】同図（ａ）において、ＢＧＡパッケージか
らなる半導体表面実装部品１は、格子状に多数個数配置
した電極にプリント配線板の表面に形成したフットプリ
ントに電気的接続するはんだボールからなる第一接続部
１２を形成している。一方、機械的ストレスや熱的スト
レスを最も受ける半導体表面実装部品１の４隅の電極に
前記のプリント配線板に形成したスルーホールあるいは
ドリルレスＩＶＨに挿入して電気的接続する第二接続部
１３を形成している。In FIG. 1A, a semiconductor surface-mounted component 1 composed of a BGA package has solder electrodes electrically connected to a footprint formed on the surface of a printed wiring board on a large number of electrodes arranged in a grid. One connection part 12 is formed. On the other hand, the second connection portion 13 which is inserted into a through hole or a drillless IVH formed in the above-mentioned printed wiring board and electrically connected to the four corner electrodes of the semiconductor surface mount component 1 which is most subjected to mechanical stress and thermal stress. Has formed.

【００８７】同図（ｂ）において、ＱＦＰからなる半導
体表面実装部品１は、その外周にプリント配線板の表面
に形成したフットプリントに電気的接続するリードから
なる多数個数の第一接続部１２ａを形成している。一
方、機械的ストレスや熱的ストレスを最も受ける半導体
表面実装部品１の各辺の両端部に前記のプリント配線板
に形成したスルホールあるいはドリルレスＩＶＨに挿入
して電気的接続する第二接続部１３ａを形成している。In FIG. 9B, the semiconductor surface-mounted component 1 made of QFP has a large number of first connection portions 12a formed on its outer periphery and formed of leads electrically connected to a footprint formed on the surface of the printed wiring board. Has formed. On the other hand, at both ends of each side of the semiconductor surface-mounted component 1 that is most subjected to mechanical stress and thermal stress, a second connection portion 13a that is inserted into a through hole or a drillless IVH formed on the printed wiring board and electrically connected is provided. Has formed.

【００８８】同図（ｃ）において、ＰＬＣＣからなる半
導体表面実装部品１は、その外周にプリント配線板の表
面に形成したフットプリントに電気的接続するリードか
らなる多数個数の第一接続部１２ｂを形成している。一
方、機械的ストレスや熱的ストレスを最も受ける半導体
表面実装部品１の各辺の両端部に前記のプリント配線板
に形成したスルホールあるいはドリルレスＩＶＨに挿入
して電気的接続する第二接続部１３ｂを形成している。In FIG. 10C, the semiconductor surface mount component 1 made of PLCC has a large number of first connection portions 12b formed on its outer periphery and formed of leads electrically connected to a footprint formed on the surface of the printed wiring board. Has formed. On the other hand, at both ends of each side of the semiconductor surface-mounted component 1 which is most subjected to mechanical stress and thermal stress, a second connection portion 13b which is inserted into a through hole or a drillless IVH formed on the printed wiring board and electrically connected is provided. Has formed.

【００８９】図７の構成において、機械的ストレスや熱
的ストレスを最も受ける半導体表面実装部品１の４隅に
第二接続部１３，１３ａ，１３ｂを形成するから、半導
体表面実装部品１が機械的ストレスや熱的ストレスを受
けても第二接続部１３，１３ａ，１３ｂは、リフローは
んだ付けされた前記の第一はんだ付け部３２に発生する
剪断応力あるいは引張応力を緩和するように作用するの
で応力に対して強くなり、半導体表面実装部品１とプリ
ント配線板との接続信頼性が向上する。In the configuration shown in FIG. 7, since the second connection portions 13, 13a, and 13b are formed at the four corners of the semiconductor surface-mounted component 1 which is most subjected to mechanical stress and thermal stress, the semiconductor surface-mounted component 1 is mechanically Even if stress or thermal stress is applied, the second connection portions 13, 13a and 13b act to relieve the shear stress or tensile stress generated in the first soldered portion 32 to which the reflow soldering is performed, so that the stress is reduced. , And the connection reliability between the semiconductor surface mount component 1 and the printed wiring board is improved.

【００９０】図８は本発明の実施例の図を示す。FIG. 8 shows a diagram of an embodiment of the present invention.

【００９１】同図（ａ）において、ＢＧＡパッケージか
らなる半導体表面実装部品１は、格子状に多数個数配置
した電極にプリント配線板の表面に形成したフットプリ
ントに電気的接続するはんだボールからなる第一接続部
１２を形成している。一方、前記のプリント配線板に形
成したスルホールあるいはドリルレスＩＶＨに挿入して
電気的接続する第二接続部１３は、半導体表面実装部品
１の４隅の電極と、例えば中央部に配置するグランド接
続部となる電極とに形成している。In FIG. 9A, a semiconductor surface-mounted component 1 composed of a BGA package has solder electrodes electrically connected to a footprint formed on the surface of a printed wiring board on a large number of electrodes arranged in a grid. One connection part 12 is formed. On the other hand, the second connection portion 13 inserted into a through hole or a drillless IVH formed on the printed wiring board and electrically connected to the through hole is connected to electrodes at four corners of the semiconductor surface mount component 1 and, for example, a ground connection portion disposed at a central portion. And an electrode to be formed.

【００９２】同図（ｂ）において、ＱＦＰからなる半導
体表面実装部品１は、その外周にプリント配線板の表面
に形成したフットプリントに電気的接続するリードから
なる多数個数の第一接続部１２ａを形成している。一
方、前記のプリント配線板に形成したスルホールあるい
はドリルレスＩＶＨに挿入して電気的接続する第二接続
部１３ａは、半導体表面実装部品１の各辺の両端部と、
例えば各辺のほぼ中央部に配置するグランド接続部とに
形成している。In FIG. 9B, the semiconductor surface mount component 1 made of QFP has a large number of first connection portions 12a formed on the outer periphery thereof and formed of leads electrically connected to a footprint formed on the surface of the printed wiring board. Has formed. On the other hand, the second connection portions 13a that are inserted into through holes or drillless IVHs formed in the printed wiring board and electrically connected to the through holes are formed at both ends of each side of the semiconductor surface mount component 1,
For example, it is formed at a ground connection portion arranged at a substantially central portion of each side.

【００９３】同図（ｃ）において、ＰＬＣＣからなる半
導体表面実装部品１は、その外周にプリント配線板の表
面に形成したフットプリントに電気的接続するリードか
らなる多数個数の第一接続部１２ｂを形成している。一
方、前記のプリント配線板に形成したスルホールあるい
はドリルレスＩＶＨに挿入して電気的接続する第二接続
部１３ｂは、半導体表面実装部品１の各辺の両端部と、
例えば各辺のほぼ中央部に配置するグランド接続部とに
形成している。In FIG. 9C, the semiconductor surface-mounted component 1 made of PLCC has a large number of first connection portions 12b formed on the outer periphery thereof and having leads electrically connected to a footprint formed on the surface of the printed wiring board. Has formed. On the other hand, the second connection portion 13b which is inserted into the through hole or the drillless IVH formed on the printed wiring board and electrically connected to the through hole is provided at both ends of each side of the semiconductor surface mount component 1,
For example, it is formed at a ground connection portion arranged at a substantially central portion of each side.

【００９４】図９は本発明の実施例の図を示す。FIG. 9 shows a diagram of an embodiment of the present invention.

【００９５】同図（ａ）において、ＢＧＡパッケージか
らなる半導体表面実装部品１は、格子状に多数個数配置
した電極にプリント配線板の表面に形成したフットプリ
ントに電気的接続するはんだボールからなる第一接続部
１２を形成している。一方、前記のプリント配線板に形
成したスルホールあるいはドリルレスＩＶＨに挿入して
電気的接続する第二接続部１３は、例えば中央部に配置
するグランド接続部あるいは電源接続部となる電極に形
成している。In FIG. 1A, a semiconductor surface-mounted component 1 composed of a BGA package has solder balls electrically connected to footprints formed on the surface of a printed wiring board on a large number of electrodes arranged in a grid. One connection part 12 is formed. On the other hand, the second connection portion 13 which is inserted into a through hole or a drillless IVH formed on the printed wiring board and electrically connected to the through hole is formed on, for example, a ground connection portion or a power supply connection portion electrode disposed at the center. .

【００９６】同図（ｂ）において、ＱＦＰからなる半導
体表面実装部品１は、その外周にプリント配線板の表面
に形成したフットプリントに電気的接続するリードから
なる多数個数の第一接続部１２ａを形成している。一
方、前記のプリント配線板に形成したスルホールあるい
はドリルレスＩＶＨに挿入して電気的接続する第二接続
部１３ａは、例えば各辺のほぼ中央部に配置するグラン
ド接続部あるいは電源接続部に形成している。In FIG. 9B, the semiconductor surface mount component 1 made of QFP has a large number of first connection portions 12a formed on the outer periphery thereof and having leads electrically connected to a footprint formed on the surface of the printed wiring board. Has formed. On the other hand, the second connection portion 13a which is inserted into a through hole or a drillless IVH formed on the printed wiring board and electrically connected to the through hole or the drillless IVH is formed, for example, at a ground connection portion or a power supply connection portion which is arranged substantially at the center of each side. I have.

【００９７】同図（ｃ）において、ＰＬＣＣからなる半
導体表面実装部品１は、その外周にプリント配線板の表
面に形成したフットプリントに電気的接続するリードか
らなる多数個数の第一接続部１２ｂを形成している。一
方、前記のプリント配線板に形成したスルホールあるい
はドリルレスＩＶＨに挿入して電気的接続する第二接続
部１３ｂは、例えば各辺のほぼ中央部に配置するグラン
ド接続部あるいは電源接続部に形成している。In FIG. 9C, the semiconductor surface mount component 1 made of PLCC has a large number of first connection portions 12b formed on the outer periphery thereof and formed of leads electrically connected to a footprint formed on the surface of the printed wiring board. Has formed. On the other hand, the second connection portion 13b inserted into the through hole or the drillless IVH formed on the printed wiring board and electrically connected to the through hole or the drillless IVH is formed, for example, at a ground connection portion or a power supply connection portion arranged substantially at the center of each side. I have.

【００９８】図８および図９の構成において、第二接続
部をグランド接続部あるいは電源接続部に形成すること
で、第二接続部とグランド層あるいは第二接続部と電源
層は直接接続することになる。このため、半導体表面実
装部品１の発熱は第二接続部によってグランド層あるい
は電源層に熱伝導することにより、熱伝導効率が向上
し、半導体表面実装部品１の放熱効率が向上する。ま
た、第二接続部１３を中央部に配置することで、プリン
ト配線板に凹型のソリが発生した場合、リフローはんだ
付けされた前記の第一はんだ付け部３２に発生する引張
応力を緩和するように作用するので応力に対して強くな
り、半導体表面実装部品１とプリント配線板との接続信
頼性が向上する。In the configuration shown in FIGS. 8 and 9, the second connection portion is formed directly at the ground connection portion or the power supply connection portion so that the second connection portion is directly connected to the ground layer or the second connection portion is connected directly to the power supply layer. become. For this reason, the heat generated by the semiconductor surface-mounted component 1 is conducted to the ground layer or the power supply layer by the second connection portion, so that the heat conduction efficiency is improved, and the heat dissipation efficiency of the semiconductor surface-mounted component 1 is improved. In addition, by arranging the second connection portion 13 in the center portion, when a concave warp occurs on the printed wiring board, the tensile stress generated in the first soldered portion 32 to which the reflow soldering is performed is relieved. Therefore, the semiconductor surface mount component 1 becomes stronger against stress, and the connection reliability between the semiconductor surface mount component 1 and the printed wiring board is improved.

【００９９】図１０は本発明の実施例の図を示す。FIG. 10 shows a diagram of an embodiment of the present invention.

【０１００】前述の図７で示した第二接続部を、機械的
ストレスや熱的ストレスを最も受ける半導体表面実装部
品１の４隅に複数個数形成するものである。図１０
（ａ）において、ＢＧＡパッケージからなる半導体表面
実装部品１は、前記のプリント配線板に形成したスルホ
ールあるいはドリルレスＩＶＨに挿入して電気的接続す
る第二接続部１３を４隅の電極と、当該電極に隣接する
電極とに形成している。A plurality of the second connection portions shown in FIG. 7 are formed at the four corners of the semiconductor surface mount component 1 which is most subjected to mechanical stress and thermal stress. FIG.
1A, a semiconductor surface mount component 1 composed of a BGA package includes a second connection portion 13 which is inserted into a through hole or a drillless IVH formed in the printed wiring board and electrically connected to the electrode at four corners, and And the electrode adjacent thereto.

【０１０１】同図（ｂ）において、ＱＦＰからなる半導
体表面実装部品１は、前記のプリント配線板に形成した
スルホールあるいはドリルレスＩＶＨに挿入して電気的
接続する第二接続部１３ａを各辺の両端部に複数個数形
成している。In FIG. 10B, the semiconductor surface-mounted component 1 made of QFP has a second connection portion 13a which is inserted into a through hole or a drillless IVH formed on the printed wiring board to be electrically connected to both ends of each side. A plurality is formed in each part.

【０１０２】同図（ｃ）において、ＰＬＣＣからなる半
導体表面実装部品１は、前記のプリント配線板に形成し
たスルホールあるいはドリルレスＩＶＨに挿入して電気
的接続する第二接続部１３ｂを各辺の両端部に複数個数
形成している。In FIG. 10 (c), the semiconductor surface mount component 1 made of PLCC has a second connection portion 13b which is inserted into a through hole or a drillless IVH formed on the printed wiring board and electrically connected thereto, at both ends of each side. A plurality is formed in each part.

【０１０３】図１０の構成において、機械的ストレスや
熱的ストレスを最も受ける半導体表面実装部品１の４隅
に第二接続部１３，１３ａ，１３ｂを複数個数形成する
から、半導体表面実装部品１が機械的ストレスや熱的ス
トレスを受けても複数個数の第二接続部１３，１３ａ，
１３ｂは、リフローはんだ付けされた前記の第一はんだ
付け部３２に発生する剪断応力あるいは引張応力を緩和
するように作用するので応力に対して強くなり、半導体
表面実装部品とプリント配線板との接続信頼性が向上す
る。また、間隔保持部を形成した場合、例えば、半導体
表面実装部品の上面にヒートシンクを押圧して設置する
場合などにおいて、半導体表面実装部品の上面からの押
圧力に対して強度がさらに強くなり、半導体表面実装部
品とヒートシンクとの接触圧力を十分にとることができ
るからヒートシンクへの熱伝導効率がさらに向上する。In the configuration of FIG. 10, a plurality of second connection portions 13, 13a, 13b are formed at the four corners of the semiconductor surface-mounted component 1 which is most subjected to mechanical stress and thermal stress. Even if mechanical stress or thermal stress is applied, a plurality of second connecting portions 13, 13a,
13b acts to relieve the shearing stress or tensile stress generated in the first soldered portion 32 to which the reflow soldering is applied, so that it is strong against the stress, and the connection between the semiconductor surface mounting component and the printed wiring board is made. Reliability is improved. Further, in the case where the space holding portion is formed, for example, in a case where the heat sink is pressed and installed on the upper surface of the semiconductor surface mount component, the strength against the pressing force from the upper surface of the semiconductor surface mount component further increases, and Since the contact pressure between the surface mount component and the heat sink can be sufficiently obtained, the efficiency of heat conduction to the heat sink is further improved.

【０１０４】つぎに、表面実装コネクタに適用した場合
を説明する。Next, a case where the present invention is applied to a surface mount connector will be described.

【０１０５】図１１は本発明の実施例の図を示す。FIG. 11 shows a diagram of an embodiment of the present invention.

【０１０６】同図（ａ）において、表面実装コネクタ５
は、ハウジング５ｂに多数個数のコンタクト部５ａを格
納し、各コンタクト部５ａから延びるリードの先端部
は、プリント配線板５０に形成した例えば穴径０．５ｍ
ｍ〜０．６ｍｍのスルーホール５２に挿入して電気的接
続する導体部材からなるＬ字型の第二接続部１３ｃを形
成している。さらに、プリント配線板５０の表面に形成
した図示しないフットプリントに電気的接続するリード
線からなる第一接続部１２ｃ（図１２参照）を形成して
いる。また、第一接続部１２ｃは、リフローはんだ付け
された第一はんだ付け部３２によって電気的接続する。
一方、第二接続部１３ｃは、プリント配線板５０の裏面
に形成されたランド５４にデップはんだ付けされた第二
はんだ付け部３３によって電気的接続する。In FIG. 11A, the surface mount connector 5
Stores a large number of contact portions 5a in a housing 5b, and the tip of a lead extending from each contact portion 5a is formed in the printed wiring board 50 with a hole diameter of, for example, 0.5 m.
An L-shaped second connection portion 13c made of a conductor member that is inserted into the through hole 52 of m to 0.6 mm and electrically connected to the through hole 52 is formed. Further, a first connection portion 12c (see FIG. 12) formed of a lead wire electrically connected to a footprint (not shown) formed on the surface of the printed wiring board 50 is formed. Further, the first connection portion 12c is electrically connected by the first soldering portion 32 which is reflow soldered.
On the other hand, the second connection portion 13c is electrically connected to the land 54 formed on the back surface of the printed wiring board 50 by the second soldering portion 33 which is soldered by dip soldering.

【０１０７】さらに、同図（ｂ）に示すように、第二接
続部１３ｃはスルーホール５２に形成するプリント配線
板５０表面側のランド５４に当接する凸型の間隔保持部
１４を形成する。Further, as shown in FIG. 13B, the second connection portion 13c forms a convex space holding portion 14 which comes into contact with a land 54 on the surface side of the printed wiring board 50 formed in the through hole 52.

【０１０８】また、同図（ｃ）に示すように、第二接続
部１３ｃは、プリント配線板５０に形成した例えば穴径
０．５ｍｍ〜０．６ｍｍのドリルレスＩＶＨ５３に挿入
して電気的接続してもよい。この場合、第二接続部１３
ｃは、第一接続部１２ｃと同様にリフローはんだ付けさ
れた第一はんだ付け部３２によって電気的接続する。As shown in FIG. 11C, the second connection portion 13c is inserted into a drillless IVH 53 having a hole diameter of, for example, 0.5 mm to 0.6 mm formed in the printed wiring board 50 to be electrically connected. You may. In this case, the second connecting portion 13
c is electrically connected by the first soldered portion 32 which is reflow-soldered similarly to the first connection portion 12c.

【０１０９】なお、同図（ｂ）および同図（ｃ）におい
て、プリント配線板５０のグランド層５５あるいは電源
層５６をスルーホール５２またはドリルレスＩＶＨ５３
と接続することで、第二接続部１３ｃは、グランド層５
５あるいは電源層５６と直接接続することができる。In FIGS. 11B and 11C, the ground layer 55 or the power supply layer 56 of the printed wiring board 50 is replaced with a through hole 52 or a drillless IVH 53.
And the second connection portion 13c is connected to the ground layer 5
5 or the power supply layer 56.

【０１１０】図１２は本発明の実施例の図を示し、表面
実装コネクタが備える前述の第二接続部の設置位置につ
いて説明する。FIG. 12 is a view showing an embodiment of the present invention, and the installation position of the above-mentioned second connection portion provided in the surface mount connector will be described.

【０１１１】図１２（ａ）に示すように、表面実装コネ
クタ５は、プリント配線板の表面に形成したフットプリ
ントに接続する第一接続部１２ｃと、プリント配線板に
形成したスルーホールまたはドリルレスＩＶＨに挿入し
て電気的接続する第二接続部１３ｃとを形成しており、
当該第二接続部１３ｃを表面実装コネクタ５の両端部に
形成している。As shown in FIG. 12A, the surface mount connector 5 includes a first connection portion 12c connected to a footprint formed on the surface of the printed wiring board, and a through hole or drillless IVH formed on the printed wiring board. And a second connection portion 13c to be electrically connected to the second connection portion 13c.
The second connection portions 13c are formed at both ends of the surface mount connector 5.

【０１１２】また、図１２（ｂ）に示すように、前記第
二接続部１３ｃは、表面実装コネクタ５に形成するグラ
ンドリード部あるいは電源リード部に形成している。さ
らにまた、図１２（ｃ）に示すように、前記第二接続部
１３ｃは、表面実装コネクタ５の両端部に複数個数形成
している。As shown in FIG. 12B, the second connection portion 13c is formed on a ground lead or power supply lead formed on the surface mount connector 5. Further, as shown in FIG. 12C, a plurality of the second connection portions 13c are formed at both ends of the surface mount connector 5.

【０１１３】図１１および図１２の構成において、表面
実装コネクタ５をプリント配線板５０にマウントする
際、あるいはリフローはんだ付けの際、第二接続部１３
ｃは表面実装コネクタ５を位置決めし、第一接続部１２
ｃとフットプリントとの相対位置にズレが発生すること
を防止するので、コネクタ挿入位置の精度が向上する。
また、当該コネクタを挿入する時は、リフローはんだ付
けされた第一はんだ付け部３２が受ける剪断力を緩和す
ることによってコネクタの接続信頼性が向上する。さら
に、間隔保持部１４を形成すれば、表面実装コネクタ５
をはんだ付けする時、表面実装コネクタ５とプリント配
線板５０との隙間のバラツキを無くすることができるの
で、コネクタ挿入位置の精度がさらに向上する。In the configuration shown in FIGS. 11 and 12, when mounting the surface mount connector 5 on the printed wiring board 50 or during reflow soldering,
c positions the surface mount connector 5 and the first connection portion 12
Since the displacement of the relative position between c and the footprint is prevented, the accuracy of the connector insertion position is improved.
When the connector is inserted, the connection reliability of the connector is improved by reducing the shearing force applied to the first soldered portion 32 to which the reflow soldering is performed. Furthermore, if the space holding portion 14 is formed, the surface mount connector 5
When soldering, the variation in the gap between the surface mount connector 5 and the printed wiring board 50 can be eliminated, so that the accuracy of the connector insertion position is further improved.

【０１１４】つぎに、電子部品をプリント配線板へ実装
する手順を説明する。Next, a procedure for mounting an electronic component on a printed wiring board will be described.

【０１１５】図１３は本発明の実施例のフローチャート
を示し、同図は、プリント配線板に形成したスルホール
に挿入して電気的接続する第二接続部を形成した電子部
品をプリント配線板へ実装する手順を示す。なお、符号
は図１を用いる。FIG. 13 is a flow chart showing an embodiment of the present invention. FIG. 13 shows an electronic component having a second connection portion formed in a through hole formed in a printed wiring board and electrically connected to the printed circuit board. Here are the steps: Note that the reference numerals in FIG. 1 are used.

【０１１６】ステップＳ１１において、プリント配線板
５０の表面に形成したフットプリント５１にクリームは
んだを塗布する。In step S11, cream solder is applied to the footprint 51 formed on the surface of the printed wiring board 50.

【０１１７】ステップＳ１２において、半導体表面実装
部品１に形成した第二接続部１３をプリント配線板に形
成したスルーホール５２に挿入するとともに、半導体表
面実装部品１に形成したはんだボールからなる第一接続
部１２をプリント配線板の表面に形成したフットプリン
ト５１に対向させて半導体表面実装部品１をプリント配
線板５０に搭載する。In step S12, the second connection portion 13 formed on the semiconductor surface mount component 1 is inserted into the through hole 52 formed on the printed wiring board, and the first connection portion formed of the solder ball formed on the semiconductor surface mount component 1 is formed. The semiconductor surface mount component 1 is mounted on the printed wiring board 50 with the portion 12 facing the footprint 51 formed on the surface of the printed wiring board.

【０１１８】ステップＳ１３において、クリームはんだ
を溶融して前記第一接続部１２にはんだ付けを行うため
にリフロー加熱を行い、第一はんだ付け部３２を形成し
て前記第一接続部１２を電気的接続する。In step S13, reflow heating is performed to melt the cream solder and perform soldering on the first connection portion 12, thereby forming a first soldering portion 32 and electrically connecting the first connection portion 12 to the first connection portion 12. Connecting.

【０１１９】ステップＳ１４において、前記第二接続部
にはんだ付けを行うためにデップはんだ付けを行い、第
二はんだ付け部３３を形成して前記第二接続部１３を電
気的接続する。In step S14, dip soldering is performed to perform soldering on the second connection portion, a second solder portion 33 is formed, and the second connection portion 13 is electrically connected.

【０１２０】図１３の構成において、当該半導体表面実
装部品１を実装する際は、プリント配線板５０の表面と
裏面とにはんだ付けを行う必要がある。なお、プリント
回路板を構成する部品がリフローはんだ付けする表面実
装部品とデップはんだ付けする部品とが混在している場
合が多く、この場合は、第一接続部１２および第二接続
部１３を持つ当該半導体表面実装部品１を特別の工程を
追加することなくプリント配線板５０に実装する。In the configuration of FIG. 13, when mounting the semiconductor surface-mounted component 1, it is necessary to perform soldering on the front and back surfaces of the printed wiring board 50. In addition, the components constituting the printed circuit board often include a mixture of surface-mount components to be reflow-soldered and components to be subjected to dip-soldering. In this case, the components have a first connection portion 12 and a second connection portion 13. The semiconductor surface-mounted component 1 is mounted on the printed wiring board 50 without adding a special process.

【０１２１】図１４は本発明の実施例のフローチャート
を示し、同図は、プリント配線板に形成したドリルレス
ＩＶＨに挿入して電気的接続する第二接続部を形成した
電子部品をプリント配線板へ実装する手順を示す。な
お、符号は図２を用いる。FIG. 14 is a flow chart showing an embodiment of the present invention. FIG. 14 shows an electronic component having a second connection portion which is inserted into a drillless IVH formed on a printed wiring board and is electrically connected to the printed wiring board. Here are the steps to implement it. In addition, the code | symbol uses FIG.

【０１２２】ステップＳ２１において、プリント配線板
５０の表面に形成したフットプリント５１およびプリン
ト配線板５０に形成したドリルレスＩＶＨ５３のランド
５４にクリームはんだを塗布する。In step S21, cream solder is applied to the footprint 51 formed on the surface of the printed wiring board 50 and the land 54 of the drillless IVH 53 formed on the printed wiring board 50.

【０１２３】ステップＳ２２において、半導体表面実装
部品１に形成した第二接続部１３をプリント配線板に形
成したドリルレスＩＶＨ５３に挿入するとともに、半導
体表面実装部品１に形成したはんだボールからなる第一
接続部１２をプリント配線板の表面に形成したフットプ
リント５１に対向させて半導体表面実装部品１をプリン
ト配線板５０に搭載する。In step S22, the second connection portion 13 formed on the semiconductor surface mount component 1 is inserted into the drillless IVH 53 formed on the printed wiring board, and the first connection portion formed of the solder ball formed on the semiconductor surface mount component 1 is formed. The semiconductor surface mount component 1 is mounted on the printed wiring board 50 so that the semiconductor device 12 faces the footprint 51 formed on the surface of the printed wiring board.

【０１２４】ステップＳ２３において、クリームはんだ
を溶融して前記第一接続部１２および第二接続部１３に
はんだ付けを行うためにリフロー加熱を行い、第一はん
だ付け部３２を形成して前記第一接続部１２および第二
接続部１３を電気的接続する。In step S23, reflow heating is performed to melt the cream solder and perform soldering on the first connection portion 12 and the second connection portion 13, thereby forming the first soldering portion 32 and forming the first soldering portion 32. The connection part 12 and the second connection part 13 are electrically connected.

【０１２５】図１４の構成において、第二接続部１３の
はんだ付け工程は第一接続部１２のはんだ付け工程と同
一工程で行われる。したがって、リフローはんだ付けす
る表面実装部品のみで構成するプリント回路板において
も、第一接続部１２および第二接続部１３を持つ半導体
表面実装部品１を特別の工程を追加することなくプリン
ト配線板に実装する。In the configuration shown in FIG. 14, the soldering process for the second connection portion 13 is performed in the same process as the soldering process for the first connection portion 12. Therefore, even in a printed circuit board composed of only surface mount components to be reflow-soldered, the semiconductor surface mount component 1 having the first connection portion 12 and the second connection portion 13 can be formed on the printed wiring board without adding a special process. Implement.

【０１２６】[0126]

【発明の効果】以上説明したように本発明によれば、次
に示すような効果が期待できる。As described above, according to the present invention, the following effects can be expected.

【０１２７】プリント配線板の表面に実装する電子部品
において、プリント配線板に挿入して電気的接続する接
続手段を備えることにより、電子部品とプリント配線板
との電気的接続強度と熱伝導効率とを向上することがで
きる。The electronic component mounted on the surface of the printed wiring board is provided with connecting means for inserting into the printed wiring board and electrically connecting the electronic component to the printed circuit board so that the electrical connection strength between the electronic component and the printed wiring board, the heat conduction efficiency, and the like can be improved. Can be improved.

【０１２８】すなわち、プリント配線板の表面に形成し
たフットプリントに電気的接続する第一接続部を形成し
た電子部品において、スルーホールあるいはドリルレス
ＩＶＨに挿入して電気的接続する第二接続部を備えるこ
とにより、第二接続部は電子部品が機械的ストレスや熱
的ストレスを受けても応力を緩和することによって、電
子部品とプリント配線板との接続信頼性を向上すること
ができる。また、第二接続部によって電子部品の実装ズ
レをなくすることができる。さらに、第二接続部を放熱
を目的とする導体に接続することで、電子部品とプリン
ト配線板との間の熱伝導効率を向上することができ、電
子部品の放熱効率を向上することができる。That is, an electronic component having a first connection portion electrically connected to a footprint formed on the surface of a printed wiring board is provided with a second connection portion inserted into a through hole or a drillless IVH and electrically connected thereto. Thereby, the second connection portion can improve the connection reliability between the electronic component and the printed wiring board by relieving the stress even if the electronic component receives mechanical stress or thermal stress. In addition, the mounting of the electronic component can be eliminated by the second connection portion. Furthermore, by connecting the second connection portion to a conductor for heat radiation, the heat conduction efficiency between the electronic component and the printed wiring board can be improved, and the heat radiation efficiency of the electronic component can be improved. .

【０１２９】またさらに、前記第二接続部は、プリント
配線板の表面に当接する間隔保持部を備えることによ
り、間隔保持部によって電子部品のプリント配線板への
実装高さが所定位置に保持されるから、ＢＧＡパッケー
ジからなる電子部品のはんだボール径の寸法バラツキが
あった場合や電子部品のはんだ付け時のバラツキがあっ
ても、電子部品とプリント配線板との隙間のバラツキを
無くすることで、電子部品の実装高さを均一にすること
ができる。また、例えば、電子部品の上面にヒートシン
クを押圧して設置する場合などにおいて、電子部品の上
面からの押圧力に対して強度が強くなり、電子部品とヒ
ートシンクとの接触圧力を十分にとることができるから
ヒートシンクへの熱伝導効率を向上することができる。Further, the second connection portion includes a space holding portion in contact with the surface of the printed wiring board, so that the mounting height of the electronic component on the printed wiring board is held at a predetermined position by the space holding portion. Therefore, even if there is variation in the solder ball diameter of electronic components consisting of BGA packages or variation in soldering of electronic components, it is possible to eliminate the variation in the gap between the electronic components and the printed wiring board. In addition, the mounting height of electronic components can be made uniform. Further, for example, when a heat sink is pressed on the upper surface of the electronic component and installed, the strength is increased with respect to the pressing force from the upper surface of the electronic component, and a sufficient contact pressure between the electronic component and the heat sink can be obtained. Therefore, the efficiency of heat conduction to the heat sink can be improved.

【０１３０】さらに、前記第二接続部は、半導体表面実
装部品の４隅に備えることにより、機械的ストレスや熱
的ストレスを最も受ける箇所に第二接続部を形成するか
ら、電子部品が機械的ストレスや熱的ストレスを受けて
も第二接続部で応力を緩和することによって、電子部品
とプリント配線板との接続信頼性を向上することができ
る。Further, since the second connection portions are provided at the four corners of the semiconductor surface mount component, the second connection portions are formed at the locations where mechanical stress and thermal stress are most likely to occur. The connection reliability between the electronic component and the printed wiring board can be improved by relieving the stress at the second connection portion even when subjected to stress or thermal stress.

【０１３１】さらに、前記第二接続部は、半導体表面実
装部品に形成する４隅の接続部と、グランド接続部とに
備える。また、前記第二接続部は、半導体表面実装部品
に形成するグランド接続部または／および電源接続部に
備えることにより、第二接続部を放熱を目的とするグラ
ンド層または／および電源層に直接接続することで、電
子部品とプリント配線板との間の熱伝導効率を向上する
ことができ、電子部品の放熱効率を向上することができ
る。Further, the second connection portion includes a connection portion at four corners formed on the semiconductor surface mount component and a ground connection portion. Further, the second connection portion is provided on a ground connection portion and / or a power supply connection portion formed on the semiconductor surface mount component, so that the second connection portion is directly connected to a ground layer and / or a power supply layer for heat radiation. By doing so, the heat conduction efficiency between the electronic component and the printed wiring board can be improved, and the heat radiation efficiency of the electronic component can be improved.

【０１３２】さらに、前記第二接続部は、半導体表面実
装部品に形成する４隅の複数個数の接続部に備えること
により、機械的ストレスや熱的ストレスを最も受ける箇
所に第二接続部を複数個数形成するから、電子部品が機
械的ストレスや熱的ストレスを受けても複数個数の第二
接続部で応力を緩和することによって、電子部品とプリ
ント配線板との接続信頼性をさらに向上することができ
る。また、間隔保持部を形成した場合、例えば、半導体
表面実装部品の上面にヒートシンクを押圧して設置する
場合などにおいて、半導体表面実装部品の上面からの押
圧力に対して強度がさらに強くなり、半導体表面実装部
品とヒートシンクとの接触圧力を十分にとることができ
るからヒートシンクへの熱伝導効率をさらに向上するこ
とができる。Further, the second connection portion is provided at a plurality of connection portions at the four corners formed on the semiconductor surface mount component, so that the plurality of second connection portions are provided at the positions where mechanical stress and thermal stress are most likely to be received. Since the number is formed, even if the electronic component is subjected to mechanical stress or thermal stress, the stress is reduced at the plurality of second connection portions, thereby further improving the connection reliability between the electronic component and the printed wiring board. Can be. Further, in the case where the space holding portion is formed, for example, in a case where the heat sink is pressed and installed on the upper surface of the semiconductor surface mount component, the strength against the pressing force from the upper surface of the semiconductor surface mount component further increases, and Since the contact pressure between the surface mount component and the heat sink can be sufficiently obtained, the efficiency of heat conduction to the heat sink can be further improved.

【０１３３】またさらに、前記第二接続部は、表面実装
コネクタに形成する両端のリードに備える。前記第二接
続部は、表面実装コネクタに形成するグランドリードま
たは／および電源リードに備える。または、前記第二接
続部は、表面実装コネクタに形成する複数個数の両端リ
ードに備えることにより、プリント配線板に挿入して接
続する第二接続部は、当該表面実装コネクタの挿入時の
応力を緩和することによって表面実装コネクタの接続信
頼性を向上することができる。また、表面実装コネクタ
の実装ズレをなくすることができる。また、表面実装コ
ネクタ挿入位置の精度が向上する。さらに、間隔保持部
を形成すれば、表面実装コネクタをはんだ付けする時に
表面実装コネクタとプリント配線板との隙間のバラツキ
を無くすることができるので、表面実装コネクタ挿入位
置の精度をさらに向上することができる。Further, the second connection portion is provided on leads at both ends formed on the surface mount connector. The second connection portion is provided on a ground lead and / or a power supply lead formed on the surface mount connector. Alternatively, the second connection portion is provided on a plurality of double-sided leads formed on the surface mount connector, so that the second connection portion inserted and connected to the printed wiring board reduces the stress at the time of insertion of the surface mount connector. By relaxing the connection, the connection reliability of the surface mount connector can be improved. In addition, mounting displacement of the surface mount connector can be eliminated. Further, the accuracy of the insertion position of the surface mount connector is improved. Further, by forming the space holding portion, when soldering the surface mount connector, it is possible to eliminate the variation in the gap between the surface mount connector and the printed wiring board, so that the accuracy of the insertion position of the surface mount connector is further improved. Can be.

【０１３４】また、電子部品の実装手順において、フッ
トプリントへのクリームはんだ塗布工程と、第二接続部
をスルーホールに挿入するとともに、第一接続部をフッ
トプリントに対向させて電子部品をマウントする工程
と、前記第一接続部にはんだ付けを行うリフロー工程
と、前記第二接続部にはんだ付けを行うデップ工程とを
備えることにより、当該電子部品を実装する際は、プリ
ント配線板の表面と裏面とにはんだ付けを行う必要があ
るが、リフローはんだ付けする表面実装部品とデップは
んだ付けする部品とが混在している場合は、特別の工程
を追加することなく電子部品をプリント配線板に実装す
ることができる。In the electronic component mounting procedure, a step of applying a solder paste to the footprint, inserting the second connection portion into the through hole, and mounting the electronic component with the first connection portion facing the footprint. Step, a reflow step of soldering the first connection portion, and by including a dipping step of soldering the second connection portion, when mounting the electronic component, the surface of the printed wiring board and It is necessary to solder to the back side, but if the surface mount components to be reflow soldered and the components to be soldered together are mixed, the electronic components are mounted on the printed wiring board without adding a special process can do.

【０１３５】また、電子部品の実装手順において、フッ
トプリントおよびドリルレスＩＶＨのランドへのクリー
ムはんだ塗布工程と、第二接続部をドリルレスＩＶＨに
挿入するとともに、第一接続部をフットプリントに対向
させて電子部品をマウントする工程と、前記第一接続部
および第二接続部にはんだ付けを行うリフロー工程とを
備えることにより、第二接続部のはんだ付け工程は第一
接続部のはんだ付け工程と同一工程で行うことができ
る。したがって、特別の工程を追加することなく電子部
品をプリント配線板に実装することができる。In the mounting procedure of the electronic component, the step of applying cream solder to the land of the footprint and the drillless IVH, inserting the second connection part into the drillless IVH, and making the first connection part face the footprint. By providing a step of mounting the electronic component and a reflow step of soldering the first connection part and the second connection part, the soldering step of the second connection part is the same as the soldering step of the first connection part. It can be performed in a process. Therefore, the electronic component can be mounted on the printed wiring board without adding a special process.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の実施例の図である。FIG. 1 is a diagram of an embodiment of the present invention.

【図２】本発明の実施例の図である。FIG. 2 is a diagram of an embodiment of the present invention.

【図３】本発明の実施例の図である。FIG. 3 is a diagram of an embodiment of the present invention.

【図４】本発明の実施例の図である。FIG. 4 is a diagram of an embodiment of the present invention.

【図５】本発明の実施例の図である。FIG. 5 is a diagram of an embodiment of the present invention.

【図６】本発明の実施例の図である。FIG. 6 is a diagram of an embodiment of the present invention.

【図７】本発明の実施例の図である。FIG. 7 is a diagram of an embodiment of the present invention.

【図８】本発明の実施例の図である。FIG. 8 is a diagram of an embodiment of the present invention.

【図９】本発明の実施例の図である。FIG. 9 is a diagram of an embodiment of the present invention.

【図１０】本発明の実施例の図である。FIG. 10 is a diagram of an embodiment of the present invention.

【図１１】本発明の実施例の図である。FIG. 11 is a diagram of an embodiment of the present invention.

【図１２】本発明の実施例の図である。FIG. 12 is a diagram of an embodiment of the present invention.

【図１３】本発明の実施例のフローチャートである。FIG. 13 is a flowchart of an embodiment of the present invention.

【図１４】本発明の実施例のフローチャートである。FIG. 14 is a flowchart of an embodiment of the present invention.

【図１５】従来技術の図である。FIG. 15 is a diagram of the prior art.

【図１６】従来技術の図である。FIG. 16 is a diagram of the prior art.

【図１７】従来技術の図である。FIG. 17 is a diagram of the prior art.

【図１８】従来技術の図である。FIG. 18 is a diagram of the prior art.

【図１９】従来技術の図である。FIG. 19 is a diagram of the prior art.

【図２０】従来技術の図である。FIG. 20 is a diagram of the prior art.

【図２１】従来技術の電子部品実装のフローチャートで
ある。FIG. 21 is a flowchart of a conventional electronic component mounting.

【符号の説明】[Explanation of symbols]

１：半導体表面実装部品 ５：表面実装コネクタ １３，１３ａ，１３ｂ，１３ｃ：第二接続部 １４：間隔保持部 ３２：第一はんだ付け部 ３３：第二はんだ付け部 ５０：プリント配線板 ５１：フットプリント ５２：スルーホール ５３：ドリルレスＩＶＨ ５４：ランド ５５：グランド層 ５６：電源層 1: Semiconductor surface mount component 5: Surface mount connector 13, 13a, 13b, 13c: Second connection portion 14: Spacing portion 32: First solder portion 33: Second solder portion 50: Printed wiring board 51: Foot Print 52: Through hole 53: Drillless IVH 54: Land 55: Ground layer 56: Power supply layer

Claims (13)

【特許請求の範囲】[Claims] 【請求項１】プリント配線板の表面に形成したフットプ
リントと電気的接続する第一接続部を形成した電子部品
において、 プリント配線板に挿入して電気的接続する第二接続部
（１３）を備える、 ことを特徴とする電子部品。An electronic component having a first connection portion electrically connected to a footprint formed on a surface of a printed wiring board, wherein a second connection portion (13) inserted into the printed wiring board and electrically connected thereto is provided. An electronic component, comprising: 【請求項２】前記第二接続部（１３）は、 プリント配線板に形成したスルーホールに挿入して電気
的接続する、 ことを特徴とする請求項１に記載の電子部品。2. The electronic component according to claim 1, wherein said second connection portion is inserted into a through hole formed in a printed wiring board to make an electrical connection. 【請求項３】前記第二接続部（１３）は、 プリント配線板に形成したドリルレスＩＶＨに挿入して
電気的接続する、 ことを特徴とする請求項１に記載の電子部品。3. The electronic component according to claim 1, wherein said second connecting portion is inserted into a drillless IVH formed on a printed wiring board for electrical connection. 【請求項４】前記第二接続部（１３）は、 プリント配線板の表面に当接する間隔保持部（１４）を
備える、 ことを特徴とする請求項１，２または３記載の電子部
品。4. The electronic component according to claim 1, wherein said second connection portion includes a space holding portion abutting on a surface of a printed wiring board. 【請求項５】前記第二接続部（１３）は、 半導体表面実装部品の４隅に備える、 ことを特徴とする請求項１，２，３または４記載の電子
部品。5. The electronic component according to claim 1, wherein said second connection portion is provided at four corners of a semiconductor surface mount component. 【請求項６】前記第二接続部（１３）は、 半導体表面実装部品に形成する４隅の接続部とグランド
接続部とに備える、 ことを特徴とする請求項１，２，３，４または５記載の
電子部品。6. The semiconductor device according to claim 1, wherein said second connection portion is provided at a connection portion at four corners formed on a semiconductor surface mount component and a ground connection portion. 5. The electronic component according to 5. 【請求項７】前記第二接続部（１３）は、 半導体表面実装部品に形成するグランド接続部または／
および電源接続部に備える、 ことを特徴とする請求項１，２，３，４，５または６記
載の電子部品。7. The ground connection part and / or the ground connection part formed on the semiconductor surface mount component.
The electronic component according to claim 1, wherein the electronic component is provided in a power supply connection portion. 【請求項８】前記第二接続部（１３）は、 半導体表面実装部品に形成する４隅の複数個数の接続部
に備える、 ことを特徴とする請求項１，２，３，４，５，６または
７記載の電子部品。8. The semiconductor device according to claim 1, wherein said second connection portion is provided at a plurality of connection portions at four corners formed in the semiconductor surface mount component. The electronic component according to 6 or 7. 【請求項９】前記第二接続部（１３）は、 表面実装コネクタに形成する両端のリードに備える、 ことを特徴とする請求項１，２，３または４記載の電子
部品。9. The electronic component according to claim 1, wherein said second connection portion is provided on both ends of a lead formed on a surface mount connector. 【請求項１０】前記第二接続部（１３）は、 表面実装コネクタに形成するグランドリードまたは／お
よび電源リードに備える、 ことを特徴とする請求項１，２，３，４または９記載の
電子部品。10. The electronic device according to claim 1, wherein said second connection portion is provided on a ground lead and / or a power supply lead formed on a surface mount connector. parts. 【請求項１１】前記第二接続部（１３）は、 表面実装コネクタに形成する複数個数の両端リードに備
える、 ことを特徴とする請求項１，２，３，４または１０記載
の電子部品。11. The electronic component according to claim 1, wherein said second connecting portion is provided on a plurality of both-end leads formed on a surface mount connector. 【請求項１２】プリント配線板の表面に形成したフット
プリントにクリームはんだを塗布する工程と、 電子部品に形成した第二接続部をプリント配線板に形成
したスルーホールに挿入するとともに、電子部品に形成
した第一接続部をプリント配線板の表面に形成したフッ
トプリントに対向させて電子部品を所定位置にマウント
する工程と、 クリームはんだを溶融して前記第一接続部にはんだ付け
を行うリフロー工程と、 前記第二接続部にはんだ付けを行うデップ工程とを備え
る、 ことを特徴とする電子部品の実装方法。12. A step of applying cream solder to a footprint formed on the surface of a printed wiring board, inserting a second connection portion formed on the electronic component into a through hole formed on the printed wiring board, and attaching the solder to the electronic component. A step of mounting the electronic component at a predetermined position with the formed first connection portion facing a footprint formed on the surface of the printed wiring board; and a reflow process of melting cream solder and soldering to the first connection portion. And a dipping step of soldering the second connection portion. 【請求項１３】プリント配線板の表面に形成したフット
プリントおよびプリント配線板に形成したドリルレスＩ
ＶＨのランドにクリームはんだを塗布する工程と、 電子部品に形成した第二接続部をプリント配線板に形成
したドリルレスＩＶＨに挿入するとともに、電子部品に
形成した第一接続部をプリント配線板の表面に形成した
フットプリントに対向させて電子部品を所定位置にマウ
ントする工程と、 クリームはんだを溶融して前記第一接続部および第二接
続部にはんだ付けを行うリフロー工程とを備える、 ことを特徴とする電子部品の実装方法。13. A footprint formed on a surface of a printed wiring board and a drillless I formed on a printed wiring board.
Applying cream solder to a land of the VH, inserting a second connection portion formed on the electronic component into a drillless IVH formed on the printed wiring board, and connecting the first connection portion formed on the electronic component to the surface of the printed wiring board A step of mounting the electronic component at a predetermined position so as to face the footprint formed in the step (c), and a step of melting a cream solder and soldering the first connection part and the second connection part. Electronic component mounting method.
JP18455598A 1998-06-30 1998-06-30 Electronic part and method for mounting the same Pending JP2000022032A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18455598A JP2000022032A (en) 1998-06-30 1998-06-30 Electronic part and method for mounting the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18455598A JP2000022032A (en) 1998-06-30 1998-06-30 Electronic part and method for mounting the same

Publications (1)

Publication Number Publication Date
JP2000022032A true JP2000022032A (en) 2000-01-21

Family

ID=16155265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18455598A Pending JP2000022032A (en) 1998-06-30 1998-06-30 Electronic part and method for mounting the same

Country Status (1)

Country Link
JP (1) JP2000022032A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1311593C (en) * 2001-10-03 2007-04-18 安普泰科电子有限公司 Bead lattice array connector
EP2076106A2 (en) 2007-12-27 2009-07-01 Fujitsu Limited Multilayer wiring board and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1311593C (en) * 2001-10-03 2007-04-18 安普泰科电子有限公司 Bead lattice array connector
EP2076106A2 (en) 2007-12-27 2009-07-01 Fujitsu Limited Multilayer wiring board and method of manufacturing the same
EP2076106A3 (en) * 2007-12-27 2011-02-16 Fujitsu Limited Multilayer wiring board and method of manufacturing the same

Similar Documents

Publication Publication Date Title
EP1207727B1 (en) Compliant laminate connector
JPH0888245A (en) Semiconductor device
GB2286084A (en) Electronic package with thermally conductive support
JP2005512335A (en) Ball grid array package
JP2000165007A (en) Printed circuit board, electronic component and its mounting method
JP2991155B2 (en) Electronic components and their mounting structures
JP3079773B2 (en) Mounting structure of thermal conductive spacer
US6434817B1 (en) Method for joining an integrated circuit
JPH1050877A (en) Semiconductor package
JP4085186B2 (en) BGA socket
JP2000022032A (en) Electronic part and method for mounting the same
JP2638557B2 (en) Semiconductor device
JPH11220055A (en) Bga-type semiconductor device, and stiffener used for the device
JPH10178243A (en) Printed-circuit board provided with heat sink and its manufacture
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JP3874115B2 (en) Semiconductor device
JP3099768B2 (en) Electronic component assembly and method of manufacturing the same
JPH10242328A (en) Circuit board, circuit module having the circuit board and electronic equipment having the circuit module
JP2904274B2 (en) LSI package mounting method
JP2009231467A (en) Board unit, electronic apparatus, and board unit manufacturing method
JP2000022024A (en) Semiconductor surface-mounting part
JPH07297236A (en) Film and structure for mounting semiconductor element thereon
JPH10125833A (en) Bga type package mounting substrate and bga type package mounting method
JP2001267460A (en) Semiconductor device
JPH11307564A (en) Semiconductor device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040831