JP2000021677A - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ

Info

Publication number
JP2000021677A
JP2000021677A JP10182949A JP18294998A JP2000021677A JP 2000021677 A JP2000021677 A JP 2000021677A JP 10182949 A JP10182949 A JP 10182949A JP 18294998 A JP18294998 A JP 18294998A JP 2000021677 A JP2000021677 A JP 2000021677A
Authority
JP
Japan
Prior art keywords
electrode layer
internal electrode
external terminal
corner
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10182949A
Other languages
English (en)
Inventor
Kazutaka Uchi
一隆 内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP10182949A priority Critical patent/JP2000021677A/ja
Publication of JP2000021677A publication Critical patent/JP2000021677A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】 【課題】容量のばらつきを低減し、且つマンハッタン現
象を防止できる積層セラミックコンデンサを提供する。 【解決手段】 積層セラミックコンデンサ10におい
て、第1内部電極層が第2内部電極層より小型化されて
おり、かつ外部端子電極が積層体1の2つの角部にに形
成されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、積層セラミックコ
ンデンサの内部電極層の形状及び外部端子電極の形状に
関するものである。
【0002】
【従来の技術】従来、積層セラミックコンデンサは、図
5に示す外観斜視図のような形状となっていた。図5に
おいて、積層体51は、複数の誘電体磁器層が積層され
て構成されている。そして、対向しあう一対の端部には
第1外部端子電極55、第2外部端子電極56が形成さ
れている。積層体51を構成する誘電体磁器層との層間
に矩形状の第1内部電極層53が配置され、また、第1
内部電極層53が配置された層間と厚み方向に隣接する
誘電体磁器層間に矩形状の第2内部電極層54が配置さ
れていた。
【0003】図6は、2つの内部電極層との関係及び外
部端子電極との関係を示す概略平面図である。
【0004】即ち、誘電体磁器層52の一方主面側に位
置する第1内部電極53は、実線で示すように概略矩形
状を成し、誘電体磁器層52の一対の短辺の一方の端部
(図では右側)に延出している。誘電体磁器層52の他
方主面側に位置する第2内部電極54は、点線で示すよ
うに概略矩形状を成し、誘電体磁器層52の一対の短辺
の他方の端部(図では左側)に延出している。即ち、第
1内部電極層53と第2内部電極層54は、延出方向は
夫々別方向に延出されるものの、実質的に同一形状とな
っている。
【0005】そして、積層体51の一方の端面を含む端
部、即ち、端面、端部付近の両主面、及び両側面には、
第1内部電極層53と接続する第1外部端子電極55が
形成されている。また、積層体51の他方の端面を含む
端部、即ち、端面、端部付近の両主面、及び両側面に
は、第2内部電極層54と接続する第2外部端子電極5
6が形成されている。
【0006】図6に示す第1内部電極層となる導体膜
は、誘電体磁器となるグリーン上に、導電性ペーストを
印刷し、乾燥することにより形成され、また、第2内部
電極層となる導体膜は誘電体磁器となるグリーン上に、
導電性ペーストを印刷し、乾燥することにより形成され
る。そして、各グリーンシートを積層体の積層順序に応
じて交互に積層・圧着を行い、積層体51の外形寸法に
応じて裁断し、グリーンシート及び導体膜が同時に一体
焼成を行い、積層体51を形成していた。
【0007】この場合、積層セラミックコンデンサはか
なり小さいものであるため、内部電極層となる導体膜を
導電ペーストの印刷により形成するにあたり、また、セ
ラミックグリーンシートを積層するにあたり、ずれが生
じてしまう。その結果、積層セラミックコンデンサの静
電容量のばらつきが大きくなるという問題点があった。
【0008】また、内部電極層53、54となる導体膜
を形成したグリーンシートを積層した時には、内部電極
層が存在する部位とその周縁部との間で約0.1〜2μ
m程度盛り上がるため、圧着した時、未焼成状態の積層
体では、内部電極層53、54の対向部分と、その周縁
部では圧着による密度分布のばらつきが顕著となってし
まう。この密度分布のばらつきは、圧着不良によるデラ
ミネーション、脱バインダー・焼結性の不均一となって
現れるという問題点がある。
【0009】これらの問題点を解決するために、図7の
ように実線で示す第1内部電極層73の短辺の長さ
(幅)を、実線で示す第2内部電極層74の短辺の長さ
(幅)に比較して短くなっている(特開平8−1810
35、特開平8−250369参照)。
【0010】このような構成により、第1内部電極層7
3、第2内部電極層74とが、印刷ずれや積層ずれによ
って、若干ずれても、そのずれ量を第1内部電極層73
と第2内部電極層74との形状の違いにより吸収できる
ため、両内部電極層73、74との対向面積が変動しに
くいものとなる。
【0011】また、積層体の密度分布を考えると、積層
体の周縁部から中央部にかけて、密度分布が、図5に比
較してなだらかになるため、内部電極層の周辺部での絶
縁破壊やデラミネーション、脱バインダー・焼結性の不
均一が緩和されることになる。
【0012】
【発明が解決しようとする課題】しかし、図5〜図7に
示す積層セラミックコンデンサによれば、第1内部電極
層53、73や第2内部電極層54、73に接続する第
1外部端子電極55や第2外部端子電極56が、積層体
51の対向する一対の端面の全面に形成されている。
【0013】従って、リフロー処理によりプリント配線
基板に、積層セラミックコンデンサの第1外部端子電極
55や第2外部端子電極56を半田57、58で接合し
ようとする場合、図8のように、2つの半田57、58
の溶解速度に差により、片側だけに表面張力が発生して
マンハッタン現象が起こるという問題があった。
【0014】本発明は、上述の問題点に鑑みて案出され
たものであり、その目的は、静電容量ばらつきを有効に
抑えられ、且つマンハッタン現象を防止できる積層セラ
ミックコンデンサを提供することにある。
【0015】
【課題を解決するための手段】本発明は、概略矩形状の
第1内部電極層を有する矩形状誘電体磁器層と、前記第
1内部電極層よりも短い長辺及び短辺の概略矩形状の第
2内部電極層を有する矩形状誘電体磁器層とを積層して
積層体を形成するとともに、該積層体の異なる角部に前
記第1、第2内部電極層の一部を延出させ、且つ前記第
1内部電極層が延出する該積層体の角部に、該角部を構
成する2つの側面に跨がるように第1外部端子電極を、
前記第2内部電極層が延出する該積層体の角部に、該角
部を構成する2つの側面に跨がるように第2外部端子電
極を形成したことを特徴とする積層セラミックコンデン
サである。
【0016】
【作用】本発明では、矩形状の第1内部電極層及び第2
内部電極層の形状において、第2内部電極層の形状が、
その長辺及び短辺ともに第1内部電極層に比較して小さ
くなっている。従って、第1及び第2内部電極層の印刷
時または、第1及び第2内部電極層を形成した誘電体磁
器層となるグリーンシートの積層時の積層ずれが発生し
ても、第1内部電極層と第2内部電極層との対向面積部
分が変動しにくいため、静電容量ばらつきを有効に抑え
られる。
【0017】また、第1内部電極層及び第2内部電極層
は、夫々積層体の異なる角部に延出されて、この角部を
構成する2つの側面に跨がるように外部端子電極に形成
されている。即ち、第1内部電極層と接続する第1外部
端子電極と第2内部電極層と接続する第外部端子電極と
の位置関係は、積層体の対角線上の角部に夫々配置され
るか、また、積層体の一辺の両端部分の角部に夫々存在
することになる。
【0018】従って、プリント配線基板上にリフロー半
田処理により、積層セラミックコンデンサを実装するに
あたり、外部端子電極に付着した半田による引力は、積
層体を構成する2つの辺側に分散させることができ、マ
ンハッタン現象を発生させるだけの力は発生しない。
【0019】これにより、少なくとも、外部端子電極を
形成した部分が、立ち上がることがなくなり、安定した
プリント配線基板の接合が達成できることになる。
【0020】
【発明の実施の形態】以下、本発明の積層セラミックコ
ンデンサを図面に基づいて詳説する。
【0021】図1は、本発明の積層セラミックコンデン
サの外観斜視図であり、図2の内部電極層の形状を示す
概略平面図である。
【0022】図において、10は積層セラミックコンデ
ンサ、1は積層体であり、2は第1外部端子電極、3は
第2外部端子電極である。
【0023】積層体1は、誘電体磁器層11・・・・
と、内部電極層12、13とが交互に積層されて構成さ
れている。
【0024】誘電体磁器層11・・・・は、例えば、チ
タン酸バリウム、チタン酸ストロンチウム、鉛系を含有
するペロブスカイト結晶構造を有する誘電体材料から構
成されている。
【0025】また、第1内部電極12、第2内部電極1
3は、概略矩形状となっている。そして、この電極材料
は、誘電体磁器層11・・・・の材料によって相違する
ものの、例えば、Pd、Cu、Niなどを主成分とする
金属導体膜とから構成されている。そして、誘電体磁器
層11、11との層間には、矩形状の第1内部電極層1
2が配置されている。また、矩形状の第1内部電極層1
2が配置された誘電体磁器層11、11との層間と厚み
方向に隣接する層間には、矩形状の第2内部電極層13
が配置されている。
【0026】図2では、第1内部電極層12と第2内部
電極層13との関係を示しており、実線は第1内部電極
層12であり、点線は第2内部電極層13を示してい
る。
【0027】ここで、第1内部電極層12の長辺をl、
短辺をw、第2内部電極層13の長辺をL、短辺をWと
すると、夫々L>l、W>wとなっている。
【0028】また、第1内部電極層12は、矩形状誘電
体磁器層11の図2で右上の角部Xに延出している。ま
た、第2内部電極層13は、矩形状誘電体磁器層11の
図2で左下の角部Yに延出している。
【0029】そして、第1内部電極層12と第2内部電
極層13との形状において、第1内部電極層12の長辺
Lは第2内部電極層13の長辺lに対して、また、第1
内部電極層12の短辺Wは第2内部電極層13の短辺w
に対して、それぞれ50μm以上大きい値となってい
る。
【0030】また、第1内部電極層12から積層体1の
角部Xに導出される延出導体幅12aの幅及び第2内部
電極層13から積層体1の角部Yに導出される延出導体
幅13aの幅は、70μm以上の幅となっている。
【0031】この第1内部電極層12と第2内部電極層
13との辺の長さの差(50μm以上)及び延出導体膜
12a、13aの幅が70μm以上との関係は、第1内
部電極層12及び第2内部電極層12が、製造工程中に
印刷ずれや積層ずれにより発生する位置ずれ量、約50
μmに起因する。即ち、上述のように、印刷ずれや積層
ずれによる位置ずれが発生しても、第1内部電極層12
と第2内部電極層13との対向部分の面積の変動がな
く、また、第1内部電極層12の延出導出膜12a部分
が少なくとも角部Xに位置し、さらに、第2内部電極層
13の延出導出膜13a部分が少なくとも角部Yに位置
することになる。
【0032】このような積層体1の4つの角部のうち、
角部Xには、第1内部電極層12と接続する第1外部端
子電極2が形成されている。また、積層体1の角部Xに
対して対角線上に位置する角部Yには、第2内部電極層
13と接続する第2外部端子電極3が形成されている。
【0033】具体的には、第1外部端子電極2は、積層
体1の角部Xを構成するき2つの交叉しあう側面及び及
び角部付近の両主面に形成されている。即ち、積層体1
を平面視した時、第1外部端子電極2及び第2外部端子
電極3は、略直角三角形状をなし、厚み方向を考慮する
と略直角三角柱状となっている。
【0034】第1外部端子電極2、第2外部端子電極3
は、AgやCuを主成分とする金属を含む厚膜下地導
体、Niメッキ層や半田メッキ層などの表面メッキ層か
ら構成されている。
【0035】そして、外部端子電極2、3を構成する2
つの端面部分に被着形成される下地導体膜の幅は、角部
X、Yの頂点から各辺に夫々50μm以上の幅で、実際
には、100μm程度の幅で形成される。
【0036】上述の積層セラミックコンデンサにおい
て、積層セラミックコンデンサは以下の製造方法によっ
て製造される。
【0037】まず、各誘電体磁器層11となるセラミッ
クグリーンシートを用意する。各セラミックグリーンシ
ートは、複数の素子領域が縦横に併設されて成る大型シ
ートである。
【0038】次に、セラミックグリーンシートの素子領
域上に、第1内部電極層12及び延出導体膜12aとな
る導体膜を導電性ペーストを用いて印刷し、乾燥して形
成する。また別のセラミックグリーンシートの各素子領
域上に、第2内部電極層13及び延出導体膜13aとな
る導体膜を導電性ペーストを用いて印刷し、乾燥して形
成する。
【0039】次に、積層体1の層構成を考慮して、第1
内部電極層12となる導体膜を形成したグリーンシート
と、第2内部電極層13となる導体膜を形成したグリー
ンシートとを交互に積層して、さらに、最上層に誘電体
磁器層となるグリーンシートを積層し、圧着する。この
時、第1内部電極層12が、隣接するグリーンシート上
に形成された外形が大きい第2内部電極層13に含まれ
るように位置合わせを行う。
【0040】次に、大型積層体を、積層方向に各積層体
1の形状に応じて所定の寸法に切断して未焼成状態のチ
ップ材とする。これにより、切断によって形成される角
部Xには第1内部電極層12の延出導体膜12aとなる
導体膜が露出することになり、角部Yには第2内部電極
層13の延出導体膜13aとなる導体膜が露出すること
になる。
【0041】次に、このチップ材を所定の雰囲気、温度
で焼成し、第1内部電極層12、第2内部電極層13及
び延出導体膜12a、13aとなる導体膜、及びセラミ
ックグリーンシートが一体焼成されて、積層体1が形成
される。尚、この後必要に応じて、切断部分の端面にバ
レル研磨を行い、延出導体膜12a、13aが完全に露
出させる。
【0042】次に、積層体1の対角線上に位置する角部
X及びYに夫々第1外部端子電極2、第2外部端子電極
3となる下地導体膜をAgまたはAg−Pd合金からな
る導電ペーストをディッピングまたはスクリーン印刷し
て、所望の接着強度が得られるように所定の雰囲気、温
度で焼き付け処理を行う。そして、この下地導体膜の表
面に、半田食われが生じ難い材料からなるNiメッキ層
を形成し、このメッキ層の上にSnまたはSn−Pb合
金などの材料からなるメッキ層を形成する。これによ
り、図1に示す積層セラミックコンデンサ10が形成さ
れる。
【0043】かくして本発明の積層セラミックコンデン
サ10によれば、第1内部電極層12の外形形状が、第
1内部電極層12の外形形状に比較して、長辺側及び短
辺側がそれぞれ50μm以上大きくなっている。そし
て、第1内部電極層12から75μm以上の幅の延出導
体膜12aが、積層体1の角部Xに向かって延出してい
る。また、第2内部電極層13から75μm以上の幅の
延出導体膜13aが、積層体1の角部Yに向かって延出
している。
【0044】従って、上述の第1内部電極層12及び第
2内部電極層13の印刷時に印刷ずれやグリーンシート
の積層時に積層ずれが発生しも、第1内部電極層12と
第2内部電極層13とが重なり対向部分の面積を一定に
保つことができる。結局、印刷ずれや積層ずれによる静
電容量のばらつきを防止できる。
【0045】また、第1内部電極層12から角部Xに延
びる延出導体膜12a、第2内部電極層13から角部Y
に延びる延出導体膜13aの導体幅が充分に広いため、
印刷ずれやグリーンシートの積層時に積層ずれが発生し
ても、少なくとも、角部X、Yの頂点を含んで導出され
る。そして、この延出導体膜12a、13aが第1外部
端子電極2及び第2外部端子電極3に被覆されることに
なる。
【0046】逆に、研磨を行ったのち、延出導体膜12
a、13aの端部が、積層体1の角部X、Yから外れ
て、この角部X、Yを構成する積層体1の側面側で、角
部X、Yから大きく離れて露出している場合には、致命
的な位置ずれが発生しいることことを検出でき、後の工
程を行う必要がなくなる。
【0047】このため、第1及び第2外部端子電極2、
3を構成する表面メッキ層を形成する際に、第1内部電
極層12、第2内部電極層13がメッキ液に侵されるこ
とが一切なく、第1内部電極層12、第2内部電極層1
3と誘電体磁器層1a、1b、1c・・・との安定した
接合が維持できる。
【0048】また、第1外部端子電極2及び第2外部端
子電極3の形状が、上述のように概略直角三角柱の形状
となり、プリント配線基板上にリフロー半田処理によ
り、半田の付着する面が互いに直角方向となる。従っ
て、外部端子電極2、3に付着する半田の溶解によって
発生する半田引力は、角部X、Yを構成する2つの側面
の法線方向に分散されることになる。結局、半田引力を
極小化することができるため、マンハッタン現象を有効
に防止することができる。
【0049】また、第1内部電極層12と第2内部電極
層13との外形形状が相違しているため、第1内部電極
層12と第2内部電極層13との対向部分と、第1内部
電極層12または第2内部電極層13が全く存在してい
ない部分との間には、第1内部電極層12または第2内
部電極層13のみが存在する密度分布緩和領域が存在す
るため、積層方向の密度分布の不均一が緩和され、第1
内部電極層12、第2内部電極層13の周辺部の絶縁破
壊による不良率の発生頻度を大幅に緩和することができ
る。また、隣接する内部電極層12、13の周囲部分で
発生する内部応力の集中部の位置が、その積層方向にお
いて連続することなく、ずれているため、焼成時の内部
欠陥が抑制され、耐サーマルショック性が大幅に改善さ
れる。
【0050】また、積層体1の対角線の両角部X、Yを
中心として、第1外部端子電極2、第2外部端子電極3
が形成されているため、この第1外部端子電極2と第2
外部端子電極3との間の間隔が斜辺の関係となり長くな
る。したがって、プリント配線基板上に配置した時、半
田の拡がりによる両外部端子電極2、3間の短絡が発生
しにくい。
【0051】図3は、本発明の他の実施例を示す外観斜
視図である。図4は積層セラミックコンデンサ30の第
1内部電極層32、第2内部電極層33の形状を示す平
面図である。
【0052】本実施例では、積層体31の同一側面を成
す一辺の両端に第1外部端子電極2’、第2外部端子電
極3が形成されている。
【0053】このような構造では、第1内部電極層32
及び第2内部電極層33が同一方向から外部端子電極
2、3が導出されることになる。即ち、異なる電位の2
つの外部端子電極2’、3が一辺の両端部分の角部に形
成されることになり、第1内部電極層32に流れる平面
的な電流方向は、第2内部電極層33と逆になり、その
電流の流れによって発生するインダクタンス成分が打ち
消し合うことになる。これより、高周波動作する回路で
使用される積層セラミックコンデンサとして、低インダ
クタンス化となるという作用効果もある。
【0054】なお、本発明は上記の実施の形態例に限定
されるものではなく、本発明の要旨を逸脱しない範囲内
での種々の変更や改良等は何ら差し支えない。
【0055】
【発明の効果】本発明によれば、第1内部電極層が、第
2内部電極層より大型化されており、かつ第1内部電極
層及び第2内部電極層より延出される延出導体膜は、積
層体の2つの角部から延出されることになり、この2つ
の角部から外部端子電極が形成される。
【0056】このため、内部電極層の印刷ずれや誘電体
層の積層ずれにより、結果として内部電極層が所定位置
からずれた場合も、2つの内部電極層が対向しあう面積
が変動しにくいため、静電容量のばらつきを防止でき
る。
【0057】また、積層体中に、両内部電極層が重なり
あう領域、その周囲に第1内部電極層のみが存在する領
域(延出導体膜のみが存在する領域)、全く内部電極層
が存在しない領域となるため、積層圧着した時の密度分
布のばらつきが緩和されることになり、耐熱衝撃性が向
上する。
【0058】また、外部端子電極が、積層体の角部に、
該角部を構成する2つの側面に跨がって三角柱の形状と
なるように形成されるため、プリント配線基板上に表面
実装を行うリフロー半田処理を行っても、半田溶融によ
る引力を2方向に分散することができる。これにより、
マンハッタン現象を完全に防止することができる。
【図面の簡単な説明】
【図1】本発明の積層セラミックコンデンサの外観斜視
図である。
【図2】本発明の積層セラミックコンデンサの内部電極
層の形状を説明する誘電体磁器層の概略平面図である。
【図3】本発明の積層セラミックコンデンサの他の実施
例を示す外観斜視図である。
【図4】本発明の積層セラミックコンデンサの内部電極
層の形状を説明する誘電体磁器層の概略平面図である。
【図5】従来の積層セラミックコンデンサの外観斜視図
である。
【図6】図5に示す積層セラミックコンデンサの内部電
極層の形状を説明する誘電体磁器層の概略平面図であ
る。
【図7】図5に示す積層セラミックコンデンサの別の内
部電極層の形状を説明する誘電体磁器層の概略平面図で
ある。
【図8】従来の積層セラミックコンデンサの表面実装時
に発生するマンハッタン現象を説明する概略図である。
【符号の説明】
10・・・・・・積層セラミックコンデンサ 1・・・・・・・積層体 12、32・・第1内部電極層 13、33・・第2内部電極層 2・・・・第1外部端子電極 3・・・・第2外部端子電極

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 概略矩形状の第1内部電極層を有する矩
    形状誘電体磁器層と、前記第1内部電極層よりも短い長
    辺及び短辺の概略矩形状の第2内部電極層を有する矩形
    状誘電体磁器層とを積層して積層体を形成するととも
    に、該積層体の異なる角部に前記第1、第2内部電極層
    の一部を延出させ、且つ前記第1内部電極層が延出する
    該積層体の角部に、該角部を構成する2つの側面に跨が
    るように第1外部端子電極を、前記第2内部電極層が延
    出する該積層体の角部に、該角部を構成する2つの側面
    に跨がるように第2外部端子電極を形成したことを特徴
    とする積層セラミックコンデンサ。
JP10182949A 1998-06-29 1998-06-29 積層セラミックコンデンサ Pending JP2000021677A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10182949A JP2000021677A (ja) 1998-06-29 1998-06-29 積層セラミックコンデンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10182949A JP2000021677A (ja) 1998-06-29 1998-06-29 積層セラミックコンデンサ

Publications (1)

Publication Number Publication Date
JP2000021677A true JP2000021677A (ja) 2000-01-21

Family

ID=16127181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10182949A Pending JP2000021677A (ja) 1998-06-29 1998-06-29 積層セラミックコンデンサ

Country Status (1)

Country Link
JP (1) JP2000021677A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200092A (ja) * 2008-02-19 2009-09-03 Taiyo Yuden Co Ltd 積層コンデンサ
US20140293501A1 (en) * 2013-04-02 2014-10-02 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same
JP2015207770A (ja) * 2008-09-26 2015-11-19 デクセリアルズ株式会社 静電容量素子及び共振回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200092A (ja) * 2008-02-19 2009-09-03 Taiyo Yuden Co Ltd 積層コンデンサ
JP2015207770A (ja) * 2008-09-26 2015-11-19 デクセリアルズ株式会社 静電容量素子及び共振回路
US20140293501A1 (en) * 2013-04-02 2014-10-02 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same
KR102061505B1 (ko) * 2013-04-02 2020-01-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법

Similar Documents

Publication Publication Date Title
US10418183B2 (en) Composite electronic component and resistor device
JP3440883B2 (ja) チップ型負特性サーミスタ
JP6696121B2 (ja) 複合電子部品および抵抗素子
JPH0897070A (ja) セラミックコンデンサ
JP2003022929A (ja) 積層セラミックコンデンサ
KR20140125111A (ko) 적층 세라믹 전자 부품, 그 제조 방법 및 그 실장 기판
JP2000340448A (ja) 積層セラミックコンデンサ
JP2000277382A (ja) 多連型積層セラミックコンデンサ及びその製造方法
JP2000106320A (ja) 積層セラミックコンデンサ
JP2000106322A (ja) 積層セラミックコンデンサ
US12002626B2 (en) Multi-layer ceramic electronic component, multi-layer ceramic electronic component mounting substrate, multi-layer ceramic electronic component package, and method of producing a multi-layer ceramic electronic component
JP2000021677A (ja) 積層セラミックコンデンサ
JPH09260196A (ja) 積層コンデンサ
JP2000049037A (ja) 積層セラミックコンデンサ
JP4646779B2 (ja) 積層コンデンサ、積層コンデンサの実装構造および積層コンデンサの製造方法
JP2001044059A (ja) 積層セラミックコンデンサ
JP2000164451A (ja) 積層セラミックコンデンサ
JP2000138127A (ja) 積層セラミックコンデンサ
JP2002343640A (ja) 積層セラミック型電子部品
US20220246346A1 (en) Multilayer coil component
US11705278B2 (en) Multi-layer ceramic electronic component, circuit board, and method of producing a multi-layer ceramic electronic component
JP2000049035A (ja) 積層セラミックコンデンサ
JPH11340073A (ja) 積層セラミックコンデンサ
JPH06251993A (ja) チップ型電子部品集合体
JP2000252165A (ja) 多連型積層セラミックコンデンサ