JP2000020736A - 描画装置及び描画方法 - Google Patents
描画装置及び描画方法Info
- Publication number
- JP2000020736A JP2000020736A JP19120898A JP19120898A JP2000020736A JP 2000020736 A JP2000020736 A JP 2000020736A JP 19120898 A JP19120898 A JP 19120898A JP 19120898 A JP19120898 A JP 19120898A JP 2000020736 A JP2000020736 A JP 2000020736A
- Authority
- JP
- Japan
- Prior art keywords
- coordinates
- circuit
- texture
- point
- coordinate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Image Generation (AREA)
- Editing Of Facsimile Originals (AREA)
Abstract
(57)【要約】
【課題】 CGにおけるテクスチャマッピング処理とビ
デオ復号化における動き補償処理を共通のハードウエア
で実現することを目的とする。 【解決手段】 DDA回路1、マッピング回路2、レベ
ル回路3、メモリアクセス回路4、四点補間回路6、お
よび二点補間回路7から構成される。テクスチャマッピ
ング用の回路にわずかの追加回路を付加することにより
動き補償処理を同一のハードウェアで行うことができる
ので大幅なハードウェアの削減ができる。
デオ復号化における動き補償処理を共通のハードウエア
で実現することを目的とする。 【解決手段】 DDA回路1、マッピング回路2、レベ
ル回路3、メモリアクセス回路4、四点補間回路6、お
よび二点補間回路7から構成される。テクスチャマッピ
ング用の回路にわずかの追加回路を付加することにより
動き補償処理を同一のハードウェアで行うことができる
ので大幅なハードウェアの削減ができる。
Description
【0001】
【発明の属する技術分野】コンピュータグラフィックス
で利用されるテクスチャマッピング処理と動画像の復号
化で使われる動き補償処理を共通のハードウェアで実現
する描画装置及び描画方法に関する。
で利用されるテクスチャマッピング処理と動画像の復号
化で使われる動き補償処理を共通のハードウェアで実現
する描画装置及び描画方法に関する。
【0002】
【従来の技術】近年マルチメディア信号処理の分野は目
覚ましい発展を遂げており、多大な開発資源が投入され
ている。その中でもコンピュータグラフィックスではテ
クスチャマッピングのアルゴリズムを利用した高品質の
画像生成を行うハードウェアが多く提案されている。ま
た動画像処理の中では時間軸上での画像の類似性を利用
した圧縮符号化のために動き補償回路が用いられる。ま
たコンピュータグラフィックスや動画像を用いた画像生
成を同じスクリーン上で実現させるという要求が高まっ
ている。
覚ましい発展を遂げており、多大な開発資源が投入され
ている。その中でもコンピュータグラフィックスではテ
クスチャマッピングのアルゴリズムを利用した高品質の
画像生成を行うハードウェアが多く提案されている。ま
た動画像処理の中では時間軸上での画像の類似性を利用
した圧縮符号化のために動き補償回路が用いられる。ま
たコンピュータグラフィックスや動画像を用いた画像生
成を同じスクリーン上で実現させるという要求が高まっ
ている。
【0003】以下に従来のテクスチャマッピングと動き
補償を行う装置について説明する。図20は従来の描画
装置の構成を示すブロック図である。図20において8
1はテクスチャマッピング回路であってテクスチャマッ
ピングを行うためのハードウェア、82は動き補償回路
であって動き補償を行うためのハードウェアである。
補償を行う装置について説明する。図20は従来の描画
装置の構成を示すブロック図である。図20において8
1はテクスチャマッピング回路であってテクスチャマッ
ピングを行うためのハードウェア、82は動き補償回路
であって動き補償を行うためのハードウェアである。
【0004】更に上記のように構成された従来の描画装
置について動作の説明をする。図20の従来の描画装置
でテクスチャマッピング処理を行う場合、テクスチャマ
ッピング回路81に3頂点のスクリーン座標とテクスチ
ャ座標が入力され、3頂点によってスクリーン座標上で
定義される三角形に含まれるピクセルの値を順次出力す
る。
置について動作の説明をする。図20の従来の描画装置
でテクスチャマッピング処理を行う場合、テクスチャマ
ッピング回路81に3頂点のスクリーン座標とテクスチ
ャ座標が入力され、3頂点によってスクリーン座標上で
定義される三角形に含まれるピクセルの値を順次出力す
る。
【0005】次に動き補償を行う場合には、スクリーン
座標上の左上の点と動きベクトル、及び予測誤差が入力
され、動きベクトルによって示されたテクスチャ座標上
に予測誤差が加算され、ピクセル値を順次出力する。
座標上の左上の点と動きベクトル、及び予測誤差が入力
され、動きベクトルによって示されたテクスチャ座標上
に予測誤差が加算され、ピクセル値を順次出力する。
【0006】
【発明が解決しようとする課題】しかしながら、上述の
ブロック図で示したハードウェアとその画像処理におい
て、テクスチャマッピングのアルゴリズムはメモリアク
セスと簡単な計算を行うサイクルを大量に行う処理であ
り、アルゴリズムの専用ハードウェア化により効率の良
い処理を行うことが可能である。また動き補償について
も同様に専用ハードウェア化の効果が大きな処理であ
る。
ブロック図で示したハードウェアとその画像処理におい
て、テクスチャマッピングのアルゴリズムはメモリアク
セスと簡単な計算を行うサイクルを大量に行う処理であ
り、アルゴリズムの専用ハードウェア化により効率の良
い処理を行うことが可能である。また動き補償について
も同様に専用ハードウェア化の効果が大きな処理であ
る。
【0007】しかし、コンピュータグラフィックスによ
る画像とピクセルベースの動画像を同時に画面上に表示
する場合には従来の方法ではそれぞれの処理に特化した
ハードウェアを準備する必要があり、更に表示する画像
の内容によっては一方の回路が全く使われず他方の回路
は性能が足りないと言う事態を引き起こす可能性を持つ
という問題点を有していた。
る画像とピクセルベースの動画像を同時に画面上に表示
する場合には従来の方法ではそれぞれの処理に特化した
ハードウェアを準備する必要があり、更に表示する画像
の内容によっては一方の回路が全く使われず他方の回路
は性能が足りないと言う事態を引き起こす可能性を持つ
という問題点を有していた。
【0008】特に、今後の画像情報処理の増加に伴っ
て、コンピュータグラフィックス、画像、静止画ならび
に動画を問わず処理することが求められる。しかも、コ
ンピュータビットマップ展開処理と動画圧縮処理とを一
度に済ますことができ、さらに処理の共通部分をハード
ウェアで共用し、ソフトウェアの負担の軽減と処理の高
速化が求められていた。
て、コンピュータグラフィックス、画像、静止画ならび
に動画を問わず処理することが求められる。しかも、コ
ンピュータビットマップ展開処理と動画圧縮処理とを一
度に済ますことができ、さらに処理の共通部分をハード
ウェアで共用し、ソフトウェアの負担の軽減と処理の高
速化が求められていた。
【0009】本発明はテクスチャマッピング処理の回路
に単純な回路を付加することで、動き補償処理も行うこ
とができ、ハードウェア量を大幅に削減し、また表示す
る画像の内容によってハードウェアの使用効率が低下す
ることのない描画装置及び描画方法を提供することを目
的とする。
に単純な回路を付加することで、動き補償処理も行うこ
とができ、ハードウェア量を大幅に削減し、また表示す
る画像の内容によってハードウェアの使用効率が低下す
ることのない描画装置及び描画方法を提供することを目
的とする。
【0010】
【課題を解決するための手段】上記課題を解決するため
本発明は、テクスチャマッピングと動き補償の両方の処
理が可能な描画装置及び描画方法であって、3点のスク
リーン座標と対応するテクスチャ座標または特定ピクセ
ル数のブロックの左上の座標と動きベクトルを入力する
入力ステップと、スクリーン座標の単位ベクトルのテク
スチャ座標上への写像を求める写像ステップと、写像を
基にミップマップのレベルを求めるレベルステップと、
スクリーン上の値を求めるべき点を計算するスクリーン
座標ステップと、写像を基に値を求めるべき点に対応す
るテクスチャ座標を計算するテクスチャ座標ステップ
と、テクスチャ座標に対応するメモリアドレスを生成し
メモリからデータを取得するメモリアクセスステップ
と、データに対してテクスチャ座標の小数成分または動
きベクトルの小数部分によりバイリニア補間を行うバイ
リニアステップと、更にレベルの小数部分によりリニア
補間または予測誤差との加算を行うリニア補間ステップ
と、入力された3点でスクリーン座標上に定義される三
角形に含まれる全ての点、または入力されたブロックの
左上の点で定義される特定ピクセル数のブロックに含ま
れる全ての点、に対してスクリーン座標ステップ、テク
スチャ座標ステップ、メモリアクセスステップ、バイリ
ニアステップ、及びリニア補間ステップを繰り返す構成
を備えた描画装置及び描画方法である。
本発明は、テクスチャマッピングと動き補償の両方の処
理が可能な描画装置及び描画方法であって、3点のスク
リーン座標と対応するテクスチャ座標または特定ピクセ
ル数のブロックの左上の座標と動きベクトルを入力する
入力ステップと、スクリーン座標の単位ベクトルのテク
スチャ座標上への写像を求める写像ステップと、写像を
基にミップマップのレベルを求めるレベルステップと、
スクリーン上の値を求めるべき点を計算するスクリーン
座標ステップと、写像を基に値を求めるべき点に対応す
るテクスチャ座標を計算するテクスチャ座標ステップ
と、テクスチャ座標に対応するメモリアドレスを生成し
メモリからデータを取得するメモリアクセスステップ
と、データに対してテクスチャ座標の小数成分または動
きベクトルの小数部分によりバイリニア補間を行うバイ
リニアステップと、更にレベルの小数部分によりリニア
補間または予測誤差との加算を行うリニア補間ステップ
と、入力された3点でスクリーン座標上に定義される三
角形に含まれる全ての点、または入力されたブロックの
左上の点で定義される特定ピクセル数のブロックに含ま
れる全ての点、に対してスクリーン座標ステップ、テク
スチャ座標ステップ、メモリアクセスステップ、バイリ
ニアステップ、及びリニア補間ステップを繰り返す構成
を備えた描画装置及び描画方法である。
【0011】これによりテクスチャマッピングと動き補
償の処理を同一のハードウェアで処理することによりハ
ードウェア量の削減とテクスチャマッピングを行うデー
タと動き補償を行うデータが任意の比率で与えられた場
合でも効率よく処理を行うことができる描画装置及び描
画方法が得られる。
償の処理を同一のハードウェアで処理することによりハ
ードウェア量の削減とテクスチャマッピングを行うデー
タと動き補償を行うデータが任意の比率で与えられた場
合でも効率よく処理を行うことができる描画装置及び描
画方法が得られる。
【0012】
【発明の実施の形態】本発明の請求項1に記載の発明
は、モード信号入力によりテクスチャマッピング処理機
能と動き補償処理の機能とを選択する機能と、3頂点の
スクリーン座標入力からその3頂点によって定義される
三角形内部のピクセルの座標を順次出力する機能と、1
頂点のスクリーン座標入力からその点を起点(左上)と
する特定のピクセル数の正方形に囲まれるピクセルの座
標を順次出力する機能とを有するDDA回路と、3頂点
のテクスチャ座標入力から三角形に含まれるピクセルの
スクリーン座標に対応する3頂点のテクスチャ座標との
関係を求める機能と、スクリーン座標に対応する3頂点
のテクスチャ座標との関係からそれぞれのスクリーン座
標に対応するテクスチャ座標を出力する機能と、起点か
らのベクトル入力から参照画像内のテクスチャ座標との
関係を求める機能を備えるマッピング回路と、マッピン
グ回路から出力されるテクスチャ座標からメモリをアク
セスするためのアドレスを生成し、メモリからテクスチ
ャ座標で表される点を含む近傍4点のピクセル値を取得
する機能を有するメモリアクセス回路と、近傍4点のピ
クセル値に対してテクスチャ座標の小数成分または動き
ベクトルの小数成分により補間した値を出力する四点補
間回路と、マッピング回路から出力されるスクリーン座
標とテクスチャ座標の関係に従って参照画像メモリの領
域を選択するためのレベル値を求めるレベル回路と、相
異なる参照画像メモリの領域から得られた2点のピクセ
ルデータの値をレベル回路で求められるレベル値に従っ
て補間した値を出力する機能と、四点補間回路から出力
される値に予測誤差を加算する機能とを有する二点補間
回路と、を有することとしたものである。
は、モード信号入力によりテクスチャマッピング処理機
能と動き補償処理の機能とを選択する機能と、3頂点の
スクリーン座標入力からその3頂点によって定義される
三角形内部のピクセルの座標を順次出力する機能と、1
頂点のスクリーン座標入力からその点を起点(左上)と
する特定のピクセル数の正方形に囲まれるピクセルの座
標を順次出力する機能とを有するDDA回路と、3頂点
のテクスチャ座標入力から三角形に含まれるピクセルの
スクリーン座標に対応する3頂点のテクスチャ座標との
関係を求める機能と、スクリーン座標に対応する3頂点
のテクスチャ座標との関係からそれぞれのスクリーン座
標に対応するテクスチャ座標を出力する機能と、起点か
らのベクトル入力から参照画像内のテクスチャ座標との
関係を求める機能を備えるマッピング回路と、マッピン
グ回路から出力されるテクスチャ座標からメモリをアク
セスするためのアドレスを生成し、メモリからテクスチ
ャ座標で表される点を含む近傍4点のピクセル値を取得
する機能を有するメモリアクセス回路と、近傍4点のピ
クセル値に対してテクスチャ座標の小数成分または動き
ベクトルの小数成分により補間した値を出力する四点補
間回路と、マッピング回路から出力されるスクリーン座
標とテクスチャ座標の関係に従って参照画像メモリの領
域を選択するためのレベル値を求めるレベル回路と、相
異なる参照画像メモリの領域から得られた2点のピクセ
ルデータの値をレベル回路で求められるレベル値に従っ
て補間した値を出力する機能と、四点補間回路から出力
される値に予測誤差を加算する機能とを有する二点補間
回路と、を有することとしたものである。
【0013】テクスチャマッピングと動き補償の処理を
同一のハードウェアで処理することによりハードウェア
量の削減と表示する内容によらず効率よく処理を行うこ
とができるという作用を有する。
同一のハードウェアで処理することによりハードウェア
量の削減と表示する内容によらず効率よく処理を行うこ
とができるという作用を有する。
【0014】請求項2に記載の発明は、請求項1に記載
の描画装置において、DDA回路は、画面の左端の辺を
たどる左辺カウンタと、画面の右端をたどる右辺カウン
タと、左辺カウンタで生成される座標と右辺カウンタで
生成される座標で挟まれた同一のy座標を持つ点の座標
を生成する補間カウンタを有し、各行(同一y座標の
点)を左から右へと上の行から下の行へと3頂点で囲ま
れた三角形の内部の点の座標を出力するモードと与えら
れた1頂点を起点とする特定のピクセル数の正方形の内
部の点を起点から各行を左から右へと上の行から下の行
へとピクセル座標を順次出力するモードを備えることと
したものである。
の描画装置において、DDA回路は、画面の左端の辺を
たどる左辺カウンタと、画面の右端をたどる右辺カウン
タと、左辺カウンタで生成される座標と右辺カウンタで
生成される座標で挟まれた同一のy座標を持つ点の座標
を生成する補間カウンタを有し、各行(同一y座標の
点)を左から右へと上の行から下の行へと3頂点で囲ま
れた三角形の内部の点の座標を出力するモードと与えら
れた1頂点を起点とする特定のピクセル数の正方形の内
部の点を起点から各行を左から右へと上の行から下の行
へとピクセル座標を順次出力するモードを備えることと
したものである。
【0015】描画の対象となるスクリーン座標の生成を
行う作業をモードの切り替えによりテクスチャマッピン
グにおいても動き補償においても入力の違いだけで同一
の回路を用いて行うという作用を有する。
行う作業をモードの切り替えによりテクスチャマッピン
グにおいても動き補償においても入力の違いだけで同一
の回路を用いて行うという作用を有する。
【0016】請求項3に記載の発明は、請求項1に記載
の発明において、マッピング回路はスクリーン座標上の
x軸方向の長さ1の単位ベクトルに対応するテクスチャ
座標上のベクトルdt/dxを求めるdt/dx回路
と、スクリーン座標上のy軸方向の長さ1の単位ベクト
ルに対応するテクスチャ座標上のベクトルdt/dyを
求めるdt/dy回路と、dt/dx回路およびdt/
dy回路の出力を適宜初期値に加算する座標加算器と、
モード信号の変更によりdt/dxおよびdt/dyを
それぞれ1として動作を行う機能を備えることとしたも
のである。
の発明において、マッピング回路はスクリーン座標上の
x軸方向の長さ1の単位ベクトルに対応するテクスチャ
座標上のベクトルdt/dxを求めるdt/dx回路
と、スクリーン座標上のy軸方向の長さ1の単位ベクト
ルに対応するテクスチャ座標上のベクトルdt/dyを
求めるdt/dy回路と、dt/dx回路およびdt/
dy回路の出力を適宜初期値に加算する座標加算器と、
モード信号の変更によりdt/dxおよびdt/dyを
それぞれ1として動作を行う機能を備えることとしたも
のである。
【0017】テクスチャマッピングと動き補償の処理に
おいて共に必要となる参照画像のピクセルを選択する処
理が入力の違いにより同一の回路を用いて行われるとい
う作用を有する。
おいて共に必要となる参照画像のピクセルを選択する処
理が入力の違いにより同一の回路を用いて行われるとい
う作用を有する。
【0018】請求項4に記載の発明は、請求項1に記載
の発明において、メモリアクセス回路はテクスチャの横
サイズを保持するWレジスタと、乗算器と加算器を有
し、Wレジスタに保持された値と入力されるx座標、y
座標およびレベルの値に従って外部メモリをアクセスす
るアドレスを生成し対応するデータを取得することとし
たものである。
の発明において、メモリアクセス回路はテクスチャの横
サイズを保持するWレジスタと、乗算器と加算器を有
し、Wレジスタに保持された値と入力されるx座標、y
座標およびレベルの値に従って外部メモリをアクセスす
るアドレスを生成し対応するデータを取得することとし
たものである。
【0019】テクスチャマッピングと動き補償の処理に
おいてレベル入力の有無に従って全く同様の回路でこれ
らの処理のためのメモリアクセスが行われるという作用
を有する。
おいてレベル入力の有無に従って全く同様の回路でこれ
らの処理のためのメモリアクセスが行われるという作用
を有する。
【0020】請求項5に記載の発明は、請求項1に記載
の発明において、四点補間回路は3つの選択・加算回路
とシフト回路を有し、入力されるx座標およびy座標の
整数部分と小数部分の値に従ってセレクタ回路により選
択された値を出力することで同一の回路でこれらの処理
のための計算が行われるという作用を有する。
の発明において、四点補間回路は3つの選択・加算回路
とシフト回路を有し、入力されるx座標およびy座標の
整数部分と小数部分の値に従ってセレクタ回路により選
択された値を出力することで同一の回路でこれらの処理
のための計算が行われるという作用を有する。
【0021】請求項6に記載の発明は、請求項1に記載
の発明において、二点補間回路は加算器とシフト回路と
を有し、外部からの入力値と四点補間回路からの入力値
を加算する機能と、四点補間回路からの連続する2つの
入力の平均を計算する機能を有することとしたものであ
り、テクスチャマッピングと動き補償の処理において加
算結果をシフトして出力するかどうかを選択できること
により、これらの処理のための計算が同一の回路でおこ
なわれるという作用を有する。
の発明において、二点補間回路は加算器とシフト回路と
を有し、外部からの入力値と四点補間回路からの入力値
を加算する機能と、四点補間回路からの連続する2つの
入力の平均を計算する機能を有することとしたものであ
り、テクスチャマッピングと動き補償の処理において加
算結果をシフトして出力するかどうかを選択できること
により、これらの処理のための計算が同一の回路でおこ
なわれるという作用を有する。
【0022】請求項7に記載の発明は、請求項1に記載
の発明において、二点補間回路は2つの加算器とシフト
回路とを有し、四点補間回路からの連続する2つの入力
の平均値を計算する機能と、外部からの入力値と平均値
を加算する機能を有することとしたものであり、テクス
チャマッピングと双方向からの動き補償の処理において
同一の回路で計算が行われるという作用を有することを
特徴とする。
の発明において、二点補間回路は2つの加算器とシフト
回路とを有し、四点補間回路からの連続する2つの入力
の平均値を計算する機能と、外部からの入力値と平均値
を加算する機能を有することとしたものであり、テクス
チャマッピングと双方向からの動き補償の処理において
同一の回路で計算が行われるという作用を有することを
特徴とする。
【0023】請求項8に記載の発明は、請求項1に記載
の発明において、レベル回路はdt/dx=(xu,x
v)、dt/dy=(yu,yv)の各加算器の結果を
入力とし、xuとyuを加算するu加算器と、xv加算
器の出力とyv加算器の出力を加算するv加算器と、u
加算器とv加算器の出力を比較する比較器と、比較器の
出力によりu+v/2またはu/2+vを計算する幅近
似器と、幅近似器の出力の最大有意ビットの位置を求め
る最大ビット検出器を備え、最大ビット検出器の出力と
最大有意ビットの隣の有意ビットを出力する機能を有す
ることとしたものである。
の発明において、レベル回路はdt/dx=(xu,x
v)、dt/dy=(yu,yv)の各加算器の結果を
入力とし、xuとyuを加算するu加算器と、xv加算
器の出力とyv加算器の出力を加算するv加算器と、u
加算器とv加算器の出力を比較する比較器と、比較器の
出力によりu+v/2またはu/2+vを計算する幅近
似器と、幅近似器の出力の最大有意ビットの位置を求め
る最大ビット検出器を備え、最大ビット検出器の出力と
最大有意ビットの隣の有意ビットを出力する機能を有す
ることとしたものである。
【0024】テクスチャマッピングで必要となるレベル
の算出を単純な計算で効率の良い値が算出されるという
作用を有する。
の算出を単純な計算で効率の良い値が算出されるという
作用を有する。
【0025】請求項9は、特定のピクセル数は2のべき
乗に構成され、特に、8、16、32、64または12
8のピクセル数に構成されることを特徴とする請求項1
または請求項2に記載の描画装置である。ハードウェア
構成に好適なピクセル数に設定することができる。
乗に構成され、特に、8、16、32、64または12
8のピクセル数に構成されることを特徴とする請求項1
または請求項2に記載の描画装置である。ハードウェア
構成に好適なピクセル数に設定することができる。
【0026】請求項10に記載の発明は、テクスチャマ
ッピングと動き補償の両方の処理が可能な画像生成方法
であって、3点のスクリーン座標と対応するテクスチャ
座標または特定のピクセル数のブロックの左上の座標と
動きベクトルを入力する入力ステップと、スクリーン座
標の単位ベクトルのテクスチャ座標上への写像を求める
写像ステップと、写像を基にミップマップのレベルを求
めるレベルステップと、スクリーン座標上の値を求める
べき点を計算するスクリーン座標ステップと、写像を基
に値を求めるべき点に対応するテクスチャ座標を計算す
るテクスチャ座標ステップと、テクスチャ座標に対応す
るメモリアドレスを生成しメモリからデータを取得する
メモリアクセスステップと、データに対してテクスチャ
座標の小数成分または動きベクトルの小数部分によりバ
イリニア補間を行うバイリニアステップと、更にレベル
の小数部分によりリニア補間または予測誤差との加算を
行うリニア補間ステップと、入力された3点でスクリー
ン座標上に定義される三角形に含まれる全ての点、また
は入力されたブロックの左上の点で定義される特定のピ
クセル数のブロックに含まれる全ての点、に対してスク
リーン座標ステップ、テクスチャ座標ステップ、メモリ
アクセスステップ、バイリニアステップ、及びリニア補
間ステップを繰り返すこととしたものである。
ッピングと動き補償の両方の処理が可能な画像生成方法
であって、3点のスクリーン座標と対応するテクスチャ
座標または特定のピクセル数のブロックの左上の座標と
動きベクトルを入力する入力ステップと、スクリーン座
標の単位ベクトルのテクスチャ座標上への写像を求める
写像ステップと、写像を基にミップマップのレベルを求
めるレベルステップと、スクリーン座標上の値を求める
べき点を計算するスクリーン座標ステップと、写像を基
に値を求めるべき点に対応するテクスチャ座標を計算す
るテクスチャ座標ステップと、テクスチャ座標に対応す
るメモリアドレスを生成しメモリからデータを取得する
メモリアクセスステップと、データに対してテクスチャ
座標の小数成分または動きベクトルの小数部分によりバ
イリニア補間を行うバイリニアステップと、更にレベル
の小数部分によりリニア補間または予測誤差との加算を
行うリニア補間ステップと、入力された3点でスクリー
ン座標上に定義される三角形に含まれる全ての点、また
は入力されたブロックの左上の点で定義される特定のピ
クセル数のブロックに含まれる全ての点、に対してスク
リーン座標ステップ、テクスチャ座標ステップ、メモリ
アクセスステップ、バイリニアステップ、及びリニア補
間ステップを繰り返すこととしたものである。
【0027】テクスチャマッピングと動き補償の処理を
同一のハードウェアで処理することによりハードウェア
量の削減とテクスチャマッピングを行うデータと動き補
償を行うデータが任意の比率で与えられた場合でも効率
よく処理を行うことができるという作用を有する。
同一のハードウェアで処理することによりハードウェア
量の削減とテクスチャマッピングを行うデータと動き補
償を行うデータが任意の比率で与えられた場合でも効率
よく処理を行うことができるという作用を有する。
【0028】請求項11に記載の発明は、リニア補間ス
テップでテクスチャマッピング及び動き補償の両方にお
いて2点間の補間を行い、更に動き補償の場合には予測
誤差を加算するステップを行うとしたものであり、テク
スチャマッピングと双方向の動き補償の処理を同一のハ
ードウェアで処理することによりハードウェア量の削減
と表示する内容によらず効率よく処理を行うことができ
るという作用を有する。
テップでテクスチャマッピング及び動き補償の両方にお
いて2点間の補間を行い、更に動き補償の場合には予測
誤差を加算するステップを行うとしたものであり、テク
スチャマッピングと双方向の動き補償の処理を同一のハ
ードウェアで処理することによりハードウェア量の削減
と表示する内容によらず効率よく処理を行うことができ
るという作用を有する。
【0029】請求項12は、特定のピクセル数は2のべ
き乗に構成、特に、8、16、32、64または128
のピクセル数に構成されることを特徴とする請求項10
記載の描画方法である。ハードウェア構成に好適なピク
セル数に設定することができる。
き乗に構成、特に、8、16、32、64または128
のピクセル数に構成されることを特徴とする請求項10
記載の描画方法である。ハードウェア構成に好適なピク
セル数に設定することができる。
【0030】以下、本発明の実施の形態について、図1
から図19を用いて説明する。 (実施の形態1)図1は本発明の実施の形態1による描
画装置を示すブロック図である。図1において、1はD
DA回路、2はマッピング回路、3はレベル回路、4は
メモリアクセス回路、5はメモリ、6は四点補間回路、
7は二点補間回路である。また、メモリ5にはプログラ
ム、データおよび計算に必要な一時格納データ並びに、
参照画像のデータが格納される。
から図19を用いて説明する。 (実施の形態1)図1は本発明の実施の形態1による描
画装置を示すブロック図である。図1において、1はD
DA回路、2はマッピング回路、3はレベル回路、4は
メモリアクセス回路、5はメモリ、6は四点補間回路、
7は二点補間回路である。また、メモリ5にはプログラ
ム、データおよび計算に必要な一時格納データ並びに、
参照画像のデータが格納される。
【0031】ここで、本願発明を応用するテクスチャマ
ッピング処理において、衆知のミップマップ法を用いる
ことを前提として、参照画像のデータも格納する。衆知
のようにミップマップ法とは、二次元の画像情報を三次
元に活用するための一手法であって、二次元の画像情報
を三次元に表現する過程で複数の尺度(例えば、1/
2,1/4,・・・等)の画像情報を必要とするから、
これ等の画像情報を予め用意しておくために参照画像が
用いられる。さらに、これ等の尺度を適切に選択するた
めにレベル回路3による画像情報の調整を行う。こうし
て、全体としてリアリティのあるなめらかな三次元情報
を得ようとするものである。なお以上のミップマップ法
をさらに詳述することは、本発明の主題ではないので詳
細を割愛する。
ッピング処理において、衆知のミップマップ法を用いる
ことを前提として、参照画像のデータも格納する。衆知
のようにミップマップ法とは、二次元の画像情報を三次
元に活用するための一手法であって、二次元の画像情報
を三次元に表現する過程で複数の尺度(例えば、1/
2,1/4,・・・等)の画像情報を必要とするから、
これ等の画像情報を予め用意しておくために参照画像が
用いられる。さらに、これ等の尺度を適切に選択するた
めにレベル回路3による画像情報の調整を行う。こうし
て、全体としてリアリティのあるなめらかな三次元情報
を得ようとするものである。なお以上のミップマップ法
をさらに詳述することは、本発明の主題ではないので詳
細を割愛する。
【0032】以上のように構成された描画装置につい
て、機能等を説明する。DDA回路1は3点のスクリー
ン座標を入力としその3点で定義される三角形に含まれ
る点のスクリーン座標を順次出力する機能と、1点のス
クリーン座標を入力とし、その点を左上端の点とする8
×8ピクセルの正方形ブロックに含まれる点のスクリー
ン座標を供給する機能を有する。マッピング回路2は3
点のスクリーン座標とテクスチャ座標からスクリーン座
標上のx軸方向とy軸方向の単位ベクトルのテクスチャ
座標上への写像を計算し、DDA回路1から供給される
スクリーン座標に対応するテクスチャ座標を出力する機
能と、の写像をレベル回路3に対して供給する機能と、
入力される動きベクトルを参照してDDA回路1から供
給されるスクリーン座標に対応するテクスチャ座標を供
給する機能を有する。レベル回路3はマッピング回路2
から供給される写像からメモリ5に格納されているミッ
プマップに対するレベルを出力する機能を有する。メモ
リアクセス回路4はマッピング回路2から供給されるテ
クスチャ座標とレベル回路3から供給されるレベルによ
りメモリ5に格納されているミップマップの所定の座標
にある点の近傍の4点の値を読み出す機能と、メモリ5
に格納されている1枚の参照画像の所定の位置から近傍
の4点の値を読み出す機能を有する。四点補間回路6は
メモリアクセス回路4によって供給される4つのデータ
とマッピング回路2により供給される座標の小数部分を
入力として、4つのデータとそれぞれの隣接するデータ
の中間値を座標の小数部分に従って選択し出力する機能
を有する。二点補間回路7は四点補間回路6から供給さ
れる2つの中間値を含む値を入力とし、レベル回路3か
ら供給されるレベルの端数に従って2つの中間値を含む
値の補間された値を出力する機能と、中間値を含む値と
別途入力される予測誤差と加算する機能を有する。
て、機能等を説明する。DDA回路1は3点のスクリー
ン座標を入力としその3点で定義される三角形に含まれ
る点のスクリーン座標を順次出力する機能と、1点のス
クリーン座標を入力とし、その点を左上端の点とする8
×8ピクセルの正方形ブロックに含まれる点のスクリー
ン座標を供給する機能を有する。マッピング回路2は3
点のスクリーン座標とテクスチャ座標からスクリーン座
標上のx軸方向とy軸方向の単位ベクトルのテクスチャ
座標上への写像を計算し、DDA回路1から供給される
スクリーン座標に対応するテクスチャ座標を出力する機
能と、の写像をレベル回路3に対して供給する機能と、
入力される動きベクトルを参照してDDA回路1から供
給されるスクリーン座標に対応するテクスチャ座標を供
給する機能を有する。レベル回路3はマッピング回路2
から供給される写像からメモリ5に格納されているミッ
プマップに対するレベルを出力する機能を有する。メモ
リアクセス回路4はマッピング回路2から供給されるテ
クスチャ座標とレベル回路3から供給されるレベルによ
りメモリ5に格納されているミップマップの所定の座標
にある点の近傍の4点の値を読み出す機能と、メモリ5
に格納されている1枚の参照画像の所定の位置から近傍
の4点の値を読み出す機能を有する。四点補間回路6は
メモリアクセス回路4によって供給される4つのデータ
とマッピング回路2により供給される座標の小数部分を
入力として、4つのデータとそれぞれの隣接するデータ
の中間値を座標の小数部分に従って選択し出力する機能
を有する。二点補間回路7は四点補間回路6から供給さ
れる2つの中間値を含む値を入力とし、レベル回路3か
ら供給されるレベルの端数に従って2つの中間値を含む
値の補間された値を出力する機能と、中間値を含む値と
別途入力される予測誤差と加算する機能を有する。
【0033】ここで、前述のピクセルとは、画面を構成
する点であり、ディスプレイ装置が表示する画像の最小
単位である。この各ピクセルは画面の左上を基準点とす
る座標値を与えられており、この座標により全てのピク
セルの位置が特定される。この座標をピクセル座標と呼
ぶ。また各ピクセルはその固有の色を表現するための値
を割り当てられており、この値はメモリ上で複数のビッ
トにより表現されている。本文ではピクセルの色を表現
するデータの一部あるいは全てをさしてピクセルの値と
呼ぶものとする。特にピクセル数が2のべき乗に構成さ
れていると、ハードウェア、ソフトウェアともに処理が
好都合となる。特にハード構成上、8、16、32、6
4または128に構成されることが好適である。
する点であり、ディスプレイ装置が表示する画像の最小
単位である。この各ピクセルは画面の左上を基準点とす
る座標値を与えられており、この座標により全てのピク
セルの位置が特定される。この座標をピクセル座標と呼
ぶ。また各ピクセルはその固有の色を表現するための値
を割り当てられており、この値はメモリ上で複数のビッ
トにより表現されている。本文ではピクセルの色を表現
するデータの一部あるいは全てをさしてピクセルの値と
呼ぶものとする。特にピクセル数が2のべき乗に構成さ
れていると、ハードウェア、ソフトウェアともに処理が
好都合となる。特にハード構成上、8、16、32、6
4または128に構成されることが好適である。
【0034】次に、本実施の形態による描画装置につい
て、その動作を図2を用いて説明する。図2は図1の描
画装置によるテクスチャマッピング処理を行う場合のフ
ローチャートである。図2において、先ずDDA回路1
に3点のスクリーン座標が入力され、同時にマッピング
回路2に対して3点のスクリーン座標とそれに対応する
3点のテクスチャ座標が入力される(S1:入力ステッ
プ)。マッピング回路2では3点のスクリーン座標とそ
れに対応する3点のテクスチャ座標を基にスクリーン座
標上での単位ベクトル(1,0)、(0,1)のテクス
チャ座標上ので写像(du/dx,dv/dx)、(d
u/dy,dv/dy)を計算する(S2:写像ステッ
プ)。同時にレベル回路3ではマッピング回路2で生成
された写像を基にミップマップのなかの画像を選択する
ためのレベルを計算する(S3:レベルステップ)。
て、その動作を図2を用いて説明する。図2は図1の描
画装置によるテクスチャマッピング処理を行う場合のフ
ローチャートである。図2において、先ずDDA回路1
に3点のスクリーン座標が入力され、同時にマッピング
回路2に対して3点のスクリーン座標とそれに対応する
3点のテクスチャ座標が入力される(S1:入力ステッ
プ)。マッピング回路2では3点のスクリーン座標とそ
れに対応する3点のテクスチャ座標を基にスクリーン座
標上での単位ベクトル(1,0)、(0,1)のテクス
チャ座標上ので写像(du/dx,dv/dx)、(d
u/dy,dv/dy)を計算する(S2:写像ステッ
プ)。同時にレベル回路3ではマッピング回路2で生成
された写像を基にミップマップのなかの画像を選択する
ためのレベルを計算する(S3:レベルステップ)。
【0035】次に、DDA回路1では値(色)を求める
ピクセルの座標を計算し順次マッピング回路2に供給す
る(S4:スクリーン座標ステップ)。次にマッピング
回路2に順次入力されるスクリーン座標との写像を基に
順次入力されるスクリーン座標に対応するテクスチャ座
標を計算する(S5:テクスチャ座標ステップ)。メモ
リアクセス回路4ではマッピング回路2から出力される
座標とレベル回路3から出力されるレベルを基にアドレ
スを生成し、メモリ5をアクセスして、指定されたレベ
ルの座標の近傍4点のピクセル値と更に下のレベルでの
近傍4点のピクセル値をデータとして取得する(S6:
メモリアクセスステップ)。
ピクセルの座標を計算し順次マッピング回路2に供給す
る(S4:スクリーン座標ステップ)。次にマッピング
回路2に順次入力されるスクリーン座標との写像を基に
順次入力されるスクリーン座標に対応するテクスチャ座
標を計算する(S5:テクスチャ座標ステップ)。メモ
リアクセス回路4ではマッピング回路2から出力される
座標とレベル回路3から出力されるレベルを基にアドレ
スを生成し、メモリ5をアクセスして、指定されたレベ
ルの座標の近傍4点のピクセル値と更に下のレベルでの
近傍4点のピクセル値をデータとして取得する(S6:
メモリアクセスステップ)。
【0036】次に、2組の近傍4点のピクセル値は四点
補間回路6で座標の小数成分を基にそれぞれバイリニア
補間を施される(S7:バイリニアステップ)。更に二
点補間回路7で2つの補間値がレベルの小数成分を基に
補間され(S8:リニア補間ステップ)、スクリーンピ
クセル値として出力される。S4からS8までのステッ
プを3点のスクリーン座標で定義される三角形に含まれ
るピクセル全てに対して出力がなされるまで繰り返され
る(S9)。
補間回路6で座標の小数成分を基にそれぞれバイリニア
補間を施される(S7:バイリニアステップ)。更に二
点補間回路7で2つの補間値がレベルの小数成分を基に
補間され(S8:リニア補間ステップ)、スクリーンピ
クセル値として出力される。S4からS8までのステッ
プを3点のスクリーン座標で定義される三角形に含まれ
るピクセル全てに対して出力がなされるまで繰り返され
る(S9)。
【0037】図3は図1の描画装置による動き補償を行
う場合のフローチャートである。図3において、先ずD
DA回路1に対して描画する8×8ピクセルブロックの
左上のピクセルを示す座標が入力され、同時にマッピン
グ回路2には同じ左上の点の座標とそのブロックが参照
する参照画面の位置を示す動きベクトルが入力される
(S11:入力ステップ)。スクリーン座標上での単位
ベクトル(1,0)、(0,1)のテクスチャ座標上で
の写像(1,0)、(0,1)を設定する(S12:写
像ステップ)。DDA回路1は左上から右に向かって順
にスクリーン座標を出力し、右端まで出力した後更に下
の段の左から繰り返すという順序でスクリーン座標を出
力する(S13:スクリーン座標ステップ)。マッピン
グ回路2では動きベクトルを基にDDA回路1から順次
入力されるスクリーン座標に対応する参照画像のテクス
チャ座標を出力する(S14:テクスチャ座標ステッ
プ)。
う場合のフローチャートである。図3において、先ずD
DA回路1に対して描画する8×8ピクセルブロックの
左上のピクセルを示す座標が入力され、同時にマッピン
グ回路2には同じ左上の点の座標とそのブロックが参照
する参照画面の位置を示す動きベクトルが入力される
(S11:入力ステップ)。スクリーン座標上での単位
ベクトル(1,0)、(0,1)のテクスチャ座標上で
の写像(1,0)、(0,1)を設定する(S12:写
像ステップ)。DDA回路1は左上から右に向かって順
にスクリーン座標を出力し、右端まで出力した後更に下
の段の左から繰り返すという順序でスクリーン座標を出
力する(S13:スクリーン座標ステップ)。マッピン
グ回路2では動きベクトルを基にDDA回路1から順次
入力されるスクリーン座標に対応する参照画像のテクス
チャ座標を出力する(S14:テクスチャ座標ステッ
プ)。
【0038】次にこの参照画像の座標を基にアドレスを
生成してその座標の近傍4点のピクセルデータを取得す
る(S15:メモリアクセスステップ)。四点補間回路
6では近傍4点に対して動きベクトルの小数成分を基に
バイリニア補間を施す(S16:バイリニアステッ
プ)。更にバイリニア補間の結果に対して二点補間回路
7で予測誤差を加算する(S17:誤差修正ステップ)
ことによりスクリーンピクセルの値を出力する。上記の
S13からS17までのステップを8×8ピクセルブロ
ックの全ての点に対して値が求められるまで繰り返す
(S18)。
生成してその座標の近傍4点のピクセルデータを取得す
る(S15:メモリアクセスステップ)。四点補間回路
6では近傍4点に対して動きベクトルの小数成分を基に
バイリニア補間を施す(S16:バイリニアステッ
プ)。更にバイリニア補間の結果に対して二点補間回路
7で予測誤差を加算する(S17:誤差修正ステップ)
ことによりスクリーンピクセルの値を出力する。上記の
S13からS17までのステップを8×8ピクセルブロ
ックの全ての点に対して値が求められるまで繰り返す
(S18)。
【0039】図4は図1のDDA回路のブロック図であ
る。図4において11は入力レジスタA、12は入力レ
ジスタB、13は入力レジスタC、14は左辺カウン
タ、15は右辺カウンタ、16は補間カウンタ、17は
マルチプレクサである。
る。図4において11は入力レジスタA、12は入力レ
ジスタB、13は入力レジスタC、14は左辺カウン
タ、15は右辺カウンタ、16は補間カウンタ、17は
マルチプレクサである。
【0040】以上のように構成されたDDA回路につい
て、機能等を説明する。入力レジスタA11は入力され
る3つの頂点の中でy座標が最大であるものを格納する
機能を有する。入力レジスタB12は入力される3つの
頂点の中でx座標が最小のものを格納する機能を有す
る。入力レジスタC13は入力レジスタA11及び入力
レジスタB12に格納された頂点データではない第3の
頂点データを格納する機能を有する。左辺カウンタ14
は入力レジスタA11に格納された頂点から入力レジス
タB12に格納された頂点への線分上の点の座標を整数
精度で生成し出力する機能と必要に応じて入力レジスタ
B12に格納されている頂点から入力レジスタC13に
格納されている頂点への線分上の点の座標を整数精度で
生成し出力する機能を有する。右辺カウンタ15は入力
レジスタA11に格納された頂点から入力レジスタC1
3に格納された頂点への線分上の点の座標を整数精度で
生成し出力する機能と必要に応じて入力レジスタC13
に格納されている頂点から入力レジスタB12に格納さ
れている頂点への線分上の点の座標を整数精度で生成し
出力する機能を有する。
て、機能等を説明する。入力レジスタA11は入力され
る3つの頂点の中でy座標が最大であるものを格納する
機能を有する。入力レジスタB12は入力される3つの
頂点の中でx座標が最小のものを格納する機能を有す
る。入力レジスタC13は入力レジスタA11及び入力
レジスタB12に格納された頂点データではない第3の
頂点データを格納する機能を有する。左辺カウンタ14
は入力レジスタA11に格納された頂点から入力レジス
タB12に格納された頂点への線分上の点の座標を整数
精度で生成し出力する機能と必要に応じて入力レジスタ
B12に格納されている頂点から入力レジスタC13に
格納されている頂点への線分上の点の座標を整数精度で
生成し出力する機能を有する。右辺カウンタ15は入力
レジスタA11に格納された頂点から入力レジスタC1
3に格納された頂点への線分上の点の座標を整数精度で
生成し出力する機能と必要に応じて入力レジスタC13
に格納されている頂点から入力レジスタB12に格納さ
れている頂点への線分上の点の座標を整数精度で生成し
出力する機能を有する。
【0041】補間カウンタ16は左辺カウンタ14及び
右辺カウンタ15から供給されるy座標の等しい点の間
を左辺カウンタ14から与えられた点から順にx座標を
増加させて右辺カウンタ15から与えられた頂点まで順
に座標を出力する機能を有する。マルチプレクサ17は
左辺カウンタ14から出力される座標と、補間カウンタ
16から出力される座標と、右辺カウンタ15から出力
される座標を選択しスクリーンピクセル座標として出力
する機能を有する。
右辺カウンタ15から供給されるy座標の等しい点の間
を左辺カウンタ14から与えられた点から順にx座標を
増加させて右辺カウンタ15から与えられた頂点まで順
に座標を出力する機能を有する。マルチプレクサ17は
左辺カウンタ14から出力される座標と、補間カウンタ
16から出力される座標と、右辺カウンタ15から出力
される座標を選択しスクリーンピクセル座標として出力
する機能を有する。
【0042】次に、以上のような構成、機能を有する図
4のDDA回路について、その動作を図5及び図6を用
いて説明する。図5は図4のDDA回路でテクスチャマ
ッピング処理を行う場合のフローチャートである。図5
において、まず、3点のスクリーン座標が入力され入力
レジスタA11にはy座標が最小の点aが格納され、入
力レジスタB12にはx座標が最小の点bが格納され、
残りの点が入力レジスタC13に格納される(S2
1)。点a及び点bの座標を左辺カウンタ14へ、点a
及び点bの座標を右辺カウンタ15にそれぞれコピーす
る(S22)。点aのx座標と点bのx座標を比較する
(S23)。
4のDDA回路について、その動作を図5及び図6を用
いて説明する。図5は図4のDDA回路でテクスチャマ
ッピング処理を行う場合のフローチャートである。図5
において、まず、3点のスクリーン座標が入力され入力
レジスタA11にはy座標が最小の点aが格納され、入
力レジスタB12にはx座標が最小の点bが格納され、
残りの点が入力レジスタC13に格納される(S2
1)。点a及び点bの座標を左辺カウンタ14へ、点a
及び点bの座標を右辺カウンタ15にそれぞれコピーす
る(S22)。点aのx座標と点bのx座標を比較する
(S23)。
【0043】S23で点aのx座標が小さかった場合に
は、左辺カウンタ14から線分ab上の点をマルチプレ
クサ17を介して出力する(S24)。S24では整数
精度で座標の生成がなされるので出力されるy座標が増
加するまでS24をくりかえす(S25)。S25でy
座標が増加したとき左辺カウンタ14が出力している座
標を補間カウンタ16へロードする(S26)。
は、左辺カウンタ14から線分ab上の点をマルチプレ
クサ17を介して出力する(S24)。S24では整数
精度で座標の生成がなされるので出力されるy座標が増
加するまでS24をくりかえす(S25)。S25でy
座標が増加したとき左辺カウンタ14が出力している座
標を補間カウンタ16へロードする(S26)。
【0044】またS24において点aのx座標が小さく
ない場合には現在左辺カウンタ14にセットされている
x座標を一時待避する(S27)。左辺カウンタ14か
ら線分ab上の点をマルチプレクサ17を介して出力す
る(S28)。S29では整数精度で座標の生成がなさ
れるので出力されるy座標が増加するまでS28を繰り
返す(S29)。S29でy座標が増加したとき左辺カ
ウンタ14で一時待避していたx座標と現在のy座標を
補間カウンタ16へロードする(S30)。
ない場合には現在左辺カウンタ14にセットされている
x座標を一時待避する(S27)。左辺カウンタ14か
ら線分ab上の点をマルチプレクサ17を介して出力す
る(S28)。S29では整数精度で座標の生成がなさ
れるので出力されるy座標が増加するまでS28を繰り
返す(S29)。S29でy座標が増加したとき左辺カ
ウンタ14で一時待避していたx座標と現在のy座標を
補間カウンタ16へロードする(S30)。
【0045】左辺カウンタ14の保持している座標が点
bに到達しているかどうかを判断する(S31)。S3
1で座標が点bに到達している場合には始点を点b、終
点を点cとする(S32)。S31で点bに到達してい
ない場合には左辺カウンタ14の始点及び終点の変更は
行わない。
bに到達しているかどうかを判断する(S31)。S3
1で座標が点bに到達している場合には始点を点b、終
点を点cとする(S32)。S31で点bに到達してい
ない場合には左辺カウンタ14の始点及び終点の変更は
行わない。
【0046】次に点aのx座標と点cのx座標を比較す
る(S33)。S33で点aのx座標が小さい場合に
は、右辺カウンタ15が保持している座標を補間カウン
タ16へロードする(S34)。補間カウンタ16で左
辺カウンタ14からロードされた座標から右辺カウンタ
15からロードされた座標までの線分をマルチプレクサ
17を介して全て出力する(S35)。右辺カウンタ1
5から線分ac上の点をマルチプレクサ17を介して出
力する(S36)。S36では整数精度で座標の生成が
なされるので出力されるy座標が増加するまでS36を
繰り返す(S37)。y座標が増加したら左辺カウンタ
14及び右辺カウンタ15の保持する座標のy座標をそ
れぞれ1だけ増加させる(S38)。
る(S33)。S33で点aのx座標が小さい場合に
は、右辺カウンタ15が保持している座標を補間カウン
タ16へロードする(S34)。補間カウンタ16で左
辺カウンタ14からロードされた座標から右辺カウンタ
15からロードされた座標までの線分をマルチプレクサ
17を介して全て出力する(S35)。右辺カウンタ1
5から線分ac上の点をマルチプレクサ17を介して出
力する(S36)。S36では整数精度で座標の生成が
なされるので出力されるy座標が増加するまでS36を
繰り返す(S37)。y座標が増加したら左辺カウンタ
14及び右辺カウンタ15の保持する座標のy座標をそ
れぞれ1だけ増加させる(S38)。
【0047】S33において点aのx座標が小さくない
場合、右辺カウンタ15は現在のx座標を一時待避する
(S39)。右辺カウンタ15は線分ac上の点を計算
し(S40)、y座標が増加するまでS40を繰り返す
(S41)。このS40では座標の計算は行うが出力は
なされない。y座標が増加するとき右辺カウンタ15の
座標を補間カウンタ16へロードする(S42)。補間
レジスタは左辺レジスタからロードされた座標から右辺
レジスタからロードされた座標までの点の座標をマルチ
プレクサ17を介して順次出力する(S43)。補間カ
ウンタ16の出力終了後、右辺カウンタ15は右辺カウ
ンタ15に一時待避していた点まで線分ac上の点の座
標を出力する(S44)。左辺カウンタ14及び右辺カ
ウンタ15の保持する座標のy座標をそれぞれ1だけ増
加させる(S45)。右辺カウンタ15の保持している
座標が点cに到達しているかどうかを判断する(S4
6)。S46で座標が点cに到達している場合には始点
を点c、終点を点bとする(S47)。
場合、右辺カウンタ15は現在のx座標を一時待避する
(S39)。右辺カウンタ15は線分ac上の点を計算
し(S40)、y座標が増加するまでS40を繰り返す
(S41)。このS40では座標の計算は行うが出力は
なされない。y座標が増加するとき右辺カウンタ15の
座標を補間カウンタ16へロードする(S42)。補間
レジスタは左辺レジスタからロードされた座標から右辺
レジスタからロードされた座標までの点の座標をマルチ
プレクサ17を介して順次出力する(S43)。補間カ
ウンタ16の出力終了後、右辺カウンタ15は右辺カウ
ンタ15に一時待避していた点まで線分ac上の点の座
標を出力する(S44)。左辺カウンタ14及び右辺カ
ウンタ15の保持する座標のy座標をそれぞれ1だけ増
加させる(S45)。右辺カウンタ15の保持している
座標が点cに到達しているかどうかを判断する(S4
6)。S46で座標が点cに到達している場合には始点
を点c、終点を点bとする(S47)。
【0048】S46で点cに到達していない場合には始
点及び終点の変更は行わない。左辺カウンタ14及び右
辺カウンタ15が両方とも点b、あるいは両方とも点c
に到達しているかどうかにより入力された3点で定義さ
れる三角形に含まれる点の全てが出力されたことを判断
する(S48)。S47において両カウンタの座標が一
致しない場合にはS23からS48までを繰り返す。
点及び終点の変更は行わない。左辺カウンタ14及び右
辺カウンタ15が両方とも点b、あるいは両方とも点c
に到達しているかどうかにより入力された3点で定義さ
れる三角形に含まれる点の全てが出力されたことを判断
する(S48)。S47において両カウンタの座標が一
致しない場合にはS23からS48までを繰り返す。
【0049】図6は図4のDDA回路が動き補償を行う
場合の動作を示すフローチャートである。まず、スクリ
ーン上の8×8ピクセルブロックの左上の点tの座標が
入力レジスタA11に入力される(S51)。点tの座
標と点tのy座標に8ピクセルを加えた座標を左辺カウ
ンタ14へ、点tのx座標に8ピクセルを加えた座標と
更にy座標に8ピクセルを加えた座標を右辺カウンタ1
5にロードする(S52)。左辺カウンタ14の座標を
補間カウンタ16へロードする(S53)。右辺カウン
タ15の座標を補間カウンタ16へロードする(S5
4)。左辺カウンタ14からロードされた座標から右辺
カウンタ15からロードされた座標までの線分上の点を
順次出力する(S55)。左辺カウンタ14及び右辺カ
ウンタ15の保持する座標のy座標にそれぞれ1だけ加
算する(S56)。それぞれのカウンタのy座標が点t
のy座標に8加算された値になるまでS53からS57
までを繰り返す(S57)。
場合の動作を示すフローチャートである。まず、スクリ
ーン上の8×8ピクセルブロックの左上の点tの座標が
入力レジスタA11に入力される(S51)。点tの座
標と点tのy座標に8ピクセルを加えた座標を左辺カウ
ンタ14へ、点tのx座標に8ピクセルを加えた座標と
更にy座標に8ピクセルを加えた座標を右辺カウンタ1
5にロードする(S52)。左辺カウンタ14の座標を
補間カウンタ16へロードする(S53)。右辺カウン
タ15の座標を補間カウンタ16へロードする(S5
4)。左辺カウンタ14からロードされた座標から右辺
カウンタ15からロードされた座標までの線分上の点を
順次出力する(S55)。左辺カウンタ14及び右辺カ
ウンタ15の保持する座標のy座標にそれぞれ1だけ加
算する(S56)。それぞれのカウンタのy座標が点t
のy座標に8加算された値になるまでS53からS57
までを繰り返す(S57)。
【0050】図7は図1のマッピング回路の構成を示す
ブロック図である。図7において、21−s、22−
s、23−sはそれぞれS1レジスタ、S2レジスタ、
S3レジスタである。21−t、22−t、23−tは
それぞれT1レジスタ、T2レジスタ、T3レジスタで
ある。24はdt/dx回路、25はdt/dy回路、
26は座標加算器、27はテクスチャ座標レジスタであ
る。
ブロック図である。図7において、21−s、22−
s、23−sはそれぞれS1レジスタ、S2レジスタ、
S3レジスタである。21−t、22−t、23−tは
それぞれT1レジスタ、T2レジスタ、T3レジスタで
ある。24はdt/dx回路、25はdt/dy回路、
26は座標加算器、27はテクスチャ座標レジスタであ
る。
【0051】以上のように構成されたマッピング回路に
ついて、その機能等を説明する。S1レジスタ21−s
はy座標が最大である点aのスクリーン座標を格納し、
T1レジスタ21−tはS1レジスタ21−sに格納さ
れた点aに対応するテクスチャ座標が格納される。S2
レジスタ22−sはx座標が最小である点bのスクリー
ン座標を格納し、T2レジスタ22−tはS2レジスタ
22−sに格納された点bに対応するテクスチャ座標が
格納される。S3レジスタ23−sはS1レジスタ21
−s、S2レジスタ22−sに格納されていない点cの
スクリーン座標を格納し、T3レジスタ23−tはS3
レジスタ23−sに格納された点cに対応するテクスチ
ャ座標が格納される。dt/dx回路24は点a、b、
cのスクリーン座標とテクスチャ座標からスクリーン座
標上のx軸方向の単位ベクトル(1,0)に対応するテ
クスチャ座標上の写像(du/dx,dv/dx)を計
算する機能を有する。dt/dy回路25は点a、b、
cのスクリーン座標とテクスチャ座標からスクリーン座
標上のy軸方向の単位ベクトル(0,1)に対応するテ
クスチャ座標上の写像(du/dy,dv/dy)を計
算する機能を有する。
ついて、その機能等を説明する。S1レジスタ21−s
はy座標が最大である点aのスクリーン座標を格納し、
T1レジスタ21−tはS1レジスタ21−sに格納さ
れた点aに対応するテクスチャ座標が格納される。S2
レジスタ22−sはx座標が最小である点bのスクリー
ン座標を格納し、T2レジスタ22−tはS2レジスタ
22−sに格納された点bに対応するテクスチャ座標が
格納される。S3レジスタ23−sはS1レジスタ21
−s、S2レジスタ22−sに格納されていない点cの
スクリーン座標を格納し、T3レジスタ23−tはS3
レジスタ23−sに格納された点cに対応するテクスチ
ャ座標が格納される。dt/dx回路24は点a、b、
cのスクリーン座標とテクスチャ座標からスクリーン座
標上のx軸方向の単位ベクトル(1,0)に対応するテ
クスチャ座標上の写像(du/dx,dv/dx)を計
算する機能を有する。dt/dy回路25は点a、b、
cのスクリーン座標とテクスチャ座標からスクリーン座
標上のy軸方向の単位ベクトル(0,1)に対応するテ
クスチャ座標上の写像(du/dy,dv/dy)を計
算する機能を有する。
【0052】座標加算器26はスクリーン座標の変化に
対してx座標が変化する場合には初期値に対して(du
/dx,dv/dx)を加算する機能と、y座標が変化
する場合には初期値に対して(du/dy,dv/d
y)を加算する機能を有する。テクスチャ座標レジスタ
27はT1レジスタ21−tの座標を初期値としてロー
ドする機能と、座標加算器26に対して保持している内
容を出力する機能と、テクスチャ座標レジスタ27の内
容を一時待避する機能と、座標加算器26の出力をロー
ドする機能を有する。
対してx座標が変化する場合には初期値に対して(du
/dx,dv/dx)を加算する機能と、y座標が変化
する場合には初期値に対して(du/dy,dv/d
y)を加算する機能を有する。テクスチャ座標レジスタ
27はT1レジスタ21−tの座標を初期値としてロー
ドする機能と、座標加算器26に対して保持している内
容を出力する機能と、テクスチャ座標レジスタ27の内
容を一時待避する機能と、座標加算器26の出力をロー
ドする機能を有する。
【0053】以上のような構成、機能を有する図7のマ
ッピング回路について、その動作を図8を用いて説明す
る。図8は図7のマッピング回路がテクスチャマッピン
グ処理を行う場合の動作を示すフローチャートである。
図8において、まず3つの点a、b、cのうちy座標が
最大の点aのスクリーン座標とテクスチャ座標がそれぞ
れS1レジスタ21−s、T1レジスタ21−tに入力
される。x座標が最小の点bのスクリーン座標とテクス
チャ座標がそれぞれS2レジスタ22−s、T2レジス
タ22−tに入力される。更に残りの点cのスクリーン
座標とテクスチャ座標がそれぞれS3レジスタ23−
s、T3レジスタ23−tに入力される(S61)。同
時にT1レジスタ21−tに入力された座標が初期値と
してテクスチャ座標レジスタ27にロードされる(S6
2)。次に各Sレジスタ及びTレジスタに格納された座
標値を基に(du/dx,dv/dx)および(du/
dy,dv/dy)がdt/dx回路およびdt/dy
回路でそれぞれ計算される(S63)。
ッピング回路について、その動作を図8を用いて説明す
る。図8は図7のマッピング回路がテクスチャマッピン
グ処理を行う場合の動作を示すフローチャートである。
図8において、まず3つの点a、b、cのうちy座標が
最大の点aのスクリーン座標とテクスチャ座標がそれぞ
れS1レジスタ21−s、T1レジスタ21−tに入力
される。x座標が最小の点bのスクリーン座標とテクス
チャ座標がそれぞれS2レジスタ22−s、T2レジス
タ22−tに入力される。更に残りの点cのスクリーン
座標とテクスチャ座標がそれぞれS3レジスタ23−
s、T3レジスタ23−tに入力される(S61)。同
時にT1レジスタ21−tに入力された座標が初期値と
してテクスチャ座標レジスタ27にロードされる(S6
2)。次に各Sレジスタ及びTレジスタに格納された座
標値を基に(du/dx,dv/dx)および(du/
dy,dv/dy)がdt/dx回路およびdt/dy
回路でそれぞれ計算される(S63)。
【0054】更にDDA回路からスクリーン座標が入力
される(S64)。このとき、x座標の増減を判別し、
増加であれば次のS66へ、減少していればS71へ、
さらに変化がなければS69へ進む。次に、増加の場合
は2以上の増加かどうかを判定する(S67)。2以上
であれば、一時待避していたテクスチャ座標をテクスチ
ャ座標レジスタ27にロードする(S67)。増加が1
であれば値を維持する。座標加算器により(du/d
x,dv/dx)を加算し(S68)、テクスチャ座標
レジスタ27に保持する。
される(S64)。このとき、x座標の増減を判別し、
増加であれば次のS66へ、減少していればS71へ、
さらに変化がなければS69へ進む。次に、増加の場合
は2以上の増加かどうかを判定する(S67)。2以上
であれば、一時待避していたテクスチャ座標をテクスチ
ャ座標レジスタ27にロードする(S67)。増加が1
であれば値を維持する。座標加算器により(du/d
x,dv/dx)を加算し(S68)、テクスチャ座標
レジスタ27に保持する。
【0055】ここで、x座標の増加数について説明す
る。水平方向(x軸方向)については単純に左から右へ
のスキャンではなく、ここでは一番上(y座標が最小)
の点を基準にして左の辺上の点、内点、右の辺上の点の
順番で出力される。この方法で線分をスキャンする場合
に左の辺の傾き方により、 (1)「→→→」、(2)「←→→」 という2通りが考えられる。先ず(1)のパターンの場
合に、右の辺についてはDDA回路側で反転させるので
このマッピングの時には違いが現れない。この(2)の
パターンの時に飛び越しが発生する。即ち左の辺が左下
に延びていく場合には左端まで行ってから始めの地点ま
で戻ってくる必要がある。こうして、x座標の増加が1
の場合と2以上の場合とが生じる。
る。水平方向(x軸方向)については単純に左から右へ
のスキャンではなく、ここでは一番上(y座標が最小)
の点を基準にして左の辺上の点、内点、右の辺上の点の
順番で出力される。この方法で線分をスキャンする場合
に左の辺の傾き方により、 (1)「→→→」、(2)「←→→」 という2通りが考えられる。先ず(1)のパターンの場
合に、右の辺についてはDDA回路側で反転させるので
このマッピングの時には違いが現れない。この(2)の
パターンの時に飛び越しが発生する。即ち左の辺が左下
に延びていく場合には左端まで行ってから始めの地点ま
で戻ってくる必要がある。こうして、x座標の増加が1
の場合と2以上の場合とが生じる。
【0056】y座標が増加している場合には(S6
9)、更に(du/dy,dv/dy)を加算する(S
70)。このとき、y座標については、1座標づつの単
調増加となる。これは、このスキャンが画面上に表示す
べき三角形を水平方向の線分の集合に分割し、それらを
上から下へ、順番にたどっていくためである。従って垂
直方向(y軸方向)へは1座標ずつ加算しては線分を描
画するという作業が進むためである。S65でx座標が
減少しているとき、増加から減少への変化があった場合
(S71)には、現在のテクスチャ座標レジスタ27の
値を一時待避する(S72)。ここで、S69の場合は
y座標に関して判定しているので、前述の理由からS7
0では1座標ずつ加算するとよい。またS71の場合は
x座標の減少であって同様に前述の理由から、x座標が
負方向に2以上の変化をすることはない。減少が続いて
いる場合には値を維持する。次に(du/dx,dv/
dx)を減算する(S73)。
9)、更に(du/dy,dv/dy)を加算する(S
70)。このとき、y座標については、1座標づつの単
調増加となる。これは、このスキャンが画面上に表示す
べき三角形を水平方向の線分の集合に分割し、それらを
上から下へ、順番にたどっていくためである。従って垂
直方向(y軸方向)へは1座標ずつ加算しては線分を描
画するという作業が進むためである。S65でx座標が
減少しているとき、増加から減少への変化があった場合
(S71)には、現在のテクスチャ座標レジスタ27の
値を一時待避する(S72)。ここで、S69の場合は
y座標に関して判定しているので、前述の理由からS7
0では1座標ずつ加算するとよい。またS71の場合は
x座標の減少であって同様に前述の理由から、x座標が
負方向に2以上の変化をすることはない。減少が続いて
いる場合には値を維持する。次に(du/dx,dv/
dx)を減算する(S73)。
【0057】こうして、S64からS73までのステッ
プをポリゴンの全ピクセルが終了するまで繰り返す(S
74)。
プをポリゴンの全ピクセルが終了するまで繰り返す(S
74)。
【0058】図9は図7のマッピング回路が動き補償を
行う場合の動作を示すフローチャートである。図9にお
いて、まず動きベクトルが入力される(S81)。次に
DDA回路1からのスクリーン座標が入力され、DDA
回路1のはじめの入力と動きベクトルの値を加算した値
をテクスチャ座標レジスタ27にロードする(S8
2)。次にdu/dx=1、dv/dx=0、du/d
y=0、dv/dy=1にセットする(S83)。DD
A回路1からは順次スクリーン座標が供給される(S8
4)。(左端の)x座標を一時待避し(S85)、DD
A回路1の出力に応じて(du/dx,dv/dx)を
テクスチャ座標レジスタ27に加算する(S86)。S
86をy座標が増加するまで繰り返す(S87)。y座
標が増加した場合には一時待避したx座標をテクスチャ
座標レジスタ27にロードする(S88)。更にテクス
チャ座標レジスタ27に(du/dy,dv/dy)を
加算する(S89)。こうして、S84からS90間で
のステップをブロック内の全ピクセルに対して行う。
行う場合の動作を示すフローチャートである。図9にお
いて、まず動きベクトルが入力される(S81)。次に
DDA回路1からのスクリーン座標が入力され、DDA
回路1のはじめの入力と動きベクトルの値を加算した値
をテクスチャ座標レジスタ27にロードする(S8
2)。次にdu/dx=1、dv/dx=0、du/d
y=0、dv/dy=1にセットする(S83)。DD
A回路1からは順次スクリーン座標が供給される(S8
4)。(左端の)x座標を一時待避し(S85)、DD
A回路1の出力に応じて(du/dx,dv/dx)を
テクスチャ座標レジスタ27に加算する(S86)。S
86をy座標が増加するまで繰り返す(S87)。y座
標が増加した場合には一時待避したx座標をテクスチャ
座標レジスタ27にロードする(S88)。更にテクス
チャ座標レジスタ27に(du/dy,dv/dy)を
加算する(S89)。こうして、S84からS90間で
のステップをブロック内の全ピクセルに対して行う。
【0059】図10は図1のメモリアクセス回路の構成
を示すブロック図である。図10において41はuシフ
タ、42はvシフタ、43はwレジスタ、44はオフセ
ット回路、45はv加算器、46はu加算器、47はア
ドレス乗算器、48はアドレス加算器、49はモード設
定器である。
を示すブロック図である。図10において41はuシフ
タ、42はvシフタ、43はwレジスタ、44はオフセ
ット回路、45はv加算器、46はu加算器、47はア
ドレス乗算器、48はアドレス加算器、49はモード設
定器である。
【0060】以上のように構成されたメモリアクセス回
路について、その機能等を説明する。uシフタ41は入
力されるテクスチャ座標のu座標を入力されるレベルの
値に従ってシフトすることによりわり算を行う機能を有
する。vシフタ42は入力されるテクスチャ座標のv座
標を入力されるレベルの値に従ってシフトすることによ
りわり算を行う機能を有する。wレジスタ43は予めメ
モリに保存されているテクスチャの横方向のサイズを保
持する機能を有する。オフセット回路44はレベルの値
からミップマップ内のプレーンの左上の点を示す座標を
生成する機能を有する。v加算器45は入力されたv座
標にオフセットのv座標を加算する機能を有する。u加
算器46は入力されたu座標にオフセットのu座標を加
算する機能を有する。アドレス乗算器47は入力された
v座標とwレジスタ43に保持されている値を乗算する
機能を有する。アドレス加算器48はu加算器46の出
力とアドレス乗算器47の出力を加算してアドレスを生
成する機能を有する。モード設定器49はこれから行う
処理内容が動き補償モードがテクスチャマッピングモー
ドであるかの指示に基づいて制御情報を出力し、動き補
償モードである場合はレベルとシフトとを「0」に設定
する機能を有する。
路について、その機能等を説明する。uシフタ41は入
力されるテクスチャ座標のu座標を入力されるレベルの
値に従ってシフトすることによりわり算を行う機能を有
する。vシフタ42は入力されるテクスチャ座標のv座
標を入力されるレベルの値に従ってシフトすることによ
りわり算を行う機能を有する。wレジスタ43は予めメ
モリに保存されているテクスチャの横方向のサイズを保
持する機能を有する。オフセット回路44はレベルの値
からミップマップ内のプレーンの左上の点を示す座標を
生成する機能を有する。v加算器45は入力されたv座
標にオフセットのv座標を加算する機能を有する。u加
算器46は入力されたu座標にオフセットのu座標を加
算する機能を有する。アドレス乗算器47は入力された
v座標とwレジスタ43に保持されている値を乗算する
機能を有する。アドレス加算器48はu加算器46の出
力とアドレス乗算器47の出力を加算してアドレスを生
成する機能を有する。モード設定器49はこれから行う
処理内容が動き補償モードがテクスチャマッピングモー
ドであるかの指示に基づいて制御情報を出力し、動き補
償モードである場合はレベルとシフトとを「0」に設定
する機能を有する。
【0061】以上のような構成、機能等を有する図10
のメモリアクセス回路についてその動作を図11及び図
12を用いて説明する。図11は図10のメモリアクセ
ス回路がテクスチャマッピングを行う場合の動作を示す
フローチャートである。図11において、まずレベルの
値とテクスチャ座標が入力される(S101)。レベル
入力に従ってu座標およびv座標が右シフトすることに
よりわり算される(S102)。
のメモリアクセス回路についてその動作を図11及び図
12を用いて説明する。図11は図10のメモリアクセ
ス回路がテクスチャマッピングを行う場合の動作を示す
フローチャートである。図11において、まずレベルの
値とテクスチャ座標が入力される(S101)。レベル
入力に従ってu座標およびv座標が右シフトすることに
よりわり算される(S102)。
【0062】次に、入力されたレベルに対してオフセッ
ト値が計算される(S103)。uシフタ41、及びv
シフタ42の出力に対してオフセット値が加算される
(S104)。更にアドレス加算器48によりv加算器
45の出力のw倍された値が生成される(S105)。
アドレス加算器48でu加算器46の出力とアドレス乗
算器47の出力が加算され(S106)、テクスチャデ
ータをアクセスするためのアドレスが出力され(S10
7)、メモリ5から近傍4点の値を取得する(S10
8)。
ト値が計算される(S103)。uシフタ41、及びv
シフタ42の出力に対してオフセット値が加算される
(S104)。更にアドレス加算器48によりv加算器
45の出力のw倍された値が生成される(S105)。
アドレス加算器48でu加算器46の出力とアドレス乗
算器47の出力が加算され(S106)、テクスチャデ
ータをアクセスするためのアドレスが出力され(S10
7)、メモリ5から近傍4点の値を取得する(S10
8)。
【0063】図12は図10のメモリアクセス回路が動
き補償を行う場合の動作を示すフローチャートである。
図12において、まずはじめのテクスチャ座標(u,
v)が入力される(S111)。ところが前述のよう
に、動き補償モードの場合は、シフタのシフト量もレベ
ルのオフセット値も0に設定されるから、u、vシフタ
41、42およびu、v加算器45、46は結果的に何
もu、v座標に加算することはない。従ってアドレス加
算器48でv座標をw倍し(S112)、アドレス加算
器48はu座標とw倍されたv座標とを加算し(S11
3)、データをアクセスするためのアドレスが生成され
(S114)て、メモリ5から近傍4点の値を取得する
(S115)。v座標はw倍されてアドレス加算器48
でu座標と加算され、アドレスとして出力される。
き補償を行う場合の動作を示すフローチャートである。
図12において、まずはじめのテクスチャ座標(u,
v)が入力される(S111)。ところが前述のよう
に、動き補償モードの場合は、シフタのシフト量もレベ
ルのオフセット値も0に設定されるから、u、vシフタ
41、42およびu、v加算器45、46は結果的に何
もu、v座標に加算することはない。従ってアドレス加
算器48でv座標をw倍し(S112)、アドレス加算
器48はu座標とw倍されたv座標とを加算し(S11
3)、データをアクセスするためのアドレスが生成され
(S114)て、メモリ5から近傍4点の値を取得する
(S115)。v座標はw倍されてアドレス加算器48
でu座標と加算され、アドレスとして出力される。
【0064】図13は図1の四点補間回路の構成を示す
ブロック図である。図13において、61はaレジス
タ、62はdレジスタ、63はbレジスタ、64はcレ
ジスタ、65は選択加算回路A、66は選択加算回路
B、67は選択加算回路C、68はシフト回路である。
ブロック図である。図13において、61はaレジス
タ、62はdレジスタ、63はbレジスタ、64はcレ
ジスタ、65は選択加算回路A、66は選択加算回路
B、67は選択加算回路C、68はシフト回路である。
【0065】以上のように構成された四点補間回路につ
いて、その機能等を説明する。aレジスタ61は入力さ
れた4点のデータのうち左上の点の値を保持する機能を
有する。bレジスタ63は入力された4点のデータのう
ち右上の点の値を保持する機能を有する。cレジスタ6
4は入力された4点のデータのうち左下の点の値を保持
する機能を有する。dレジスタ62は入力された4点の
データのうち右下の点の値を保持する機能を有する。選
択加算回路A、B、C、65、66、67は制御入力
(s,t)及びデータ入力(p,q)に対して(表1)
に示すような値を出力する機能を有する。シフト回路は
1ビットまたは2ビットのシフトによりわり算を行う機
能を有する。
いて、その機能等を説明する。aレジスタ61は入力さ
れた4点のデータのうち左上の点の値を保持する機能を
有する。bレジスタ63は入力された4点のデータのう
ち右上の点の値を保持する機能を有する。cレジスタ6
4は入力された4点のデータのうち左下の点の値を保持
する機能を有する。dレジスタ62は入力された4点の
データのうち右下の点の値を保持する機能を有する。選
択加算回路A、B、C、65、66、67は制御入力
(s,t)及びデータ入力(p,q)に対して(表1)
に示すような値を出力する機能を有する。シフト回路は
1ビットまたは2ビットのシフトによりわり算を行う機
能を有する。
【0066】図13の四点補間回路がテクスチャマッピ
ングを行う場合には入力xをテクスチャ座標のu成分の
1の位を表すビット、入力x*をu成分の小数第一位を
表すビットとし、同様に入力yをテクスチャ座標のv成
分の1の位を表すビット、入力y*をv成分の小数第一
位を表すビットとする。
ングを行う場合には入力xをテクスチャ座標のu成分の
1の位を表すビット、入力x*をu成分の小数第一位を
表すビットとし、同様に入力yをテクスチャ座標のv成
分の1の位を表すビット、入力y*をv成分の小数第一
位を表すビットとする。
【0067】また動き補償を行う場合には入力xを動き
ベクトルのu成分の1の位を表すビット、入力x*をu
成分の小数第一位を表すビットとし、同様に入力yを動
きベクトルのv成分の1の位を表すビット、入力y*を
v成分の小数第一位を表すビットとする。
ベクトルのu成分の1の位を表すビット、入力x*をu
成分の小数第一位を表すビットとし、同様に入力yを動
きベクトルのv成分の1の位を表すビット、入力y*を
v成分の小数第一位を表すビットとする。
【0068】
【表1】 次に、選択加算回路A、B、C65、66、67の動作
について(表1)に基づいて説明する。(表1)におい
て、sは0で選択モード、1で加算モードとなる。tは
選択モードの際p入力またたq入力を選択する信号とな
る。即ち、s、tは選択加算回路に対する制御信号でこ
の制御信号に従って選択加算回路は(表1)のような動
作をする。
について(表1)に基づいて説明する。(表1)におい
て、sは0で選択モード、1で加算モードとなる。tは
選択モードの際p入力またたq入力を選択する信号とな
る。即ち、s、tは選択加算回路に対する制御信号でこ
の制御信号に従って選択加算回路は(表1)のような動
作をする。
【0069】従って、動き補償モードの時には加算器と
して、テクスチャマッピングモードの時には後述するレ
ベルの小数成分によって加算と選択を切り換え、小数線
分が1の時、加算して平均を求め、0の時レベルKを選
択する。
して、テクスチャマッピングモードの時には後述するレ
ベルの小数成分によって加算と選択を切り換え、小数線
分が1の時、加算して平均を求め、0の時レベルKを選
択する。
【0070】次に、選択加算回路の入力であるp、qに
ついて説明する。前述のように、u成分の座標(または
ビット)xとv成分の座標(またはビット)yとがp、
qに対応する変数として入力される。さらに前述のよう
に、小数成分をそれぞれx*、y*として、10進数で
換言するならば0.5が付くかどうかを表し、これは、
仮想的な中間点を選択するかどうかに対応する。
ついて説明する。前述のように、u成分の座標(または
ビット)xとv成分の座標(またはビット)yとがp、
qに対応する変数として入力される。さらに前述のよう
に、小数成分をそれぞれx*、y*として、10進数で
換言するならば0.5が付くかどうかを表し、これは、
仮想的な中間点を選択するかどうかに対応する。
【0071】さらに、画像情報として説明するならば、
x、yは四点補間回路に対する入力で、参照画像上のど
の点を持ってくるのかを示す座標情報である。これは半
画素(上記の0.5刻み)精度での指定を許すので、x
*、y*というものが伴うことを表わす。
x、yは四点補間回路に対する入力で、参照画像上のど
の点を持ってくるのかを示す座標情報である。これは半
画素(上記の0.5刻み)精度での指定を許すので、x
*、y*というものが伴うことを表わす。
【0072】続いて、画像情報との関連について具体的
内容を説明する。図14は本発明の実施の形態における
参照画像を表わす図である。図において(仮想の)枠組
みは画素を表わし点A〜Dで表わされた参照画素がある
ものとする。
内容を説明する。図14は本発明の実施の形態における
参照画像を表わす図である。図において(仮想の)枠組
みは画素を表わし点A〜Dで表わされた参照画素がある
ものとする。
【0073】このとき、上記の2点間の平均を求める場
合には図13の選択加算回路A、B、65、66は選択
モードとなり、入力pまたはqのどちらかを選択して出
力する。例えば、点a・b間の平均を求める場合には選
択加算回路A65はaレジスタ61の値を、選択加算回
路B66はbレジスタ63の値を選択して出力します。
更に選択加算回路C67は加算モードとなり、aとbの
値を加算する。以上の例では、点aと点bの間の(本来
は存在しない)中間点の持つ値を平均によって求めるこ
とを表わす。同様にa・c間、b・d間、c・d間につ
いても同様の計算により求められる。
合には図13の選択加算回路A、B、65、66は選択
モードとなり、入力pまたはqのどちらかを選択して出
力する。例えば、点a・b間の平均を求める場合には選
択加算回路A65はaレジスタ61の値を、選択加算回
路B66はbレジスタ63の値を選択して出力します。
更に選択加算回路C67は加算モードとなり、aとbの
値を加算する。以上の例では、点aと点bの間の(本来
は存在しない)中間点の持つ値を平均によって求めるこ
とを表わす。同様にa・c間、b・d間、c・d間につ
いても同様の計算により求められる。
【0074】その後、シフト回路68により1/2にさ
れ平均が求めれる。更に4点の中心に当たる点は4点の
平均を求めることによりその仮想の点の値として求めら
れる。4点の平均を取るときには全ての選択加算器A、
B、C65、66、67が加算モードとなり、4点の値
の合計を計算し、シフト回路68で1/4することで値
が求められる。こうして、図14に示すように、参照画
像の仮想の平均の点に予測誤差を加えることによって画
像を再構成することができる。
れ平均が求めれる。更に4点の中心に当たる点は4点の
平均を求めることによりその仮想の点の値として求めら
れる。4点の平均を取るときには全ての選択加算器A、
B、C65、66、67が加算モードとなり、4点の値
の合計を計算し、シフト回路68で1/4することで値
が求められる。こうして、図14に示すように、参照画
像の仮想の平均の点に予測誤差を加えることによって画
像を再構成することができる。
【0075】さらに、場合によっては各レジスタの値を
そのままバイリニア補間値として出力することもある。
なお、各仮想の点は必要に応じて順次計算される。即
ち、同時に求める必要はない。
そのままバイリニア補間値として出力することもある。
なお、各仮想の点は必要に応じて順次計算される。即
ち、同時に求める必要はない。
【0076】次に、図15は、テクスチャマッピングモ
ードにおける、四点補間回路の動作を説明する図であ
る。前述のように、レベルの小数成分によって、「レベ
ルK」の参照画像か「レベルK+1」の参照画像かを選
択し、後述する二点補間回路7へ参照画像の情報を渡
す。
ードにおける、四点補間回路の動作を説明する図であ
る。前述のように、レベルの小数成分によって、「レベ
ルK」の参照画像か「レベルK+1」の参照画像かを選
択し、後述する二点補間回路7へ参照画像の情報を渡
す。
【0077】ここで、画像の符号化の過程における一般
論として、参照画像を1枚もつ方式と2枚持つ方式が存
在する。1枚の場合には一つだけ過去の画像を参照画像
としてその画像との画素の差分を加算することにより画
像を再現する方式である。また2枚用いる方法は過去の
画像を未来の画像(表示は後で行われるが、先に再現さ
れている)の平均値との差分によって現在の画像を構成
する方式である。
論として、参照画像を1枚もつ方式と2枚持つ方式が存
在する。1枚の場合には一つだけ過去の画像を参照画像
としてその画像との画素の差分を加算することにより画
像を再現する方式である。また2枚用いる方法は過去の
画像を未来の画像(表示は後で行われるが、先に再現さ
れている)の平均値との差分によって現在の画像を構成
する方式である。
【0078】図16は、1枚の参照画像を用いる動き補
償モードにおける四点補間回路の動作を説明する図であ
る。図示するように、参照画像は予測誤差のみが単に加
算されて、後述する二点補間回路7へ参照画像の情報を
渡す。
償モードにおける四点補間回路の動作を説明する図であ
る。図示するように、参照画像は予測誤差のみが単に加
算されて、後述する二点補間回路7へ参照画像の情報を
渡す。
【0079】図17は、2枚の参照画像を用いる動き補
償モードにおける四点補間回路の動作を説明する図であ
る。図示するように、両画像の平均を求めた後、後述す
る二点補間回路7へ平均の参照画像の情報を渡す。
償モードにおける四点補間回路の動作を説明する図であ
る。図示するように、両画像の平均を求めた後、後述す
る二点補間回路7へ平均の参照画像の情報を渡す。
【0080】図18は図1の二点補間回路の構成を示す
ブロック図である。図18において71は選択加算回
路、72はシフタである。
ブロック図である。図18において71は選択加算回
路、72はシフタである。
【0081】以上のように構成された二点補間回路の動
作について説明する。テクスチャマッピングを行う場合
と1枚の参照画像を用いる動き補償モードの場合には入
力として四点補間回路の出力を2つとり、更にレベルの
小数点第一位を表すビットを入力する。レベルの小数ビ
ットに従って入力された4点補間回路の出力は加算また
は選択され、加算が行われた場合にはシフタによって1
ビットシフトが行われる。
作について説明する。テクスチャマッピングを行う場合
と1枚の参照画像を用いる動き補償モードの場合には入
力として四点補間回路の出力を2つとり、更にレベルの
小数点第一位を表すビットを入力する。レベルの小数ビ
ットに従って入力された4点補間回路の出力は加算また
は選択され、加算が行われた場合にはシフタによって1
ビットシフトが行われる。
【0082】図19は、図1の他の二点補間回路の構成
を示すブロック図である。図19において、73は選択
加算回路、74はシフタ、75は加算器である。
を示すブロック図である。図19において、73は選択
加算回路、74はシフタ、75は加算器である。
【0083】以上のように構成された二点補間回路の動
作について説明する。2枚の参照画像を用いる動き補償
モードの場合には、2つの四点補間回路の出力を前予測
値および後予測値として選択加算回路73に与えた後、
予測誤差が加算される。
作について説明する。2枚の参照画像を用いる動き補償
モードの場合には、2つの四点補間回路の出力を前予測
値および後予測値として選択加算回路73に与えた後、
予測誤差が加算される。
【0084】以上のように本実施の形態によれば、DD
A回路で三角形領域と正方形領域の両方に対応すること
により、テクスチャマッピングと動き補償の両方の処理
で使用することができる。またマッピング回路では単位
ベクトルの写像をテクスチャ座標上での単位ベクトルに
設定する機能を持たせることで両処理で使用することが
できる。メモリアクセス回路でレベル入力を参照せずに
アドレスを決定できる機能を有することにより両処理で
使用することができる。四点補間回路では整数座標の中
間の精度で値を計算する機能により、両処理で使用する
ことができる。二点補間回路ではシフトによる割り算を
選択することにより両処理で使用することができる。レ
ベル回路ではレベルの値を整数と小数点第一位で表現し
て出力することにより動き補償と同じ精度でテクスチャ
マッピングを行うことを可能としている。このようにそ
れぞれの回路が、テクスチャマッピングと動き補償で使
用可能であることから、二つの処理を実現する場合にそ
れぞれに専用の回路を設置するよりも少ないハードウェ
ア量で実現することができ、特に両処理のデータ量の比
率が一定でない場合でも時間的に切り替えて使用するこ
とにより効率よく二つの処理を行うことができる。ま
た、ソフトウェア処理をハードウェアに置き換えること
ができるので、ソフトウェアの負担を軽減し、より高速
な処理を実現することができる。
A回路で三角形領域と正方形領域の両方に対応すること
により、テクスチャマッピングと動き補償の両方の処理
で使用することができる。またマッピング回路では単位
ベクトルの写像をテクスチャ座標上での単位ベクトルに
設定する機能を持たせることで両処理で使用することが
できる。メモリアクセス回路でレベル入力を参照せずに
アドレスを決定できる機能を有することにより両処理で
使用することができる。四点補間回路では整数座標の中
間の精度で値を計算する機能により、両処理で使用する
ことができる。二点補間回路ではシフトによる割り算を
選択することにより両処理で使用することができる。レ
ベル回路ではレベルの値を整数と小数点第一位で表現し
て出力することにより動き補償と同じ精度でテクスチャ
マッピングを行うことを可能としている。このようにそ
れぞれの回路が、テクスチャマッピングと動き補償で使
用可能であることから、二つの処理を実現する場合にそ
れぞれに専用の回路を設置するよりも少ないハードウェ
ア量で実現することができ、特に両処理のデータ量の比
率が一定でない場合でも時間的に切り替えて使用するこ
とにより効率よく二つの処理を行うことができる。ま
た、ソフトウェア処理をハードウェアに置き換えること
ができるので、ソフトウェアの負担を軽減し、より高速
な処理を実現することができる。
【0085】
【発明の効果】以上のように請求項1に記載の描画装置
によれば、モード信号入力によりテクスチャマッピング
処理機能と動き補償処理の機能とを選択する機能と、3
頂点のスクリーン座標入力からその3頂点によって定義
される三角形内部のピクセルの座標を順次出力する機能
と、1頂点のスクリーン座標入力からその点を起点(左
上)とする特定のピクセル数の正方形に囲まれるピクセ
ルの座標を順次出力する機能とを有するDDA回路と、
3頂点のテクスチャ座標入力から三角形に含まれるピク
セルのスクリーン座標に対応する3頂点のテクスチャ座
標との関係を求める機能と、スクリーン座標に対応する
3頂点のテクスチャ座標との関係からそれぞれのスクリ
ーン座標に対応するテクスチャ座標を出力する機能と、
起点からのベクトル入力から参照画像内のテクスチャ座
標との関係を求める機能を有するマッピング回路と、マ
ッピング回路から出力されるテクスチャ座標からメモリ
をアクセスするためのアドレスを生成し、メモリからテ
クスチャ座標で表される点を含む近傍4点のピクセル値
を取得する機能を有するメモリアクセス回路と、近傍4
点のピクセル値に対してテクスチャ座標の小数成分また
は動きベクトルの小数成分により補間した値を出力する
四点補間回路と、マッピング回路から出力されるスクリ
ーン座標とテクスチャ座標の関係に従って参照画像メモ
リの領域を選択するためのレベル値を求めるレベル回路
と、相異なる参照画像メモリの領域から得られた2点の
ピクセルデータの値をレベル回路で求められるレベル値
に従って補間した値を出力する機能と、四点補間回路か
ら出力される値に予測誤差を加算する機能とを有する二
点補間回路と、を有することによりこれにより、テクス
チャマッピングと動き補償の処理を同一のハードウェア
で処理することによってハードウェア量の削減とテクス
チャマッピングを行うデータと動き補償を行うデータが
任意の比率で与えられた場合でも効率よく処理を行うこ
とができるという有利な効果が得られる。
によれば、モード信号入力によりテクスチャマッピング
処理機能と動き補償処理の機能とを選択する機能と、3
頂点のスクリーン座標入力からその3頂点によって定義
される三角形内部のピクセルの座標を順次出力する機能
と、1頂点のスクリーン座標入力からその点を起点(左
上)とする特定のピクセル数の正方形に囲まれるピクセ
ルの座標を順次出力する機能とを有するDDA回路と、
3頂点のテクスチャ座標入力から三角形に含まれるピク
セルのスクリーン座標に対応する3頂点のテクスチャ座
標との関係を求める機能と、スクリーン座標に対応する
3頂点のテクスチャ座標との関係からそれぞれのスクリ
ーン座標に対応するテクスチャ座標を出力する機能と、
起点からのベクトル入力から参照画像内のテクスチャ座
標との関係を求める機能を有するマッピング回路と、マ
ッピング回路から出力されるテクスチャ座標からメモリ
をアクセスするためのアドレスを生成し、メモリからテ
クスチャ座標で表される点を含む近傍4点のピクセル値
を取得する機能を有するメモリアクセス回路と、近傍4
点のピクセル値に対してテクスチャ座標の小数成分また
は動きベクトルの小数成分により補間した値を出力する
四点補間回路と、マッピング回路から出力されるスクリ
ーン座標とテクスチャ座標の関係に従って参照画像メモ
リの領域を選択するためのレベル値を求めるレベル回路
と、相異なる参照画像メモリの領域から得られた2点の
ピクセルデータの値をレベル回路で求められるレベル値
に従って補間した値を出力する機能と、四点補間回路か
ら出力される値に予測誤差を加算する機能とを有する二
点補間回路と、を有することによりこれにより、テクス
チャマッピングと動き補償の処理を同一のハードウェア
で処理することによってハードウェア量の削減とテクス
チャマッピングを行うデータと動き補償を行うデータが
任意の比率で与えられた場合でも効率よく処理を行うこ
とができるという有利な効果が得られる。
【0086】請求項2に記載の発明によれば、請求項1
に記載の発明において、DDA回路は、画面の左端の辺
をたどる左辺カウンタと、画面の右端をたどる右辺カウ
ンタと、左辺カウンタで生成される座標と右辺カウンタ
で生成される座標で挟まれた同一のy座標を持つ点の座
標を生成する補間カウンタとを有し、各行(同一y座標
の点)を左から右へと上の行から下の行へと3頂点で囲
まれた三角形の内部の点の座標を出力するモードと与え
られた1頂点を起点とする特定のピクセル数の正方形の
内部の点を起点から各行を左から右へと上の行から下の
行へとピクセル座標を順次出力するモードを備えたこと
により、テクスチャマッピングと動き補償の処理を同一
のハードウェアで処理することによってハードウェア量
の削減とテクスチャマッピングを行うデータと動き補償
を行うデータが任意の比率で与えられた場合でも効率よ
く処理を行うことができるという有利な効果が得られ
る。
に記載の発明において、DDA回路は、画面の左端の辺
をたどる左辺カウンタと、画面の右端をたどる右辺カウ
ンタと、左辺カウンタで生成される座標と右辺カウンタ
で生成される座標で挟まれた同一のy座標を持つ点の座
標を生成する補間カウンタとを有し、各行(同一y座標
の点)を左から右へと上の行から下の行へと3頂点で囲
まれた三角形の内部の点の座標を出力するモードと与え
られた1頂点を起点とする特定のピクセル数の正方形の
内部の点を起点から各行を左から右へと上の行から下の
行へとピクセル座標を順次出力するモードを備えたこと
により、テクスチャマッピングと動き補償の処理を同一
のハードウェアで処理することによってハードウェア量
の削減とテクスチャマッピングを行うデータと動き補償
を行うデータが任意の比率で与えられた場合でも効率よ
く処理を行うことができるという有利な効果が得られ
る。
【0087】請求項3に記載の発明によれば、請求項1
に記載の発明において、マッピング回路はスクリーン座
標上のx軸方向の長さ1の単位ベクトルに対応するテク
スチャ座標上のベクトルdt/dxを求めるdt/dx
回路と、スクリーン座標上のy軸方向の長さ1の単位ベ
クトルに対応するテクスチャ座標上のベクトルdt/d
yを求めるdt/dy回路と、dt/dx回路およびd
t/dy回路の出力を適宜初期値に加算する座標加算器
と、モード信号の変更によりdt/dxおよびdt/d
yをそれぞれ1として動作を行う機能を備えることによ
り、テクスチャマッピングと動き補償の処理を同一のハ
ードウェアで処理することによってハードウェア量の削
減とテクスチャマッピングを行うデータと動き補償を行
うデータが任意の比率で与えられた場合でも効率よく処
理を行うことができるという有利な効果が得られる。
に記載の発明において、マッピング回路はスクリーン座
標上のx軸方向の長さ1の単位ベクトルに対応するテク
スチャ座標上のベクトルdt/dxを求めるdt/dx
回路と、スクリーン座標上のy軸方向の長さ1の単位ベ
クトルに対応するテクスチャ座標上のベクトルdt/d
yを求めるdt/dy回路と、dt/dx回路およびd
t/dy回路の出力を適宜初期値に加算する座標加算器
と、モード信号の変更によりdt/dxおよびdt/d
yをそれぞれ1として動作を行う機能を備えることによ
り、テクスチャマッピングと動き補償の処理を同一のハ
ードウェアで処理することによってハードウェア量の削
減とテクスチャマッピングを行うデータと動き補償を行
うデータが任意の比率で与えられた場合でも効率よく処
理を行うことができるという有利な効果が得られる。
【0088】請求項4に記載の発明によれば、請求項1
に記載の発明において、メモリアクセス回路はテクスチ
ャの横サイズを保持するWレジスタと、乗算器と加算器
を有し、Wレジスタに保持された値と入力されるx座
標、y座標およびレベルの値に従って外部メモリをアク
セスするアドレスを生成し対応するデータを取得するこ
とにより、テクスチャマッピングと動き補償の処理を同
一のハードウェアで処理することによってハードウェア
量の削減とテクスチャマッピングを行うデータと動き補
償を行うデータが任意の比率で与えられた場合でも効率
よく処理を行うことができるという有利な効果が得られ
る。
に記載の発明において、メモリアクセス回路はテクスチ
ャの横サイズを保持するWレジスタと、乗算器と加算器
を有し、Wレジスタに保持された値と入力されるx座
標、y座標およびレベルの値に従って外部メモリをアク
セスするアドレスを生成し対応するデータを取得するこ
とにより、テクスチャマッピングと動き補償の処理を同
一のハードウェアで処理することによってハードウェア
量の削減とテクスチャマッピングを行うデータと動き補
償を行うデータが任意の比率で与えられた場合でも効率
よく処理を行うことができるという有利な効果が得られ
る。
【0089】請求項5に記載の発明によれば、請求項1
に記載の発明において、四点補間回路は3つの選択・加
算回路とシフト回路を有し、入力されるx座標およびy
座標の整数部分と小数部分の値に従ってセレクタ回路に
より選択された値を出力することにより、テクスチャマ
ッピングと動き補償の処理を同一のハードウェアで処理
することによってハードウェア量の削減とテクスチャマ
ッピングを行うデータと動き補償を行うデータが任意の
比率で与えられた場合でも効率よく処理を行うことがで
きるという有利な効果が得られる。
に記載の発明において、四点補間回路は3つの選択・加
算回路とシフト回路を有し、入力されるx座標およびy
座標の整数部分と小数部分の値に従ってセレクタ回路に
より選択された値を出力することにより、テクスチャマ
ッピングと動き補償の処理を同一のハードウェアで処理
することによってハードウェア量の削減とテクスチャマ
ッピングを行うデータと動き補償を行うデータが任意の
比率で与えられた場合でも効率よく処理を行うことがで
きるという有利な効果が得られる。
【0090】請求項6に記載の発明によれば、請求項1
に記載の発明において、二点補間回路は加算器とシフト
回路とを有し、外部からの入力値と四点補間回路からの
入力値を加算する機能と、四点補間回路からの連続する
2つの入力の平均を計算する機能を有することにより、
テクスチャマッピングと動き補償の処理を同一のハード
ウェアで処理することによってハードウェア量の削減と
テクスチャマッピングを行うデータと動き補償を行うデ
ータが任意の比率で与えられた場合でも効率よく処理を
行うことができるという有利な効果が得られる。
に記載の発明において、二点補間回路は加算器とシフト
回路とを有し、外部からの入力値と四点補間回路からの
入力値を加算する機能と、四点補間回路からの連続する
2つの入力の平均を計算する機能を有することにより、
テクスチャマッピングと動き補償の処理を同一のハード
ウェアで処理することによってハードウェア量の削減と
テクスチャマッピングを行うデータと動き補償を行うデ
ータが任意の比率で与えられた場合でも効率よく処理を
行うことができるという有利な効果が得られる。
【0091】請求項7に記載の発明によれば、請求項1
に記載の発明において、二点補間回路は2つの加算器と
シフト回路とを有し、四点補間回路からの連続する2つ
の入力の平均値を計算する機能と、外部からの入力値と
平均値を加算する機能を有することにより、テクスチャ
マッピングと動き補償の処理を同一のハードウェアで処
理することによってハードウェア量の削減とテクスチャ
マッピングを行うデータと動き補償を行うデータが任意
の比率で与えられた場合でも効率よく処理を行うことが
できるという有利な効果が得られる。
に記載の発明において、二点補間回路は2つの加算器と
シフト回路とを有し、四点補間回路からの連続する2つ
の入力の平均値を計算する機能と、外部からの入力値と
平均値を加算する機能を有することにより、テクスチャ
マッピングと動き補償の処理を同一のハードウェアで処
理することによってハードウェア量の削減とテクスチャ
マッピングを行うデータと動き補償を行うデータが任意
の比率で与えられた場合でも効率よく処理を行うことが
できるという有利な効果が得られる。
【0092】請求項8に記載の発明によれば、請求項1
に記載の発明において、レベル回路はdt/dx=(x
u,xv)、dt/dy=(yu,yv)の各加算器の
結果を入力とし、xuとyuを加算するu加算器と、x
v加算器の出力とyv加算器の出力を加算するv加算器
と、u加算器とv加算器の出力を比較する比較器と、比
較器の出力によりu+v/2またはu/2+vを計算す
る幅近似器と、幅近似器の出力の最大有意ビットの位置
を求める最大ビット検出器を備え、最大ビット検出器の
出力と最大有意ビットの隣の有意ビットを出力する機能
を有することにより、テクスチャマッピングと動き補償
の処理を同一のハードウェアで処理することによってハ
ードウェア量の削減とテクスチャマッピングを行うデー
タと動き補償を行うデータが任意の比率で与えられた場
合でも効率よく処理を行うことができるという有利な効
果が得られる。
に記載の発明において、レベル回路はdt/dx=(x
u,xv)、dt/dy=(yu,yv)の各加算器の
結果を入力とし、xuとyuを加算するu加算器と、x
v加算器の出力とyv加算器の出力を加算するv加算器
と、u加算器とv加算器の出力を比較する比較器と、比
較器の出力によりu+v/2またはu/2+vを計算す
る幅近似器と、幅近似器の出力の最大有意ビットの位置
を求める最大ビット検出器を備え、最大ビット検出器の
出力と最大有意ビットの隣の有意ビットを出力する機能
を有することにより、テクスチャマッピングと動き補償
の処理を同一のハードウェアで処理することによってハ
ードウェア量の削減とテクスチャマッピングを行うデー
タと動き補償を行うデータが任意の比率で与えられた場
合でも効率よく処理を行うことができるという有利な効
果が得られる。
【0093】請求項9に記載の発明によれば、特定のピ
クセル数は2のべき乗に構成され、特に、8、16、3
2、64または128のピクセル数に構成されることを
特徴とする請求項1または請求項2に記載の描画装置で
あって、ハードウェア、ソフトウェアともに構成および
処理とも好適である。
クセル数は2のべき乗に構成され、特に、8、16、3
2、64または128のピクセル数に構成されることを
特徴とする請求項1または請求項2に記載の描画装置で
あって、ハードウェア、ソフトウェアともに構成および
処理とも好適である。
【0094】請求項10に記載の発明によれば、テクス
チャマッピングと動き補償の両方の処理が可能な描画方
法であって、3点のスクリーン座標と対応するテクスチ
ャ座標または特定のピクセル数ブロックの左上の座標と
動きベクトルを入力する入力ステップと、スクリーン座
標の単位ベクトルのテクスチャ座標上への写像を求める
写像ステップと、写像を基にミップマップのレベルを求
めるレベルステップと、スクリーン座標上の値を求める
べき点を計算するスクリーン座標ステップと、写像を基
に値を求めるべき点に対応するテクスチャ座標を計算す
るテクスチャ座標ステップと、テクスチャ座標に対応す
るメモリアドレスを生成しメモリからデータを取得する
メモリアクセスステップと、データに対してテクスチャ
座標の小数成分または動きベクトルの小数部分によりバ
イリニア補間を行うバイリニアステップと、更にレベル
の小数部分によりリニア補間または予測誤差との加算を
行うリニア補間ステップと、入力された3点でスクリー
ン座標上に定義される三角形に含まれる全ての点、また
は入力されたブロックの左上の点で定義される特定のピ
クセル数のブロックに含まれる全ての点、に対してスク
リーン座標ステップ、テクスチャ座標ステップ、メモリ
アクセスステップ、バイリニアステップ、及びリニア補
間ステップを繰り返すことにより、テクスチャマッピン
グと動き補償の処理を同一のハードウェアで処理するこ
とによってハードウェア量の削減とテクスチャマッピン
グを行うデータと動き補償を行うデータが任意の比率で
与えられた場合でも効率よく処理を行うことができると
いう有利な効果が得られる。
チャマッピングと動き補償の両方の処理が可能な描画方
法であって、3点のスクリーン座標と対応するテクスチ
ャ座標または特定のピクセル数ブロックの左上の座標と
動きベクトルを入力する入力ステップと、スクリーン座
標の単位ベクトルのテクスチャ座標上への写像を求める
写像ステップと、写像を基にミップマップのレベルを求
めるレベルステップと、スクリーン座標上の値を求める
べき点を計算するスクリーン座標ステップと、写像を基
に値を求めるべき点に対応するテクスチャ座標を計算す
るテクスチャ座標ステップと、テクスチャ座標に対応す
るメモリアドレスを生成しメモリからデータを取得する
メモリアクセスステップと、データに対してテクスチャ
座標の小数成分または動きベクトルの小数部分によりバ
イリニア補間を行うバイリニアステップと、更にレベル
の小数部分によりリニア補間または予測誤差との加算を
行うリニア補間ステップと、入力された3点でスクリー
ン座標上に定義される三角形に含まれる全ての点、また
は入力されたブロックの左上の点で定義される特定のピ
クセル数のブロックに含まれる全ての点、に対してスク
リーン座標ステップ、テクスチャ座標ステップ、メモリ
アクセスステップ、バイリニアステップ、及びリニア補
間ステップを繰り返すことにより、テクスチャマッピン
グと動き補償の処理を同一のハードウェアで処理するこ
とによってハードウェア量の削減とテクスチャマッピン
グを行うデータと動き補償を行うデータが任意の比率で
与えられた場合でも効率よく処理を行うことができると
いう有利な効果が得られる。
【0095】請求項11に記載の発明によれば、リニア
補間ステップでテクスチャマッピング及び動き補償の両
方において2点間の補間を行い、更に動き補償の場合に
は予測誤差を加算するステップを行うことにより、テク
スチャマッピングと双方向の動き補償の処理を同一のハ
ードウェアで処理することによってハードウェア量の削
減とテクスチャマッピングを行うデータと動き補償を行
うデータが任意の比率で与えられた場合でも効率よく処
理を行うことができるという有利な効果が得られる。
補間ステップでテクスチャマッピング及び動き補償の両
方において2点間の補間を行い、更に動き補償の場合に
は予測誤差を加算するステップを行うことにより、テク
スチャマッピングと双方向の動き補償の処理を同一のハ
ードウェアで処理することによってハードウェア量の削
減とテクスチャマッピングを行うデータと動き補償を行
うデータが任意の比率で与えられた場合でも効率よく処
理を行うことができるという有利な効果が得られる。
【0096】請求項12に記載の発明によれば、特定の
ピクセル数は2のべき乗に構成、特に、8、16、3
2、64または128のピクセル数に構成されることを
特徴とする請求項10記載の描画方法であって、ハード
ウェア、ソフトウェアともに構成および処理ともに好適
である。
ピクセル数は2のべき乗に構成、特に、8、16、3
2、64または128のピクセル数に構成されることを
特徴とする請求項10記載の描画方法であって、ハード
ウェア、ソフトウェアともに構成および処理ともに好適
である。
【図面の簡単な説明】
【図1】本発明の実施の形態1による描画装置の構成を
示すブロック図
示すブロック図
【図2】図1の描画装置によるテクスチャマッピング処
理を行う場合のフローチャート
理を行う場合のフローチャート
【図3】図1の描画装置による動き補償処理を行う場合
のフローチャート
のフローチャート
【図4】図1のDDA回路のブロック図
【図5】図4のDDA回路でテクスチャマッピング処理
を行う場合のフローチャート
を行う場合のフローチャート
【図6】図4のDDA回路が動き補償処理を行う場合の
動作を示すフローチャート
動作を示すフローチャート
【図7】図1のマッピング回路の構成を示すブロック図
【図8】図7のマッピング回路がテクスチャマッピング
処理を行う場合の動作を示すフローチャート
処理を行う場合の動作を示すフローチャート
【図9】図7のマッピング回路が動き補償処理を行う場
合の動作を示すフローチャート
合の動作を示すフローチャート
【図10】図1のメモリアクセス回路の構成を示すブロ
ック図
ック図
【図11】図10のメモリアクセス回路がテクスチャマ
ッピング処理を行う場合の動作を示すフローチャート
ッピング処理を行う場合の動作を示すフローチャート
【図12】図10のメモリアクセス回路が動き補償処理
を行う場合の動作を示すフローチャート
を行う場合の動作を示すフローチャート
【図13】図1の四点補間回路回路の構成を示すブロッ
ク図
ク図
【図14】本発明の実施の形態における参照画像を表わ
す図
す図
【図15】テクスチャマッピングモードにおける四点補
間回路の動作を説明する図
間回路の動作を説明する図
【図16】1枚の参照画像を用いる動き補償モードにお
ける四点補間回路の動作を説明する図
ける四点補間回路の動作を説明する図
【図17】2枚の参照画像を用いる動き補償モードにお
ける四点補間回路の動作を説明する図
ける四点補間回路の動作を説明する図
【図18】図1の二点補間回路回路の構成を示すブロッ
ク図
ク図
【図19】図1の二点補間回路回路の構成を示すブロッ
ク図
ク図
【図20】従来の描画装置の構成を示すブロック図
1 DDA回路 2 マッピング回路 3 レベル回路 4 メモリアクセス回路 5 メモリ 6 四点補間回路 7 二点補間回路 11 入力レジスタA 12 入力レジスタB 13 入力レジスタC 14 左辺カウンタ 15 右辺カウンタ 16 補間カウンタ 17 マルチプレクサ 21−s S1レジスタ 21−t T1レジスタ 22−s S2レジスタ 22−t T2レジスタ 23−s S3レジスタ 23−t T3レジスタ 24 dt/dx回路 25 dt/dy回路 26 座標加算器 27 テクスチャ座標レジスタ 41 uシフタ 42 vシフタ 43 wレジスタ 44 オフセット回路 45 v加算器 46 u加算器 47 アドレス乗算器 48 アドレス加算器 49 モード設定器 61 aレジスタ 62 dレジスタ 63 bレジスタ 64 cレジスタ 65 選択加算回路A 66 選択加算回路B 67 選択加算回路C 68 シフト回路 81 テクスチャマッピング回路 82 動き補償回路
Claims (12)
- 【請求項1】モード信号入力によりテクスチャマッピン
グ処理機能と動き補償処理の機能とを選択する機能と、
3頂点のスクリーン座標入力からその3頂点によって定
義される三角形内部のピクセルの座標を順次出力する機
能と、1頂点のスクリーン座標入力からその点を起点
(左上)とする特定のピクセル数の正方形に囲まれるピ
クセルの座標を順次出力する機能とを有するDDA回路
と、 3頂点のテクスチャ座標入力から三角形に含まれるピク
セルのスクリーン座標に対応する前記3頂点のテクスチ
ャ座標との関係を求める機能と、前記スクリーン座標に
対応する前記3頂点のテクスチャ座標との関係からそれ
ぞれの前記スクリーン座標に対応する前記テクスチャ座
標を出力する機能と、前記起点からのベクトル入力から
参照画像内のテクスチャ座標との関係を求める機能とを
有するマッピング回路と、 前記マッピング回路から出力されるテクスチャ座標から
メモリをアクセスするためのアドレスを生成し、前記メ
モリから前記テクスチャ座標で表される点を含む近傍4
点のピクセル値を取得する機能を有するメモリアクセス
回路と、 前記近傍4点のピクセル値に対して前記テクスチャ座標
の小数成分または動きベクトルの小数成分により補間し
た値を出力する四点補間回路と、 前記マッピング回路から出力されるスクリーン座標とテ
クスチャ座標の関係に従って参照画像メモリの領域を選
択するためのレベル値を求めるレベル回路と、 相異なる前記参照画像メモリの領域から得られた2点の
前記ピクセルデータの値を前記レベル回路で求められる
レベル値に従って補間した値を出力する機能と、前記四
点補間回路から出力される値に予測誤差を加算する機能
とを有する二点補間回路とを有することを特徴とする描
画装置。 - 【請求項2】前記DDA回路は、画面の左端の辺をたど
る左辺カウンタと、画面の右端をたどる右辺カウンタ
と、前記左辺カウンタで生成される座標と前記右辺カウ
ンタで生成される座標で挟まれた同一のy座標を持つ点
の座標を生成する補間カウンタとを有し、 各行(同一y座標の点)を左から右へと上の行から下の
行へと3頂点で囲まれた三角形の内部の点の座標を出力
するモードと与えられた1頂点を起点とする特定のピク
セル数の正方形の内部の点を起点から各行を左から右へ
と上の行から下の行へとピクセル座標を順次出力するモ
ードとを有することを特徴とする請求項1に記載の描画
装置。 - 【請求項3】前記マッピング回路は前記スクリーン座標
上のx軸方向の長さ1の単位ベクトルに対応する前記テ
クスチャ座標上のベクトルdt/dxを求めるdt/d
x回路と、 前記スクリーン座標上のy軸方向の長さ1の単位ベクト
ルに対応する前記テクスチャ座標上のベクトルdt/d
yを求めるdt/dy回路と、 前記dt/dx回路およびdt/dy回路の出力を適宜
初期値に加算する座標加算器とを有し、 モード信号の変更により前記dt/dxおよび前記dt
/dyをそれぞれ1として動作を行う機能を有すること
を特徴とする請求項1に記載の描画装置。 - 【請求項4】前記メモリアクセス回路はテクスチャの横
サイズを保持するWレジスタと乗算器と加算器とを有
し、 前記Wレジスタに保持された値と入力されるx座標、y
座標およびレベルの値に従って外部メモリをアクセスす
るアドレスを生成し対応するデータを取得することを特
徴とする請求項1に記載の描画装置。 - 【請求項5】前記四点補間回路は3つの選択・加算回路
とシフト回路を有し、 入力されるx座標およびy座標の整数部分と小数部分の
値に従ってセレクタ回路により選択された値を出力する
ことを特徴とする請求項1に記載の描画装置。 - 【請求項6】前記二点補間回路は加算器とシフト回路と
を有し、 外部からの入力値と前記四点補間回路からの入力値を加
算する機能と、前記四点補間回路からの連続する2つの
入力の平均を計算する機能とを有することを特徴とする
請求項1に記載の描画装置。 - 【請求項7】前記二点補間回路は2つの加算器とシフト
回路とを有し、前記四点補間回路からの連続する2つの
入力の平均値を計算する機能と、外部からの入力値と前
記平均値を加算する機能とを有することを特徴とする請
求項1に記載の描画装置。 - 【請求項8】前記レベル回路はdt/dx=(xu,x
v),dt/dy=(yu,yv)の各加算器の結果を
入力とし、 前記xuと前記yuを加算するu加算器と、 前記xv加算器の出力と前記yv加算器の出力を加算す
るv加算器と、 前記u加算器とv加算器の出力を比較する比較器と、 前記比較器の出力によりu+v/2またはu/2+vを
計算する幅近似器と、 前記幅近似器の出力の最大有意ビットの位置を求める最
大ビット検出器を備え、最大ビット検出器の出力と最大
有意ビットの隣の有意ビットを出力する機能を有する請
求項1に記載の描画装置。 - 【請求項9】前記、特定のピクセル数は2のべき乗に構
成され、特に、8、16、32、64または128のピ
クセル数に構成されることを特徴とする請求項1または
請求項2に記載の描画装置。 - 【請求項10】テクスチャマッピングと動き補償の両方
の処理が可能な描画方法であって、 3点のスクリーン座標と対応するテクスチャ座標または
特定のピクセル数のブロックの左上の座標と動きベクト
ルを入力する入力ステップと、 前記スクリーン座標の単位ベクトルの前記テクスチャ座
標上への写像を求める写像ステップと、 前記写像を基にミップマップのレベルを求めるレベルス
テップと、 前記スクリーン座標上の値を求めるべき点を計算するス
クリーン座標ステップと、 前記写像を基に前記値を求めるべき点に対応する前記テ
クスチャ座標を計算するテクスチャ座標ステップと、 前記テクスチャ座標に対応するメモリアドレスを生成し
メモリからデータを取得するメモリアクセスステップ
と、 前記データに対して前記テクスチャ座標の小数成分また
は前記動きベクトルの小数部分によりバイリニア補間を
行うバイリニアステップと、 更にレベルの小数部分によりリニア補間または予測誤差
との加算を行うリニア補間ステップと、 入力された3点で前記スクリーン座標上に定義される三
角形に含まれる全ての点、または入力されたブロックの
左上の点で定義される特定のピクセル数のブロックに含
まれる全ての点、に対してスクリーン座標ステップ、テ
クスチャ座標ステップ、メモリアクセスステップ、バイ
リニアステップ、及びリニア補間ステップを繰り返すこ
とを特徴とする描画方法。 - 【請求項11】前記リニア補間ステップでテクスチャマ
ッピング及び動き補償の両方において2点間の補間を行
い、更に動き補償の場合には予測誤差を加算するステッ
プを行うことを特徴とする請求項10記載の描画方法。 - 【請求項12】前記特定のピクセル数は2のべき乗に構
成、特に、8、16、32、64または128のピクセ
ル数に構成されることを特徴とする請求項10記載の描
画方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19120898A JP2000020736A (ja) | 1998-07-07 | 1998-07-07 | 描画装置及び描画方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19120898A JP2000020736A (ja) | 1998-07-07 | 1998-07-07 | 描画装置及び描画方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000020736A true JP2000020736A (ja) | 2000-01-21 |
Family
ID=16270712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19120898A Withdrawn JP2000020736A (ja) | 1998-07-07 | 1998-07-07 | 描画装置及び描画方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000020736A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015095259A (ja) * | 2013-11-14 | 2015-05-18 | インテル コーポレイション | グラフィカルテクスチャデータのマルチモードフィルタリングのためのフレキシブルフィルタロジック |
-
1998
- 1998-07-07 JP JP19120898A patent/JP2000020736A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015095259A (ja) * | 2013-11-14 | 2015-05-18 | インテル コーポレイション | グラフィカルテクスチャデータのマルチモードフィルタリングのためのフレキシブルフィルタロジック |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6518974B2 (en) | Pixel engine | |
US5544294A (en) | Method for generating a subpixel mask for computer graphics system and apparatus thereof | |
KR970007247B1 (ko) | 도형처리장치 및 도형처리방법 | |
US5610658A (en) | Motion vector detection using hierarchical calculation | |
KR100594073B1 (ko) | 내장형 시스템의 디지털 영상 스케일링방법 | |
JPH1186007A (ja) | プリミティブにより覆われるピクセルの割合を求める方法 | |
US6360029B1 (en) | Method and apparatus for variable magnification of an image | |
US10147226B1 (en) | 2D motion vectors from 3D model data | |
US7050066B2 (en) | Image processing apparatus and image processing program | |
US6476819B1 (en) | Apparatus and method for assigning shrinkage factor during texture mapping operations | |
JPH0660173A (ja) | 画像を縮小する方法および装置 | |
US5844567A (en) | Computer graphics system and method for texture mapping using triangular interpolation | |
US6473091B1 (en) | Image processing apparatus and method | |
EP0574245A2 (en) | Method and apparatus for variable expansion and variable shrinkage of an image | |
JP2000020736A (ja) | 描画装置及び描画方法 | |
JP2010134654A (ja) | 描画処理装置 | |
US6965382B2 (en) | Graphic image rendering apparatus | |
US6211885B1 (en) | Apparatus for outputting an image in which data of points on texture pattern are mapped to data of dots on display plane | |
JPH03144782A (ja) | 三次元図形処理装置 | |
CN112508831A (zh) | 一种超声宽景图像生成方法、装置、设备及存储介质 | |
CA2261245C (en) | Division circuit and graphic display processing apparatus | |
JP2000315073A (ja) | 画像描画装置、画像描画方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
JPH11296160A (ja) | エンコーダおよびその方法とグラフィック演算装置 | |
US20030142107A1 (en) | Pixel engine | |
US7768512B1 (en) | System and method for rasterizing primitives using direct interpolation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050701 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050705 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070613 |