JP2000020736A

JP2000020736A - 描画装置及び描画方法

Info

Publication number: JP2000020736A
Application number: JP19120898A
Authority: JP
Inventors: Hideyuki Fujishima; 秀幸藤嶋
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1998-07-07
Filing date: 1998-07-07
Publication date: 2000-01-21

Abstract

(57)【要約】【課題】ＣＧにおけるテクスチャマッピング処理とビ
デオ復号化における動き補償処理を共通のハードウエア
で実現することを目的とする。【解決手段】ＤＤＡ回路１、マッピング回路２、レベ
ル回路３、メモリアクセス回路４、四点補間回路６、お
よび二点補間回路７から構成される。テクスチャマッピ
ング用の回路にわずかの追加回路を付加することにより
動き補償処理を同一のハードウェアで行うことができる
ので大幅なハードウェアの削減ができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】コンピュータグラフィックス
で利用されるテクスチャマッピング処理と動画像の復号
化で使われる動き補償処理を共通のハードウェアで実現
する描画装置及び描画方法に関する。

【０００２】

【従来の技術】近年マルチメディア信号処理の分野は目
覚ましい発展を遂げており、多大な開発資源が投入され
ている。その中でもコンピュータグラフィックスではテ
クスチャマッピングのアルゴリズムを利用した高品質の
画像生成を行うハードウェアが多く提案されている。ま
た動画像処理の中では時間軸上での画像の類似性を利用
した圧縮符号化のために動き補償回路が用いられる。ま
たコンピュータグラフィックスや動画像を用いた画像生
成を同じスクリーン上で実現させるという要求が高まっ
ている。

【０００３】以下に従来のテクスチャマッピングと動き
補償を行う装置について説明する。図２０は従来の描画
装置の構成を示すブロック図である。図２０において８
１はテクスチャマッピング回路であってテクスチャマッ
ピングを行うためのハードウェア、８２は動き補償回路
であって動き補償を行うためのハードウェアである。

【０００４】更に上記のように構成された従来の描画装
置について動作の説明をする。図２０の従来の描画装置
でテクスチャマッピング処理を行う場合、テクスチャマ
ッピング回路８１に３頂点のスクリーン座標とテクスチ
ャ座標が入力され、３頂点によってスクリーン座標上で
定義される三角形に含まれるピクセルの値を順次出力す
る。

【０００５】次に動き補償を行う場合には、スクリーン
座標上の左上の点と動きベクトル、及び予測誤差が入力
され、動きベクトルによって示されたテクスチャ座標上
に予測誤差が加算され、ピクセル値を順次出力する。

【０００６】

【発明が解決しようとする課題】しかしながら、上述の
ブロック図で示したハードウェアとその画像処理におい
て、テクスチャマッピングのアルゴリズムはメモリアク
セスと簡単な計算を行うサイクルを大量に行う処理であ
り、アルゴリズムの専用ハードウェア化により効率の良
い処理を行うことが可能である。また動き補償について
も同様に専用ハードウェア化の効果が大きな処理であ
る。

【０００７】しかし、コンピュータグラフィックスによ
る画像とピクセルベースの動画像を同時に画面上に表示
する場合には従来の方法ではそれぞれの処理に特化した
ハードウェアを準備する必要があり、更に表示する画像
の内容によっては一方の回路が全く使われず他方の回路
は性能が足りないと言う事態を引き起こす可能性を持つ
という問題点を有していた。

【０００８】特に、今後の画像情報処理の増加に伴っ
て、コンピュータグラフィックス、画像、静止画ならび
に動画を問わず処理することが求められる。しかも、コ
ンピュータビットマップ展開処理と動画圧縮処理とを一
度に済ますことができ、さらに処理の共通部分をハード
ウェアで共用し、ソフトウェアの負担の軽減と処理の高
速化が求められていた。

【０００９】本発明はテクスチャマッピング処理の回路
に単純な回路を付加することで、動き補償処理も行うこ
とができ、ハードウェア量を大幅に削減し、また表示す
る画像の内容によってハードウェアの使用効率が低下す
ることのない描画装置及び描画方法を提供することを目
的とする。

【００１０】

【課題を解決するための手段】上記課題を解決するため
本発明は、テクスチャマッピングと動き補償の両方の処
理が可能な描画装置及び描画方法であって、３点のスク
リーン座標と対応するテクスチャ座標または特定ピクセ
ル数のブロックの左上の座標と動きベクトルを入力する
入力ステップと、スクリーン座標の単位ベクトルのテク
スチャ座標上への写像を求める写像ステップと、写像を
基にミップマップのレベルを求めるレベルステップと、
スクリーン上の値を求めるべき点を計算するスクリーン
座標ステップと、写像を基に値を求めるべき点に対応す
るテクスチャ座標を計算するテクスチャ座標ステップ
と、テクスチャ座標に対応するメモリアドレスを生成し
メモリからデータを取得するメモリアクセスステップ
と、データに対してテクスチャ座標の小数成分または動
きベクトルの小数部分によりバイリニア補間を行うバイ
リニアステップと、更にレベルの小数部分によりリニア
補間または予測誤差との加算を行うリニア補間ステップ
と、入力された３点でスクリーン座標上に定義される三
角形に含まれる全ての点、または入力されたブロックの
左上の点で定義される特定ピクセル数のブロックに含ま
れる全ての点、に対してスクリーン座標ステップ、テク
スチャ座標ステップ、メモリアクセスステップ、バイリ
ニアステップ、及びリニア補間ステップを繰り返す構成
を備えた描画装置及び描画方法である。

【００１１】これによりテクスチャマッピングと動き補
償の処理を同一のハードウェアで処理することによりハ
ードウェア量の削減とテクスチャマッピングを行うデー
タと動き補償を行うデータが任意の比率で与えられた場
合でも効率よく処理を行うことができる描画装置及び描
画方法が得られる。

【００１２】

【発明の実施の形態】本発明の請求項１に記載の発明
は、モード信号入力によりテクスチャマッピング処理機
能と動き補償処理の機能とを選択する機能と、３頂点の
スクリーン座標入力からその３頂点によって定義される
三角形内部のピクセルの座標を順次出力する機能と、１
頂点のスクリーン座標入力からその点を起点（左上）と
する特定のピクセル数の正方形に囲まれるピクセルの座
標を順次出力する機能とを有するＤＤＡ回路と、３頂点
のテクスチャ座標入力から三角形に含まれるピクセルの
スクリーン座標に対応する３頂点のテクスチャ座標との
関係を求める機能と、スクリーン座標に対応する３頂点
のテクスチャ座標との関係からそれぞれのスクリーン座
標に対応するテクスチャ座標を出力する機能と、起点か
らのベクトル入力から参照画像内のテクスチャ座標との
関係を求める機能を備えるマッピング回路と、マッピン
グ回路から出力されるテクスチャ座標からメモリをアク
セスするためのアドレスを生成し、メモリからテクスチ
ャ座標で表される点を含む近傍４点のピクセル値を取得
する機能を有するメモリアクセス回路と、近傍４点のピ
クセル値に対してテクスチャ座標の小数成分または動き
ベクトルの小数成分により補間した値を出力する四点補
間回路と、マッピング回路から出力されるスクリーン座
標とテクスチャ座標の関係に従って参照画像メモリの領
域を選択するためのレベル値を求めるレベル回路と、相
異なる参照画像メモリの領域から得られた２点のピクセ
ルデータの値をレベル回路で求められるレベル値に従っ
て補間した値を出力する機能と、四点補間回路から出力
される値に予測誤差を加算する機能とを有する二点補間
回路と、を有することとしたものである。

【００１３】テクスチャマッピングと動き補償の処理を
同一のハードウェアで処理することによりハードウェア
量の削減と表示する内容によらず効率よく処理を行うこ
とができるという作用を有する。

【００１４】請求項２に記載の発明は、請求項１に記載
の描画装置において、ＤＤＡ回路は、画面の左端の辺を
たどる左辺カウンタと、画面の右端をたどる右辺カウン
タと、左辺カウンタで生成される座標と右辺カウンタで
生成される座標で挟まれた同一のｙ座標を持つ点の座標
を生成する補間カウンタを有し、各行（同一ｙ座標の
点）を左から右へと上の行から下の行へと３頂点で囲ま
れた三角形の内部の点の座標を出力するモードと与えら
れた１頂点を起点とする特定のピクセル数の正方形の内
部の点を起点から各行を左から右へと上の行から下の行
へとピクセル座標を順次出力するモードを備えることと
したものである。

【００１５】描画の対象となるスクリーン座標の生成を
行う作業をモードの切り替えによりテクスチャマッピン
グにおいても動き補償においても入力の違いだけで同一
の回路を用いて行うという作用を有する。

【００１６】請求項３に記載の発明は、請求項１に記載
の発明において、マッピング回路はスクリーン座標上の
ｘ軸方向の長さ１の単位ベクトルに対応するテクスチャ
座標上のベクトルｄｔ／ｄｘを求めるｄｔ／ｄｘ回路
と、スクリーン座標上のｙ軸方向の長さ１の単位ベクト
ルに対応するテクスチャ座標上のベクトルｄｔ／ｄｙを
求めるｄｔ／ｄｙ回路と、ｄｔ／ｄｘ回路およびｄｔ／
ｄｙ回路の出力を適宜初期値に加算する座標加算器と、
モード信号の変更によりｄｔ／ｄｘおよびｄｔ／ｄｙを
それぞれ１として動作を行う機能を備えることとしたも
のである。

【００１７】テクスチャマッピングと動き補償の処理に
おいて共に必要となる参照画像のピクセルを選択する処
理が入力の違いにより同一の回路を用いて行われるとい
う作用を有する。

【００１８】請求項４に記載の発明は、請求項１に記載
の発明において、メモリアクセス回路はテクスチャの横
サイズを保持するＷレジスタと、乗算器と加算器を有
し、Ｗレジスタに保持された値と入力されるｘ座標、ｙ
座標およびレベルの値に従って外部メモリをアクセスす
るアドレスを生成し対応するデータを取得することとし
たものである。

【００１９】テクスチャマッピングと動き補償の処理に
おいてレベル入力の有無に従って全く同様の回路でこれ
らの処理のためのメモリアクセスが行われるという作用
を有する。

【００２０】請求項５に記載の発明は、請求項１に記載
の発明において、四点補間回路は３つの選択・加算回路
とシフト回路を有し、入力されるｘ座標およびｙ座標の
整数部分と小数部分の値に従ってセレクタ回路により選
択された値を出力することで同一の回路でこれらの処理
のための計算が行われるという作用を有する。

【００２１】請求項６に記載の発明は、請求項１に記載
の発明において、二点補間回路は加算器とシフト回路と
を有し、外部からの入力値と四点補間回路からの入力値
を加算する機能と、四点補間回路からの連続する２つの
入力の平均を計算する機能を有することとしたものであ
り、テクスチャマッピングと動き補償の処理において加
算結果をシフトして出力するかどうかを選択できること
により、これらの処理のための計算が同一の回路でおこ
なわれるという作用を有する。

【００２２】請求項７に記載の発明は、請求項１に記載
の発明において、二点補間回路は２つの加算器とシフト
回路とを有し、四点補間回路からの連続する２つの入力
の平均値を計算する機能と、外部からの入力値と平均値
を加算する機能を有することとしたものであり、テクス
チャマッピングと双方向からの動き補償の処理において
同一の回路で計算が行われるという作用を有することを
特徴とする。

【００２３】請求項８に記載の発明は、請求項１に記載
の発明において、レベル回路はｄｔ／ｄｘ＝（ｘｕ，ｘ
ｖ）、ｄｔ／ｄｙ＝（ｙｕ，ｙｖ）の各加算器の結果を
入力とし、ｘｕとｙｕを加算するｕ加算器と、ｘｖ加算
器の出力とｙｖ加算器の出力を加算するｖ加算器と、ｕ
加算器とｖ加算器の出力を比較する比較器と、比較器の
出力によりｕ＋ｖ／２またはｕ／２＋ｖを計算する幅近
似器と、幅近似器の出力の最大有意ビットの位置を求め
る最大ビット検出器を備え、最大ビット検出器の出力と
最大有意ビットの隣の有意ビットを出力する機能を有す
ることとしたものである。

【００２４】テクスチャマッピングで必要となるレベル
の算出を単純な計算で効率の良い値が算出されるという
作用を有する。

【００２５】請求項９は、特定のピクセル数は２のべき
乗に構成され、特に、８、１６、３２、６４または１２
８のピクセル数に構成されることを特徴とする請求項１
または請求項２に記載の描画装置である。ハードウェア
構成に好適なピクセル数に設定することができる。

【００２６】請求項１０に記載の発明は、テクスチャマ
ッピングと動き補償の両方の処理が可能な画像生成方法
であって、３点のスクリーン座標と対応するテクスチャ
座標または特定のピクセル数のブロックの左上の座標と
動きベクトルを入力する入力ステップと、スクリーン座
標の単位ベクトルのテクスチャ座標上への写像を求める
写像ステップと、写像を基にミップマップのレベルを求
めるレベルステップと、スクリーン座標上の値を求める
べき点を計算するスクリーン座標ステップと、写像を基
に値を求めるべき点に対応するテクスチャ座標を計算す
るテクスチャ座標ステップと、テクスチャ座標に対応す
るメモリアドレスを生成しメモリからデータを取得する
メモリアクセスステップと、データに対してテクスチャ
座標の小数成分または動きベクトルの小数部分によりバ
イリニア補間を行うバイリニアステップと、更にレベル
の小数部分によりリニア補間または予測誤差との加算を
行うリニア補間ステップと、入力された３点でスクリー
ン座標上に定義される三角形に含まれる全ての点、また
は入力されたブロックの左上の点で定義される特定のピ
クセル数のブロックに含まれる全ての点、に対してスク
リーン座標ステップ、テクスチャ座標ステップ、メモリ
アクセスステップ、バイリニアステップ、及びリニア補
間ステップを繰り返すこととしたものである。

【００２７】テクスチャマッピングと動き補償の処理を
同一のハードウェアで処理することによりハードウェア
量の削減とテクスチャマッピングを行うデータと動き補
償を行うデータが任意の比率で与えられた場合でも効率
よく処理を行うことができるという作用を有する。

【００２８】請求項１１に記載の発明は、リニア補間ス
テップでテクスチャマッピング及び動き補償の両方にお
いて２点間の補間を行い、更に動き補償の場合には予測
誤差を加算するステップを行うとしたものであり、テク
スチャマッピングと双方向の動き補償の処理を同一のハ
ードウェアで処理することによりハードウェア量の削減
と表示する内容によらず効率よく処理を行うことができ
るという作用を有する。

【００２９】請求項１２は、特定のピクセル数は２のべ
き乗に構成、特に、８、１６、３２、６４または１２８
のピクセル数に構成されることを特徴とする請求項１０
記載の描画方法である。ハードウェア構成に好適なピク
セル数に設定することができる。

【００３０】以下、本発明の実施の形態について、図１
から図１９を用いて説明する。（実施の形態１）図１は本発明の実施の形態１による描
画装置を示すブロック図である。図１において、１はＤ
ＤＡ回路、２はマッピング回路、３はレベル回路、４は
メモリアクセス回路、５はメモリ、６は四点補間回路、
７は二点補間回路である。また、メモリ５にはプログラ
ム、データおよび計算に必要な一時格納データ並びに、
参照画像のデータが格納される。

【００３１】ここで、本願発明を応用するテクスチャマ
ッピング処理において、衆知のミップマップ法を用いる
ことを前提として、参照画像のデータも格納する。衆知
のようにミップマップ法とは、二次元の画像情報を三次
元に活用するための一手法であって、二次元の画像情報
を三次元に表現する過程で複数の尺度（例えば、１／
２，１／４，・・・等）の画像情報を必要とするから、
これ等の画像情報を予め用意しておくために参照画像が
用いられる。さらに、これ等の尺度を適切に選択するた
めにレベル回路３による画像情報の調整を行う。こうし
て、全体としてリアリティのあるなめらかな三次元情報
を得ようとするものである。なお以上のミップマップ法
をさらに詳述することは、本発明の主題ではないので詳
細を割愛する。

【００３２】以上のように構成された描画装置につい
て、機能等を説明する。ＤＤＡ回路１は３点のスクリー
ン座標を入力としその３点で定義される三角形に含まれ
る点のスクリーン座標を順次出力する機能と、１点のス
クリーン座標を入力とし、その点を左上端の点とする８
×８ピクセルの正方形ブロックに含まれる点のスクリー
ン座標を供給する機能を有する。マッピング回路２は３
点のスクリーン座標とテクスチャ座標からスクリーン座
標上のｘ軸方向とｙ軸方向の単位ベクトルのテクスチャ
座標上への写像を計算し、ＤＤＡ回路１から供給される
スクリーン座標に対応するテクスチャ座標を出力する機
能と、の写像をレベル回路３に対して供給する機能と、
入力される動きベクトルを参照してＤＤＡ回路１から供
給されるスクリーン座標に対応するテクスチャ座標を供
給する機能を有する。レベル回路３はマッピング回路２
から供給される写像からメモリ５に格納されているミッ
プマップに対するレベルを出力する機能を有する。メモ
リアクセス回路４はマッピング回路２から供給されるテ
クスチャ座標とレベル回路３から供給されるレベルによ
りメモリ５に格納されているミップマップの所定の座標
にある点の近傍の４点の値を読み出す機能と、メモリ５
に格納されている１枚の参照画像の所定の位置から近傍
の４点の値を読み出す機能を有する。四点補間回路６は
メモリアクセス回路４によって供給される４つのデータ
とマッピング回路２により供給される座標の小数部分を
入力として、４つのデータとそれぞれの隣接するデータ
の中間値を座標の小数部分に従って選択し出力する機能
を有する。二点補間回路７は四点補間回路６から供給さ
れる２つの中間値を含む値を入力とし、レベル回路３か
ら供給されるレベルの端数に従って２つの中間値を含む
値の補間された値を出力する機能と、中間値を含む値と
別途入力される予測誤差と加算する機能を有する。

【００３３】ここで、前述のピクセルとは、画面を構成
する点であり、ディスプレイ装置が表示する画像の最小
単位である。この各ピクセルは画面の左上を基準点とす
る座標値を与えられており、この座標により全てのピク
セルの位置が特定される。この座標をピクセル座標と呼
ぶ。また各ピクセルはその固有の色を表現するための値
を割り当てられており、この値はメモリ上で複数のビッ
トにより表現されている。本文ではピクセルの色を表現
するデータの一部あるいは全てをさしてピクセルの値と
呼ぶものとする。特にピクセル数が２のべき乗に構成さ
れていると、ハードウェア、ソフトウェアともに処理が
好都合となる。特にハード構成上、８、１６、３２、６
４または１２８に構成されることが好適である。

【００３４】次に、本実施の形態による描画装置につい
て、その動作を図２を用いて説明する。図２は図１の描
画装置によるテクスチャマッピング処理を行う場合のフ
ローチャートである。図２において、先ずＤＤＡ回路１
に３点のスクリーン座標が入力され、同時にマッピング
回路２に対して３点のスクリーン座標とそれに対応する
３点のテクスチャ座標が入力される（Ｓ１：入力ステッ
プ）。マッピング回路２では３点のスクリーン座標とそ
れに対応する３点のテクスチャ座標を基にスクリーン座
標上での単位ベクトル（１，０）、（０，１）のテクス
チャ座標上ので写像（ｄｕ／ｄｘ，ｄｖ／ｄｘ）、（ｄ
ｕ／ｄｙ，ｄｖ／ｄｙ）を計算する（Ｓ２：写像ステッ
プ）。同時にレベル回路３ではマッピング回路２で生成
された写像を基にミップマップのなかの画像を選択する
ためのレベルを計算する（Ｓ３：レベルステップ）。

【００３５】次に、ＤＤＡ回路１では値（色）を求める
ピクセルの座標を計算し順次マッピング回路２に供給す
る（Ｓ４：スクリーン座標ステップ）。次にマッピング
回路２に順次入力されるスクリーン座標との写像を基に
順次入力されるスクリーン座標に対応するテクスチャ座
標を計算する（Ｓ５：テクスチャ座標ステップ）。メモ
リアクセス回路４ではマッピング回路２から出力される
座標とレベル回路３から出力されるレベルを基にアドレ
スを生成し、メモリ５をアクセスして、指定されたレベ
ルの座標の近傍４点のピクセル値と更に下のレベルでの
近傍４点のピクセル値をデータとして取得する（Ｓ６：
メモリアクセスステップ）。

【００３６】次に、２組の近傍４点のピクセル値は四点
補間回路６で座標の小数成分を基にそれぞれバイリニア
補間を施される（Ｓ７：バイリニアステップ）。更に二
点補間回路７で２つの補間値がレベルの小数成分を基に
補間され（Ｓ８：リニア補間ステップ）、スクリーンピ
クセル値として出力される。Ｓ４からＳ８までのステッ
プを３点のスクリーン座標で定義される三角形に含まれ
るピクセル全てに対して出力がなされるまで繰り返され
る（Ｓ９）。

【００３７】図３は図１の描画装置による動き補償を行
う場合のフローチャートである。図３において、先ずＤ
ＤＡ回路１に対して描画する８×８ピクセルブロックの
左上のピクセルを示す座標が入力され、同時にマッピン
グ回路２には同じ左上の点の座標とそのブロックが参照
する参照画面の位置を示す動きベクトルが入力される
（Ｓ１１：入力ステップ）。スクリーン座標上での単位
ベクトル（１，０）、（０，１）のテクスチャ座標上で
の写像（１，０）、（０，１）を設定する（Ｓ１２：写
像ステップ）。ＤＤＡ回路１は左上から右に向かって順
にスクリーン座標を出力し、右端まで出力した後更に下
の段の左から繰り返すという順序でスクリーン座標を出
力する（Ｓ１３：スクリーン座標ステップ）。マッピン
グ回路２では動きベクトルを基にＤＤＡ回路１から順次
入力されるスクリーン座標に対応する参照画像のテクス
チャ座標を出力する（Ｓ１４：テクスチャ座標ステッ
プ）。

【００３８】次にこの参照画像の座標を基にアドレスを
生成してその座標の近傍４点のピクセルデータを取得す
る（Ｓ１５：メモリアクセスステップ）。四点補間回路
６では近傍４点に対して動きベクトルの小数成分を基に
バイリニア補間を施す（Ｓ１６：バイリニアステッ
プ）。更にバイリニア補間の結果に対して二点補間回路
７で予測誤差を加算する（Ｓ１７：誤差修正ステップ）
ことによりスクリーンピクセルの値を出力する。上記の
Ｓ１３からＳ１７までのステップを８×８ピクセルブロ
ックの全ての点に対して値が求められるまで繰り返す
（Ｓ１８）。

【００３９】図４は図１のＤＤＡ回路のブロック図であ
る。図４において１１は入力レジスタＡ、１２は入力レ
ジスタＢ、１３は入力レジスタＣ、１４は左辺カウン
タ、１５は右辺カウンタ、１６は補間カウンタ、１７は
マルチプレクサである。

【００４０】以上のように構成されたＤＤＡ回路につい
て、機能等を説明する。入力レジスタＡ１１は入力され
る３つの頂点の中でｙ座標が最大であるものを格納する
機能を有する。入力レジスタＢ１２は入力される３つの
頂点の中でｘ座標が最小のものを格納する機能を有す
る。入力レジスタＣ１３は入力レジスタＡ１１及び入力
レジスタＢ１２に格納された頂点データではない第３の
頂点データを格納する機能を有する。左辺カウンタ１４
は入力レジスタＡ１１に格納された頂点から入力レジス
タＢ１２に格納された頂点への線分上の点の座標を整数
精度で生成し出力する機能と必要に応じて入力レジスタ
Ｂ１２に格納されている頂点から入力レジスタＣ１３に
格納されている頂点への線分上の点の座標を整数精度で
生成し出力する機能を有する。右辺カウンタ１５は入力
レジスタＡ１１に格納された頂点から入力レジスタＣ１
３に格納された頂点への線分上の点の座標を整数精度で
生成し出力する機能と必要に応じて入力レジスタＣ１３
に格納されている頂点から入力レジスタＢ１２に格納さ
れている頂点への線分上の点の座標を整数精度で生成し
出力する機能を有する。

【００４１】補間カウンタ１６は左辺カウンタ１４及び
右辺カウンタ１５から供給されるｙ座標の等しい点の間
を左辺カウンタ１４から与えられた点から順にｘ座標を
増加させて右辺カウンタ１５から与えられた頂点まで順
に座標を出力する機能を有する。マルチプレクサ１７は
左辺カウンタ１４から出力される座標と、補間カウンタ
１６から出力される座標と、右辺カウンタ１５から出力
される座標を選択しスクリーンピクセル座標として出力
する機能を有する。

【００４２】次に、以上のような構成、機能を有する図
４のＤＤＡ回路について、その動作を図５及び図６を用
いて説明する。図５は図４のＤＤＡ回路でテクスチャマ
ッピング処理を行う場合のフローチャートである。図５
において、まず、３点のスクリーン座標が入力され入力
レジスタＡ１１にはｙ座標が最小の点ａが格納され、入
力レジスタＢ１２にはｘ座標が最小の点ｂが格納され、
残りの点が入力レジスタＣ１３に格納される（Ｓ２
１）。点ａ及び点ｂの座標を左辺カウンタ１４へ、点ａ
及び点ｂの座標を右辺カウンタ１５にそれぞれコピーす
る（Ｓ２２）。点ａのｘ座標と点ｂのｘ座標を比較する
（Ｓ２３）。

【００４３】Ｓ２３で点ａのｘ座標が小さかった場合に
は、左辺カウンタ１４から線分ａｂ上の点をマルチプレ
クサ１７を介して出力する（Ｓ２４）。Ｓ２４では整数
精度で座標の生成がなされるので出力されるｙ座標が増
加するまでＳ２４をくりかえす（Ｓ２５）。Ｓ２５でｙ
座標が増加したとき左辺カウンタ１４が出力している座
標を補間カウンタ１６へロードする（Ｓ２６）。

【００４４】またＳ２４において点ａのｘ座標が小さく
ない場合には現在左辺カウンタ１４にセットされている
ｘ座標を一時待避する（Ｓ２７）。左辺カウンタ１４か
ら線分ａｂ上の点をマルチプレクサ１７を介して出力す
る（Ｓ２８）。Ｓ２９では整数精度で座標の生成がなさ
れるので出力されるｙ座標が増加するまでＳ２８を繰り
返す（Ｓ２９）。Ｓ２９でｙ座標が増加したとき左辺カ
ウンタ１４で一時待避していたｘ座標と現在のｙ座標を
補間カウンタ１６へロードする（Ｓ３０）。

【００４５】左辺カウンタ１４の保持している座標が点
ｂに到達しているかどうかを判断する（Ｓ３１）。Ｓ３
１で座標が点ｂに到達している場合には始点を点ｂ、終
点を点ｃとする（Ｓ３２）。Ｓ３１で点ｂに到達してい
ない場合には左辺カウンタ１４の始点及び終点の変更は
行わない。

【００４６】次に点ａのｘ座標と点ｃのｘ座標を比較す
る（Ｓ３３）。Ｓ３３で点ａのｘ座標が小さい場合に
は、右辺カウンタ１５が保持している座標を補間カウン
タ１６へロードする（Ｓ３４）。補間カウンタ１６で左
辺カウンタ１４からロードされた座標から右辺カウンタ
１５からロードされた座標までの線分をマルチプレクサ
１７を介して全て出力する（Ｓ３５）。右辺カウンタ１
５から線分ａｃ上の点をマルチプレクサ１７を介して出
力する（Ｓ３６）。Ｓ３６では整数精度で座標の生成が
なされるので出力されるｙ座標が増加するまでＳ３６を
繰り返す（Ｓ３７）。ｙ座標が増加したら左辺カウンタ
１４及び右辺カウンタ１５の保持する座標のｙ座標をそ
れぞれ１だけ増加させる（Ｓ３８）。

【００４７】Ｓ３３において点ａのｘ座標が小さくない
場合、右辺カウンタ１５は現在のｘ座標を一時待避する
（Ｓ３９）。右辺カウンタ１５は線分ａｃ上の点を計算
し（Ｓ４０）、ｙ座標が増加するまでＳ４０を繰り返す
（Ｓ４１）。このＳ４０では座標の計算は行うが出力は
なされない。ｙ座標が増加するとき右辺カウンタ１５の
座標を補間カウンタ１６へロードする（Ｓ４２）。補間
レジスタは左辺レジスタからロードされた座標から右辺
レジスタからロードされた座標までの点の座標をマルチ
プレクサ１７を介して順次出力する（Ｓ４３）。補間カ
ウンタ１６の出力終了後、右辺カウンタ１５は右辺カウ
ンタ１５に一時待避していた点まで線分ａｃ上の点の座
標を出力する（Ｓ４４）。左辺カウンタ１４及び右辺カ
ウンタ１５の保持する座標のｙ座標をそれぞれ１だけ増
加させる（Ｓ４５）。右辺カウンタ１５の保持している
座標が点ｃに到達しているかどうかを判断する（Ｓ４
６）。Ｓ４６で座標が点ｃに到達している場合には始点
を点ｃ、終点を点ｂとする（Ｓ４７）。

【００４８】Ｓ４６で点ｃに到達していない場合には始
点及び終点の変更は行わない。左辺カウンタ１４及び右
辺カウンタ１５が両方とも点ｂ、あるいは両方とも点ｃ
に到達しているかどうかにより入力された３点で定義さ
れる三角形に含まれる点の全てが出力されたことを判断
する（Ｓ４８）。Ｓ４７において両カウンタの座標が一
致しない場合にはＳ２３からＳ４８までを繰り返す。

【００４９】図６は図４のＤＤＡ回路が動き補償を行う
場合の動作を示すフローチャートである。まず、スクリ
ーン上の８×８ピクセルブロックの左上の点ｔの座標が
入力レジスタＡ１１に入力される（Ｓ５１）。点ｔの座
標と点ｔのｙ座標に８ピクセルを加えた座標を左辺カウ
ンタ１４へ、点ｔのｘ座標に８ピクセルを加えた座標と
更にｙ座標に８ピクセルを加えた座標を右辺カウンタ１
５にロードする（Ｓ５２）。左辺カウンタ１４の座標を
補間カウンタ１６へロードする（Ｓ５３）。右辺カウン
タ１５の座標を補間カウンタ１６へロードする（Ｓ５
４）。左辺カウンタ１４からロードされた座標から右辺
カウンタ１５からロードされた座標までの線分上の点を
順次出力する（Ｓ５５）。左辺カウンタ１４及び右辺カ
ウンタ１５の保持する座標のｙ座標にそれぞれ１だけ加
算する（Ｓ５６）。それぞれのカウンタのｙ座標が点ｔ
のｙ座標に８加算された値になるまでＳ５３からＳ５７
までを繰り返す（Ｓ５７）。

【００５０】図７は図１のマッピング回路の構成を示す
ブロック図である。図７において、２１−ｓ、２２−
ｓ、２３−ｓはそれぞれＳ１レジスタ、Ｓ２レジスタ、
Ｓ３レジスタである。２１−ｔ、２２−ｔ、２３−ｔは
それぞれＴ１レジスタ、Ｔ２レジスタ、Ｔ３レジスタで
ある。２４はｄｔ／ｄｘ回路、２５はｄｔ／ｄｙ回路、
２６は座標加算器、２７はテクスチャ座標レジスタであ
る。

【００５１】以上のように構成されたマッピング回路に
ついて、その機能等を説明する。Ｓ１レジスタ２１−ｓ
はｙ座標が最大である点ａのスクリーン座標を格納し、
Ｔ１レジスタ２１−ｔはＳ１レジスタ２１−ｓに格納さ
れた点ａに対応するテクスチャ座標が格納される。Ｓ２
レジスタ２２−ｓはｘ座標が最小である点ｂのスクリー
ン座標を格納し、Ｔ２レジスタ２２−ｔはＳ２レジスタ
２２−ｓに格納された点ｂに対応するテクスチャ座標が
格納される。Ｓ３レジスタ２３−ｓはＳ１レジスタ２１
−ｓ、Ｓ２レジスタ２２−ｓに格納されていない点ｃの
スクリーン座標を格納し、Ｔ３レジスタ２３−ｔはＳ３
レジスタ２３−ｓに格納された点ｃに対応するテクスチ
ャ座標が格納される。ｄｔ／ｄｘ回路２４は点ａ、ｂ、
ｃのスクリーン座標とテクスチャ座標からスクリーン座
標上のｘ軸方向の単位ベクトル（１，０）に対応するテ
クスチャ座標上の写像（ｄｕ／ｄｘ，ｄｖ／ｄｘ）を計
算する機能を有する。ｄｔ／ｄｙ回路２５は点ａ、ｂ、
ｃのスクリーン座標とテクスチャ座標からスクリーン座
標上のｙ軸方向の単位ベクトル（０，１）に対応するテ
クスチャ座標上の写像（ｄｕ／ｄｙ，ｄｖ／ｄｙ）を計
算する機能を有する。

【００５２】座標加算器２６はスクリーン座標の変化に
対してｘ座標が変化する場合には初期値に対して（ｄｕ
／ｄｘ，ｄｖ／ｄｘ）を加算する機能と、ｙ座標が変化
する場合には初期値に対して（ｄｕ／ｄｙ，ｄｖ／ｄ
ｙ）を加算する機能を有する。テクスチャ座標レジスタ
２７はＴ１レジスタ２１−ｔの座標を初期値としてロー
ドする機能と、座標加算器２６に対して保持している内
容を出力する機能と、テクスチャ座標レジスタ２７の内
容を一時待避する機能と、座標加算器２６の出力をロー
ドする機能を有する。

【００５３】以上のような構成、機能を有する図７のマ
ッピング回路について、その動作を図８を用いて説明す
る。図８は図７のマッピング回路がテクスチャマッピン
グ処理を行う場合の動作を示すフローチャートである。
図８において、まず３つの点ａ、ｂ、ｃのうちｙ座標が
最大の点ａのスクリーン座標とテクスチャ座標がそれぞ
れＳ１レジスタ２１−ｓ、Ｔ１レジスタ２１−ｔに入力
される。ｘ座標が最小の点ｂのスクリーン座標とテクス
チャ座標がそれぞれＳ２レジスタ２２−ｓ、Ｔ２レジス
タ２２−ｔに入力される。更に残りの点ｃのスクリーン
座標とテクスチャ座標がそれぞれＳ３レジスタ２３−
ｓ、Ｔ３レジスタ２３−ｔに入力される（Ｓ６１）。同
時にＴ１レジスタ２１−ｔに入力された座標が初期値と
してテクスチャ座標レジスタ２７にロードされる（Ｓ６
２）。次に各Ｓレジスタ及びＴレジスタに格納された座
標値を基に（ｄｕ／ｄｘ，ｄｖ／ｄｘ）および（ｄｕ／
ｄｙ，ｄｖ／ｄｙ）がｄｔ／ｄｘ回路およびｄｔ／ｄｙ
回路でそれぞれ計算される（Ｓ６３）。

【００５４】更にＤＤＡ回路からスクリーン座標が入力
される（Ｓ６４）。このとき、ｘ座標の増減を判別し、
増加であれば次のＳ６６へ、減少していればＳ７１へ、
さらに変化がなければＳ６９へ進む。次に、増加の場合
は２以上の増加かどうかを判定する（Ｓ６７）。２以上
であれば、一時待避していたテクスチャ座標をテクスチ
ャ座標レジスタ２７にロードする（Ｓ６７）。増加が１
であれば値を維持する。座標加算器により（ｄｕ／ｄ
ｘ，ｄｖ／ｄｘ）を加算し（Ｓ６８）、テクスチャ座標
レジスタ２７に保持する。

【００５５】ここで、ｘ座標の増加数について説明す
る。水平方向（ｘ軸方向）については単純に左から右へ
のスキャンではなく、ここでは一番上（ｙ座標が最小）
の点を基準にして左の辺上の点、内点、右の辺上の点の
順番で出力される。この方法で線分をスキャンする場合
に左の辺の傾き方により、（１）「→→→」、（２）「←→→」という２通りが考えられる。先ず（１）のパターンの場
合に、右の辺についてはＤＤＡ回路側で反転させるので
このマッピングの時には違いが現れない。この（２）の
パターンの時に飛び越しが発生する。即ち左の辺が左下
に延びていく場合には左端まで行ってから始めの地点ま
で戻ってくる必要がある。こうして、ｘ座標の増加が１
の場合と２以上の場合とが生じる。

【００５６】ｙ座標が増加している場合には（Ｓ６
９）、更に（ｄｕ／ｄｙ，ｄｖ／ｄｙ）を加算する（Ｓ
７０）。このとき、ｙ座標については、１座標づつの単
調増加となる。これは、このスキャンが画面上に表示す
べき三角形を水平方向の線分の集合に分割し、それらを
上から下へ、順番にたどっていくためである。従って垂
直方向（ｙ軸方向）へは１座標ずつ加算しては線分を描
画するという作業が進むためである。Ｓ６５でｘ座標が
減少しているとき、増加から減少への変化があった場合
（Ｓ７１）には、現在のテクスチャ座標レジスタ２７の
値を一時待避する（Ｓ７２）。ここで、Ｓ６９の場合は
ｙ座標に関して判定しているので、前述の理由からＳ７
０では１座標ずつ加算するとよい。またＳ７１の場合は
ｘ座標の減少であって同様に前述の理由から、ｘ座標が
負方向に２以上の変化をすることはない。減少が続いて
いる場合には値を維持する。次に（ｄｕ／ｄｘ，ｄｖ／
ｄｘ）を減算する（Ｓ７３）。

【００５７】こうして、Ｓ６４からＳ７３までのステッ
プをポリゴンの全ピクセルが終了するまで繰り返す（Ｓ
７４）。

【００５８】図９は図７のマッピング回路が動き補償を
行う場合の動作を示すフローチャートである。図９にお
いて、まず動きベクトルが入力される（Ｓ８１）。次に
ＤＤＡ回路１からのスクリーン座標が入力され、ＤＤＡ
回路１のはじめの入力と動きベクトルの値を加算した値
をテクスチャ座標レジスタ２７にロードする（Ｓ８
２）。次にｄｕ／ｄｘ＝１、ｄｖ／ｄｘ＝０、ｄｕ／ｄ
ｙ＝０、ｄｖ／ｄｙ＝１にセットする（Ｓ８３）。ＤＤ
Ａ回路１からは順次スクリーン座標が供給される（Ｓ８
４）。（左端の）ｘ座標を一時待避し（Ｓ８５）、ＤＤ
Ａ回路１の出力に応じて（ｄｕ／ｄｘ，ｄｖ／ｄｘ）を
テクスチャ座標レジスタ２７に加算する（Ｓ８６）。Ｓ
８６をｙ座標が増加するまで繰り返す（Ｓ８７）。ｙ座
標が増加した場合には一時待避したｘ座標をテクスチャ
座標レジスタ２７にロードする（Ｓ８８）。更にテクス
チャ座標レジスタ２７に（ｄｕ／ｄｙ，ｄｖ／ｄｙ）を
加算する（Ｓ８９）。こうして、Ｓ８４からＳ９０間で
のステップをブロック内の全ピクセルに対して行う。

【００５９】図１０は図１のメモリアクセス回路の構成
を示すブロック図である。図１０において４１はｕシフ
タ、４２はｖシフタ、４３はｗレジスタ、４４はオフセ
ット回路、４５はｖ加算器、４６はｕ加算器、４７はア
ドレス乗算器、４８はアドレス加算器、４９はモード設
定器である。

【００６０】以上のように構成されたメモリアクセス回
路について、その機能等を説明する。ｕシフタ４１は入
力されるテクスチャ座標のｕ座標を入力されるレベルの
値に従ってシフトすることによりわり算を行う機能を有
する。ｖシフタ４２は入力されるテクスチャ座標のｖ座
標を入力されるレベルの値に従ってシフトすることによ
りわり算を行う機能を有する。ｗレジスタ４３は予めメ
モリに保存されているテクスチャの横方向のサイズを保
持する機能を有する。オフセット回路４４はレベルの値
からミップマップ内のプレーンの左上の点を示す座標を
生成する機能を有する。ｖ加算器４５は入力されたｖ座
標にオフセットのｖ座標を加算する機能を有する。ｕ加
算器４６は入力されたｕ座標にオフセットのｕ座標を加
算する機能を有する。アドレス乗算器４７は入力された
ｖ座標とｗレジスタ４３に保持されている値を乗算する
機能を有する。アドレス加算器４８はｕ加算器４６の出
力とアドレス乗算器４７の出力を加算してアドレスを生
成する機能を有する。モード設定器４９はこれから行う
処理内容が動き補償モードがテクスチャマッピングモー
ドであるかの指示に基づいて制御情報を出力し、動き補
償モードである場合はレベルとシフトとを「０」に設定
する機能を有する。

【００６１】以上のような構成、機能等を有する図１０
のメモリアクセス回路についてその動作を図１１及び図
１２を用いて説明する。図１１は図１０のメモリアクセ
ス回路がテクスチャマッピングを行う場合の動作を示す
フローチャートである。図１１において、まずレベルの
値とテクスチャ座標が入力される（Ｓ１０１）。レベル
入力に従ってｕ座標およびｖ座標が右シフトすることに
よりわり算される（Ｓ１０２）。

【００６２】次に、入力されたレベルに対してオフセッ
ト値が計算される（Ｓ１０３）。ｕシフタ４１、及びｖ
シフタ４２の出力に対してオフセット値が加算される
（Ｓ１０４）。更にアドレス加算器４８によりｖ加算器
４５の出力のｗ倍された値が生成される（Ｓ１０５）。
アドレス加算器４８でｕ加算器４６の出力とアドレス乗
算器４７の出力が加算され（Ｓ１０６）、テクスチャデ
ータをアクセスするためのアドレスが出力され（Ｓ１０
７）、メモリ５から近傍４点の値を取得する（Ｓ１０
８）。

【００６３】図１２は図１０のメモリアクセス回路が動
き補償を行う場合の動作を示すフローチャートである。
図１２において、まずはじめのテクスチャ座標（ｕ，
ｖ）が入力される（Ｓ１１１）。ところが前述のよう
に、動き補償モードの場合は、シフタのシフト量もレベ
ルのオフセット値も０に設定されるから、ｕ、ｖシフタ
４１、４２およびｕ、ｖ加算器４５、４６は結果的に何
もｕ、ｖ座標に加算することはない。従ってアドレス加
算器４８でｖ座標をｗ倍し（Ｓ１１２）、アドレス加算
器４８はｕ座標とｗ倍されたｖ座標とを加算し（Ｓ１１
３）、データをアクセスするためのアドレスが生成され
（Ｓ１１４）て、メモリ５から近傍４点の値を取得する
（Ｓ１１５）。ｖ座標はｗ倍されてアドレス加算器４８
でｕ座標と加算され、アドレスとして出力される。

【００６４】図１３は図１の四点補間回路の構成を示す
ブロック図である。図１３において、６１はａレジス
タ、６２はｄレジスタ、６３はｂレジスタ、６４はｃレ
ジスタ、６５は選択加算回路Ａ、６６は選択加算回路
Ｂ、６７は選択加算回路Ｃ、６８はシフト回路である。

【００６５】以上のように構成された四点補間回路につ
いて、その機能等を説明する。ａレジスタ６１は入力さ
れた４点のデータのうち左上の点の値を保持する機能を
有する。ｂレジスタ６３は入力された４点のデータのう
ち右上の点の値を保持する機能を有する。ｃレジスタ６
４は入力された４点のデータのうち左下の点の値を保持
する機能を有する。ｄレジスタ６２は入力された４点の
データのうち右下の点の値を保持する機能を有する。選
択加算回路Ａ、Ｂ、Ｃ、６５、６６、６７は制御入力
（ｓ，ｔ）及びデータ入力（ｐ，ｑ）に対して（表１）
に示すような値を出力する機能を有する。シフト回路は
１ビットまたは２ビットのシフトによりわり算を行う機
能を有する。

【００６６】図１３の四点補間回路がテクスチャマッピ
ングを行う場合には入力ｘをテクスチャ座標のｕ成分の
１の位を表すビット、入力ｘ*をｕ成分の小数第一位を
表すビットとし、同様に入力ｙをテクスチャ座標のｖ成
分の１の位を表すビット、入力ｙ*をｖ成分の小数第一
位を表すビットとする。

【００６７】また動き補償を行う場合には入力ｘを動き
ベクトルのｕ成分の１の位を表すビット、入力ｘ*をｕ
成分の小数第一位を表すビットとし、同様に入力ｙを動
きベクトルのｖ成分の１の位を表すビット、入力ｙ*を
ｖ成分の小数第一位を表すビットとする。

【００６８】

【表１】次に、選択加算回路Ａ、Ｂ、Ｃ６５、６６、６７の動作
について（表１）に基づいて説明する。（表１）におい
て、ｓは０で選択モード、１で加算モードとなる。ｔは
選択モードの際ｐ入力またたｑ入力を選択する信号とな
る。即ち、ｓ、ｔは選択加算回路に対する制御信号でこ
の制御信号に従って選択加算回路は（表１）のような動
作をする。

【００６９】従って、動き補償モードの時には加算器と
して、テクスチャマッピングモードの時には後述するレ
ベルの小数成分によって加算と選択を切り換え、小数線
分が１の時、加算して平均を求め、０の時レベルＫを選
択する。

【００７０】次に、選択加算回路の入力であるｐ、ｑに
ついて説明する。前述のように、ｕ成分の座標（または
ビット）ｘとｖ成分の座標（またはビット）ｙとがｐ、
ｑに対応する変数として入力される。さらに前述のよう
に、小数成分をそれぞれｘ＊、ｙ＊として、１０進数で
換言するならば０．５が付くかどうかを表し、これは、
仮想的な中間点を選択するかどうかに対応する。

【００７１】さらに、画像情報として説明するならば、
ｘ、ｙは四点補間回路に対する入力で、参照画像上のど
の点を持ってくるのかを示す座標情報である。これは半
画素（上記の０．５刻み）精度での指定を許すので、ｘ
＊、ｙ＊というものが伴うことを表わす。

【００７２】続いて、画像情報との関連について具体的
内容を説明する。図１４は本発明の実施の形態における
参照画像を表わす図である。図において（仮想の）枠組
みは画素を表わし点Ａ〜Ｄで表わされた参照画素がある
ものとする。

【００７３】このとき、上記の２点間の平均を求める場
合には図１３の選択加算回路Ａ、Ｂ、６５、６６は選択
モードとなり、入力ｐまたはｑのどちらかを選択して出
力する。例えば、点ａ・ｂ間の平均を求める場合には選
択加算回路Ａ６５はａレジスタ６１の値を、選択加算回
路Ｂ６６はｂレジスタ６３の値を選択して出力します。
更に選択加算回路Ｃ６７は加算モードとなり、ａとｂの
値を加算する。以上の例では、点ａと点ｂの間の（本来
は存在しない）中間点の持つ値を平均によって求めるこ
とを表わす。同様にａ・ｃ間、ｂ・ｄ間、ｃ・ｄ間につ
いても同様の計算により求められる。

【００７４】その後、シフト回路６８により１／２にさ
れ平均が求めれる。更に４点の中心に当たる点は４点の
平均を求めることによりその仮想の点の値として求めら
れる。４点の平均を取るときには全ての選択加算器Ａ、
Ｂ、Ｃ６５、６６、６７が加算モードとなり、４点の値
の合計を計算し、シフト回路６８で１／４することで値
が求められる。こうして、図１４に示すように、参照画
像の仮想の平均の点に予測誤差を加えることによって画
像を再構成することができる。

【００７５】さらに、場合によっては各レジスタの値を
そのままバイリニア補間値として出力することもある。
なお、各仮想の点は必要に応じて順次計算される。即
ち、同時に求める必要はない。

【００７６】次に、図１５は、テクスチャマッピングモ
ードにおける、四点補間回路の動作を説明する図であ
る。前述のように、レベルの小数成分によって、「レベ
ルＫ」の参照画像か「レベルＫ＋１」の参照画像かを選
択し、後述する二点補間回路７へ参照画像の情報を渡
す。

【００７７】ここで、画像の符号化の過程における一般
論として、参照画像を１枚もつ方式と２枚持つ方式が存
在する。１枚の場合には一つだけ過去の画像を参照画像
としてその画像との画素の差分を加算することにより画
像を再現する方式である。また２枚用いる方法は過去の
画像を未来の画像（表示は後で行われるが、先に再現さ
れている）の平均値との差分によって現在の画像を構成
する方式である。

【００７８】図１６は、１枚の参照画像を用いる動き補
償モードにおける四点補間回路の動作を説明する図であ
る。図示するように、参照画像は予測誤差のみが単に加
算されて、後述する二点補間回路７へ参照画像の情報を
渡す。

【００７９】図１７は、２枚の参照画像を用いる動き補
償モードにおける四点補間回路の動作を説明する図であ
る。図示するように、両画像の平均を求めた後、後述す
る二点補間回路７へ平均の参照画像の情報を渡す。

【００８０】図１８は図１の二点補間回路の構成を示す
ブロック図である。図１８において７１は選択加算回
路、７２はシフタである。

【００８１】以上のように構成された二点補間回路の動
作について説明する。テクスチャマッピングを行う場合
と１枚の参照画像を用いる動き補償モードの場合には入
力として四点補間回路の出力を２つとり、更にレベルの
小数点第一位を表すビットを入力する。レベルの小数ビ
ットに従って入力された４点補間回路の出力は加算また
は選択され、加算が行われた場合にはシフタによって１
ビットシフトが行われる。

【００８２】図１９は、図１の他の二点補間回路の構成
を示すブロック図である。図１９において、７３は選択
加算回路、７４はシフタ、７５は加算器である。

【００８３】以上のように構成された二点補間回路の動
作について説明する。２枚の参照画像を用いる動き補償
モードの場合には、２つの四点補間回路の出力を前予測
値および後予測値として選択加算回路７３に与えた後、
予測誤差が加算される。

【００８４】以上のように本実施の形態によれば、ＤＤ
Ａ回路で三角形領域と正方形領域の両方に対応すること
により、テクスチャマッピングと動き補償の両方の処理
で使用することができる。またマッピング回路では単位
ベクトルの写像をテクスチャ座標上での単位ベクトルに
設定する機能を持たせることで両処理で使用することが
できる。メモリアクセス回路でレベル入力を参照せずに
アドレスを決定できる機能を有することにより両処理で
使用することができる。四点補間回路では整数座標の中
間の精度で値を計算する機能により、両処理で使用する
ことができる。二点補間回路ではシフトによる割り算を
選択することにより両処理で使用することができる。レ
ベル回路ではレベルの値を整数と小数点第一位で表現し
て出力することにより動き補償と同じ精度でテクスチャ
マッピングを行うことを可能としている。このようにそ
れぞれの回路が、テクスチャマッピングと動き補償で使
用可能であることから、二つの処理を実現する場合にそ
れぞれに専用の回路を設置するよりも少ないハードウェ
ア量で実現することができ、特に両処理のデータ量の比
率が一定でない場合でも時間的に切り替えて使用するこ
とにより効率よく二つの処理を行うことができる。ま
た、ソフトウェア処理をハードウェアに置き換えること
ができるので、ソフトウェアの負担を軽減し、より高速
な処理を実現することができる。

【００８５】

【発明の効果】以上のように請求項１に記載の描画装置
によれば、モード信号入力によりテクスチャマッピング
処理機能と動き補償処理の機能とを選択する機能と、３
頂点のスクリーン座標入力からその３頂点によって定義
される三角形内部のピクセルの座標を順次出力する機能
と、１頂点のスクリーン座標入力からその点を起点（左
上）とする特定のピクセル数の正方形に囲まれるピクセ
ルの座標を順次出力する機能とを有するＤＤＡ回路と、
３頂点のテクスチャ座標入力から三角形に含まれるピク
セルのスクリーン座標に対応する３頂点のテクスチャ座
標との関係を求める機能と、スクリーン座標に対応する
３頂点のテクスチャ座標との関係からそれぞれのスクリ
ーン座標に対応するテクスチャ座標を出力する機能と、
起点からのベクトル入力から参照画像内のテクスチャ座
標との関係を求める機能を有するマッピング回路と、マ
ッピング回路から出力されるテクスチャ座標からメモリ
をアクセスするためのアドレスを生成し、メモリからテ
クスチャ座標で表される点を含む近傍４点のピクセル値
を取得する機能を有するメモリアクセス回路と、近傍４
点のピクセル値に対してテクスチャ座標の小数成分また
は動きベクトルの小数成分により補間した値を出力する
四点補間回路と、マッピング回路から出力されるスクリ
ーン座標とテクスチャ座標の関係に従って参照画像メモ
リの領域を選択するためのレベル値を求めるレベル回路
と、相異なる参照画像メモリの領域から得られた２点の
ピクセルデータの値をレベル回路で求められるレベル値
に従って補間した値を出力する機能と、四点補間回路か
ら出力される値に予測誤差を加算する機能とを有する二
点補間回路と、を有することによりこれにより、テクス
チャマッピングと動き補償の処理を同一のハードウェア
で処理することによってハードウェア量の削減とテクス
チャマッピングを行うデータと動き補償を行うデータが
任意の比率で与えられた場合でも効率よく処理を行うこ
とができるという有利な効果が得られる。

【００８６】請求項２に記載の発明によれば、請求項１
に記載の発明において、ＤＤＡ回路は、画面の左端の辺
をたどる左辺カウンタと、画面の右端をたどる右辺カウ
ンタと、左辺カウンタで生成される座標と右辺カウンタ
で生成される座標で挟まれた同一のｙ座標を持つ点の座
標を生成する補間カウンタとを有し、各行（同一ｙ座標
の点）を左から右へと上の行から下の行へと３頂点で囲
まれた三角形の内部の点の座標を出力するモードと与え
られた１頂点を起点とする特定のピクセル数の正方形の
内部の点を起点から各行を左から右へと上の行から下の
行へとピクセル座標を順次出力するモードを備えたこと
により、テクスチャマッピングと動き補償の処理を同一
のハードウェアで処理することによってハードウェア量
の削減とテクスチャマッピングを行うデータと動き補償
を行うデータが任意の比率で与えられた場合でも効率よ
く処理を行うことができるという有利な効果が得られ
る。

【００８７】請求項３に記載の発明によれば、請求項１
に記載の発明において、マッピング回路はスクリーン座
標上のｘ軸方向の長さ１の単位ベクトルに対応するテク
スチャ座標上のベクトルｄｔ／ｄｘを求めるｄｔ／ｄｘ
回路と、スクリーン座標上のｙ軸方向の長さ１の単位ベ
クトルに対応するテクスチャ座標上のベクトルｄｔ／ｄ
ｙを求めるｄｔ／ｄｙ回路と、ｄｔ／ｄｘ回路およびｄ
ｔ／ｄｙ回路の出力を適宜初期値に加算する座標加算器
と、モード信号の変更によりｄｔ／ｄｘおよびｄｔ／ｄ
ｙをそれぞれ１として動作を行う機能を備えることによ
り、テクスチャマッピングと動き補償の処理を同一のハ
ードウェアで処理することによってハードウェア量の削
減とテクスチャマッピングを行うデータと動き補償を行
うデータが任意の比率で与えられた場合でも効率よく処
理を行うことができるという有利な効果が得られる。

【００８８】請求項４に記載の発明によれば、請求項１
に記載の発明において、メモリアクセス回路はテクスチ
ャの横サイズを保持するＷレジスタと、乗算器と加算器
を有し、Ｗレジスタに保持された値と入力されるｘ座
標、ｙ座標およびレベルの値に従って外部メモリをアク
セスするアドレスを生成し対応するデータを取得するこ
とにより、テクスチャマッピングと動き補償の処理を同
一のハードウェアで処理することによってハードウェア
量の削減とテクスチャマッピングを行うデータと動き補
償を行うデータが任意の比率で与えられた場合でも効率
よく処理を行うことができるという有利な効果が得られ
る。

【００８９】請求項５に記載の発明によれば、請求項１
に記載の発明において、四点補間回路は３つの選択・加
算回路とシフト回路を有し、入力されるｘ座標およびｙ
座標の整数部分と小数部分の値に従ってセレクタ回路に
より選択された値を出力することにより、テクスチャマ
ッピングと動き補償の処理を同一のハードウェアで処理
することによってハードウェア量の削減とテクスチャマ
ッピングを行うデータと動き補償を行うデータが任意の
比率で与えられた場合でも効率よく処理を行うことがで
きるという有利な効果が得られる。

【００９０】請求項６に記載の発明によれば、請求項１
に記載の発明において、二点補間回路は加算器とシフト
回路とを有し、外部からの入力値と四点補間回路からの
入力値を加算する機能と、四点補間回路からの連続する
２つの入力の平均を計算する機能を有することにより、
テクスチャマッピングと動き補償の処理を同一のハード
ウェアで処理することによってハードウェア量の削減と
テクスチャマッピングを行うデータと動き補償を行うデ
ータが任意の比率で与えられた場合でも効率よく処理を
行うことができるという有利な効果が得られる。

【００９１】請求項７に記載の発明によれば、請求項１
に記載の発明において、二点補間回路は２つの加算器と
シフト回路とを有し、四点補間回路からの連続する２つ
の入力の平均値を計算する機能と、外部からの入力値と
平均値を加算する機能を有することにより、テクスチャ
マッピングと動き補償の処理を同一のハードウェアで処
理することによってハードウェア量の削減とテクスチャ
マッピングを行うデータと動き補償を行うデータが任意
の比率で与えられた場合でも効率よく処理を行うことが
できるという有利な効果が得られる。

【００９２】請求項８に記載の発明によれば、請求項１
に記載の発明において、レベル回路はｄｔ／ｄｘ＝（ｘ
ｕ，ｘｖ）、ｄｔ／ｄｙ＝（ｙｕ，ｙｖ）の各加算器の
結果を入力とし、ｘｕとｙｕを加算するｕ加算器と、ｘ
ｖ加算器の出力とｙｖ加算器の出力を加算するｖ加算器
と、ｕ加算器とｖ加算器の出力を比較する比較器と、比
較器の出力によりｕ＋ｖ／２またはｕ／２＋ｖを計算す
る幅近似器と、幅近似器の出力の最大有意ビットの位置
を求める最大ビット検出器を備え、最大ビット検出器の
出力と最大有意ビットの隣の有意ビットを出力する機能
を有することにより、テクスチャマッピングと動き補償
の処理を同一のハードウェアで処理することによってハ
ードウェア量の削減とテクスチャマッピングを行うデー
タと動き補償を行うデータが任意の比率で与えられた場
合でも効率よく処理を行うことができるという有利な効
果が得られる。

【００９３】請求項９に記載の発明によれば、特定のピ
クセル数は２のべき乗に構成され、特に、８、１６、３
２、６４または１２８のピクセル数に構成されることを
特徴とする請求項１または請求項２に記載の描画装置で
あって、ハードウェア、ソフトウェアともに構成および
処理とも好適である。

【００９４】請求項１０に記載の発明によれば、テクス
チャマッピングと動き補償の両方の処理が可能な描画方
法であって、３点のスクリーン座標と対応するテクスチ
ャ座標または特定のピクセル数ブロックの左上の座標と
動きベクトルを入力する入力ステップと、スクリーン座
標の単位ベクトルのテクスチャ座標上への写像を求める
写像ステップと、写像を基にミップマップのレベルを求
めるレベルステップと、スクリーン座標上の値を求める
べき点を計算するスクリーン座標ステップと、写像を基
に値を求めるべき点に対応するテクスチャ座標を計算す
るテクスチャ座標ステップと、テクスチャ座標に対応す
るメモリアドレスを生成しメモリからデータを取得する
メモリアクセスステップと、データに対してテクスチャ
座標の小数成分または動きベクトルの小数部分によりバ
イリニア補間を行うバイリニアステップと、更にレベル
の小数部分によりリニア補間または予測誤差との加算を
行うリニア補間ステップと、入力された３点でスクリー
ン座標上に定義される三角形に含まれる全ての点、また
は入力されたブロックの左上の点で定義される特定のピ
クセル数のブロックに含まれる全ての点、に対してスク
リーン座標ステップ、テクスチャ座標ステップ、メモリ
アクセスステップ、バイリニアステップ、及びリニア補
間ステップを繰り返すことにより、テクスチャマッピン
グと動き補償の処理を同一のハードウェアで処理するこ
とによってハードウェア量の削減とテクスチャマッピン
グを行うデータと動き補償を行うデータが任意の比率で
与えられた場合でも効率よく処理を行うことができると
いう有利な効果が得られる。

【００９５】請求項１１に記載の発明によれば、リニア
補間ステップでテクスチャマッピング及び動き補償の両
方において２点間の補間を行い、更に動き補償の場合に
は予測誤差を加算するステップを行うことにより、テク
スチャマッピングと双方向の動き補償の処理を同一のハ
ードウェアで処理することによってハードウェア量の削
減とテクスチャマッピングを行うデータと動き補償を行
うデータが任意の比率で与えられた場合でも効率よく処
理を行うことができるという有利な効果が得られる。

【００９６】請求項１２に記載の発明によれば、特定の
ピクセル数は２のべき乗に構成、特に、８、１６、３
２、６４または１２８のピクセル数に構成されることを
特徴とする請求項１０記載の描画方法であって、ハード
ウェア、ソフトウェアともに構成および処理ともに好適
である。

【図面の簡単な説明】

【図１】本発明の実施の形態１による描画装置の構成を
示すブロック図

【図２】図１の描画装置によるテクスチャマッピング処
理を行う場合のフローチャート

【図３】図１の描画装置による動き補償処理を行う場合
のフローチャート

【図４】図１のＤＤＡ回路のブロック図

【図５】図４のＤＤＡ回路でテクスチャマッピング処理
を行う場合のフローチャート

【図６】図４のＤＤＡ回路が動き補償処理を行う場合の
動作を示すフローチャート

【図７】図１のマッピング回路の構成を示すブロック図

【図８】図７のマッピング回路がテクスチャマッピング
処理を行う場合の動作を示すフローチャート

【図９】図７のマッピング回路が動き補償処理を行う場
合の動作を示すフローチャート

【図１０】図１のメモリアクセス回路の構成を示すブロ
ック図

【図１１】図１０のメモリアクセス回路がテクスチャマ
ッピング処理を行う場合の動作を示すフローチャート

【図１２】図１０のメモリアクセス回路が動き補償処理
を行う場合の動作を示すフローチャート

【図１３】図１の四点補間回路回路の構成を示すブロッ
ク図

【図１４】本発明の実施の形態における参照画像を表わ
す図

【図１５】テクスチャマッピングモードにおける四点補
間回路の動作を説明する図

【図１６】１枚の参照画像を用いる動き補償モードにお
ける四点補間回路の動作を説明する図

【図１７】２枚の参照画像を用いる動き補償モードにお
ける四点補間回路の動作を説明する図

【図１８】図１の二点補間回路回路の構成を示すブロッ
ク図

【図１９】図１の二点補間回路回路の構成を示すブロッ
ク図

【図２０】従来の描画装置の構成を示すブロック図

【符号の説明】

１ＤＤＡ回路２マッピング回路３レベル回路４メモリアクセス回路５メモリ６四点補間回路７二点補間回路１１入力レジスタＡ１２入力レジスタＢ１３入力レジスタＣ１４左辺カウンタ１５右辺カウンタ１６補間カウンタ１７マルチプレクサ２１−ｓＳ１レジスタ２１−ｔＴ１レジスタ２２−ｓＳ２レジスタ２２−ｔＴ２レジスタ２３−ｓＳ３レジスタ２３−ｔＴ３レジスタ２４ｄｔ／ｄｘ回路２５ｄｔ／ｄｙ回路２６座標加算器２７テクスチャ座標レジスタ４１ｕシフタ４２ｖシフタ４３ｗレジスタ４４オフセット回路４５ｖ加算器４６ｕ加算器４７アドレス乗算器４８アドレス加算器４９モード設定器６１ａレジスタ６２ｄレジスタ６３ｂレジスタ６４ｃレジスタ６５選択加算回路Ａ６６選択加算回路Ｂ６７選択加算回路Ｃ６８シフト回路８１テクスチャマッピング回路８２動き補償回路

Claims

【特許請求の範囲】

【請求項１】モード信号入力によりテクスチャマッピン
グ処理機能と動き補償処理の機能とを選択する機能と、
３頂点のスクリーン座標入力からその３頂点によって定
義される三角形内部のピクセルの座標を順次出力する機
能と、１頂点のスクリーン座標入力からその点を起点
（左上）とする特定のピクセル数の正方形に囲まれるピ
クセルの座標を順次出力する機能とを有するＤＤＡ回路
と、３頂点のテクスチャ座標入力から三角形に含まれるピク
セルのスクリーン座標に対応する前記３頂点のテクスチ
ャ座標との関係を求める機能と、前記スクリーン座標に
対応する前記３頂点のテクスチャ座標との関係からそれ
ぞれの前記スクリーン座標に対応する前記テクスチャ座
標を出力する機能と、前記起点からのベクトル入力から
参照画像内のテクスチャ座標との関係を求める機能とを
有するマッピング回路と、前記マッピング回路から出力されるテクスチャ座標から
メモリをアクセスするためのアドレスを生成し、前記メ
モリから前記テクスチャ座標で表される点を含む近傍４
点のピクセル値を取得する機能を有するメモリアクセス
回路と、前記近傍４点のピクセル値に対して前記テクスチャ座標
の小数成分または動きベクトルの小数成分により補間し
た値を出力する四点補間回路と、前記マッピング回路から出力されるスクリーン座標とテ
クスチャ座標の関係に従って参照画像メモリの領域を選
択するためのレベル値を求めるレベル回路と、相異なる前記参照画像メモリの領域から得られた２点の
前記ピクセルデータの値を前記レベル回路で求められる
レベル値に従って補間した値を出力する機能と、前記四
点補間回路から出力される値に予測誤差を加算する機能
とを有する二点補間回路とを有することを特徴とする描
画装置。
【請求項２】前記ＤＤＡ回路は、画面の左端の辺をたど
る左辺カウンタと、画面の右端をたどる右辺カウンタ
と、前記左辺カウンタで生成される座標と前記右辺カウ
ンタで生成される座標で挟まれた同一のｙ座標を持つ点
の座標を生成する補間カウンタとを有し、各行（同一ｙ座標の点）を左から右へと上の行から下の
行へと３頂点で囲まれた三角形の内部の点の座標を出力
するモードと与えられた１頂点を起点とする特定のピク
セル数の正方形の内部の点を起点から各行を左から右へ
と上の行から下の行へとピクセル座標を順次出力するモ
ードとを有することを特徴とする請求項１に記載の描画
装置。
【請求項３】前記マッピング回路は前記スクリーン座標
上のｘ軸方向の長さ１の単位ベクトルに対応する前記テ
クスチャ座標上のベクトルｄｔ／ｄｘを求めるｄｔ／ｄ
ｘ回路と、前記スクリーン座標上のｙ軸方向の長さ１の単位ベクト
ルに対応する前記テクスチャ座標上のベクトルｄｔ／ｄ
ｙを求めるｄｔ／ｄｙ回路と、前記ｄｔ／ｄｘ回路およびｄｔ／ｄｙ回路の出力を適宜
初期値に加算する座標加算器とを有し、モード信号の変更により前記ｄｔ／ｄｘおよび前記ｄｔ
／ｄｙをそれぞれ１として動作を行う機能を有すること
を特徴とする請求項１に記載の描画装置。
【請求項４】前記メモリアクセス回路はテクスチャの横
サイズを保持するＷレジスタと乗算器と加算器とを有
し、前記Ｗレジスタに保持された値と入力されるｘ座標、ｙ
座標およびレベルの値に従って外部メモリをアクセスす
るアドレスを生成し対応するデータを取得することを特
徴とする請求項１に記載の描画装置。
【請求項５】前記四点補間回路は３つの選択・加算回路
とシフト回路を有し、入力されるｘ座標およびｙ座標の整数部分と小数部分の
値に従ってセレクタ回路により選択された値を出力する
ことを特徴とする請求項１に記載の描画装置。
【請求項６】前記二点補間回路は加算器とシフト回路と
を有し、外部からの入力値と前記四点補間回路からの入力値を加
算する機能と、前記四点補間回路からの連続する２つの
入力の平均を計算する機能とを有することを特徴とする
請求項１に記載の描画装置。
【請求項７】前記二点補間回路は２つの加算器とシフト
回路とを有し、前記四点補間回路からの連続する２つの
入力の平均値を計算する機能と、外部からの入力値と前
記平均値を加算する機能とを有することを特徴とする請
求項１に記載の描画装置。
【請求項８】前記レベル回路はｄｔ／ｄｘ＝（ｘｕ，ｘ
ｖ），ｄｔ／ｄｙ＝（ｙｕ，ｙｖ）の各加算器の結果を
入力とし、前記ｘｕと前記ｙｕを加算するｕ加算器と、前記ｘｖ加算器の出力と前記ｙｖ加算器の出力を加算す
るｖ加算器と、前記ｕ加算器とｖ加算器の出力を比較する比較器と、前記比較器の出力によりｕ＋ｖ／２またはｕ／２＋ｖを
計算する幅近似器と、前記幅近似器の出力の最大有意ビットの位置を求める最
大ビット検出器を備え、最大ビット検出器の出力と最大
有意ビットの隣の有意ビットを出力する機能を有する請
求項１に記載の描画装置。
【請求項９】前記、特定のピクセル数は２のべき乗に構
成され、特に、８、１６、３２、６４または１２８のピ
クセル数に構成されることを特徴とする請求項１または
請求項２に記載の描画装置。
【請求項１０】テクスチャマッピングと動き補償の両方
の処理が可能な描画方法であって、３点のスクリーン座標と対応するテクスチャ座標または
特定のピクセル数のブロックの左上の座標と動きベクト
ルを入力する入力ステップと、前記スクリーン座標の単位ベクトルの前記テクスチャ座
標上への写像を求める写像ステップと、前記写像を基にミップマップのレベルを求めるレベルス
テップと、前記スクリーン座標上の値を求めるべき点を計算するス
クリーン座標ステップと、前記写像を基に前記値を求めるべき点に対応する前記テ
クスチャ座標を計算するテクスチャ座標ステップと、前記テクスチャ座標に対応するメモリアドレスを生成し
メモリからデータを取得するメモリアクセスステップ
と、前記データに対して前記テクスチャ座標の小数成分また
は前記動きベクトルの小数部分によりバイリニア補間を
行うバイリニアステップと、更にレベルの小数部分によりリニア補間または予測誤差
との加算を行うリニア補間ステップと、入力された３点で前記スクリーン座標上に定義される三
角形に含まれる全ての点、または入力されたブロックの
左上の点で定義される特定のピクセル数のブロックに含
まれる全ての点、に対してスクリーン座標ステップ、テ
クスチャ座標ステップ、メモリアクセスステップ、バイ
リニアステップ、及びリニア補間ステップを繰り返すこ
とを特徴とする描画方法。
【請求項１１】前記リニア補間ステップでテクスチャマ
ッピング及び動き補償の両方において２点間の補間を行
い、更に動き補償の場合には予測誤差を加算するステッ
プを行うことを特徴とする請求項１０記載の描画方法。
【請求項１２】前記特定のピクセル数は２のべき乗に構
成、特に、８、１６、３２、６４または１２８のピクセ
ル数に構成されることを特徴とする請求項１０記載の描
画方法。