JP2000020405A - フラッシュメモリ制御装置及び方法 - Google Patents
フラッシュメモリ制御装置及び方法Info
- Publication number
- JP2000020405A JP2000020405A JP18301298A JP18301298A JP2000020405A JP 2000020405 A JP2000020405 A JP 2000020405A JP 18301298 A JP18301298 A JP 18301298A JP 18301298 A JP18301298 A JP 18301298A JP 2000020405 A JP2000020405 A JP 2000020405A
- Authority
- JP
- Japan
- Prior art keywords
- flash memory
- storage area
- data
- rewriting
- memory control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Read Only Memory (AREA)
Abstract
することができるようにすること。 【解決手段】 データの書き換えが行われないプログラ
ム記憶エリアを形成するフラッシュメモリ104と、デ
ータの書き換えが行われる画情報記憶エリアを形成する
フラッシュメモリ105とを備える場合に、CPU10
02が司るメモリマップ上で前記各記憶エリアが変わら
ないように、CPU1002からの入替指示信号Cに応
じて、メモリ104が画情報記憶エリアを形成し、メモ
リ105がプログラム記憶エリアを形成するようにメモ
リ制御部103の制御で入れ替えることで、メモリ10
4の寿命が来て書き換え速度が遅くなった場合に、メモ
リ105を画情報記憶エリアとして用いることができる
ので、フラッシュメモリの寿命が約2倍とされる。
Description
モデム装置、コピー機、コンピュータなど任意情報を処
理する装置に幅広く適用され、消去専用の機器を使用し
なくてもプログラムの指示によってデータの書き換えが
可能なフラッシュメモリの制御を行うフラッシュメモリ
制御装置及び方法に関する。
文字及び画像等の画情報を更新しながら処理するため、
データ保持のためのバックアップが不要であり、データ
を書き換えることが可能で有ればよいことから、フラッ
シュメモリが使用されている。
ブロック(記憶領域)が複数個集まって構成され、デー
タを消去して書き込む、書き換えはそのブロック単位で
しかできないようになっている。
クタイプとフラットタイプの2種類がある。ブートブロ
ックタイプは、1ブロックの記憶容量が64Kbyte
(以下、KB)、8KBなど、複数種の記憶容量のブロ
ックを有している。一方、フラットタイプは、全てのブ
ロックが同一記憶容量となっている。
ラッシュメモリにおいては、書き換え回数に限界があ
り、現在では一般的に10万回の書き換えを繰り返すと
有効に機能しなくなってしまう。
は、使用当初では例えば0.4秒/ブロックであるのに
対して、寿命が近づくと10秒/ブロックと極端に遅く
なる。このため、使用を繰り返すと書き換え回数が増
え、データの書き換え速度が遅くなってしまう。
ラッシュメモリがファクシミリ装置等に用いられている
場合に、画情報の消去、書き込み、読み出しと一連のア
クセス処理が遅くなってしまう。
き換え頻度に応じて均等に使用したとしても、最終的に
は書き換え速度が遅くなる現象は免れない。
が、所定の許容時間内にある場合のみ使用するとすれ
ば、使用可能な記憶容量が制限されてしまう。
に制限しても、なお多くの記憶容量を使用できるフラッ
シュメモリを選択すれば、ある程度は解決されるが、一
定の限界があることにはかわりがない。
命を長くすることができるフラッシュメモリ制御装置及
び方法を提供することを目的とする。
決するため、以下の構成とした。
は、一方はデータ記憶後にデータの書き換えが行われな
い機能のものであり、他方はデータの書き換えが行われ
る機能のものである2個のフラッシュメモリと、前記2
個のフラッシュメモリを制御する演算処理手段と、前記
演算処理手段からの入替指示信号に応じて、前記2個の
フラッシュメモリの機能を入れ替えるメモリ制御手段
と、を具備する構成とした。
れるフラッシュメモリの寿命が来て書き換え速度が遅く
なった場合に、データ記憶後にデータの書き換えが行わ
れないフラッシュメモリを、データの書き換えが行われ
るメモリとして用いることができるので、フラッシュメ
モリの寿命を約2倍とすることができる。
御装置は、一方はデータ記憶後にデータの書き換えが行
われない機能のものであり、ず、他方はデータの書き換
えが行われる機能のものである2個のフラッシュメモリ
と、前記2個のフラッシュメモリを制御する演算処理手
段と、前記演算処理手段が司るメモリマップが変化しな
いように、前記演算処理手段からの入替指示信号に応じ
て前記2個のフラッシュメモリの機能を入れ替えるメモ
リ制御手段と、を具備する構成とした。
れる記憶エリアを形成するフラッシュメモリの寿命が来
て書き換え速度が遅くなった場合に、データ記憶後にデ
ータの書き換えが行われないフラッシュメモリを、メモ
リマップを変えることなく、データの書き換えが行われ
るメモリとして用いることができるので、演算処理手段
のメモリ制御アドレスをそのままで、フラッシュメモリ
の入れ替えを行うことができ、これによって、演算処理
手段の負担を増大させることなく、フラッシュメモリの
寿命を約2倍とすることができる。
御装置は、分割された上位及び下位記憶エリアの、一方
がデータ記憶後にデータの書き換えが行われない記憶エ
リアとして用いられ、他方がデータの書き換えが行われ
る記憶エリアとして用いられたフラッシュメモリと、演
算処理手段が司るメモリマップが変化しないように、前
記演算処理手段からの入替指示信号に応じて、互いが他
方の記憶エリアとして用いられるように前記上位及び下
位記憶エリアを入れ替えるメモリ制御手段と、を具備す
る構成とした。
タの書き換えが行われる記憶エリアとして用いられてい
る例えば上位記憶エリアの寿命が来て書き換え速度が遅
くなった場合に、データ記憶後にデータの書き換えが行
われない記憶エリアとして用いられている下位記憶エリ
アを、データの書き換えが行われる記憶エリアとして用
いることができるので、フラッシュメモリの寿命を約2
倍とすることができる。
御装置は、請求項1又2記載のフラッシュメモリ制御装
置において、データの書き換え回数をカウントするカウ
ント手段を具備し、演算処理手段が、前記カウントされ
た書き換え回数がフラッシュメモリの書き換えの上限回
数を超えた際に、フラッシュメモリの入れ替えが行われ
ていないことを検出すると、入替指示信号をメモリ制御
手段へ出力する構成とした。
れる記憶エリアを形成するフラッシュメモリに上限回数
に対応する寿命が来て書き換え速度が遅くなった場合
に、データ記憶後にデータの書き換えが行われない記憶
エリアを形成するフラッシュメモリが、データの書き換
えが行われる記憶エリアを形成するメモリとして自動的
に入れ替えられるので、フラッシュメモリの寿命を約2
倍とすることができる。
御装置は、請求項4記載のフラッシュメモリ制御装置に
おいて、演算処理手段が、カウントされた書き換え回数
が上限回数を超えた際に、フラッシュメモリの入れ替え
が既に行われたことを検出すると、表示手段にフラッシ
ュメモリの寿命を表示する構成とした。
れる記憶エリアを形成するフラッシュメモリに上限回数
に対応する寿命がきた場合に、既にフラッシュメモリの
入れ替えが行われていれば、表示手段にフラッシュメモ
リの寿命が表示されるので、人がフラッシュメモリの寿
命を認識することができる。
御装置は、請求項3記載のフラッシュメモリ制御装置に
おいて、データの書き換え回数をカウントするカウント
手段を具備し、演算処理手段が、前記カウントされた書
き換え回数が、データの書き換えが行われる上位又は下
位記憶エリアの書き換えの上限回数を超えた際に、上位
及び下位記憶エリアの入れ替えが行われていないことを
検出すると、入替指示信号をメモリ制御手段へ出力する
構成とした。
ータの書き換えが行われる記憶エリアとして用いられて
いる例えば上位記憶エリアの上限回数に対応する寿命が
来て書き換え速度が遅くなった場合に、データ記憶後に
データの書き換えが行われない記憶エリアとして用いら
れている下位記憶エリアが、画情報記憶エリアとして自
動的に入れ替えられるので、フラッシュメモリの寿命を
約2倍とすることができる。
御装置は、請求項6記載のフラッシュメモリ制御装置に
おいて、演算処理手段が、カウントされた書き換え回数
が上限回数を超えた際に、上位及び下位記憶エリアの入
れ替えが既に行われたことを検出すると、表示手段にフ
ラッシュメモリの寿命を表示する構成とした。
れる記憶エリアである例えば上位記憶エリアに上限回数
に対応する寿命がきた場合に、既に上位及び下位記憶エ
リアの入れ替えが行われていれば、表示手段にフラッシ
ュメモリの寿命が表示されるので、人がフラッシュメモ
リの寿命を認識することができる。
御装置は、請求項2記載のフラッシュメモリ制御装置に
おいて、データの書き換え時間を計時する計時手段を具
備し、演算処理手段が、前記計時された書き換え時間が
フラッシュメモリの書き換えの上限時間を超えた際に、
フラッシュメモリの入れ替えが行われていないことを検
出すると、入替指示信号をメモリ制御手段へ出力する構
成とした。
れる記憶エリアを形成するフラッシュメモリに上限時間
に対応する寿命が来て書き換え速度が遅くなった場合
に、データ記憶後にデータの書き換えが行われない記憶
エリアを形成するフラッシュメモリが、画情報記憶エリ
アを形成するメモリとして自動的に入れ替えられるの
で、フラッシュメモリの寿命を約2倍とすることができ
る。
御装置は、請求項8記載のフラッシュメモリ制御装置に
おいて、演算処理手段が、計時された書き換え時間が上
限時間を超えた際に、フラッシュメモリの入れ替えが既
に行われたことを検出すると、表示手段にフラッシュメ
モリの寿命を表示する構成とした。
れる記憶エリアである例えば上位記憶エリアに上限時間
に対応する寿命がきた場合に、既に上位及び下位記憶エ
リアの入れ替えが行われていれば、表示手段にフラッシ
ュメモリの寿命が表示されるので、人がフラッシュメモ
リの寿命を認識することができる。
制御装置は、請求項3記載のフラッシュメモリ制御装置
において、データの書き換え時間を計時する計時手段を
具備し、演算処理手段が、前記計時された書き換え時間
が、データの書き換えが行われる上位又は下位記憶エリ
アの書き換えの上限時間を超えた際に、上位及び下位記
憶エリアの入れ替えが行われていないことを検出する
と、入替指示信号をメモリ制御手段へ出力する構成とし
た。
ータの書き換えが行われる記憶エリアとして用いられて
いる例えば上位記憶エリアに上限時間に対応する寿命が
来て書き換え速度が遅くなった場合に、データ記憶後に
データの書き換えが行われない記憶エリアとして用いら
れている下位記憶エリアが、画情報記憶エリアとして自
動的に入れ替えられるので、フラッシュメモリの寿命を
約2倍とすることができる。
制御装置は、請求項10記載のフラッシュメモリ制御装
置において、演算処理手段が、計時された書き換え時間
が上限時間を超えた際に、上位及び下位記憶エリアの入
れ替えが既に行われたことを検出すると、表示手段にフ
ラッシュメモリの寿命を表示する構成とした。
れる記憶エリアである例えば上位記憶エリアに上限時間
に対応する寿命がきた場合に、既に上位及び下位記憶エ
リアの入れ替えが行われていれば、表示手段にフラッシ
ュメモリの寿命が表示されるので、人がフラッシュメモ
リの寿命を認識することができる。
制御装置は、請求項8乃至請求項11のいずれかに記載
のフラッシュメモリ制御装置において、演算処理手段
が、計時された書き換え時間が上限時間を超えたことを
複数回連続で検出した際に、入れ替えが行われているか
否かを判定する構成とした。
上位/下位記憶エリアに上限時間に対応する寿命がきた
ことを誤り無く検出することができる。
制御装置は、請求項8乃至請求項12のいずれかに記載
のフラッシュメモリ制御装置において、演算処理手段
が、入れ替えが行われていないことを検出した場合に、
入替指示信号をメモリ制御手段へ出力することに代え、
表示手段に入れ替え要求を表示する構成とした。
れる記憶エリアである例えば上位記憶エリアに上限時間
に対応する寿命がきた場合に、既に上位及び下位記憶エ
リアの入れ替えが行われていれば、表示手段にフラッシ
ュメモリの入れ替え要求が表示されるので、人がフラッ
シュメモリの入れ替えを行うことができる。
制御装置は、請求項1乃至請求項3のいずれかに記載の
フラッシュメモリ制御装置において、データの書き換え
回数をカウントするカウント手段を具備し、演算処理手
段が、前記カウントされた書き換え回数がフラッシュメ
モリ書き換えの指定回数を超えたことを検出する度に、
入替指示信号をメモリ制御手段へ出力すると共に前記カ
ウント手段をリセットする構成とした。
リ、又は上位/下位記憶エリアが指定回数毎に交互にデ
ータの書き換えが行われる記憶エリア用メモリとして用
いられるので、双方のフラッシュメモリ、又は上位/下
位記憶エリアをほぼ均等に劣化させながら2倍以上の寿
命で使用することができる。
制御装置は、請求項1乃至請求項3のいずれかに記載の
フラッシュメモリ制御装置において、データの書き換え
時間を計時する計時手段を具備し、演算処理手段が、前
記計時された書き換え時間がフラッシュメモリ書き換え
の指定時間を超えたことを検出する度に、入替指示信号
をメモリ制御手段へ出力すると共に前記指定計時を所定
時間増加する構成とした。
リ、又は上位/下位記憶エリアが指定時間毎に交互にデ
ータの書き換えが行われる記憶エリア用メモリとして用
いられるので、双方のフラッシュメモリ、又は上位/下
位記憶エリアをほぼ均等に劣化させながら2倍以上の寿
命で使用することができる。
制御装置は、請求項15記載のフラッシュメモリ制御装
置において、演算処理手段が、計時された書き換え時間
が指定時間を超えたことを複数回連続で検出した際に、
入れ替えが行われているか否かを判定する構成とした。
上位/下位記憶エリアの書き換え時間が指定時間となっ
たことを誤り無く検出することができる。
制御装置は、請求項1乃至請求項13のいずれかに記載
のフラッシュメモリ制御装置において、入替指示信号の
レベルを保持してメモリ制御手段へ出力する入替指示信
号保持手段を具備した構成とした。
替え、又は上位及び下位記憶エリアの入れ替えを確実に
行うことができ、信頼性の高い入れ替え制御を行うこと
ができる。
制御装置は、請求項1乃至請求項3のいずれかに記載の
フラッシュメモリ制御装置において、演算処理手段がメ
モリ制御手段へ入替指示信号を出力することに代え、電
源に接続されたジャンパー手段を人が接続/切り離すこ
とによってレベルが操作される入替指示信号をメモリ制
御手段へ出力する入替指示信号生成手段を具備した構成
とした。
続/外すことによって入替指示信号のレベルを確実に可
変して入れ替えを行うことができる。
制御装置は、請求項1乃至請求項16のいずれかに記載
のフラッシュメモリ制御装置において、演算処理手段が
入れ替え制御のためメモリ制御手段へ出力する入替指示
信号のレベルを可変する場合に、所定レベル信号を保持
させる複数の保持手段と、この複数の保持手段に保持さ
れた信号レベルが所定条件に一致した場合にのみ、前記
入替指示信号のレベルを可変する論理手段とを具備した
構成とした。
処理手段から所定条件に一致する入替指示信号が保持さ
れた場合のみ、入替指示信号のレベルが変化するので、
入替指示信号のレベルを確実に変化させて入れ替えを行
うことができる。
制御装置は、請求項1,2,4,5,8,9,12乃至
請求項19のいずれかに記載のフラッシュメモリ制御装
置において、2個のフラッシュメモリに、プログラムが
記憶された順に大きい数値に更新されるバージョン情報
とブートプログラムとを記憶し、演算処理手段が、前記
ブートプログラムにより装置立ち上げ後に、前記プログ
ラムの記憶されたフラッシュメモリが誤って、メモリマ
ップ上のデータの書き換えが行われる記憶エリア用とな
っていた場合に、他のフラッシュメモリと入れ替えを行
う構成とした。
がメモリマップ上のプログラム記憶エリアとなっても装
置の立ち上げを行うことができ、また、立ち上げ後に、
プログラムの記憶されたフラッシュメモリが誤ってデー
タの書き換えが行われる記憶エリア用のものに設定され
ていた場合でも、バージョン情報の数値を比較すること
によって、誤りを判定して入れ替えを行うことができ
る。
制御装置は、請求項1,2,4,5,8,9,12乃至
請求項19のいずれかに記載のフラッシュメモリ制御装
置において、2個のフラッシュメモリに、プログラムが
記憶された順に大きい数値に更新されるバージョン情報
を記憶し、前記2個のフラッシュメモリ以外のメモリに
ブートプログラムを記憶し、演算処理手段が、前記ブー
トプログラムにより装置立ち上げ後に、前記プログラム
の記憶されたフラッシュメモリが誤って、メモリマップ
上のデータの書き換えが行われる記憶エリア用となって
いた場合に、他のフラッシュメモリと入れ替えを行う構
成とした。
がメモリマップ上のプログラム記憶エリアとなっても装
置の立ち上げを行うことができ、また、立ち上げ後に、
プログラムの記憶されたフラッシュメモリが誤ってデー
タの書き換えが行われる記憶エリア用のものに設定され
ていた場合でも、バージョン情報の数値を比較すること
によって、誤りを判定して入れ替えを行うことができ
る。
制御装置は、請求項1乃至請求項21のいずれかに記載
のフラッシュメモリ制御装置において、データ記憶後に
データの書き換えが行われない記憶エリアが、プログラ
ムを記憶するプログラム記憶エリアであり、データの書
き換えが行われる記憶エリアが、画情報の書き換えが行
われる画情報記憶エリアである構成とした。
記憶されたプログラムに応じて、画情報記憶エリアに画
情報の書き換えを行うことができる。
制御装置は、一方をプログラム記憶用として用い、他方
を画情報記憶用として用いる2個のフラッシュメモリ
と、前記2個のフラッシュメモリを制御する演算処理手
段と、回線又はメモリカードからプログラムを書き換え
る際、まず画情報記憶用としてのフラッシュメモリ内の
データを消去し、この消去されたフラッシュメモリに回
線又はメモリカードから読み込んだプログラムを記憶
し、次にこの画情報記憶用としてのフラッシュメモリを
プログラム記憶用のフラッシュメモリとして用い他方プ
ログラム記憶用のフラッシュメモリを画情報記憶用とし
て用いるように入れ替えるメモリ制御手段と、を備えた
構成とした。
らプログラムの書き換えを行う際、旧プログラムを消去
し、空になったプログラム記憶用の記憶エリアに新プロ
グラムを書き込む処理をすると、プログラム書き換え途
中で電源が切れた場合には、実行プログラムが装置内に
存在しないことになり、装置が立ち上がらなくなるが、
新旧双方のプログラムを各々フラッシュメモリに展開
し、その後、入れ替え動作により一瞬で実行権を移行す
るため、新プログラムの転送途中で電源が切れても、装
置が立ち上がらないという問題が発生せず、信頼性の高
いシステムを実現することができる。
請求項1乃至請求項23のいずれかに記載のフラッシュ
メモリ制御装置を用いた構成とした。
請求項1乃至請求項23のいずれかに記載した作用効果
を得ることができる。
制御方法が、一方はデータ記憶後にデータの書き換えが
行われない機能であり、他方はデータの書き換えが行わ
れる機能の2個のフラッシュメモリを、演算処理手段が
司るメモリマップが変化しないように各々機能を入れ替
え、この入れ替え時に前記データの書き換えが行われな
いフラッシュメモリに記憶されたプログラムを、入れ替
え先のフラッシュメモリに移行するようにした。
れるフラッシュメモリの寿命が来て書き換え速度が遅く
なった場合に、データ記憶後にデータの書き換えが行わ
れないフラッシュメモリを、データの書き換えが行われ
る記憶エリアを形成するメモリとして用いることができ
るので、フラッシュメモリの寿命を約2倍とすることが
できる。
制御方法は、分割された上位及び下位記憶エリアの、一
方がデータ記憶後にデータの書き換えが行われない記憶
エリアとして用いられ、他方がデータの書き換えが行わ
れる記憶エリアとして用いられたフラッシュメモリの前
記上位及び下位記憶エリアを、演算処理手段が司るメモ
リマップが変化しないように、互いが他方の記憶エリア
として用いられるように入れ替え、この入れ替え時に前
記データの書き換えが行われない記憶エリアのプログラ
ムを入れ替え先の記憶エリアに移行するようにした。
タの書き換えが行われる記憶エリアとして用いられてい
る例えば上位記憶エリアの寿命が来て書き換え速度が遅
くなった場合に、データ記憶後にデータの書き換えが行
われない記憶エリアとして用いられている下位記憶エリ
アを、データの書き換えが行われる記憶エリアとして用
いることができるので、フラッシュメモリの寿命を約2
倍とすることができる。
制御方法は、請求項25記載のフラッシュメモリ制御方
法において、データの書き換え回数をカウントし、この
カウントされた書き換え回数がフラッシュメモリの書き
換えの上限回数を超えた際に、フラッシュメモリの入れ
替えが行われていないことを検出した場合、入れ替えを
行い、入れ替えが既に行われたことを検出した場合に、
フラッシュメモリの寿命を表示するようにした。
れる記憶エリアを形成するフラッシュメモリに上限回数
に対応する寿命が来て書き換え速度が遅くなった場合
に、データ記憶後にデータの書き換えが行われない記憶
エリアを形成するフラッシュメモリが、データの書き換
えが行われる記憶エリアを形成するメモリとして自動的
に入れ替えられるので、フラッシュメモリの寿命を約2
倍とすることができ、また、既にフラッシュメモリの入
れ替えが行われていれば、表示手段にフラッシュメモリ
の寿命が表示されるので、人がフラッシュメモリの寿命
を認識することができる。
制御方法は、請求項26記載のフラッシュメモリ制御方
法において、データの書き換え回数をカウントし、この
カウントされた書き換え回数が、データの書き換えが行
われる上位又は下位記憶エリアの書き換えの上限回数を
超えた際に、上位及び下位記憶エリアの入れ替えが行わ
れていないことを検出した場合、入れ替えを行い、入れ
替えが既に行われたことを検出した場合、フラッシュメ
モリの寿命を表示するようにした。
ータの書き換えが行われる記憶エリアとして用いられて
いる例えば上位記憶エリアに上限回数に対応する寿命が
来て書き換え速度が遅くなった場合に、データ記憶後に
データの書き換えが行われない記憶エリアとして用いら
れている下位記憶エリアが、画情報記憶エリアとして自
動的に入れ替えられるので、フラッシュメモリの寿命を
約2倍とすることができ、また、既に上位及び下位記憶
エリアの入れ替えが行われていれば、表示手段にフラッ
シュメモリの寿命が表示されるので、人がフラッシュメ
モリの寿命を認識することができる。
制御方法は、請求項25記載のフラッシュメモリ制御方
法において、データの書き換え時間を計時し、この計時
された書き換え時間がフラッシュメモリの書き換えの上
限時間を超えた際に、フラッシュメモリの入れ替えが行
われていないことを検出した場合、入れ替えを行い、入
れ替えが既に行われたことを検出した場合、フラッシュ
メモリの寿命を表示するようにした。
れる記憶エリアを形成するフラッシュメモリに上限時間
に対応する寿命が来て書き換え速度が遅くなった場合
に、データ記憶後にデータの書き換えが行われない記憶
エリアを形成するフラッシュメモリが、データの書き換
えが行われる記憶エリアを形成するメモリとして自動的
に入れ替えられるので、フラッシュメモリの寿命を約2
倍とすることができ、また、既にフラッシュメモリの入
れ替えが行われていれば、表示手段にフラッシュメモリ
の寿命が表示されるので、人がフラッシュメモリの寿命
を認識することができる。
制御方法は、請求項26記載のフラッシュメモリ制御方
法において、データの書き換え時間を計時し、この計時
された書き換え時間が、データの書き換えが行われる上
位又は下位記憶エリアの書き換えの上限時間を超えた際
に、上位及び下位記憶エリアの入れ替えが行われていな
いことを検出した場合、入れ替えを行い、入れ替えが既
に行われたことを検出した場合、フラッシュメモリの寿
命を表示するようにした。
ータの書き換えが行われる記憶エリアとして用いられて
いる例えば上位記憶エリアに上限時間に対応する寿命が
来て書き換え速度が遅くなった場合に、データ記憶後に
データの書き換えが行われない記憶エリアとして用いら
れている下位記憶エリアが、画情報記憶エリアとして自
動的に入れ替えられるので、フラッシュメモリの寿命を
約2倍とすることができ、また、既に上位及び下位記憶
エリアの入れ替えが行われていれば、表示手段にフラッ
シュメモリの寿命が表示されるので、人がフラッシュメ
モリの寿命を認識することができる。
制御方法は、請求項25又は請求項26記載のフラッシ
ュメモリ制御方法は、データの書き換え回数をカウント
し、このカウントされた書き換え回数がフラッシュメモ
リ書き換えの指定回数を超えたことを検出する度に、入
れ替えを行うと共に前記カウントをリセットするように
した。
リ、又は上位/下位記憶エリアが指定回数毎に交互にデ
ータの書き換えが行われる記憶エリア用メモリとして用
いられるので、双方のフラッシュメモリ、又は上位/下
位記憶エリアをほぼ均等に劣化させながら2倍以上の寿
命で使用することができる。
制御方法は、請求項25又は請求項26記載のフラッシ
ュメモリ制御方法において、データの書き換え時間を計
時し、この計時された書き換え時間がフラッシュメモリ
書き換えの指定時間を超えたことを検出する度に、入れ
替えを行うと共に前記指定計時を所定時間増加するよう
にした。
リ、又は上位/下位記憶エリアが指定時間毎に交互にデ
ータの書き換えが行われる記憶エリア用メモリとして用
いられるので、双方のフラッシュメモリ、又は上位/下
位記憶エリアをほぼ均等に劣化させながら2倍以上の寿
命で使用することができる。
制御装置及び方法の実施の形態を図面を用いて具体的に
説明する。
形態1に係るフラッシュメモリ制御装置がファクシミリ
装置に用いられている場合のブロック図を示す。
02、メモリ制御部103、第1フラッシュメモリ(第
1FROMと呼ぶ場合もある)104及び第2フラッシ
ュメモリ(第2FROMと呼ぶ場合もある)105を備
えたフラッシュメモリ制御装置101と、I/Oエリア
106と、ROM及びRAM等の他のメモリ107と、
スキャナ108と、プリンタ109と、モデム110
と、NCU(Network Control Unit)111とを備えて構
成されている。
は、フラッシュメモリ制御装置101に係わる後述で説
明する制御の他に、ファクシミリ装置全体の一般的な制
御も行う。
02の制御プログラムを記憶し、第2フラッシュメモリ
105は、NCU111が行う回線制御に応じてモデム
110で受信されたデータ、及びスキャナ108で読み
取られた文字及び画像等のデータである画情報を記憶す
る。
ログラム記憶エリアとして用いられ、第2フラッシュメ
モリ105は、画情報記憶エリアとして用いられてい
る。
5を2個用いるのは、画情報が頻繁に読み書きされる場
合などである。これは、フラッシュメモリが、同一チッ
プ内で、画情報の書き込み中に制御プログラムの読み出
しが行えないようになっているので、フラッシュメモリ
を2個用い、一方を制御プログラムの記憶用、他方を画
情報の書込/読出用として、画情報の書き込み中に制御
プログラムの読み出しが行えるようにしたものである。
メモリ105に書き込まれた画情報に応じて生成される
画像等をプリントアウトする。I/Oエリア106は、
第1及び第2フラッシュメモリ104,105又は他の
メモリ107にアクセスされるデータの入出力管理が行
われる部分を示したものである。
旦、制御プログラムが書き込まれて記憶されると、その
後、データの書き換えは行われない。しかし、第2フラ
ッシュメモリ105は、上記した制御プログラムに応じ
て消去が行われ、その後、画情報が書き込まれるように
なっている。
るメモリマップ上のプログラム記憶エリア及び画情報記
憶エリアが変わらないように、第1フラッシュメモリ1
04と第2フラッシュメモリ105とを入れ替える制御
を行うものであり、図2に示すように、インバータ回路
201と、アンド回路202,203,204,205
と、オア回路206,207とを備えて構成されてい
る。
ップ選択信号CS1,CS2と、入替指示信号Cは、C
PU102から供給されるようになっている。
路202,203の一入力端子に入力され、チップ選択
信号CS2が、アンド回路204,205の一入力端子
に、入替指示信号Cが、アンド回路202,205の他
入力端子及びインバータ201を介してアンド回路20
3,204の他入力端子に入力されるようになってい
る。
アドレス020000h〜03FFFFhの範囲のプロ
グラム記憶エリアが第1FROM104によって形成さ
れ、アドレス040000h〜05FFFFhの範囲の
画情報記憶エリアが第2FROM105によって形成さ
れているとする。この状態は、入替指示信号Cを「H」
レベルにすることによって実現できるようになってい
る。
レス020000h〜03FFFFhのプログラム記憶
エリアを選択するチップ選択信号CS1と、オア回路2
06から第1FROM104へ出力される信号CS1a
とのレベルが同レベルとなり、これによって、チップ選
択信号CS1で第1FROM104を選択できるように
なっている。
FFhの画情報記憶エリアを選択するチップ選択信号C
S2と、オア回路207から第2FROM105へ出力
される信号CS2aとのレベルが同レベルとなり、これ
によって、チップ選択信号CS2で第2FROM105
を選択できるようになっている。
ップ選択信号CS2が「L」の場合は、アンド回路20
2の双方の入力レベルが何れも「H」となり、アンド回
路202の出力レベルが「H」となってオア回路206
へ出力されので、オア回路206から第1FROM10
4へ出力される信号CS1aが「H」となる。つまり、
信号CS1とCS1aの双方が「H」となり、第1FR
OM104が選択される。
205の入力レベルは何れも「H」と「L」なので、そ
れら出力レベルは何れも「L」となり、これによって、
オア回路207から第2FROM105へ出力される信
号CS2aは「L」となる。つまり、信号CS2とCS
2aの双方が「L」となり、第2FROM105は選択
されない。
ップ選択信号CS2が「H」の場合は、アンド回路20
2,203,204の一方の入力レベルが「L」とな
り、アンド回路202,203,204の出力レベルが
「L」となるので、オア回路206の入力レベルが
「L」となり、オア回路206から第1FROM104
へ出力される信号CS1aが「L」となる。つまり、信
号CS1とCS1aの双方が「L」となり、第1FRO
M104は選択されない。
ベルは「H」となるので、アンド回路205の出力レベ
ルが「H」となり、これによって、オア回路207から
第2FROM105へ出力される信号CS2aが「H」
となる。つまり、信号CS2とCS2aの双方が「H」
となり、第2FROM105が選択される。
入れ替えを行う場合は、CPU102の制御によって入
替指示信号Cを「L」とする。この入れ替えは、第2フ
ラッシュメモリ105に寿命が来て、画情報の書き換え
速度が遅くなってきた場合に行う。
(a)に示したように、アドレス020000h〜03
FFFFhの範囲のプログラム記憶エリアが第1FRO
M104によって形成され、アドレス040000h〜
05FFFFhの範囲の画情報記憶エリアが第2FRO
M105によって形成されているとする。
と105の入れ替えを行う場合、まず、図4のステップ
ST401に示すように、CPU102が、アドレス0
20000h〜03FFFFhのプログラム記憶エリア
に記憶されたデータを、アドレス040000h〜05
FFFFhの画情報記憶エリアへコピーする。即ち、第
1FROM104に記憶された制御プログラムを、第2
FROM105にコピーする。
FROM104と105の切り替えを行う。これは、C
PU102からメモリ制御部103へ供給されている入
替指示信号Cが、「H」から「L」とされることによっ
て実行される。
「H」の時とは逆に、アドレス020000h〜03F
FFFhのプログラム記憶エリアを選択するチップ選択
信号CS1と、オア回路207から第2FROM105
へ出力される信号CS2aとのレベルが同レベルとな
り、これによって、チップ選択信号CS1で第2FRO
M105が選択できる。
FFhの画情報記憶エリアを選択するチップ選択信号C
S2と、オア回路206から第1FROM104へ出力
される信号CS1aとのレベルが同レベルとなり、これ
によって、チップ選択信号CS2で第1FROM104
が選択できる。
ップ選択信号CS2が「L」の場合は、アンド回路20
3の双方の入力レベルが何れも「H」となり、アンド回
路203の出力レベルが「H」となってオア回路207
へ出力されので、オア回路207から第2FROM10
5へ出力される信号CS2aが「H」となる。つまり、
信号CS1とCS2aの双方が「H」となり、第2FR
OM105が選択される。
205の入力レベルは何れも「H」と「L」なので、そ
れら出力レベルは何れも「L」となり、これによって、
オア回路206から第1FROM104へ出力される信
号CS1aが「L」となる。つまり、信号CS2とCS
1aの双方が「L」となり、第1FROM104は選択
されない。
ップ選択信号CS2が「H」の場合は、アンド回路20
4の双方の入力レベルが「H」となるので、アンド回路
204の出力レベルが「H」となり、これによって、オ
ア回路206から第1FROM104へ出力される信号
CS1aが「H」となる。つまり、信号CS2とCS1
aの双方が「H」となり、第1FROM104が選択さ
れる。
5の一方の入力レベルが「L」となり、アンド回路20
2,203,205の出力レベルが「L」となるので、
オア回路207の入力レベルが「L」となり、オア回路
206から第2FROM105へ出力される信号CS2
aが「L」となる。つまり、信号CS1とCS2aの双
方が「L」となり、第2FROM105が選択される。
第2FROM105がプログラム記憶エリアを形成し、
第1FROM104が画情報記憶エリアを形成する。
に、CPU102が、アドレス040000h〜05F
FFFhの画情報記憶エリアのデータを消去する。即
ち、入れ替え前に、第1FROM104に記憶されてい
た制御プログラムを消去する。
03FFFFhの範囲のプログラム記憶エリアが第2F
ROM105によって形成され、アドレス040000
h〜05FFFFhの範囲の画情報記憶エリアが第1F
ROM104によって形成される。
では、CPU102が、アドレス020000h〜03
FFFFhのプログラム記憶エリアに記憶されたデータ
を、アドレス040000h〜05FFFFhの画情報
記憶エリアへコピーするようにしたが、この処理に代
え、CPU102が、モデム110又は図示せぬメモリ
カードから前記同様のデータ取得し、この取得データを
アドレス040000h〜05FFFFhの画情報記憶
エリアへコピーするようにしてもよい。
タの書き換えが行われないプログラム記憶エリアを形成
する第1フラッシュメモリ104と、データの書き換え
が行われる画情報記憶エリアを形成する第2フラッシュ
メモリ105とを備える場合に、CPU102が司るメ
モリマップ上で前記した各記憶エリアが変わらないよう
に、CPU102からの入替指示信号Cに応じて、第1
フラッシュメモリ104が画情報記憶エリアを形成し、
第2フラッシュメモリ105がプログラム記憶エリアを
形成するようにメモリ制御部103の制御で入れ替える
ようにした。
る第2フラッシュメモリ105の寿命が来て書き換え速
度が遅くなった場合に、プログラム記憶エリアを形成す
る第1フラッシュメモリ104を、画情報記憶エリアを
形成するメモリとして用いることができるので、フラッ
シュメモリの寿命を約2倍とすることができる。
形態2に係るフラッシュメモリ制御装置がファクシミリ
装置に用いられている場合のブロック図を示す。但し、
この図5に示す実施の形態2において図1の実施の形態
1の各部に対応する部分には同一符号を付し、その説明
を省略する。
1は、CPU502と、メモリ制御部503と、フラッ
シュメモリ(FROMと呼ぶ場合もある)504とを備
えて構成されている。
リ504は、図6に示すように、画情報記憶エリアとし
て用いられる上位記憶エリア505と、プログラム記憶
エリアとして用いられる下位記憶エリア506とに分割
されている。
御プログラムが書き込まれて記憶されると、その後、デ
ータの書き換えは行われないが、下位記憶エリア506
は、上記した制御プログラムに応じて消去が行われ、そ
の後、画情報が書き込まれるようになっている。
の入替指示信号Cに応じて、画情報記憶エリアとなって
いる上位記憶エリア505をプログラム記憶エリアに、
プログラム記憶エリアとなっている下位記憶エリア50
6を画情報記憶エリアに入れ替える制御を行うものであ
り、図7に示すように、インバータ回路701,702
と、アンド回路703,704と、オア回路705とを
備えて構成されている。
ドレス信号A20は、CPU502から供給されるよう
になっている。即ち、アドレス信号A20が、アンド回
路703の一入力端子と、インバータ回路701を介し
てアンド回路704の一入力端子に入力され、入替指示
信号Cが、アンド回路703の他入力端子及びインバー
タ702を介してアンド回路704の他入力端子に入力
されるようになっている。
憶エリア505が画情報記憶エリアとされ、上位記憶エ
リア505がプログラム記憶エリアとされているとす
る。この状態は、入替指示信号Cを「H」レベルにする
ことによって実現できるようになっている。
記憶エリア505及び下位記憶エリア506を選択する
アドレス信号A20と、オア回路705からFROM5
04へ出力される信号A20aとのレベルが同レベルと
なり、アドレス信号A20がプログラム記憶エリアを選
択する「H」の時に信号A20aが「H」となって下位
記憶エリア506を選択し、アドレス信号A20が画情
報記憶エリアを選択する「L」の時に信号A20aが
「L」となって上位記憶エリア505を選択するように
なっている。
ス信号A20がプログラム記憶エリアを選択する「H」
の場合は、アンド回路703の双方の入力レベルが
「H」となり、アンド回路703の出力レベルが「H」
となってオア回路705へ出力されるので、オア回路7
05からFROM504へ出力される信号A20aが
「H」となる。つまり、信号A20とA20aの双方が
「H」となり、プログラム記憶エリアとして下位記憶エ
リア506が選択される。
リアを選択する「L」の場合は、アンド回路703の一
方の入力レベルが「L」となり、その出力レベルが
「L」となり、この時、他のアンド回路704の出力レ
ベルも「L」なので、オア回路705から出力される信
号A20aが「L」となる。つまり、信号A20とA2
0aの双方が「L」となり、画情報記憶エリアとして上
位記憶エリア505が選択される。
リア506の入れ替えを行う場合は、CPU502の制
御によって入替指示信号Cを「L」とする。この入れ替
えは、上位記憶エリア505に寿命が来て、画情報の書
き換え速度が遅くなってきた場合に行う。
「H」の時とは逆に、アドレス信号A20がプログラム
記憶エリアを選択する「H」の時に信号A20aが
「L」となって上位記憶エリア505を選択し、アドレ
ス信号A20が画情報記憶エリアを選択する「L」の時
に信号A20aが「H」となって下位記憶エリア506
を選択する。
ス信号A20がプログラム記憶エリアを選択する「H」
の場合は、アンド回路703,704の一方の入力レベ
ルが「L」となるので、それらの出力レベルが「L」と
なり、オア回路705から出力される信号A20aが
「L」となる。つまり、プログラム記憶エリアとして上
位記憶エリア505が選択される。
リアを選択する「L」の場合は、アンド回路704の双
方の入力レベルが「H」となり、アンド回路704の出
力レベルが「H」となってオア回路705へ出力される
ので、オア回路705からFROM504へ出力される
信号A20aが「H」となる。つまり、画情報記憶エリ
アとして下位記憶エリア506が選択される。
に、画情報記憶エリアとして下位記憶エリア506が用
いられ、プログラム記憶エリアとして上位記憶エリア5
05が用いられる。
エリアが上位及び下位記憶エリア505,506に分割
されたフラッシュメモリ504の下位記憶エリア506
をデータ記憶後にデータの書き換えが行われないプログ
ラム記憶エリアとして用い、上位記憶エリア505をデ
ータの書き換えが行われる画情報記憶エリアとして用
い、CPU502からの入替指示信号Cに応じて、プロ
グラム記憶エリアとして用いられている下位記憶エリア
506を画情報記憶エリア、画情報記憶エリアとして用
いられている上位記憶エリア505をプログラム記憶エ
リアとして用いるようにメモリ制御部503で入れ替え
るようにした。
の画情報記憶エリアとして用いられている上位記憶エリ
ア505の寿命が来て書き換え速度が遅くなった場合
に、プログラム記憶エリアとして用いられている下位記
憶エリア506を、画情報記憶エリアとして用いること
ができるので、フラッシュメモリの寿命を約2倍とする
ことができる。
形態3に係るフラッシュメモリ制御装置がファクシミリ
装置に用いられている場合のブロック図を示す。但し、
この図8に示す実施の形態3において図1の実施の形態
1の各部に対応する部分には同一符号を付し、その説明
を省略する。
1は、CPU802と、カウンタ803と、表示部80
4と、既に説明済みのメモリ制御部103、第1フラッ
シュメモリ104及び第2フラッシュメモリ105とを
備えて構成されている。
メモリ104が、プログラム記憶エリアとして用いら
れ、第2フラッシュメモリ105が、画情報記憶エリア
として用いられているとする。
ップST901に示すように、第2フラッシュメモリ1
05に画情報の書き換えが行われる。
に示すように、カウンタ803によって書き換え回数が
カウントアップされる。このカウントアップが行われる
と、ステップST903に示すように、CPU802が
カウンタ803のカウント値を検出することにより、第
2フラッシュメモリ105の書き換え回数が、後述する
上限回数を越えたか否かを判断する。
え回数の上限値に対応する回数であり、上限回数に到達
すると、寿命によって書き換え速度が遅くなる現象が生
じる。上限回数は例えば10万回に設定されている。
回数を越えていなければ入れ替え処理を終了し、再び、
ステップST901に戻って処理を継続する。
れば、ステップST904に示すように、CPU802
が、既にフラッシュメモリを入れ替えているか否かを判
断する。
第1フラッシュメモリ104が、画情報記憶エリアを形
成するメモリとして用いられ、第2フラッシュメモリ1
05がプログラム記憶エリアを形成するメモリとして用
いられるように入れ替えられているか否かを判断する。
ば、ステップST905に示すように、CPU802が
表示部804にフラッシュメモリの寿命が来たことを表
示する。
て、まだ入れ替えが行われていないと判断された場合、
ステップST906に示すように、CPU802が図2
に示した「L」の入替指示信号Cをメモリ制御部103
へ供給し、メモリ制御部103が入替指示信号Cの
「L」に応じて、第1フラッシュメモリ104を画情報
記憶エリア用、第2フラッシュメモリ105をプログラ
ム記憶エリア用のメモリとして入れ替える制御を行う。
この時、CPU802は、カウンタ803をリセット
し、処理を終了する。
うにフラッシュメモリが2個用いられている構成に適用
したケースであるが、実施の形態2で説明したフラッシ
ュメモリが1個の場合にも適用することができる。
エリア506がプログラム記憶エリアとして用いられ、
上位記憶エリア505が画情報記憶エリアとして用いら
れている場合に、まず、上位記憶エリア505の書き換
え回数をカウンタ803によってカウントアップする。
ウント値を検出することにより、上位記憶エリア505
の書き換え回数が上限回数を越えたか否かを判断する。
この結果、書き換え回数が上限回数を越えていなけれ
ば、再び書き換え処理が継続される。
れば、CPU802が、既に下位記憶エリア506と上
位記憶エリア505が入れ替えられているか否かを判断
し、この結果、既に入れ替えが行われていれば、CPU
802が表示部804にフラッシュメモリの寿命が来た
ことを表示する。
断された場合は、CPU802が図3に示した「L」の
入替指示信号Cをメモリ制御部503へ供給し、メモリ
制御部503が入替指示信号Cの「L」に応じて、下位
記憶エリア506を画情報記憶エリア用、上位記憶エリ
ア505をプログラム記憶エリア用のメモリとして入れ
替える制御を行う。この時、CPU802は、カウンタ
803をリセットし、処理を終了する。
U802が、カウンタ803でカウントされた画情報記
憶エリアを形成する第1フラッシュメモリ104の書き
換え回数が、書き換えの上限回数を超えたことを検出し
た場合に、フラッシュメモリの入れ替えが行われていな
ければ、入れ替えを行うための入替指示信号Cをメモリ
制御部103へ出力するようにした。
る第1フラッシュメモリ104の寿命が来て書き換え速
度が遅くなった場合に、プログラム記憶エリアを形成す
る第2フラッシュメモリ105を、画情報記憶エリアを
形成するメモリとして自動的に入れ替えることができる
ので、フラッシュメモリの寿命を約2倍とすることがで
きる。
き換え回数が上限回数を超えたことを検出した場合に、
フラッシュメモリの入れ替えが行われていれば、表示部
804にフラッシュメモリの寿命を表示するようにした
ので、人がフラッシュメモリの寿命を認識することがで
きる。
書き換え回数がフラッシュメモリ504内のデータの書
き換えが行われる上位又は下位記憶エリア505又は5
06の書き換えの上限回数を超えたことを検出した場合
に、上位又は下位記憶エリア505又は506の入れ替
えが行われていなければ、入れ替えを行うための入替指
示信号Cをメモリ制御部503へ出力するようにした。
の画情報記憶エリアとして用いられている上位又は下位
記憶エリア505又は506の寿命が来て書き換え速度
が遅くなった場合に、プログラム記憶エリアとして用い
られている上位又は下位記憶エリア505又は506
を、画情報記憶エリアとして自動的に入れ替えることが
できるので、フラッシュメモリの寿命を約2倍とするこ
とができる。
き換え回数が上限回数を超えたことを検出した場合に、
上位又は下位記憶エリア505又は506の入れ替えが
行われていれば、表示部804にフラッシュメモリの寿
命を表示するようにしたので、人がフラッシュメモリの
寿命を認識することができる。
の形態4に係るフラッシュメモリ制御装置がファクシミ
リ装置に用いられている場合のブロック図を示す。但
し、この図10に示す実施の形態4において図1の実施
の形態1の各部に対応する部分には同一符号を付し、そ
の説明を省略する。
001は、CPU1002と、タイマ1003と、表示
部1004と、既に説明済みのメモリ制御部103、第
1フラッシュメモリ104及び第2フラッシュメモリ1
05とを備えて構成されている。
メモリ104が、プログラム記憶エリアとして用いら
れ、第2フラッシュメモリ105が、画情報記憶エリア
として用いられているとする。
テップST1101に示すように、第2フラッシュメモ
リ105に画情報の書き換えが行われる。
2に示すように、タイマ1003によって書き換え時間
が計時される。この計時が行われると、ステップST1
103に示すように、CPU1002がタイマ1003
の計時時間を検出することにより、第2フラッシュメモ
リ105の書き換え時間が、後述する上限時間を3回連
続で越えたか否かを判断する。
え時間の上限値に対応する時間であり、上限時間に到達
すると、寿命によって書き換え速度が遅くなる現象が生
じる。
時間を3回連続で越えていなければ入れ替え処理を終了
し、再び、ステップST1101に戻って処理を継続す
る。
で越えていれば、ステップST1104に示すように、
CPU1002が、既にフラッシュメモリを入れ替えて
いるか否かを判断する。
第1フラッシュメモリ104が、画情報記憶エリアを形
成するメモリとして用いられ、第2フラッシュメモリ1
05がプログラム記憶エリアを形成するメモリとして用
いられるように入れ替えられているか否かを判断する。
ば、ステップST1105に示すように、CPU100
2が表示部1004にフラッシュメモリの寿命が来たこ
とを表示する。
て、まだ入れ替えが行われていないと判断された場合、
ステップST1106に示すように、CPU1002が
図2に示した「L」の入替指示信号Cをメモリ制御部1
03へ供給し、メモリ制御部103が入替指示信号Cの
「L」に応じて、第1フラッシュメモリ104を画情報
記憶エリア用、第2フラッシュメモリ105をプログラ
ム記憶エリア用のメモリとして入れ替える制御を行う。
この時、CPU1002は、タイマ1003をリセット
し、処理を終了する。
いないと判断された場合に、CPU1002が自動的に
「L」の入替指示信号Cをメモリ制御部103へ供給す
ることによって、フラッシュメモリの入れ替えが行われ
るようになっているが、入れ替えが行われていないと判
断された場合に、CPU1002が表示部1004に、
フラッシュメモリの入れ替え要求を表示し、これを人が
確認して手動で入れ替え操作を行うようにしてもよい。
うにフラッシュメモリが2個用いられている構成に適用
したケースであるが、実施の形態2で説明したフラッシ
ュメモリが1個の場合にも適用することができる。
エリア506がプログラム記憶エリアとして用いられ、
上位記憶エリア505が画情報記憶エリアとして用いら
れている場合に、まず、上位記憶エリア505の書き換
え時間をタイマ1003によって計時する。
カウント値を検出することにより、上位記憶エリア50
5の書き換え時間が上限時間を3回連続で越えたか否か
を判断する。この結果、3回連続で越えていなければ、
再び書き換え処理が継続される。
で越えていれば、CPU1002が、既に下位記憶エリ
ア506と上位記憶エリア505が入れ替えられている
か否かを判断し、この結果、既に入れ替えが行われてい
れば、CPU1002が表示部1004にフラッシュメ
モリの寿命が来たことを表示する。
断された場合は、CPU1002が図3に示した「L」
の入替指示信号Cをメモリ制御部503へ供給し、メモ
リ制御部503が入替指示信号Cの「L」に応じて、下
位記憶エリア506を画情報記憶エリア用、上位記憶エ
リア505をプログラム記憶エリア用のメモリとして入
れ替える制御を行う。この時、CPU1002は、タイ
マ1003をリセットし、処理を終了する。
いないと判断された場合に、CPU1002が自動的に
「L」の入替指示信号Cをメモリ制御部103へ供給す
ることによって、上位と下位の記憶エリア505,50
6の入れ替えが行われるようになっているが、入れ替え
が行われていないと判断された場合に、CPU1002
が表示部1004に、フラッシュメモリの上位と下位の
記憶エリア505,506の入れ替え要求を表示し、こ
れを人が確認して手動で入れ替え操作を行うようにして
もよい。
U1002が、タイマ1003で計時された画情報記憶
エリアを形成する第1フラッシュメモリ104の書き換
え時間が、書き換えの上限時間を3回連続で超えたこと
を検出した場合に、フラッシュメモリの入れ替えが行わ
れていなければ、入れ替えを行うための入替指示信号C
をメモリ制御部103へ出力するようにした。
る第1フラッシュメモリ104の寿命が来て書き換え速
度が遅くなった場合に、プログラム記憶エリアを形成す
る第2フラッシュメモリ105を、画情報記憶エリアを
形成するメモリとして自動的に入れ替えることができる
ので、フラッシュメモリの寿命を約2倍とすることがで
きる。
換え時間が上限時間を3回連続で超えたことを検出した
場合に、フラッシュメモリの入れ替えが行われていれ
ば、表示部1004にフラッシュメモリの寿命を表示す
るようにしたので、人がフラッシュメモリの寿命を認識
することができる。
換え時間がフラッシュメモリ504内のデータの書き換
えが行われる上位又は下位記憶エリア505又は506
の書き換えの上限時間を3回連続で超えたことを検出し
た場合に、上位又は下位記憶エリア505又は506の
入れ替えが行われていなければ、入れ替えを行うための
入替指示信号Cをメモリ制御部503へ出力するように
した。
の画情報記憶エリアとして用いられている上位又は下位
記憶エリア505又は506の寿命が来て書き換え速度
が遅くなった場合に、プログラム記憶エリアとして用い
られている上位又は下位記憶エリア505又は506
を、画情報記憶エリアとして自動的に入れ替えることが
できるので、フラッシュメモリの寿命を約2倍とするこ
とができる。
え時間が上限時間を3回連続で超えたことを検出した場
合に、上位又は下位記憶エリア505又は506の入れ
替えが行われていれば、表示部1004にフラッシュメ
モリの寿命を表示するようにしたので、人がフラッシュ
メモリの寿命を認識することができる。
の形態5に係るフラッシュメモリ制御装置がファクシミ
リ装置に用いられている場合のブロック図を示す。但
し、この図12に示す実施の形態5において図1の実施
の形態1の各部に対応する部分には同一符号を付し、そ
の説明を省略する。
201は、CPU1202と、カウンタ1203と、既
に説明済みのメモリ制御部103、第1フラッシュメモ
リ104及び第2フラッシュメモリ105とを備えて構
成されている。
メモリ104が、プログラム記憶エリアとして用いら
れ、第2フラッシュメモリ105が、画情報記憶エリア
として用いられているとする。
テップST1301に示すように、第2フラッシュメモ
リ105に画情報の書き換えが行われる。
2に示すように、カウンタ1203によって書き換え回
数がカウントアップされる。このカウントアップが行わ
れると、ステップST1303に示すように、CPU1
202がカウンタ1203のカウント値を検出すること
により、第2フラッシュメモリ105の書き換え回数
が、指定回数を越えたか否かを判断する。
え回数を人が任意に設定した回数であり、例えばフラッ
シュメモリの上限回数を任意数nで割って得られる回数
である。例えば上限回数が10万回である場合に、n=
10とすると、指定回数は1万回に設定される。
回数を越えていなければ、再び、ステップST1301
に戻って処理を継続する。
れば、ステップST1304に示すように、CPU12
02が、図2に示した「L」の入替指示信号Cをメモリ
制御部103へ供給し、メモリ制御部103が入替指示
信号Cの「L」に応じて、第1フラッシュメモリ104
を画情報記憶エリア用、第2フラッシュメモリ105を
プログラム記憶エリア用のメモリとして入れ替える制御
を行う。この時、CPU1202は、カウンタ1203
をリセットし、再び、ステップST1301に戻って処
理を継続する。
て、第1フラッシュメモリ104に画情報の書き換えが
行われ、この都度、ステップST1302において、カ
ウンタ1203により書き換え回数がカウントアップさ
れる。
プST1303において、CPU1202がカウント値
より、第1フラッシュメモリ104の書き換え回数が、
指定回数を越えたか否かを判断する。
ていなければ、再び、ステップST1301に戻って処
理を継続する。
れば、ステップST1304において、CPU1202
が、「H」の入替指示信号Cをメモリ制御部103へ供
給し、メモリ制御部103が入替指示信号Cの「H」に
応じて、第2フラッシュメモリ105を画情報記憶エリ
ア用、第1フラッシュメモリ104をプログラム記憶エ
リア用のメモリとして入れ替える制御を行うと共に、カ
ウンタ1203をリセットし、再び、ステップST13
01に戻って処理を継続する。以降同様の処理が繰り返
される。
うにフラッシュメモリが2個用いられている構成に適用
したケースであるが、実施の形態2で説明したフラッシ
ュメモリが1個の場合にも適用することができる。
エリア506がプログラム記憶エリアとして用いられ、
上位記憶エリア505が画情報記憶エリアとして用いら
れている場合に、まず、上位記憶エリア505の書き換
え回数をカウンタ1203によってカウントアップす
る。
のカウント値を検出することにより、上位記憶エリア5
05の書き換え回数が指定回数を越えたか否かを判断す
る。この結果、書き換え回数が指定回数を越えていなけ
れば、再び書き換え処理が継続される。
れば、CPU1202が、図3に示した「L」の入替指
示信号Cをメモリ制御部503へ供給し、メモリ制御部
503が入替指示信号Cの「L」に応じて、下位記憶エ
リア506を画情報記憶エリア用、上位記憶エリア50
5をプログラム記憶エリア用のメモリとして入れ替える
制御を行うと共に、カウンタ1203をリセットし、再
び書き換え処理を継続する。
り、下位記憶エリア506の書き換え回数が指定回数を
越えたか否かを判断し、書き換え回数が指定回数を越え
ていなければ、再び書き換え処理を継続する。
れば、CPU1202が、「H」の入替指示信号Cをメ
モリ制御部503へ供給し、メモリ制御部503が入替
指示信号Cの「H」に応じて、上位記憶エリア505を
画情報記憶エリア用、下位記憶エリア506をプログラ
ム記憶エリア用のメモリとして入れ替える制御を行うと
共に、カウンタ1203をリセットし、再び書き換え処
理を継続する。以降同様の処理が繰り返される。
U1202が、カウンタ1203でカウントされた書き
換え回数がフラッシュメモリ書き換えの指定回数を超え
たことを検出する度に、入替指示信号Cをメモリ制御部
103へ出力すると共にカウンタ1203をリセットす
るようにした。
04,105が指定回数毎に交互に画情報記憶エリア用
メモリとして用いられるので、双方のフラッシュメモリ
104,105をほぼ均等に劣化させながら2倍以上の
寿命で使用することができる。
命まで使用した後に他方のフラッシュメモリ105を画
情報記憶エリア用メモリとして入れ替えた場合、一旦、
一方の寿命付近で書き換え時間が遅くなっているにも係
わらず、入れ替え後に急に書き換え時間が速くなるの
で、利用者に不安感を与えることになるが、本実施の形
態5では、2つのフラッシュメモリ104,105をほ
ぼ均等に劣化させながら入れ替えて使用するので、利用
者に不安感を与えることがなくなる。
上位及び下位記憶エリア505,506として用いた構
成に適用した場合は、上位及び下位記憶エリア505,
506が指定回数毎に交互に画情報記憶エリアとして用
いられるので、双方の記憶エリア505,506をほぼ
均等に劣化させながら2倍以上の寿命で使用することが
できる。
使用した後に他方の記憶エリア506を画情報記憶エリ
ア用として入れ替えた場合、一旦、一方の寿命付近で書
き換え時間が遅くなっているにも係わらず、入れ替え後
に急に書き換え時間が速くなるので、利用者に不安感を
与えることになるが、本実施の形態5では、上位及び下
位記憶エリア505,506をほぼ均等に劣化させなが
ら入れ替えて使用するので、利用者に不安感を与えるこ
とがなくなる。
の形態6に係るフラッシュメモリ制御装置がファクシミ
リ装置に用いられている場合のブロック図を示す。但
し、この図15に示す実施の形態6において図1の実施
の形態1の各部に対応する部分には同一符号を付し、そ
の説明を省略する。
401は、CPU1402と、タイマ1403と、既に
説明済みのメモリ制御部103、第1フラッシュメモリ
104及び第2フラッシュメモリ105とを備えて構成
されている。
メモリ104が、プログラム記憶エリアとして用いら
れ、第2フラッシュメモリ105が、画情報記憶エリア
として用いられているとする。
テップST1501に示すように、第2フラッシュメモ
リ105に画情報の書き換えが行われる。この書き換え
の都度、タイマ1403によって書き換え時間が計時さ
れる。
02に示すように、CPU1402がタイマ1403の
計時時間を検出することにより、第2フラッシュメモリ
105の書き換え時間が、指定時間を越えたか否かを判
断する。
え時間を人が任意に設定した時間であり、最初はフラッ
シュメモリ書き換えの上限時間を任意数nで分割した小
さい時間が設定され、その後、後述で説明するように徐
々に増加される。
時間を越えていなければ、再び、ステップST1501
に戻って処理を継続する。
れば、ステップST1503に示すように、CPU14
02が、3回以上連続で、書き換え時間が指定時間を越
えたか否かを判断する。この結果、3回以上越えていな
ければ、再び、ステップST1501に戻って処理を継
続する。
02が、図2に示した「L」の入替指示信号Cをメモリ
制御部103へ供給し、メモリ制御部103が入替指示
信号Cの「L」に応じて、第1フラッシュメモリ104
を画情報記憶エリア用、第2フラッシュメモリ105を
プログラム記憶エリア用のメモリとして入れ替える制御
を行う。この時、CPU1402は、指定時間を所定時
間増加し、再び、ステップST1501に戻って処理を
継続する。
て、第1フラッシュメモリ104に画情報の書き換えが
行われ、この都度、タイマ1403により書き換え時間
が計時される。
02において、CPU1402が計時時間より、第1フ
ラッシュメモリ104の書き換え時間が、増加された指
定時間を越えたか否かを判断する。
ていなければ入れ替え処理を終了し、再び、ステップS
T1501に戻って処理を継続する。
れば、ステップST1503において、CPU1402
が、3回以上連続で、書き換え時間が指定時間を越えた
か否かを判断し、この結果、3回以上越えていなけれ
ば、再び、ステップST1501に戻って処理を継続す
る。
T1304において、CPU1402が、「H」の入替
指示信号Cをメモリ制御部103へ供給し、メモリ制御
部103が入替指示信号Cの「H」に応じて、第2フラ
ッシュメモリ105を画情報記憶エリア用、第1フラッ
シュメモリ104をプログラム記憶エリア用のメモリと
して入れ替える制御を行うと共に、指定時間を増加し、
再び、ステップST1301に戻って処理を継続する。
以降同様の処理が繰り返される。
うにフラッシュメモリが2個用いられている構成に適用
したケースであるが、実施の形態2で説明したフラッシ
ュメモリが1個の場合にも適用することができる。
エリア506がプログラム記憶エリアとして用いられ、
上位記憶エリア505が画情報記憶エリアとして用いら
れている場合に、まず、上位記憶エリア505の書き換
え時間をタイマ1403によって計時する。
計時時間を検出することにより、上位記憶エリア505
の書き換え時間が指定時間を3回以上連続で越えたか否
かを判断する。この結果、越えていなければ、再び書き
換え処理が継続される。
図3に示した「L」の入替指示信号Cをメモリ制御部5
03へ供給し、メモリ制御部503が入替指示信号Cの
「L」に応じて、下位記憶エリア506を画情報記憶エ
リア用、上位記憶エリア505をプログラム記憶エリア
用のメモリとして入れ替える制御を行うと共に、指定時
間を増加し、再び書き換え処理を継続する。
り、下位記憶エリア506の書き換え時間が指定時間を
3回連続で越えたか否かを判断し、越えていなければ、
再び書き換え処理を継続する。
「H」の入替指示信号Cをメモリ制御部503へ供給
し、メモリ制御部503が入替指示信号Cの「H」に応
じて、上位記憶エリア505を画情報記憶エリア用、下
位記憶エリア506をプログラム記憶エリア用のメモリ
として入れ替える制御を行うと共に、指定時間を増加
し、再び書き換え処理を継続する。以降同様の処理が繰
り返される。
U1402が、タイマ1403で計時された書き換え時
間がフラッシュメモリ書き換えの指定時間を超えたこと
を検出する度に、入替指示信号Cをメモリ制御部103
へ出力すると共に指定計時を所定時間増加するようにし
た。
04,105が指定時間毎に交互に画情報記憶エリア用
メモリとして用いられるので、双方のフラッシュメモリ
104,105をほぼ均等に劣化させながら2倍以上の
寿命で使用することができる。
命まで使用した後に他方のフラッシュメモリ105を画
情報記憶エリア用メモリとして入れ替えた場合、一旦、
一方の寿命付近で書き換え時間が遅くなっているにも係
わらず、入れ替え後に急に書き換え時間が速くなるの
で、利用者に不安感を与えることになるが、本実施の形
態6では、2つのフラッシュメモリ104,105をほ
ぼ均等に劣化させながら入れ替えて使用するので、利用
者に不安感を与えることがなくなる。
上位及び下位記憶エリア505,506として用いた構
成に適用した場合は、上位及び下位記憶エリア505,
506が指定時間毎に交互に画情報記憶エリアとして用
いられるので、双方の記憶エリア505,506をほぼ
均等に劣化させながら2倍以上の寿命で使用することが
できる。
使用した後に他方の記憶エリア506を画情報記憶エリ
ア用として入れ替えた場合、一旦、一方の寿命付近で書
き換え時間が遅くなっているにも係わらず、入れ替え後
に急に書き換え時間が速くなるので、利用者に不安感を
与えることになるが、本実施の形態6では、上位及び下
位記憶エリア505,506をほぼ均等に劣化させなが
ら入れ替えて使用するので、利用者に不安感を与えるこ
とがなくなる。
の形態7に係るフラッシュメモリ制御装置の入替指示信
号保持回路の回路図を示す。
1は、上記実施の形態1〜4で説明した、CPU10
2,802,1002の何れかとメモリ制御部103と
の間に接続されるか、又はCPU502とメモリ制御部
503との間に接続されるものである。
U102とメモリ制御部103との間に接続されている
場合を代表して説明する。また、CPU102からの入
替指示信号をC1とし、入替指示信号保持回路1601
からメモリ制御部103へ出力される入替指示信号をC
とする。
ジスタ1602と、ヒューズ1603と、抵抗器160
4とを備え、トランジスタ1602のベース端子が、C
PU102の入替指示信号C1の出力端子に接続され、
コレクタ端子がヒューズ1603を介して5Vの電源に
接続されると共に、メモリ制御部103に接続され、抵
抗器1604を介して接地されており、更に、エミッタ
端子が接地されている。
1が「L」の場合は、電源電圧5Vがヒューズ1603
を介して入替指示信号Cとなるので、「H」の入替指示
信号Cがメモリ制御部103に供給される。
は、トランジスタ1602がオンとなるので、コレクタ
−エミッタ間に電流が流れてヒューズ1603が溶断さ
れ、これによって、入替指示信号Cが「L」となってメ
モリ制御部103に供給される。
ば、入替指示信号Cのレベルを確実に可変させることが
できるが、実施の形態1又は2の構成では、図17に示
す入替指示信号生成回路1701のように、5Vの電源
とアース間に、ジャンパー線1702と抵抗器1703
を直列に接続し、その間から入替指示信号Cが出力され
るようにしてもよい。この場合、人がジャンパー線17
02を外すことによって入替指示信号Cを確実に「L」
とすることができる。
Uからメモリ制御部へ供給される入替指示信号の「H」
又は「L」レベルを確実に保持するようにしたので、第
1及び第2フラッシュメモリ104,105の入れ替
え、又は上位及び下位記憶エリア505,506の入れ
替えを確実に行うことができ、信頼性の高いフラッシュ
メモリ入れ替え制御を行うことができる。
は、CPUからでなく、5Vの電源とアース間に直列接
続されたジャンパー線1702と抵抗器1703間から
入替指示信号Cが供給されるようにしたので、そのジャ
ンパー線1702を人が外すことによって入替指示信号
Cのレベルを確実に可変して入れ替えを行うことができ
る。
の形態8に係るフラッシュメモリ制御装置の入替指示信
号発生回路の回路図を示す。
1は、実施の形態1又は2の構成でCPU102,50
2の代わりに入替指示信号Cを生成するものであり、5
Vの電源とアース間に、ジャンパー線1702と抵抗器
1703を直列に接続し、その間から入替指示信号Cを
出力するようになっている。この場合、人がジャンパー
線1702を接続、又は外すことによって入替指示信号
Cを確実に「H」、又は「L」とすることができる。
Uからでなく、5Vの電源とアース間に直列接続された
ジャンパー線1702と抵抗器1703間から入替指示
信号Cが供給されるようにしたので、そのジャンパー線
1702を人が接続/外すことによって入替指示信号C
のレベルを確実に可変して入れ替えを行うことができ
る。
の形態9に係るフラッシュメモリ制御装置の入替指示信
号生成回路の回路図を示す。
1は、上記実施の形態1〜6で説明した、CPU10
2,802,1002,1202,1402が入替指示
信号Cを生成する際に、入替指示信号Cのレベルを適正
に生成するためのものであり、第1又は第2レジスタ1
802,1803と、論理回路1804とを備えて構成
されている。ここでは、実施の形態1で説明済みのCP
U102が、入替指示信号生成回路1801を用いて入
替指示信号Cを生成する場合を代表して説明する。
を可変する場合に、第1及び第2レジスタ1802,1
803に互いが逆となるレベルを保持する。例えば、図
19に示すように、時刻t1において、第1レジスタ1
802のレベルを「L」から「H」に、時刻t2におい
て、第2レジスタ1803のレベルを「H」から「L」
に、時刻t3において、第1レジスタ1802のレベル
を「L」に、時刻t4において、第2レジスタ1803
のレベルを「H」に変化させたとする。
タ1802,1803のレベルが逆レベルとなった場合
にのみ、入替指示信号Cのレベルを変化させる。図19
の例では、時刻t1で第1レジスタ1802のレベルが
「H」に変化するが、第2レジスタ1803と同レベル
なので、入替指示信号Cのレベルは変化せず、例えば第
1FROM104を画情報記憶エリアとする以前の
「H」レベル状態を保持する。
のレベルが「L」にされると、第1レジスタ1802と
逆レベルとなるので、入替指示信号Cのレベルが、第2
FROM105を画情報記憶エリアとする「L」に変化
する。
2のレベルが「L」となるが、第2レジスタ1803と
同レベルなので、入替指示信号Cのレベルは変化せず、
時刻t4において、第2レジスタ1803のレベルが
「H」になると、第1レジスタ1802と逆レベルとな
るので、入替指示信号Cのレベルが、第1FROM10
4を画情報記憶エリアとする「H」に変化する。
及び第2レジスタ1802,1803に、CPUから逆
レベル信号を保持させた場合のみ、論理回路1804が
入替指示信号Cのレベルを変化させるようにしたので、
プログラムのバグ等によって、誤ってフラッシュメモリ
の入れ替えが行われることがなくなり、入替指示信号C
のレベルを確実に変化させて入れ替えを行うことができ
る。
施の形態10に係るフラッシュメモリ制御装置における
フラッシュメモリの記憶構成図を示す。
た第1及び第2フラッシュメモリ104及び105の各
々に、図20に示すように、プログラムが記憶された順
に大きい数値に更新される第1及び第2バージョン情報
2001及び2002と、装置起動用の同じブートプロ
グラム2003及び2004とを記憶して構成した点に
ある。
シュメモリ104,105でも装置の起動処理(立ち上
げ処理)が行われる。また、立ち上げ後に、図21のフ
ロー図のステップST2101に示すように、例えばC
PU102が、第1バージョン情報2001の数値が、
第2バージョン情報2002の数値より大きいか否か判
断する。
方が大きければ、第2FROM105に、最後に、即ち
最も新しくプログラムが記憶されたことが示されている
ので、そのまま起動処理を終了する。これは、プログラ
ムが記憶された第2FROM105がアドレス0200
00h〜03FFFFhのプログラム記憶エリアとして
用いられている正しいメモリマップ状態であることによ
る。
が大きければ、第1FROM104に、最も新しくプロ
グラムが記憶されたことが示されている。つまり、プロ
グラムが記憶された第1FROM104が、プログラム
記憶エリアとして用いられていない誤ったメモリマップ
状態である。
において、フラッシュメモリの入れ替えを行って、正し
いメモリマップ状態とする。
プ上のアドレス000000h〜01FFFFhにブー
トプログラム2202が記憶されるようにしてもよい。
この場合、フラッシュメモリ104,105以外のCP
U内のメモリ、又はROMにブートプログラム2202
を記憶する。
ログラムが記憶された順に大きい数値に更新されるバー
ジョン情報2001及び2002と、装置起動用のブー
トプログラム2003及び2004とを、各フラッシュ
メモリ104,105に記憶したので、何れのフラッシ
ュメモリ104,105がメモリマップ上のプログラム
記憶エリアとなっても装置の立ち上げを行うことがで
き、また、立ち上げ後に、プログラムの記憶されたフラ
ッシュメモリ104が誤って画情報記憶エリア用のもの
に設定されていた場合でも、バージョン情報2001,
2002の数値を比較することによって、誤りを判定し
て入れ替えを行うことができる。
記憶エリア及び画情報記憶エリア以外の記憶エリアを形
成するメモリに記憶しても、上記同様の効果を得ること
ができる。
によれば、データの書き換えが行われる記憶エリアを形
成するフラッシュメモリの寿命が来て書き換え速度が遅
くなった場合に、データ記憶後にデータの書き換えが行
われない記憶エリアを形成するフラッシュメモリを、デ
ータの書き換えが行われる記憶エリアを形成するメモリ
として用いることができるので、フラッシュメモリの寿
命を約2倍とすることができる。
書き換えが行われる記憶エリアとして用いられている例
えば上位記憶エリアの寿命が来て書き換え速度が遅くな
った場合に、データ記憶後にデータの書き換えが行われ
ない記憶エリアとして用いられている下位記憶エリア
を、データの書き換えが行われる記憶エリアとして用い
ることができるので、フラッシュメモリの寿命を約2倍
とすることができる。
リアを形成するフラッシュメモリに上限回数に対応する
寿命が来て書き換え速度が遅くなった場合に、データ記
憶後にデータの書き換えが行われない記憶エリアを形成
するフラッシュメモリが、データの書き換えが行われる
記憶エリアを形成するメモリとして自動的に入れ替えら
れるので、フラッシュメモリの寿命を約2倍とすること
ができ、また、既にフラッシュメモリの入れ替えが行わ
れていれば、表示手段にフラッシュメモリの寿命が表示
されるので、人がフラッシュメモリの寿命を認識するこ
とができる。
の書き換えが行われる記憶エリアとして用いられている
例えば上位記憶エリアに上限回数に対応する寿命が来て
書き換え速度が遅くなった場合に、データ記憶後にデー
タの書き換えが行われない記憶エリアとして用いられて
いる下位記憶エリアが、画情報記憶エリアとして自動的
に入れ替えられるので、フラッシュメモリの寿命を約2
倍とすることができ、また、既に上位及び下位記憶エリ
アの入れ替えが行われていれば、表示手段にフラッシュ
メモリの寿命が表示されるので、人がフラッシュメモリ
の寿命を認識することができる。
リアを形成するフラッシュメモリに上限時間に対応する
寿命が来て書き換え速度が遅くなった場合に、データ記
憶後にデータの書き換えが行われない記憶エリアを形成
するフラッシュメモリが、データの書き換えが行われる
記憶エリアを形成するメモリとして自動的に入れ替えら
れるので、フラッシュメモリの寿命を約2倍とすること
ができ、また、既にフラッシュメモリの入れ替えが行わ
れていれば、表示手段にフラッシュメモリの寿命が表示
されるので、人がフラッシュメモリの寿命を認識するこ
とができる。
換えが行われる記憶エリアとして用いられている例えば
上位記憶エリアに上限時間に対応する寿命が来て書き換
え速度が遅くなった場合に、データ記憶後にデータの書
き換えが行われない記憶エリアとして用いられている下
位記憶エリアが、画情報記憶エリアとして自動的に入れ
替えられるので、フラッシュメモリの寿命を約2倍とす
ることができ、また、既に上位及び下位記憶エリアの入
れ替えが行われていれば、表示手段にフラッシュメモリ
の寿命が表示されるので、人がフラッシュメモリの寿命
を認識することができる。
/下位記憶エリアが指定回数毎に交互にデータの書き換
えが行われる記憶エリア用メモリとして用いられるの
で、双方のフラッシュメモリ、又は上位/下位記憶エリ
アをほぼ均等に劣化させながら2倍以上の寿命で使用す
ることができる。
/下位記憶エリアが指定時間毎に交互にデータの書き換
えが行われる記憶エリア用メモリとして用いられるの
で、双方のフラッシュメモリ、又は上位/下位記憶エリ
アをほぼ均等に劣化させながら2倍以上の寿命で使用す
ることができる。
制御装置がファクシミリ装置に用いられている場合のブ
ロック図
けるメモリ制御部の論理回路図
置におけるフラッシュメモリ入れ替え前のメモリマップ
図(b)実施の形態1のフラッシュメモリ制御装置にお
けるフラッシュメモリ入れ替え後のメモリマップ図
けるフラッシュメモリの入れ替え処理を説明するための
フロー図
制御装置がファクシミリ装置に用いられている場合のブ
ロック図
けるフラッシュメモリのメモリマップ図
けるメモリ制御部の論理回路図
制御装置がファクシミリ装置に用いられている場合のブ
ロック図
けるフラッシュメモリの入れ替え処理を説明するための
フロー図
リ制御装置がファクシミリ装置に用いられている場合の
ブロック図
おけるフラッシュメモリの入れ替え処理を説明するため
のフロー図
リ制御装置がファクシミリ装置に用いられている場合の
ブロック図
おけるフラッシュメモリの入れ替え処理を説明するため
のフロー図
リ制御装置がファクシミリ装置に用いられている場合の
ブロック図
おけるフラッシュメモリの入れ替え処理を説明するため
のフロー図
リ制御装置の入替指示信号保持回路の回路図
リ制御装置の入替指示信号発生回路の回路図
リ制御装置の入替指示信号発生回路の回路図
を説明するためのタイム図
モリ制御装置におけるフラッシュメモリの記憶構成図
起動処理を説明するためのフロー図
装置における他のフラッシュメモリの記憶構成図
わない第1データを記憶する記憶エリアと書き換えが行
なわれる第2データを記憶する記憶エリアとを提供する
少なくとも一つのフラッシュメモリのうち、第2データ
の書き換えを行う演算処理手段からの入替指示信号に応
じて、メモリ制御手段が第1データを記憶する記憶エリ
アと第2データを記憶する記憶エリアとを入れ替えるよ
うにしたものである。
シュメモリ制御装置は、一方はデータ記憶後にデータの
書き換えが行われない機能のものであり、他方はデータ
の書き換えが行われる機能のものである2個のフラッシ
ュメモリと、前記2個のフラッシュメモリを制御する演
算処理手段と、前記演算処理手段からの入替指示信号に
応じて、前記2個のフラッシュメモリの機能を入れ替え
るメモリ制御手段と、を具備する構成とした。この構成
により、データの書き換えが行われるフラッシュメモリ
の寿命が来て書き換え速度が遅くなった場合に、データ
記憶後にデータの書き換えが行われないフラッシュメモ
リを、データの書き換えが行われるメモリとして用いる
ことができるので、フラッシュメモリの寿命を約2倍と
することができる。また、本発明に係る第2の態様のフ
ラッシュメモリ制御装置は、一方はデータ記憶後にデー
タの書き換えが行われない機能のものであり、ず、他方
はデータの書き換えが行われる機能のものである2個の
フラッシュメモリと、前記2個のフラッシュメモリを制
御する演算処理手段と、前記演算処理手段が司るメモリ
マップが変化しないように、前記演算処理手段からの入
替指示信号に応じて前記2個のフラッシュメモリの機能
を入れ替えるメモリ制御手段と、を具備する構成とし
た。この構成により、データの書き換えが行われる記憶
エリアを形成するフラッシュメモリの寿命が来て書き換
え速度が遅くなった場合に、データ記憶後にデータの書
き換えが行われないフラッシュメモリを、メモリマップ
を変えることなく、データの書き換えが行われるメモリ
として用いることができるので、演算処理手段のメモリ
制御アドレスをそのままで、フラッシュメモリの入れ替
えを行うことができ、これによって、演算処理手段の負
担を増大させることなく、フラッシュメモリの寿命を約
2倍とすることができる。また、本発明に係る第3の態
様のフラッシュメモリ制御装置は、分割された上位及び
下位記憶エリアの、一方がデータ記憶後にデータの書き
換えが行われない記憶エリアとして用いられ、他方がデ
ータの書き換えが行われる記憶エリアとして用いられた
フラッシュメモリと、演算処理手段が司るメモリマップ
が変化しないように、前記演算処理手段からの入替指示
信号に応じて、互いが他方の記憶エリアとして用いられ
るように前記上位及び下位記憶エリアを入れ替えるメモ
リ制御手段と、を具備する構成とした。この構成によ
り、フラッシュメモリのデータの書き換えが行われる記
憶エリアとして用いられている例えば上位記憶エリアの
寿命が来て書き換え速度が遅くなった場合に、データ記
憶後にデータの書き換えが行われない記憶エリアとして
用いられている下位記憶エリアを、データの書き換えが
行われる記憶エリアとして用いることができるので、フ
ラッシュメモリの寿命を約2倍とすることができる。ま
た、本発明に係る第4の態様のフラッシュメモリ制御装
置は、第1又第2の態様のフラッシュメモリ制御装置に
おいて、データの書き換え回数をカウントするカウント
手段を具備し、演算処理手段が、前記カウントされた書
き換え回数がフラッシュメモリの書き換えの上限回数を
超えた際に、フラッシュメモリの入れ替えが行われてい
ないことを検出すると、入替指示信号をメモリ制御手段
へ出力する構成とした。この構成により、データの書き
換えが行われる記憶エリアを形成するフラッシュメモリ
に上限回数に対応する寿命が来て書き換え速度が遅くな
った場合に、データ記憶後にデータの書き換えが行われ
ない記憶エリアを形成するフラッシュメモリが、データ
の書き換えが行われる記憶エリアを形成するメモリとし
て自動的に入れ替えられるので、フラッシュメモリの寿
命を約2倍とすることができる。また、本発明に係る第
5の態様のフラッシュメモリ制御装置は、第4の態様の
フラッシュメモリ制御装置において、演算処理手段が、
カウントされた書き換え回数が上限回数を超えた際に、
フラッシュメモリの入れ替えが既に行われたことを検出
すると、表示手段にフラッシュメモリの寿命を表示する
構成とした。この構成により、データの書き換えが行わ
れる記憶エリアを形成するフラッシュメモリに上限回数
に対応する寿命がきた場合に、既にフラッシュメモリの
入れ替えが行われていれば、表示手段にフラッシュメモ
リの寿命が表示されるので、人がフラッシュメモリの寿
命を認識することができる。また、本発明に係る第6の
態様のフラッシュメモリ制御装置は、第3の態様のフラ
ッシュメモリ制御装置において、データの書き換え回数
をカウントするカウント手段を具備し、演算処理手段
が、前記カウントされた書き換え回数が、データの書き
換えが行われる上位又は下位記憶エリアの書き換えの上
限回数を超えた際に、上位及び下位記憶エリアの入れ替
えが行われていないことを検出すると、入替指示信号を
メモリ制御手段へ出力する構成とした。この構成によ
り、フラッシュメモリ内のデータの書き換えが行われる
記憶エリアとして用いられている例えば上位記憶エリア
の上限回数に対応する寿命が来て書き換え速度が遅くな
った場合に、データ記憶後にデータの書き換えが行われ
ない記憶エリアとして用いられている下位記憶エリア
が、画情報記憶エリアとして自動的に入れ替えられるの
で、フラッシュメモリの寿命を約2倍とすることができ
る。また、本発明に係る第7の態様のフラッシュメモリ
制御装置は、第6の態様のフラッシュメモリ制御装置に
おいて、演算処理手段が、カウントされた書き換え回数
が上限回数を超えた際に、上位及び下位記憶エリアの入
れ替えが既に行われたことを検出すると、表示手段にフ
ラッシュメモリの寿命を表示する構成とした。この構成
により、データの書き換えが行われる記憶エリアである
例えば上位記憶エリアに上限回数に対応する寿命がきた
場合に、既に上位及び下位記憶エリアの入れ替えが行わ
れていれば、表示手段にフラッシュメモリの寿命が表示
されるので、人がフラッシュメモリの寿命を認識するこ
とができる。また、本発明に係る第8の態様のフラッシ
ュメモリ制御装置は、第2の態様のフラッシュメモリ制
御装置において、データの書き換え時間を計時する計時
手段を具備し、演算処理手段が、前記計時された書き換
え時間がフラッシュメモリの書き換えの上限時間を超え
た際に、フラッシュメモリの入れ替えが行われていない
ことを検出すると、入替指示信号をメモリ制御手段へ出
力する構成とした。この構成により、データの書き換え
が行われる記憶エリアを形成するフラッシュメモリに上
限時間に対応する寿命が来て書き換え速度が遅くなった
場合に、データ記憶後にデータの書き換えが行われない
記憶エリアを形成するフラッシュメモリが、画情報記憶
エリアを形成するメモリとして自動的に入れ替えられる
ので、フラッシュメモリの寿命を約2倍とすることがで
きる。また、本発明に係る第9の態様のフラッシュメモ
リ制御装置は、第8の態様のフラッシュメモリ制御装置
において、演算処理手段が、計時された書き換え時間が
上限時間を超えた際に、フラッシュメモリの入れ替えが
既に行われたことを検出すると、表示手段にフラッシュ
メモリの寿命を表示する構成とした。この構成により、
データの書き換えが行われる記憶エリアである例えば上
位記憶エリアに上限時間に対応する寿命がきた場合に、
既に上位及び下位記憶エリアの入れ替えが行われていれ
ば、表示手段にフラッシュメモリの寿命が表示されるの
で、人がフラッシュメモリの寿命を認識することができ
る。また、本発明に係る第10の態様のフラッシュメモ
リ制御装置は、第3の態様のフラッシュメモリ制御装置
において、データの書き換え時間を計時する計時手段を
具備し、演算処理手段が、前記計時された書き換え時間
が、データの書き換えが行われる上位又は下位記憶エリ
アの書き換えの上限時間を超えた際に、上位及び下位記
憶エリアの入れ替えが行われていないことを検出する
と、入替指示信号をメモリ制御手段へ出力する構成とし
た。この構成により、フラッシュメモリ内のデータの書
き換えが行われる記憶エリアとして用いられている例え
ば上位記憶エリアに上限時間に対応する寿命が来て書き
換え速度が遅くなった場合に、データ記憶後にデータの
書き換えが行われない記憶エリアとして用いられている
下位記憶エリアが、画情報記憶エリアとして自動的に入
れ替えられるので、フラッシュメモリの寿命を約2倍と
することができる。また、本発明に係る第11の態様の
フラッシュメモリ制御装置は、第10の態様のフラッシ
ュメモリ制御装置において、演算処理手段が、計時され
た書き換え時間が上限時間を超えた際に、上位及び下位
記憶エリアの入れ替えが既に行われたことを検出する
と、表示手段にフラッシュメモリの寿命を表示する構成
とした。この構成により、データの書き換えが行われる
記憶エリアである例えば上位記憶エリアに上限時間に対
応する寿命がきた場合に、既に上位及び下位記憶エリア
の入れ替えが行われていれば、表示手段にフラッシュメ
モリの寿命が表示されるので、人がフラッシュメモリの
寿命を認識することができる。また、本発明に係る第1
2の態様のフラッシュメモリ制御装置は、第8から第1
1の態様のフラッシュメモリ制御装置において、演算処
理手段が、計時された書き換え時間が上限時間を超えた
ことを複数回連続で検出した際に、入れ替えが行われて
いるか否かを判定する構成とした。この構成により、フ
ラッシュメモリ又は、上位/下位記憶エリアに上限時間
に対応する寿命がきたことを誤り無く検出することがで
きる。また、本発明に係る第13の態様のフラッシュメ
モリ制御装置は、第8から第12の態様のフラッシュメ
モリ制御装置において、演算処理手段が、入れ替えが行
われていないことを検出した場合に、入替指示信号をメ
モリ制御手段へ出力することに代え、表示手段に入れ替
え要求を表示する構成とした。この構成により、データ
の書き換えが行われる記憶エリアである例えば上位記憶
エリアに上限時間に対応する寿命がきた場合に、既に上
位及び下位記憶エリアの入れ替えが行われていれば、表
示手段にフラッシュメモリの入れ替え要求が表示される
ので、人がフラッシュメモリの入れ替えを行うことがで
きる。また、本発明に係る第14の態様のフラッシュメ
モリ制御装置は、第1から第3の態様のフラッシュメモ
リ制御装置において、データの書き換え回数をカウント
するカウント手段を具備し、演算処理手段が、前記カウ
ントされた書き換え回数がフラッシュメモリ書き換えの
指定回数を超えたことを検出する度に、入替指示信号を
メモリ制御手段へ出力すると共に前記カウント手段をリ
セットする構成とした。この構成により、2個のフラッ
シュメモリ、又は上位/下位記憶エリアが指定回数毎に
交互にデータの書き換えが行われる記憶エリア用メモリ
として用いられるので、双方のフラッシュメモリ、又は
上位/下位記憶エリアをほぼ均等に劣化させながら2倍
以上の寿命で使用することができる。また、本発明に係
る第15の態様のフラッシュメモリ制御装置は、第1か
ら第3の態様のフラッシュメモリ制御装置において、デ
ータの書き換え時間を計時する計時手段を具備し、演算
処理手段が、前記計時された書き換え時間がフラッシュ
メモリ書き換えの指定時間を超えたことを検出する度
に、入替指示信号をメモリ制御手段へ出力すると共に前
記指定計時を所定時間増加する構成とした。この構成に
より、2個のフラッシュメモリ、又は上位/下位記憶エ
リアが指定時間毎に交互にデータの書き換えが行われる
記憶エリア用メモリとして用いられるので、双方のフラ
ッシュメモリ、又は上位/下位記憶エリアをほぼ均等に
劣化させながら2倍以上の寿命で使用することができ
る。また、本発明に係る第16の態様のフラッシュメモ
リ制御装置は、第15の態様のフラッシュメモリ制御装
置において、演算処理手段が、計時された書き換え時間
が指定時間を超えたことを複数回連続で検出した際に、
入れ替えが行われているか否かを判定する構成とした。
この構成により、フラッシュメモリ又は、上位/下位記
憶エリアの書き換え時間が指定時間となったことを誤り
無く検出することができる。また、本発明に係る第17
の態様のフラッシュメモリ制御装置は、第1から第13
の態様のフラッシュメモリ制御装置において、入替指示
信号のレベルを保持してメモリ制御手段へ出力する入替
指示信号保持手段を具備した構成とした。この構成によ
り、フラッシュメモリの入れ替え、又は上位及び下位記
憶エリアの入れ替えを確実に行うことができ、信頼性の
高い入れ替え制御を行うことができる。また、本発明に
係る第18の態様のフラッシュメモリ制御装置は、第1
から第3の態様のフラッシュメモリ制御装置において、
演算処理手段がメモリ制御手段へ入替指示信号を出力す
ることに代え、電源に接続されたジャンパー手段を人が
接続/切り離すことによってレベルが操作される入替指
示信号をメモリ制御手段へ出力する入替指示信号生成手
段を具備した構成とした。この構成により、ジャンパー
手段を人が接続/外すことによって入替指示信号のレベ
ルを確実に可変して入れ替えを行うことができる。ま
た、本発明に係る第19の態様のフラッシュメモリ制御
装置は、第1から第16の態様のフラッシュメモリ制御
装置において、演算処理手段が入れ替え制御のためメモ
リ制御手段へ出力する入替指示信号のレベルを可変する
場合に、所定レベル信号を保持させる複数の保持手段
と、この複数の保持手段に保持された信号レベルが所定
条件に一致した場合にのみ、前記入替指示信号のレベル
を可変する論理手段とを具備した構成とした。この構成
により、複数の保持手段に、演算処理手段から所定条件
に一致する入替指示信号が保持された場合のみ、入替指
示信号のレベルが変化するので、入替指示信号のレベル
を確実に変化させて入れ替えを行うことができる。ま
た、本発明に係る第20の態様のフラッシュメモリ制御
装置は、第1,第2,第4,第5,第8,第9,第12
から第19の態様のフラッシュメモリ制御装置におい
て、2個のフラッシュメモリに、プログラムが記憶され
た順に大きい数値に更新されるバージョン情報とブート
プログラムとを記憶し、演算処理手段が、前記ブートプ
ログラムにより装置立ち上げ後に、前記プログラムの記
憶されたフラッシュメモリが誤って、メモリマップ上の
データの書き換えが行われる記憶エリア用となっていた
場合に、他のフラッシュメモリと入れ替えを行う構成と
した。この構成により、何れのフラッシュメモリがメモ
リマップ上のプログラム記憶エリアとなっても装置の立
ち上げを行うことができ、また、立ち上げ後に、プログ
ラムの記憶されたフラッシュメモリが誤ってデータの書
き換えが行われる記憶エリア用のものに設定されていた
場合でも、バージョン情報の数値を比較することによっ
て、誤りを判定して入れ替えを行うことができる。ま
た、本発明に係る第21の態様のフラッシュメモリ制御
装置は、第1,第2,第4,第5,第8,第9,第12
から第19の態様のフラッシュメモリ制御装置におい
て、2個のフラッシュメモリに、プログラムが記憶され
た順に大きい数値に更新されるバージョン情報を記憶
し、前記2個のフラッシュメモリ以外のメモリにブート
プログラムを記憶し、演算処理手段が、前記ブートプロ
グラムにより装置立ち上げ後に、前記プログラムの記憶
されたフラッシュメモリが誤って、メモリマップ上のデ
ータの書き換えが行われる記憶エリア用となっていた場
合に、他のフラッシュメモリと入れ替えを行う構成とし
た。この構成により、何れのフラッシュメモリがメモリ
マップ上のプログラム記憶エリアとなっても装置の立ち
上げを行うことができ、また、立ち上げ後に、プログラ
ムの記憶されたフラッシュメモリが誤ってデータの書き
換えが行われる記憶エリア用のものに設定されていた場
合でも、バージョン情報の数値を比較することによっ
て、誤りを判定して入れ替えを行うことができる。ま
た、本発明に係る第22の態様のフラッシュメモリ制御
装置は、第1から第21の態様のフラッシュメモリ制御
装置において、データ記憶後にデータの書き換えが行わ
れない記憶エリアが、プログラムを記憶するプログラム
記憶エリアであり、データの書き換えが行われる記憶エ
リアが、画情報の書き換えが行われる画情報記憶エリア
である構成とした。この構成により、プログラム記憶エ
リアに記憶されたプログラムに応じて、画情報記憶エリ
アに画情報の書き換えを行うことができる。また、本発
明に係る第23の態様のフラッシュメモリ制御装置は、
一方をプログラム記憶用として用い、他方を画情報記憶
用として用いる2個のフラッシュメモリと、前記2個の
フラッシュメモリを制御する演算処理手段と、回線又は
メモリカードからプログラムを書き換える際、まず画情
報記憶用としてのフラッシュメモリ内のデータを消去
し、この消去されたフラッシュメモリに回線又はメモリ
カードから読み込んだプログラムを記憶し、次にこの画
情報記憶用としてのフラッシュメモリをプログラム記憶
用のフラッシュメモリとして用い他方プログラム記憶用
のフラッシュメモリを画情報記憶用として用いるように
入れ替えるメモリ制御手段と、を備えた構成とした。こ
の構成により、回線又はメモリカードからプログラムの
書き換えを行う際、旧プログラムを消去し、空になった
プログラム記憶用の記憶エリアに新プログラムを書き込
む処理をすると、プログラム書き換え途中で電源が切れ
た場合には、実行プログラムが装置内に存在しないこと
になり、装置が立ち上がらなくなるが、新旧双方のプロ
グラムを各々フラッシュメモリに展開し、その後、入れ
替え動作により一瞬で実行権を移行するため、新プログ
ラムの転送途中で電源が切れても、装置が立ち上がらな
いという問題が発生せず、信頼性の高いシステムを実現
することができる。また、本発明に係る第24の態様の
画像処理装置は、第1から第23の態様ののフラッシュ
メモリ制御装置を用いた構成とした。この構成により、
画像処理装置においても第1から第23の態様に記載し
た作用効果を得ることができる。また、本発明に係る第
25の態様のフラッシュメモリ制御方法が、一方はデー
タ記憶後にデータの書き換えが行われない機能であり、
他方はデータの書き換えが行われる機能の2個のフラッ
シュメモリを、演算処理手段が司るメモリマップが変化
しないように各々機能を入れ替え、この入れ替え時に前
記データの書き換えが行われないフラッシュメモリに記
憶されたプログラムを、入れ替え先のフラッシュメモリ
に移行するようにした。この方法により、データの書き
換えが行われるフラッシュメモリの寿命が来て書き換え
速度が遅くなった場合に、データ記憶後にデータの書き
換えが行われないフラッシュメモリを、データの書き換
えが行われる記憶エリアを形成するメモリとして用いる
ことができるので、フラッシュメモリの寿命を約2倍と
することができる。また、本発明に係る第26の態様の
フラッシュメモリ制御方法は、分割された上位及び下位
記憶エリアの、一方がデータ記憶後にデータの書き換え
が行われない記憶エリアとして用いられ、他方がデータ
の書き換えが行われる記憶エリアとして用いられたフラ
ッシュメモリの前記上位及び下位記憶エリアを、演算処
理手段が司るメモリマップが変化しないように、互いが
他方の記憶エリアとして用いられるように入れ替え、こ
の入れ替え時に前記データの書き換えが行われない記憶
エリアのプログラムを入れ替え先の記憶エリアに移行す
るようにした。この方法により、フラッシュメモリのデ
ータの書き換えが行われる記憶エリアとして用いられて
いる例えば上位記憶エリアの寿命が来て書き換え速度が
遅くなった場合に、データ記憶後にデータの書き換えが
行われない記憶エリアとして用いられている下位記憶エ
リアを、データの書き換えが行われる記憶エリアとして
用いることができるので、フラッシュメモリの寿命を約
2倍とすることができる。また、本発明に係る第27の
態様のフラッシュメモリ制御方法は、第25の態様のフ
ラッシュメモリ制御方法において、データの書き換え回
数をカウントし、このカウントされた書き換え回数がフ
ラッシュメモリの書き換えの上限回数を超えた際に、フ
ラッシュメモリの入れ替えが行われていないことを検出
した場合、入れ替えを行い、入れ替えが既に行われたこ
とを検出した場合に、フラッシュメモリの寿命を表示す
るようにした。この方法により、データの書き換えが行
われる記憶エリアを形成するフラッシュメモリに上限回
数に対応する寿命が来て書き換え速度が遅くなった場合
に、データ記憶後にデータの書き換えが行われない記憶
エリアを形成するフラッシュメモリが、データの書き換
えが行われる記憶エリアを形成するメモリとして自動的
に入れ替えられるので、フラッシュメモリの寿命を約2
倍とすることができ、また、既にフラッシュメモリの入
れ替えが行われていれば、表示手段にフラッシュメモリ
の寿命が表示されるので、人がフラッシュメモリの寿命
を認識することができる。また、本発明に係る第28の
態様のフラッシュメモリ制御方法は、第26の態様のフ
ラッシュメモリ制御方法において、データの書き換え回
数をカウントし、このカウントされた書き換え回数が、
データの書き換えが行われる上位又は下位記憶エリアの
書き換えの上限回数を超えた際に、上位及び下位記憶エ
リアの入れ替えが行われていないことを検出した場合、
入れ替えを行い、入れ替えが既に行われたことを検出し
た場合、フラッシュメモリの寿命を表示するようにし
た。この方法により、フラッシュメモリ内のデータの書
き換えが行われる記憶エリアとして用いられている例え
ば上位記憶エリアに上限回数に対応する寿命が来て書き
換え速度が遅くなった場合に、データ記憶後にデータの
書き換えが行われない記憶エリアとして用いられている
下位記憶エリアが、画情報記憶エリアとして自動的に入
れ替えられるので、フラッシュメモリの寿命を約2倍と
することができ、また、既に上位及び下位記憶エリアの
入れ替えが行われていれば、表示手段にフラッシュメモ
リの寿命が表示されるので、人がフラッシュメモリの寿
命を認識することができる。また、本発明に係る第29
の態様のフラッシュメモリ制御方法は、第25の態様の
フラッシュメモリ制御方法において、データの書き換え
時間を計時し、この計時された書き換え時間がフラッシ
ュメモリの書き換えの上限時間を超えた際に、フラッシ
ュメモリの入れ替えが行われていないことを検出した場
合、入れ替えを行い、入れ替えが既に行われたことを検
出した場合、フラッシュメモリの寿命を表示するように
した。この方法により、データの書き換えが行われる記
憶エリアを形成するフラッシュメモリに上限時間に対応
する寿命が来て書き換え速度が遅くなった場合に、デー
タ記憶後にデータの書き換えが行われない記憶エリアを
形成するフラッシュメモリが、データの書き換えが行わ
れる記憶エリアを形成するメモリとして自動的に入れ替
えられるので、フラッシュメモリの寿命を約2倍とする
ことができ、また、既にフラッシュメモリの入れ替えが
行われていれば、表示手段にフラッシュメモリの寿命が
表示されるので、人がフラッシュメモリの寿命を認識す
ることができる。また、本発明に係る第30の態様のフ
ラッシュメモリ制御方法は、第26の態様のフラッシュ
メモリ制御方法において、データの書き換え時間を計時
し、この計時された書き換え時間が、データの書き換え
が行われる上位又は下位記憶エリアの書き換えの上限時
間を超えた際に、上位及び下位記憶エリアの入れ替えが
行われていないことを検出した場合、入れ替えを行い、
入れ替えが既に行われたことを検出した場合、フラッシ
ュメモリの寿命を表示するようにした。この方法によ
り、フラッシュメモリ内のデータの書き換えが行われる
記憶エリアとして用いられている例えば上位記憶エリア
に上限時間に対応する寿命が来て書き換え速度が遅くな
った場合に、データ記憶後にデータの書き換えが行われ
ない記憶エリアとして用いられている下位記憶エリア
が、画情報記憶エリアとして自動的に入れ替えられるの
で、フラッシュメモリの寿命を約2倍とすることがで
き、また、既に上位及び下位記憶エリアの入れ替えが行
われていれば、表示手段にフラッシュメモリの寿命が表
示されるので、人がフラッシュメモリの寿命を認識する
ことができる。また、本発明に係る第31の態様のフラ
ッシュメモリ制御方法は、第25又は第26の態様のフ
ラッシュメモリ制御方法は、データの書き換え回数をカ
ウントし、このカウントされた書き換え回数がフラッシ
ュメモリ書き換えの指定回数を超えたことを検出する度
に、入れ替えを行うと共に前記カウントをリセットする
ようにした。この方法により、2個のフラッシュメモ
リ、又は上位/下位記憶エリアが指定回数毎に交互にデ
ータの書き換えが行われる記憶エリア用メモリとして用
いられるので、双方のフラッシュメモリ、又は上位/下
位記憶エリアをほぼ均等に劣化させながら2倍以上の寿
命で使用することができる。また、本発明に係る第32
の態様のフラッシュメモリ制御方法は、第25又は第2
6の態様のフラッシュメモリ制御方法において、データ
の書き換え時間を計時し、この計時された書き換え時間
がフラッシュメモリ書き換えの指定時間を超えたことを
検出する度に、入れ替えを行うと共に前記指定計時を所
定時間増加するようにした。この方法により、2個のフ
ラッシュメモリ、又は上位/下位記憶エリアが指定時間
毎に交互にデータの書き換えが行われる記憶エリア用メ
モリとして用いられるので、双方のフラッシュメモリ、
又は上位/下位記憶エリアをほぼ均等に劣化させながら
2倍以上の寿命で使用することができる。以下、本発明
のフラッシュメモリ制御装置及び方法の実施の形態を図
面を用いて具体的に説明する。
Claims (32)
- 【請求項1】 一方がデータ記憶後にデータの書き換え
が行われない機能のものであり、他方がデータの書き換
えが行われる機能の2個のフラッシュメモリと、前記2
個のフラッシュメモリを制御する演算処理手段と、前記
演算処理手段からの入替指示信号に応じて、前記2個の
フラッシュメモリの機能を入れ替えるメモリ制御手段
と、を具備することを特徴とするフラッシュメモリ制御
装置。 - 【請求項2】 一方がデータ記憶後にデータの書き換え
が行われない機能のものであり、他方がデータの書き換
えが行われる機能の2個のフラッシュメモリと、前記2
個のフラッシュメモリを制御する演算処理手段と、前記
演算処理手段が司るメモリマップが変化しないように、
前記演算処理手段からの入替指示信号に応じて前記2個
のフラッシュメモリの機能を入れ替えるメモリ制御手段
と、を具備することを特徴とするフラッシュメモリ制御
装置。 - 【請求項3】 分割された上位及び下位記憶エリアの、
一方がデータ記憶後にデータの書き換えが行われない記
憶エリアとして用いられ、他方がデータの書き換えが行
われる記憶エリアとして用いられたフラッシュメモリ
と、演算処理手段が司るメモリマップが変化しないよう
に、前記演算処理手段からの入替指示信号に応じて、互
いが他方の記憶エリアとして用いられるように前記上位
及び下位記憶エリアを入れ替えるメモリ制御手段と、を
具備することを特徴とするフラッシュメモリ制御装置。 - 【請求項4】 データの書き換え回数をカウントするカ
ウント手段を具備し、演算処理手段が、前記カウントさ
れた書き換え回数がフラッシュメモリの書き換えの上限
回数を超えた際に、フラッシュメモリの入れ替えが行わ
れていないことを検出すると、入替指示信号をメモリ制
御手段へ出力することを特徴とする請求項1又は2記載
のフラッシュメモリ制御装置。 - 【請求項5】 演算処理手段が、カウントされた書き換
え回数が上限回数を超えた際に、フラッシュメモリの入
れ替えが既に行われたことを検出すると、表示手段にフ
ラッシュメモリの寿命を表示することを特徴とする請求
項4記載のフラッシュメモリ制御装置。 - 【請求項6】 データの書き換え回数をカウントするカ
ウント手段を具備し、演算処理手段が、前記カウントさ
れた書き換え回数が、データの書き換えが行われる上位
又は下位記憶エリアの書き換えの上限回数を超えた際
に、上位及び下位記憶エリアの入れ替えが行われていな
いことを検出すると、入替指示信号をメモリ制御手段へ
出力することを特徴とする請求項3記載のフラッシュメ
モリ制御装置。 - 【請求項7】 演算処理手段が、カウントされた書き換
え回数が上限回数を超えた際に、上位及び下位記憶エリ
アの入れ替えが既に行われたことを検出すると、表示手
段にフラッシュメモリの寿命を表示することを特徴とす
る請求項6記載のフラッシュメモリ制御装置。 - 【請求項8】 データの書き換え時間を計時する計時手
段を具備し、演算処理手段が、前記計時された書き換え
時間がフラッシュメモリの書き換えの上限時間を超えた
際に、フラッシュメモリの入れ替えが行われていないこ
とを検出すると、入替指示信号をメモリ制御手段へ出力
することを特徴とする請求項1又は2記載のフラッシュ
メモリ制御装置。 - 【請求項9】 演算処理手段が、計時された書き換え時
間が上限時間を超えた際に、フラッシュメモリの入れ替
えが既に行われたことを検出すると、表示手段にフラッ
シュメモリの寿命を表示することを特徴とする請求項8
記載のフラッシュメモリ制御装置。 - 【請求項10】 データの書き換え時間を計時する計時
手段を具備し、演算処理手段が、前記計時された書き換
え時間が、データの書き換えが行われる上位又は下位記
憶エリアの書き換えの上限時間を超えた際に、上位及び
下位記憶エリアの入れ替えが行われていないことを検出
すると、入替指示信号をメモリ制御手段へ出力すること
を特徴とする請求項3記載のフラッシュメモリ制御装
置。 - 【請求項11】 演算処理手段が、計時された書き換え
時間が上限時間を超えた際に、上位及び下位記憶エリア
の入れ替えが既に行われたことを検出すると、表示手段
にフラッシュメモリの寿命を表示することを特徴とする
請求項10記載のフラッシュメモリ制御装置。 - 【請求項12】 演算処理手段が、計時された書き換え
時間が上限時間を超えたことを複数回連続で検出した際
に、入れ替えが行われているか否かを判定することを特
徴とする請求項8乃至請求項11のいずれかに記載のフ
ラッシュメモリ制御装置。 - 【請求項13】 演算処理手段が、入れ替えが行われて
いないことを検出した場合に、入替指示信号をメモリ制
御手段へ出力することに代え、表示手段に入れ替え要求
を表示することを特徴とする請求項8乃至請求項12の
いずれかに記載のフラッシュメモリ制御装置。 - 【請求項14】 データの書き換え回数をカウントする
カウント手段を具備し、演算処理手段が、前記カウント
された書き換え回数がフラッシュメモリ書き換えの指定
回数を超えたことを検出する度に、入替指示信号をメモ
リ制御手段へ出力すると共に前記カウント手段をリセッ
トすることを特徴とする請求項1乃至請求項3のいずれ
かに記載のフラッシュメモリ制御装置。 - 【請求項15】 データの書き換え時間を計時する計時
手段を具備し、演算処理手段が、前記計時された書き換
え時間がフラッシュメモリ書き換えの指定時間を超えた
ことを検出する度に、入替指示信号をメモリ制御手段へ
出力すると共に前記指定計時を所定時間増加することを
特徴とする請求項1乃至請求項3のいずれかに記載のフ
ラッシュメモリ制御装置。 - 【請求項16】 演算処理手段が、計時された書き換え
時間が指定時間を超えたことを複数回連続で検出した際
に、入れ替えが行われているか否かを判定することを特
徴とする請求項15記載のフラッシュメモリ制御装置。 - 【請求項17】 入替指示信号のレベルを保持してメモ
リ制御手段へ出力する入替指示信号保持手段を具備した
ことを特徴とする請求項1乃至請求項13のいずれかに
記載のフラッシュメモリ制御装置。 - 【請求項18】 演算処理手段がメモリ制御手段へ入替
指示信号を出力することに代え、電源に接続されたジャ
ンパー手段を人が接続/切り離すことによってレベルが
操作される入替指示信号をメモリ制御手段へ出力する入
替指示信号生成手段を具備したことを特徴とする請求項
1乃至請求項3のいずれかに記載のフラッシュメモリ制
御装置。 - 【請求項19】 演算処理手段が入れ替え制御のためメ
モリ制御手段へ出力する入替指示信号のレベルを可変す
る場合に、所定レベル信号を保持させる複数の保持手段
と、この複数の保持手段に保持された信号レベルが所定
条件に一致した場合にのみ、前記入替指示信号のレベル
を可変する論理手段とを具備したことを特徴とする請求
項1乃至請求項16のいずれかに記載のフラッシュメモ
リ制御装置。 - 【請求項20】 2個のフラッシュメモリに、プログラ
ムが記憶された順に大きい数値に更新されるバージョン
情報とブートプログラムとを記憶し、演算処理手段が、
前記ブートプログラムにより装置立ち上げ後に、前記プ
ログラムの記憶されたフラッシュメモリが誤って、メモ
リマップ上のデータの書き換えが行われる記憶エリア用
となっていた場合に、他のフラッシュメモリと入れ替え
を行うことを特徴とする請求項1,2,4,5,8,
9,12乃至請求項19のいずれかに記載のフラッシュ
メモリ制御装置。 - 【請求項21】 2個のフラッシュメモリに、プログラ
ムが記憶された順に大きい数値に更新されるバージョン
情報を記憶し、前記2個のフラッシュメモリ以外のメモ
リにブートプログラムを記憶し、演算処理手段が、前記
ブートプログラムにより装置立ち上げ後に、前記プログ
ラムの記憶されたフラッシュメモリが誤って、メモリマ
ップ上のデータの書き換えが行われる記憶エリア用とな
っていた場合に、他のフラッシュメモリと入れ替えを行
うことを特徴とする請求項1,2,4,5,8,9,1
2乃至請求項19のいずれかに記載のフラッシュメモリ
制御装置。 - 【請求項22】 データ記憶後にデータの書き換えが行
われないフラッシュメモリ又は記憶エリアをプログラム
記憶用として用い、データの書き換えが行われるフラッ
シュメモリ又は記憶エリアを画情報の書き換えが行われ
る画情報記憶用として用いることを特徴とする請求項1
乃至請求項21のいずれかに記載のフラッシュメモリ制
御装置。 - 【請求項23】 一方をプログラム記憶用として用い、
他方を画情報記憶用として用いる2個のフラッシュメモ
リと、前記2個のフラッシュメモリを制御する演算処理
手段と、回線又はメモリカードからプログラムを書き換
える際、まず画情報記憶用としてのフラッシュメモリ内
のデータを消去し、この消去されたフラッシュメモリに
回線又はメモリカードから読み込んだプログラムを記憶
し、次にこの画情報記憶用としてのフラッシュメモリを
プログラム記憶用のフラッシュメモリとして用い他方プ
ログラム記憶用のフラッシュメモリを画情報記憶用とし
て用いるように入れ替えるメモリ制御手段と、を具備す
ることを特徴とするフラッシュメモリ制御装置。 - 【請求項24】 請求項1乃至請求項23のいずれかに
記載のフラッシュメモリ制御装置を用いたことを特徴と
する画像処理装置。 - 【請求項25】 一方はデータ記憶後にデータの書き換
えが行われない機能で、他方はデータの書き換えが行わ
れる機能の2個のフラッシュメモリを、演算処理手段が
司るメモリマップが変化しないように各々機能を入れ替
え、この入れ替えの際に前記データの書き換えが行われ
ない機能であったフラッシュメモリに記憶されたプログ
ラムを、新たにデータの書き換えが行われない機能とな
るフラッシュメモリに移行することを特徴とするフラッ
シュメモリ制御方法。 - 【請求項26】 分割された上位及び下位記憶エリア
の、一方がデータ記憶後にデータの書き換えが行われな
い記憶エリアとして用いられ、他方がデータの書き換え
が行われる記憶エリアとして用いられたフラッシュメモ
リの前記上位及び下位記憶エリアを、演算処理手段が司
るメモリマップが変化しないように、互いが他方の記憶
エリアとして用いられるように入れ替え、この入れ替え
の際に前記データの書き換えが行われない記憶エリアの
プログラムを、新たにデータの書き換えが行われない記
憶エリアとなる入れ替え先の記憶エリアに移行すること
を特徴とするフラッシュメモリ制御方法。 - 【請求項27】 データの書き換え回数をカウントし、
このカウントされた書き換え回数がフラッシュメモリの
書き換えの上限回数を超えた際に、フラッシュメモリの
入れ替えが行われていないことを検出した場合、入れ替
えを行い、入れ替えが既に行われたことを検出した場合
に、フラッシュメモリの寿命を表示することを特徴とす
る請求項25記載のフラッシュメモリ制御方法。 - 【請求項28】 データの書き換え回数をカウントし、
このカウントされた書き換え回数が、データの書き換え
が行われる上位又は下位記憶エリアの書き換えの上限回
数を超えた際に、上位及び下位記憶エリアの入れ替えが
行われていないことを検出した場合、入れ替えを行い、
入れ替えが既に行われたことを検出した場合、フラッシ
ュメモリの寿命を表示することを特徴とする請求項26
記載のフラッシュメモリ制御方法。 - 【請求項29】 データの書き換え時間を計時し、この
計時された書き換え時間がフラッシュメモリの書き換え
の上限時間を超えた際に、フラッシュメモリの入れ替え
が行われていないことを検出した場合、入れ替えを行
い、入れ替えが既に行われたことを検出した場合、フラ
ッシュメモリの寿命を表示することを特徴とする請求項
25記載のフラッシュメモリ制御方法。 - 【請求項30】 データの書き換え時間を計時し、この
計時された書き換え時間が、データの書き換えが行われ
る上位又は下位記憶エリアの書き換えの上限時間を超え
た際に、上位及び下位記憶エリアの入れ替えが行われて
いないことを検出した場合、入れ替えを行い、入れ替え
が既に行われたことを検出した場合、フラッシュメモリ
の寿命を表示することを特徴とする請求項26記載のフ
ラッシュメモリ制御方法。 - 【請求項31】 データの書き換え回数をカウントし、
このカウントされた書き換え回数がフラッシュメモリ書
き換えの指定回数を超えたことを検出する度に、入れ替
えを行うと共に前記カウントをリセットすることを特徴
とする請求項25又は請求項26記載のフラッシュメモ
リ制御方法。 - 【請求項32】 データの書き換え時間を計時し、この
計時された書き換え時間がフラッシュメモリ書き換えの
指定時間を超えたことを検出する度に、入れ替えを行う
と共に前記指定計時を所定時間増加することを特徴とす
る請求項25又は請求項26記載のフラッシュメモリ制
御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18301298A JP3065991B2 (ja) | 1998-06-29 | 1998-06-29 | フラッシュメモリ制御装置及び方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18301298A JP3065991B2 (ja) | 1998-06-29 | 1998-06-29 | フラッシュメモリ制御装置及び方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11249817A Division JP2000112818A (ja) | 1999-09-03 | 1999-09-03 | フラッシュメモリ制御装置及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000020405A true JP2000020405A (ja) | 2000-01-21 |
JP3065991B2 JP3065991B2 (ja) | 2000-07-17 |
Family
ID=16128204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18301298A Expired - Fee Related JP3065991B2 (ja) | 1998-06-29 | 1998-06-29 | フラッシュメモリ制御装置及び方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3065991B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008225576A (ja) * | 2007-03-08 | 2008-09-25 | Ricoh Co Ltd | Nand型フラッシュメモリの制御装置 |
JP2009537904A (ja) * | 2006-05-15 | 2009-10-29 | サンディスク コーポレイション | 最終期を計算する不揮発性メモリシステム |
JP2011175377A (ja) * | 2010-02-23 | 2011-09-08 | Renesas Electronics Corp | フラッシュメモリ制御装置及び方法 |
JP2014026511A (ja) * | 2012-07-27 | 2014-02-06 | Denso Corp | 不揮発性半導体記憶装置の書き込み制御方法およびマイクロコンピュータ |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5588300B2 (ja) | 2009-10-27 | 2014-09-10 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ | 撮像装置 |
JP2013243983A (ja) * | 2012-05-28 | 2013-12-09 | Tsuriken:Kk | 釣用ルアー |
-
1998
- 1998-06-29 JP JP18301298A patent/JP3065991B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009537904A (ja) * | 2006-05-15 | 2009-10-29 | サンディスク コーポレイション | 最終期を計算する不揮発性メモリシステム |
JP2008225576A (ja) * | 2007-03-08 | 2008-09-25 | Ricoh Co Ltd | Nand型フラッシュメモリの制御装置 |
JP2011175377A (ja) * | 2010-02-23 | 2011-09-08 | Renesas Electronics Corp | フラッシュメモリ制御装置及び方法 |
JP2014026511A (ja) * | 2012-07-27 | 2014-02-06 | Denso Corp | 不揮発性半導体記憶装置の書き込み制御方法およびマイクロコンピュータ |
Also Published As
Publication number | Publication date |
---|---|
JP3065991B2 (ja) | 2000-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3544610B2 (ja) | メモリ装置 | |
US5802551A (en) | Method and apparatus for controlling the writing and erasing of information in a memory device | |
US7293183B2 (en) | System for storing working context in a non-volatile memory while in a power-off suspend mode and restoring the working context when the power-off suspend mode is released | |
US8239612B2 (en) | Memory controller, flash memory system with memory controller, and control method of flash memory | |
KR100415371B1 (ko) | 컴퓨터 | |
EP1120709A2 (en) | Method of rewriting a boot program in a flash micro-computer | |
JP2009521044A (ja) | ブロック消去可能なメモリ位置およびポインタ情報を有するブロックを見つけ出すポインタのリンク付けしたチェーンを備えるメモリ | |
EP0833251A1 (en) | Memory device | |
JPH10133940A (ja) | メモリ装置 | |
KR100541781B1 (ko) | 정보처리장치및방법 | |
US5968159A (en) | Interrupt system with fast response time | |
JP3830867B2 (ja) | シングルチップマイクロコンピュータおよびそのブート領域切り替え方法 | |
JP3065991B2 (ja) | フラッシュメモリ制御装置及び方法 | |
JP2010250413A (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP2000112818A (ja) | フラッシュメモリ制御装置及び方法 | |
JP2010146515A (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP2009110314A (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4826232B2 (ja) | 情報処理装置およびブートプログラムの書き換え方法 | |
JP2008097169A (ja) | データ退避装置及びデータ退避方法 | |
US7287104B2 (en) | Interface circuit for card-type memory, ASIC including interface circuit, and image forming apparatus including ASIC | |
KR19980054349A (ko) | 옵션 자동 설정 회로 | |
US6415351B1 (en) | Switching access to a flash memory from an IC card, after downloading is complete, while the power is still on | |
JP4821844B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JPH1027097A (ja) | フラッシュromのデータ書換え方法および装置 | |
JPH11327911A (ja) | 画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |