JP2000019552A

JP2000019552A - 液晶表示装置

Info

Publication number: JP2000019552A
Application number: JP3412099A
Authority: JP
Inventors: Shinsaku Chiba; 眞作千葉; Momoko Fukumoto; 桃子福元; Hiroyuki Takahashi; 洋之高橋
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1998-02-19
Filing date: 1999-02-12
Publication date: 2000-01-21
Anticipated expiration: 2019-02-12
Also published as: JP3875806B2

Abstract

(57)【要約】（修正有）【課題】セグメントドライバによるミスカウンティング
で生じる画像チラツキを防止して高品質の液晶表示を得
る。【解決手段】少なくとも第１の電極群に画素駆動電圧を
印加する複数のセグメントドライブ回路１６Ａ１〜１６
ＡＮを搭載したＴＣＰ１５Ａ１〜１５ＡＮを介して第１
の電極群に接続された第１の多層プリント基板１ａと、
第２の電極群に共通電圧を印加する複数のコモンドライ
ブ回路を搭載したＴＣＰを介して第２の電極群に接続さ
れるとともに外部から入力した画素クロック信号ＣＬ２
をセグメントドライブ回路１６Ａ１〜１６ＡＮに供給す
るためのバッファ回路等の駆動回路を有する第２の多層
プリント基板と有する液晶表示装置において、第１の多
層プリント基板に配線する高速クロック信号配線をＴＣ
Ｐの接続面に近い層に位置させた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置に係
り、特に各画素に画像駆動電圧を供給するセグメントド
ライブ回路に入力するクロック信号のカウントミスを防
止して画面チラツキを解消した液晶表示装置に関する。

【０００２】

【従来の技術】液晶表示装置には、少なくとも一方が透
明な一対の基板（液晶表示基板）面に画素を構成する微
細パターンの集合で構成した液晶パネルを具備した構造
となっている。液晶表示装置には、液晶の動作方式によ
って二つの型がある。一つは所謂ＳＴＮ液晶材料を用い
るパッシブマトリックス表示で上下一対のストライプ状
電極の交差点で画素を形成し、もう一つはアクティブマ
トリクス表示で画素毎に薄膜トランジスタ等のスイッチ
ング素子を設ける。

【０００３】パッシブマトリックス方式では矩形画面を
構成する基板の一方の平行辺を橋絡する方向に形成され
た第１の電極群（以下、セグメント電極群）を具備した
第１の基板と、前記セグメント電極群と交差する方向に
形成された第２の電極群（以下、コモン電極群）を具備
した第２の基板との間に液晶組成物からなる液晶層を挟
持した液晶パネルを構成する。また、液晶パネルは第１
の多層プリント基板と第２の多層プリント基板を有す
る。第１の多層プリント基板は、セグメント電極群に複
数のセグメントドライブ回路（又はセグメントドライ
バ）を介して接続され且つ画素駆動電圧を印加し、各々
のセグメントドライブ回路は複数のセグメント電極毎に
テープキャリアパッド（又はＴＣＰ）に搭載される。第
２の多層プリント基板は、複数のコモン電極群に複数の
コモンドライブ回路（又はコモンドライバ）を介して接
続され且つ共通電圧を印加し、各々のコモンドライブ回
路は複数のコモン電極毎にＴＣＰに搭載される。

【０００４】第２の多層プリント基板上には、駆動回路
が搭載される。駆動回路は上記セグメント電極に、ホス
トコンピュータ側から入力されるラインクロック信号
（ラインパルス、一般にＣＬ１）、画素クロック信号
（画素パルス、一般にＣＬ２）、フレームクロック信号
（フレームパルス、一般にＣＬ３）に基づいて画像デー
タ電圧を印加する。

【０００５】画素クロック信号ＣＬ２はホストコンピュ
ータ側のコントローラから入力し、これをバッファ回路
を介して所要のレベルでクロックラインに供給される。
クロックラインは第２の多層プリント基板および第１の
多層プリント基板に配線される。第１の多層プリント基
板に配線されたクロックラインは、複数のセグメントド
ライバにパラレルに接続されている。セグメントドライ
バの各々はクロック信号をカウントして所定のカウント
値に達した時点で画像データ電圧を所定の画素に印加す
る。

【０００６】図１は液晶パネルとこの液晶パネルに配置
された多層プリント基板を備えた従来の液晶表示装置を
説明する模式図である。この液晶表示装置では、液晶パ
ネル３の画面領域が上下に分割されており、これらは並
列走査される。上側の画面領域ＡＲ１は液晶パネルをセ
グメント基板１ａに接続するＴＣＰ１５Ａ１〜１５ＡＮ
に搭載された複数のセグメントドライバ１６Ａ１〜１６
ＡＮで駆動される。セグメント基板１ａは、パネルの上
辺に設置された第１の多層プリント基板である。下側の
画面領域ＡＲ２は液晶パネルをセグメント基板１ｂに接
続するＴＣＰ１５Ｂ１〜１５ＢＮに搭載された複数のセ
グメントドライバ１６Ｂ１〜１６ＢＮで駆動される。セ
グメント基板１ｂは、パネルの下辺に設置された第１の
多層プリント基板である。

【０００７】第２の多層プリント基板である共通基板２
には、コネクタ１１とバッファ回路１２及びロジック回
路１３ａ，１３ｂが搭載されている。バッファ回路１２
は、ホストコンピュータ側のコントローラからコネクタ
１１に入力する画素クロック信号ＣＬ２を２系統のクロ
ックラインに分離する。上記したように、上側の画面領
域ＡＲ１は液晶パネルの上辺に設置された複数のセグメ
ントドライバ１６Ａ１〜１６ＡＮで駆動され、下側の画
面領域ＡＲ２は液晶パネルの下辺に設置された複数のセ
グメントドライバ１６Ｂ１〜１６ＢＮで駆動される。フ
レームクロック信号ＣＬ３は画面のスタートタイミング
を規定する信号（垂直同期信号）、ラインクロック信号
ＣＬ１は１水平走査のスタートタイミングを規定する信
号（水平同期信号）であるが、ここではその具体的動作
の説明は省略する。クロック信号ＣＬ１、画素クロック
信号ＣＬ２、並びにフレーム信号クロックＣＬ３の信号
線は通常第１の多層プリント基板及び第２の多層プリン
ト基板の双方に配置され、これらのプリント基板の間で
ジョイナー１４により接続される。

【０００８】図２は従来のセグメント側の多層プリント
基板の構成を説明する模式図であって、（ａ）は要部斜
視図、（ｂ）は（ａ）の２Ｂ−２Ｂ線断面図を示す。

【０００９】第１の多層プリント基板であるセグメント
基板１ａは図２（ａ）に示したように液晶パネル３の上
辺に配置され、セグメントドライバ１６Ａ１，１６Ａ２
等を搭載したＴＣＰ１５Ａ１，１５Ａ２等を介してパネ
ルに接続されている。なお、この種の液晶表示装置を
開示したものとしては、例えば特開昭６０−７０６０１
号公報、特公昭５１−１３６６６号公報等を挙げること
ができる。

【００１０】

【発明が解決しようとする課題】この種の多層プリント
基板１ａは６〜１０層の積層配線１７を有し、図２
（ｂ）が示すように、一般的にはクロック信号配線はＴ
ＣＰとは反対側（下層側）に敷設されている。ＴＣＰ
（図ではＴＣＰ１５Ａ１）との半田接続部２０は、スル
ーホール１９を介して画素クロック配線１８と接続され
ている。特に高速なクロック信号である画素クロック信
号ＣＬ２の配線１８を下層に敷設すると、このスルーホ
ール１９の部分で容量成分（寄生容量）が生じ、反射が
起こる。

【００１１】図３はクロック配線の等価回路図を示し、
図４は画素クロック信号ＣＬ２の波形図を示す。図３の
Ｃ_TCPはＴＣＰ１５Ａ１等の入力容量を、Ｃ_Tはクロッ
ク配線の寄生容量を示す。バッファ回路１２からのクロ
ック信号ＣＬ２はクロック配線を通して供給され、各Ｔ
ＣＰのセグメントドライバ１６Ａ１等でカウントされ
る。カウントが所定の値に達したとき、セグメントドラ
イバの各々はデータを取込んでセグメント配線に画素電
圧を印加する。

【００１２】上記したクロック配線の寄生容量Ｃ_Tがあ
ると、反射成分（−）が大きくなり、クロック信号ＣＬ
２は図４にＲで示したような波形となる。セグメントド
ライバ１６Ａ１等のカウントを波形の立ち下りで行う場
合、図のＲによる波形の変形がハイレベルＨとローレベ
ルＬの閾値Ｖ_TH付近に生じるため、カウントミスが生
じ、これが画面にチラツキ等の表示不良をもたらすとい
う問題があった。

【００１３】本発明の目的は、上記従来技術の問題点を
解消し、画像にチラツキのない高品質の液晶表示装置を
提供することにある。

【００１４】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、液晶駆動回路に供給する高速クロック信
号の多層プリント基板での配線をＴＣＰを接続する面に
近い層に配置する。これにより、当該クロック信号線と
ＴＣＰとの接続のためのスルーホールを寄生容量を小さ
くするに十分な短さとした。

【００１５】パッシブマトリックス型の液晶表示装置に
おいて、本発明は下記の構成としたことを特徴とする。

【００１６】（１）矩形画面を構成する一方の平行辺を
橋絡する方向に形成された第１の電極群を具備した第１
の基板と、前記電極群と交差する方向に形成された第２
の電極群を具備した第２の基板との間に液晶層を挟持し
た液晶パネルと、前記第１の電極群に画素駆動電圧を印
加する如く配置した複数のセグメントドライブ回路を搭
載したＴＣＰを介して接続した第１の多層プリント基板
と、前記第２の電極群に共通電圧を印加する如く配置し
た複数のコモンドライブ回路を搭載したＴＣＰを介して
接続するとともに外部から入力した画素クロック信号を
前記セグメントドライブ回路に供給するためのバッファ
回路等の駆動回路を搭載した第２の多層プリント基板を
有する液晶表示装置において、前記第１の多層プリント
基板に配線する高速クロック信号配線を前記ＴＣＰの接
続面側に近い層に位置させる。

【００１７】（２）（１）における前記高速クロック信
号配線を画素クロック信号配線とする。

【００１８】上記（１）及び（２）の構成により、クロ
ック信号配線とＴＣＰとを接続するスルーホールは短く
なり、寄生容量及び反射ノイズが低減する。これにより
表示画像にチラツキの無い液晶表示装置が得られる。

【００１９】画像クロック信号線に加え、本発明はライ
ンクロック信号（ラインパルスＣＬ１）やフレームクロ
ック信号（フレームパルスＣＬ３）のような他の配線に
も同様に適用できる。

【００２０】

【発明の実施の形態】パッシブマトリックス型液晶表示
装置の概要はじめに、本発明が摘要される液晶表示装置
の一例について、その構成を詳細に述べる。以下の説明
は、パッシブマトリックス型液晶表示装置に基づくもの
である。

【００２１】図５は、本発明を適用する液晶表示装置の
光学配置の説明図である。液晶層は上基板３０と下基板
３１の間にセルギャップｄの間隔で封入され、上基板３
０と下基板３１とで構成されるセルを挟むように一対の
位相差フィルム３４と３５、および一対の偏光板３２と
３３が配置されている。

【００２２】上基板３０と下基板３１との界面には高分
子膜の配向層が配置され、液晶層を構成する液晶分子の
ねじれ角θを規定するため、それぞれのラビング配向方
向４０、４１が図示したように定められている。

【００２３】図６は本発明を適用する液晶表示装置の光
学配置における隣接ラビング方向と各構成材の光学軸の
関係の説明図である。

【００２４】図６に示したように、ラビング配向方向は
液晶パネルの水平方向に左右対称となるように形成さ
れ、ねじれ角θは２３０度〜２６０度とする。位相差フ
ィルム３４、３５は、その光学軸４４、４５の方向が隣
接するラビング方向４０、４１に対し４０度〜９０度
（好ましくは、７０度〜９０度）の角度α、γとなるよ
うに配置される。偏向板３２、３３は、その偏光軸４
２、４３の方向と隣接する位相差フィルム３４、３５の
光学軸４４、４５の方向とがなす角度β、δが２０度〜
７０度（好ましくは、３０度〜６０度）となるように配
置する。

【００２５】図７は本発明による液晶表示装置の構造例
を説明する要部断面模式図であって、本発明をカラー液
晶表示装置に適用したものである。

【００２６】図７では、上基板３０側に遮光膜（ブラッ
クマトリクス）３０ａで区画された複数のカラーフィル
タ３０ｂを形成し、その上に平滑層３０ｃを成膜した
後、一方の透明電極３０ｄ（例えば、セグメント電極）
をパターニングして形成している。透明電極の上には保
護膜３０ｅを、さらにその上に配向膜３６を形成してあ
る。下基板３１の内面には他方の透明電極３１ａ（例え
ば、コモン電極）を形成し、その上に保護膜３１ｂを成
膜した後、配向膜３７が形成されている。

【００２７】図８は液晶パネルをバックライトと共に一
体化して構成した液晶表示装置全体の概略断面図であ
る。この液晶表示装置における液晶パネル５０はプリズ
ムシートや拡散板等の光学フィルム５１を介してバック
ライト５２と積層される。これらの構成部材は中間フレ
ーム５５で所定の関係で組立られ、これを上フレーム５
３と下フレーム５４とで一体に固定される。

【００２８】図９は本発明による液晶表示装置を組み込
んだ電子機器の一例としてのラップトップパソコンの斜
視図である。

【００２９】このラップトップパソコンは本体部６０と
モニター部６１とからなる。モニター部６１には本発明
による液晶表示装置を実装し、その液晶パネル６２に画
像を表示させるようにしている。参照番号６３は明るさ
ボリウム、６４はコントラストボリウム、６５は表示装
置と画像の反転スイッチを示す。

【００３０】図８に示す断面は図９のモニター部６１の
中心から水平方向に取った断面を示す。図８及び９が示
すように、上述の多層プリント基板は、モニター部内に
配置される。図８及び図９に基づき、上述のクロック信
号ＣＬ１、ＣＬ２、及びＣＬ３をより明確に説明する。

【００３１】液晶パネルは多層プリント基板１ａ、１
ｂ、及び２と組み合わされて液晶ディスプレイモジュー
ル（以下、ＬＣモジュールと略称する）を構成する。Ｌ
Ｃモジュールに供給されるクロック信号の系統は、図１
０のブロック図に示される。図１０は、画像精細度の規
格におけるＳＶＧＡ級の液晶表示装置を示し、コモン電
極３１ａ沿い（図１０に示される座標のｙ軸方向）に８
００個の画素を、セグメント電極３０ｄ沿いに６００個
の画素を有する。前者の画素の各々は、カラー画像表示
のために３種類の要素（赤、緑、及び青の要素）を持つ
ので、セグメント電極の数は２４００となる。これら３
要素を持つ画素単位をハッチング領域ＰＩＸとして図１
０に示す。

【００３２】さらに、図１０に示すごとく画面領域は上
半分ＡＲ１と下半分ＡＲ２に分けられ、各々の画面領域
は２４００のセグメント電極と３００のコモン電極をそ
れぞれ有する。このため、上半分用のセグメントドライ
バ１６Ａと下半分用のセグメントドライバ１６Ｂの双方
が、この場合において必要となる。図１０は、１６Ａ１
〜１６ＡＮのそれぞれのセグメントドライバを１６Ａ
に、１６Ｂ１〜１６ＢＮのそれぞれのセグメントドライ
バを１６Ｂに纏めて簡略に示している。図１に示された
セグメントドライバ１６Ａ１〜１６ＡＮ及び１６Ｂ１〜
１６ＢＮは、ブロック１６Ａ及び１６Ｂに一緒に入れて
いる。ブロック図を簡略化するために、図１０は液晶表
示装置の上半分に関与するクロック信号線ＣＬ１，ＣＬ
２，ＣＬ３の系統のみ示すが、バッファ回路１２から出
力されるこれらのクロック信号線やディスプレイ・リセ
ット信号線ＤＩＳＰ（追って説明）は、画面領域の下半
分に関与するセグメントドライバ１６Ｂ及びコモンドラ
イバ２６の一部にも分配される。

【００３３】この例では、ラインクロック信号ＣＬ１、
画素クロック信号ＣＬ２、及びフレームクロック信号Ｃ
Ｌ３がＬＣモジュール・コントローラＣtrl で発生され
ている。ＬＣモジュール・コントローラは、これらのク
ロック信号を例えば図９の本体部６０に搭載されるホス
トコンピュータＨＣＯＭから供給される別のクロック信
号ＣＬＫを分周して発生する。

【００３４】ＬＣモジュール・コントローラＣtrl はＬ
Ｃモジュールの設計に応じ、ＬＣモジュールに設置され
ることも、ＬＣモジュールから離して設置されることも
ある。ＬＣモジュールを破線で囲んで示す図１０の場
合、ＬＣモジュール・コントローラＣtrl はＬＣモジュ
ールから離して設けられている。従って、図１のコネク
タ１１はＬＣモジュール・コントローラと信号線ＣＬ
１，ＣＬ２，ＣＬ３，ＤＩＳＰ用のバッファ回路１２の
間に配置される。バッファ回路１２は、これに関連する
信号のパワーをセグメント又はコモンドライバーの動作
に十分になるように増幅する。

【００３５】ホストコンピュータＨＣＯＭは、画像信号
（映像信号、画素信号とも呼ばれる）Ｄ１〜Ｄ８もセグ
メントドライバ１６Ａに供給する。クロック信号とは対
照的に、セグメントドライバ１６Ａに供給される画像信
号とセグメントドライバ１６Ｂに供給されるそれとは互
いに異なるが、上記したＣＬＫのようなクロック信号に
対応してホストコンピュータで発生される。図１０には
示していないが、画像信号をセグメントドライバ１６Ｂ
に供給する他の信号線がセグメントドライバ１６Ａへの
それと同じように設けられている。

【００３６】セグメントドライバ１６Ａにおいて、８種
類の画像信号Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６、Ｄ
７、及びＤ８が８個のドライバ・ユニット毎にそれぞれ
供給されている。ドライバ・ユニットはセグメントドラ
イバ１６Ａ内部に配置され、個々のセグメント電極に印
加される電圧を制御する。図１０において、セグメント
ドライバ１６Ａ沿いに２４００個のセグメント電極が有
るため、この内部には２４００個のドライバ・ユニット
が配置されている。

【００３７】図１に示される１０個のセグメントドライ
バ１６Ａ１〜１６ＡＮ（ここでは、Ｎ＝１０）が図１０
の上部画面領域に提供されることを想定すると、このセ
グメントドライバの各々は２４０個のドライバ・ユニッ
トをその内部に持つことになる。一方、画像信号は図１
０の８個の信号線で供給される。画像信号をＮ個の信号
線で伝送することは「画像信号のＮビット伝送モード」
と呼ばれる。従って、図１０は８ビットの画像信号伝送
モードを例示する。この想定によれば、セグメントドラ
イバ１６Ａの各々はこれに関連する２４０個のセグメン
ト電極に８ビットの信号伝送線から画像信号を受けなけ
ればならない。このため、セグメントドライバは８つの
信号を所定の期間で３０回取り込むことになる。

【００３８】図１１は、図１のセグメントドライバ１６
Ａ１〜１６ＡＮの一つに基づく説明図である。図１１は
特にセグメントドライバ１６Ａ２を例示するものである
が、これに関係する図の底部に示されたセグメント電極
のアドレス番号を除けば他のセグメントドライバも同様
な構成を有する。セグメントドライバの内部は破線で囲
まれた領域として図１１に示される。この領域を通過す
る画像信号線Ｄ１〜Ｄ８とセグメント電圧線Ｖ_Y0，
Ｖ_Y1，Ｖ_Y2，並びにＶ_Y2Hは多層プリント基板１ａに配
置され、これらの線の信号又は電圧はテープキャリアパ
ッド１５Ａ２を通してセグメントドライバ１６Ａ２に送
られる。

【００３９】図１１において、８ビットの画像信号はＬ
ＴＡ−１〜ＬＴＡ−３０と表示された第１ラッチ回路に
順次取り込まれる。各画像信号線と第１ラッチ回路のそ
れぞれとをつなぐ矢印は上述のドライバ・ユニットに対
応する。第１ラッチ回路による８ビット信号の各取り込
みは、セグメントドライバ１６Ａ２内に配置されたシフ
トレジスタＳＲＴにより制御される。このシフトレジス
タＳＲＴは、第１ラッチ回路ＬＴＡ−１〜ＬＴＡ−３０
に対応したフリップ−フロップ回路Ｆ／Ｆ−１〜Ｆ／Ｆ
−３０を有する。

【００４０】フリップ−フロップ回路の各々は、例えば
図１２に示されるような複数のＮＯＲ素子を組み合わせ
たネガティブ・エッジ・トリガーのＤフリップ−フロッ
プを有し、シフトレジスタＳＲＴは複数のフリップ−フ
ロップ回路のカスケード接続を有する。このフリップ−
フロップ回路は、Ｄフリップ−フロップ以外のタイプに
置換えてもよく、また複数のフリップ−フロップ回路の
カスケード接続はカウンタやこれとデコーダとの組み合
わせに置換えてもよい。このようなシフトレジスタＳＲ
Ｔに好適な順序論理回路は、例えばR.H.Katz著「Contem
porary Logic Design 」（The Benjamin/Cummings Publ
ishing Company Inc. 発行）295 〜301頁及び330 〜356
頁に開示されている。

【００４１】図１１のフリップ−フロップＦ／Ｆ−１〜
Ｆ／Ｆ−３０の各々を図１２のＤフリップ−フロップと
想定すると、セグメントドライバ１６Ａ１からイネーブ
ル信号線ＥＮＡ１を経てきたハイ状態（”１”論理）の
イネーブル信号がフリップ−フロップ回路Ｆ／Ｆ−１の
端子Ｅｎ(In)に入り、そして画素クロック信号ＣＬ２が
ハイ状態からロウ状態（”０”論理）に遷移した結果、
フリップ−フロップ回路Ｆ／Ｆ−１の出力Ｅｎ(Out) は
ハイ状態の信号を供給する。同時に、その反転出力／Ｅ
Ｎ(Out) はロウ状態の信号を供給する。第１ラッチ回路
ＬＴＡ−１がこれに対応するフリップ−フロップ回路Ｆ
／Ｆ−１の出力Ｅｎ(On)のハイ状態信号に応じて画像信
号を取り込むと想定すると、この時点で第１ラッチ回路
ＬＴＡ−１のこれに対応するセグメント電極Ｙ₂₄₁〜Ｙ
₂₄₈への画像信号取込みが可能となり、その他の第１ラ
ッチ回路ＬＴＡ−２〜ＬＴＡ−３０については不可能と
なる。端子Ｅｎ(Out) からのハイ状態信号の出力の後、
フリップ−フロップ回路Ｆ／Ｆ−１は次のハイ状態のイ
ネーブル信号がその入力端子Ｅｎ(In)に来るまで、その
出力端子Ｅｎ(Out) からハイ状態信号を供給することは
ない。この第１フリップ−フロップ回路Ｆ／Ｆ−１が第
１ラッチ回路ＬＴＡ−１に次のハイ状態出力を第１ラッ
チ回路ＬＴＡ−１に供給するまで、その信号取り込みも
止められる。

【００４２】図１１において、フリップ−フロップ回路
Ｆ／Ｆ−１の端子Ｅｎ（Ｏｕｔ）からのハイ状態信号
は、その次段のフリップ−フロップ回路Ｆ／Ｆ−２の端
子Ｅｎ(In)に入る。そして、画素クロック信号の次のハ
イからロウへの遷移が生じることにより、フリップ−フ
ロップ回路Ｆ／Ｆ−２はその端子Ｅｎ(Out）からハイ状
態信号をこれに対応する第１ラッチ回路ＬＴＡ−２に供
給する。この時点で、第１ラッチ回路ＬＴＡ−２のこれ
に対応するセグメント電極Ｙ₂₄₉〜Ｙ₂₅₆への画像信号
取込みが可能となり、その他の第１ラッチ回路について
は不可能となる。

【００４３】このような順序を繰り返すことにより、セ
グメントドライバ１６Ａ２において、画素クロック信号
ＣＬ２のハイからロウへの遷移に応じ、ＬＴＡ−１から
ＬＴＡ−３０に至る第１ラッチ回路による画像信号取り
込みが順次行われる。フリップ−フロップ回路Ｆ／Ｆ−
３０からのハイ状態信号出力は、別のイネーブル線ＥＮ
Ａ２を経て、次のセグメントドライバ１６Ａ３に送ら
れ、そのフリップ−フロップ回路Ｆ／Ｆ−１に入る。他
のセグメントドライバ１６Ａ１並びに１６Ａ３〜１６Ａ
１０もセグメントドライバ１６Ａ２とほぼ同様な回路を
有するため、信号線Ｄ１〜Ｄ８により供給される画像信
号は、セグメントドライバ１６Ａ１のＬＴＡ−１からセ
グメントドライバ１６Ａ１０のＬＴＡ−３０に至るそれ
ぞれの第１ラッチ回路により、ｙ軸方向に沿って８個の
セグメント電極毎に順次（換言すれば、時分割的に）取
り込まれる。これらの画像信号は、その取り込み時刻に
関係なく、それぞれの第１ラッチ回路のドライバ・ユニ
ットに貯められる。Ｙ₂₃₉₃〜Ｙ₂₄₀₀への最後の信号取り
込みが終了した後、ラインクロック信号ＣＬ１はハイ状
態からロウ状態に遷移する。このラインクロック信号Ｃ
Ｌ１のハイからロウへの遷移は、図１１の第２ラッチ回
路ＬＴＢをターン・オンし、貯められていたすべてのセ
グメント電極Ｙ₀₀₀₁〜Ｙ₂₄₀₀への画像信号をレベル・シ
フタＬＳＴに供給する。レベル・シフタＬＳＴは、これ
らの映像信号を、その次段に設けられたセグメント電圧
源ＳＶＳを動作させるに足るように増幅する。最後に、
セグメント電圧源ＳＶＳは、セグメント電圧線から供給
されるＶ_Y0，Ｖ_Y1，Ｖ_Y2，及びＶ_Y2Hの一を、セグメン
ト電極Ｙ₀₀₀₁〜Ｙ₂₄₀₀の電圧として、それぞれに対応す
るレベル・シフタからの信号出力に応じて選択し、各々
の選択された電圧を個々のセグメント電極に印加する。

【００４４】上述のセグメント電極に対する画像信号取
込みと電圧印加の順序は、液晶表示装置全体の動作とし
て、図１３に示す信号波形により更に説明される。図１
３において、上側の５波形の時間軸（横軸）は下側の３
波形のそれに対して引き延ばされている。図１３が示す
ように、クロック信号ＣＬ１，ＣＬ２，及びＣＬ３の各
々は所定の周期でその状態をハイ（Ｈ）とロウ（Ｌ）の
間で変える波形を有する。このため、各々のクロック信
号は、例えば、その連続するハイからロウへの遷移時刻
の間隔で規定される周波数を有する。通常、これらの３
つの周波数ｆ１、ｆ２、並びにｆ３の中で、画素クロッ
ク信号ＣＬ２の周波数ｆ２が最も高く、フレームクロッ
ク信号ＣＬ３の周波数ｆ３が最も低い。

【００４５】一方、画像信号Ｄ１〜Ｄ８の各々は複数の
画素情報に応じたパターンを有する。図１３は、Ｄ１〜
Ｄ３及びＤ８のそれぞれの波形を示すが、この他の画像
信号も同様な波形を有する。画像信号Ｄ１〜Ｄ８の各々
の波形はＣＬ２の波形に応じた六角形の連なりとして示
される。この連なりは、所定周期において画像信号がハ
イ状態又はロウ状態のいずれかを取り得る可能性を意味
するものである。このため、例えば信号Ｄ１において、
セグメント電極Ｙ₀₀₀₁、Ｙ₀₀₀₉、及びＹ₀₀₁₇の画像信号
がハイ状態であり、セグメント電極Ｙ₀₀₂₅の画像信号が
ロウ状態であるとき、時刻ｔ₁からＣＬ２の最初の３パ
ルスに対応する画像信号Ｄ１はハイ状態に留まる。

【００４６】全てのセグメント電極Ｙ₀₀₀₁〜Ｙ₂₄₀₀に対
する画像信号取込みは、ｔ₁からｔ₃までの期間内に完
了する。実際には、セグメントドライバ１６Ａの第１ラ
ッチ回路ＬＴＡは、これに対応するセグメント電極への
信号を時刻ｔ₂において既に貯めている。時刻ｔ₂にお
いて、ＣＬ１へのクロック信号も、第２ラッチ回路ＬＴ
Ｂに第１ラッチ回路ＬＴＡからセグメント電圧源ＳＶＳ
への信号伝達を行わさせるよう、ハイ状態からロウ状態
へ遷移する。そして、第１ラッチ回路に貯められた画像
信号のそれぞれに応じた全ての電圧が、これらに対応す
るそれぞれのセグメント電極に印加される。これと同時
に、所定の電圧がコモン電極Ｘ₀₀₁に印加される。セグ
メント電極Ｙ₀₀₀₁〜Ｙ₂₄₀₀の各々とコモン電極Ｘ₀₀₁の
電位差に応じて、画面領域ＡＲ1 のコモン電極Ｘ₀₀₁に
対応する部分に画像が現れる。時刻ｔ₃の後、コモン電
極Ｘ₀₀₂に対応した画像信号取込みの一巡が始まる。画
像信号取込みとコモン電極への電圧印加のタイミングを
調整するため、信号Ｄ１〜Ｄ３並びにＤ８、及びコモン
ドライバ制御ＣＯＭ−Ｄｒの波形には、画像表示に直接
寄与しないダミー期間が設けられている。

【００４７】以上に説明したように、画像信号取りこみ
はコモン電極の数だけ繰り返され、そして画面領域ＡＲ
１全体の表示が完成される。各々のコモン電極に対する
画像信号取りこみの順序は「走査」と呼ばれ、コモン電
極に印加されるような電圧は「走査電圧」とも呼ばれ
る。ラインクロック信号ＣＬ１は、セグメント電極への
電圧分配と似た態様で、コモン電極Ｘ₀₀₁〜Ｘ₃₀₀の各
々に電圧を分配する。

【００４８】図１４は、コモンドライバ２６の概要を示
す。クロック信号ＣＬ１が交流化信号発生源ＡＣＳを制
御する第１論理回路に入った後、シフトレジスタＳＲＴ
−１〜ＳＲＣ−１５の各々に分配される。これらのシフ
トレジスタは、セグメントドライバのそれぞれにあるシ
フトレジスタに似ているが、イネーブル信号を双方向に
伝送できるこれらの機能において異なる。これらのシフ
トレジスタＳＲＴ−１〜ＳＲＴ−１５からレベルシフタ
ＬＳＣを経てコモン電圧供給源ＣＶＳに至る信号の流れ
は、シフトレジスタ向け以外のクロック信号で動作する
ラッチ回路がシフトレジスタＳＲＣとレベルシフタＬＳ
Ｃとの間に配置されていないことを除き、セグメントド
ライバのそれと類似する。このため、シフトレジスタの
一のドライバ・ユニットがこれに対応するコモン電極へ
の信号を出力するやいなや、所定の電圧がこのコモン電
極に印加される。上述のような態様でコモン電圧がそれ
ぞれのコモン電極Ｘ₀₀₁〜Ｘ₃₀₀に印加されため、コモ
ン電圧印加時刻は相互に異なる。

【００４９】一方、フレームクロック信号ＣＬ３は全画
像表示に対応したパルスを有し、そのパルスは全画像表
示の順序において最初に電圧が印加されるコモン電極Ｘ
₀₀₁に対応したクロック信号ＣＬ1 のパルスの期間に現
れる。このため、クロック信号ＣＬ３は「ファースト・
ライン・マーカ」とも呼ばれる。

【００５０】フレームクロック信号ＣＬ３のパルスに応
じ、上述のセグメントドライバ１５Ａ１は、画素クロッ
ク信号ＣＬ２の最初のハイからロウへの遷移に呼応し
て、最初のセグメント電極Ｙ₀₀₀₁〜Ｙ₀₀₀₈にへの画像信
号取りこみを始め、ラインクロック信号ＣＬ１の最初の
ハイからロウへの遷移はセグメント電極Ｙ₀₀₀₁〜Ｙ₂₄₀₀
及びコモン電極Ｘ₀₀₁に電圧を印加する。

【００５１】このため、液晶表示装置の表示動作は、あ
る意味では、これらＣＬ１、ＣＬ２、及びＣＬ３の３つ
のクロック信号のタイミングに密に依存するといえる。
ここに例示した液晶表示装置においては、第１の多層プ
リント基板１ａ，１ｂ及び第２の多層プリント基板２の
双方ともセグメント又はコモンドライバへのこれら３つ
のクロック信号の信号線を有している。これら３つの信
号線は、多層プリント基板の信号線からセグメントまた
はコモンドライバをその上に搭載したテープキャリアパ
ッドに供給されている。

【００５２】図１５(a) 及び図１５(b) は、図２(a) 及
び図２(b) の第１の多層プリント基板１ａ（部分的）と
テープキャリアパッド１５Ａ１の接続部分の拡大像を示
す。図１５(a) は第１の多層プリント基板の上部の配線
層（「ＴＣＰ接続面」と呼ばれる）の平面図であり、複
数の端子２０ａがその上に配置されている。これら端子
２０ａの各々は、テープキャリアパッド１５Ａ１に形成
された端子２０ｂの一つに半田又は異方性導電フィルム
で接続されている。多層プリント基板１ａ内のそれぞれ
の配線層から供給される信号又は電圧は、リード２５を
通過し、図１５(b) のセグメントドライバ１６Ａ１に入
る。端子２０ａの殆どは、スルーホール１９で終端され
る導電層８１ｃを有する。イネーブル信号のみ、この層
上に設けられた固有の信号線８１ａにより他のセグメン
トドライバに伝送される。接地電位用（ＧＮＤ）と利用
されていない（ＮＣ）端子は、ｙ方向に途切れている導
電層８１ｂに接続されている。この導電層８１ｂは、第
１多層プリント基板に配置された他の信号線への／から
の電磁気干渉（ＥＭＩ）を防ぐために形成されている。
ＥＭＩを考慮し、クロック信号線は多層プリント基板の
ＴＣＰ接続面とは反対側寄りに配置され、この間に複数
の配線層をシールド層として積層する。

【００５３】図１５が示すように、多層プリント基板１
ａ中にはクロック信号ＣＬ１，ＣＬ２，ＣＬ３以外にも
多くの種類の線が配置されている。本例の多層プリント
基板における他の配線は、次のように分類される。

【００５４】グループ１：画質制御線Ｗ１，Ｗ２；グループ２：イネーブル信号線ＥＮＡ１，ＥＮＡ２；グループ３：ディスプレイ・リセット信号線ＤＩＳ
Ｐ；グループ４：ドライバ電圧線Ｖ_CC、セグメント電圧線
Ｖ_Y0，Ｖ_Y1，Ｖ_Y2，Ｖ_Y2H、接地電位線ＧＮＤ。

【００５５】クロック信号ＣＬ１，ＣＬ２，ＣＬ３と比
較すると、グループ４の線はその用途においてクロック
信号の線と全く異なる。グループ４の各々の配線はいか
なる信号をも伝送するものでなく、液晶表示パネル又は
その駆動回路に電力を供給するものである。このため、
その電流に周辺の回路からのＥＭＩで偶発的に交流成分
が重畳されたとしても、グループ４の配線の電位は安定
とみなされる。接地電位は電位の一つとみなされるた
め、接地電位線ＧＮＤもグループ４に含まれる。図１４
のブロック図において、コモン電圧Ｖ_M，Ｖ_L，及びＶ
_Hもこのグループに属する。

【００５６】グループ３のディスプレイ・リセット信号
ＤＩＳＰは信号であるが、図１３のｔ₁とｔ₂との間で
規定されるセグメントドライバによる画像信号取込み中
にその状態を変えるものではない。このため、この期間
においてディスプレイ・リセット信号線ＤＩＳＰの電位
は安定とみなされる。このディスプレイ・リセット信号
のような特徴を有する信号は、グループ３に分類される
配線により伝送される。

【００５７】上述のように、イネーブル信号はその状態
（ハイ又はロウ）を画像信号取込みに応じて変化させる
が、その変化はセグメントドライバの配列に沿って局所
的に生じる。これは、画素クロック信号ＣＬ２がセグメ
ントドライバに並列に分配されるのに対し、イネーブル
信号線ＥＮＡ１, ＥＮＡ２がこれらセグメントドライバ
（正確にいえば、そのシフトレジスタ又はその類似物）
を直列に接続せねばならないためである。このため、複
数のセグメントドライバを多層プリント基板の延伸方向
（ｙ）に配置し且つイネーブル信号線のそれぞれを直列
に接続する場合において、この延伸方向に沿ったイネー
ブル信号線全体の電位は上述の３つのクロック信号に比
べて実質的に安定とみなせる。グループ２の配線は、ク
ロック信号との信号経路の相違により実質的に安定とみ
なしえる信号を伝送するものである。シフトレジスタＳ
ＲＴのような順序論理回路における役割からみれば、そ
れの特異な回路要素としてイネーブル信号は示される
が、その動作はイネーブル信号よりもむしろ画素クロッ
ク信号ＣＬ２により支配的に決められる。

【００５８】画質制御線Ｗ１，Ｗ２は、図１において画
素クロック信号ＣＬ２を受けた論理制御回路１３で発生
された信号を伝送する。このため、この信号は、その状
態をクロック信号に対応して変化させ得る。しかし、図
１１が示すごとく、画質制御信号Ｗ１, Ｗ２はシフトレ
ジスタ（順次論理としての）に供給されるのではなく、
セグメント電圧源ＳＶＳにその動作条件を調整するよう
に供給される。グループ１として分類される信号線は、
画像信号取込みに寄与しない画質制御信号のような信号
を伝送するものである。交流化信号発生源ＡＣＳからの
交流化信号Ｍも、グループ１の配線により伝送される。

【００５９】交流化信号Ｍはセグメント電極とコモン電
極との間のバイアス方向を調整するものであって、走査
信号取込みに寄与するものではない。

【００６０】［液晶表示装置における改良］本発明者
は、図４を参照して先述した信号波形の劣化が、順序論
理回路の動作に深刻な影響をもたらすことを発見した。
クロック信号ＣＬ１, ＣＬ２, ＣＬ３の矩形波に図４の
波形を当ててみると、図４の波形変形が論理回路のタイ
ミング制御において、ミスカウンティングの問題を起こ
すことは明らかである。ミスカウンティングに関する先
述の説明はネガティブ・エッジ・トリガーの論理回路に
基づくが、図４の波形からして、この問題はポジティブ
・エッジ・トリガーの論理回路（クロック信号のロウか
らハイへの遷移によりカウンティング動作が調整され
る）においても生じる。先述の説明では、第１の多層プ
リント基板１ａと寄生容量と画素クロック信号ＣＬ２と
の関係について論じたが、このような寄生容量は第２の
多層プリント基板２にも現われ、画素クロック信号以外
の信号においても当該信号が回路動作のタイミングを支
配的に制御する限りにおいては画素クロック信号ＣＬ２
と同様な問題を抱え得る。

【００６１】図１の液晶表示装置の場合、セグメントド
ライバ１６Ａ１から１６ＡＮの全てをモノリシックに集
積するか、これらを一緒にパッケージに纏めて、クロッ
ク信号の供給部分を一つにする。クロック信号を駆動回
路に供給するコンタクトホールの数を減らすことによ
り、寄生容量はクロック信号の波形変形を十分に抑制で
きる値に低減できる。しかし、液晶ディスプレイパネル
の寸法を考慮すると、前者の方法では１０ｃｍ以上に延
びる半導体チップを作製することが要請される。従っ
て、この方法は現在の技術から見て現実的ではない。後
者の方法は実現し得るものであるが、この駆動回路を液
晶ディスプレイパネルの周縁に実装する工程が難しい。

【００６２】従って、本発明者は、それ自体で上述の波
形変形を起こす多層プリント基板の構造について考察し
た。本発明者の考察によるクロック信号線ＣＬ２沿いの
寄生容量を抑制するに好ましき一つの構成を、図１６
(a) 及び１６(b) に示す。図１６(b) は図１６(a) の１
６Ｂ−１６Ｂの断面像を示す。

【００６３】図１６(b) において、クロック信号ＣＬ２
は、多層プリント基板１ａのＴＣＰ接続面に配置され且
つｙ方向に延びる配線層８１ａ（ＣＬ２）を通して伝送
される。先述の説明により、クロック信号ＣＬ２は他の
クロック信号ＣＬ１, ＣＬ３に対して優先される。

【００６４】この構成では、配線層８１ａ（ＣＬ２）
は、接地電位の配線層８１ａ（ＧＮＤ）及び導電層８１
ｂ（ＧＮＤ）により囲まれている。図１６(b) が示すよ
うに、接地電位の他の配線８２ａ（ＧＮＤ）が配線層８
１ａ（ＣＬ２）の下側に配置されている。付加的なスル
ーホール１９ｓは、配線層８１ａ（ＧＮＤ）と他の配線
層８２ａ（ＧＮＤ）とを接続することにより、配線層８
１ａ（ＧＮＤ）の電位を安定に保つ。クロック信号ＣＬ
２の配線層を接地電位層で囲むことにより、配線層８１
ａ（ＣＬ２）の周囲の電位を安定化し、また、この配線
層から／への電磁気干渉（ＥＭＩ）を低減する。このよ
うな目的のため、配線層８１ａ（ＣＬ２）を囲む層は、
上述のグループ１乃至４のいずれかの層から選ばれ、特
にグループ４のものが推奨される。

【００６５】図１６(a) の多層プリント基板の断面は、
６段となっている。配線層８１ａ（ＣＬ２）を含む１段
目は、ガラス−エポキシ基板７２を覆うフィルム７１の
上に形成され、スルーホールを有する。ガラス−エポキ
シ基板７１は、１段目の層を十分に固定できるだけの堅
さを有する。クロック信号ＣＬ１及びＣＬ３の配線層を
含む２段目の層はガラス−エポキシ基板７２の上面に形
成され、この基板の下面に３段目の層が形成される。画
像信号Ｄｎの配線層を含む４段目の層は、別のガラス−
エポキシ基板７４の上面に形成され、この基板の下面に
５段目の層が形成される。さらに、ガラス−エポキシ基
板７４の下面には別のフィルム７５が形成され、このフ
ィルム７５の下面に６段目の層が形成される。ガラス−
エポキシ基板７２の下面と別のガラス−エポキシ基板７
４の上面はエポキシ樹脂が浸透したガラス繊維で貼り付
けられている。３段目と４段目の間の領域７３のエポキ
シ樹脂を固くすることで、多層プリント基板１ａは完成
する。ガラス−エポキシ樹脂基板７２, ７４の間に追加
のガラス−エポキシ樹脂を挿入することで、段数は増加
できる。フィルム７１の上面及びフィルム７５の下面に
は、端子２０ａを除きソルダレジスト層９０がある。

【００６６】図１６(a) 及び１６(b) において、個々の
導電層の模様は、これが属するグループに応じて変えら
れる。クロック信号線ＣＬ１, ＣＬ２, ＣＬ３用の各導
電層は、共通の模様を持つ。画像信号線Ｄ１〜Ｄ８用の
各導電層は、別の共通の模様を持つ。他の導電層の各々
は、接地電位線ＧＮＤを除き、先述の４つのグループに
分類された模様を持つ。これらの表示は、本明細書の他
の図面でも用いられる。

【００６７】現在の製品において、液晶表示装置の枠幅
を抑えることが主なファクタの一つとなっている。この
ため、多層プリント基板の幅Ｌｘはできるだけ狭くせね
ばならない。

【００６８】このような要請を上述のクロック信号の波
形変形なく満たすべく、本発明者は別の構造を考えた。
この構造の概要は、図１７から図１９を参照して以下に
説明される。

【００６９】図１７は本発明の１実施例を説明する液晶
表示装置のセグメント側多層プリント基板の構成を説明
する前記図２（ｂ）と同様の断面図である。

【００７０】前記図２（ｂ）と同様に、第１の多層プリ
ント基板であるセグメント１ａは、液晶パネル３の上辺
に配置され、セグメントドライバ１６Ａ１等を搭載した
ＴＣＰ１５Ａ１等を介して接続されている。

【００７１】この実施例では、多層プリント基板１ａに
敷設されている画素クロック信号ＣＬ２の配線１８は最
上層に配線されている。そしてこの画素クロック信号配
線１８とＴＣＰ１５Ａ１の半田接続部２０とは短いスル
ーホール１９を介して接続されている。したがって、ス
ルーホール１９による寄生容量は無視できる程度とな
る。

【００７２】図１８は図１７の実施例におけるクロック
配線の等価回路図であり、図１９は同じくその画素クロ
ック信号ＣＬ２の波形図である。

【００７３】図１８ではクロック配線の寄生容量Ｃ_Tは
殆ど無視できる大きさであるため、それによる反射性分
（−）は極めて小さくなり、容量成分はＴＣＰの入力容
量Ｃ_TCPのみとなる。従って、図１９に示したように、
画素クロック信号ＣＬ２の波形に前記図４のＲで示した
ような変形が生じず、セグメントドライバ１６Ａ−１等
は閾値Ｖ_THで正しくクロックをカウントできる。

【００７４】「補足」図１７に基づく多層プリント基板
の一つを、図２０(a) 乃至２０(c) 及び図２１(a) 乃至
２１(c) を参照して詳細に説明する。この多層プリント
基板は、図１６のそれのようにｚ軸方向に６層を積層し
てなる。図２０(a) は１段目（ＴＣＰ接続面）を、図２
０(b) は２段目を、図２０(c) は３段目を、図２１(a)
は４段目を、図２１(b) は５段目を、図２０(b) は６段
目をそれぞれ示す。参照番号８１ａは信号伝送又は電力
供給に用いられる導電層を、８１ｂは８１ａの用途以外
に用いられる導電層を、８１ｃは端子２０ａとスルーホ
ール１９との間のリードをそれぞれ規定する。参照番号
は、２番目の最初の段を８２、６段目を８６という具合
に、段数によっても変えられている。図２０(a) の２２
−２２に沿った断面は図２２に示される。

【００７５】図２０(b) が示すように、画素クロック信
号ＣＬ２及びラインクロック信号ＣＬ１を伝送する配線
層８２ａは２段目に配置されている。一方、フレームク
ロック信号ＣＬ３は、３段目に配置されている。このた
め、クロック信号線ＣＬ１，ＣＬ２，ＣＬ３の各々は、
３段目と４段目との間にある積層構造の中心に比較して
１段目（ＴＣＰ接続面）の近くに配置されている。この
レイアウトは、クロック信号ＣＬ１, ＣＬ２, ＣＬ３の
各々が１０ＭＨｚ以上、とりわけ１５ＭＨｚ以上の周波
数を有する場合に推奨される。クロック信号の周波数が
十分小さいときは、上述のミスカウンティング問題は回
路設計によっても解決される。しかし、クロック信号の
周波数が１０ＭＨｚまで、またはこれより高くなるとミ
スカウンティングを解消するための回路設計が、このよ
うな高い周波数を有するクロック信号で達成され得る液
晶表示装置の高速特性を劣化させる。このことから、十
分に低いクロック信号を伝送するクロック信号線につい
ては、積層構造の中心に対してＴＣＰ接続面から遠い段
に配置してもよい。通常、積層構造の中心は、その段数
の平均値として規定されるが、ＴＣＰ接続面からこれよ
り最も離れ且つ導電層を有する段までの積層構造に応じ
た積層厚さの半分の値で規定してもよい。

【００７６】その他の改良は、以下のとおりである。以
下の記載におけるクロック信号線は、ミスカウンティン
グ問題の観点から他のクロック信号線より優先されるも
のとして規定される。

【００７７】（１）クロック信号線をグループ２，３，
及び４から選ばれる配線で囲み、寄生容量の発生確率を
更に低減する。偶発的な波形変形は、クロック信号線の
回り、特にそのスルーホールの回りの他の導電層におけ
る電圧変動でもある。スルーホールはクロック信号線の
層で終端されるとよく、またその終点部の投影１９ｐ
（太線で示す）はグループ２，３，及び４から選ばれる
配線に対抗するようにするとよい。これにより、これら
の配線はクロック信号線から電圧変動の影響を遠ざけ
る。クロック信号線を囲む配線の少なくとも一が、グル
ープ４に属するのが好ましく、これらの配線全てがグル
ープ４に属すればなおよい。クロック信号線回りの電圧
変動を防ぐにあたり、そのスルーホールを図２０(a) 乃
至２０(c) 及び図２１(a) 乃至２１(c) にｙ方向に延び
る点線間で囲まれた領域２０ｃとして示した端子領域又
はこれの他段への投影から離すことが推奨される。図２
０(b) が示すように、優先度に応じ、ＣＬ２のスルーホ
ールを端子領域（図２０(a) の２０ｃ）を２段目に投影
した領域２０ｃの反対側に配置し、ＣＬ１のスルーホー
ルを領域２０ｃに近づけながらも、これからやや離して
配置する。

【００７８】（２）図２０及び２０が示すように、クロ
ック信号線を他のクロック信号線から、段に沿い又段を
隔てるスペースで離し、クロック信号線間の電磁気干渉
に誘発される寄生容量を抑制する。好ましくは、クロッ
ク信号線を、これと同様な短い周期で電圧変化を起こし
得る画像信号線のような信号線からも離すことが望まし
い。このため、図２１(a) 及び２１(b) に示されるごと
く、画像信号線、さらにはグループ１の配線をクロック
信号が配置されている段よりも下側の段に配置すること
が推奨される。図２０(a) 及び２０(b) においてクロッ
ク信号ＣＬ２のスルーホールは画質制御信号線Ｗ１のそ
れに隣接しているが、これらの間に少なくとも一の配線
グループ２，３，又は４のスルーホールを入れることが
推奨される。

【００７９】（３）クロック信号線とそのスルーホール
との間のリード長さをできるだけ短くし、このリード沿
いの寄生容量の発生確率を低減する。図２３は図２０
(b) に基づく説明図である。図２３が示すように、優先
すべきクロック信号線（ここでは、ＣＬ２）以外の少な
くとも一の信号線を配置する場合、このリード長さＬｈ
２を他の信号線（ここでは、ＣＬ１）のそれＬｈ１より
短くすることが推奨される。

【００８０】以上の説明は、セグメントドライバ側で使
用される多層プリント基板に基づくものであるが、コモ
ンドライバ側の多層プリント基板に用いる場合、クロッ
ク信号ＣＬ１は他のクロック信号よりも優先されねばな
らない。クロック信号ＣＬ２は通常コモンドライバ側の
多層プリント基板を通過してセグメントドライバ側のそ
れに行く。このため、クロック信号ＣＬ２に応じて動作
する論理回路が無い場合、そのコモンドライバ側の多層
プリント基板における波形変形は、これの配線レイアウ
トに反映する必要が無くなる。

【００８１】図２４は本発明の１実施例の液晶表示装置
の駆動回路回りを説明する要部平面図である。図２４で
は、第２の多層プリント基板（コモンドライブ基板とも
いう）２は液晶パネルの左辺に設置されており、ホスト
コンピュータからの画素クロック信号ＣＬ２はコネクタ
１１からバッファ１２に入力する。

【００８２】バッファ１２では、ホスト側から入力した
画素クロック信号ＣＬを所要のレベルとして画素クロッ
ク配線に供給する。画素クロック配線は第２の多層プリ
ント基板２からジョイナー１４で第１の多層プリント基
板１ａのクロック配線に接続され、第１の多層プリント
基板１ａに前記図１７で説明したクロック配線で各セグ
メントドライバ１６Ａ１等に供給される。

【００８３】この実施例の構成により、画素クロック配
線とＴＣＰを接続するスルーホールが短くなり、寄生容
量が低減されて容量性の反射ノイズが殆ど無視できるも
のとなる。そのため、表示画像にちらつきが発生するこ
とが無く、高品質の画像表示を得ることが可能となる。

【００８４】なお、本発明は上記したパッシブマトリク
ス型の液晶表示装置に限るものではなく、アクティブマ
トリクス型等の各種液晶表示装置にも同様に適用でき
る。

【００８５】パッシブマトリックス型の駆動回路及びそ
の周辺回路は、例えば、S.Matsumoto 著「液晶ディスプ
レイ技術−アクティブマトリクスＬＣＤ」（産業図書）
７３〜８２頁及び１２６〜１３０頁に開示されている。
これに開示されるように、パッシブマトリクス型の液晶
表示装置においても画素データの取込みと所望の薄膜ト
ランジスタ群へのゲート電圧の走査に論理回路が要請さ
れる。現在のパッシブマトリクス型液晶表示装置の構造
によれば、上述のように構造のみならず機能において
も、その画素データドライバの構造はセグメントドライ
バに、その走査ドライバはコモンドライバに類似する。

【００８６】従って、上記したセグメントドライバの多
層プリント基板の積層構造は、わずかな変更を以ってデ
ータ線ドライバ回路（ドレイン線ドライバ回路、映像信
号ドライバ回路とも呼ばれる）側においても利用でき
る。この変更において、液晶表示装置とコンピュータ又
はテレビジョン・チューナとの間のインタフェースにお
いて発生したアナログ又はディジタルの映像信号は、上
述の説明における画像信号とみなすとよい。データ線ド
ライバに供給される複数の階調電圧もアクティブマトリ
ックス型に特徴的である。これらの電圧配線は、上述の
グループ４に属する。

【００８７】本発明は、液晶表示装置の駆動形式に関わ
らず有効であり、また図９に示されるコンピュータのよ
うな電気機器にも有効である。このラップトップパソコ
ンでは、従来のようなクロック信号のカウントミスに起
因する表示画像のチラツキのない高品質の画像表示を得
ることができる。

【００８８】

【発明の効果】以上説明したように、本発明によれば、
セグメントドライバのカウントミスが起こり難くなり、
画像にちらつきの無い高品質の液晶表示装置を提供する
ことができる。

【図面の簡単な説明】

【図１】図１は液晶パネルとこの液晶パネルに配置され
た多層プリント基板を備えた従来の液晶表示装置を説明
する模式図である。

【図２】図２（ａ）及び図２（ｂ）は従来のセグメント
側の多層プリント基板とその２Ｂ−２Ｂの断面を示す模
式図である。

【図３】図３はクロック配線の等価回路図である。

【図４】図４は画素クロック信号ＣＬ２の波形図であ
る。

【図５】図５は本発明が適用される液晶表示装置の光学
配置を示す説明図である。

【図６】図６は本発明を適用する液晶表示装置の光学配
置における隣接ラビング方向と構成要素の光学軸の関係
を示す説明図である。

【図７】図７は本発明が適用される液晶表示装置の構造
例を示す要部断面構造図である。

【図８】図８は液晶パネルをバックライトと共に一体化
してなる液晶表示装置全体の概略断面図である。

【図９】図９は本発明による液晶表示装置を組み込んだ
電子機器の一例としてのラップトップパーソナルコンピ
ュータの斜視図である。

【図１０】図１０は液晶モジュール周辺における信号流
れの系統のブロック図である。

【図１１】図１１はセグメントドライバにおける信号流
れのブロック図である。

【図１２】図１２はセグメントドライバのシフトレジス
タに用いられるＤフリップ−フロップである。

【図１３】図１３はクロック信号と画像信号の波形図で
ある。

【図１４】図１４はコモンドライバにおける信号流れの
系統のブロック図である。

【図１５】図１５（ａ）は多層プリント基板のＴＣＰ接
続面の拡大図であり、図１５（ｂ）は図１５（ａ）のＴ
ＣＰ接続面上の端子に対応する端子を有するＴＣＰの拡
大図である。

【図１６】図１６（ａ）及び１６（ｂ）はクロック信号
ＣＬ２の波形変形を抑止するに好適な多層プリント基板
の一つであり、図１６（ｂ）は図１６（ａ）の１６Ｂ−
１６Ｂ断面を示す。

【図１７】図１７は本発明の一実施例の液晶表示装置に
おけるセグメント側の多層プリント基板の構成を示す図
２（ｂ）に類似する断面図である。

【図１８】図１８は図１７の実施例におけるクロック配
線の等価回路図である。

【図１９】図１９は図１７の実施例における画素クロッ
ク信号ＣＬ２の波形図である。

【図２０】図２０（ａ）乃至２０（ｃ）は図１７の実施
例に基づいた６段の（プリント回路層からなる）積層構
造の平面図であり、１段目（ＴＣＰ接続面を有する）か
ら３段目までこの順に示される。

【図２１】図２１（ａ）乃至２１（ｃ）は図２０（ａ）
等と同じ積層構造の平面図であり、４段目から６段目ま
でこの順に示される。

【図２２】図２２は図２０（ａ）の積層構造の２２−２
２に沿った断面を示す。

【図２３】図２３は図２１（ｂ）に基づく説明図であ
る。

【図２４】図２４は本発明の液晶表示装置の駆動回路並
びにその関連回路を示す要部平面図である。

Claims

【特許請求の範囲】

【請求項１】矩形画面を構成する一方の平行辺を橋絡す
る方向に形成された第１の電極群を具備した第１の基板
と、前記電極群と交差する方向に形成された第２の電極
群を具備した第２の基板との間に液晶層を挟持した液晶
パネルと、前記第１の電極群に画素駆動電圧を印加する如く配置し
た複数のセグメントドライブ回路を搭載したＴＣＰを介
して接続した第１の多層プリント基板と、前記第２の
電極群に共通電圧を印加する如く配置した複数のコモン
ドライブ回路を搭載したＴＣＰを介して接続するととも
に外部から入力した画素クロック信号を前記セグメント
ドライブ回路に供給するためのバッファ回路等の駆動回
路を搭載した第２の多層プリント基板を備えた液晶表示
装置において、前記第１の多層プリント基板に配線する高速クロック信
号配線を前記ＴＣＰの接続面側に近い層に位置させたこ
とを特徴とする液晶表示装置。
【請求項２】前記高速クロック信号配線が画素クロック
信号配線であることを特徴とする請求項１に記載の液晶
表示装置。
【請求項３】それぞれの主面がパネルを構成するように
互いに対向させて重ね合わされた第１及び第２の基板
と、前記第１および第２の基板の間に封入された液晶層と、前記基板の一方の上部に形成され第１の方向に延び且つ
該第１の方向を横切る第２の方向に並べられた複数の第
１電極と、前記基板の一方の上部に形成され前記第２の方向に延び
且つ前記第１の方向に並べられた複数の第２電極と、前記パネルの周辺に配置され前記第１の方向に延び且つ
積層された複数のプリント回路層の積層構造と該積層構
造に対応する積層厚さを有する第１のプリント基板と、前記第１のプリント基板の間に前記第１の方向に並べら
れ、その各々は対応する前記第１電極又は前記第２電極
の少なくとも一に電圧を印加する電圧供給源と、前記第
１のプリント基板により伝送される少なくとも一のクロ
ック信号に対応して前記電圧供給源を制御する少なくと
も一の制御ユニットを有する複数の第１駆動回路とを有
し、前記第１のプリント基板は前記積層構造の一端に配置さ
れた第１のプリント回路層上に前記第１の駆動回路のそ
れぞれに前記クロック信号を並列に供給するための該第
１の駆動回路との電気的接点を有し、前記クロック信号
の伝送線は前記積層厚さの中心より前記電気的接点に近
い前記プリント回路層の一に配置されたことを特徴とす
る液晶表示装置。
【請求項４】前記クロック信号の伝送線は、前記第１の
プリント回路層に配置されたことを特徴とする請求項３
に記載の液晶表示装置。
【請求項５】前記積層厚さは前記第１のプリント回路層
を除く前記プリント回路層の数Ｎで規定され、前記クロ
ック信号の伝送線は該第１のプリント回路層からＮ／２
層以内の前記プリント回路層の一に配置されたことを特
徴とする請求項３に記載の液晶表示装置。
【請求項６】前記積層構造は６層以上のプリント回路層
からなり、前記クロック信号の伝送線は前記第１のプリ
ント回路層に隣接した前記プリント回路層の一又はこれ
に隣接する該一以外の前記プリント回路層に配置されて
いることを特徴とする請求項５に記載の液晶表示装置。
【請求項７】前記積層厚さは前記第１のプリント回路層
から前記積層構造の他端にある前記プリント回路層に至
る距離として規定されることを特徴とする請求項３に記
載の液晶表示装置。
【請求項８】前記クロック信号は１０ＭＨｚより高い周
波数を有することを特徴とする請求項３に記載の液晶表
示装置。
【請求項９】前記クロック信号は１５ＭＨｚ以上の周波
数を有することを特徴とする請求項３に記載の液晶表示
装置。
【請求項１０】前記第１の駆動回路の前記制御ユニット
の各々はその内部に順序論理回路を有し、該順序論理回
路は前記クロック信号に応じて該第１の駆動回路に対応
した前記電極のそれぞれへの電圧印加を制御するための
制御信号を出力することを特徴とする請求項３に記載の
液晶表示装置。
【請求項１１】前記第１のプリント回路層は前記クロッ
ク信号と異なる周波数を有する第２のクロック信号を前
記第１の回路のそれぞれに並列的に供給することを特徴
とする請求項３に記載の液晶表示装置。
【請求項１２】前記第２のクロック信号は前記クロック
信号よりも低い周波数を有し且つ前記プリント回路層の
一層上に配置された第２の伝送線で伝送され、該プリン
ト回路層の一の上において該クロック信号の伝送線はこ
れより離されて配置されたことを特徴とする請求項１１
に記載の液晶表示装置。
【請求項１３】前記プリント回路層の一の上の前記クロ
ック信号及び前記第２のクロック信号の伝送線は、前記
第１のプリント回路層に形成された各々に対応した電気
的接点に該第１のプリント回路層から該プリント回路層
の一に延びたそれぞれのスルーホールによって接続され
ていることを特徴とする請求項１２に記載の液晶表示装
置。
【請求項１４】前記プリント回路層の一の上の前記クロ
ック信号及び前記第２のクロック信号の伝送線は、前記
それぞれのスルーホールに個々のリードによって接続さ
れ、前記クロック信号を伝送する該リードは前記第２の
クロック信号を伝送する該リードより短いことを特徴と
する請求項１３に記載の液晶表示装置。
【請求項１５】前記第１のプリント基板は前記クロック
信号より高い周波数を有する第３のクロック信号を供給
し、該第３のクロック信号は該クロック信号の伝送線が
配置される前記プリント基板より第１のプリント基板か
ら離れた前記プリント回路層の一に配置される伝送線に
より伝送されることを特徴とする請求項３に記載の液晶
表示装置。
【請求項１６】前記パネルにはさらに複数のスイッチン
グ素子が配置され、前記第１の電極のそれぞれは、これ
に対応する該スイッチング素子のスイッチングを制御す
ることを特徴とする前記請求項１５に記載の液晶表示装
置。
【請求項１７】前記第１のプリント基板は前記クロック
信号より高い周波数を有する第３のクロック信号を供給
し、該第３のクロック信号は前記クロック信号の伝送線
が配置された前記プリント回路層の一の上に配置された
第３の伝送線で伝送され、該クロック信号の伝送線は該
第３の伝送線から離されていることを特徴とする請求項
３に記載の液晶表示装置。
【請求項１８】前記パネルにはさらに複数のスイッチン
グ素子が配置され、前記第１の電極のそれぞれは、これ
に対応する該スイッチング素子のスイッチングを制御す
ることを特徴とする請求項１７に記載の液晶表示装置。
【請求項１９】前記プリント基板上に前記クロック信号
以外の信号を伝送する少なくとも一の伝送線を該クロッ
ク信号以外の信号がそれぞれの第１の回路に並列に供給
されるようにさらに配置し、該クロック信号の伝送線
は、該クロック信号の伝送線並びに該クロック信号以外
の信号の伝送線のいずれにも電気的に接続されない少な
くとも一の導電材料により該クロック信号以外の信号の
伝送線より離したことを特徴とする請求項３に記載の液
晶表示装置。
【請求項２０】前記クロック信号を伝送する伝送線は前
記第１プリント基板以外の前記プリント回路層の一の上
に配置され、前記第１のプリント回路層上に形成された
電気的接点に該第１のプリント回路層から該プリント回
路層信号の一へ延びるコンタクトホールによって接続さ
れ、少なくとも該伝送線と該スルーホールを接続する領
域は前記導電材料により囲まれたことを特徴とする請求
項１９に記載の液晶表示装置。
【請求項２１】前記クロック信号以外の信号を伝送する
伝送線の少なくとも一は前記クロック信号の伝送線が配
置された前記プリント回路層より前記第１のプリント回
路層から離れた前記プリント回路層の位置に配置された
ことを特徴とする請求項１９に記載の液晶表示装置。
【請求項２２】前記伝送線の少なくとも一は少なくとも
一の画像信号を伝送し、前記第１の駆動回路における少
なくとも一の制御ユニットは該画像信号を前記クロック
信号に対応させて取り込み、配置されることを特徴とす
る請求項１９に記載の液晶表示装置。
【請求項２３】前記パネルに複数のスイッチング素子を
さらに配置し、前記第１の電極の各々はこれに対応する
スイッチング素子の各々の端子に電気的に接続されてい
ることを特徴とする請求項２２に記載の液晶表示装置。