JP2000013145A - Frequency modulation circuit - Google Patents
Frequency modulation circuitInfo
- Publication number
- JP2000013145A JP2000013145A JP10172982A JP17298298A JP2000013145A JP 2000013145 A JP2000013145 A JP 2000013145A JP 10172982 A JP10172982 A JP 10172982A JP 17298298 A JP17298298 A JP 17298298A JP 2000013145 A JP2000013145 A JP 2000013145A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- modulation
- voltage
- current
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＦＭ変調回路（周
波数変調回路）に係り、特に被変調波搬送信号発生用の
ＶＣＯ（電圧制御発振回路）に対して変調信号入力を供
給してＦＭ変調を行うＦＭ変調回路に関するもので、例
えばＶＴＲ（ビデオテープレコーダ）用ＵＨＦ帯ＲＦ
（高周波）モジュレータのＰＬＬ（位相同期ループ）制
御式ＦＭ変調回路に使用されるものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an FM modulation circuit (frequency modulation circuit), and more particularly to an FM modulation circuit for supplying a modulation signal input to a VCO (voltage controlled oscillation circuit) for generating a modulated wave carrier signal. And a UHF band RF for a VTR (Video Tape Recorder).
This is used for a PLL (phase locked loop) control type FM modulation circuit of a (high frequency) modulator.
【０００２】[0002]
【従来の技術】例えばＶＴＲに内蔵されるＲＦモジュレ
ータは、ＶＴＲテープから再生された音声信号および映
像信号をＴＶ（テレビジョン）受像機のチューナ入力用
のＴＶ信号に変換する。2. Description of the Related Art For example, an RF modulator built in a VTR converts an audio signal and a video signal reproduced from a VTR tape into a TV signal for input to a tuner of a TV (television) receiver.
【０００３】このＲＦモジュレータは、ＴＶ信号の音声
サブキャリア信号を発生させ、音声信号により上記音声
サブキャリア信号をＦＭ変調した後に所定のＲＦ信号に
変換する。同時に、映像信号により映像キャリア信号を
ＡＭ変調し、このＡＭ変調された映像信号と前記ＦＭ変
調された音声信号を含むＲＦ信号を合成して前記ＴＶ信
号を生成して出力する。This RF modulator generates an audio subcarrier signal of a TV signal, converts the audio subcarrier signal into a predetermined RF signal after FM-modulating the audio subcarrier signal with the audio signal. At the same time, the video signal is AM-modulated by the video signal, and the AM signal is combined with the RF signal containing the FM-modulated audio signal to generate and output the TV signal.
【０００４】ここで、例えばＰＡＬ方式のＴＶ信号に対
応するＵＨＦ帯ＲＦモジュレータにおいては、前記音声
サブキャリア信号は５．５ＭＨｚ、映像キャリア信号の
周波数は５９１．２５ＭＨｚ、前記ＦＭ変調された音声
信号を含むＲＦ信号の中心周波数は５９６．７５ＭＨｚ
である。Here, for example, in a UHF band RF modulator corresponding to a PAL system TV signal, the audio subcarrier signal is 5.5 MHz, the frequency of the video carrier signal is 591.25 MHz, and the FM modulated audio signal is transmitted. The center frequency of the included RF signal is 596.75 MHz
It is.
【０００５】上記したように音声サブキャリア信号をＦ
Ｍ変調するために、音声サブキャリア信号発生用のＶＣ
Ｏをループ内に含むＰＬＬ制御式ＦＭ変調回路が用いら
れている。As described above, the voice subcarrier signal is
VC for generating a speech subcarrier signal for M modulation
A PLL control type FM modulation circuit including O in a loop is used.
【０００６】図８は、従来のＶＴＲ用ＵＨＦ帯ＲＦモジ
ュレータで用いられているＰＬＬ制御式ＦＭ変調回路を
示しており、集積回路化されている。図８において、８
０は被変調波搬送信号である音声サブキャリア信号を発
生してＦＭ変調を行うためのＶＣＯ、９１は上記ＶＣＯ
８０の出力信号を分周する分周回路、９２は上記分周回
路９１の出力信号と基準周波数信号（基準信号）との位
相を比較し、位相差に対応した出力を生成する位相比較
回路、９３は上記位相比較回路９２の比較出力に応じて
電圧を生成するためのチャージポンプ回路、９４は上記
チャージポンプ回路９３の出力電圧の低域成分を抽出し
て前記ＶＣＯ８０の制御電圧を出力するためのループフ
ィルタである。FIG. 8 shows a PLL control type FM modulation circuit used in a conventional UHF band RF modulator for a VTR, which is integrated. In FIG. 8, 8
0 is a VCO for generating an audio subcarrier signal as a modulated wave carrier signal and performing FM modulation.
A frequency divider circuit for dividing the output signal of 80; a phase comparison circuit 92 for comparing the phase of the output signal of the frequency divider circuit 91 with a reference frequency signal (reference signal) to generate an output corresponding to the phase difference; 93 is a charge pump circuit for generating a voltage according to the comparison output of the phase comparison circuit 92, and 94 is for extracting a low-frequency component of the output voltage of the charge pump circuit 93 and outputting a control voltage of the VCO 80. Is a loop filter.
【０００７】図９は、図８中のループフィルタ９４の周
波数とループゲインとの関係の一例を示している。ここ
で、自然周波数は、通常は１０Ｈｚであり、音声信号の
周波数帯域（２０Ｈｚ〜）に対して十分に低い。FIG. 9 shows an example of the relationship between the frequency of the loop filter 94 in FIG. 8 and the loop gain. Here, the natural frequency is usually 10 Hz, which is sufficiently lower than the frequency band (20 Hz or more) of the audio signal.
【０００８】そして、図８のＰＬＬ制御式ＦＭ変調回路
においては、ＶＣＯ８０の発振回路部８１に非安定マル
チバイブレータ回路を用いており、この発振回路部８１
の発振周波数の中心は、その充放電用キャパシタの充放
電動作の極性反転電圧値を決定するための基準電圧入力
Ｖosc と、上記充放電用キャパシタの充放電電流の大き
さ（充放電速度、発振周期）を決定するためのループフ
ィルタ９４の出力電圧Ｖpll により固定される。In the PLL control type FM modulation circuit shown in FIG. 1, an unstable multivibrator circuit is used for the oscillation circuit section 81 of the VCO 80.
Are centered on the reference voltage input Vosc for determining the polarity reversal voltage value of the charge / discharge operation of the charge / discharge capacitor and the magnitude of the charge / discharge current (charge / discharge speed, oscillation The period is fixed by the output voltage Vpll of the loop filter 94 for determining the period.
【０００９】この場合、ＶＣＯ内部では、音声信号入力
電圧Ｖinを可変利得増幅回路８２で増幅した後に、ルー
プフィルタ９４の出力電圧Ｖpll を電圧加算回路８３で
加算し、この加算電圧を電圧電流変換回路８４で電流Ｉ
osc に変換し、この変換電流Ｉosc により発振回路部８
１の充放電用キャパシタの充放電電流の大きさを制御す
ることによってＶＣＯ出力信号のＦＭ変調を行ってい
る。In this case, within the VCO, after the audio signal input voltage Vin is amplified by the variable gain amplifier circuit 82, the output voltage Vpll of the loop filter 94 is added by the voltage adding circuit 83, and the added voltage is added to the voltage / current converting circuit. The current I at 84
osc, and the oscillating circuit 8
The FM modulation of the VCO output signal is performed by controlling the magnitude of the charging / discharging current of the first charging / discharging capacitor.
【００１０】この場合、発振回路部８１の発振周波数Ｆ
は、変換電流Ｉosc 、充放電用キャパシタの容量値Ｃos
c 、基準電圧入力Ｖosc の３要素に依存して決まるもの
であり、比例定数をｋで表わすと、 Ｆ＝ｋ・Ｉosc ／（Ｃosc ・Ｖosc ） …（１） である。ここで、可変利得増幅回路８２の利得をｂ、電
圧電流変換回路８４の変換利得をａで表わすと、電流加
算出力Ｉosc は Ｉosc ＝ａ・（Ｖpll ＋ｂ・Ｖin） …（２） である。In this case, the oscillation frequency F of the oscillation circuit 81 is
Is the conversion current Iosc, the capacitance value Cos of the charging / discharging capacitor.
c, which is determined depending on the three elements of the reference voltage input Vosc. When the proportionality constant is represented by k, F = k · Iosc / (Cosc · Vosc) (1) Here, if the gain of the variable gain amplifying circuit 82 is represented by b and the conversion gain of the voltage-current conversion circuit 84 is represented by a, the current addition output Iosc is expressed as follows: Iosc = a · (Vpll + b · Vin) (2)
【００１１】また、音声信号入力電圧Ｖinと発振周波数
Ｆとの変換感度である変調感度βは、前式（１）から充
放電用キャパシタの容量値Ｃosc に依存することが分か
る。 β＝ｄＦ／ｄＶin＝ｋ・ａ・ｂ／（Ｃosc ・Ｖosc ） …（３） ところで、一般に、集積回路内部の充放電用キャパシタ
の容量値Ｃosc は、製造上のばらつき幅が大きく、一定
値にはできない。そこで、前記変調感度βを一定にする
ために、音声信号入力経路に変調感度補正回路として前
記可変利得増幅回路８２およびその利得を充放電用キャ
パシタの容量値Ｃosc のばらつきに応じた利得ｂに制御
するための利得調整回路８５を付加しておき、充放電用
キャパシタの容量値Ｃosc のばらつきをループフィルタ
９４の出力電圧Ｖpll などにより検出して上記利得調整
回路８５の利得ｂが次式を満たすように調整している。The modulation sensitivity β, which is the conversion sensitivity between the audio signal input voltage Vin and the oscillation frequency F, depends on the capacitance Cosc of the charging / discharging capacitor from the equation (1). β = dF / dVin = kab / (CoscVosc) (3) By the way, in general, the capacitance value Cosc of the charge / discharge capacitor inside the integrated circuit has a large variation range in manufacturing and is constant. Can not. Therefore, in order to keep the modulation sensitivity β constant, the variable gain amplifying circuit 82 is controlled as a modulation sensitivity correction circuit in the audio signal input path and the gain thereof is controlled to a gain b according to the variation of the capacitance value Cosc of the charge / discharge capacitor. And a variation in the capacitance value Cosc of the charging / discharging capacitor is detected by the output voltage Vpll of the loop filter 94 so that the gain b of the gain adjusting circuit 85 satisfies the following equation. Has been adjusted.
【００１２】 ｂ＝Ｖosc ・β／（ｋ・ａ） …（４） しかし、前記可変利得増幅回路８２は、固定利得型の増
幅回路と比べて構成が複雑であり、内部トランジスタか
ら発生する雑音（いわゆる１／ｆ雑音）の量が大きくな
り、この大きな雑音が音声信号入力電圧Ｖinに重畳し、
変調出力の信号対雑音比（Ｓ／Ｎ）が低下するなどの変
調特性上の不利が生じる。B = Vosc · β / (k · a) (4) However, the configuration of the variable gain amplifying circuit 82 is more complicated than that of the fixed gain type amplifying circuit, and noise generated from internal transistors ( The amount of so-called 1 / f noise) increases, and this large noise is superimposed on the audio signal input voltage Vin,
There are disadvantages in modulation characteristics such as a reduction in the signal-to-noise ratio (S / N) of the modulation output.
【００１３】[0013]
【発明が解決しようとする課題】上記したように従来の
ＰＬＬ制御式ＦＭ変調回路は、ＶＣＯの発振周波数を決
定する充放電用キャパシタの容量値のばらつきにより変
動する変調感度を一定に保つために構成が複雑な変調感
度補正回路を必要とし、しかも、変調感度補正回路から
発生する雑音量が大きいので、Ｓ／Ｎが低下するという
問題があった。As described above, the conventional PLL control type FM modulation circuit is designed to maintain a constant modulation sensitivity that fluctuates due to variations in the capacitance value of the charge / discharge capacitor that determines the oscillation frequency of the VCO. A modulation sensitivity correction circuit having a complicated configuration is required, and the amount of noise generated from the modulation sensitivity correction circuit is large, so that there has been a problem that the S / N is reduced.
【００１４】本発明は上記の問題点を解決すべくなされ
たもので、発振回路部の発振周波数を決定する充放電用
キャパシタの容量値のばらつきが存在しても変調感度が
影響を受けなくなり、構成が簡単で雑音発生量が小さな
ＦＭ変調回路を提供することを目的とする。The present invention has been made to solve the above problems, and the modulation sensitivity is not affected even if there is variation in the capacitance value of the charge / discharge capacitor that determines the oscillation frequency of the oscillation circuit section. An object of the present invention is to provide an FM modulation circuit having a simple configuration and a small noise generation amount.
【００１５】[0015]
【課題を解決するための手段】本発明のＦＭ変調回路
は、制御信号入力ノードと、変調信号入力ノードと、充
放電用キャパシタを内蔵し、前記制御信号入力ノードか
ら入力する発振中心周波数を一定にするための制御信号
により前記充放電用キャパシタの充放電電流の大きさが
制御され、前記変調信号入力ノードから入力する変調信
号により前記充放電用キャパシタの充放電動作の極性反
転電圧値が制御される発振回路部とを具備することを特
徴とする。An FM modulation circuit according to the present invention includes a control signal input node, a modulation signal input node, and a charge / discharge capacitor, and has a constant oscillation center frequency input from the control signal input node. The magnitude of the charge / discharge current of the charge / discharge capacitor is controlled by a control signal for controlling the charge / discharge capacitor, and the polarity inversion voltage value of the charge / discharge operation of the charge / discharge capacitor is controlled by a modulation signal input from the modulation signal input node. And an oscillating circuit section.
【００１６】[0016]
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。図１は、本発明の第１の実
施の形態に係るＶＴＲ用ＵＨＦ帯ＲＦモジュレータで用
いられる集積回路化されたＰＬＬ制御式ＦＭ変調回路の
ブロック構成を示している。Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 shows a block configuration of an integrated PLL controlled FM modulation circuit used in a VHF UHF band RF modulator according to a first embodiment of the present invention.
【００１７】図１のＰＬＬ制御式ＦＭ変調回路におい
て、１０は音声サブキャリア信号発生・ＦＭ変調用のＶ
ＣＯ、１１は上記ＶＣＯ１１の出力信号と基準周波数の
基準信号との位相差に対応した制御電圧を生成するため
の制御電圧生成回路である。In the PLL control type FM modulation circuit shown in FIG. 1, reference numeral 10 denotes a V for generating a voice subcarrier signal and FM modulation.
CO, 11 is a control voltage generation circuit for generating a control voltage corresponding to the phase difference between the output signal of the VCO 11 and the reference signal of the reference frequency.
【００１８】上記制御電圧生成回路１１は、前記ＶＣＯ
１０の出力信号を分周する分周回路１２と、上記分周回
路１２の出力信号と基準周波数の基準信号との位相を比
較し、位相差に対応した出力を生成する位相比較回路１
３と、上記位相比較回路１３の比較出力に応じて電圧を
生成するためのチャージポンプ回路１４と、上記チャー
ジポンプ回路１４の出力電圧の低域成分を抽出して前記
ＶＣＯ１０の制御電圧を出力するためのループフィルタ
１５を有する。このループフィルタ１５のループゲイン
特性は、例えば図９を参照して前述した従来例と同様の
特性である。The control voltage generation circuit 11 includes the VCO
A frequency dividing circuit 12 for dividing the output signal of the frequency dividing circuit 10 and a phase comparing circuit 1 for comparing the phases of the output signal of the frequency dividing circuit 12 and the reference signal of the reference frequency to generate an output corresponding to the phase difference.
3, a charge pump circuit 14 for generating a voltage according to the comparison output of the phase comparison circuit 13, and a low-frequency component of the output voltage of the charge pump circuit 14 extracted to output a control voltage of the VCO 10. Loop filter 15 for The loop gain characteristic of the loop filter 15 is, for example, the same as that of the conventional example described above with reference to FIG.
【００１９】前記ＶＣＯ１０は、発振回路部１６として
例えばエミッタ結合非安定マルチバイブレータ回路を用
いており、その充放電用キャパシタの充放電動作の極性
反転電圧値を決定するための電圧入力Ｖosc と、上記充
放電用キャパシタの充放電電流の大きさ（充放電速度、
発振周期）を決定するためのループフィルタ１５の出力
電圧Ｖpll により発振周波数Ｆの中心ｆｏが固定され
る。The VCO 10 uses, for example, an emitter-coupled unstable multivibrator circuit as the oscillation circuit section 16. The VCO 10 has a voltage input Vosc for determining the polarity inversion voltage value of the charge / discharge operation of the charge / discharge capacitor, and The magnitude of the charge / discharge current of the charge / discharge capacitor (charge / discharge speed,
The center fo of the oscillation frequency F is fixed by the output voltage Vpll of the loop filter 15 for determining the oscillation cycle).
【００２０】この場合、ＶＣＯ内部では、ループフィル
タ１５の出力電圧Ｖpll を電圧電流変換回路１７で電流
Ｉosc に変換し、この変換電流Ｉosc により充放電用キ
ャパシタの充放電電流の大きさを決定する。In this case, inside the VCO, the output voltage Vpll of the loop filter 15 is converted into a current Iosc by the voltage / current conversion circuit 17, and the magnitude of the charging / discharging current of the charging / discharging capacitor is determined by the converted current Iosc.
【００２１】また、音声信号入力電圧Ｖinを固定利得型
の増幅回路１８で増幅し、電圧加算回路１９で基準電圧
入力Ｖｏと加算し、この加算電圧出力Ｖosc により前記
充放電用キャパシタの充放電動作の極性反転電圧値を制
御することによってＶＣＯ出力信号のＦＭ変調を行って
いる。Further, the audio signal input voltage Vin is amplified by a fixed gain type amplifier circuit 18, added to a reference voltage input Vo by a voltage adding circuit 19, and the charge / discharge operation of the charge / discharge capacitor is performed by the added voltage output Vosc. Of the VCO output signal is controlled by controlling the polarity inversion voltage value.
【００２２】この場合、発振回路部１６の発振周波数Ｆ
は、ループフィルタ出力の変換電流Ｉosc 、充放電用キ
ャパシタの容量値Ｃosc 、音声信号入力電圧Ｖinを含む
電圧Ｖosc の３要素に依存して決まるものであり、比例
定数をｋで表わすと、 Ｆ＝ｋ・Ｉosc ／（Ｃosc ・Ｖosc ） …（５） である。ここで、電圧電流変換回路１７の変換利得をａ
で表わすと、ループフィルタ出力変換電流Ｉosc は Ｉosc ＝ａ・Ｖpll …（６） である。また、固定利得型の増幅回路１８の利得をｂで
表わすと、 Ｖosc ＝Ｖｏ＋ｂ・Ｖin …（７） である。In this case, the oscillation frequency F of the oscillation circuit 16 is
Is determined depending on three elements: the conversion current Iosc of the loop filter output, the capacitance value Cosc of the charge / discharge capacitor, and the voltage Vosc including the audio signal input voltage Vin. When the proportional constant is represented by k, F = k · Iosc / (Cosc · Vosc) (5) Here, the conversion gain of the voltage / current conversion circuit 17 is a
The loop filter output conversion current Iosc is expressed as follows: Iosc = a · Vpll (6) When the gain of the fixed gain type amplifier circuit 18 is represented by b, Vosc = Vo + b.Vin (7)
【００２３】 Ｆ＝（ｋ・ａ・Ｖpll ）／｛（Ｖin＋Ｖｏ／ｂ）／Ｃosc ・ｂ｝ …（８） したがって、音声信号入力電圧Ｖinと発振周波数Ｆとの
変換感度である変調感度βは、 β＝ｄＦ／ｄＶin ＝−ｋ・ａ・Ｖpll ／｛Ｃosc ・ｂ・｛Ｖin＋（Ｖｏ／ｂ）｝2 ｝…（９） である。F = (k · a · Vpll) / {(Vin + Vo / b) / Cosc · b} (8) Therefore, the modulation sensitivity β which is the conversion sensitivity between the audio signal input voltage Vin and the oscillation frequency F is: β = dF / dVin = −k · a · Vpll / {Cosc · b · {Vin + (Vo / b)} 2 } (9)
【００２４】ここで、Ｖin《（Ｖｏ／ｂ）であり、発振
周波数Ｆが中心周波数ｆｏになるＰＬＬループの同期安
定点では、Ｖpll ＝ｆｏ・Ｃosc ・Ｖｏ／（ｋ・ａ）で
あるので、ほぼ β＝−ｂ・ｆｏ／Ｖｏ の関係が成立し、常に一定値になる。 …（１０） ＜第１実施例＞図２は、図１中の音声サブキャリア信号
発生・ＦＭ変調用のＶＣＯ１０の第１実施例を示してお
り、集積回路化されている。Here, Vin << (Vo / b), and at the synchronous stable point of the PLL loop where the oscillation frequency F becomes the center frequency fo, Vpll = fo · Cosc · Vo / (ka). A relationship of approximately β = −b · fo / Vo is established and is always a constant value. (1) <First Embodiment> FIG. 2 shows a first embodiment of the VCO 10 for generating a sound subcarrier signal and FM modulation in FIG. 1 and is integrated.
【００２５】図２において、１０ａは制御信号入力ノー
ド、１０ｂは変調信号入力ノード、２０はエミッタ結合
非安定マルチバイブレータ回路が用いられた発振回路部
である。In FIG. 2, 10a is a control signal input node, 10b is a modulation signal input node, and 20 is an oscillation circuit section using an emitter-coupled unstable multivibrator circuit.
【００２６】２１は前記制御信号入力ノード１０ａから
入力する前記ループフィルタ（図１中の１５）の出力電
圧Ｖpll （発振回路部の発振中心周波数を一定にするた
めの制御信号）を電流Ｉpll に変換する第１の電圧電流
変換回路である。Reference numeral 21 denotes an output voltage Vpll (a control signal for keeping the oscillation center frequency of the oscillation circuit section constant) of the loop filter (15 in FIG. 1) input from the control signal input node 10a converted into a current Ipll. This is a first voltage-current conversion circuit.
【００２７】２２は前記変調信号入力ノード１０ｂから
入力する音声信号入力電圧Ｖinを一定の利得で増幅し、
電流Ｉs に変換する第２の電圧電流変換回路である。２
３は基準電流Ｉ2 を生成する基準電流生成回路であり、
本例では、前記基準電流Ｉ2 と前記第２の電圧電流変換
回路２２の変換電流Ｉs とを加算する電流加算回路を含
む。Numeral 22 amplifies the audio signal input voltage Vin input from the modulation signal input node 10b with a constant gain,
This is a second voltage-current conversion circuit that converts the current into a current Is. 2
3 is a reference current generation circuit for generating a reference current I2,
This embodiment includes a current adding circuit for adding the reference current I2 and the converted current Is of the second voltage-current converting circuit 22.
【００２８】前記エミッタ結合非安定マルチバイブレー
タ回路２０は、前記第１の電圧電流変換回路２１の変換
電流Ｉpll により前記充放電用のキャパシタＣ1 の充放
電電流値（充放電速度、発振周期）が制御され、前記電
流加算回路２３による加算電流Ｉv ＝（Ｉｏ＋Ｉs ）に
より充放電用のキャパシタＣ1 の充放電動作の極性反転
電圧値が制御され。The emitter-coupled astable multivibrator circuit 20 controls the charge / discharge current value (charge / discharge speed, oscillation cycle) of the charge / discharge capacitor C 1 by the conversion current Ipll of the first voltage / current conversion circuit 21. The polarity inversion voltage value of the charging / discharging operation of the charging / discharging capacitor C1 is controlled by the added current Iv = (Io + Is) by the current adding circuit 23.
【００２９】つまり、制御信号入力ノード１０ａから入
力する電圧Ｖpll によって非安定マルチバイブレータ回
路２０の発振中心周波数ｆｏを一定にするための制御が
行われ、音声信号入力電圧Ｖinによって非安定マルチバ
イブレータ回路２０の発振周波数のＦＭ変調が行われ
る。That is, control is performed to make the oscillation center frequency fo of the unstable multivibrator circuit 20 constant by the voltage Vpll inputted from the control signal input node 10a, and the unstable multivibrator circuit 20 is controlled by the audio signal input voltage Vin. FM modulation of the oscillation frequency is performed.
【００３０】前記非安定マルチバイブレータ回路２０の
構成は、前記変換電流Ｉpll が入力する第１のノード２
０ａと、前記第１のノード２０ａから変換電流Ｉpll が
コレクタに入力し、コレクタ・ベース同士が接続され、
エミッタが接地ノードに接続されたＮＰＮトランジスタ
Ｑ18およびこれにカレントミラー接続された２個のＮＰ
ＮトランジスタＱ15、Ｑ17（それぞれ前記変換電流Ｉpl
l と同等の大きさの電流Ｉosc が流れる）からなる第１
のカレントミラー回路ＣＭ1 と、前記加算電流Ｉv を流
出する第２のノード２０ｂと、前記第２のノード２０ｂ
にエミッタ共通接続ノードが接続された差動対をなす２
個のＮＰＮトランジスタＱ10、Ｑ11と、電源電位（ＶC
C）ノードと前記差動対トランジスタＱ10、Ｑ11の各コ
レクタとの間にそれぞれ接続された２個の電流電圧変換
抵抗Ｒ6 、Ｒ7 と、前記差動対トランジスタＱ10、Ｑ11
の各コレクタにそれぞれ対応して各ベースが接続された
充放電スイッチ用の２個のＮＰＮトランジスタＱ14、Ｑ
16と、前記充放電スイッチ用の２個のＮＰＮトランジス
タＱ14、Ｑ16の各エミッタ間に接続された充放電用のキ
ャパシタＣ1 と、前記充放電スイッチ用の２個のＮＰＮ
トランジスタＱ14、Ｑ16の各コレクタとＶCCノードとの
間にそれぞれ接続された２個の負荷抵抗Ｒ10、Ｒ11と、
前記充放電スイッチ用の２個のＮＰＮトランジスタＱ1
4、Ｑ16の各コレクタの信号がそれぞれ対応して入力
し、それぞれの出力信号が対応して前記差動対トランジ
スタＱ10、Ｑ11の各ベースに入力する２個のエミッタホ
ロワ回路ＥＦ1 、ＥＦ2 とを有する。The structure of the astable multivibrator circuit 20 includes a first node 2 to which the conversion current Ipll is inputted.
0a and the conversion current Ipll from the first node 20a is input to the collector, the collector and the base are connected,
An NPN transistor Q18 having an emitter connected to the ground node and two NPs current mirror connected thereto.
N transistors Q15 and Q17 (each of the conversion current Ipl
current Iosc of the same magnitude as l flows)
Current mirror circuit CM1, a second node 20b for flowing out the added current Iv, and a second node 20b
Form a differential pair with a common emitter connection node connected to
NPN transistors Q10 and Q11 and a power supply potential (VC
C) Two current-voltage conversion resistors R6 and R7 respectively connected between a node and the collectors of the differential pair transistors Q10 and Q11, and the differential pair transistors Q10 and Q11.
NPN transistors Q14 and Q for a charge / discharge switch connected to each base corresponding to each collector of
16, a charge / discharge capacitor C1 connected between the emitters of the two NPN transistors Q14 and Q16 for the charge / discharge switch, and two NPNs for the charge / discharge switch.
Two load resistors R10 and R11 respectively connected between the collectors of the transistors Q14 and Q16 and the VCC node;
Two NPN transistors Q1 for the charge / discharge switch
4 and Q16 have two emitter follower circuits EF1 and EF2 which correspond to the signals of the respective collectors and which output signals correspond to the respective bases of the differential pair transistors Q10 and Q11.
【００３１】前記第１の電圧電流変換回路２１の構成
は、前記制御信号入力ノード１０ａの入力電圧Ｖpll が
ベースに入力し、コレクタがＶCCノードに接続されたＮ
ＰＮトランジスタＱ19と、このＮＰＮトランジスタＱ19
のエミッタと前記非安定マルチバイブレータ回路２０の
第１のノード２０ａとの間に接続された抵抗Ｒ12とを有
する。The configuration of the first voltage-current conversion circuit 21 is such that the input voltage Vpll of the control signal input node 10a is input to the base and the collector is connected to the VCC node.
PN transistor Q19 and this NPN transistor Q19
, And a resistor R12 connected between the first node 20a of the astable multivibrator circuit 20.
【００３２】前記第２の電圧電流変換回路２２の構成
は、エミッタがＶCCノードに接続され、ベース・コレク
タ同士が接続され、電流２・Ｉ1 が流れる第１のＰＮＰ
トランジスタＱ1 およびこれにカレントミラー接続され
た第２のＰＮＰトランジスタＱ2 、第３のＰＮＰトラン
ジスタＱ3 からなる第２のカレントミラー回路ＣＭ2
と、前記第１のＰＮＰトランジスタＱ1 のコレクタと接
地ノードとの間に接続された負荷抵抗Ｒ1 と、前記第２
ＰＮＰトランジスタＱ2 のコレクタと接地ノードとの間
に接続された負荷抵抗Ｒ2 と、前記第３のＰＮトＰラン
ジスタＱ3 のコレクタに一端側が接続された抵抗Ｒ3
と、この抵抗Ｒ3 の他端側と接地ノードとの間にエミッ
タ・コレクタ間が接続され、ベースが前記第２ＰＮＰト
ランジスタＱ2 のコレクタに接続された第４のＰＮＰト
ランジスタＱ4 と、前記第３のＰＮＰトランジスタＱ3
のコレクタに一端側が接続された抵抗Ｒ4 と、この抵抗
Ｒ４の他端側にエミッタが接続され、ベースに前記音声
信号入力電圧Ｖｉｎが入力する第５のＰＮＰトランジス
タＱ5 と、この第５のＰＮＰトランジスタＱ5 のコレク
タにコレクタ・ベース同士が接続され、エミッタが接地
ノードに接続された入力側ＮＰＮトランジスタＱ6 およ
びこれにカレントミラー接続された出力側ＮＰＮトラン
ジスタＱ7 からなる第３のカレントミラー回路ＣＭ3 と
を有する。The structure of the second voltage-to-current converter 22 is such that the emitter is connected to the VCC node, the base and collector are connected to each other, and the first PNP through which the current 2.I1 flows.
A second current mirror circuit CM2 comprising a transistor Q1, a second PNP transistor Q2, and a third PNP transistor Q3 connected to the transistor Q1 by a current mirror.
A load resistor R1 connected between the collector of the first PNP transistor Q1 and a ground node;
A load resistor R2 connected between the collector of the PNP transistor Q2 and the ground node, and a resistor R3 having one end connected to the collector of the third PN transistor Q3.
A fourth PNP transistor Q4 having an emitter-collector connected between the other end of the resistor R3 and a ground node, and a base connected to the collector of the second PNP transistor Q2; Transistor Q3
A collector of the resistor R4, one end of which is connected to the other end of the resistor R4, an emitter connected to the other end of the resistor R4, the base of which receives the audio signal input voltage Vin, a fifth PNP transistor Q5, and a fifth PNP transistor A collector and base are connected to the collector of Q5, and an input NPN transistor Q6 whose emitter is connected to the ground node, and a third current mirror circuit CM3 comprising an output NPN transistor Q7 which is current mirror-connected thereto. .
【００３３】前記基準電流生成回路２３の構成は、ＶCC
ノードに一端側が接続された抵抗Ｒ5 と、この抵抗Ｒ5
の他端側にコレクタ・ベース同士が接続され、エミッタ
が接地ノードに接続された入力側ＮＰＮトランジスタＱ
8 およびこれにカレントミラー接続された出力側ＮＰＮ
トランジスタＱ9 からなる第４のカレントミラー回路Ｃ
Ｍ4 とを有する。そして、前記第３のカレントミラー回
路ＣＭ3 の出力側ＮＰＮトランジスタのコレクタＱ7 と
前記第４のカレントミラー回路ＣＭ4 の出力側ＮＰＮト
ランジスタＱ9 のコレクタとが共通に接続されてなり、
この共通接続ノードが前記非安定マルチバイブレータ回
路２０の第２のノード２０ｂに接続されている。The configuration of the reference current generating circuit 23 is VCC
A resistor R5 having one end connected to the node;
NPN transistor Q having a collector and base connected to the other end of the transistor and an emitter connected to the ground node.
8 and the output NPN connected to the current mirror
Fourth current mirror circuit C including transistor Q9
M4. The collector Q7 of the output side NPN transistor Q3 of the third current mirror circuit CM3 and the collector of the output side NPN transistor Q9 of the fourth current mirror circuit CM4 are connected in common.
This common connection node is connected to the second node 20b of the unstable multivibrator circuit 20.
【００３４】次に、図２の回路の動作を説明する。な
お、説明を簡易化するため、トランジスタは、電流増幅
率が無限大、ベース電流が零の理想素子とする。第２の
電圧電流変換回路２２において、トランジスタＱ1 およ
び抵抗Ｒ1 により生成される基準電流を２・Ｉ1 、電源
電圧をＶcc、ダイオード（ベース・コレクタが短絡され
たトランジスタ）の順方向電圧をＶf で表わすと、 ２・Ｉ1 ＝（Ｖcc−Ｖf ）／Ｒ1 …（１１） となる。Next, the operation of the circuit shown in FIG. 2 will be described. To simplify the description, the transistor is an ideal element having a current amplification factor of infinity and a base current of zero. In the second voltage-to-current converter 22, the reference current generated by the transistor Q1 and the resistor R1 is represented by 2.I1, the power supply voltage is represented by Vcc, and the forward voltage of a diode (a transistor whose base and collector are short-circuited) is represented by Vf. And 2 · I1 = (Vcc−Vf) / R1 (11)
【００３５】トランジスタＱ1 、Ｑ2 、Ｑ3 からなる第
２のカレントミラー回路ＣＭ2 により、入力電流と出力
電流が１：１で折り返され、トランジスタＱ2 のコレク
タ電流Ｉc2、Ｑ3 のコレクタ電流Ｉc3はそれぞれ前記基
準電流２・Ｉ1 と同じ値になる。The input current and the output current are turned back 1: 1 by the second current mirror circuit CM2 comprising the transistors Q1, Q2 and Q3, and the collector currents Ic2 of the transistor Q2 and the collector currents Ic3 of the transistor Q3 are respectively equal to the reference currents. It becomes the same value as 2.I1.
【００３６】そして、トランジスタＱ4 、Ｑ5 および抵
抗Ｒ3 、Ｒ4 からなる差動増幅回路は、トランジスタＱ
4 のベース電圧Ｖb4とトランジスタＱ5 のベース電圧Ｖ
b5との差電圧をトランジスタＱ4 、Ｑ5 の各エミッタ電
流の増減に変換し、トランジスタＱ5 のコレクタ電流Ｉ
c5は、 Ｉc5＝（Ｉc3／２）＋（Ｖb4−Ｖb5）／（Ｒ3 ＋Ｒ4 ） …（１２） として出力する。ここで、トランジスタＱ4 、Ｑ5 のエ
ミッタ等価抵抗は抵抗Ｒ3 、Ｒ4 の値よりも小さいの
で、無視している。The differential amplifier circuit including the transistors Q4 and Q5 and the resistors R3 and R4
4 base voltage Vb4 and transistor Q5 base voltage V
b5 is converted into an increase or decrease in the emitter current of each of the transistors Q4 and Q5.
c5 is output as Ic5 = (Ic3 / 2) + (Vb4-Vb5) / (R3 + R4) (12). Here, the emitter equivalent resistances of the transistors Q4 and Q5 are ignored because they are smaller than the values of the resistors R3 and R4.
【００３７】前記トランジスタＱ4 のベースには、固定
の比較参照電圧Ｖref Ｖref ＝Ｒ2 ×Ｉc2 …（１３） が印加されており、前記トランジスタＱ5 のベースに
は、音声信号入力電圧Ｖinが印加されている。A fixed comparison reference voltage Vref Vref = R2 × Ic2 (13) is applied to the base of the transistor Q4, and an audio signal input voltage Vin is applied to the base of the transistor Q5. .
【００３８】ここで、音声信号入力電圧Ｖinは、信号入
力時にはＶref の値を中心に上下に変化する信号であ
り、平均値がＶref となるように入力される。したがっ
て、 Ｉc5＝（Ｉc3／２）＋（Ｖref −Ｖin）／（Ｒ3 ＋Ｒ4 ） …（１４） となる。Here, the audio signal input voltage Vin is a signal that changes up and down around the value of Vref when a signal is input, and is input so that the average value becomes Vref. Therefore, Ic5 = (Ic3 / 2) + (Vref-Vin) / (R3 + R4) (14)
【００３９】 Ｖin−Ｖref ＝ΔＶin で表わすと、 Ｉc5＝（Ｉc3／２）＋（−ΔＶin）／（Ｒ3 ＋Ｒ4 ） ＝（Ｉc3／２）−ΔＶin／（Ｒ3 ＋Ｒ4 ） …（１５） となる。When expressed by Vin−Vref = ΔVin, Ic5 = (Ic3 / 2) + (− ΔVin) / (R3 + R4) = (Ic3 / 2) −ΔVin / (R3 + R4) (15)
【００４０】トランジスタＱ6 、Ｑ7 からなる第３のカ
レントミラー回路ＣＭ3 は、前記トランジスタＱ5 のコ
レクタ電流Ｉc5が入力し、入力電流Ｉc5（＝トランジス
タＱ6 のコレクタ電流Ｉc6）と出力電流（＝トランジス
タＱ7 のコレクタ電流Ｉc7）を１：１で折り返えすの
で、 Ｉc7＝Ｉc6＝Ｉc5 ＝（Ｉc3／２）−ΔＶin／（Ｒ3 ＋Ｒ4 ） ＝（２・Ｉ1 ／２）−ΔＶin／（Ｒ3 ＋Ｒ4 ） ＝Ｉ1 −ΔＶin／（Ｒ3 ＋Ｒ4 ） …（１６） となる。The third current mirror circuit CM3 comprising the transistors Q6 and Q7 receives the collector current Ic5 of the transistor Q5, inputs the input current Ic5 (= collector current Ic6 of the transistor Q6) and the output current (= collector of the transistor Q7). Since the current Ic7) is folded back at 1: 1, Ic7 = Ic6 = Ic5 = (Ic3 / 2)-. DELTA.Vin/(R3+R4)=(2.I1/2)-.DELTA.Vin/(R3+R4)=I1-.DELTA.Vin / (R3 + R4) (16)
【００４１】即ち、上式（１６）から、音声信号入力電
圧Ｖinの変化につれてトランジスタＱ7 のコレクタ電流
Ｉc7（第２の電圧電流変換回路２２の出力電流Ｉs ）が
増減することか分かる。That is, from the above equation (16), it can be seen that the collector current Ic7 of the transistor Q7 (the output current Is of the second voltage-current conversion circuit 22) increases or decreases as the audio signal input voltage Vin changes.
【００４２】一方、基準電流生成回路２３において、抵
抗Ｒ5 およびトランジスタＱ8 、Ｑ9 からなる第４のカ
レントミラー回路ＣＭ4 により、トランジスタＱ9 のコ
レクタ電流Ｉc9として生成される基準電流Ｉ2 は、 Ｉ2 ＝（Ｖcc−Ｖf ）／Ｒ5 …（２０） となる。On the other hand, in the reference current generation circuit 23, the reference current I2 generated as the collector current Ic9 of the transistor Q9 by the fourth current mirror circuit CM4 including the resistor R5 and the transistors Q8 and Q9 is given by I2 = (Vcc- Vf) / R5 (20)
【００４３】さらに、前記第２の電圧電流変換回路２２
の出力電流Ｉs と基準電流生成回路２３で生成された基
準電流Ｉ2 が加算されて加算電流Ｉv ＝（Ｉ2 ＋Ｉs ）
となる。この場合、Ｉ2 の値（変動値）とＩs の値（固
定値）との比率が発振回路部２０における音声サブキャ
リア信号のＦＭ変調に必要な変動幅となるように各素子
定数が適切に設定されている。Further, the second voltage / current conversion circuit 22
Is added to the reference current I2 generated by the reference current generation circuit 23 to obtain an added current Iv = (I2 + Is).
Becomes In this case, each element constant is appropriately set so that the ratio between the value of I2 (variable value) and the value of Is (fixed value) becomes a fluctuation width necessary for FM modulation of the audio subcarrier signal in the oscillation circuit section 20. Have been.
【００４４】一方、前記第１の電圧電流変換回路２１に
おいて、発振回路部２０の発振中心周波数ｆｏを一定に
するための制御信号電圧である入力電圧Ｖpll は、トラ
ンジスタＱ19および抵抗Ｒ12によってトランジスタのＱ
19のコレクタ電流Ｉpll は、 Ｉpll ＝（Ｖpll −２・Ｖf ）／Ｒ12 …（２１） に変換される。On the other hand, in the first voltage-to-current conversion circuit 21, the input voltage Vpll, which is a control signal voltage for keeping the oscillation center frequency fo of the oscillation circuit section 20 constant, is controlled by the transistor Q19 and the resistor R12.
The 19 collector current Ipll is converted to Ipll = (Vpll-2.Vf) / R12 (21).
【００４５】図３および図４は、図２の音声サブキャリ
ア信号発生・ＦＭ変調用の発振回路部２０における発振
出力信号ＶC1の電圧波形および充放電用キャパシタＣ1
の両端の電圧ＶE1、ＶE2の周期的に変化する波形（充放
電波形）をシミュレーションした結果を示している。FIGS. 3 and 4 show the voltage waveform of the oscillation output signal VC1 and the charging / discharging capacitor C1 in the audio subcarrier signal generation / FM modulation oscillation circuit section 20 of FIG.
Shows the result of simulating the periodically changing waveforms (charge / discharge waveforms) of the voltages VE1 and VE2 at both ends.
【００４６】即ち、発振回路部２０において、電流加算
回路２４による加算電流Ｉv ＝（Ｉ2 ＋Ｉs ）が抵抗Ｒ
6 およびＲ7 で電圧変換された充放電極性反転電圧Ｖos
c により、非安定マルチバイブレータ回路の充放電用キ
ャパシタＣ1 の充放電動作の極性反転電圧値が制御され
る。この場合、前記抵抗Ｒ6 およびＲ7 がそれぞれ等し
い値Ｒc であると、 Ｖosc ＝Ｒc ×Ｉv …（２２） である。That is, in the oscillation circuit section 20, the addition current Iv = (I2 + Is) by the current addition circuit 24 is equal to the resistance R
Charge and discharge polarity reversal voltage Vos converted by R6 and R7
c controls the polarity inversion voltage value of the charge / discharge operation of the charge / discharge capacitor C1 of the unstable multivibrator circuit. In this case, if the resistors R6 and R7 have the same value Rc, then Vosc = Rc × Iv (22).
【００４７】また、第１の電圧電流変換回路２１のトラ
ンジスタのＱ19のコレクタ電流Ｉc19 が充放電用キャパ
シタＣ1 の充放電電流値（充放電速度、発振周期）を制
御するための制御電流Ｉpll として入力する。The collector current Ic19 of the transistor Q19 of the first voltage-to-current converter 21 is input as a control current Ipll for controlling the charge / discharge current value (charge / discharge speed, oscillation cycle) of the charge / discharge capacitor C1. I do.
【００４８】したがって、充放電用キャパシタＣ1 の両
端の電圧ＶE1、ＶE2が急激に変化するタイミングで充放
電極性反転電圧Ｖosc の値だけ変化するとともに、差動
対トランジスタＱ14、Ｑ16のスイッチング動作により充
放電の方向が反転する。充放電中は、充放電用キャパシ
タＣ1 の一端の電圧は一定に保持され、キャパシタＣ1
の他端の電圧は（Ｉosc ／Ｃosc ）の傾きで変化する。Therefore, at the timing when the voltages VE1 and VE2 across the charge / discharge capacitor C1 abruptly change, the value of the charge / discharge polarity inversion voltage Vosc changes, and the switching operation of the differential pair transistors Q14 and Q16 causes the charge / discharge. Is reversed. During charging / discharging, the voltage at one end of the charging / discharging capacitor C1 is kept constant,
At the other end changes with a slope of (Iosc / Cosc).
【００４９】これにより、非安定マルチバイブレータ回
路２０は、充放電用キャパシタＣ1の充放電により発振
動作し、発振出力信号ＶC1は方形波で取り出される。こ
の場合、発振周波数Ｆは、制御電流Ｉpll （＝Ｉosc ）
の値に比例し、充放電極性反転電圧Ｖosc および充放電
用キャパシタＣ1 の容量値Ｃosc に反比例して変化し、 Ｆ＝Ｉosc ／（４・Ｖosc ・Ｃosc ） …（２３） となる。ここで、例えばＩosc ＝１００μＡ、Ｖosc ＝
０．７Ｖ、Ｃosc ＝６．５ｐＦの場合には、Ｆ＝５．５
ＭＨｚである。As a result, the unstable multivibrator circuit 20 performs an oscillating operation by charging / discharging the charging / discharging capacitor C1, and the oscillation output signal VC1 is taken out as a square wave. In this case, the oscillation frequency F is equal to the control current Ipll (= Iosc).
, And changes in inverse proportion to the charge / discharge polarity inversion voltage Vosc and the capacitance value Cosc of the charge / discharge capacitor C1, and F = Iosc / (4 · Vosc · Cosc) (23) Here, for example, Iosc = 100 μA, Vosc =
In the case of 0.7 V and Cosc = 6.5 pF, F = 5.5
MHz.
【００５０】上式（２３）のうち、変数はＩosc および
Ｖosc のみである。ここで、第１の電圧電流変換回路２
１の変換利得をａで表わすと、 Ｉosc ＝ａ・Ｖpll …（６） である。また、第２の電圧電流変換回路２２の利得をｂ
で表わすと、 Ｖosc ＝Ｖｏ＋ｂ・Ｖin …（７） である。In the above equation (23), only variables are Iosc and Vosc. Here, the first voltage-current conversion circuit 2
When the conversion gain of 1 is represented by a, Iosc = a · Vpll (6) Further, the gain of the second voltage-current conversion circuit 22 is represented by b
Vosc = Vo + b.Vin (7)
【００５１】Ｉosc は前式（６）に示したようにＶpll
のみにより変化を受け、Ｖosc は前式（７）に示したよ
うにＶinのみにより変化を受ける。したがって、Ｉosc
、Ｖpll はそれぞれ一次の関数となり、オフセット量
と比例定数ａ、ｂを用いて、 Ｉosc ＝Ｉｏ＋ａ・Ｖpll …（２４） Ｖosc ＝Ｖｏ＋ｂ・ΔＶin …（２５） ｋ＝１／４とおくと、前式（２３）は簡略化でき、 Ｆ＝ｋ・（Ｉｏ＋ａ・Ｖpll ）／｛Ｃosc ・（Ｖｏ＋ｂ・ΔＶin）｝ …（２６） となる。Iosc is Vpll as shown in the above equation (6).
Vosc changes only by Vin as shown in the equation (7). Therefore, Iosc
, Vpll are linear functions, respectively, and using the offset amount and the proportional constants a and b, Iosc = Io + a.Vpll (24) Vosc = Vo + b.DELTA.Vin (25) If k = 1/4, the previous equation is obtained. (23) can be simplified, and F = k ・ (Io + a ・ Vpll) / {Cosc ・ (Vo + b ・ ΔVin)} (26)
【００５２】ここで、 Ｉｏ＝２・Ｖf ／Ｒ12 …（２７） ａ＝１／Ｒ12 …（２８） Ｖｏ＝Ｒc ・（Ｉ1 ＋Ｉ2 ） …（２９） ｂ＝−Ｒc ／（Ｒ3 ＋Ｒ4 ） …（３０） である。Here, Io = 2 · Vf / R12 (27) a = 1 / R12 (28) Vo = Rc · (I1 + I2) (29) b = −Rc / (R3 + R4) (30) ).
【００５３】次に、発振周波数Ｆが所望の値Ｆｏである
時の変調信号入力電圧Ｖinの変化ΔＶinに対する発振周
波数Ｆの変化率（つまり、変調感度β）を求める。この
変調感度βは、発振周波数ＦをΔＶinで微分すればよ
く、 β＝ｄＦ／ｄΔＶin ＝−ｋ・ｂ・（Ｉｏ＋ａ・Ｖpll ）／｛Ｃosc ・（Ｖｏ＋ｂ・ΔＶin）2 ｝ …（３１） となる。このとき、発振周波数Ｆが所望の値ｆｏになっ
ているので、 ｆｏ＝ｋ・（Ｉｏ＋ａ・Ｖpll ）／｛Ｃosc ・（Ｖｏ＋
ｂ・ΔＶin）｝ より、Ｖpll は Ｖpll ＝［｛ｆｏ・Ｃosc ・（Ｖｏ＋ｂ・ΔＶin）／
ｋ｝−Ｉｏ］／ａ であるので、 β＝−ｆｏ・ｂ／（Ｖｏ＋ｂ・ΔＶin） …（３２） となる。ここで、Ｖｏ》ｂ・ΔＶinであるので、 β＝−ｆｏ・ｂ／Ｖｏ …（３３） となる。Next, a change rate of the oscillation frequency F with respect to a change ΔVin of the modulation signal input voltage Vin when the oscillation frequency F is a desired value Fo (that is, a modulation sensitivity β) is obtained. The modulation sensitivity β can be obtained by differentiating the oscillation frequency F with ΔVin, and β = dF / dΔVin = −kb · (Io + a · Vpll) / {Cosc · (Vo + b · ΔVin) 2 } (31) . At this time, since the oscillation frequency F has a desired value fo, fo = k ・ (Io + a ・ Vpll) / ｛Cosc ・ (Vo +
b · ΔVin)｝, Vpll is Vpll = [｛fo · Cosc · (Vo + b · ΔVin) /
Since k｝ −Io] / a, β = −fo · b / (Vo + b · ΔVin) (32) Here, Vo >> b · ΔVin, so β = −fo · b / Vo (33)
【００５４】上式（３３）のうち、ｆｏはシステムで設
定された発振周波数Ｆの中心周波数であって固定値であ
り、ｂは集積回路内の抵抗相対比のみで決まる一定値で
ある。In the above equation (33), fo is the center frequency of the oscillation frequency F set in the system and is a fixed value, and b is a constant value determined only by the relative resistance ratio in the integrated circuit.
【００５５】したがって、 Ｖｏ＝Ｒc ・（Ｉ1 ＋Ｉ2 ） ＝Ｒc ・｛（Ｖcc−Ｖr ）／（２・Ｒ1 ）＋（Ｖcc−Ｖr ）／Ｒ5 ｝ ＝｛Ｒc ／（２・Ｒ1 ）＋Ｒc ／Ｒ5 ｝・（Ｖcc−Ｖr ） …（３４） となり、やはり、集積回路内の抵抗相対比と定数の積で
あり、一定値である。Therefore, Vo = Rc. (I1 + I2) = Rc. {(Vcc-Vr) / (2.R1) + (Vcc-Vr) / R5} = {Rc / (2.R1) + Rc / R5} (Vcc-Vr) (34) This is also a product of the resistance relative ratio in the integrated circuit and a constant, and is a constant value.
【００５６】したがって、前式（３３）のβは、式中の
ｆｏは固定値、ｂやＶｏは一定値であるので、常に一定
値である。 ＜第２実施例＞図５は、図１中の音声サブキャリア信号
発生・ＦＭ変調用のＶＣＯ１０の第２実施例を示してお
り、集積回路化されている。Therefore, β in the above equation (33) is always a constant value because fo in the equation is a fixed value and b and Vo are constant values. <Second Embodiment> FIG. 5 shows a second embodiment of the VCO 10 for generating a sound subcarrier signal and FM modulation in FIG. 1 and is integrated.
【００５７】図５に示す回路は、図２に示した第１実施
例の回路と比べて、基準電流Ｉ2 と第２の電圧電流変換
回路２２の変換電流Ｉs とを加算して電圧に変換する電
流加算・電圧変換回路５１と、非安定マルチバイブレー
タ回路５０の一部（前記電流加算・電圧変換回路５１に
接続され、充放電用のキャパシタＣ1 の充放電動作の極
性反転電圧値を生成する回路部分）が異なり、その他は
同一であるので図２中と同一符号を付してその説明を省
略する。The circuit shown in FIG. 5 is different from the circuit of the first embodiment shown in FIG. 2 in that the reference current I2 and the conversion current Is of the second voltage-current conversion circuit 22 are added to convert the voltage into a voltage. A current adding / voltage converting circuit 51 and a part of the astable multivibrator circuit 50 (a circuit connected to the current adding / voltage converting circuit 51 to generate a polarity inversion voltage value of the charging / discharging operation of the charging / discharging capacitor C1) 2), and the other parts are the same. Therefore, the same reference numerals as in FIG.
【００５８】図５中の電流加算・電圧変換回路５１は、
図２中に示した基準電流生成回路２３の第４のカレント
ミラー回路ＣＭ4 の出力側ＮＰＮトランジスタＱ9 のコ
レクタとＶCCノードとの間に変調入力電圧生成用抵抗Ｒ
13およびローパスフィルタ用のキャパシタＣ2 が並列に
接続されており、前記第２の電圧電流変換回路２２の第
３のカレントミラー回路ＣＭ3 の出力側ＮＰＮトランジ
スタＱ7 のコレクタと上記変調入力電圧生成用抵抗Ｒ13
の一端との間に基準電圧生成用抵抗Ｒ14が接続されてな
る。The current adding / voltage converting circuit 51 in FIG.
A modulation input voltage generating resistor R is connected between the collector of the output side NPN transistor Q9 of the fourth current mirror circuit CM4 and the VCC node of the reference current generating circuit 23 shown in FIG.
13 and a capacitor C2 for a low-pass filter are connected in parallel. The collector of the output-side NPN transistor Q7 of the third current mirror circuit CM3 of the second voltage-to-current conversion circuit 22 and the resistor R13 for generating the modulation input voltage are connected.
And a reference voltage generating resistor R14 is connected to one end of the resistor.
【００５９】図５中の基準電流生成回路５２は、図２中
に示した基準電流生成回路２３と比べて、第２の電圧電
流変換回路２２の第３のカレントミラー回路ＣＭ3 の出
力側ＮＰＮトランジスタＱ8 のコレクタと基準電流生成
回路２３の第４のカレントミラー回路ＣＭ4 の出力側Ｎ
ＰＮトランジスタＱ9 のコレクタとが分離されている点
が異なる。The reference current generation circuit 52 in FIG. 5 is different from the reference current generation circuit 23 shown in FIG. 2 in that the output side NPN transistor of the third current mirror circuit CM3 of the second voltage-to-current conversion circuit 22 is used. The collector of Q8 and the output N of the fourth current mirror circuit CM4 of the reference current generating circuit 23.
The difference is that the collector of the PN transistor Q9 is separated.
【００６０】また、図５中の非安定マルチバイブレータ
回路５０は、図２中に示した非安定マルチバイブレータ
回路２０と比べて、ＶCCノードと前記差動対トランジス
タＱ10、Ｑ11の各コレクタにそれぞれ一端が接続された
２個の電流電圧変換抵抗Ｒ15、Ｒ16の各他端との間にＮ
ＰＮトランジスタＱ21のコレクタ・エミッタ間が挿入接
続され、このＮＰＮトランジスタＱ21のコレクタ・ベー
スが接続されている点、前記差動対トランジスタＱ10、
Ｑ11のエミッタ共通接続ノードと接地ノードとの間に、
ＮＰＮトランジスタＱ23およびＱ24の各コレクタ・エミ
ッタ間が並列に挿入接続され、この２個のＮＰＮトラン
ジスタＱ23およびＱ24の各ベースが基準電流生成回路５
２の第４のカレントミラー回路ＣＭ4 の各トランジスタ
のベースに共通接続されている点、前記２個の電流電圧
変換抵抗Ｒ15、Ｒ16の各両端間にそれぞれ対応してＮＰ
ＮトランジスタＱ20およびＱ22のコレクタ・エミッタ間
が並列に追加接続され、この２個のＮＰＮトランジスタ
Ｑ20およびＱ22の各ベースが電流加算・電圧変換回路５
１における変調入力電圧生成用抵抗Ｒ13・基準電圧生成
用抵抗Ｒ14の相互接続ノードに接続されている点が異な
る。The astable multivibrator circuit 50 shown in FIG. 5 is different from the astable multivibrator circuit 20 shown in FIG. 2 in that one end is connected to the VCC node and each collector of the differential pair transistors Q10 and Q11. Is connected between the other ends of the two current-to-voltage conversion resistors R15 and R16 to which N is connected.
The point where the collector and the emitter of the PN transistor Q21 are inserted and connected, and the collector and the base of the NPN transistor Q21 are connected,
Between the emitter common connection node of Q11 and the ground node,
The collectors and emitters of NPN transistors Q23 and Q24 are inserted and connected in parallel, and the bases of these two NPN transistors Q23 and Q24 are connected to reference current generating circuit 5.
NP corresponding to a point commonly connected to the bases of the transistors of the second fourth current mirror circuit CM4, and between both ends of the two current-voltage conversion resistors R15 and R16.
The collectors and emitters of N transistors Q20 and Q22 are additionally connected in parallel, and the bases of these two NPN transistors Q20 and Q22 are connected to current adding / voltage converting circuit 5
1 in that it is connected to the interconnection node of the modulation input voltage generation resistor R13 and the reference voltage generation resistor R14 in FIG.
【００６１】図６および図７は、図５の音声サブキャリ
ア信号発生・ＦＭ変調用のＶＣＯにおける発振出力信号
ＶC1の電圧波形および充放電用のキャパシタＣosc の両
端の電圧ＶE1、ＶE2の周期的に変化する波形（充放電波
形）をシミュレーションした結果を示している。FIGS. 6 and 7 show the voltage waveforms of the oscillation output signal VC1 and the voltages VE1 and VE2 across the charge / discharge capacitor Cosc in the voice subcarrier signal generation / FM modulation VCO of FIG. It shows the result of simulating a changing waveform (charge / discharge waveform).
【００６２】図５中のエミッタ結合非安定マルチバイブ
レータ回路５０の動作は、図２中に示したエミッタ結合
非安定マルチバイブレータ回路２０の動作と比べて、前
記電流加算・電圧変換回路５１で発生した変調入力電圧
生成用抵抗Ｒ13の電圧ＶR13と基準電圧生成用抵抗Ｒ14
の電圧ＶR14 とが加算（合成）された電圧Ｖosc （変調
信号入力電圧Ｖinにより微小に変化する）により、前記
差動対トランジスタＱ10、Ｑ11の各コレクタに接続され
た２個の電流電圧変換抵抗Ｒ15、Ｒ16の両端間にそれぞ
れ対応して並列接続されているトランジスタＱ20および
Ｑ22のコレクタ電流が増減制御され、結果として、前記
差動対トランジスタＱ10、Ｑ11の各コレクタ電圧が増減
制御される点が異なり、その他は同じであるのでその詳
細な説明は省略する。The operation of the emitter-coupled astable multivibrator circuit 50 in FIG. 5 is different from the operation of the emitter-coupled astable multivibrator circuit 20 shown in FIG. The voltage VR13 of the modulation input voltage generation resistor R13 and the reference voltage generation resistor R14
And the voltage VR14 of the differential pair transistors Q10 and Q11 connected to the collectors of the differential pair transistors Q10 and Q11 by the voltage Vosc (smallly changed by the modulation signal input voltage Vin). , R16, respectively, except that the collector currents of the transistors Q20 and Q22 connected in parallel are controlled to increase and decrease, and as a result, the collector voltages of the differential pair transistors Q10 and Q11 are controlled to increase and decrease. , Etc., are the same, and a detailed description thereof will be omitted.
【００６３】この場合、充放電スイッチ用の２個のＮＰ
ＮトランジスタＱ14、Ｑ16の各ベース電圧は、高レベル
電圧の時と低レベル電圧の時との電圧差が前記Ｖosc に
相当する。即ち、高レベル電圧時のベース電圧ＶH は、 ＶH ＝Ｖcc−Ｖf …（３４） であり、低レベル電圧時には前記トランジスタＱ20およ
びＱ22のいずれか一方がオン状態になり、このオン状態
のトランジスタのベース電圧ＶL は、 ＶL ＝Ｖcc−Ｒ13・（Ｉc7＋Ｉc9）−Ｒ14・Ｉc7−Ｖf …（３５） である。したがって、 Ｖosc ＝ＶH −ＶL ＝Ｒ13・（Ｉc7＋Ｉc9）＋Ｒ14・Ｉc7 ＝（Ｒ13＋Ｒ14）Ｉc7＋Ｒ14・Ｉc9 …（３６） である。In this case, two NPs for the charge / discharge switch are used.
For each base voltage of the N transistors Q14 and Q16, the voltage difference between the high level voltage and the low level voltage corresponds to Vosc. That is, the base voltage VH at the time of the high level voltage is VH = Vcc-Vf (34), and at the time of the low level voltage, one of the transistors Q20 and Q22 is turned on, and the base of the transistor in the on state is turned on. The voltage VL is as follows: VL = Vcc-R13. (Ic7 + Ic9) -R14.Ic7-Vf (35) Therefore, Vosc = VH-VL = R13. (Ic7 + Ic9) + R14.Ic7 = (R13 + R14) Ic7 + R14.Ic9 (36)
【００６４】ここで、Ｉc7、Ｉc9は、図２の回路と同様
に、 Ｉc7＝Ｉ1 −ΔＶin／（Ｒ３＋Ｒ４） Ｉc9＝（Ｖcc−Ｖf ）／Ｒ5 であるので、 Ｖosc ＝（Ｒ13＋Ｒ14）・Ｉ1 −（Ｒ13＋Ｒ14）・ΔＶin／（Ｒ３＋Ｒ４） ＋Ｒ14・（Ｖcc−Ｖf ）／Ｒ5 …（３７） となる。Since Ic7 = I1−ΔVin / (R3 + R4) Ic9 = (Vcc−Vf) / R5, as in the circuit of FIG. 2, Vosc = (R13 + R14) · I1− ( R13 + R14) .DELTA.Vin / (R3 + R4) + R14. (Vcc-Vf) / R5 (37)
【００６５】上式は、 （Ｒ13＋Ｒ14）・Ｉ1 ＋Ｒ14・（Ｖcc−Ｖf ）／Ｒ5 ＝
Ｖｏ−（Ｒ13＋Ｒ14）／（Ｒ３＋Ｒ４）＝ｂ とおくと、 Ｖosc ＝Ｖｏ＋ｂ・ΔＶin …（３８） と簡略化でき、発振周波数Ｆは、第１実施例と同様に、 Ｆ＝ｋ・（Ｉｏ＋ａ・Ｖpll ＋ｂ・ΔＶin）／（Ｃosc ・Ｖｏ）…（３９） となり、変調感度βに関する考察も第１実施例と同様で
ある。The above equation gives: (R13 + R14) .I1 + R14. (Vcc-Vf) / R5 =
If Vo− (R13 + R14) / (R3 + R4) = b, then Vosc = Vo + b · ΔVin (38), and the oscillation frequency F becomes F = k · (Io + a · Vpll) as in the first embodiment. + B · ΔVin) / (Cosc · Vo) (39), and the consideration on the modulation sensitivity β is the same as in the first embodiment.
【００６６】上記第２実施例において、前記キャパシタ
Ｃ2 はそれに並列接続されている抵抗Ｒ13とともにロー
パスフィルタを形成しており、このローパスフィルタの
遮断周波数ｆｃは、 ｆｃ＝１／（２π・Ｒ13・Ｃ2 ）
…（４０） であり、Ｖosc に含まれるノイズ成分のうちでｆｃより
高い周波数帯域の成分を低減する作用を有する。In the second embodiment, the capacitor C2 forms a low-pass filter together with the resistor R13 connected in parallel with the capacitor C2. The cut-off frequency fc of this low-pass filter is fc = 1 / (2πR13C2 )
.. (40) has the effect of reducing components in the frequency band higher than fc among the noise components included in Vosc.
【００６７】したがって、第２実施例によれば、第１実
施例よりもＳ／Ｎ特性の改善が可能になる。なお、第２
実施例において、音声サブキャリア信号発生・ＦＭ変調
用のＶＣＯ１０において、前記ローパスフィルタ用のキ
ャパシタＣ2 の接続位置を変更してもよい。Therefore, according to the second embodiment, it is possible to improve the S / N characteristics as compared with the first embodiment. The second
In the embodiment, in the VCO 10 for voice subcarrier signal generation and FM modulation, the connection position of the capacitor C2 for the low-pass filter may be changed.
【００６８】また、前記ローパスフィルタの遮断周波数
ｆｃが変調信号の周波数帯域よりも低い場合には、変調
信号の周波数帯でキャパシタＣ2 のインピーダンスを零
とみなせるので、変調感度βは、前記実施例中の値のＲ
14／（Ｒ13＋Ｒ14）倍になる。この場合でも、Ｖosc を
表わす式中の係数ｂが一定値倍となるだけであり、特性
上の性質は同じである。When the cut-off frequency fc of the low-pass filter is lower than the frequency band of the modulation signal, the impedance of the capacitor C2 can be regarded as zero in the frequency band of the modulation signal. Value of R
14 / (R13 + R14) times. Even in this case, the coefficient b in the equation representing Vosc is only multiplied by a certain value, and the characteristics in terms of characteristics are the same.
【００６９】また、前記各実施例の音声サブキャリア信
号発生用のＶＣＯは、基準電流生成回路２３により基準
電流Ｉ2 を生成して利用しているが、この基準電流Ｉ2
およびそれを生成するための基準電流生成回路２３は必
ずしも必要ではない。The VCO for generating the audio subcarrier signal in each of the above-described embodiments generates and uses the reference current I2 by the reference current generation circuit 23.
And the reference current generation circuit 23 for generating the same is not always necessary.
【００７０】また、本発明において、前記各実施例の発
振回路部２０、５０は、エミッタ結合非安定マルチバイ
ブレータ回路に限らず、電流入力あるいは電圧入力に比
例した発振周波数を発生し得る回路であればよい。Further, in the present invention, the oscillation circuit sections 20 and 50 in each of the above embodiments are not limited to the emitter-coupled unstable multivibrator circuits, but may be circuits that can generate an oscillation frequency proportional to a current input or a voltage input. I just need.
【００７１】[0071]
【発明の効果】上述したように本発明によれば、発振回
路部の発振周波数を決定する充放電用キャパシタの容量
値のばらつきが存在しても変調感度が影響を受けなくな
り、構成が簡単で雑音発生量が小さなＦＭ変調回路を提
供することができる。As described above, according to the present invention, even if there is a variation in the capacitance value of the charge / discharge capacitor that determines the oscillation frequency of the oscillation circuit section, the modulation sensitivity is not affected, and the configuration is simple. An FM modulation circuit with a small amount of noise generation can be provided.
【００７２】従って、本発明のＦＭ変調回路は、ＲＦモ
ジューレータに限らず、ＲＦモジュール、ＲＦ機器、Ｖ
ＴＲ機器、放送機器、通信機器など多様な分野に適用可
能である。Therefore, the FM modulation circuit of the present invention is not limited to the RF modulator, but may be an RF module, an RF device,
It can be applied to various fields such as TR equipment, broadcasting equipment, and communication equipment.
【図１】本発明の第１の実施の形態に係るＰＬＬ制御式
ＦＭ変調回路を示すブロック図。FIG. 1 is a block diagram showing a PLL control type FM modulation circuit according to a first embodiment of the present invention.
【図２】図１中の音声サブキャリア信号発生・ＦＭ変調
用のＶＣＯの第１実施例を示す回路図。FIG. 2 is a circuit diagram showing a first embodiment of a VCO for voice subcarrier signal generation and FM modulation in FIG. 1;
【図３】図２の音声サブキャリア信号発生・ＦＭ変調用
のＶＣＯにおける発振出力信号ＶC1の電圧波形をシミュ
レーションした結果を示す図。FIG. 3 is a diagram showing a result of simulating a voltage waveform of an oscillation output signal VC1 in a voice subcarrier signal generation / FM modulation VCO of FIG. 2;
【図４】図２の音声サブキャリア信号発生・ＦＭ変調用
のＶＣＯにおける充放電用のキャパシタＣosc の両端の
電圧ＶE1、ＶE2の周期的に変化する波形（充放電波形）
をシミュレーションした結果を示す図。FIG. 4 is a waveform (charge / discharge waveform) in which the voltages VE1 and VE2 at both ends of a charge / discharge capacitor Cosc in the VCO for voice subcarrier signal generation / FM modulation in FIG.
The figure which shows the result of having simulated.
【図５】図１中の音声サブキャリア信号発生・ＦＭ変調
用のＶＣＯの第２実施例を示す回路図。FIG. 5 is a circuit diagram showing a second embodiment of the VCO for voice subcarrier signal generation and FM modulation in FIG. 1;
【図６】図５の音声サブキャリア信号発生・ＦＭ変調用
のＶＣＯにおける発振出力信号ＶC1の電圧波形をシミュ
レーションした結果を示す図。FIG. 6 is a diagram showing a result of simulating a voltage waveform of an oscillation output signal VC1 in the VCO for voice subcarrier signal generation and FM modulation in FIG. 5;
【図７】図５の音声サブキャリア信号発生・ＦＭ変調用
のＶＣＯにおける充放電用のキャパシタＣosc の両端の
電圧ＶE1、ＶE2の周期的に変化する波形（充放電波形）
をシミュレーションした結果を示す図。FIG. 7 is a waveform (charge / discharge waveform) in which the voltages VE1 and VE2 at both ends of the charge / discharge capacitor Cosc in the VCO for voice subcarrier signal generation / FM modulation in FIG.
The figure which shows the result of having simulated.
【図８】従来のＰＬＬ制御式ＦＭ変調回路を示すブロッ
ク図。FIG. 8 is a block diagram showing a conventional PLL control type FM modulation circuit.
【図９】図８中のループフィルタの周波数とループゲイ
ンとの関係の一例を示す特性図。9 is a characteristic diagram showing an example of the relationship between the frequency of the loop filter and the loop gain in FIG.
１０ａ…制御信号入力ノード、 １０ｂ…変調信号入力ノード、 ２０…発振回路部（エミッタ結合非安定マルチバイブレ
ータ回路）、 ２１…第１の電圧電流変換回路、 ２２…第２の電圧電流変換回路、 ２３…基準電流生成回路、 Ｃosc …充放電用キャパシタ、 Ｖpll …ループフィルタの出力電圧。10a: Control signal input node; 10b: Modulation signal input node; 20: Oscillator circuit section (emitter-coupled unstable multivibrator circuit); 21: First voltage-current conversion circuit; 22: Second voltage-current conversion circuit; ... Reference current generation circuit, Cosc ... Charging and discharging capacitor, Vpll ... Output voltage of loop filter.
Claims (6)
から入力する発振中心周波数を一定にするための制御信
号により前記充放電用キャパシタの充放電電流の大きさ
が制御され、前記変調信号入力ノードから入力する変調
信号により前記充放電用キャパシタの充放電動作の極性
反転電圧値が制御される発振回路部とを具備することを
特徴とするＦＭ変調回路。A control signal input node; a modulation signal input node; and a charge / discharge capacitor, wherein the charge / discharge capacitor is provided by a control signal input from the control signal input node for keeping an oscillation center frequency constant. And an oscillation circuit unit in which the magnitude of the charge / discharge current is controlled, and the polarity inversion voltage value of the charge / discharge operation of the charge / discharge capacitor is controlled by a modulation signal input from the modulation signal input node. FM modulation circuit.
前記変調信号入力は音声信号入力であることを特徴とす
るＦＭ変調回路。2. The FM modulation circuit according to claim 1, wherein
The FM modulation circuit, wherein the modulation signal input is an audio signal input.
おいて、前記発振回路部は、電圧制御発振回路を含む位
相同期ループを有し、前記発振中心周波数を一定にする
ための制御信号は、前記位相同期ループで生成された電
圧制御発振回路制御電圧であることを特徴とするＦＭ変
調回路。3. The FM modulation circuit according to claim 1, wherein the oscillation circuit section has a phase locked loop including a voltage controlled oscillation circuit, and the control signal for keeping the oscillation center frequency constant is: An FM modulation circuit, which is a voltage controlled oscillation circuit control voltage generated by the phase locked loop.
ＦＭ変調回路において、前記充放電用キャパシタの充放
電動作の極性反転電圧値を制御する回路部分に雑音成分
除去用のキャパシタが付加接続されていることを特徴と
するＦＭ変調回路。4. The FM modulation circuit according to claim 1, wherein a capacitor for removing a noise component is provided in a circuit portion for controlling a polarity inversion voltage value of a charging / discharging operation of the charging / discharging capacitor. An FM modulation circuit, which is additionally connected.
圧制御発振回路と、 前記電圧制御発振回路の出力信号と基準周波数の基準信
号との位相差に対応した制御電圧を生成するための制御
電圧生成回路と、 前記制御電圧を発振中心周波数制御電流に変換する第１
の電圧電流変換回路と、 音声信号入力電圧を固定利得で増幅して変調電流に変換
する第２の電圧電流変換回路とを具備し、 前記電圧制御発振回路は、充放電用キャパシタを内蔵
し、前記発振中心周波数制御電流により前記充放電用キ
ャパシタの充放電電流の大きさが制御されて発振中心周
波数が決定され、前記変調電流により前記充放電用キャ
パシタの充放電動作の極性反転電圧値が制御されてＦＭ
変調が行われるエミッタ結合非安定マルチバイブレータ
回路であることを特徴とするＦＭ変調回路。5. A voltage-controlled oscillation circuit for generating a modulated carrier signal / FM modulation, and a control for generating a control voltage corresponding to a phase difference between an output signal of the voltage-controlled oscillation circuit and a reference signal of a reference frequency. A voltage generation circuit, and a first circuit for converting the control voltage into an oscillation center frequency control current
A voltage-current conversion circuit, and a second voltage-current conversion circuit that amplifies the audio signal input voltage with a fixed gain and converts it into a modulation current, wherein the voltage-controlled oscillation circuit has a built-in charge / discharge capacitor, The oscillation center frequency control current controls the charge / discharge current of the charge / discharge capacitor to determine the oscillation center frequency, and the modulation current controls the polarity inversion voltage value of the charge / discharge operation of the charge / discharge capacitor. Been FM
An FM modulation circuit, which is an emitter-coupled unstable multivibrator circuit for performing modulation.
さらに、基準電流入力を生成する基準電流生成回路を具
備し、前記変調電流と前記基準電流入力を加算し、この
電流加算出力より前記非安定マルチバイブレータ回路の
充放電用キャパシタの充放電動作の極性反転電圧値を制
御することを特徴とするＦＭ変調回路。6. The FM modulation circuit according to claim 5,
Further, a reference current generating circuit for generating a reference current input is provided, the modulation current and the reference current input are added, and the polarity of the charging / discharging operation of the charging / discharging capacitor of the unstable multivibrator circuit is obtained from the current addition output. An FM modulation circuit for controlling an inversion voltage value.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17298298A JP3571920B2 (en) | 1998-06-19 | 1998-06-19 | FM modulation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17298298A JP3571920B2 (en) | 1998-06-19 | 1998-06-19 | FM modulation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000013145A true JP2000013145A (en) | 2000-01-14 |
| JP3571920B2 JP3571920B2 (en) | 2004-09-29 |
Family
ID=15951983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17298298A Expired - Fee Related JP3571920B2 (en) | 1998-06-19 | 1998-06-19 | FM modulation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3571920B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012050099A (en) * | 2002-08-28 | 2012-03-08 | Qualcomm Inc | Phase-locked loop method and apparatus |
| JP2018196006A (en) * | 2017-05-18 | 2018-12-06 | 新日本無線株式会社 | Frequency modulation device |
-
1998
- 1998-06-19 JP JP17298298A patent/JP3571920B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012050099A (en) * | 2002-08-28 | 2012-03-08 | Qualcomm Inc | Phase-locked loop method and apparatus |
| JP2015039179A (en) * | 2002-08-28 | 2015-02-26 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | Method and apparatus for phase locked loop |
| JP2018196006A (en) * | 2017-05-18 | 2018-12-06 | 新日本無線株式会社 | Frequency modulation device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3571920B2 (en) | 2004-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0146287B1 (en) | Monostable multivibrator | |
| US11095297B2 (en) | Phase locked loop (PLL) circuit with voltage controlled oscillator (VCO) having reduced gain | |
| EP0595632B1 (en) | Phase synchronization circuits | |
| JP4006380B2 (en) | Frequency generation circuit and communication system | |
| JP4065423B2 (en) | Charge pump, clock recovery circuit and receiver | |
| JPH06283931A (en) | Frequency modulator | |
| JP2588823B2 (en) | Variable frequency oscillation circuit | |
| JP3571920B2 (en) | FM modulation circuit | |
| JPH07176996A (en) | Electric current controlled oscillator | |
| JP2743133B2 (en) | Phase detector | |
| JP2706088B2 (en) | Frequency generator | |
| JP2844596B2 (en) | PLL circuit | |
| JPH0691413B2 (en) | Reactance control circuit | |
| JP3184322B2 (en) | PLL demodulation circuit | |
| JPH1041750A (en) | Gain controlled frequency converter circuit | |
| US6133782A (en) | Integrator-filter circuit | |
| JP3507697B2 (en) | PLL type oscillation circuit | |
| JP3490651B2 (en) | Phase shifter and demodulator using the same | |
| JPH0339948Y2 (en) | ||
| JPH0141229Y2 (en) | ||
| JP2794055B2 (en) | CR constant control circuit | |
| JP3253182B2 (en) | Frequency adjustment circuit | |
| JPH0974317A (en) | Mixer circuit | |
| JPS6247376B2 (en) | ||
| JPH0773211B2 (en) | Unregulated voltage controlled oscillator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040528 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040622 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040625 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |